KR101784885B1 - 전력증폭기에서 인터리빙 스위칭 장치 및 방법 - Google Patents

전력증폭기에서 인터리빙 스위칭 장치 및 방법 Download PDF

Info

Publication number
KR101784885B1
KR101784885B1 KR1020110105566A KR20110105566A KR101784885B1 KR 101784885 B1 KR101784885 B1 KR 101784885B1 KR 1020110105566 A KR1020110105566 A KR 1020110105566A KR 20110105566 A KR20110105566 A KR 20110105566A KR 101784885 B1 KR101784885 B1 KR 101784885B1
Authority
KR
South Korea
Prior art keywords
signal
switching
interleaving
ring counter
type mos
Prior art date
Application number
KR1020110105566A
Other languages
English (en)
Other versions
KR20130040658A (ko
Inventor
백지선
노희상
임형선
김동기
양준석
김영일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110105566A priority Critical patent/KR101784885B1/ko
Priority to US13/651,941 priority patent/US8766716B2/en
Priority to EP12188495.1A priority patent/EP2582041B1/en
Publication of KR20130040658A publication Critical patent/KR20130040658A/ko
Application granted granted Critical
Publication of KR101784885B1 publication Critical patent/KR101784885B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

인터리빙 스위칭을 이용하는 하이브리드 전원변조 장치는, 포락선 입력신호와 궤환 신호를 비교하여 출력신호를 생성하는 선형증폭단과, 상기 출력신호와 기준신호를 비교하여, 상기 다수 전력 셀의 P형 MOS FET들과 N형 MOS FET들의 입력단에 동시에 신호가 공급되지 않도록 정렬된 인터리빙 스위칭 신호를 생성하는 인터리빙 신호생성기와, 상기 인터리빙 스위칭 신호를 이용하여, 스위칭 신호의 레벨을 결정하는 스위칭증폭단을 포함하여, 넓은 대역폭을 가진 포락선 신호에서 인터리빙 스위칭 기법을 사용하는 하이브리드 전원변조기는 고효율 고선형 특성을 유지한다. 또한, 각각의 전력 셀들이 동시에 On/Off되는 것을 방지하여 벅 변환기에서 하나의 인덕터를 사용할 수 있다.

Description

전력증폭기에서 인터리빙 스위칭 장치 및 방법{APPARATUS AND METHOD APPARATUS FOR INTERLEAVING SWITCHING IN POWER AMPLIFIER}
본 발명은 무선 송신기에 있어 전력증폭기에 관한 것으로, 특히 무선 송신기에서 전력증폭기의 공급전압을 입력 RF신호의 포락선에 따라 변조하는 하이브리드 전원변조기를 위한 인터리빙 스위칭 장치 및 방법에 관한 것이다.
무선 이동통신 단말기는 긴 배터리 사용시간을 위하여 전력관리집적회로 개발 및 무선 전력 증폭기의 효율 증가 방법을 필요로 한다. 와이브로(WiBro) 시스템 및 LTE(long term evolution) 시스템에서 있는 무선 이동통신의 단말기는 높은 PAPR(Peak-to-Average Power Ratio) 특성에도 고효율 특성을 얻을 수 있는 기술이 필요하다. 이에 대응하는 대표적인 기술의 하나가 포락선 추적(Envelope Tracking: ET) 또는 포락선 제거 및 복원 전력 증폭기(Envelope Elimination & Restoration: EER) 기술이다. 이 기술은 출력 전력에 따라 RF 전력증폭기의 공급 전압을 변화시켜, RF 전력증폭기를 항상 포화(saturated) 영역 또는 스위칭(switching) 영역에서 동작하게 하여 높은 선형성과 고효율 특성을 동시에 갖는다. 특히 첨두 전력 대 평균전력비(Peak to Average Power Ratio: PAPR)가 큰 변조신호에도 RF 선형증폭기가 고효율을 가질 수 있도록 한다.
도 1은 종래기술에 따른 포락선 추적 전력 증폭기의 구조를 도시하고 있다.
상기 도 1을 참조하면, 모뎀(100)은 해당 통신방식(예: OFDM/OFDMA 통신방식 혹은 CDMA 통신방식)에 따라 기저대역신호를 처리하여 기저대역신호를 RF모듈(102)로 출력한다. 또한, 모뎀(100)은 기저대역신호의 포락선 성분을 전원변조기(106)로 제공한다. 상기 RF모듈(102)은 기저대역신호를 RF신호로 변환하여 RF 전력증폭기(104)로 출력한다.
상기 전원변조기(106)는 모뎀(100)으로부터 제공받은 포락선 신호에 따라, 직류 전원(예: 배터리 전원)을 변조(modulate)하여, 교류 전원을 출력한다. 상기 상기 전원변조기(106)의 출력신호는 전압원으로 사용되어 최적의 선형성 및 효율을 갖는다.
상기 RF 전력증폭기(104)는 상기 전원변조기(106)의 출력신호에 따라 RF신호를 증폭하여 안테나를 통해 증폭된 RF신호를 출력한다.
도 2는 종래기술에 따른 하이브리드 타입의 전원변조기를 사용하는 포락선 전력증폭기 구조를 도시하고 있다.
상기 도 2를 참조하면, 모뎀(200), RF모듈(202) 그리고 RF전력증폭기(205)는 도 1의 모뎀(100), RF모듈(102), 그리고 RF 전력증폭기(104)와 동일함으로, 상세한 설명은 생략한다.
상기 도 2의 포락선 전력증폭기는 선형증폭단과 스위칭증폭단으로 구성되는 하이브리드 타입의 전원변조기를 사용한다. 상기 RF 전력증폭기(205)로의 대부분의 전류는 상기 전원변조기의 스위칭증폭단에서 공급을 한다. 선형증폭단은 스위칭증폭단의 출력신호(이하 '스위칭전류'라 칭함)가 인덕터(208)를 통과할 때 상기 스위칭전류에 포함되는 리플 특성에 의한 선형성 왜곡을 보상하기 위해, 보상 전류를 공급 및 흡수(Push-Pull)한다. 다시 말해, 선형증폭단은 스위칭증폭단의 출력신호가 작은 경우, 상기 스위칭증폭단의 출력신호에 전류를 공급하고, 스위칭증폭단의 출력신호가 큰 경우, 상기 스위칭증폭단의 출력신호로부터 전류를 흡수한다. 하이브리드 전원변조기의 스위칭증폭단에 사용되는 구조로는 일반적으로 벅(buck) 변환기를 사용한다.
일반적으로 선형증폭단은 선형증폭기(214)와 피드백 저항(208, 210)을 포함하여 구성된다. 상기 스위칭증폭단은 스위칭신호를 발생하기 위한 비교기(216)와 상기 비교기(216)의 스위칭신호를 필요한 전압레벨 혹은 전류레벨로 이동시키는 스위칭증폭기(218)를 포함하여 구성된다.
하이브리드 전원변조기에서 스위칭신호는 스위칭증폭단의 출력신호를 피드백받아 기준신호와 비교되어 필요한 출력전압을 유지한다. 상기 스위칭신호를 생성하기 위한 비교기(216) 및 비교기(216)의 입력신호 및 기준신호에 따라 스위칭 신호의 특성이 결정된다. 또한, 상기 스위칭신호의 주파수에 따라 벅 변환기의 손실 특성 및 리플 주파수 특성이 결정된다. 종래기술에 사용된 비교기회로는 히스테리시스(hysteretic) 비교기 또는 펄스폭변조(Pluse width Modulation: PWM) 신호를 기준신호로 사용하는 비교기가 있다.
도 3은 종래기술에 따른 스위칭증폭단에 사용되는 히스테리시스 비교기(a) 및 PWM신호를 기준신호로 사용하는 비교기(b)의 출력신호 및 스펙트럼을 도시하고 있다.
상기 도 3을 참조하면, 기준신호의 비교단계가 하나인 히스테리시스 비교기(a)의 출력 스위칭신호(330)는 입력 포락선 신호(300)가 기준신호(310)보다 큰 구간에서 소정의 출력레벨을 유지하고 입력 포락선 신호(300)가 기준신호(310)보다 작은 구간에서 출력레벨이 0이 되어 생성된다. 출력 스위칭신호(330)의 스펙트럼 특성(370)은 상기 입력 포락선 신호의 스펙트럼 특성(360)보다 넓은 주파수 대역에 걸쳐서 스위칭 잡음이 나타난다.
반면, PWM신호(340)를 기준신호로 사용하여 발생된 스위칭신호(350)는 입력 포락선 신호의 스펙트럼 특성과 유사하고(380) 추가로 기준신호로 사용된 PWM신호(340)의 주기 주파수에 집중적으로 리플 잡음전력(382)이 발생한다. PWM신호(340)의 주기 주파수는 일반적으로 입력신호 대역의 2배 이상으로 결정된다. 주기 주파수가 높을수록 리플 주파수는 높아지고 리플 잡음크기는 줄어든다. 하지만, 스위칭 손실이 커져서 벅 변환기의 효율특성을 나빠게 하는 단점이 있다.
한편, 무선단말기의 하이브리드 전원변조기를 위한 집적회로는 일반적으로 CMOS(complementary metal-oxide semiconductor) 공정을 통해 설계된다. 일반적으로, 벅 변환기의 스위치로 사용되는 트랜지스터는 하나의 P형 MOS(Metal-Oxide-Semiconductor) FET(Field Effect Transistor)와 N형 MOS FET로 구성되는 하나의 전력 셀로 이루어진다. 일반적으로, 벅 변환기는 리플 잡음을 줄이거나 스위칭 손실 특성 없이 스위칭 주파수를 높은 대역으로 이동시키는 다중 위상 스위칭 신호를 사용한다.
도 4는 종래기술에 따른 다중 위상 스위칭 기법을 도시하고 있다.
상기 도 4를 참조하면, 상기 다중 위상 스위칭 신호를 사용하는 벅 변환기의 경우에는, 다중 위상 신호의 수만큼 P형 MOS FET와 N형 MOS FET로 구성되는 전력 셀 그리고 외부 인덕터가 필요하다. 예를 들어, N개의 위상신호를 생성할 경우에, N개의 MOS FET와 N개의 N형 MOS FET, 그리고 N개의 인덕터가 필요하다.
도 5는 종래기술에 따른 다중 위상 스위칭 신호의 리플 잡음 감쇄 원리를 도시하고 있다.
상기 도 5를 참조하면, 다중 위상 스위칭 신호를 사용하는 벅 변환기는 N배의 주파수에 리플 잡음 주파수 특성이 나타나고, 위상이 0도일 때의 N배의 주파수에 나타나는 리플 잡음 주파수 특성(500), 위상이 90도일 때의 N배의 주파수에 나타나는 리플 잡음 주파수 특성(510), 위상이 180도일 때의 N배의 주파수에 나타나는 리플 잡음 주파수 특성(520), 위상이 270도일 때의 N배의 주파수에 나타나는 리플 잡음 주파수 특성(530)이 모두 더해져서 4배의 주파수에 나타나는 리플 잡음 주파수(4fCLK)가 존재하고 나머지 리플 잡음 주파수들(1fCLK, 2fCLK, 3fCLK)은 감쇄된다.
한편, CMOS 공정을 통해 집적회로로 구현되는 DC-DC 변환회로는 P형 MOS FET와 N형 MOS FET로 구성되어, 배터리의 전류를 스위칭 레귤레이션을 하여 DC-DC변환을 수행한다. DC-DC변환 시 P형 MOS FET와 N형 MOS FET가 나타나는 손실 특성은 크게 두 가지가 있다. 하나는 스위칭 주파수 및 기생 커패시터에 의한 스위칭손실(switching loss)이며, 다른 하나는 P형 MOS FET및 N형 MOS FET의 트랜지스터가 가지는 개방저항(on resistance)에 의한 전도 손(conduction loss) 있다. 스위칭 주파수가 증가하고 기생 커패시터의 크기가 커짐에 따라, 스위칭 손실이 커진다.
종래기술에서의 하이브리드 전원변조기에 사용되는 벅 변환기에서는 스위칭신호의 주파수를 증가시켜 리플 신호의 주파수를 높일 수 있고 또한 리플 잡음을 원하는 대역으로 이동시킬 수 있다. 또한, 높은 데이터 전송속도를 요구하는 시스템에서, 넓은 주파수대역을 가지는 신호를 처리하기 위해서는 높은 스위칭 주파수를 필요로 한다. 하지만, 높은 스위칭 주파수를 사용함에 따라 스위칭 손실로 인해 벅 변환기의 효율 특성이 나빠지게 된다. 또한, 낮은 CMOS 기질(substrate)의 저항특성으로 인하여, 벅 변환기의 출력 펄스 신호가 누설되어 큰 잡음특성을 야기하게 된다. 벅 변환기로 인한 큰 잡음특성은 전력관리집적회로나 하이브리드 전원변조기를 사용하는 RFIC 및 전력증폭기모듈(Power Amplifier Module: PAM)에 직접적으로 영향을 주어 시스템잡음을 증가시킨다. 그러므로, 종래기술에 사용되는 스위칭기법은 고효율 특성과 높은 주파수 특성을 동시에 만족하기 힘들다.
추가적인 스위칭 손실 특성이 없이 리플 신호의 주파수를 높이고 리플 잡음을 줄일 수 있는 방법 중 하나인 상기 도 4의 다 위상 스위칭 기법은 다중 위상 수만큼의 N형 MOS FET와 P형 MOS FET로 구성된 전력 셀 및 인덕터가 요구된다. 많은 수의 전력 셀은 칩 면적을 증가하게 하며, 많은 수의 인덕터는 패키지된 칩 크기를 증가시키게 되며 외부 수동소자의 수를 늘려 칩 가격을 높이게 된다. 그러므로, 다중 위상 스위칭 기법의 사용은 제한적이다.
제한적인 스위칭 주파수 사용으로 인하여 넓은 대역폭을 가지는 포락선 변조를 위한 고효율 하이브리드 전원변조기 설계가 어렵다. 또한, 상기 하이브리드 전원변조기의 스위칭단의 잡음성분이 커지므로 수신단 대역에서 잡음특성이 커져서 수신단의 감도를 저하시킬 수가 있다.
제한된 스위칭 주파수를 사용할 경우 넓은 대역폭의 신호를 보상하기 위해서 선형증폭기가 리플 잡음을 흡수하는 공급/흡수 전류를 제공할 뿐만 아니라 입력 신호에 의존하는 전류를 공급해야 한다. 그러므로, 상대적으로 낮은 효율을 가지는 선형증폭기의 역할이 커지고, 동시에 선형증폭기의 출력단에서 제공하는 큰 흡수(sink) 전류로 인해 전력손실을 가져오게 된다.
기존의 PWM 방식 또는 히스테리시스 방식의 스위칭 신호의 주파수는 쉽게 제어하기 어렵다. 그러므로, 다중 대역 통신이나 사용자의 상태에 따라 채널 폭을 가변하는 시스템에서 고정된 스위칭 주파수 또는 예측하기 힘든 스위칭 주파수는 수신단 잡음특성에 영향을 미칠 수 있다.
따라서, 스위칭 주파수 증가로 인한 효율감소 및 스위칭 리플 잡음을 줄이고 리플 주파수를 증가시키는 장치 및 방법이 필요하다.
본 발명의 목적은 전력증폭기에서 하이브리드 전원변조기의 벅(buck) 변화기를 구동하기 위한 인터리빙 스위칭 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 인터리빙된 스위칭 신호를 적용하여 여러 개 인덕터를 하나의 인덕터로 줄일 수 있는 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 인터리빙 스위칭 기법을 이용하여 스위칭 주파수 증가로 인한 효율감소 및 스위칭 리플 잡음을 줄이고 리플 주파수를 증가시키는 장치 및 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 제 1 견지에 따르면, 인터리빙 스위칭을 이용하는 하이브리드 전원변조 장치에 있어서, 포락선 입력신호와 궤환 신호를 비교하여 출력신호를 생성하는 선형증폭단과, 상기 출력신호와 기준신호를 비교하여, 인터리빙 스위칭 신호를 생성하는 인터리빙 신호생성기와, 상기 인터리빙 스위칭 신호를 이용하여, 스위칭 신호의 레벨을 결정하는 스위칭증폭단을 포함하며, 상기 스위칭증폭단은 P형 MOS(Metal-Oxide-Semiconductor) FET(Field Effect Transistor)와 N형 MOS FET를 포함하는 다수의 전력 셀을 포함하며, 상기 인터리빙 신호 신호는 상기 다수 전력 셀의 P형 MOS FET들과 N형 MOS FET들의 입력단에 동시에 신호가 공급되지 않도록 정렬된 스위칭 신호인 것을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 제 2 견지에 따르면, 인터리빙 스위칭을 이용하는 하이브리드 전원변조 방법에 있어서, 포락선 입력신호와 궤환 신호를 비교하여 출력신호를 생성하는 과정과, 상기 출력신호와 기준신호를 비교하여, 인터리빙 스위칭 신호를 생성하는 과정과, 상기 인터리빙 스위칭 신호를 이용하여, 스위칭 신호의 레벨을 결정하는 과정을 포함하며, 스위칭증폭단은 P형 MOS(Metal-Oxide-Semiconductor) FET(Field Effect Transistor)와 N형 MOS FET를 포함하는 다수의 전력 셀을 포함하며, 상기 인터리빙 신호 신호는 상기 다수 전력 셀의 P형 MOS FET들과 N형 MOS FET들의 입력단에 동시에 신호가 공급되지 않도록 정렬된 스위칭 신호인 것을 특징으로 한다.
상술한 바와 같이, 인터리빙 스위칭 기법을 사용함으로써 벅 변환기의 효율적인(effective) 동작 주파수를 높게 설정하면서 벅 변환기의 개별 전력 셀을 구동하는 스위칭 주파수는 낮게 설정할 수 있다. 따라서, 넓은 대역폭을 가진 포락선 신호에서 인터리빙 스위칭 기법을 사용하는 하이브리드 전원변조기는 고효율 고선형 특성을 유지한다. 또한, 각각의 전력 셀들이 동시에 On/Off되는 것을 방지하여 벅 변환기에서 하나의 인덕터를 사용할 수 있다.
또한, 인터리빙 스위칭 신호에 의한 DPWM신호는 대부분의 입력신호의 정보를 포함하게 되어 스펙트럼 특성이 입력신호의 스펙트럼 특성과 거의 동일하게 된다. 따라서, 하이브리드 전원변조기는 PWM방식 또는 작은 신호(small signal) 동작시의 히스테리시스(hysteretic) 방식과 같이 동작할 수 있게 된다. 선형증폭기의 출력신호는 리플 잡음을 보상하는 작은 전류를 출력 측에 공급 또는 흡수를 하면 된다. 이로 인해, 상대적으로 낮은 효율로 동작하는 선형증폭기가 공급하거나 버리는 전류를 줄여 하이브리드 전원변조기의 효율을 향상시킬 수 있다. 입력신호와 동일한 인접대역(in-band) 스펙트럼 특성을 유지하는 DPWM신호는 스위칭단의 펄스신호의 누설 잡음이 생기더라도 출력 신호와 동일한 스펙트럼 특성을 유지하기 때문에 누설 잡음 특성에 강인하다.
또한, 인터리빙 스위칭 신호는 보다 쉽게 스위칭 주파수를 제어할 수 있다. 따라서, 다중 대역 통신 또는 사용자 상태에 따라 채널 폭을 가변하는 경우에 적응적으로(adaptive) 스위칭 주파수를 제어할 수 있다.
도 1은 종래기술에 따른 포락선 추적 전력 증폭기의 구조를 도시하고 있다.
도 2는 종래기술에 따른 포락선 추적 증폭기를 위한 하이브리드 전원변조기를 도시하고 있다.
도 3은 종래기술에 따른 스위칭증폭단에 사용되는 히스테리시스 비교기 및 PWM신호를 기준신호로 사용하는 비교기의 출력신호 및 스펙트럼을 도시하고 있다.
도 4는 종래기술에 따른 다중 위상 스위칭 기법을 도시하고 있다.
도 5는 종래기술에 따른 다중 위상 스위칭 신호의 리플 잡음 감쇄 원리를 도시하고 있다.
도 6은 본 발명의 실시 예에 따른 송신기에서 인터리빙 스위칭 기법을 이용하는 하이브리드 전원변조기를 포함한 전력증폭기를 도시하고 있다.
도 7은 본 발명의 실시 예에 따른 인터리빙 스위칭 신호 생성기(614)를 도시하고 있다.
도 8은 본 발명에 따른 하이브리드 전원변조기의 스위칭증폭단을 구동하기 위한 스위칭 펄스 신호 발생 방법을 도시하고 있다.
도 9는 본 발명의 실시 예에 따른 인터리빙 스위칭 신호를 위한 DPWM신호 생성하는 예를 도시하고 있다.
도 10은 DPWM신호를 이용하여 인터리빙 스위칭 신호를 생성하는 예를 도시하고 있다.
도 11. 인터리빙 스위칭 기법의 스위칭 주파수에 따른 손실 특성을 나타내는 그래프이다.
도 12. 다중 대역 또는 가변 채널에 따른 적응적 스위칭 주파수 제어 방법을 도시하고 있다.
도 13은 본 발명의 실시 예에 따른 인터리빙 스위칭 신호를 생성하는 흐름도를 도시하고 있다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 본 발명은 전력증폭기에서 인터리빙 스위칭 장치 및 방법에 관해 설명하기로 한다.
도 6은 본 발명의 실시 예에 따른 송신기에서 인터리빙 스위칭 기법을 이용하는 하이브리드 전원변조기를 포함한 전력증폭기를 도시하고 있다.
상기 도 6을 참조하면, 송신기는 선형증폭기(600), 스위칭증폭단(610), 모뎀(620), RF모듈(630), RF 전력증폭기(640) 및 피드백 저항(650, 660)을 포함한다. 상기 스위칭증폭단(610)은 인터리빙 스위칭 신호를 발생하기 위한 신호생성기(612)와 벅 변환기의 전력 셀 배열(614)을 포함하여 구성된다. 칩 외부에는 벅 변환기 출력의 펄스신호(예: 스위칭 신호)를 적분하여 전류를 공급하게 하는 하나의 인덕터(670)를 포함한다. 인터리빙 스위칭 신호생성기(614)는 각 전력 셀들을 제어하기 위한 신호를 생성한다. 즉, 인터리빙 스위칭 신호생성기(614)는 P형 MOS FET와 N형 MOS FET에 동시에 입력신호가 전송되지 않도록 인터리빙 신호를 생성하여 스위칭단의 전력 셀 배열(614)에 제공한다. 상세한 설명은 도 7에서 설명하기로 한다.
여기서, 각 전력 셀들의 크기는 동작 주파수에 최적의 값을 가지도록 설계된다. 주파수가 높아짐에 따라 증가하는 스위칭 손실을 줄여주기 위해 전력 셀들의 기생 커패시터 값을 줄여야 한다.
상기 모뎀(620)은 해당 통신방식(예: OFDM/OFDMA 통신방식 혹은 CDMA 통신방식)에 따라 기저대역신호를 처리하여 기저대역신호를 RF모듈(630)로 출력한다. 또한, 모뎀(620)은 기저대역신호의 포락선 성분을 선형증폭기(600)에 제공한다. 상기 RF모듈(630)은 기저대역신호를 RF신호로 변환하여 RF 전력증폭기(640)로 출력한다. 상기 RF 전력증폭기(640)는 스위칭증폭단(610)에서 출력되는 스위칭 신호에 따라 RF모듈(630)로부터 출력되는 RF신호를 증폭한 후 안테나를 통해 증폭된 RF신호를 출력한다.
하이브리드 전원변조기의 기본 동작원리는 선형증폭단(선형증폭기(600)와 피드백 저항(650, 660)으로 구성됨)과 스위칭증폭단(610)으로 구성되어 있는 하이브리드 타입의 전원변조기를 사용한다. RF 전력증폭기(640)로의 대부분의 전류는 스위칭증폭단(610)에서 공급을 한다. 선형증폭단은 인덕터(670)를 지난 후의 스위칭신호가 가지는 리플 특성에 의한 선형성 왜곡을 보상하기 위해, 포락선 입력신호와 피드백 저항(650, 660)을 통한 피드백출력신호를 비교하여 보상 전류를 공급 및 흡수를 하게 된다. 하이브리드 전원변조기의 스위칭증폭단(610)에 사용되는 구조로는 일반적으로 벅(buck) 변환기를 사용하게 된다.
상기 벅 변환기를 구동하는 스위칭신호는 일반적으로 펄스폭변조(Pulse Width Modulation: PWM) 방식 또는 히스테리시스(hysteresis) 방식을 이용하여 발생된다.
도 8은 본 발명에 따른 하이브리드 전원변조기의 스위칭증폭단을 구동하기 위한 스위칭 펄스 신호 발생 방법을 도시하고 있다.
상기 도 8(a)을 참조하면, PWM신호를 이용한 스위칭 펄스신호 방법으로써, 상기 PWM신호는 최소한 포락선 신호 대역폭의 2배 이상의 주파수성분을 포함해야 한다. 충분히 큰 스위칭 주파수를 가지는 PWM신호는 포락선 신호의 주파수 성분을 대부분 포함하며, 스위칭 주파수로 인한 중첩(replica)성분은 원하는 포락선 신호의 주파수대역과 떨어져 존재한다. 따라서, 인접 대역(in-band)에서 PWM신호의 스펙트럼 효율은 입력 포락선 신호의 스펙트럼 효율과 동일하며, 리플 잡음의 주파수 특성을 알 수 있다.
상기 도 8(b), (c)을 참조하면, 히스테리시스 방식을 이용한 스위칭 펄스신호 방법으로써, 입력 포락선 신호의 주파수 대역폭에 따라 작은 신호(small signal) 동작(b) 또는 큰 신호(large signal) 동작(c)을 한다. 스위칭증폭단의 슬루율(slew rate)이 출력신호의 슬루율 보다 빠를 경우에는 도 8(b)와 같이 작은 신호(small signal) 동작을 하게 되어 스위칭증폭단의 출력신호는 입력 포락선 신호를 따라가게 된다. 상기 스루율은 단위시간당 출력전압의 최대 변화량을 나타낸다. 하지만, 스위칭증폭단의 슬루율이 출력신호의 슬루율 보다 느릴 경우, 스위칭단은 출력신호를 충분히 따라가지 못하게 되며, 히스테리시스 비교기는 더 이상 +/- Vh의 범위 안에서 동작을 하지 못한다. 따라서, 넓은 대역폭을 포함하는 입력 포락선 신호에서 히스테리시스 방식은 큰 신호(large signal) 동작을 하게 된다.도 8(c)은 큰 신호(large signal) 동작 시 히스테리시스 방식을 보여준다. 넓은 대역폭을 가지는 입력 포락선 신호에서 작은 신호(small signal) 동작을 하기 위해서 PWM신호와 같이 히스테리시스 비교기의 스위칭 주파수가 최소한 포락선 신호 대역폭의 2배 이상이 되어야 한다. 큰 신호(large signal) 동작에서 히스테리시스 펄스신호의 스펙트럼 특성은 매우 넓은 대역폭을 가지게 되며, 입력 포락선 신호의 정보는 1비트 정보만 갖는다. 그러므로 넓은 주파수 대역에 리플 잡음 신호가 존재한다.
광대역 입력 신호를 가지는 하이브리드 전원변조기를 위한 PWM 방식 또는 작은 신호(small signal) 동작을 하는 히스테리시스 방식의 스위칭 주파수는 매우 높은 주파수를 필요로 한다. 매우 높은 스위칭 주파수를 사용함으로써 펄스 신호의 스펙트럼 특성이 입력 신호와 동일할 수 있으며, 리플 잡음 특성을 인접 대역(in-band)에서 분리할 수가 있다. 하지만, 높은 스위칭 주파수는 벅 변환기의 효율을 저하시켜 전체 하이브리드 전원변조기의 효율을 나쁘게 한다. 또한, 넓은 주파수 대역 또는 높은 주파수 대역에 존재하는 리플 잡음 신호를 제거하기 위해서는 매우 넓은 이득 대역폭적(Gain Bandwidth Product: GBW)을 가지는 선형증폭기가 필요하다. 큰 신호(large signal) 동작을 하는 히스테리시스 방식의 펄스 스펙트럼 특성은 매우 넓은 대역폭을 가지게 되어 넓은 주파수 대역에 걸쳐서 리플 잡음이 발생한다. 따라서, 리플 잡음에 대한 주파수특성을 예측하기 어려울 뿐만 아니라 누설잡음 및 시스템 잡음이 증가한다.
상기 도 4와 같이 스위칭 주파수를 증가하지 않고, 리플 잡음을 상쇄하며 리플 신호의 주파수를 증가시키는 방법으로 다중 위상신호를 사용하는 방법이 있다. 하지만, 종래기술에서는 다중 위상신호를 사용하기 위해 여러 개의 외부 인덕터를 사용한다. 따라서, 본 발명에서는 하나의 외부 인덕터를 사용하면서 스위칭 주파수를 증가하지 않고, 리플 신호의 주파수를 증가시킬 수 있는 하이브리드 전원변조기를 위한 인터리빙 스위칭 기술을 제안한다. 제안된 인터리빙 스위칭 신호는 여러 단계의 기준신호와 입력신호를 비교하기 때문에 많은 비트수의 입력 정보를 가질 수 있다. 따라서, 제안된 인터리빙 스위칭 신호의 스펙트럼 특성은 입력신호의 스펙트럼 특성과 비슷하게 된다.
도 7은 본 발명의 실시 예에 따른 인터리빙 스위칭 신호 생성기(614)를 도시하고 있다.
상기 도 7을 참조하면, 인터리빙 신호 생성기(614)는 마스터 클록신호를 분주하기 위한 주파수/위상 분주기(도시하지 않음), 기준신호 발생기(도시하지 않음), 1:N 링 카운터(710), 다수의 비교기(700), 다수의 D 플립-플롭(flip-flop)(702), 다수의 3상태(Tri-state) 버퍼(704), 다수의 버퍼(706), 역다중화기(708) 등으로 이루어져 있다.
상기 주파수/위상 분주기는 다수의 D 플립-플롭(702)에 마스터 클록(fCLK)을 제공하고, 또한, 다수의 3상태(Tri-state) 버퍼(704) 각각에 마스터 클록주파수(fCLK)를 1/N으로 분주한 후 해당 위상과 함께 제공한다. 예를 들어, 제1 3상태 버퍼(704)는 위상 0도인 fCLK/N을 클록을 제공하고, 제2 3상태 버퍼(704)는 위상 45도인 fCLK/N을 클록을 제공한다. 여기서, N은 정수이다. 다시 말해, 각각의 3상태 버퍼(704)는 클록 주기는 동일하지만 위상이 서로 다르다.
또한, 상기 주파수/위상 분주기는 DPWM신호를 인터리빙 스위칭 신호를 변환하기 위한 링 카운터 신호를 상기 역다중화기(708)에 제공한다.
상기 기준신호 발생기는 디지털 톱니파형 신호를 생성하여 각각 해당 비교기(700)의 입력단에 제공한다. 상기 디지털 톱니파형 신호는 다수의 레벨로 구분되어 계단식으로 직삼각형을 형성한다. 예를 들면, 도 9에서처럼, 디지털 톱니파형 신호는 8단계 레벨로 구분되며 8개 마스터 클록을 한 주기로 하여 디지털 톱니파형 신호가 반복 생성된다.
하나의 디지털 톱니파형 신호를 형성하는 다수의 레벨신호는 각각 해당 비교기(700)의 입력단으로 제공된다. 예를 들어, 상기 DPWM신호를 형성하는 8개의 레벨신호는 8개의 비교기(700)로 각각 제공된다. 상기 비교기(700) 개수는 DPWM신호를 형성하는 레벨크기보다 크거나 같다. 즉, 상기 디지털 톱니파형 신호를 형성하는 레벨크기가 8단계면 상기 비교기(700) 개수는 8개 이상이며 8의 배수가 된다. 따라서, 상기 비교기(700) 개수는 디지털 톱니파형 신호를 형성하는 레벨크기보다 크면, 제1 디지털 톱니파형 신호를 형성하는 8개의 레벨신호는 8개의 비교기와 매핑되고, 다음 제2 디지털 톱니파형 신호를 형성하는 8개의 레벨신호는 다른 8개의 비교기와 매핑된다. 다시 말해, 상기 디지털 톱니파형 신호의 주기는 링 카운터(710)가 3상태 버퍼(704)에 제공하는 클럭 주기보다 빠른 것을 의미한다.
한편, 비교기(700), D 플립-플롭(flip-flop)(702), 3상태(Tri-state) 버퍼(704) 개수는 1:N 링 카운터(710)에서 D 플립-플롭(flip-flop)(702)으로 제공되는 클록 주기와 밀접한 관련이 있다.
예를 들어, 1:N 링 카운터(710)에서 D 플립-플롭(flip-flop)(702)으로 제공되는 클록 주기가 빠를수록 비교기(700), D 플립-플롭(flip-flop)(702), 3상태(Tri-state) 버퍼(704) 개수는 줄어들고, 클록 주기가 느릴수록 비교기(700), D 플립-플롭(flip-flop)(702), 3상태(Tri-state) 버퍼(704) 개수는 늘어나다.
각각의 비교기(700)는 선형증폭단에서 출력되는 신호와 상기 기준신호 발생기에서 제공하는 기준신호(즉, DPWM신호)를 비교하여 스위칭 신호를 출력한다.
각각의 D 플립-플롭(flip-flop)(702)은 각각의 비교기(700)로부터 제공받은 스위칭 신호를 제공받아 클럭 신호에 따라 입력되는 스위칭 신호를 출력한다.
상기 각각의 3상태 버퍼(704)는 상기 1:N 링 카운터(710)로부터 제공받은 링카운터 클록 신호에 따라 D 플립-플롭(flip-flop)(702)로부터의 출력신호를 처리한다.
상기 각각의 버퍼(705)는 3상태 버퍼(704)로부터의 출력신호(이하, 디지털 펄스폭변조(Digital Pulse Width Modulation: DPWM)신호라 칭함)를 버퍼링하여 역다중화기(708)로 제공한다.
정리하면, 다수의 비교기(700), 다수의 D 플립-플롭(flip-flop)(702), 및 다수의 3상태(Tri-state) 버퍼(704)를 걸치면서, DPWM신호가 생성된다. DPWM신호 생성하는 예는 도 9를 참조하여 설명하기로 한다.
상기 역다중화기(708)는 상기 다수의 버퍼(706)를 통해 출력되는 DPWM신호를 이용하여, 도 7의 스위칭증폭단(610)에 있는 전력 셀 배열(614)을 이루는 P형 MOS FET들과 다수의 N형 MOS FET들에 제공되는 입력신호들이 동시에 제공되지 않도록 인터리빙 스위칭 신호를 생성한다. DPWM신호를 이용하여 인터리빙 스위칭 신호를 생성하는 예는 도 10를 참조하여 설명하기로 한다.
도 9는 본 발명의 실시 예에 따른 인터리빙 스위칭 신호를 위한 DPWM신호 생성하는 예를 도시하고 있다.
상기 도 9를 참조하면, 비교기(700)는 입력신호와 여러 단계의 기준신호(I0~IN -1)(도 9에서는 N=8이고, 구현에 따라 N=8 보다 더 많은 혹은 더 적은 단계의 기준신호로 구분될 수 있음)(즉, 디지털 톱니파형 신호)와 비교한다(900). 마스터 클록(CLK)에 동기되어 각 단계별로 출력신호들(Out_I0~Out_I7)(904)이 발생하게 된다. 여기서, 8단계의 기준신호(I0~IN -7)는 8개 클록을 주기로 반복적으로 생성된다.
예를 들면, 제1 비교기에서는 기준신호의 1번째 단계의 신호(I0)와 입력신호를 비교하여, 입력신호가 제1 기준신호의 1번째 단계의 신호(I0)보다 크면 소정의 전압레벨을 출력하고(Out_I0), 작으면 출력하지 않는다. 그리고, 제2 비교기에서는 기준신호의 2번째 단계의 신호(I1)와 입력신호를 비교하여, 입력신호가 제1 기준신호의 2번째 단계의 신호(I1)보다 크면 소정의 전압레벨을 출력하고(Out_I1), 작으면 출력하지 않는다. 마찬가지로, 제8 비교기에서는 기준신호의 8번째 단계의 신호(I7)와 입력신호를 비교하여, 입력신호가 기준신호의 8번째 단계의 신호(I7)보다 크면 소정의 전압레벨을 출력하고(Out_I1), 작으면 출력하지 않는다. 여기서, 상기 출력신호들(Out_I0~Out_I7)은 입력신호의 정보를 가지게 된다. 단계의 레벨들이 많을수록 입력신호의 정보크기가 커지게 된다.
각 출력신호들은 각각 1:N 링 카운터 신호(R0~RN -1)(902)(도 9에서는 N=16이고, 구현에 따라 N=16 보다 더 많은 혹은 더 적은 링 카운터 신호가 존재할 수 있다)와 곱해져 더해지게 된다. 각각의 링카운터 신호는 동일한 주기로 생성되지만 위상이 서로 다르다.
예를 들어, 제8 링 카운터 신호(R8) 및 제16 링 카운터 신호(R16)는 각각 제1 출력신호(Out_I0)와 곱해지고, 제1 링 카운터 신호(R1) 및 제9 링 카운터 신호(R9)는 각각 제2 출력신호(Out_I1)와 곱해지고, 제2 링 카운터 신호(R2) 및 제10 링 카운터 신호(R10)는 각각 제3 출력신호(Out_I2)와 곱해지고, 제3 링 카운터 신호(R3) 및 제11 링 카운터 신호(R11)는 각각 제4 출력신호(Out_I3)와 곱해지고, 제4 링 카운터 신호(R4) 및 제12 링 카운터 신호(R12)는 각각 제5 출력신호(Out_I4)와 곱해지고, 제5 링 카운터 신호(R5) 및 제13 링 카운터 신호(R13)는 각각 제6 출력신호(Out_I5)와 곱해지고, 제6 링 카운터 신호(R6) 및 제14 링 카운터 신호(R14)는 각각 제7 출력신호(Out_I6)와 곱해지고, 그리고 제7 링 카운터 신호(R7) 및 제15 링 카운터 신호(R15)는 각각 제8 출력신호(Out_I7)와 곱해진다. 더해진 출력신호(DPWM)는 P형 MOS FET의 On/Off 주기를 보여준다. DPWM신호는 N=8레벨의 해상도(resoution)를 가지며, CLK/N(N=8)의 주기를 가지는 이산 PWM신호가 된다. CLK/N이 주기는 입력신호의 대역폭보다 최소한 2배 이상의 값을 갖는다. 그러므로, DPWM신호의 스위칭 주파수는 여전히 매우 큰 값을 가지게 되며 벅 변환기의 효율을 여전히 나쁘게 한다. 하지만, DPWM신호를 인터리빙 스위칭 신호로 변환을 하게 되면, 벅 변환기의 구동 스위칭 신호의 주파수를 낮출 수 있게 된다.
도 10은 DPWM신호를 이용하여 인터리빙 스위칭 신호를 생성하는 예를 도시하고 있다.
상기 도 10을 참조하면, DPWM_P 신호는 P형 MOS FET의 입력단으로 들어가는 신호이고, DPWM_N 신호는 N형 MOS FET의 입력단으로 들어가는 신호이다. 이하 설명에서는 DPWM_P 신호를 인터리빙 스위칭 신호로 변환하는 예를 설명하지만, DPWM_N 신호를 인터리빙 스위칭 신호로 변환하는 예에도 동일하게 적용할 수 있다.
먼저, DPWM 신호를 인터리빙 스위칭 신호로 변환하기 위한 제1 및 제2 링 카운터 신호(1000)를 정의한다.
제1 링카운터 신호(R1DPWM~RMDPWM)는 (CLK/N)/M의 주기를 가지며 펄스 반복주기와 펄스 폭의 비를 나타내는 충격비(duty ratio)는 D/M %가 된다. CLK은 마스터 클록 주기이고, N은 기준신호(디지털 톱니파형 신호)(N=8)의 주기이고, M은 기준신호의 주기보다 작은 주기를 갖도록 하는 주기(M=32)이다. D는 펄스 반복주기(M) 동안에 펄스 폭이다(D=4). 예를 들어, 제1 링카운터 신호(R1DPWM~RMDPWM)의 충격비(D/M)는 4/32이 된다.
제2 링카운터 신호(R'1DPWM~R'MDPWM)는 (CLK/N)/K~CLK/N의 주기를 가지며 충격비가 (D/K)%가 된다. CLK은 마스터 클록 주기이고, N은 기준신호(디지털 톱니파형 신호)(N=8)의 주기이고, K은 기준신호의 주기보다 작은 주기를 갖도록 하는 주기(K=16, 8)이다. 제2 링카운터 신호(R'1DPWM~R'2DPWM)에서 D는 펄스 반복주기(K=16) 동안에 펄스 폭이다(D=1). 예를 들어, 제2 링카운터 신호(R'1DPWM~R'2DPWM)의 충격비(D/K)는 1/16이 된다. 제2 링카운터 신호(R'3DPWM~R'5DPWM)에서 D는 펄스 반복주기(K=8) 동안에 펄스 폭이다(D=1). 예를 들어, 제2 링카운터 신호(R'3DPWM~R'5DPWM)의 충격비(D/K)는 1/8이 된다.
여기서, 제1 및 제2 링 카운터 신호들은 인터리빙 스위칭 신호발생을 위한 클록신호가 된다. 이때, RMCLK 신호의 충격비는 DPWM신호의 평균 충격비(average duty ratio)에 의해 최적의 값을 가지게 된다. 따라서, 입력 신호의 대역폭, DPWM의 스위칭 주파수, 인터리빙 스위칭 신호의 스위칭 주파수, 인터리빙 스위칭 신호의 충격비 등에 의해 변수 값들인 CLK,N,M,D,K등이 최적점의 값을 가질 수 있다.
일반적으로 M값이 클수록 인터리빙 신호의 주기는 낮아지게 된다. 낮은 스위칭 주파수는 벅 변환기의 효율을 좋게 하지만 인터리빙 신호의 충격비 또한 작아져 벅 변환기에 손실을 가져 올 수 있다. 그러므로, DPWM신호의 평균 충격비에 맞추어 제1 성분과 제2 성분으로 구분한다. 제1 링 카운터 신호와 곱해진 DPWM출력신호는 제1 인터리빙 신호를 발생하게 된다. 제1 인터리빙 신호는 DPWM신호의 대부분 전력을 포함하고 있으며, 낮은 스위칭 속도를 가지며 충격비를 크게 할 수 있다. 반면, 제2 인터리빙 신호는 DPWM신호의 제1 해상도(resolution)를 가지며, 높은 스위칭 속도를 가지게 된다. 도 10은 각 제1, 제2 링 카운터 신호와 DPWM신호의 곱에 의해 발생된 제1 및 제2 인터리빙 신호(PMOS1 내지 PMOS9)를 보여준다. 각각의 인터리빙 신호는 각각의 P형 MOS FET 셀들의 On/Off 신호로 사용된다.
각 제1, 제2 링 카운터 신호와 DPWM신호의 역 신호와의 곱에 의해 발생된 제1 및 제2 인터리빙 신호는 N형 MOS FET의 On/Off 신호로 주게 된다(도시하지 않은). 제1 및 제2 링 카운터 신호들은 시간적으로 서로 겹치지 않게 발생하도록 설계하여, 각각의 P형 MOS FET/N형 MOS FET 전력 셀들에 동시에 On/Off되지 않도록 한다. 그러므로, 한쪽의 P형 MOS FET전력 셀이 On되었을 때 다른 쪽의 N형 MOS FET 전력 셀이 On되어 배터리로 전원으로부터 그라운드로의 쇼트가 되는 것을 막을 수가 있다. 그러므로, 제안된 인터리빙 스위칭 신호를 사용하면 각 전력 셀들의 출력에 각각의 인덕터를 달아 줄 필요가 없이 하나의 인덕터에 묶어 사용할 수가 있다.
기준신호(1006)와 입력신호(1008)는 비교기를 통해 DPWM신호로 변환하고, 역다중화기에 의해 DPWM신호는 인터리빙 스위칭 신호로 변환되고, 상기 인터리빙 스위칭 신호가 각 P형 MOS FET/N형 MOS FET 전력 셀들에 입력되어 출력신호(1004)가 나온다.
제안된 인터리빙 스위칭 기법을 사용함으로써 벅 변환기의 효율적인 동작 주파수는 높게 가져가면서 벅 변환기의 개별 전력 셀을 구동하는 스위칭 주파수는 낮게 가져갈 수 있다. 그러므로, 매우 넓은 대역폭을 가진 포락선 신호에서도 제안된 인터리빙 스위칭 기법을 사용하는 하이브리드 전원 변조기는 도 11과 같이 고효율 고선형 특성을 가질 수 있다.
도 11. 인터리빙 스위칭 기법의 스위칭 주파수에 따른 손실 특성을 나타내는 그래프이다.
상기 도 11을 참조하면, y축의 손실로써, 단위는 dB스케일로 표시된다. 0 dB는 손실이 없는 상태이며, 0 dB 이하는 손실이 있는 것을 의미한다. X값이 즉, 스위칭 주파수가 클수록 손실량이 증가하며 본 발명의 인터리빙 스위칭 기법을 사용할 경우 기본 스위칭기법보다 손실량이 적어진다.
또한, 제안된 인터리빙 스위칭 신호를 사용함으로써 각각의 전력 셀들이 동시에 On/Off되는 것을 막아 주어 벅 변환기에 하나의 인덕터를 사용함에도 인터리빙 스위칭 방식을 구현할 수가 있다. 제안된 인터리빙 스위칭 신호에 의한 DPWM신호는 대부분의 입력신호의 정보를 포함하게 되어 스펙트럼 특성이 입력신호의 스펙트럼 특성과 거의 동일하게 된다. 그러므로, 하이브리드 전원변조기는 PWM방식 또는 작은신호(small signal) 동작시 히스테리시스(hysteretic) 방식과 같이 동작할 수 있게 된다. 선형증폭기의 출력신호는 리플 잡음을 보상하는 작은 전류를 출력단에 공급 또는 흡수를 하면 된다. 이로 인하여 상대적으로 낮은 효율을 가지며 동작하는 선형증폭기가 공급하거나 버리는 전류를 줄여 하이브리드 전원 변조기의 효율을 향상시킬 수 있다. 입력신호와 동일한 인접대역(in-band) 스펙트럼 특성을 가지는 DPWM신호는 스위칭증폭단의 펄스신호의 누설 잡음이 생기더라도 출력 신호와 동일한 스펙트럼 특성을 유지하기 때문에 누설 잡음 특성에 강인하다. 기존의 PWM 방식이나 히스테리시스 방식의 경우에는 고정되거나 예측할 수 없는 스위칭 주파수를 사용하게 되지만, 제안된 인터리빙 스위칭 신호는 보다 쉽게 스위칭 주파수를 제어할 수 있다. 그러므로, 도 12와 같이 다중 대역 통신 또는 사용자 상태에 따라 채널 폭을 가변하는 경우에 적응적으로(adaptive) 스위칭 주파수를 제어할 수 있게 된다.
도 12. 다중 대역 또는 가변 채널에 따른 적응적 스위칭 주파수 제어 방법을 도시하고 있다.
도 13은 본 발명의 실시 예에 따른 인터리빙 스위칭 신호를 생성하는 흐름도를 도시하고 있다.
상기 도 13을 참조하면, 선형증폭단은 1300단계에서 피드백되는 출력신호와 포락선 입력신호를 비교하여 출력신호를 스위칭증폭기에 제공한다.
한편, 선형증폭단은 스위칭증폭단의 출력신호가 인덕터를 통과할 때 출력신호에 포함되는 리플 특성에 의한 선형성 왜곡을 보상하기 위해, 스위칭증폭단에 보상전류를 제공한다. 예를 들어, 스위칭증폭단의 출력신호에 전류가 적게 흐를 때 보상전류를 공급하고, 스위칭증폭단의 출력신호에 전류가 많이 흐를 때, 흐르는 전류를 감소시킨다.
이후, 스위칭증폭단은 1302단계에서 선형증폭단으로부터의 출력신호에 따라 인터리빙 스위칭신호를 위한 DPWM신호를 생성한다.
다시 말해, 스위칭증폭단은 선형증폭단으로부터의 출력신호와 기준신호(예: 디지털 톱니파형 신호)를 비교한 출력신호와 다수의 링 카운터신호와 곱해 DPWM신호를 생성한다(상기 도 9 참조). DPWM신호를 생성하기 위한 다수의 링 카운터신호는 동일한 주기를 가지며 서로 다른 위상을 갖는다.
이후, 스위칭증폭단은 1304단계에서 생성된 DPWM신호를 이용하여 P형 MOS FET와 N형 MOS FET의 입력단에 동시에 스위칭신호가 제공되지 않도록 인터리빙 스위칭신호를 생성을 위한 링 카운터신호를 이용하여, 인터리빙 스위칭신호를 생성한다(상기 도 10 참조).
이후, 본 발명의 절차를 종료한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
700: 비교기, 702: D-플립플롭, 704: 3상태 버퍼, 708: 역다중화기, 710: 링 카운터.

Claims (18)

  1. 인터리빙 스위칭을 이용하는 하이브리드 전원변조 장치에 있어서,
    선형 증폭단과,
    인터리빙 신호 생성기와 P형 MOS(Metal-Oxide-Semiconductor) FET(Field Effect Transistor)들 및 N형 MOS FET들을 포함하는 복수의 전력 셀들을 포함하는 스위칭 증폭단을 포함하고,
    상기 선형 증폭단은, 포락선 입력 신호와 피드백 신호를 비교하여 출력 신호를 생성하고,
    상기 인터리빙 신호 생성기는, 상기 출력 신호와 기준 신호를 비교하여, 인터리빙 스위칭 신호를 생성하고,
    상기 인터리빙 스위칭 신호는, 상기 복수의 전력 셀들 각각의 ON/OFF 신호로 사용되고, 상기 복수의 전력 셀들의 P형 MOS FET들과 N형 MOS FET들의 입력단에 동시에 신호가 공급되지 않도록 정렬된 스위칭 신호인 장치.
  2. 제1항에 있어서,
    상기 인터리빙 신호 생성기는,
    상기 기준 신호로서 한 주기 동안 복수의 레벨들로 구분되는 디지털 톱니파형 신호와 상기 출력 신호를 비교하여, 그 결과를 출력하는 다수의 비교기들과,
    상기 다수의 비교기들로부터의 출력 신호를 마스터 클록에 따라 처리하는 다수의 D-플립플롭들과,
    상기 마스터 클록에 동기화된 상기 다수의 비교기들로부터의 출력 신호들을 다수의 링 카운터 클록들에 따라 처리하는 다수의 3상태(tri-state) 버퍼들을 포함하며,
    상기 다수의 3상태 버퍼들로부터의 출력 신호들이 합해지면 디지털 펄스폭변조(digital pulse width modulation, DPWM) 신호가 되는 장치.
  3. 제2항에 있어서,
    상기 DPWM 신호와 제1 다수의 역 링 카운터 클록들을 곱해 상기 스위칭 증폭단의 P형 MOS FET들과 N형 MOS FET들의 입력단에 동시에 스위칭 신호가 공급되지 않도록 상기 인터리빙 스위칭 신호로서, 펄스신호를 생성하는 역다중화기를 더 포함하는 장치.
  4. 제2항에 있어서,
    상기 다수의 링 카운터 클록들은 동일한 주기를 가지며 서로 다른 위상을 가지며,
    상기 디지털 톱니파형 신호의 주기와 같거나 느리고,
    상기 디지털 톱니파형 신호의 주기는 상기 출력 신호의 주기보다 2배 이상 빠른 장치.
  5. 제1항에 있어서,
    RF(radio frequency) 전력 증폭기를 더 포함하고,
    상기 스위칭 증폭단은, 상기 복수의 전력 셀들 및 상기 RF 전력 증폭기 사이에 연결되는 인덕터를 포함하는 장치.
  6. 제3항에 있어서,
    상기 제1 다수의 역 링 카운터 클록들은 상기 DPWM 신호의 평균 충격비(duty ratio)에 기반하여 결정되는 장치.
  7. 제3항에 있어서,
    상기 제1 다수의 역 링 카운터 클록들은 서로 다른 주기, 서로 다른 위상 그리고 서로 다른 충격비(duty ratio)를 갖는 장치.
  8. 제3항에 있어서,
    상기 역다중화기는,
    상기 DPWM 신호의 역 신호와 제2 다수의 역 링 카운터 클록들을 곱해 상기 스위칭 증폭단의 P형 MOS FET들과 N형 MOS FET들의 입력단에 동시에 스위칭 신호가 공급되지 않도록 상기 인터리빙 스위칭 신호로서, 펄스신호를 생성하는 것을 특징으로 하는 장치.
  9. 제8항에 있어서,
    상기 제1 다수의 역 링 카운터 클록들과 상기 제2 다수의 역 링 카운터 클록들은 서로 중첩되지 않는 장치.
  10. 인터리빙 스위칭을 이용하는 하이브리드 전원 변조 장치의 동작 방법에 있어서,
    포락선 입력신호와 피드백 신호를 비교하여 출력 신호를 생성하는 과정과,
    상기 출력 신호와 기준 신호를 비교하여, 인터리빙 스위칭 신호를 생성하는 과정을 포함하며,
    상기 하이브리드 전원 변조 장치의 스위칭 증폭단은 P형 MOS(Metal-Oxide-Semiconductor) FET(Field Effect Transistor)와 N형 MOS FET를 포함하는 복수의 전력 셀을 포함하며,
    상기 인터리빙 스위칭 신호는, 상기 복수의 전력 셀들 각각의 ON/OFF 신호로 사용되고, 상기 복수의 전력 셀들의 P형 MOS FET들과 N형 MOS FET들의 입력단에 동시에 신호가 공급되지 않도록 정렬된 스위칭 신호인 방법.
  11. 제10항에 있어서,
    상기 출력 신호와 기준 신호를 비교하여, 인터리빙 스위칭 신호를 생성하는 과정은,
    상기 기준 신호로서 한 주기 동안 복수의 레벨들로 구분되는 디지털 톱니파형 신호와 상기 출력 신호를 비교하여, 그 결과를 출력하는 과정과,
    상기 출력된 결과를 마스터 클록에 따라 처리하는 과정과,
    상기 마스터 클록에 동기화된 상기 출력된 결과를 다수의 링 카운터 클록들에 따라 처리하는 과정을 포함하며,
    상기 다수의 링 카운터 클록들에 따라 처리된 출력 신호들이 합해지면 디지털 펄스폭변조(digital pulse width modulation, DPWM) 신호가 되는 방법.
  12. 제11항에 있어서,
    상기 DPWM 신호와 제1 다수의 역 링 카운터 클록들을 곱해 상기 스위칭 증폭단의 P형 MOS FET들과 N형 MOS FET들의 입력단에 동시에 스위칭 신호가 공급되지 않도록 상기 인터리빙 스위칭 신호로서, 펄스신호를 생성하는 과정을 더 포함하는 방법.
  13. 제11항에 있어서,
    상기 링 카운터 클록들은 동일한 주기를 가지며 서로 다른 위상을 가지며,
    상기 디지털 톱니파형 신호의 주기와 같거나 느리고,
    상기 디지털 톱니파형 신호의 주기는 상기 출력 신호의 주기보다 2배 이상 빠른 방법.
  14. 제10항에 있어서,
    상기 하이브리드 전원 변조 장치는 RF(radio frequency) 전력 증폭기를 더 포함하고,
    상기 스위칭 증폭단은, 상기 복수의 전력 셀들 및 상기 RF 전력 증폭기 사이에 연결되는 인덕터를 포함하는 방법.
  15. 제12항에 있어서,
    상기 제1 다수의 역 링 카운터 클록들은 상기 DPWM 신호의 평균 충격비(duty ratio)에 기반하여 결정되는 방법.
  16. 제12항에 있어서,
    상기 제1 다수의 역 링 카운터 클록들은 서로 다른 주기, 서로 다른 위상 그리고 서로 다른 충격비(duty ratio)를 갖는 방법.
  17. 제12항에 있어서,
    상기 DPWM 신호의 역 신호와 제2 다수의 역 링 카운터 클록들을 곱해 상기 스위칭 증폭단의 P형 MOS FET들과 N형 MOS FET들의 입력단에 동시에 스위칭 신호가 공급되지 않도록 상기 인터리빙 스위칭 신호로서, 펄스신호를 생성하는 과정을 더 포함하는 방법.
  18. 제17항에 있어서,
    상기 제1 다수의 역 링 카운터 클록들과 상기 제2 다수의 역 링 카운터 클록들은 서로 중첩되지 않는 방법.
KR1020110105566A 2011-10-14 2011-10-14 전력증폭기에서 인터리빙 스위칭 장치 및 방법 KR101784885B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110105566A KR101784885B1 (ko) 2011-10-14 2011-10-14 전력증폭기에서 인터리빙 스위칭 장치 및 방법
US13/651,941 US8766716B2 (en) 2011-10-14 2012-10-15 Apparatus and method for interleaving switching in power amplifier
EP12188495.1A EP2582041B1 (en) 2011-10-14 2012-10-15 Apparatus and Method for Interleaving Switching in Power Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110105566A KR101784885B1 (ko) 2011-10-14 2011-10-14 전력증폭기에서 인터리빙 스위칭 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20130040658A KR20130040658A (ko) 2013-04-24
KR101784885B1 true KR101784885B1 (ko) 2017-10-13

Family

ID=47115352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110105566A KR101784885B1 (ko) 2011-10-14 2011-10-14 전력증폭기에서 인터리빙 스위칭 장치 및 방법

Country Status (3)

Country Link
US (1) US8766716B2 (ko)
EP (1) EP2582041B1 (ko)
KR (1) KR101784885B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5822683B2 (ja) * 2011-11-25 2015-11-24 株式会社日立国際電気 電源回路
KR101467230B1 (ko) * 2014-02-14 2014-12-01 성균관대학교산학협력단 멀티 모드 바이어스 변조기 및 이를 이용한 포락선 추적 전력 증폭 장치
KR101467231B1 (ko) * 2014-02-19 2014-12-01 성균관대학교산학협력단 포락선 추적 모드 또는 평균 전력 추적 모드로 동작하는 멀티 모드 바이어스 변조기 및 이를 이용한 포락선 추적 전력 증폭 장치
KR102169671B1 (ko) 2014-05-28 2020-10-23 삼성전자주식회사 무선 통신 시스템에서 전력 증폭부의 노이즈를 제거하기 위한 장치 및 방법
US9438172B2 (en) * 2014-09-29 2016-09-06 Intel IP Corporation Digital multi-level envelope tracking for wide-bandwidth signals
US10063144B2 (en) * 2016-10-26 2018-08-28 Taiwan Semiconductor Manufacturing Company Ltd. Multiphase buck converter and method for operating the same
CN108008180B (zh) * 2017-09-25 2020-03-17 珠海智融科技有限公司 一种开关电源的电流采样电路
KR102226814B1 (ko) * 2018-10-26 2021-03-11 삼성전자 주식회사 스위칭 레귤레이터를 이용하여 복수의 증폭기들에 선택적으로 전압을 공급하는 방법 및 장치
IT201900010269A1 (it) * 2019-06-27 2020-12-27 St Microelectronics Srl Dispositivo elettronico, apparato, procedimento e prodotto informatico corrispondenti
US11942899B2 (en) 2021-06-18 2024-03-26 Qorvo Us, Inc. Envelope tracking voltage correction in a transmission circuit
US11906992B2 (en) 2021-09-16 2024-02-20 Qorvo Us, Inc. Distributed power management circuit
US11962338B2 (en) 2021-09-16 2024-04-16 Qorvo Us, Inc. Equalization filter calibration in a transceiver circuit
WO2023147211A1 (en) * 2022-01-27 2023-08-03 Qorvo Us, Inc. Voltage ripple cancellation in a transmission circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278263B1 (en) * 1999-09-01 2001-08-21 Intersil Corporation Multi-phase converter with balanced currents
US6813319B1 (en) * 1999-10-08 2004-11-02 M/A-Com Eurotec System and method for transmitting digital information using interleaved delta modulation
US6281666B1 (en) * 2000-03-14 2001-08-28 Advanced Micro Devices, Inc. Efficiency of a multiphase switching power supply during low power mode
SE522119C2 (sv) * 2001-10-15 2004-01-13 Ericsson Telefon Ab L M HF-effektförstärkning genom konvertering och tidsmultiplexering av basbandssignaler
US7301400B1 (en) * 2004-06-02 2007-11-27 Rf Micro Devices, Inc. Multi-phase switching power supply for mobile telephone applications
US7602155B2 (en) * 2005-07-27 2009-10-13 Artesyn Technologies, Inc. Power supply providing ultrafast modulation of output voltage
US7729445B2 (en) * 2006-09-27 2010-06-01 Intel Corporation Digital outphasing transmitter architecture
US7679433B1 (en) * 2007-02-02 2010-03-16 National Semiconductor Corporation Circuit and method for RF power amplifier power regulation and modulation envelope tracking
US7859336B2 (en) * 2007-03-13 2010-12-28 Astec International Limited Power supply providing ultrafast modulation of output voltage
US7812581B2 (en) * 2007-05-04 2010-10-12 Intersil Americas Inc. Pulse adding scheme for smooth phase dropping at light load conditions for multiphase voltage regulators
US7949316B2 (en) 2008-01-29 2011-05-24 Panasonic Corporation High-efficiency envelope tracking systems and methods for radio frequency power amplifiers
US7808323B2 (en) 2008-05-23 2010-10-05 Panasonic Corporation High-efficiency envelope tracking systems and methods for radio frequency power amplifiers
ITMI20111594A1 (it) * 2011-09-05 2013-03-06 St Microelectronics Srl Regolatore di tensione a commutazione

Also Published As

Publication number Publication date
KR20130040658A (ko) 2013-04-24
US8766716B2 (en) 2014-07-01
EP2582041A3 (en) 2017-01-11
US20130093521A1 (en) 2013-04-18
EP2582041B1 (en) 2018-04-25
EP2582041A2 (en) 2013-04-17

Similar Documents

Publication Publication Date Title
KR101784885B1 (ko) 전력증폭기에서 인터리빙 스위칭 장치 및 방법
US7394233B1 (en) High efficiency modulated power supply
Kitchen et al. Combined Linear and $\Delta $-Modulated Switch-Mode PA Supply Modulator for Polar Transmitters
US11984921B2 (en) Supply modulator and wireless communication apparatus including the same
US9166539B2 (en) RF signal generation circuit and wireless transmitter
US20140191797A1 (en) Method and system for boosting the supply of power amplifier
US9270241B2 (en) Power supply device, transmission device using same, and method for operating power supply device
JP2005277559A (ja) 送信機
JP5867501B2 (ja) 電源装置および制御方法
US20140125410A1 (en) Digital polar and zvs contour based hybrid power amplifier
JP2004173249A (ja) 送信機
Hühn et al. A new modulator for digital RF power amplifiers utilizing a wavetable approach
Cousinard et al. 13.7 A 0.23 mm 2 digital power amplifier with hybrid time/amplitude control achieving 22.5 dBm at 28% PAE for 802.11 g
Gwon et al. 2-phase 3-level ETSM with mismatch-free duty cycles achieving 88.6% peak efficiency for a 20-MHz LTE RF power amplifier
EP2755323B1 (en) Rf signal generating circuit, and transmitter
Lin et al. A CMOS envelope tracking supply converter for RF power amplifiers of 5G NR mobile terminals
Paek et al. Efficient rf-pa two-chip supply modulator architecture for 4g lte and 5g nr dual-connectivity rf front end
JP6342676B2 (ja) 電力増幅装置及び制御方法
US8432219B1 (en) Amplitude control system and method for communication systems
Nakatani et al. Digital polar transmitter using a watt-class current-mode class-D CMOS power amplifier
Pham et al. Adjustable 4-level hybrid converter for symbol power tracking in 5G new radio
Turkson et al. Envelope tracking technique with bang-bang slew-rate enhancer for linear wideband RF PAs
Staszewski et al. Digital I/Q RF transmitter using time-division duplexing
Yerra et al. Three-level DC-DC converter using eGaN FETs for wide bandwidth envelope tracking applications with extended output voltage range
Trampitsch et al. Digital compensation of DC-DC converter voltage ripple for Switched-Capacitor Power Amplifiers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant