KR101783535B1 - 유니코드 문자들의 가변 길이 코드 포인트들을 트랜스코딩하기 위한 명령어들, 시스템들, 방법들 및 프로세서들 - Google Patents

Abstract

프로세서는 복수의 패킹된 데이터 레지스터를 포함한다. 프로세서는, 패킹된 가변 길이 코드 포인트 길이 결정 명령어를 디코드하는 디코드 유닛을 또한 포함한다. 이 명령어는, 문자를 각각 표현하는 복수의 패킹된 가변 길이 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시한다. 이 명령어는 목적지 스토리지 위치를 또한 표시한다. 프로세서는, 디코드 유닛 및 패킹된 데이터 레지스터들과 연결된 실행 유닛을 또한 갖는다. 실행 유닛은, 이 명령어에 응답하여, 표시된 목적지 스토리지 위치에 결과 패킹된 데이터를 저장한다. 결과 패킹된 데이터는 복수의 패킹된 가변 길이 코드 포인트 각각에 대한 길이를 갖는다. 다른 프로세서들, 방법들, 시스템들 및 명령어들이 또한 개시되어 있다.

Description

유니코드 문자들의 가변 길이 코드 포인트들을 트랜스코딩하기 위한 명령어들, 시스템들, 방법들 및 프로세서들{PROCESSORS, METHODS, SYSTEMS, AND INSTRUCTIONS TO TRANSCODE VARIABLE LENGTH CODE POINTS OF UNICODE CHARACTERS}

본 명세서에 설명된 실시예들은 일반적으로 프로세서들에 관한 것이다. 구체적으로는, 본 명세서에 설명된 실시예들은 일반적으로 유니코드 문자들의 가변 길이 코드 포인트들을 트랜스코딩하는데 유용한 명령어들을 갖는 프로세서들에 관한 것이다.

컴퓨터들은 기본적으로 2진수들을 처리한다. 그것들은 일반적으로 각종 상이한 타입의 글자들, 10진수들, 심볼들, 또는 각종 상이한 언어들 및 관례들에 이용되는 다른 문자들을 처리하지는 않는다. 오히려, 이들 상이한 글자들, 10진수들, 심볼들 및 다른 문자들은 2진수들에 의해 표현되고 할당된다.

유니버설 문자 세트(UCS: Universal Character Set)는 수개의 문자 인코딩들이 기반으로 하는 표준화된 문자들의 세트이다. UCS는, 국제 표준 ISO/IEC 10646 정보 기술인 유니버설 다중-옥텟 코딩 문자 세트(UCS: Universal multiple-octet coded character set) 및 이러한 표준에 대한 수정안들에 의해 정의된다. UCS는, 세계의 가장 보편적인 언어들, 스크립트들 및 관례들로부터의 글자들, 숫자들, 심볼들, 표의문자들, 로고그램들 및 다른 문자들을 비롯한 다수의 상이한 문자들을 포함한다. 이들 문자들 각각은 문자 코드 포인트로 지칭되는 정수에 의해 식별된다.

유니코드 표준(유니코드)은 USC와 협력하여 개발되었다. 유니코드는 UCS의 문자들의 일관된 디지털 인코딩, 표현 및 핸들링에 대한 컴퓨팅 산업 표준을 나타낸다. 유니코드는, 플랫폼에 상관없이, 프로그램에 상관없이, 언어에 상관없이, 모든 문자에 대해 고유한 숫자를 제공하는 것으로 알려져 있다. 유니코드는 현재 거의 모든 현대의 컴퓨터에 의해 이용되며, 인터넷 상에서 텍스트를 처리하기 위한 기반의 역할을 한다.

유니코드는 각종 상이한 문자 인코딩들을 통해 구현될 수 있다. 일반적으로 이용되는 하나의 인코딩은 UTF-8(UCS Transformation Format-8-bit)이다. UTF-8은 유니코드로 모든 문자를 표현할 수 있는 가변 길이(예를 들어, 가변 바이트 수) 인코딩이다. 각각의 유니코드 문자는 1 바이트 내지 4 바이트로 표현된다. 바이트들은 유니코드 표준에서 옥텟들로 종종 지칭된다. UTF-8은 ASCII 문자들 중 임의의 것을 표현하기 위해 1 바이트를 이용한다. UTF-8은 ASCII와 하위 호환되며, 문자들은 ASCII 및 UTF-8 양쪽 모두에서 동일한 인코딩을 갖는다. 다른 비-ASCII 문자들은 2 바이트, 3 바이트 또는 4 바이트로 표현된다. UTF-8은, UTF-8을 이용하여 인코딩되는 것으로 추정되는 모든 웹 페이지의 절반보다 많은 웹 페이지를 갖는 월드 와이드 웹 상의 웹 페이지들에서 유니코드의 우세한 인코딩인 것으로 추정된다. 또한, UTF-8은 메일을 디스플레이하고 생성하기 위해 이메일 프로그램들에 의해 널리 이용된다. 점점, UTF-8은 특정 프로그래밍 언어들, 운영 체제들, 애플리케이션 프로그래밍 인터페이스들(API들) 및 소프트웨어 애플리케이션들에서 유니코드 문자들을 인코딩하기 위해 또한 이용되고 있다.

일반적으로 이용되는 다른 인코딩은 UTF-16(UCS Transformation Format-16-bit)이다. UTF-16은 유니코드로 모든 문자를 표현할 수 있는 가변 길이(예를 들어, 가변 바이트 수) 인코딩이다. 각각의 유니코드 문자는 2 바이트 또는 4 바이트로 표현된다. UTF-16은 ASCII와 하위 호환되지 않는다. UTF-16은, 예를 들어, 자바, C# 및 자바스크립트와 같은 특정 프로그래밍 언어들에서 그리고 특정 운영 체제들에서 유니코드의 내부 형태로서 일반적으로 이용된다. 다양한 다른 공지된 인코딩들도 또한 이용된다(예를 들어, UTF-2, UTF-32, UTF-1 등).

일반적으로, 컴퓨터 시스템들 내에서의 처리를 용이하게 하기 위해서, UTF-8, UTF-16 또는 다른 인코딩된 데이터는, 예를 들어 유니코드와 같은 다른 포맷으로 트랜스코딩될 수 있다. 트랜스코딩은 인코딩 간의 직접적인 디지털-디지털 데이터 변환을 나타낸다. 이러한 트랜스코딩은, 예를 들어, 데이터를 처리하는 속도나 효율을 개선하는 것을 돕는 것, 소프트웨어에 의해 이용되는 포맷 또는 더 광범위하게 인식되는 포맷으로 인코딩된 데이터를 변환하는 것 등과 같이, 다양한 이유로 행해질 수 있다. 종종, XML 문서들, 마크업 언어들로 포맷팅된 문서들, 웹 페이지들 등의 내용을 하나의 인코딩(예를 들어, UTF-8)으로부터 표준 유니코드 문자들 또는 다른 포맷들로 트랜스코딩하기 위해서는 다량의 처리가 필요하다. 이러한 트랜스코딩의 보편성 및/또는 그것의 성능에 대한 잠재적인 영향으로 인해, 트랜스코딩을 위한 새롭고 유용한 접근법들이 이점들을 제공할 것이다.

본 발명은, 실시예들을 예시하는데 이용되는 첨부 도면들 및 다음의 설명을 참조함으로써 최상으로 이해될 수 있다.
도 1은 프로세서의 실시예의 블록도이다.
도 2는 가변 길이 UTF-8 코드 포인트들의 특성들의 표이다.
도 3은 패킹된 가변 길이 코드 포인트 길이 결정 명령어(packed variable length code point length determination instruction)의 실시예를 처리하도록 동작가능한 프로세서의 실시예의 블록도이다.
도 4는 가변 길이 UTF-8 코드 포인트들에 적합한 패킹된 가변 길이 코드 포인트 길이 결정 연산의 예시적인 실시예의 블록도이다.
도 5는 패킹된 가변 길이 코드 포인트 길이 결정 명령어의 실시예를 처리할 때 프로세서 내에서 그리고/또는 이러한 프로세서에 의해서 수행되는 방법의 실시예의 블록 흐름도이다.
도 6은 패킹된 가변 길이 코드 포인트 문자 비트들(예를 들어, 유니코드 비트들) 추출 명령어의 실시예를 실행하거나 처리하도록 동작가능한 프로세서의 실시예의 블록도이다.
도 7은 UTF-8 코드 포인트들에 적합한 패킹된 UTF-8 코드 포인트 문자 비트들(예를 들어, 유니코드 비트들) 추출 연산의 예시적인 실시예의 블록도이다.
도 8은 패킹된 데이터 요소에서 추출된 유니코드 비트들의 세트들을 배열하거나 정렬하기에 적합한 방식들을 도시하는 블록도이다.
도 9는 패킹된 가변 길이 코드 포인트 문자 비트들(예를 들어, 유니코드 비트들) 추출 명령어의 실시예를 처리할 때 프로세서 내에서 그리고/또는 이러한 프로세서에 의해서 수행되는 방법의 실시예의 블록 흐름도이다.
도 10a는 본 발명의 실시예들에 따른 일반 벡터 친화형 명령어 포맷(generic vector friendly instruction format) 및 그것의 클래스 A 명령어 템플릿들을 도시하는 블록도이다.
도 10b는 본 발명의 실시예들에 따른 일반 벡터 친화형 명령어 포맷 및 그것의 클래스 B 명령어 템플릿들을 도시하는 블록도이다.
도 11a는 본 발명의 실시예들에 따른 예시적인 특정 벡터 친화형 명령어 포맷(specific vector friendly instruction format)을 도시하는 블록도이다.
도 11b는 필드들의 위치, 크기, 해석 및 순서뿐만 아니라, 이들 필드들 중 일부에 대한 값들을 특정한다는 점에서 특정적인 특정 벡터 친화형 명령어 포맷을 도시한다.
도 11c는 본 발명의 일 실시예에 따른 레지스터 인덱스 필드를 구성하는 특정 벡터 친화형 명령어 포맷의 필드들을 도시하는 블록도이다.
도 11d는 본 발명의 일 실시예에 따른 증대 연산 필드(augmentation operation field)를 구성하는 특정 벡터 친화형 명령어 포맷의 필드들을 도시하는 블록도이다.
도 12는 본 발명의 일 실시예에 따른 레지스터 아키텍처의 블록도이다.
도 13a는 본 발명의 실시예들에 따른 예시적인 순차 파이프라인 및 예시적인 레지스터 리네이밍, 비순차 발행/실행 파이프라인(register renaming, out-of-order issue/execution pipeline)의 양쪽 모두를 도시하는 블록도이다.
도 13b는 본 발명의 실시예들에 따른 프로세서에 포함될 순차 아키텍처 코어의 예시적인 실시예 및 예시적인 레지스터 리네이밍, 비순차 발행/실행 아키텍처 코어의 양쪽 모두를 도시하는 블록도이다.
도 14a는 본 발명의 실시예들에 따른 단일 프로세서 코어를, 온-다이(on-die) 상호접속 네트워크로의 그것의 접속 및 레벨 2(L2) 캐시의 그것의 로컬 서브세트와 함께 도시하는 블록도이다.
도 14b는 본 발명의 실시예들에 따른 도 14a의 프로세서 코어의 일부의 확대도이다.
도 15는 본 발명의 실시예들에 따른 하나보다 많은 코어를 가질 수 있고 통합된 메모리 제어기를 가질 수 있으며 통합된 그래픽스(integrated graphics)를 가질 수 있는 프로세서의 블록도이다.
도 16은 본 발명의 일 실시예에 따른 시스템의 블록도를 도시한다.
도 17은 본 발명의 실시예에 따른 제1의 보다 구체적인 예시적인 시스템의 블록도를 도시한다.
도 18은 본 발명의 실시예에 따른 제2의 보다 구체적인 예시적인 시스템의 블록도를 도시한다.
도 19는 본 발명의 실시예에 따른 SoC의 블록도를 도시한다.
도 20은 본 발명의 실시예들에 따른 소스 명령어 세트에서의 2진 명령어들을 타깃 명령어 세트에서의 2진 명령어들로 변환하기 위한 소프트웨어 명령어 변환기의 이용을 대조하는 블록도이다.

유니코드 데이터의 가변 길이 코드 포인트들을 트랜스코딩하는데 유용한 명령어들, 이러한 명령어들을 실행하거나 수행하기 위한 프로세서들, 이러한 명령어들을 실행하거나 수행할 때 프로세서들에 의해 수행되는 방법들, 및 이러한 명령어들을 실행하거나 수행하도록 하나 이상의 프로세서를 통합하는 시스템들이 본 명세서에 개시되어 있다. 다음의 설명에서, 다수의 특정 상세가 제시된다(예를 들어, 특정 명령어 연산들/기능성들, 명령어들의 조합들, 인코딩 포맷들, 프로세서 구성들, 연산들의 시퀀스들 등). 그러나, 실시예들은 이들 특정 상세 없이 실시될 수 있다. 다른 경우에, 본 설명의 이해를 모호하게 하는 것을 회피하기 위해서 잘 알려진 회로들, 구조들 및 기술들은 상세하게 제시되지 않았다.

도 1은 프로세서(100)의 실시예의 블록도이다. 프로세서는 명령어 처리 장치의 실시예를 나타낸다. 일부 실시예들에서, 프로세서는 범용 프로세서(예를 들어, 데스크톱, 랩톱 및 유사한 컴퓨터들에서 중앙 처리 유닛(CPU)으로서 종종 이용되는 타입의 범용 마이크로프로세서)일 수 있다. 대안적으로, 프로세서는 특수 목적 프로세서일 수 있다. 적합한 특수 목적 프로세서들의 예들은, 몇 가지 예를 들자면, 네트워크 프로세서들, 통신 프로세서들, 암호화 프로세서들, 그래픽 프로세서들, 코프로세서들, 임베디드 프로세서들, 디지털 신호 프로세서들(DSP들) 및 제어기들(예를 들어, 마이크로컨트롤러들)을 포함하지만, 이에 제한되지는 않는다. 이러한 특수 목적 프로세서들은 때때로 하드웨어 가속기들, 특수 목적 가속기들 등으로 또한 지칭된다. 프로세서는 다양한 CISC(complex instruction set computing) 프로세서들, 다양한 RISC(reduced instruction set computing) 프로세서들, 다양한 VLIW(very long instruction word) 프로세서들, 이들의 다양한 하이브리드들, 또는 완전히 다른 타입의 프로세서들 중 임의의 것일 수 있다.

프로세서는 명령어 세트(102)를 갖는다. 명령어 세트의 명령어들은, 마이크로명령어들, 마이크로연산들, 또는 상위 레벨의 명령어들 또는 제어 신호들을 디코딩하는 것으로부터 발생하는 다른 상대적으로 하위 레벨의 명령어들 또는 제어 신호들과는 대조적으로, 매크로명령어들, 어셈블리 언어 명령어들, 머신 레벨 명령어들, 또는 다른 상대적으로 상위 레벨의 명령어들 또는 제어 신호들을 나타낸다.

일부 실시예들에서, 명령어 세트는, 유니코드 데이터의 가변 길이 인코딩들 또는 코드 포인트들을 트랜스코딩하는데 유용한 하나 이상의 명령어(103)를 포함할 수 있다. 일부 실시예들에서, 명령어들(103)은 하나 이상의 패킹된 가변 길이 코드 포인트 길이 결정 명령어(104)를 선택적으로 포함할 수 있다. 패킹된 가변 길이 코드 포인트 길이 결정 명령어들(104)은, 도 3 내지 도 5에서 제시되며 아래에 추가로 설명되는 특성들, 속성들 또는 특징들 중 임의의 것을 가질 수 있다. 일부 실시예들에서, 명령어들(103)은 하나 이상의 패킹된 가변 길이 코드 포인트 문자 비트들(예를 들어, 유니코드 비트들) 추출 명령어(106)를 선택적으로 포함할 수 있다. 패킹된 가변 길이 코드 포인트 문자 비트들(예를 들어, 유니코드 비트들) 추출 명령어들(106)은, 도 2 및 도 6 내지 도 9에서 제시되며 아래에 추가로 설명되는 특성들, 속성들 또는 특징들 중 임의의 것을 가질 수 있다. 일부 실시예들에서, 명령어들(103)은 하나 이상의 패킹된 가변 길이 코드 포인트 길이 결정 명령어(104), 및 하나 이상의 패킹된 가변 길이 코드 포인트 문자 비트들(예를 들어, 유니코드 비트들) 추출 명령어(106) 양쪽 모두를 선택적으로 포함할 수 있지만, 이것이 요구되지는 않는다.

프로세서는 패킹된 데이터 레지스터들(108)의 세트를 또한 포함한다. 패킹된 데이터 레지스터들은 일반적으로 온-다이 또는 온-프로세서 스토리지 위치들(on-processor storage locations)을 나타낸다. 패킹된 데이터 레지스터들은 패킹된 데이터, 벡터 데이터 또는 SIMD 데이터를 저장하도록 동작가능하다. 명령어 세트의 명령어들(예를 들어, 패킹된 가변 길이 코드 포인트 길이 결정 명령어들(104) 및/또는 패킹된 가변 길이 코드 포인트 유니코드 비트들 추출 명령어들(106))은 피연산자들(예를 들어, 소스 피연산자들, 목적지 피연산자들 등)을 식별하도록 세트의 패킹된 데이터 레지스터들(108)을 특정할 수 있다. 즉, 패킹된 데이터 레지스터들은 소프트웨어 및/또는 프로그래머에 가시될(가능하게는 레지스터 리네이밍을 이용하여 구현될) 수 있다. 이러한 레지스터들은 때때로 아키텍처 가시적 레지스터들(architecturally- visible registers) 또는 아키텍처 레지스터들로 지칭된다.

프로세서는 하나 이상의 실행 유닛(110)을 또한 포함한다. 실행 유닛(들)은 선택적인 패킹된 가변 길이 코드 포인트 길이 결정 명령어들(104) 및/또는 선택적인 패킹된 가변 길이 코드 포인트 유니코드 비트들 추출 명령어들(106)을 실행하거나 처리하도록 동작가능하다. 일부 실시예들에서, 실행 유닛(들)은 명령어들(104, 106)을 실행하기 위한 특별 로직(예를 들어, 펌웨어 및 소프트웨어 중 하나 이상과 잠재적으로 결합되는 특별 회로 또는 다른 하드웨어)을 포함할 수 있다.

도 2는 가변 길이 UTF-8 코드 포인트들의 특성들(224)의 표이다. 가장 좌측에 있는 제1 컬럼은 가변 길이 UTF-8 코드 포인트들에서의 바이트 수를 열거한다. 제1 로우는 1 바이트 UTF-8 코드 포인트들에 대응하고, 제2 로우는 2 바이트 UTF-8 코드 포인트들에 대응하고, 제3 로우는 3 바이트 UTF-8 코드 포인트들에 대응하고, 제4 로우는 4 바이트 UTF-8 코드 포인트들에 대응한다. 미래에, 5 바이트 또는 심지어는 6 바이트 UTF-8 코드 포인트들이 UTF-8에서 더 보편화될 수 있다는 것이 가능하다.

제2 내지 제4 컬럼은 가변 길이 UTF-8 코드 포인트들의 바이트들의 포맷을 열거한다. 각각의 바이트 내의 포맷은 우측의 최하위 비트 포지션으로부터 좌측의 최상위 비트 포지션으로 도시되어 있다. 예를 들어, 1 바이트 UTF-8 코드 포인트의 바이트 1의 포맷은 0xxxxxxx이다. 바이트 2가 바이트 1을 뒤따르고(즉, 바이트 2가 더 상위임), 바이트 3이 바이트 2를 뒤따르고, 바이트 4가 바이트 3을 뒤따른다. 2 바이트 UTF-8 코드 포인트에 있어서, 바이트 1의 포맷은 110xxxxx이고, 바이트 2의 포맷은 10xxxxxx이다. 3 바이트 및 4 바이트 UTF-8 코드 포인트들의 포맷들은 도면에 도시된 바와 같다. 이들 포맷들에서, 2진수 일(즉, 1) 및 영(즉, 0)인 비트들은 시그니처 비트들(signature bits)(226)을 나타내는 한편, 심볼 "x"는 유니코드 코드 포인트 비트들(228)을 나타내는 비트들에서 이용된다. 예를 들어, 2 바이트 UTF-8 포맷에 있어서, 바이트 1의 가장 좌측에 있는 3개의 최상위 비트 및 바이트 2의 가장 좌측에 있는 2개의 최상위 비트는 시그니처 비트들인 한편, "x"로 표현된 다른 모든 비트는 유니코드 코드 포인트 비트들이다.

시그니처 비트들(226)은 UTF-8 코드 포인트(예를 들어, 그것이 1 바이트, 2 바이트, 3 바이트 또는 4 바이트 UTF-8 코드 포인트이든지 간에)의 길이를 결정하는데 이용된다. 예를 들어, 시그니처 비트들은, 다중 바이트 UTF-8 코드 포인트의 컴포넌트 바이트들의 아이덴티티들을 결정하기 위해 이용될 수 있는 입력 바이트 스트림에서의 코드 포인트의 위치 콘텍스트(positional context)를 결정하는데 이용될 수 있다. 유니코드 코드 포인트 비트들(228)은, 트랜스코딩을 통해, UTF-8 코드 포인트에 의해 표현되거나 인코딩되는 대응하는 유니코드 문자 또는 값을 결정하는데 이용될 수 있다. 즉, 유니코드 코드 포인트 비트들은 유니코드 문자마다 변할 것이다.

1 바이트 UTF-8 코드 포인트는 비트-7에서 1 시그니처 비트를 갖고, 비트 [6:0]에서 7 유니코드 코드 포인트 비트를 갖는다. 2 바이트 UTF-8 코드 포인트는 비트 [7:5] 및 [15:14]에서 5 시그니처 비트를 갖고, 비트 [4:0] 및 [13:8]에서 11 유니코드 코드 포인트 비트를 갖는다. 3 바이트 UTF-8 코드 포인트는 비트 [7:4], [15:14] 및 [23:22]에서 8 시그니처 비트를 갖고, 비트 [3:0], [13:8] 및 [21:16]에서 16 유니코드 코드 포인트 비트를 갖는다. 4 바이트 UTF-8 코드 포인트는 비트 [7:3], [15:14], [23:22] 및 [31:30]에서 11 시그니처 비트를 갖는다. 4 바이트 UTF-8 코드 포인트는 비트 [2:0], [13:8], [21:16] 및 [29:24]에서 21 유니코드 코드 포인트 비트를 갖는다.

따라서, UTF-8뿐만 아니라, 유니코드 문자들을 인코딩하는데 이용되는 다른 표준들은, 가변 길이 인코딩들 또는 코드 포인트들(예를 들어, 상이한 유니코드 문자들을 나타내기 위한 가변 바이트 수)을 이용한다. 일반적으로, 이들 가변 길이 인코딩들 또는 코드 포인트들은, 프로세서들이 하나 이상의 이전의 바이트(들)로부터 도출된 위치 콘텍스트를 이용하여 이들 코드 포인트들 또는 바이트들의 스트림들을 트랜스코딩하거나 다른 방식으로 처리할 필요가 있다는 것을 의미한다. 이러한 특징은 종종 패킹 연산, 벡터 연산 또는 SIMD 연산을 이용하여 이러한 트랜스코딩을 수행하는 것을 어렵게 한다. 한 예를 든다면, 예를 들어 UTF-8 코드 포인트를 32-비트 유니코드 값으로 트랜스코딩하는데 필요한 계산 연산들 또는 조작들은 통상적으로 UTF-8 코드 포인트의 길이에 따라 변한다. 결과적으로, 가변 길이 코드 포인트들(예를 들어, 1 바이트, 2 바이트, 3 바이트 및 4 바이트 UTF-8 코드 포인트들) 사이의 경계들(demarkation boundaries)은 일반적으로 SIMD 처리 동안에 결정되고 준수될(respected) 필요가 있다. 기존의 SIMD 명령어 세트들은 일반적으로 UTF-8 및 다른 가변 길이 인코딩들에서 코드 포인트들의 가변 길이들을 확인하거나 결정하는데 있어서 비효율적이다. 예를 들어 이러한 목적을 위해 특별히 설계된 단일 명령어들을 통해 상이한 코드 포인트들의 길이들을 결정하는 개선된 방식들이 이점들을 제공할 수 있다. 부가적으로, UTF-8 또는 다른 가변 길이 코드 포인트들을 다른 포맷들로 트랜스코딩하는데 수반되는, 바이트마다 비고정형 패턴들(non-stationary patterns)을 갖는 바이트간 및 바이트내 비트 크기 처리(inter-byte and intra-byte bit granular processing)는 일반적으로 패킹 연산, 벡터 연산 또는 SIMD 연산으로 구현하기가 어려운 경향이 있다. 예를 들어 이러한 목적을 위해 특별히 설계된 단일 명령어들을 통해 트랜스코딩 중에 수반되는 이러한 이질적인 바이트간 및 바이트내 처리를 수행하는 개선될 방식들이 이점들을 제공할 수 있다.

도 3은 패킹된 가변 길이 코드 포인트 길이 결정 명령어(304)의 실시예를 실행하거나 처리하도록 동작가능한 프로세서(300)의 실시예의 블록도이다. 프로세서(300)는 도 1의 프로세서의 특성들 또는 속성들 중 임의의 것을 선택적으로 가질 수 있다. 예를 들어, 프로세서(300)는 범용 프로세서, 특수 목적 프로세서일 수 있고, CISC, RISC, VLIW 또는 다른 아키텍처를 갖거나 할 수 있다. 본 설명을 모호하게 하는 것을 회피하기 위해서, 동일하거나 유사할 수 있는 이들 특징들은 반복되지 않을 것이며, 오히려, 본 논의는 도 3의 프로세서의 상이하거나 부가적인 특징들을 강조하는 경향이 있을 것이다.

프로세서(300)는 패킹된 가변 길이 코드 포인트 길이 결정 명령어(304)를 수신할 수 있다. 예를 들어, 명령어는 명령어 페치 유닛, 명령어 큐 등으로부터 수신될 수 있다. 명령어는 매크로명령어, 머신 코드 명령어, 어셈블리 언어 명령어, 또는 프로세서의 명령어 세트의 다른 명령어 또는 제어 신호를 나타낼 수 있다. 명령어는 연산 코드 또는 오피코드(opcode)를 가질 수 있다. 오피코드는 수행될 연산(예를 들어, 패킹된 가변 길이 코드 포인트 길이 결정 연산) 및/또는 명령어를 식별하도록 동작가능한 하나 이상의 필드 또는 복수의 비트를 나타낼 수 있다. 명령어는 추가로 후술되는 바와 같이 하나 이상의 소스 및/또는 목적지 피연산자를 특정하기 위한 하나 이상의 필드 또는 비트들을 또한 가질 수 있다.

예시된 프로세서는 명령어 디코드 유닛(312)을 포함한다. 명령어 디코드 유닛은 디코드 유닛 또는 디코더로 또한 지칭될 수 있다. 디코드 유닛은 상대적으로 상위 레벨의 명령어들 또는 제어 신호들(예를 들어, 매크로명령어들, 머신 코드 명령어들, 어셈블리 언어 명령어들 등)을 수신하여 디코딩하고, 이들 상위 레벨의 명령어들 또는 제어 신호들을 반영하고, 나타내고, 그리고/또는 이들 상위 레벨의 명령어들 또는 제어 신호들로부터 도출되는 하나 이상의 매크로명령어들, 마이크로연산들, 마이크로코드 엔트리 포인트들, 또는 다른 상대적으로 하위 레벨의 명령어들 또는 제어 신호들을 출력할 수 있다. 하나 이상의 하위 레벨의 명령어들 또는 제어 신호들은 하나 이상의 하위 레벨(예를 들어, 회로 레벨 또는 하드웨어 레벨) 연산들을 통해 상위 레벨 명령어 또는 제어 신호를 구현할 수 있다. 디코드 유닛은, 관련 기술분야에 공지되어 있는 디코드 유닛들을 구현하는데 이용되는 마이크로코드 판독 전용 메모리들(ROM들), 룩업 테이블들, 하드웨어 구현들, 프로그램가능 로직 어레이들(PLA들), 및 다른 메커니즘들, 로직 또는 집적 회로를 포함하지만 이에 제한되지는 않는 각종 상이한 메커니즘들, 로직 또는 집적 회로를 이용하여 구현될 수 있다.

다른 실시예들에서, 명령어 에뮬레이터, 번역기, 모퍼(morpher), 해석기 또는 다른 명령어 변환 로직이 이용될 수 있다. 각종 상이한 타입의 명령어 변환 로직이 관련 기술분야에 공지되어 있으며, 소프트웨어, 하드웨어, 펌웨어 또는 이들의 조합으로 구현될 수 있다. 명령어 변환 로직은 명령어를 수신하고, 이 명령어를 하나 이상의 대응하는 도출된 명령어들 또는 제어 신호들로 에뮬레이트하거나, 번역하거나, 모핑하거나, 해석하거나 또는 다른 방식으로 변환할 수 있다. 다른 실시예들에서, 명령어 변환 로직 및 디코드 유닛 양쪽 모두가 이용될 수 있다. 예를 들어, 프로세서는, 수신된 머신 코드 명령어를 하나 이상의 중간 명령어로 변환하는 명령어 변환 로직, 및 하나 이상의 중간 명령어를 프로세서의 네이티브 회로(예를 들어, 실행 유닛)에 의해 실행가능한 하나 이상의 하위 레벨의 명령어들 또는 제어 신호들로 디코딩하는 디코드 유닛을 가질 수 있다. 명령어 변환 로직의 일부 또는 전부는, 예를 들어 별개의 다이 상에 그리고/또는 메모리에 위치되는 것과 같이 프로세서의 외부에 위치될 수 있다.

프로세서(300)는 패킹된 데이터 레지스터들(308)의 세트를 또한 포함한다. 패킹된 데이터 레지스터들 각각은 패킹된 데이터, 벡터 데이터 또는 SIMD 데이터를 저장하도록 동작가능한 온-다이 스토리지 위치를 나타낼 수 있다. 패킹된 데이터 레지스터들은 잘 알려진 기술들을 이용하여 상이한 마이크로아키텍처들에서 상이한 방식들로 구현될 수 있으며, 임의의 특정 타입의 회로에 제한되지는 않는다. 각종 상이한 타입의 레지스터들이 적합하다. 적합한 타입의 레지스터들의 예들은 전용 물리적 레지스터들, 레지스터 리네이밍을 이용하여 동적으로 할당된 물리적 레지스터들, 및 이들의 조합들을 포함하지만, 이에 제한되지는 않는다.

다시 도 3을 참조하면, 실행 유닛(310)은 디코드 유닛(312) 및 패킹된 데이터 레지스터들(308)과 연결된다. 예로서, 실행 유닛은 기능 유닛, 로직 유닛, 산술 로직 유닛, 논리 및/또는 산술 및 논리 연산들을 수행하는 디지털 회로 등을 포함할 수 있다. 실행 유닛은, 패킹된 가변 길이 코드 포인트 길이 결정 명령어(304)를 나타내고/나타내거나 이러한 명령어로부터 도출되는 하나 이상의 디코딩되거나 다른 방식으로 변환된 명령어들 또는 제어 신호들을 수신할 수 있다. 실행 유닛 및/또는 프로세서는, 패킹된 가변 길이 코드 포인트 길이 결정 명령어의 결과로서 그리고/또는 패킹된 가변 길이 코드 포인트 길이 결정 명령어에 응답하여(예를 들어, 그것으로부터 디코딩되거나 다른 방식으로 도출된 하나 이상의 명령어들 또는 제어 신호들에 응답하여) 패킹된 가변 길이 코드 포인트 길이 결정 연산을 수행하도록 동작가능한 특정 또는 특별 로직(예를 들어, 펌웨어 및/또는 소프트웨어와 잠재적으로 결합되는 회로 또는 다른 하드웨어)을 포함할 수 있다.

일부 실시예들에서, 패킹된 가변 길이 코드 포인트 길이 결정 명령어(304)는 제1 소스 패킹된 데이터(314)를 (예를 들어, 하나 이상의 필드 또는 비트들의 세트를 통해) 명시적으로 특정하거나 다른 방식으로 표시(예를 들어, 암시적으로 표시)할 수 있다. 제1 소스 패킹된 데이터는 유니코드 문자들의 적어도 2개의 패킹된 가변 길이 코드 포인트들(315)을 가질 수 있다. 하나의 특정 실시예에서, 제1 소스 패킹된 데이터는, 1 바이트, 2 바이트, 선택적으로는 3 바이트 및 선택적으로는 4 바이트의 코드 포인트들을 포함하여, 유니코드 문자들에 대한 인코딩들 또는 인접한 가변 UTF-8 코드 포인트들의 스트림의 일부를 가질 수 있지만, 본 발명의 범위는 이에 제한되지는 않는다.

일부 실시예들에서, 패킹된 가변 길이 코드 포인트 길이 결정 명령어는 선택적으로 제2 소스 패킹된 데이터(316)를 명시적으로 특정하거나 다른 방식으로 표시할 수 있지만, 이것이 요구되지는 않는다. 제2 소스 패킹된 데이터는 상이한 가변 길이 코드 포인트들에 대해 적어도 2개의 패킹된 시그니처 패턴을 가질 수 있다. 대안적으로, 명령어가 2개 이상의 패킹된 시그니처 패턴을 갖는 제2 소스 패킹된 데이터를 표시할 필요가 있는 것 대신에, 2개 이상의 시그니처 패턴이 예를 들어 온-다이 판독 전용 메모리(ROM)와 같은 온-다이 비휘발성 메모리에 선택적으로 저장될 수 있다. 일부 실시예들에서, 제1 소스 패킹된 데이터(314)에서의 각각의 상이한 가능한 길이 코드 포인트에 대해 상이한 시그니처 패턴이 존재할 수 있다. 일부 실시예들에서, 특정 인코딩 접근법에 종속하여, 적어도 2개, 선택적으로는 3개, 또는 선택적으로는 4개 이상의 상이한 시그니처 패턴이 존재할 수 있으며, 각각은 제1 소스 패킹된 데이터(314)에서 가능한 상이한 가변 길이 코드 포인트에 대응한다. 이들 시그니처 패턴들은 실질적으로 미리 결정되거나 고정된 값들일 수 있다.

UTF-8을 이용하는 하나의 특정의 예시적인 실시예에서, 1 바이트 UTF-8 코드 포인트에 대해 1 바이트 UTF-8 시그니처 패턴이 존재하며, 2 바이트 UTF-8 코드 포인트에 대해 2 바이트 UTF-8 시그니처 패턴이 존재하며, 선택적으로 3 바이트 UTF-8 코드 포인트에 대해 3 바이트 UTF-8 시그니처 패턴이 존재하며, 선택적으로 4 바이트 UTF-8 코드 포인트에 대해 4 바이트 UTF-8 시그니처 패턴이 존재할 수 있지만, 본 발명의 범위는 이에 제한되지는 않는다. 시그니처 비트들의 패턴들은 선택적으로 도 2에 대해 위에서 제시 및 설명된 것들과 유사할 수 있다. 예를 들어, 1 바이트 UTF-8 코드 포인트에 대한 시그니처 패턴은 비트-7에서 1 시그니처 비트를 가질 수 있고, 2 바이트 UTF-8 코드 포인트에 대한 시그니처 패턴은 비트 [7:5] 및 [15:14]에서 5 시그니처 비트를 가질 수 있고, 3 바이트 UTF-8 코드 포인트에 대한 시그니처 패턴은 [7:4], [15:14] 및 [23:22]에서 8 시그니처 비트를 가질 수 있고, 4 바이트 UTF-8 코드 포인트에 대한 시그니처 패턴은 비트 [7:3], [15:14], [23:22] 및 [31:30]에서 11 시그니처 비트를 가질 수 있다.

아래의 표 1은 1 바이트 내지 4 바이트 UTF-8 코드 포인트들에 대해 2진법 및 16진법으로 표현된 적합한 시그니처 패턴들의 예들을 열거한다.

일부 실시예들에서, 패킹된 가변 길이 코드 포인트 길이 결정 명령어(304)는 선택적으로 즉시(immediate)(318)를 가질 수 있지만, 이것이 요구되지는 않는다. 즉시는 (예를 들어, 제2 소스 패킹된 데이터(316)에 있는) 상이한 가변 길이 코드 포인트들에 대한 시그니처 패턴들의 길이들을 가질 수 있다. 길이들 각각은 시그니처 패턴들 중 상이한 시그니처 패턴에 대응할 수 있다. 예를 들어, 길이들은 1 바이트 시그니처 패턴에 대응하는 1 바이트 길이, 2 바이트 시그니처 패턴에 대응하는 2 바이트 길이, 선택적으로 3 바이트 시그니처 패턴에 대응하는 3 바이트 길이, 및 선택적으로 4 바이트 시그니처 패턴에 대응하는 4 바이트 길이를 포함하거나 표시할 수 있다. 다른 실시예들에서, 특정 구현에 대해 단지 2개 또는 단지 3개의 상이한 길이가 필요할 수 있다. 대안적으로, 다른 실시예들에서, 명령어가 즉시를 가질 필요가 있는 것 대신에, 시그니처 패턴들의 길이들이, 예를 들어 온-다이 ROM 또는 다른 온-다이 비휘발성 메모리에 저장되는 것과 같이 다른 방식으로 선택적으로 제공될 수 있다. 다른 옵션으로서, 길이들은 선택적으로 다른 명시적으로 특정되거나 암시적으로 표시된 소스 피연산자에 의해 제공될(예를 들어, 암시적인 레지스터를 통해 제공될) 수 있다.

일부 실시예들에서, 패킹된 가변 길이 코드 포인트 길이 결정 명령어는, 선택적으로, 명령어(304)에 응답하여 결과 패킹된 데이터가 저장되는 목적지(320)(예를 들어, 목적지 스토리지 위치)를 명시적으로 특정하거나 다른 방식으로 표시할 수 있다. 일부 실시예들에서, 결과 패킹된 데이터는 유니코드 문자들의 확인된 가변 길이 코드 포인트들 또는 인코딩들의 패킹된 길이들(321)을 포함할 수 있다.

일부 실시예들에서, 실행 유닛은, 유니코드 문자들의 패킹된 가변 길이 코드 포인트들(315)로부터의 데이터의 부분이 상이한 길이의 코드 포인트들에 대한 상이한 시그니처 패턴들(317) 중 임의의 것에 매칭되는지 여부를 판정할 수 있다. 예를 들어, 실행 유닛은, 유니코드 문자들의 패킹된 가변 길이 UTF-8 코드 포인트들(315)로부터의 제1 바이트와 1 바이트 UTF-8 시그니처 패턴(317)을 비교할 수 있고, 유니코드 문자들의 패킹된 가변 길이 UTF-8 코드 포인트들(315)로부터의 처음의 2 바이트와 2 바이트 UTF-8 시그니처 패턴(317)을 비교할 수 있다. 일부 실시예들에서, 실행 유닛은, 유니코드 문자들의 패킹된 가변 길이 UTF-8 코드 포인트들(315)로부터의 처음의 3 바이트와 3 바이트 UTF-8 시그니처 패턴(317)을 또한 선택적으로 비교할 수 있고, 유니코드 문자들의 패킹된 가변 길이 UTF-8 코드 포인트들(315)로부터의 처음의 4 바이트와 4 바이트 UTF-8 시그니처 패턴(317)을 또한 선택적으로 비교할 수 있다.

소정의 포인트에서 매칭이 존재하는 경우, 제1 소스 데이터(314)로부터의 가변 길이 UTF-8 또는 다른 가변 길이 코드 포인트의 길이가 적절하게 결정되었다고 추론될 수 있다. 이것은 때때로 관련 기술분야에서 코드 포인트를 확인하는 것으로 지칭된다. 다음에, 일부 실시예들에서, 실행 유닛은 그 가변 길이 UTF-8 또는 다른 코드 포인트에 대해 확인되거나 다른 방식으로 결정된 길이를 목적지(320)에서의 대응하는 포지션에 저장할 수 있다. 예를 들어, 제1 소스(314)로부터의 처음의 인접한 3 바이트 세그먼트는 제2 소스(316)로부터의 3 바이트 시그니처 패턴에 매칭되면, 3의 값이 목적지에서의 대응하는 포지션에 저장되거나 다른 방식으로 표시되어, 대응하는 코드 포인트가 3 바이트 코드 포인트임을 표시할 수 있다. 이러한 프로세스는, 제1 소스(314)에서 확인되거나 다른 방식으로 결정될 수 있는 유니코드 문자들의 모든 확인된 가변 길이 코드 포인트들의 패킹된 길이들(321)을 포함하는 결과를 생성하기 위해 반복될 수 있다.

도시된 바와 같이, 일부 실시예들에서, 제1 소스 패킹된 데이터(314), 제2 소스 패킹된 데이터(316) 및 목적지(320) 각각은 상이한 패킹된 데이터 레지스터를 나타낼 수 있다. 대안적으로, 이들 피연산자들 중 하나 이상을 위해 메모리 위치들 또는 다른 스토리지 위치들이 이용될 수 있다. 예를 들어, 유니코드 문자들의 패킹된 가변 길이 코드 포인트들(315)은 대신에 메모리 위치에 저장될 수 있다. 또한, 소스들 및/또는 목적지 피연산자들 중 하나 이상은 명시적으로 특정되는 것 대신에 명령어에 대해 암시적일 수 있다. 다른 옵션으로서, 소스 피연산자들 중 하나는 선택적으로 목적지 피연산자로서 재이용될 수 있고, 결과 패킹된 데이터는 소스 패킹된 데이터 위에 기입될 수 있다. 그러나, 일부 경우에, 소스 패킹된 데이터를 보존하는 것이 바람직할 수 있다.

본 설명을 모호하게 하는 것을 회피하기 위해서, 비교적 단순한 프로세서(300)가 제시 및 설명되었다. 다른 실시예들에서, 프로세서는 프로세서들에서 발견되는 다른 잘 알려진 컴포넌트들을 선택적으로 포함할 수 있다. 이러한 컴포넌트들의 예들은 분기 예측 유닛, 명령어 페치 유닛, 명령어 및 데이터 큐들, 명령어 및 데이터 변환 색인 버퍼들, 프리페치 버퍼들, 마이크로명령어 큐들, 마이크로명령어 시퀀서들, 레지스터 리네이밍 유닛, 명령어 스케줄링 유닛, 버스 인터페이스 유닛들, 제2 레벨 또는 상위 레벨의 캐시들, 리타이어먼트 유닛(retirement unit), 프로세서들에 포함되는 다른 컴포넌트들, 및 이들의 다양한 조합들을 포함하지만, 이에 제한되지는 않는다. 사실상 프로세서들에서 컴포넌트들의 다수의 상이한 조합 및 구성이 존재하며, 실시예들은 임의의 특정 조합 또는 구성에 제한되지는 않는다. 실시예들은, 적어도 하나가 본 명세서에 개시된 명령어의 실시예를 실행하도록 동작가능한 실행 로직을 갖는 실행 엔진들, 논리 프로세서들 또는 다수의 코어를 갖는 프로세서들에 포함될 수 있다.

도 4는 가변 길이 UTF-8 코드 포인트들에 적합한 패킹된 가변 길이 코드 포인트 길이 결정 연산(430)의 예시적인 실시예의 블록도이다. 이 연산은, 패킹된 가변 길이 코드 포인트 길이 결정 명령어의 실시예의 결과로서 그리고/또는 그것에 응답하여, 프로세서 또는 다른 명령어 처리 장치에 의해 수행될 수 있다.

명령어는 패킹된 UTF-8 코드 포인트들(415)을 특정하거나 다른 방식으로 표시할 수 있다. 예를 들어, 패킹된 UTF-8 코드 포인트들은 명령어에 의해 특정되거나 다른 방식으로 표시된 패킹된 데이터 레지스터 또는 메모리 위치에 있을 수 있다. 예시된 실시예에서, 패킹된 UTF-8 코드 포인트들은 128-비트 폭이다. 다른 실시예들에서, 예를 들어 64 비트, 256 비트, 1024 비트 또는 일부 다른 폭과 같은 다른 폭들이 선택적으로 이용될 수 있다. 128 비트는 16 바이트를 수용하기에 충분히 넓다. 16 바이트는, 예를 들어 1 바이트 내지 4 바이트를 각각 갖는 가변 개수의 가변 길이 UTF-8 코드 포인트들을 저장할 수 있다. 예시된 예에서, 비트 [23:0]에 있는 최하위 3 바이트는 유로화 심볼(€)에 대한 3-바이트 UTF-8 코드 포인트(431)를 저장한다. 비트 [31:24]에 있는 제4 바이트는 달러 기호($)에 대한 1-바이트 UTF-8 코드 포인트(432)를 저장한다. 비트 [47:32]에 있는 제5 및 제6 바이트는 센트 기호(￠)에 대한 2-바이트 UTF-8 코드 포인트(433)를 저장한다. 비트 [71:48]에 있는 제7 내지 제9 바이트는 유로화 심볼에 대한 3-바이트 UTF-8 코드 포인트(434)를 또한 저장한다. 비트 [127:112]에 있는 제15 및 제16 바이트는 유로화 심볼에 대한 3-바이트 UTF-8 코드 포인트의 3 바이트 중 불완전한 2 바이트(435)를 저장한다. 남은 3번째 바이트는 128-비트 패킹된 데이터 피연산자의 폭 한계들 내에 피팅될 수 없어, 이 심볼의 불완전한 부분만이 (예를 들어, 128-비트 레지스터에) 존재한다.

명령어는 상이한 길이의 UTF-8 코드 포인트들에 대한 패킹된 시그니처 패턴들(417)을 특정하거나 다른 방식으로 표시할 수 있다. 일부 실시예들에서, 명령어는 패킹된 시그니처 패턴들을 갖는 레지스터 또는 다른 스토리지 위치를 특정할 수 있다. 다른 실시예들에서, 패킹된 시그니처 패턴들은 ROM 또는 다른 온-다이 비휘발성 메모리에 저장될 수 있다. 예시된 실시예에서, 4개의 상이한 시그니처 패턴이 도시되어 있다. 특히, 1 바이트 UTF-8 코드 포인트에 대한 제1 시그니처 패턴(436)이 비트 [31:0]에 있는 최하위 32-비트 더블워드에 저장되고, 2 바이트 UTF-8 코드 포인트에 대한 제2 시그니처 패턴(437)이 비트 [63:32]에 있는 차하위 32-비트 더블워드에 저장되고, 3 바이트 UTF-8 코드 포인트에 대한 제3 시그니처 패턴(438)이 비트 [95:64]에 있는 차상위 32-비트 더블워드에 저장되고, 4 바이트 UTF-8 코드 포인트에 대한 제4 시그니처 패턴(439)이 비트 [127:96]에 있는 최상위 32-비트 더블워드에 저장된다. 제1 시그니처 패턴은 제로 확장될 수 있고, 그것의 최하위 바이트에서 값들 "00000000"을 가질 수 있다. 제2 시그니처 패턴은 제로 확장될 수 있고, 그것의 최하위 2 바이트에서 값들 "10000000 11000000"을 가질 수 있다. 제3 시그니처 패턴은 제로 확장될 수 있고, 그것의 최하위 3 바이트에서 값들 "10000000 10000000 11100000"을 가질 수 있다. 제4 시그니처 패턴은 제로 확장될 수 있고, 그것의 최하위 4 바이트에서 값들 "10000000 10000000 10000000 11110000"을 가질 수 있다. 이들 시그니처 패턴들은 피연산자들 내에서 임의의 다른 순서로 또한 선택적으로 배열될 수 있다. 또한, 다른 실시예들에서, (예를 들어, 단지 1 바이트 및 2 바이트 UTF-8 코드 포인트들만이 이용되며, 3 바이트 또는 4 바이트 UTF-8 코드 포인트들은 이용되지 않는 경우에) 겨우 2개의 상이한 시그니처 패턴이 이용될 수 있다. 시그니처 패턴들(417)에서의 설정 비트들(set bits)(즉, 2진 1들)은 동일한 바이트 길이에 대한 UTF-8 코드 포인트들(415)의 동일한 상대 비트 포지션들에서 또한 발견된다는 점에 유의한다. 예를 들어, 2 바이트 UTF-8 코드 포인트에 대한 시그니처 패턴(437)은 비트 [15:14] 및 [7]에서만 설정 비트들을 갖고, 센트 기호에 대한 2 바이트 UTF-8 코드 포인트(433)도 또한 비트 [15:14] 및 [7]에서만 설정 비트들을 갖는다.

일부 실시예들에서, 명령어는 시그니처 패턴들의 길이들(419)을 특정하거나 다른 방식으로 표시할 수 있다. 이 실시예에서, 시그니처 패턴들의 길이들은 1 바이트, 2 바이트, 3 바이트 및 4 바이트이다. 일부 실시예들에서, 명령어는 이들 길이들을 제공하기 위해 즉시를 가질 수 있다. 예를 들어, 일 실시예에서, 즉시는, 길이들 중 하나를 각각 표시하기 위해 4개의 2-비트 필드를 갖는 8-비트 즉시일 수 있다. 일부 실시예들에서, 즉시에서의 0의 값이 1 바이트를 표시하는데 이용될 수 있고, 1의 값이 2 바이트를 표시하는데 이용될 수 있고, 2의 값이 3 바이트를 표시하는데 이용될 수 있으며, 3의 값이 4 바이트를 표시하는데 이용될 수 있는 소위 "플러스 원(plus one)" 관례가 이용될 수 있지만, 이것이 요구되지는 않는다. 이들 값들은, 각각이 각각의 시그니처 패턴에 논리적으로 대응하는 한, 즉시 내에서 임의의 다른 순서들로 또한 선택적으로 배열될 수 있다. 다른 실시예에서, 2개의 상이한 길이는 4-비트 즉시의 2개의 2-비트 필드에 의해 표시될 수 있다. 다른 실시예들에서, 길이들은 즉시에 의해 제공되는 것 대신에 ROM 또는 다른 온-다이 비휘발성 메모리에 선택적으로 저장될 수 있다.

명령어의 결과로서 그리고/또는 명령어에 응답하여, 프로세서는 상이한 길이의 UTF-8 코드 포인트들에 대한 상이한 패킹된 시그니처 패턴들(417)과 패킹된 UTF-8 코드 포인트들(415)로부터의 바이트들을 비교할 수 있다. 예를 들어, 패킹된 UTF-8 코드 포인트들(415)의 비트 [7:0]에 있는 제1 바이트는 1-바이트 UTF-8 코드 포인트에 대한 시그니처 패턴(436)과 비교될 수 있고, 이들이 매칭되지 않는다고 결정될 수 있다. 다음에, 패킹된 UTF-8 코드 포인트들(415)의 비트 [15:0]에 있는 처음의 2 바이트는 2-바이트 UTF-8 코드 포인트에 대한 시그니처 패턴(437)과 비교될 수 있고, 이들이 매칭되지 않는다고 결정될 수 있다. 다음에, 패킹된 UTF-8 코드 포인트들(415)의 비트 [23:0]에 있는 처음의 3 바이트는 3-바이트 UTF-8 코드 포인트에 대한 시그니처 패턴(438)과 비교될 수 있고, 이들이 매칭되지 않는다고 결정될 수 있다. 다시 말하면, 시그니처 패턴(438)에서의 모든 설정 비트(즉, 2진 1)가 또한 3-바이트 UTF-8 코드 포인트(431)에서의 설정 비트들(즉, 2진 1)이라고 결정될 수 있다. 또한, 달러 기호에 대한 1-바이트 UTF-8 코드 포인트(432)를 나타내는 패킹된 UTF-8 코드 포인트들(415)의 비트 [31:24]는 1-바이트 UTF-8 코드 포인트에 대한 시그니처 패턴(436)에 매칭된다고 결정될 수 있다. 또한, 센트 기호에 대한 2-바이트 UTF-8 코드 포인트(433)를 나타내는 패킹된 UTF-8 코드 포인트들(415)의 비트 [47-32]는 2-바이트 UTF-8 코드 포인트에 대한 시그니처 패턴(437)에 매칭된다고 결정될 수 있다. 또한, 유로화 기호에 대한 3-바이트 UTF-8 코드 포인트(434)를 나타내는 패킹된 UTF-8 코드 포인트들(415)의 비트 [71:48]은 3-바이트 UTF-8 코드 포인트에 대한 시그니처 패턴(438)에 매칭된다고 결정될 수 있다. 전술한 설명은 이들 비교들을 수행하기 위한 특정 순서를 설명하지만, 이러한 비교들은 선택적으로 임의의 다른 원하는 순서로 수행될 수 있으며, 이러한 비교들은 직렬로, 병렬로, 또는 부분 직렬 및 부분 병렬로 수행될 수 있다는 것이 인식되어야 한다.

UTF-8 코드 포인트들이 시그니처 패턴들에 매칭된다는 이러한 결정은 UTF-8 코드 포인트들의 길이들을 결정하는 실시예를 나타낸다. UTF-8 코드 포인트들의 길이들을 나타내는 값들은 확인된 UTF-8 코드 포인트들의 패킹된 길이들(421)에 저장될 수 있다. 예를 들어, 도시된 바와 같이, 이것은 유로 심볼의 첫번째 출현(occurrence)에 대한 3-바이트 UTF-8 코드 포인트(431)에 대응하는 3 바이트의 길이(440)를 나타내는 값, 달러 기호에 대한 1-바이트 UTF-8 코드 포인트(432)에 대응하는 1 바이트의 길이(441)를 나타내는 값, 센트 심볼에 대한 2-바이트 UTF-8 코드 포인트(433)에 대응하는 2 바이트의 길이(442)를 나타내는 값, 및 유로화 심볼의 두번째 출현에 대한 3-바이트 UTF-8 코드 포인트(434)에 대응하는 3 바이트의 길이(443)를 나타내는 값을 저장하는 것을 포함할 수 있다. 도시된 바와 같이, 일부 실시예들에서, 길이들을 나타내는 값들은 선택적으로 대응하는 UTF-8 코드 포인트들의 최하위 바이트들의 동일한 상대 바이트 포지션들에 저장될 수 있고, 대응하는 UTF-8 코드 포인트들의 임의의 더 상위 바이트들의 동일한 상대 바이트 포지션들에 모두 0(all zeros)이 선택적으로 저장될 수 있지만, 이것이 요구되지는 않는다. 다른 실시예들에서, 다른 관례들이 선택적으로 이용될 수 있다. 유리하게는, 이러한 포맷은 가변 길이 인코딩들에 적합한 경향이 있다. 상대적으로 더 작은 코드 포인트들(예를 들어, 1-바이트 코드 포인트들)이 입력 스트림(즉, 제1 소스)에 포함되는 경우, 더 큰 길이들이 목적지에 저장될 수 있다. 예를 들어, 16개의 대응하는 1-바이트 문자들(예를 들어, ASCII 문자들에 대한 UTF-8 코드 포인트들)의 최대 16개의 길이들이 목적지에 저장될 수 있다.

도 4에서, UTF-8 코드 포인트들의 바이트들의 특정 배열 순서가 제시 및 설명되었다. 그러나, 피연산자들 또는 레지스터들에서 바이트들을 배열하거나 구성하는 다른 방식들도 또한 가능하다. UTF-8 코드 포인트들의 바이트들을 배열하는 임의의 공지된 통상적인 방식들이 적합하다.

도 5는 패킹된 가변 길이 코드 포인트 길이 결정 명령어의 실시예를 처리할 때 프로세서 내에서 그리고/또는 이러한 프로세서에 의해서 수행되는 방법(550)의 실시예의 블록 흐름도이다. 일부 실시예들에서, 도 5의 방법 및/또는 동작들은 도 1 및/또는 도 3의 프로세서들 내에서 그리고/또는 이러한 프로세서들에 의해서 수행될 수 있다. 도 1 및/또는 도 3의 프로세서들에 대해 본 명세서에 설명된 컴포넌트들, 특징들 및 선택적인 특정 상세들은, 실시예들에서 이러한 프로세서들 내에서 그리고/또는 이러한 프로세서들에 의해서 수행될 수 있는 도 5의 방법 및/또는 동작들에 또한 선택적으로 적용된다. 대안적으로, 도 5의 방법 및/또는 동작들은 유사하거나 상이한 프로세서들 또는 다른 장치 내에서 그리고/또는 이러한 프로세서들 또는 다른 장치에 의해서 수행될 수 있다. 또한, 도 1 및/또는 도 3의 프로세서들은 도 5의 것들과 동일하거나 유사하거나 또는 상이한 동작들 및/또는 방법들을 수행할 수 있다.

이 방법은, 블록(551)에서, 패킹된 가변 길이 코드 포인트 길이 결정 명령어를 수신하는 것을 포함한다. 다양한 양태들에서, 이 명령어는 프로세서 또는 그것의 일부(예를 들어, 명령어 페치 유닛, 디코드 유닛 등)에서 수신될 수 있다. 다양한 양태들에서, 이 명령어는 오프-다이(off-die) 소스로부터(예를 들어, 메인 메모리, 디스크 또는 상호접속부로부터) 또는 온-다이 소스로부터(예를 들어, 명령어 캐시로부터) 수신될 수 있다. 일부 실시예들에서, 패킹된 가변 길이 코드 포인트 길이 결정 명령어는, 문자를 각각 표현하는 복수의 패킹된 가변 길이 코드 포인트를 갖는 제1 소스 패킹된 데이터를 명시적으로 특정하거나 다른 방식으로 표시할 수 있으며, 목적지 스토리지 위치를 명시적으로 특정하거나 다른 방식으로 표시할 수 있다.

블록(552)에서, 패킹된 가변 길이 코드 포인트 길이 결정 명령어에 응답하여 그리고/또는 패킹된 가변 길이 코드 포인트 길이 결정 명령어의 결과로서, 표시된 목적지 스토리지 위치에 결과 패킹된 데이터가 저장될 수 있다. 일부 실시예들에서, 결과 패킹된 데이터는 복수의 패킹된 가변 길이 코드 포인트 각각에 대한 길이를 포함할 수 있다. 일부 실시예들에서, 결과 패킹된 데이터는 도 3의 패킹된 길이들(321) 및/또는 도 4의 패킹된 길이들(421)의 전술한 특성들 중 임의의 것을 가질 수 있다.

특정 개념들을 추가로 예시하기 위해서, 니모닉(pneumonic) VPVLNCPCLSFL을 갖는 패킹된 가변 길이 코드 포인트 길이 결정 명령어의 상세한 예시적인 실시예를 고려한다. 명령어의 포맷은 VPVLNCPCLSFL DEST, SRC1, SRC2, IMM8일 수 있다. DEST는 128-비트 폭의 목적지 패킹된 데이터 레지스터를 나타낼 수 있다. SRC1은 제1 소스 128-비트 폭의 패킹된 데이터 레지스터 또는 메모리 위치를 나타낼 수 있다. SRC2는 제2 소스 128-비트 폭의 패킹된 데이터 레지스터를 나타낼 수 있다. IMM8은 8-비트 즉시를 나타낼 수 있다.

SRC1은 UTF-8 인코딩된 바이트 시퀀스를 나타내는 UTF-8 스트림의 청크를 저장할 수 있다. SRC2는 UTF-8 코드 포인트들의 최대 4개의 상이한 길이(예를 들어, 1 바이트, 2 바이트, 3 바이트 및 4 바이트) 각각에 대한 UTF-8 인코딩 포맷에 대응하는 최대 4개의 상이한 시그니처 패턴을 저장할 수 있다. 예를 들어, 이러한 4개의 상이한 시그니처 패턴 각각은 상이한 32-비트 더블워드 데이터 요소들에 저장될 수 있다. IMM8은 4개의 2-비트 필드를 포함할 수 있다. 각각의 2-비트 필드는, 예를 들어 실제 바이트 길이를 결정하기 위해 인코딩된 길이에 1이 부가되는 "원 플러스(one plus)" 관례에서, 대응하는 시그니처 패턴의 길이 인코딩을 나타낼 수 있다. 전술한 명령어의 다른 실시예는 제2 소스 피연산자 SRC2 및 즉시 IMM8을 생략할 수 있으며, 대신에 ROM 또는 다른 온-다이 비휘발성 메모리를 통해 시그니처 패턴들 및 그들의 대응하는 길이들을 제공할 수 있다.

명령어는, SRC1로부터의 각각의 확인된 UTF-8 코드 포인트의 바이트 길이를 확인 및 결정하며, 또한 SRC1에서의 첫번째 불완전한 UTF-8 코드 포인트의 오프셋을 식별하기 위해 이용될 수 있다. 이러한 오프셋은 (예를 들어 후속 명령어를 이용하여) 처리할 다음의 UTF-8 청크의 시작을 결정하는데 유용할 수 있다. SRC1로부터의 각각의 코드 포인트는 SRC2로부터의 상이한 길이들에 대응하는 적어도 2개 그리고 최대 4개의 상이한 시그니처 패턴과 비교될 수 있다. SRC1로부터의 코드 포인트가 SRC2로부터의 시그니처 패턴에 매칭되는 경우, DEST의 선단 바이트 포지션(leading byte position)은 코드 포인트의 결정된 길이를 저장할 수 있는데, 이는 시그니처 패턴 길이와 동등하며, IMM8로부터 공지된다(예를 들어, 1, 2, 3 또는 4). 코드 포인트의 결정된 길이가 1보다 큰 경우, 모두 0(예를 들어, 00000000)이 DEST에서의 코드 포인트의 후속하는 나머지 바이트들 각각에 채워질 수 있다.

일부 실시예들에서, SRC2에서의 4개의 시그니처 패턴 중 어떠한 것도 SRC1에서의 코드 포인트에 매칭되지 않는 경우, DEST에서의 코드 포인트의 대응하는 선단 바이트는 선택적으로 모두 1(all ones)(예를 들어, 11111111)로 기입될 수 있다. 이것은 선택적이지만, 무효한 또는 확인되지 않은 코드 포인트들을 표시하거나 마킹하는 것을 도울 수 있다. 이것은 (예를 들어, 후속 명령어에 의해 처리될) SRC1에서의 첫번째 불완전한 그리고/또는 무효한 UTF-8 코드 포인트의 오프셋을 식별하는 것을 또한 도울 수 있다. 예를 들어, 인텔 아키텍처(IA) 프로세서들에서, 이러한 식별은 PMOVMSKB 명령어의 이용으로 달성될 수 있다. 예를 들어, PMOVMSKB의 결과는 검사될 수 있고, PMOVMSKB의 결과의 최하위 설정 비트는 SRC1에서의 첫번째 불완전한 그리고/또는 무효한 UTF-8 코드 포인트의 오프셋을 표시할 수 있다. DEST 상에서 수행된 PMOVMSKB의 결과가 0인 경우, 입력 UTF-8 스트림의 모든 16 바이트는 유효 코드 포인트들로서 간주될 수 있다. 대안적으로, 모두 1(예를 들어, 11111111) 외의 일부 다른 적합한 인식된 값은 선택적으로 이러한 상황들 하에서 DEST에 저장될 수 있다. 다른 실시예들에서, 더 넓거나 더 좁은 레지스터들이 선택적으로 이용될 수 있다. 예를 들어, 다양한 실시예들에서, SRC1 및/또는 SRC2 및/또는 DEST를 위해 64-비트, 256-비트, 512-비트 또는 1024-비트 레지스터들이 이용될 수 있다.

다음의 의사 코드는 적합한 패킹된 가변 길이 코드 포인트 길이 결정 명령어의 다른 예시적인 실시예를 나타낸다. 이러한 의사 코드에서, Src1은 UTF-8 코드 포인트들의 시퀀스 또는 청크를 갖는 제1 소스를 나타내고, Src2는 1 바이트 내지 4 바이트 UTF-8 코드 포인트들에 대한 4개의 시그니처를 갖는 제2 소스 피연산자를 나타내고, Imm은 8-비트 즉시를 나타내며, Dest는 목적지를 나타낸다. ZeroExt32는 32-비트로의 제로 확장 함수(zero extend to 32-bits function)를 나타낸다.

// 다음의 표는 시그니처 UTF_validate_op의 상세를 설명한다.

// UTF-8 코드 포인트들을 식별하기 위한 시그니처 마스크:

도 6은 패킹된 가변 길이 코드 포인트 문자 비트들(예를 들어, 유니코드 비트들) 추출 명령어(606)의 실시예를 실행하거나 처리하도록 동작가능한 프로세서(600)의 실시예의 블록도이다. 프로세서(600)는 도 1의 프로세서(100) 및/또는 도 3의 프로세서(300)의 특성들 또는 속성들 중 임의의 것을 선택적으로 가질 수 있다. 예를 들어, 프로세서(600)는 범용 프로세서, 특수 목적 프로세서일 수 있고, CISC, RISC, VLIW 또는 다른 아키텍처를 가질 수 있고, 디코드 유닛은 동일 또는 유사하거나 할 수 있다. 본 설명을 모호하게 하는 것을 회피하기 위해서, 동일하거나 유사할 수 있는 이들 특징들은 반복되지 않을 것이며, 오히려, 본 논의는 도 6의 프로세서(600)의 상이하거나 부가적인 특징들을 강조하는 경향이 있을 것이다.

프로세서(600)는 패킹된 가변 길이 코드 포인트 문자 비트들(예를 들어, 유니코드 비트들) 추출 명령어(606)를 수신할 수 있다. 추출될 유니코드 비트들은 유니코드 문자 또는 값에 기여하는 가변 길이 인코딩의 비트들을 나타낸다(예를 들어, 유니코드 문자는 추출될 유니코드 비트들의 완전한 세트에만 기초하여 결정될 수 있음). 유니코드 비트들은 추출될 문자 또는 데이터 비트들의 실시예를 나타내며, 다른 실시예들은 유니코드 비트들에 제한되지는 않는다. 명령어는 수행될 연산(예를 들어, 패킹된 가변 길이 코드 포인트 유니코드 비트들 추출 연산) 및/또는 명령어를 식별하도록 동작가능한 연산 코드 또는 오피코드를 가질 수 있다. 예시된 프로세서는 디코드 유닛(312)과 동일하거나 유사할 수 있는 명령어 디코드 유닛(612)을 포함한다. 전술한 바와 같이, 명령어 변환 로직이 또한 선택적으로 이용될 수 있다. 프로세서(600)는 패킹된 데이터 레지스터들(308)과 동일하거나 유사할 수 있는 패킹된 데이터 레지스터들(608)의 세트를 또한 포함한다. 실행 유닛(610)은 디코드 유닛(312) 및 패킹된 데이터 레지스터들(308)과 연결된다. 실행 유닛(610)은 실행 유닛(310)과 동일하거나 유사할 수 있다. 실행 유닛 및/또는 프로세서는, 명령어(606)의 결과로서 그리고/또는 이러한 명령어에 응답하여(예를 들어, 명령어(606)로부터 디코딩되거나 다른 방식으로 도출된 하나 이상의 명령어들 또는 제어 신호들에 응답하여) 패킹된 가변 길이 코드 포인트 유니코드 비트들 추출 연산을 수행하도록 동작가능한 특정 또는 특별 로직(예를 들어, 펌웨어 및/또는 소프트웨어와 잠재적으로 결합되는 회로 또는 하드웨어)을 포함할 수 있다.

일부 실시예들에서, 패킹된 가변 길이 코드 포인트 문자 비트들(예를 들어, 유니코드 비트들) 추출 명령어(304)는 제1 소스 패킹된 데이터(614)를 (예를 들어, 하나 이상의 필드 또는 비트들의 세트를 통해) 명시적으로 특정하거나 다른 방식으로 표시(예를 들어, 암시적으로 표시)할 수 있다. 제1 소스 패킹된 데이터는 유니코드 문자들의 적어도 2개의 패킹된 가변 길이 코드 포인트들(615)을 가질 수 있다. 하나의 특정 실시예에서, 제1 소스 패킹된 데이터는, 1 바이트, 2 바이트, 선택적으로는 3 바이트 및 선택적으로는 4 바이트의 코드 포인트들을 포함하여, 유니코드 문자들에 대한 인코딩들 또는 인접한 가변 UTF-8 코드 포인트들의 스트림의 일부를 가질 수 있지만, 본 발명의 범위는 이에 제한되지는 않는다. 일부 실시예들에서, 패킹된 가변 길이 코드 포인트들(615)은 도 3의 패킹된 가변 길이 코드 포인트 길이 결정 명령어(304)에 의해 이용되는 패킹된 가변 길이 코드 포인트들(315)과 동일하거나 유사할 수 있다. 예를 들어, 동일한 코드 포인트들의 시퀀스가 먼저 도 3의 명령어(304)에 의해 처리될 수 있고, 다음에 도 6의 명령어(606)에 의해 처리될 수 있다.

일부 실시예들에서, 패킹된 가변 길이 코드 포인트 문자 비트들(예를 들어, 유니코드 비트들) 추출 명령어는 제2 소스 패킹된 데이터(616)를 명시적으로 특정하거나 다른 방식으로 표시할 수 있다. 일부 실시예들에서, 제2 소스 패킹된 데이터는 유니코드 문자들의 확인된 가변 길이 코드 포인트들의 2개 이상의 패킹된 길이(621)를 가질 수 있다. 예를 들어, 일부 실시예들에서, 유니코드 문자들의 확인된 가변 길이 코드 포인트들의 패킹된 길이들(621)은, 1-바이트, 2-바이트, 또는 (예를 들어, 3-바이트 또는 4-바이트 UTF-8 코드 포인트들을 이용하는 실시예들에서) 선택적으로는 3-바이트 또는 4-바이트로서 2개 이상의 대응하는 UTF-8 코드 포인트들의 길이들을 표시하는 2개 이상의 값을 저장할 수 있다. 예를 들어, UTF-8을 이용하는 실시예에서, 유니코드 문자들의 확인된 가변 길이 코드 포인트들의 패킹된 길이들(621)은, 유로 심볼을 나타내는 대응하는 UTF-8 코드 포인트에 대한 3 바이트의 길이를 표시하기 위한 (예를 들어, 3의) 값을 저장하고, 달러 기호를 나타내는 대응하는 UTF-8 코드 포인트에 대한 1 바이트의 길이를 표시하기 위한 (예를 들어, 1의) 값을 저장하거나 할 수 있다.

일부 실시예들에서, 패킹된 길이들(621)은 패킹된 가변 길이 코드 포인트 문자 비트들(예를 들어, 유니코드 비트들) 추출 명령어(104)의 실시예에 응답하여 저장되는 결과를 나타낼 수 있다. 즉, 일부 실시예들에서, 명령어(104)의 결과는 명령어(606)에 의해 소스 피연산자로서 이용될 수 있다. 예를 들어, 일부 실시예들에서, 패킹된 길이들(621)은 도 3의 패킹된 길이들(321) 및/또는 도 4의 패킹된 길이들(421)과 동일하거나 유사할 수 있다. 패킹된 길이들(321) 및/또는 패킹된 길이들(421)에 대해 설명된 특징들 및 특성들 중 임의의 것은 패킹된 길이들(621)에 또한 선택적으로 적용된다. 대안적으로, 문자들의 확인된 가변 길이 코드 포인트들의 패킹된 길이들(621)의 다른 타입들이 대신에 선택적으로 이용될 수 있으며, 패킹된 가변 길이 코드 포인트 길이 결정 명령어(104)에 의해 생성되는 것에 제한되지는 않는다. 일부 실시예들은 유니코드 문자들에 제한되지는 않으며, 오히려 다른 문자들 또는 표준들을 이용할 수 있다. 일부 실시예들은 UTF-8에 제한되지는 않으며, 오히려 UTF-8 외의 다른 가변 길이 인코딩들을 이용할 수 있다.

일부 실시예들에서, 패킹된 가변 길이 코드 포인트 유니코드 비트들 추출 명령어(606)는, 선택적으로, 이 명령어(606)에 응답하여 결과 패킹된 데이터가 저장되는 목적지(620)(예를 들어, 목적지 스토리지 위치)를 명시적으로 특정하거나 다른 방식으로 표시할 수 있다. 다른 옵션으로서, 소스들 중 하나는 목적지로서 재이용될 수 있으며, 소스 데이터는 결과에 의해 겹쳐쓰기될 수 있다. 일부 실시예들에서, 추출된 유니코드 비트들의 패킹된 세트들(660)은 목적지에 저장될 수 있다. 추출된 유니코드 비트들의 각각의 패킹된 세트는 제1 소스(614)로부터의 상이한 대응하는 가변 길이 코드 포인트에 대응할 수 있다. 추출된 유니코드 비트들의 각각의 세트는 유니코드 값 또는 다른 문자/심볼 값에 기여하는 대응하는 가변 길이 코드 포인트로부터의 비트들을 포함하거나 나타낼 수 있다. 추출된 유니코드 비트들의 세트는 단독으로 유니코드 값을 결정하거나 트랜스코딩하기에 충분할 수 있다. 일부 실시예들에서, 유니코드 비트들은, 대응하는 가변 길이 코드 포인트들로부터 시그니처 비트들을 논리적으로 감산하거나 다른 방식으로 제거함으로써 추출될 수 있지만, 본 발명의 범위는 이에 제한되지는 않는다. 예를 들어, 대응하는 가변 길이 코드 포인트들로부터 시그니처 패턴을 제거하기 위해 하나 이상의 논리 연산이 이용될 수 있다. 일부 실시예들에서, 전술한 시그니처 패턴들 중 임의의 것이 이러한 목적을 위해 이용될 수 있다. 다른 실시예들에서, 이러한 논리 연산들을 이용하지 않고, 예를 들어 멀티플렉서들 등에 의해, 비트 레벨 비트 추출 연산들이 수행될 수 있다. 추출된 유니코드 비트들을 처리하는데 이용되는 명령어들 및/또는 명령어들의 세트들이 이러한 조작들을 이해하고 이용할 수 있는 한, 추출 프로세스는 각종 상이한 방식들로 추출된 유니코드 비트들을 이동시키거나, 재배열하거나, 재그룹화하거나, 연쇄화하거나 또는 다른 방식으로 조작할 수 있다는 것이 인식되어야 한다. 제한 없이, 추출된 유니코드 비트들의 이러한 패킹된 세트들은 후속하여 하나 이상의 다른 명령어에 의해 처리되어, 이들을 유니코드 값들 또는 다른 문자 포맷들로 변환할 수 있다.

도시된 바와 같이, 일부 실시예들에서, 제1 소스 패킹된 데이터(614), 제2 소스 패킹된 데이터(616) 및 목적지(620) 각각은 상이한 패킹된 데이터 레지스터를 나타낼 수 있다. 대안적으로, 이들 피연산자들 중 하나 이상을 위해 메모리 위치들 또는 다른 스토리지 위치들이 이용될 수 있다. 예를 들어, 유니코드 문자들의 패킹된 가변 길이 코드 포인트들(615)은 대신에 선택적으로 메모리에서의 메모리 위치에 저장될 수 있다. 또한, 소스들 및/또는 목적지 피연산자들 중 하나 이상은 선택적으로 명시적으로 특정되는 것 대신에 명령어에 대해 암시적일 수 있다. 다른 옵션으로서, 제1 및 제2 소스 피연산자 중 하나는 선택적으로 목적지 피연산자로서 재이용될 수 있고, 결과 패킹된 데이터는 소스 패킹된 데이터 위에 기입될 수 있다.

일부 실시예들에서, 패킹된 가변 길이 코드 포인트 유니코드 비트들 추출 명령어(606)의 결과로서 그리고/또는 패킹된 가변 길이 코드 포인트 유니코드 비트들 추출 명령어에 응답하여, 추출된 코드 포인트들의 개수(664)가 또한 선택적으로 저장될 수 있다. 추출된 코드 포인트들의 개수는 유니코드 비트들이 추출되었던 제1 소스 피연산자(614)에서의 확인된 코드 포인트들의 총 수를 나타낼 수 있다. 예를 들어, 제1 소스 피연산자가 16개의 확인된 1-바이트 코드 포인트를 가졌던 경우, 추출된 코드 포인트들의 개수도 또한 16일 수 있다. 일부 실시예들에서, 명령어는, 추출된 코드 포인트들의 개수(664)가 저장되는 제2 목적지(662)를 명시적으로 특정하거나 암시적으로 표시할 수 있다. 예를 들어, 일 실시예에서, 명령어는 범용 레지스터를 암시적으로 표시할 수 있지만, 본 발명의 범위는 이에 제한되지는 않는다.

도 7은 UTF-8 코드 포인트들에 적합한 패킹된 UTF-8 코드 포인트 유니코드 비트들 추출 연산(766)의 예시적인 실시예의 블록도이다. 이 연산은, 패킹된 UTF-8 코드 포인트 유니코드 비트들 추출 명령어의 예시적인 실시예의 결과로서 그리고/또는 그것에 응답하여, 프로세서 또는 다른 명령어 처리 장치에 의해 수행될 수 있다.

명령어는 패킹된 UTF-8 코드 포인트들(715)을 특정하거나 다른 방식으로 표시할 수 있다. 예를 들어, 패킹된 UTF-8 코드 포인트들은 명령어에 의해 특정되거나 다른 방식으로 표시된 패킹된 데이터 레지스터 또는 메모리 위치에 있을 수 있다. 예시된 실시예에서, 패킹된 UTF-8 코드 포인트들 피연산자는 128-비트 폭이다. 다른 실시예들에서, 예를 들어 64 비트, 256 비트, 1024 비트 또는 일부 다른 폭과 같은 다른 폭들이 선택적으로 이용될 수 있다. 128 비트 폭은 16 바이트를 갖는다. 16 바이트는, 예를 들어, 구현에 종속하여, 1 바이트 내지 2 바이트, 1 바이트 내지 3 바이트, 또는 1 바이트 내지 4 바이트를 각각 갖는 가변 개수의 가변 길이 UTF-8 코드 포인트들을 저장할 수 있다. 예시된 예에서, 비트 [23:0]에 있는 최하위 3 바이트는 유로화 심볼(€)에 대한 3-바이트 UTF-8 코드 포인트(731)를 저장한다. 비트 [31:24]에 있는 제4 바이트는 달러 기호($)에 대한 1-바이트 UTF-8 코드 포인트(732)를 저장한다. 비트 [47:32]에 있는 제5 및 제6 바이트는 센트 기호(￠)에 대한 2-바이트 UTF-8 코드 포인트(733)를 저장한다. 비트 [71:48]에 있는 제7 내지 제9 바이트는 유로화 심볼에 대한 3-바이트 UTF-8 코드 포인트(734)를 또한 저장한다. 비트 [127:112]에 있는 제15 및 제16 바이트는 유로화 심볼에 대한 3-바이트 UTF-8 코드 포인트의 3 바이트 중 불완전한 2 바이트(735)를 저장한다. 남은 3번째 바이트는 피연산자의 128-비트 폭 한계들 내에 피팅될 수 없어, 이 심볼의 불완전한 부분만이 (예를 들어, 128-비트 레지스터에) 존재한다. 물론, 이들은 코드 포인트들의 예시적인 타입들일 뿐이다.

또한, 명령어는 확인된 UTF-8 코드 포인트들의 패킹된 길이들(721)을 특정하거나 다른 방식으로 표시할 수 있다. 예시된 실시예에서, 패킹된 UTF-8 코드 포인트들 피연산자도 또한 128-비트 폭이다. 다른 실시예들에서, 예를 들어 64 비트, 256 비트, 1024 비트 또는 일부 다른 폭과 같은 다른 폭들이 선택적으로 이용될 수 있다. 예시된 패킹된 길이들(721)은 유로 심볼의 첫번째 출현에 대한 3-바이트 UTF-8 코드 포인트(731)에 대응하는 3 바이트의 길이(740)를 나타내는 값, 달러 기호에 대한 1-바이트 UTF-8 코드 포인트(732)에 대응하는 1 바이트의 길이(741)를 나타내는 값, 센트 심볼에 대한 2-바이트 UTF-8 코드 포인트(733)에 대응하는 2 바이트의 길이(742)를 나타내는 값, 및 유로화 심볼의 두번째 출현에 대한 3-바이트 UTF-8 코드 포인트(734)에 대응하는 3 바이트의 길이(743)를 나타내는 값을 갖는다. 도시된 바와 같이, 일부 실시예들에서, 길이들을 나타내는 값들은 선택적으로 대응하는 UTF-8 코드 포인트들의 최하위 바이트들의 동일한 상대 바이트 포지션들에 저장될 수 있고, 대응하는 UTF-8 코드 포인트들의 임의의 더 상위 바이트들의 동일한 상대 바이트 포지션들에 모두 0이 선택적으로 저장될 수 있지만, 이것이 요구되지는 않는다. 다른 실시예들에서, 다른 관례들이 선택적으로 이용될 수 있다(예를 들어, 최하위 바이트(들)에 0들이 저장될 수 있고, 최상위 바이트에 길이들이 저장되거나 할 수 있다). 일부 실시예들에서, 패킹된 UTF-8 코드 포인트들(715)에서의 대응하는 코드 포인트들에 이용되는 것과 동일한 바이트 수가 패킹된 길이들(721)에서 이용된다(예를 들어, 각각에서 3 바이트, 각각에서 2 바이트 등)는 점에 유의한다.

패킹된 UTF-8 코드 포인트 유니코드 비트들 추출 명령어의 결과로서 그리고/또는 이러한 명령어에 응답하여, 특정되거나 다른 방식으로 표시된 목적지에 추출된 유니코드 비트들의 패킹된 세트들(760)이 저장될 수 있다. 도시된 바와 같이, 일부 실시예들에서, 목적지 피연산자는 512-비트 폭의 피연산자(예를 들어, 512-비트 폭의 레지스터, 2개의 256-비트 레지스터, 4개의 128-비트 레지스터 등)일 수 있다. 다른 실시예들에서, 다른 폭들이 선택적으로 이용될 수 있다. 추출된 유니코드 비트들의 각각의 패킹된 세트는 패킹된 UTF-8 코드 포인트들(715)로부터의 상이한 대응하는 가변 길이 코드 포인트에 대응할 수 있다. 추출된 유니코드 비트들의 각각의 세트는 유니코드 값 또는 다른 문자/심볼 값에 기여하는 대응하는 가변 길이 코드 포인트로부터의 비트들을 포함하거나 나타낼 수 있다. 추출된 유니코드 비트들의 세트는 단독으로 유니코드 값을 결정하거나 트랜스코딩하기에 충분할 수 있다. 일부 실시예들에서, 유니코드 비트들은, 대응하는 가변 길이 코드 포인트들로부터 시그니처 비트들 및/또는 패턴들을 논리적으로 감산하거나 다른 방식으로 제거함으로써 추출될 수 있지만, 본 발명의 범위는 이에 제한되지는 않는다. 예를 들어, 일부 실시예들에서, 명령어는 2개 이상의 시그니처 패턴을 표시할 수 있고, 패킹된 길이들(721)로부터의 대응하는 길이 정보에 기초하여 적절한 시그니처 패턴이 선택될 수 있고, 선택된 시그니처 패턴을 대응하는 가변 길이 코드 포인트로부터 제거하기 위해 하나 이상의 논리 연산이 이용될 수 있다. 전술한 시그니처 패턴들이 적합하다. 일부 실시예들에서, 복수의 시그니처 패턴은 ROM 또는 다른 비휘발성 온-다이 메모리에 저장될 수 있다. 대안적으로, 명령어는 복수의 시그니처 패턴을 갖는 피연산자를 특정하거나 표시할 수 있다. 다른 실시예들에서, 이러한 시그니처 패턴들을 이용하는 것 대신에, 예를 들어, 라인들, 멀티플렉서들 등을 통해, 비트 레벨 비트 추출들이 하드와이어드될 수 있다.

다시 도 7을 참조하면, 추출된 유니코드 비트들의 패킹된 세트들(760)은 유로 심볼의 제1 인스턴스에 대한 3-바이트 UTF-8 코드 포인트(731)에 대응하는 추출된 유니코드 비트들의 제1 세트(767)를 비트 [31:0]에 포함하고, 달러 기호에 대한 1-바이트 UTF-8 코드 포인트(732)에 대응하는 추출된 유니코드 비트들의 제2 세트(768)를 비트 [63:32]에 포함한다. 또한, 추출된 유니코드 비트들의 세트들은 센트 기호에 대한 2-바이트 UTF-8 코드 포인트(733)에 대응하는 추출된 유니코드 비트들의 제3 세트(769)를 비트 [95:64]에 포함하고, 유로 기호의 제2 인스턴스에 대한 3-바이트 UTF-8 코드 포인트(734)에 대응하는 추출된 유니코드 비트들의 제4 세트(770)를 비트 [127:96]에 포함한다. 예시에서, 패킹된 UTF-8 코드 포인트들(715)에 나타나는 바와 같은 시그니처 비트들 또는 시그니처 패턴들이 추출된 유니코드 비트들의 패킹된 세트들(731)로부터 제거되었음을 나타내기 위해 밑줄표시가 이용된다. 즉, 밑줄표시된 설정 비트들(즉, 2진 1)은 밑줄표시된 소거 비트들(즉, 2진 0)로 변환되었다. 추출된 유니코드 비트들의 다른 세트들은, 패킹된 UTF-8 코드 포인트들(715)에서 다른 유효 UTF-8 코드 포인트들이 존재하는 경우에 또한 포함될 수 있다. 예를 들어, 패킹된 UTF-8 코드 포인트들(715)이 16개의 1-바이트 UTF 코드 포인트를 포함하는 경우에, 512-비트 목적지 피연산자의 32-비트 dword 요소에 각각 저장되는 추출된 유니코드 비트들의 최대 16개의 세트가 저장될 수 있다. 도시된 바와 같이, 일부 실시예들에서, 목적지 피연산자의 나머지 폭은, 무효 값 또는 무효 데이터(예를 들어, 인식된 유니코드 문자 값이 아님)를 유지하는 것으로서 관련 표준들에 의해 인식되는 임의의 미리 결정된 값일 수 있는 무효 값들을 저장할 수 있다.

도 8은 패킹된 가변 길이 코드 포인트 유니코드 비트들 추출 명령어들/연산들의 실시예들에 의해 이용될 수 있는 패킹된 데이터 요소에서 추출된 유니코드 비트들의 세트들을 배열하거나 정렬하기에 적합한 방식들을 도시하는 블록도이다. 유로 심볼에 대한 3-바이트 UTF-8 코드 포인트(831)가 도시되어 있다. 일부 실시예들에서, 추출된 유니코드 비트들의 대응하는 세트는 패킹된 결과 및/또는 목적지 피연산자의 데이터 요소에서 리틀 엔디안(little endian) 순서로 배열되거나 정렬될 수 있다(872). 이것은 도 7에 대해 위에서 제시 및 설명된 접근법과 유사하다. 대안적으로, 일부 실시예들에서, 추출된 유니코드 비트들의 대응하는 세트는 패킹된 결과 및/또는 목적지 피연산자의 데이터 요소에서 빅 엔디안(big endian) 순서로 배열되거나 정렬될 수 있다(874). 일부 실시예들에서, 이러한 접근법은 특정 명령어들에 적합한 포맷으로 배열되는 것에 의해 후속 처리를 용이하게 하는 것을 도울 수 있다. 그러나, 이러한 접근법이 요구되지는 않는다.

도 9는 패킹된 가변 길이 코드 포인트 유니코드 비트들 추출 명령어의 실시예를 처리할 때 프로세서 내에서 그리고/또는 이러한 프로세서에 의해서 수행되는 방법(978)의 실시예의 블록 흐름도이다. 일부 실시예들에서, 도 9의 방법 및/또는 동작들은 도 1 및/또는 도 6의 프로세서들 내에서 그리고/또는 이러한 프로세서들에 의해서 수행될 수 있다. 도 1 및/또는 도 6의 프로세서들에 대해 본 명세서에 설명된 컴포넌트들, 특징들 및 선택적인 특정 상세들은, 실시예들에서 이러한 프로세서들 내에서 그리고/또는 이러한 프로세서들에 의해서 수행될 수 있는 도 9의 방법 및/또는 동작들에 또한 선택적으로 적용된다. 대안적으로, 도 9의 방법 및/또는 동작들은 유사하거나 상이한 프로세서들 또는 다른 장치 내에서 그리고/또는 이러한 프로세서들 또는 다른 장치에 의해서 수행될 수 있다. 또한, 도 1 및/또는 도 6의 프로세서들은 도 9의 것들과 동일하거나 유사하거나 또는 상이한 동작들 및/또는 방법들을 수행할 수 있다.

이 방법은, 블록(979)에서, 패킹된 가변 길이 코드 포인트 문자 비트들 추출 명령어를 수신하는 것을 포함한다. 다양한 양태들에서, 이 명령어는 프로세서 또는 그것의 일부(예를 들어, 명령어 페치 유닛, 디코드 유닛 등)에서 수신될 수 있다. 다양한 양태들에서, 이 명령어는 오프-다이 소스로부터(예를 들어, 메인 메모리, 디스크 또는 상호접속부로부터) 또는 온-다이 소스로부터(예를 들어, 명령어 캐시로부터) 수신될 수 있다. 일부 실시예들에서, 패킹된 가변 길이 코드 포인트 문자 비트들 추출 명령어는, 문자를 각각 표현하는 복수의 패킹된 가변 길이 코드 포인트를 갖는 제1 소스 패킹된 데이터를 명시적으로 특정하거나 다른 방식으로 표시할 수 있다. 또한, 이 명령어는 제1 소스 패킹된 데이터로부터의 확인된 가변 길이 코드 포인트들의 패킹된 길이들을 갖는 제2 소스 패킹된 데이터를 명시적으로 특정하거나 다른 방식으로 표시할 수 있다. 또한, 이 명령어는 목적지 스토리지 위치를 명시적으로 특정하거나 다른 방식으로 표시할 수 있다. 다른 경우에, 이것은 목적지로서 소스들 중 하나를 재이용하는 것을 포함한다.

블록(980)에서, 패킹된 가변 길이 코드 포인트 문자 비트들 추출 명령어에 응답하여 그리고/또는 패킹된 가변 길이 코드 포인트 문자 비트들 추출 명령어의 결과로서, 표시된 목적지 스토리지 위치에 결과 패킹된 데이터가 저장될 수 있다. 일부 실시예들에서, 결과 패킹된 데이터는 추출된 문자 비트들의 패킹된 세트들을 가질 수 있다. 추출된 문자 비트들의 각각의 세트는 제1 소스 패킹된 데이터로부터의 확인된 가변 길이 코드 포인트들 중 상이한 가변 길이 코드 포인트에 대응할 수 있다. 일부 실시예들에서, 추출된 문자 비트들의 각각의 세트는 가변 길이 코드 포인트들에 의해 표현된 문자를 결정하기에 충분할 수 있다. 일부 실시예들에서, 결과 패킹된 데이터는 도 6의 추출된 비트들의 패킹된 세트들(660) 및/또는 도 7의 패킹된 유니코드 추출 비트들(760)과 동일하거나 유사할 수 있으며, 이들의 특성들 또는 특징들 중 임의의 것을 선택적으로 가질 수 있다.

특정 개념들을 추가로 예시하기 위해서, 니모닉 VPVLNEXTRD를 갖는 패킹된 UTF-8 코드 포인트 유니코드 비트들 추출 명령어의 상세한 예시적인 실시예를 고려한다. 명령어의 포맷은 VPVLNEXTRD DEST, SRC1, SRC2일 수 있다. DEST는 512-비트 폭의 목적지 패킹된 데이터 레지스터를 나타낼 수 있다. SRC1은 제1 128-비트 폭의 소스 패킹된 데이터 레지스터 또는 메모리 위치를 나타낼 수 있다. SRC2는 제2 128-비트 폭의 소스 패킹된 데이터 레지스터를 나타낼 수 있다. 즉, 일부 실시예들에서, DEST는 SRC1 및 SRC2 각각의 폭의 적어도 4배일 수 있다. SRC1은 UTF-8 인코딩된 바이트 시퀀스를 나타내는 UTF-8 스트림의 청크를 저장할 수 있다. SRC2는 SRC1로부터의 확인된 UTF-8 코드 포인트들에 대응하는 패킹된 길이들을 저장할 수 있다.

명령어는 SRC1에서의 각각의 확인된 가변 길이 UTF-8 코드 포인트로부터 유니코드 비트 필드들(즉, 유니코드 값에 기여하는 UTF-8 인코딩의 비트들)을 추출하기 위해 이용된다. SRC1에서의 각각의 확인된 UTF-8 코드 포인트로부터 추출된 유니코드 비트 필드들은 DEST에서의 상이한 대응하는 데이터 요소에(예를 들어, DEST에서의 대응하는 패킹된 32-비트 dword 데이터 요소에) 저장될 수 있다. SRC2에 의해(예를 들어, SRC2에서의 바이트에 의해) 표시된 길이 값이 1 바이트 내지 4 바이트(이들 값들 각각을 포함함)인 경우, 일부 실시예들에서, 동일한 바이트 길이에 대한 대응하는 UTF-8 인코딩 시그니처 패턴이 예를 들어 MSROM 또는 다른 온-다이 비휘발성 메모리로부터 검색될 수 있다. 대안적으로, 명령어는 UTF-8 인코딩 시그니처 패턴을 제공하기 위해 다른 소스 피연산자를 명시적으로 특정하거나 암시적으로 표시할 수 있다. UTF-8 인코딩 시그니처 패턴은 대응하는 UTF-8 코드 포인트로부터 시그니처 비트들(예를 들어, 추출될 유니코드 비트들 외의 비트들)을 제거하기 위해 이용될 수 있다. 나머지 유니코드 비트들은 추출될 유니코드 비트들을 나타내고, 유니코드 값을 결정하기에 충분하다. 이들 나머지 유니코드 비트들은 DEST에서의 대응하는 데이터 요소에 저장될 수 있다. 예를 들어, 일부 실시예들에서, 이들 나머지 유니코드 비트들은 대응하는 32-비트 dword 데이터 요소 내에서 바이트-크기 오름차순(ascending, byte-granular order)으로 저장될 수 있지만, 본 발명의 범위는 이에 제한되지는 않는다.

일부 실시예들에서, SRC2에서의 바이트 요소에 의해 표시된 바이트 길이가 4 바이트보다 큰 경우(구현이 5-바이트 또는 6-바이트 UTF-8 코드 포인트들을 지원하지 않는다고 가정함), DEST에서의 대응하는 32-비트 dword 데이터 요소는 무효 입력 데이터를 나타내는 미리 결정된 유니코드 값을 저장할 수 있다. 일부 실시예들에서, 명령어는 또한 선택적으로 명령어에 응답하여 추출된 UTF-8 코드 포인트들의 총 수가 저장될 수 있는 추가의 목적지 피연산자를 명시적으로 특정하거나 암시적으로 표시할 수 있지만, 이것이 요구되지는 않는다. 하나의 특정 예로서, 명령어는 추출된 UTF-8 코드 포인트들의 이러한 총 수를 제공하기 위해 범용 레지스터를 암시적으로 표시할 수 있지만, 본 발명의 범위는 이에 제한되지는 않는다. 다른 실시예들에서, 더 넓거나 더 좁은 레지스터들이 선택적으로 이용될 수 있다. 예를 들어, 다양한 실시예들에서, SRC1 및/또는 SRC2를 위해 64-비트, 256-비트 또는 512-비트 레지스터들이 이용될 수 있으며, 4배만큼 넓은 레지스터들(또는 레지스터들의 조합들)이 DEST로서 이용될 수 있다.

다음의 의사 코드는 적합한 패킹된 UTF-8 코드 포인트 유니코드 비트들 추출 명령어의 다른 예시적인 실시예를 나타낸다. 이러한 의사 코드에서, Src1은 UTF-8 코드 포인트들의 시퀀스 또는 청크를 갖는 제1 128-비트 소스 패킹된 데이터를 나타낸다. Src2는 확인된 UTF-8 코드 포인트들의 길이들을 갖는 제2 128-비트 소스 패킹된 데이터를 나타낸다. Dest는 목적지를 나타낸다. 이러한 의사 코드에서, 연산 Switch(K_m)은 K_m의 길이 값에 기초하여 4가지 경우 중 하나를 선택한다. 심볼 <<8은 8 비트만큼의 우측 시프트를 나타내거나 한다. ZeroExt32는 32-비트 최상위 비트 제로 확장 연산을 나타낸다.

위의 설명에서, UTF-8 포맷들이 그것들의 보편성 때문에 강조되었다. 그러나, UTF-8 외의 다른 가변 길이 인코딩 포맷들이 대신에 이용될 수 있다. 예를 들어, UTF-8의 확장물들, UTF-8의 파생물들, UTF-8의 등가물들, UTF-8에 대한 대체물들, 또는 완전히 다른 가변 길이 인코딩 포맷들이 이용될 수 있다. 또한, 위의 설명에서, 중요한 대부분의 문자들과 언어들의 커버리지 및 보편성 때문에, 1 내지 4 바이트 코드 포인트들이 설명되었다. 그러나, 다른 실시예들은 요구되는 경우에 5 또는 6 바이트 코드 포인트들로 위의 접근법들을 확장할 수 있다.

명령어 세트는 하나 이상의 명령어 포맷을 포함한다. 주어진 명령어 포맷은 다양한 필드들(비트 수, 비트들의 위치)을 정의하여, 다른 것들 중에서, 수행될 연산(오피코드), 및 그 연산이 수행되어야 하는 피연산자(들)를 특정한다. 일부 명령어 포맷들은 명령어 템플릿들(또는 서브포맷들)의 정의를 통해 추가로 쪼개진다. 예를 들어, 주어진 명령어 포맷의 명령어 템플릿들은 명령어 포맷의 필드들의 상이한 서브세트들을 갖는 것으로 정의될 수 있고(포함된 필드들은 통상적으로 동일한 순서로 되어 있지만, 적어도 일부는 더 적은 필드들이 포함되기 때문에 상이한 비트 포지션들을 가짐), 그리고/또는 상이하게 해석된 주어진 필드를 갖는 것으로 정의될 수 있다. 따라서, ISA의 각각의 명령어는, 주어진 명령어 포맷을 이용하여(그리고 정의되는 경우에 그 명령어 포맷의 명령어 템플릿들 중 주어진 명령어 템플릿에서) 표현되고, 연산 및 피연산자들을 특정하기 위한 필드들을 포함한다. 예를 들어, 예시적인 ADD 명령어는 특정 오피코드, 및 그 오피코드를 특정하는 오피코드 필드 및 피연산자들(소스1/목적지 및 소스2)을 선택하는 피연산자 필드들을 포함하는 명령어 포맷을 갖고; 명령어 스트림에서의 이러한 ADD 명령어의 출현은 특정 피연산자들을 선택하는 피연산자 필드들에서 특정 내용을 가질 것이다. AVX(Advanced Vector Extensions)(AVX1 및 AVX2)로 지칭되며 VEX(Vector Extensions) 코딩 스킴을 이용하는 SIMD 확장들의 세트가 릴리즈되고/되거나 공개되었다(예를 들어, 인텔® 64 및 IA-32 Architectures Software Developers Manual(2011년 10월) 참조; 및 인텔® Advanced Vector Extensions Programming Reference(2011년 6월) 참조).

예시적인 명령어 포맷들

본 명세서에 설명된 명령어(들)의 실시예들은 상이한 포맷들로 구현될 수 있다. 부가적으로, 예시적인 시스템들, 아키텍처들 및 파이프라인들이 아래에 상세하게 설명된다. 이러한 명령어(들)의 실시예들은 이러한 시스템들, 아키텍처들 및 파이프라인들 상에서 실행될 수 있지만, 상세하게 설명된 것들에 제한되지는 않는다.

일반 벡터 친화형 명령어 포맷

벡터 친화형 명령어 포맷은 벡터 명령어들에 적합한 명령어 포맷이다(예를 들어, 벡터 연산들에 특정적인 특정 필드들이 존재함). 벡터 및 스칼라 연산들 양쪽 모두가 벡터 친화형 명령어 포맷을 통해 지원되는 실시예들이 설명되어 있지만, 대안적인 실시예들은 벡터 친화형 명령어 포맷의 벡터 연산들만을 이용한다.

도 10a 및 도 10b는 본 발명의 실시예들에 따른 일반 벡터 친화형 명령어 포맷 및 그것의 명령어 템플릿들을 도시하는 블록도들이다. 도 10a는 본 발명의 실시예들에 따른 일반 벡터 친화형 명령어 포맷 및 그것의 클래스 A 명령어 템플릿들을 도시하는 블록도인 한편; 도 10b는 본 발명의 실시예들에 따른 일반 벡터 친화형 명령어 포맷 및 그것의 클래스 B 명령어 템플릿들을 도시하는 블록도이다. 구체적으로는, 일반 벡터 친화형 명령어 포맷(1000)에 대하여 클래스 A 및 클래스 B 명령어 템플릿들이 정의되고, 양쪽 모두는 메모리 액세스 없음(1005) 명령어 템플릿들 및 메모리 액세스(1020) 명령어 템플릿들을 포함한다. 벡터 친화형 명령어 포맷의 콘텍스트에서 일반(generic)이라는 용어는 임의의 특정 명령어 세트에 얽매이지 않는 명령어 포맷을 지칭한다.

벡터 친화형 명령어 포맷이 다음의 것을 지원하는 본 발명의 실시예들이 설명될 것이지만: 데이터 요소 폭들(또는 크기들)이 32 비트(4 바이트) 또는 64 비트(8 바이트)인 64 바이트 벡터 피연산자 길이(또는 크기)(따라서, 64 바이트 벡터는 16개의 더블워드-크기의 요소들 또는 대안적으로는 8개의 쿼드워드-크기의 요소들로 구성됨); 데이터 요소 폭들(또는 크기들)이 16 비트(2 바이트) 또는 8 비트(1 바이트)인 64 바이트 벡터 피연산자 길이(또는 크기); 데이터 요소 폭들(또는 크기들)이 32 비트(4 바이트), 64 비트(8 바이트), 16 비트(2 바이트) 또는 8 비트(1 바이트)인 32 바이트 벡터 피연산자 길이(또는 크기); 및 데이터 요소 폭들(또는 크기들)이 32 비트(4 바이트), 64 비트(8 바이트), 16 비트(2 바이트) 또는 8 비트(1 바이트)인 16 바이트 벡터 피연산자 길이(또는 크기); 대안적인 실시예들은, 더 크거나, 더 작거나 또는 상이한 데이터 요소 폭들(예를 들어, 128 비트(16 바이트)의 데이터 요소 폭들)을 갖는 더 크거나, 더 작거나 그리고/또는 상이한 벡터 피연산자 크기들(예를 들어, 256 바이트 벡터 피연산자들)을 지원할 수 있다.

도 10a의 클래스 A 명령어 템플릿들은 다음의 것을 포함한다: 1) 메모리 액세스 없음(1005) 명령어 템플릿들 내에, 메모리 액세스 없음, 전체 라운드 제어 타입 연산(no memory access, full round control type operation)(1010) 명령어 템플릿, 및 메모리 액세스 없음, 데이터 변환 타입 연산(no memory access, data transform type operation)(1015) 명령어 템플릿이 도시되어 있고; 2) 메모리 액세스(1020) 명령어 템플릿들 내에, 메모리 액세스, 임시(memory access, temporal)(1025) 명령어 템플릿, 및 메모리 액세스, 비임시(memory access, non-temporal)(1030) 명령어 템플릿이 도시되어 있다. 도 10b의 클래스 B 명령어 템플릿들은 다음의 것을 포함한다: 1) 메모리 액세스 없음(1005) 명령어 템플릿들 내에, 메모리 액세스 없음, 기입 마스크 제어, 부분 라운드 제어 타입 연산(no memory access, write mask control, partial round control type operation)(1012) 명령어 템플릿, 및 메모리 액세스 없음, 기입 마스크 제어, vsize 타입 연산(1017) 명령어 템플릿이 도시되어 있고; 2) 메모리 액세스(1020) 명령어 템플릿들 내에, 메모리 액세스, 기입 마스크 제어(1027) 명령어 템플릿이 도시되어 있다.

일반 벡터 친화형 명령어 포맷(1000)은 도 10a 및 도 10b에 도시된 순서로 아래에 열거되는 다음의 필드들을 포함한다.

포맷 필드(1040) - 이 필드에서의 특정 값(명령어 포맷 식별자 값)은 벡터 친화형 명령어 포맷, 및 그에 따른 명령어 스트림들에서의 벡터 친화형 명령어 포맷의 명령어들의 출현을 고유하게 식별한다. 이와 같이, 이 필드는, 이것이 일반 벡터 친화형 명령어 포맷만을 갖는 명령어 세트에 대해 필요하지 않다는 점에서 선택적이다.

베이스 연산 필드(base operation field)(1042) - 그것의 내용은 상이한 베이스 연산들을 구분한다.

레지스터 인덱스 필드(1044) - 그것의 내용은, 직접적으로 또는 어드레스 생성을 통해, 소스 및 목적지 피연산자들의 위치들이 레지스터들 내에 있는지 또는 메모리 내에 있는지를 특정한다. 이들은 PxQ(예를 들어, 32x512, 16x128, 32x1024, 64x1024) 레지스터 파일로부터 N개의 레지스터들을 선택하기에 충분한 비트 수를 포함한다. 일 실시예에서 N은 최대 3개의 소스 및 1개의 목적지 레지스터일 수 있지만, 대안적인 실시예들은 더 많거나 더 적은 소스들 및 목적지 레지스터들을 지원할 수 있다(예를 들어, 이러한 소스들 중 하나가 또한 목적지의 역할을 하는 경우에 최대 2개의 소스를 지원할 수 있고, 이러한 소스들 중 하나가 또한 목적지의 역할을 하는 경우에 최대 3개의 소스를 지원할 수 있고, 최대 2개의 소스 및 1개의 목적지를 지원할 수 있다).

수정자 필드(modifier field)(1046) - 그것의 내용은 메모리 액세스를 특정하는 일반 벡터 명령어 포맷의 명령어들의 출현을 그렇지 않은 명령어들과 구분하는데; 즉, 메모리 액세스 없음(1005) 명령어 템플릿들과 메모리 액세스(1020) 명령어 템플릿들을 구분한다. 메모리 액세스 연산들은 (일부 경우에 레지스터들에서의 값들을 이용하여 소스 및/또는 목적지 어드레스들을 특정하는) 메모리 계층구조에 대해 판독 및/또는 기입하는 한편, 메모리 액세스 없음 연산들은 그렇게 하지 않는다(예를 들어, 소스 및 목적지들은 레지스터들임). 일 실시예에서 이 필드는 메모리 어드레스 계산들을 수행하는 3가지 상이한 방식들 사이에서 또한 선택하지만, 대안적인 실시예들은 메모리 어드레스 계산들을 수행하는 더 많거나, 더 적거나 또는 상이한 방식들을 지원할 수 있다.

증대 연산 필드(1050) - 그것의 내용은 각종 상이한 연산들 중 어느 연산이 베이스 연산에 부가하여 수행되어야 하는지를 구분한다. 이 필드는 콘텍스트 특정적(context specific)이다. 본 발명의 일 실시예에서, 이 필드는 클래스 필드(1068), 알파 필드(1052) 및 베타 필드(1054)로 분할된다. 증대 연산 필드(1050)는 공통 그룹의 연산들이 2개, 3개 또는 4개의 명령어보다는 단일의 명령어에서 수행되는 것을 허용한다.

스케일 필드(scale field)(1060) - 그것의 내용은 메모리 어드레스 생성을 위해(예를 들어, 2^scale*index+base를 이용하는 어드레스 생성을 위해) 인덱스 필드의 내용의 스케일링을 허용한다.

변위 필드(Displacement Field)(1062A) - 그것의 내용은 메모리 어드레스 생성의 일부로서(예를 들어, 2^scale*index+base+displacement)를 이용하는 어드레스 생성을 위해) 이용된다.

변위 인자 필드(Displacement Factor Field)(1062B)(변위 인자 필드(1062B) 바로 위의 변위 필드(1062A)의 병치(juxtaposition)는 어느 한쪽이 이용되는 것을 나타낸다는 점에 유의한다) - 그것의 내용은 어드레스 생성의 일부로서 이용되고; 그것은 메모리 액세스의 크기(N)에 의해 스케일링되는 변위 인자를 특정하는데, 여기서 N은 (예를 들어, 2^scale*index+base+scaled displacement를 이용하는 어드레스 생성을 위한) 메모리 액세스에서의 바이트 수이다. 잉여 하위 비트들(redundant low-order bits)은 무시되고, 그에 따라 변위 인자 필드의 내용은 유효 어드레스를 계산하는데 이용될 최종 변위를 생성하기 위해서 메모리 피연산자 총 크기(N)로 승산된다. N의 값은 (본 명세서에서 나중에 설명되는) 전체 오피코드 필드(full opcode field)(1074) 및 데이터 조작 필드(1054C)에 기초하여 런타임 시에 프로세서 하드웨어에 의해 결정된다. 변위 필드(1062A) 및 변위 인자 필드(1062B)는, 이들이 메모리 액세스 없음(1005) 명령어 템플릿들에 대해 이용되지 않고/않거나, 상이한 실시예들이 둘 중 하나만을 구현하거나 어떠한 것도 구현하지 않을 수 있다는 점에서 선택적이다.

데이터 요소 폭 필드(1064) - 그것의 내용은 (일부 실시예들에서는 모든 명령어들에 대해서; 다른 실시예들에서는 명령어들 중 일부에 대해서만) 다수의 데이터 요소 폭들 중 어느 것이 이용되어야 하는지를 구분한다. 이 필드는, 단 하나의 데이터 요소 폭만 지원되고/되거나 데이터 요소 폭들이 오피코드들의 일부 양태를 이용하여 지원되는 경우에 필요하지 않다는 점에서 선택적이다.

기입 마스크 필드(1070) - 그것의 내용은, 데이터 요소 포지션별로, 목적지 벡터 피연산자에서의 그 데이터 요소 포지션이 베이스 연산 및 증대 연산의 결과를 반영하는지 여부를 제어한다. 클래스 A 명령어 템플릿들은 병합-기입마스킹(merging-writemasking)을 지원하는 한편, 클래스 B 명령어 템플릿들은 병합-기입마스킹 및 제로화-기입마스킹(zeroing-writemasking) 양쪽 모두를 지원한다. 병합할 때에, 벡터 마스크들은, 목적지에서의 임의의 세트의 요소들이 (베이스 연산 및 증대 연산에 의해 특정된) 임의의 연산의 실행 동안 업데이트들로부터 보호될 수 있게 하고; 다른 하나의 실시예에서는, 대응하는 마스크 비트가 0을 갖는 경우에 목적지의 각각의 요소의 이전의 값을 보존할 수 있게 한다. 이에 반해, 제로화할 때에, 벡터 마스크들은 목적지에서의 임의의 세트의 요소들이 (베이스 연산 및 증대 연산에 의해 특정된) 임의의 연산의 실행 동안 제로화될 수 있게 하고; 일 실시예에서는, 목적지의 요소는 대응하는 마스크 비트가 0 값을 가질 때에 0으로 설정된다. 이러한 기능성의 서브세트는 수행되는 연산의 벡터 길이를 제어하는 능력이지만(즉, 요소들의 범위(span)는 첫번째 것으로부터 마지막 것까지 수정됨); 수정되는 요소들이 연속적인 것은 필요하지 않다. 따라서, 기입 마스크 필드(1070)는 로드들, 스토어들, 산술, 논리 등을 비롯한 부분 벡터 연산들을 허용한다. 기입 마스크 필드(1070)의 내용이 이용될 기입 마스크를 포함하는 다수의 기입 마스크 레지스터 중 하나의 기입 마스크 레지스터를 선택하는 본 발명의 실시예들이 설명되지만(따라서, 기입 마스크 필드(1070)의 내용은 수행될 마스킹을 간접적으로 식별함), 대안적인 실시예들은 대신에 또는 추가로 기입 마스크 필드(1070)의 내용이 수행될 마스킹을 직접적으로 특정하는 것을 허용한다.

즉시 필드(immediate field)(1072) - 그것의 내용은 즉시의 지정을 허용한다. 이 필드는, 이것이 즉시를 지원하지 않는 일반 벡터 친화형 포맷의 구현에 존재하지 않으며, 즉시를 이용하지 않는 명령어들에 존재하지 않는다는 점에서 선택적이다.

클래스 필드(1068) - 그것의 내용은 명령어들의 상이한 클래스들을 구분한다. 도 10a 및 도 10b를 참조하면, 이 필드의 내용은 클래스 A 명령어들과 클래스 B 명령어들 사이에서 선택한다. 도 10a 및 도 10b에서, 필드에 특정 값이 존재함을 표시하기 위해서 둥근 코너의 사각형들이 이용된다(예를 들어, 도 10a 및 도 10b 각각에서의 클래스 필드(1068)에 대한 클래스 A(1068A) 및 클래스 B(1068B)).

클래스 A의 명령어 템플릿들

클래스 A의 메모리 액세스 없음(1005) 명령어 템플릿들의 경우에, 알파 필드(1052)는 RS 필드(1052A)로서 해석되고, 그것의 내용은 상이한 증대 연산 타입들 중 어느 것이 수행되어야 하는지를 구분하는 한편(예를 들어, 라운드(1052A.1) 및 데이터 변환(1052A.2)은 메모리 액세스 없음, 라운드 타입 연산(1010) 명령어 템플릿들, 및 메모리 액세스 없음, 데이터 변환 타입 연산(1015) 명령어 템플릿들에 대해 각각 특정됨), 베타 필드(1054)는 특정 타입의 연산들 중 어느 연산이 수행되어야 하는지를 구분한다. 메모리 액세스 없음(1005) 명령어 템플릿들에서, 스케일 필드(1060), 변위 필드(1062A) 및 변위 스케일 필드(1062B)는 존재하지 않는다.

메모리 액세스 없음 명령어 템플릿들 - 전체 라운드 제어 타입 연산

메모리 액세스 없음 전체 라운드 제어 타입 연산(1010) 명령어 템플릿에서, 베타 필드(1054)는 라운드 제어 필드(1054A)로서 해석되고, 그것의 내용(들)은 정적 라운딩을 제공한다. 본 발명의 설명된 실시예들에서 라운드 제어 필드(1054A)는 모든 부동 소수점 예외 억제(SAE: suppress all floating point exceptions) 필드(1056) 및 라운드 연산 제어 필드(1058)를 포함하지만, 대안적인 실시예들은 이들 개념들 양쪽 모두를 동일한 필드로 인코딩하거나, 또는 이들 개념들/필드들 중 어느 한쪽만을 가질 수 있다(예를 들어, 라운드 연산 제어 필드(1058)만을 가질 수 있다).

SAE 필드(1056) - 그것의 내용은 예외 이벤트 보고를 디스에이블할지 여부를 구분하고; 억제가 인에이블됨을 SAE 필드(1056)의 내용이 표시하는 경우, 주어진 명령어는 어떠한 종류의 부동 소수점 예외 플래그도 보고하지 않고, 어떠한 부동 소수점 예외 핸들러도 발생시키지 않는다.

라운드 연산 제어 필드(1058) - 그것의 내용은 라운딩 연산들의 그룹 중 어느 것을 수행할지를 구분한다(예를 들어, 라운드-업(Round-up), 라운드-다운(Round-down), 제로를 향한 라운드(Round-towards-zero) 및 최근접치로의 라운드(Round-to-nearest)). 따라서, 라운드 연산 제어 필드(1058)는 명령어별로 라운딩 모드의 변경을 허용한다. 프로세서가 라운딩 모드들을 특정하기 위한 제어 레지스터를 포함하는 본 발명의 일 실시예에서, 라운드 연산 제어 필드(1050)의 내용은 그 레지스터 값을 오버라이드한다.

메모리 액세스 없음 명령어 템플릿들 - 데이터 변환 타입 연산

메모리 액세스 없음 데이터 변환 타입 연산(1015) 명령어 템플릿에서, 베타 필드(1054)는 데이터 변환 필드(1054B)로서 해석되고, 그것의 내용은 다수의 데이터 변환들 중 어느 것이 수행되어야 하는지를 구분한다(예를 들어, 데이터 변환 없음, 스위즐(swizzle), 브로드캐스트).

클래스 A의 메모리 액세스(1020) 명령어 템플릿의 경우에, 알파 필드(1052)는 되찾기 힌트 필드(eviction hint field)(1052B)로서 해석되고, 그것의 내용은 되찾기 힌트들 중 어느 것이 이용되어야 하는지를 구분하는 한편(도 10a에서, 메모리 액세스, 임시(1025) 명령어 템플릿 및 메모리 액세스, 비임시(1030) 명령어 템플릿에 대해 임시(1052B.1) 및 비임시(1052B.2)가 각각 특정됨), 베타 필드(1054)는 데이터 조작 필드(1054C)로서 해석되고, 그것의 내용은 (프리미티브(primitives)로도 알려진) 다수의 데이터 조작 연산들 중 어느 연산이 수행되어야 하는지를 구분한다(예를 들어, 조작 없음; 브로드캐스트; 소스의 업 컨버전; 및 목적지의 다운 컨버전). 메모리 액세스(1020) 명령어 템플릿들은 스케일 필드(1060), 및 선택적으로 변위 필드(1062A) 또는 변위 스케일 필드(1062B)를 포함한다.

벡터 메모리 명령어들은 변환의 지원으로 메모리로부터의 벡터 로드들 및 메모리로의 벡터 스토어들을 수행한다. 정규 벡터 명령어들에서와 같이, 벡터 메모리 명령어들은 데이터 요소-관련 방식으로 메모리로부터/로 데이터를 전송하고, 실제로 전송되는 요소들은 기입 마스크로서 선택되는 벡터 마스크의 내용에 의해 지시된다.

메모리 액세스 명령어 템플릿들 - 임시

임시 데이터는 캐싱으로부터 이익을 얻을 정도로 빨리 재이용될 가능성이 있는 데이터이다. 그러나, 즉, 힌트 및 상이한 프로세서들은 힌트를 완전히 무시하는 것을 비롯한 상이한 방식들로 그것을 구현할 수 있다.

메모리 액세스 명령어 템플릿들 - 비임시

비임시 데이터는 제1 레벨 캐시에서의 캐싱으로부터 이익을 얻을 정도로 빨리 재이용될 가능성이 없는 데이터이고, 되찾기에 대한 우선순위가 주어져야 한다. 그러나, 즉, 힌트 및 상이한 프로세서들은 힌트를 완전히 무시하는 것을 비롯한 상이한 방식들로 그것을 구현할 수 있다.

클래스 B의 명령어 템플릿들

클래스 B의 명령어 템플릿들의 경우에, 알파 필드(1052)는 기입 마스크 제어(Z) 필드(1052C)로서 해석되고, 그것의 내용은 기입 마스크 필드(1070)에 의해 제어되는 기입 마스킹이 병합이어야 하는지 또는 제로화여야 하는지를 구분한다.

클래스 B의 메모리 액세스 없음(1005) 명령어 템플릿들의 경우에, 베타 필드(1054)의 일부는 RL 필드(1057A)로서 해석되고, 그것의 내용은 상이한 증대 연산 타입들 중 어느 것이 수행되어야 하는지를 구분하는 한편(예를 들어, 메모리 액세스 없음, 기입 마스크 제어, 부분 라운드 제어 타입 연산(1012) 명령어 템플릿, 및 메모리 액세스 없음, 기입 마스크 제어, VSIZE 타입 연산(1017) 명령어 템플릿에 대해 각각 라운드(1057A.1) 및 벡터 길이(VSIZE)(1057A.2)가 특정됨), 베타 필드(1054)의 나머지는 특정 타입의 연산들 중 어느 연산이 수행되어야 하는지를 구분한다. 메모리 액세스 없음(1005) 명령어 템플릿들에서, 스케일 필드(1060), 변위 필드(1062A) 및 변위 스케일 필드(1062B)는 존재하지 않는다.

메모리 액세스 없음, 기입 마스크 제어, 부분 라운드 제어 타입 연산(1010) 명령어 템플릿에서, 베타 필드(1054)의 나머지는 라운드 연산 필드(1059A)로서 해석되고, 예외 이벤트 보고가 디스에이블된다(주어진 명령어는 어떠한 종류의 부동 소수점 예외 플래그도 보고하지 않고, 어떠한 부동 소수점 예외 핸들러도 발생시키지 않는다).

라운드 연산 제어 필드(1059A) - 라운드 연산 제어 필드(1058)처럼, 그것의 내용은 라운드 연산들의 그룹 중 어느 것을 수행할지를 구분한다(예를 들어, 라운드-업, 라운드-다운, 제로를 향한 라운드 및 최근접치로의 라운드). 따라서, 라운드 연산 제어 필드(1059A)는 명령어별로 라운딩 모드의 변경을 허용한다. 프로세서가 라운딩 모드들을 특정하기 위한 제어 레지스터를 포함하는 본 발명의 일 실시예에서, 라운드 연산 제어 필드(1050)의 내용은 그 레지스터 값을 오버라이드한다.

메모리 액세스 없음, 기입 마스크 제어, VSIZE 타입 연산(1017) 명령어 템플릿에서, 베타 필드(1054)의 나머지는 벡터 길이 필드(1059B)로서 해석되고, 그것의 내용은 다수의 데이터 벡터 길이 중 어느 것에 대해 수행되어야 하는지를 구분한다(예를 들어, 128, 256 또는 512 바이트).

클래스 B의 메모리 액세스(1020) 명령어 템플릿의 경우에, 베타 필드(1054)의 부분은 브로드캐스트 필드(1057B)로서 해석되고, 그것의 내용은 브로드캐스트 타입 데이터 조작 연산이 수행되어야 하는지 여부를 구분하는 한편, 베타 필드(1054)의 나머지는 벡터 길이 필드(1059B)로서 해석된다. 메모리 액세스(1020) 명령어 템플릿들은 스케일 필드(1060), 및 선택적으로 변위 필드(1062A) 또는 변위 스케일 필드(1062B)를 포함한다.

일반 벡터 친화형 명령어 포맷(1000)과 관련하여, 포맷 필드(1040), 베이스 연산 필드(1042) 및 데이터 요소 폭 필드(1064)를 포함하는 전체 오피코드 필드(1074)가 도시되어 있다. 전체 오피코드 필드(1074)가 이들 필드들 모두를 포함하는 일 실시예가 도시되어 있지만, 이들 모두를 지원하지는 않는 실시예들에서, 전체 오피코드 필드(1074)는 이들 필드들 모두보다 적은 필드들을 포함한다. 전체 오피코드 필드(1074)는 연산 코드(오피코드)를 제공한다.

증대 연산 필드(1050), 데이터 요소 폭 필드(1064) 및 기입 마스크 필드(1070)는, 이들 피처들이 명령어별로 일반 벡터 친화형 명령어 포맷에서 특정되는 것을 허용한다.

기입 마스크 필드와 데이터 요소 폭 필드의 조합들은, 마스크가 상이한 데이터 요소 폭들에 기초하여 적용되는 것을 그것들이 허용한다는 점에서 타입 명령어들(typed instructions)을 생성한다.

클래스 A 및 클래스 B 내에서 발견되는 다양한 명령어 템플릿들은 상이한 상황들에서 이롭다. 본 발명의 일부 실시예들에서, 상이한 프로세서들 또는 프로세서 내의 상이한 코어들은 클래스 A만을, 클래스 B만을, 또는 양자의 클래스들을 지원할 수 있다. 예를 들어, 범용 컴퓨팅을 위해 의도된 고성능 범용 비순차 코어는 클래스 B만을 지원할 수 있고, 주로 그래픽 및/또는 과학(스루풋) 컴퓨팅을 위해 의도된 코어는 클래스 A만을 지원할 수 있고, 양쪽 모두를 위해 의도된 코어는 양쪽 모두를 지원할 수 있다(물론, 양자의 클래스들로부터의 명령어들 및 템플릿들의 소정의 혼합을 갖지만 양자의 클래스들로부터의 명령어들 및 템플릿들 전부를 갖지는 않는 코어는 본 발명의 범위 내에 있다). 또한, 단일의 프로세서가 다수의 코어를 포함할 수 있는데, 이들 모두는 동일한 클래스를 지원하거나 또는 상이한 코어들이 상이한 클래스를 지원한다. 예를 들어, 별개의 그래픽 및 범용 코어들을 갖는 프로세서에서, 주로 그래픽 및/또는 과학 컴퓨팅을 위해 의도된 그래픽 코어들 중 하나는 클래스 A만을 지원할 수 있는 한편, 범용 코어들 중 하나 이상은, 클래스 B만을 지원하는, 범용 컴퓨팅을 위해 의도된 비순차 실행 및 레지스터 리네이밍을 갖는 고성능 범용 코어들일 수 있다. 별개의 그래픽 코어를 갖지 않는 다른 프로세서는 클래스 A 및 클래스 B 양쪽 모두를 지원하는 하나 이상의 범용 순차 또는 비순차 코어를 포함할 수 있다. 물론, 하나의 클래스로부터의 피처들은 본 발명의 상이한 실시예들에 있어서 다른 클래스에서 또한 구현될 수 있다. 하이 레벨 언어로 작성된 프로그램들은, 1) 실행을 위해 타깃 프로세서에 의해 지원되는 클래스(들)의 명령어들만을 갖는 형태; 또는 2) 코드를 현재 실행하고 있는 프로세서에 의해 지원되는 명령어들에 기초하여 실행할 루틴들을 선택하는 제어 흐름 코드를 가지며, 모든 클래스의 명령어들의 상이한 조합들을 이용하여 작성된 대안적인 루틴들을 갖는 형태를 비롯하여, 각종 상이한 실행가능 형태들로 될(예를 들어, 적시에 컴파일링되거나 또는 정적으로 컴파일링될) 것이다

예시적인 특정 벡터 친화형 명령어 포맷

도 11a는 본 발명의 실시예들에 따른 예시적인 특정 벡터 친화형 명령어 포맷을 도시하는 블록도이다. 도 11b는 필드들의 위치, 크기, 해석 및 순서뿐만 아니라, 이들 필드들 중 일부에 대한 값들을 특정한다는 점에서 특정적인 특정 벡터 친화형 명령어 포맷(1100)을 도시한다. 특정 벡터 친화형 명령어 포맷(1100)은 x86 명령어 세트를 확장하는데 이용될 수 있고, 따라서 필드들 중 일부는 기존의 x86 명령어 세트 및 그것의 확장(예를 들어, AVX)에서 이용되는 것들과 유사하거나 동일하다. 이 포맷은 확장들을 갖는 기존의 x86 명령어 세트의 프리픽스 인코딩 필드, 실제 오피코드 바이트 필드(real opcode byte field), MOD R/M 필드, SIB 필드, 변위 필드 및 즉시 필드들과 일관되게 유지된다. 도 11a로부터의 필드들이 매핑되는 도 10으로부터의 필드들이 예시되어 있다.

본 발명의 실시예들은 예시의 목적으로 일반 벡터 친화형 명령어 포맷(1000)의 콘텍스트에서 특정 벡터 친화형 명령어 포맷(1100)을 참조하여 설명되지만, 본 발명은 청구되는 경우를 제외하고는 특정 벡터 친화형 명령어 포맷(1100)에 제한되지는 않는다는 것이 이해되어야 한다. 예를 들어, 일반 벡터 친화형 명령어 포맷(1000)은 다양한 필드들에 대한 다양한 가능한 크기를 고려하는 한편, 특정 벡터 친화형 명령어 포맷(1100)은 특정 크기의 필드들을 갖는 것으로 도시되어 있다. 특정 예로서, 데이터 요소 폭 필드(1064)는 특정 벡터 친화형 명령어 포맷(1100)에서는 1 비트 필드로서 예시되어 있지만, 본 발명은 이에 제한되지는 않는다(즉, 일반 벡터 친화형 명령어 포맷(1000)은 데이터 요소 폭 필드(1064)의 다른 크기들을 고려한다).

일반 벡터 친화형 명령어 포맷(1000)은 도 11a에 도시된 순서로 아래에 열거되는 다음의 필드들을 포함한다.

EVEX 프리픽스(바이트 0-3)(1102) - 4 바이트 형태로 인코딩된다.

포맷 필드(1040)(EVEX 바이트 0, 비트 [7:0]) - 제1 바이트(EVEX 바이트 0)는 포맷 필드(1040)이고, 0x62(본 발명의 일 실시예에서 벡터 친화형 명령어 포맷을 구분하기 위해 이용되는 고유값)를 포함한다.

제2 내지 제4 바이트(EVEX 바이트 1-3)는 특정 능력을 제공하는 다수의 비트 필드들을 포함한다.

REX 필드(1105)(EVEX 바이트 1, 비트 [7-5]) - EVEX.R 비트 필드(EVEX 바이트 1, 비트 [7] - R), EVEX.X 비트 필드(EVEX 바이트 1, 비트 [6] - X) 및 1057BEX(바이트 1, 비트 [5] - B)로 구성된다. EVEX.R, EVEX.X 및 EVEX.B 비트 필드들은 대응하는 VEX 비트 필드들과 동일한 기능성을 제공하고, 1의 보수 형태(1s complement form)를 이용하여 인코딩된다, 즉 ZMM0은 1111B로 인코딩되고, ZMM15는 0000B로 인코딩된다. 명령어들의 다른 필드들은 관련 기술분야에 공지된 바와 같이 레지스터 인덱스들의 하위 3 비트를 인코딩하여(rrr, xxx 및 bbb), EVEX.R, EVEX.X 및 EVEX.B를 추가함으로써 Rrrr, Xxxx 및 Bbbb가 형성될 수 있다.

REX' 필드(1010) - 이것은 REX' 필드(1010)의 제1 부분이고, 확장된 32 레지스터 세트의 상위 16 또는 하위 16 중 어느 하나를 인코딩하는데 이용되는 EVEX.R' 비트 필드(EVEX 바이트 1, 비트 [4] - R')이다. 본 발명의 일 실시예에서, 이 비트는, 아래에 표시된 바와 같은 다른 것들과 함께, (잘 알려진 x86 32-비트 모드에서) BOUND 명령어와 구분하기 위해 비트 반전된 포맷으로 저장되고, 그것의 실제 오피코드 바이트는 62이지만, (후술되는) MOD R/M 필드에서 MOD 필드의 11의 값을 수락하지 않으며; 본 발명의 대안적인 실시예들은 반전된 포맷으로 이것 및 아래에 표시된 다른 비트들을 저장하지 않는다. 하위 16개의 레지스터를 인코딩하는데 1의 값이 이용된다. 다시 말하면, R'Rrrr은 다른 필드들로부터의 EVEX.R', EVEX.R 및 다른 RRR을 결합함으로써 형성된다.

오피코드 맵 필드(1115)(EVEX 바이트 1, 비트 [3:0] - mmmm) - 그것의 내용은 암시적인 선단 오피코드 바이트(implied leading opcode byte)(0F, 0F 38 또는 0F 3)를 인코딩한다.

데이터 요소 폭 필드(1064)(EVEX 바이트 2, 비트 [7] - W) - 표기 EVEX.W로 표현된다. EVEX.W는 데이터타입의 그래뉼러티(granularity)(크기)를 정의하는데 이용된다(32-비트 데이터 요소들 또는 64-비트 데이터 요소들).

EVEX.vvvv(1120)(EVEX 바이트 2, 비트 [6:3] - vvvv) - EVEX.vvvv의 역할은 다음의 것을 포함할 수 있다: 1) EVEX.vvvv는 반전된(1의 보수) 형태로 특정되는 제1 소스 레지스터 피연산자를 인코딩하고, 2개 이상의 소스 피연산자를 갖는 명령어들에 대해 유효하다; 2) EVEX.vvvv는 특정 벡터 시프트들에 대해 1의 보수 형태로 특정되는 목적지 레지스터 피연산자를 인코딩한다; 또는 3) EVEX.vvvv는 어떠한 피연산자도 인코딩하지 않으며, 이 필드는 예비되고, 1111b를 포함해야 한다. 따라서, EVEX.vvvv 필드(1120)는 반전된(1의 보수) 형태로 저장되는 제1 소스 레지스터 특정자의 하위 4 비트를 인코딩한다. 명령어에 따라, 추가의 상이한 EVEX 비트 필드가 특정자 크기를 32개의 레지스터로 확장하는데 이용된다.

EVEX.U(1068) 클래스 필드(EVEX 바이트 2, 비트 [2] - U) - EVEX.U=0인 경우에는, 클래스 A 또는 EVEX.U0을 나타내고; EVEX.U=1인 경우에는, 클래스 B 또는 EVEX.U1을 나타낸다.

프리픽스 인코딩 필드(1125)(EVEX 바이트 2, 비트 [1:0] - pp) - 베이스 연산 필드에 대한 부가적인 비트들을 제공한다. EVEX 프리픽스 포맷의 레거시 SSE 명령어들에 대한 지원을 제공하는 것에 부가하여, 이것은 또한 SIMD 프리픽스를 콤팩트화하는 이득을 갖는다(SIMD 프리픽스를 표현하기 위해 바이트를 요구하는 것이 아니라, EVEX 프리픽스는 2 비트만을 요구함). 일 실시예에서, 레거시 포맷과 EVEX 프리픽스 포맷 양자의 SIMD 프리픽스(66H, F2H, F3H)를 이용하는 레거시 SSE 명령어들을 지원하기 위해서, 이들 레거시 SIMD 프리픽스들은 SIMD 프리픽스 인코딩 필드로 인코딩되고; 런타임 시에 디코더의 PLA에 제공되기 전에 레거시 SIMD 프리픽스로 확장된다(따라서, PLA는 수정 없이 이들 레거시 명령어들의 레거시 포맷 및 EVEX 포맷 양자를 실행할 수 있다). 더 새로운 명령어들이 오피코드 확장으로서 직접 EVEX 프리픽스 인코딩 필드의 내용을 이용할 수 있지만, 특정 실시예들은 일관성을 위해 유사한 방식으로 확장되고, 상이한 의미들이 이들 레거시 SIMD 프리픽스들에 의해 특정되는 것을 허용한다. 대안적인 실시예는 2 비트 SIMD 프리픽스 인코딩들을 지원하도록 PLA를 재설계할 수 있고, 따라서 확장을 요구하지 않는다.

알파 필드(1052)(EVEX 바이트 3, 비트 [7] - EH; EVEX.EH, EVEX.rs, EVEX.RL, EVEX.기입 마스크 제어 및 EVEX.N으로도 알려짐; 또한 α로 도시됨) - 이전에 설명된 바와 같이, 이 필드는 콘텍스트 특정적이다.

베타 필드(1054)(EVEX 바이트 3, 비트 [6:4] - SSS; EVEX.s_2-0, EVEX.r_2-0, EVEX.rr1, EVEX.LL0, EVEX.LLB로도 알려짐; 또한 βββ로 도시됨) - 이전에 설명된 바와 같이, 이 필드는 콘텍스트 특정적이다.

REX' 필드(1010) - 이것은 REX' 필드의 나머지이고, 확장된 32 레지스터 세트의 상위 16 또는 하위 16 중 어느 하나를 인코딩하는데 이용될 수 있는 EVEX.V' 비트 필드(EVEX 바이트 3, 비트 [3] - V')이다. 이 비트는 비트 반전된 포맷으로 저장된다. 하위 16개의 레지스터를 인코딩하는데 1의 값이 이용된다. 다시 말하면, V'VVVV는 EVEX.V', EVEX.vvvv를 결합함으로써 형성된다.

기입 마스크 필드(1070)(EVEX 바이트 3, 비트 [2:0] - kkk) - 그것의 내용은 이전에 설명된 바와 같이 기입 마스크 레지스터들에서의 레지스터의 인덱스를 특정한다. 본 발명의 일 실시예에서, 특정 값 EVEX.kkk=000은 특정 명령어에 대해 어떠한 기입 마스크도 이용되지 않음을 암시하는 특수 거동을 갖는다(이것은 모두 1로 하드와이어드된 기입 마스크 또는 마스킹 하드웨어를 바이패스하는 하드웨어의 이용을 비롯한 다양한 방식들로 구현될 수 있음).

실제 오피코드 필드(1130)(바이트 4)는 오피코드 바이트로서 또한 공지된다. 오피코드의 일부는 이 필드에서 특정된다.

MOD R/M 필드(1140)(바이트 5)는 MOD 필드(1142), Reg 필드(1144) 및 R/M 필드(1146)를 포함한다. 이전에 설명된 바와 같이, MOD 필드(1142)의 내용은 메모리 액세스 연산들과 메모리 액세스 없음 연산들을 구분한다. Reg 필드(1144)의 역할은 2가지 상황으로 요약될 수 있다: 목적지 레지스터 피연산자 또는 소스 레지스터 피연산자 중 어느 하나를 인코딩하는 상황, 또는 오피코드 확장으로서 취급되고, 임의의 명령어 피연산자를 인코딩하는데 이용되지 않는 상황. R/M 필드(1146)의 역할은 다음의 것을 포함할 수 있다: 메모리 어드레스를 참조하는 명령어 피연산자를 인코딩하는 것, 또는 목적지 레지스터 피연산자 또는 소스 레지스터 피연산자를 인코딩하는 것.

SIB(Scale, Index, Base) 바이트(바이트 6) - 이전에 설명된 바와 같이, 스케일 필드(1050)의 내용은 메모리 어드레스 생성을 위해 이용된다. SIB.xxx(1154) 및 SIB.bbb(1156) - 이들 필드들의 내용은 이전에 레지스터 인덱스들 Xxxx 및 Bbbb와 관련하여 언급되었다.

변위 필드(1062A)(바이트 7-10) - MOD 필드(1142)가 10을 포함할 때, 바이트 7-10은 변위 필드(1062A)이고, 이것은 레거시 32-비트 변위(disp32)와 동일하게 작동하며, 바이트 그래뉼러티로 작동한다.

변위 인자 필드(1062B)(바이트 7) - MOD 필드(1142)가 01을 포함할 때, 바이트 7은 변위 인자 필드(1062B)이다. 이 필드의 위치는 바이트 그래뉼러티로 작동하는 레거시 x86 명령어 세트 8-비트 변위(disp8)의 위치와 동일하다. disp8이 부호 확장되기(sign extended) 때문에, 이것은 단지 -128과 127 바이트 오프셋들 사이를 어드레싱할 수 있고; 64 바이트 캐시 라인들에 관하여, disp8은 4개의 실제 유용한 값들인 -128, -64, 0 및 64로만 설정될 수 있는 8 비트를 이용하며; 더 큰 범위가 종종 필요하기 때문에, disp32가 이용되지만; disp32는 4 바이트를 요구한다. disp8 및 disp32에 반해, 변위 인자 필드(1062B)는 disp8의 재해석(reinterpretation)이고; 변위 인자 필드(1062B)를 이용할 때, 메모리 피연산자 액세스의 크기(N)로 승산된 변위 인자 필드의 내용에 의해 실제 변위가 결정된다. 이러한 타입의 변위는 disp8*N을 지칭된다. 이것은 평균 명령어 길이를 감소시킨다(훨씬 더 큰 범위를 갖는 변위에 대해 단일의 바이트가 이용됨). 이러한 압축된 변위는, 유효 변위가 메모리 액세스의 그래뉼러티의 배수이고, 그에 따라 어드레스 오프셋의 잉여 하위 비트들이 인코딩될 필요가 없다는 가정에 기초한다. 다시 말하면, 변위 인자 필드(1062B)는 레거시 x86 명령어 세트 8-비트 변위를 대체한다. 따라서, 변위 인자 필드(1062B)는 x86 명령어 세트 8-비트 변위와 동일한 방식으로 인코딩되고(따라서, ModRM/SIB 인코딩 규칙들에서의 변화 없음), 유일한 예외는 disp8이 disp8*N으로 오버로드된다는 것이다. 다시 말하면, 인코딩 규칙들 또는 인코딩 길이들에 있어서 어떠한 변경도 존재하지 않지만, (바이트-관련 어드레스 오프셋(byte-wise address offset)을 획득하기 위해 메모리 피연산자의 크기에 의해 변위를 스케일링할 필요가 있는) 하드웨어에 의한 변위 값의 해석에서만 변경이 존재한다.

즉시 필드(1072)는 이전에 설명된 바와 같이 동작한다.

전체 오피코드 필드

도 11b는 본 발명의 일 실시예에 따른 전체 오피코드 필드(1074)를 구성하는 특정 벡터 친화형 명령어 포맷(1100)의 필드들을 도시하는 블록도이다. 구체적으로, 전체 오피코드 필드(1074)는 포맷 필드(1040), 베이스 연산 필드(1042) 및 데이터 요소 폭(W) 필드(1064)를 포함한다. 베이스 연산 필드(1042)는 프리픽스 인코딩 필드(1125), 오피코드 맵 필드(1115) 및 실제 오피코드 필드(1130)를 포함한다.

레지스터 인덱스 필드

도 11c는 본 발명의 일 실시예에 따른 레지스터 인덱스 필드(1044)를 구성하는 특정 벡터 친화형 명령어 포맷(1100)의 필드들을 도시하는 블록도이다. 구체적으로, 레지스터 인덱스 필드(1044)는 REX 필드(1105), REX' 필드(1110), MODR/M.reg 필드(1144), MODR/M.r/m 필드(1146), VVVV 필드(1120), xxx 필드(1154) 및 bbb 필드(1156)를 포함한다.

증대 연산 필드

도 11d는 본 발명의 일 실시예에 따른 증대 연산 필드(1050)를 구성하는 특정 벡터 친화형 명령어 포맷(1100)의 필드들을 도시하는 블록도이다. 클래스(U) 필드(1068)가 0을 포함할 때에는, 이것은 EVEX.U0(클래스 A(1068A))을 나타내고; 1을 포함할 때에는, 이것은 EVEX.U1(클래스 B(1068B))을 나타낸다. U=0이고, MOD 필드(1142)가 11을 포함할 때(메모리 액세스 없음 연산을 나타냄), 알파 필드(1052)(EVEX 바이트 3, 비트 [7] - EH)는 rs 필드(1052A)로서 해석된다. rs 필드(1052A)가 1을 포함할 때(라운드(1052A.1)), 베타 필드(1054)(EVEX 바이트 3, 비트 [6:4] - SSS)는 라운드 제어 필드(1054A)로서 해석된다. 라운드 제어 필드(1054A)는 1 비트 SAE 필드(1056) 및 2 비트 라운드 연산 필드(1058)를 포함한다. rs 필드(1052A)가 0을 포함할 때(데이터 변환(1052A.2)), 베타 필드(1054)(EVEX 바이트 3, 비트 [6:4] - SSS)는 3 비트 데이터 변환 필드(1054B)로서 해석된다. U=0이고, MOD 필드(1142)가 00, 01 또는 10을 포함할 때(메모리 액세스 연산을 나타냄), 알파 필드(1052)(EVEX 바이트 3, 비트 [7] - EH)는 되찾기 힌트(EH) 필드(1052B)로서 해석되고, 베타 필드(1054)(EVEX 바이트 3, 비트 [6:4] - SSS)는 3 비트 데이터 조작 필드(1054C)로서 해석된다.

U=1일 때, 알파 필드(1052)(EVEX 바이트 3, 비트 [7] - EH)는 기입 마스크 제어(Z) 필드(1052C)로서 해석된다. U=1이고, MOD 필드(1142)가 11을 포함할 때(메모리 액세스 없음 연산을 나타냄), 베타 필드(1054)의 일부(EVEX 바이트 3, 비트 [4] - S₀)는 RL 필드(1057A)로서 해석되고; 그것이 1을 포함할 때(라운드(1057A.1)), 베타 필드(1054)의 나머지(EVEX 바이트 3, 비트 [6-5] - S_2-1)는 라운드 연산 필드(1059A)로서 해석되는 한편, RL 필드(1057A)가 0을 포함할 때(VSIZE(1057.A2)), 베타 필드(1054)의 나머지(EVEX 바이트 3, 비트 [6-5] - S_2-1)는 벡터 길이 필드(1059B)(EVEX 바이트 3, 비트 [6-5] - L_1-0)로서 해석된다. U=1이고, MOD 필드(1142)가 00, 01 또는 10을 포함할 때(메모리 액세스 연산을 나타냄), 베타 필드(1054)(EVEX 바이트 3, 비트 [6:4] - SSS)는 벡터 길이 필드(1059B)(EVEX 바이트 3, 비트 [6-5] - L_1-0) 및 브로드캐스트 필드(1057B)(EVEX 바이트 3, 비트 [4] - B)로서 해석된다.

예시적인 레지스터 아키텍처

도 12는 본 발명의 일 실시예에 따른 레지스터 아키텍처(1200)의 블록도이다. 도시된 실시예에서, 폭이 512 비트인 32개의 벡터 레지스터들(1210)이 존재하고; 이들 레지스터들은 zmm0 내지 zmm31로서 참조된다. 하위 16개의 zmm 레지스터들의 하위 256 비트는 레지스터들 ymm0-16에 오버레이된다. 하위 16개의 zmm 레지스터들의 하위 128 비트(ymm 레지스터들의 하위 128 비트)는 레지스터들 xmm0-15에 오버레이된다. 특정 벡터 친화형 명령어 포맷(1100)은 아래의 표에 예시된 바와 같이 이들 오버레이된 레지스터 파일에 대해 작용한다.

다시 말하면, 벡터 길이 필드(1059B)는 최대 길이와 하나 이상의 다른 더 짧은 길이 사이에서 선택하는데, 여기서 각각의 이러한 더 짧은 길이는 선행 길이의 1/2 길이이며; 벡터 길이 필드(1059B)를 갖지 않는 명령어 템플릿들은 최대 벡터 길이에 대해 작용한다. 또한, 일 실시예에서, 특정 벡터 친화형 명령어 포맷(1100)의 클래스 B 명령어 템플릿들은 패킹된 또는 스칼라 싱글/더블-정밀도 부동 소수점 데이터 및 패킹된 또는 스칼라 정수 데이터에 대해 작용한다. 스칼라 연산들은 zmm/ymm/xmm 레지스터에서의 최하위 데이터 요소 포지션에서 수행되는 연산들이고; 상위 데이터 요소 포지션들은 실시예에 따라 명령어 이전에 이들이 있었던 것과 동일하게 남겨지거나 또는 제로화된다.

기입 마스크 레지스터들(1215) - 도시된 실시예에서, 각각 64 비트 크기인 8개의 기입 마스크 레지스터(k0 내지 k7)가 존재한다. 대안적인 실시예에서, 기입 마스크 레지스터들(1215)은 크기가 16 비트이다. 이전에 설명된 바와 같이, 본 발명의 일 실시예에서, 벡터 마스크 레지스터 k0은 기입 마스크로서 이용될 수 없고; 통상적으로 k0을 나타내는 인코딩이 기입 마스크에 이용될 때, 이것은 0xFFFF의 하드와이어드 기입 마스크(hardwired write mask)를 선택하여, 그 명령어에 대한 기입 마스킹을 효과적으로 디스에이블한다.

범용 레지스터들(1225) - 도시된 실시예에서, 메모리 피연산자들을 어드레싱하기 위해 기존의 x86 어드레싱 모드들과 함께 이용되는 16개의 64-비트 범용 레지스터들이 존재한다. 이들 레지스터들은 RAX, RBX, RCX, RDX, RBP, RSI, RDI, RSP 및 R8 내지 R15라는 이름으로 참조된다.

MMX 패킹된 정수 플랫 레지스터 파일(packed integer flat register file)(1250)로 에일리어싱된(aliased) 스칼라 부동 소수점 스택 레지스터 파일(x87 스택)(1245) - 도시된 실시예에서, x87 스택은 x87 명령어 세트 확장을 이용하여 32/64/80-비트 부동 소수점 데이터에 대해 스칼라 부동 소수점 연산들을 수행하기 위해 이용되는 8-요소 스택인 한편; MMX 레지스터들은 MMX 레지스터들과 XMM 레지스터들 사이에 수행되는 일부 연산들을 위한 피연산자들을 유지할 뿐만 아니라 64-비트 패킹된 정수 데이터에 대해 연산들을 수행하기 위해 이용된다.

본 발명의 대안적인 실시예들은 더 넓거나 더 좁은 레지스터들을 이용할 수 있다. 부가적으로, 본 발명의 대안적인 실시예들은 더 많거나, 더 적거나 또는 상이한 레지스터 파일들 및 레지스터들을 이용할 수 있다.

예시적인 코어 아키텍처들, 프로세서들 및 컴퓨터 아키텍처들

프로세서 코어들은 상이한 프로세서들에서 상이한 목적들을 위해 상이한 방식들로 구현될 수 있다. 예를 들어, 이러한 코어들의 구현들은, 1) 범용 컴퓨팅을 위해 의도된 범용 순차 코어; 2) 범용 컴퓨팅을 위해 의도된 고성능 범용 비순차 코어; 3) 주로 그래픽 및/또는 과학(스루풋) 컴퓨팅을 위해 의도된 특수 목적 코어를 포함할 수 있다. 상이한 프로세서들의 구현들은, 1) 범용 컴퓨팅을 위해 의도된 하나 이상의 범용 순차 코어 및/또는 범용 컴퓨팅을 위해 의도된 하나 이상의 범용 비순차 코어를 포함하는 CPU; 및 2) 주로 그래픽 및/또는 과학(스루풋)을 위해 의도된 하나 이상의 특수 목적 코어를 포함하는 코프로세서를 포함할 수 있다. 이러한 상이한 프로세서들은 상이한 컴퓨터 시스템 아키텍처들을 초래하고, 이들 컴퓨터 시스템 아키텍처들은, 1) CPU와는 별개의 칩 상의 코프로세서; 2) CPU와 동일한 패키지에서의 별개의 다이 상의 코프로세서; 3) CPU와 동일한 다이 상의 코프로세서(이 경우, 이러한 코프로세서는 때때로 통합된 그래픽 및/또는 과학(스루풋) 로직과 같은 특수 목적 로직 또는 특수 목적 코어로 지칭됨); 및 4) 부가적인 기능성, 전술한 코프로세서 및 전술한 CPU(때때로 애플리케이션 코어(들) 또는 애플리케이션 프로세서(들)로 지칭됨)와 동일한 다이 상에 포함될 수 있는 시스템 온 칩을 포함할 수 있다. 다음에, 예시적인 코어 아키텍처들이 설명된 다음, 예시적인 프로세서들 및 컴퓨터 아키텍처들이 설명된다.

예시적인 코어 아키텍처들

순차 및 비순차 코어 블록도

도 13a는 본 발명의 실시예들에 따른 예시적인 순차 파이프라인 및 예시적인 레지스터 리네이밍, 비순차 발행/실행 파이프라인의 양쪽 모두를 도시하는 블록도이다. 도 13b는 본 발명의 실시예들에 따른 프로세서에 포함될 순차 아키텍처 코어의 예시적인 실시예 및 예시적인 레지스터 리네이밍, 비순차 발행/실행 아키텍처 코어의 양쪽 모두를 도시하는 블록도이다. 도 13a 및 도 13b에서의 실선 박스들은 순차 파이프라인 및 순차 코어를 예시하는 한편, 파선 박스들의 선택적인 추가는 레지스터 리네이밍, 비순차 발행/실행 파이프라인 및 코어를 예시한다. 순차 양태가 비순차 양태의 서브세트라는 것을 고려하여, 비순차 양태가 설명될 것이다.

도 13a에서, 프로세서 파이프라인(1300)은 페치 스테이지(1302), 길이 디코드 스테이지(1304), 디코드 스테이지(1306), 할당 스테이지(1308), 리네이밍 스테이지(1310), 스케줄링(디스패치 또는 발행으로도 알려져 있음) 스테이지(1312), 레지스터 판독/메모리 판독 스테이지(1314), 실행 스테이지(1316), 후기입(write back)/메모리 기입 스테이지(1318), 예외 핸들링 스테이지(1322) 및 커미트 스테이지(1324)를 포함한다.

도 13b는 실행 엔진 유닛(1350)에 연결된 프론트 엔드 유닛(1330) - 이들 양자는 메모리 유닛(1370)에 연결됨 - 을 포함하는 프로세서 코어(1390)를 도시한다. 코어(1390)는 RISC(reduced instruction set computing) 코어, CISC(complex instruction set computing) 코어, VLIW(very long instruction word) 코어, 또는 하이브리드 또는 대안적인 코어 타입일 수 있다. 다른 옵션으로서, 코어(1390)는, 예를 들어, 네트워크 또는 통신 코어, 압축 엔진, 코프로세서 코어, 범용 컴퓨팅 그래픽 처리 유닛(GPGPU: general purpose computing graphics processing unit) 코어, 그래픽 코어 등과 같은 특수 목적 코어일 수 있다.

프론트 엔드 유닛(1330)은 명령어 캐시 유닛(1334)에 연결된 분기 예측 유닛(1332)을 포함하고, 이 명령어 캐시 유닛은 명령어 변환 색인 버퍼(TLB: translation lookaside buffer)(1336)에 연결되고, 이 명령어 변환 색인 버퍼는 명령어 페치 유닛(1338)에 연결되고, 이 명령어 페치 유닛은 디코드 유닛(1340)에 연결된다. 디코드 유닛(1340)(또는 디코더)은 명령어들을 디코딩하고, 출력으로서 하나 이상의 마이크로연산들, 마이크로코드 엔트리 포인트들, 마이크로명령어들, 다른 명령어들, 또는 다른 제어 신호들을 생성할 수 있는데, 이들은 오리지널 명령어들로부터 디코딩되거나, 또는 다른 방식으로 오리지널 명령어들을 반영하거나 오리지널 명령어들로부터 도출된다. 디코드 유닛(1340)은 각종 상이한 메커니즘들을 이용하여 구현될 수 있다. 적합한 메커니즘들의 예들은 룩업 테이블들, 하드웨어 구현들, 프로그램가능 로직 어레이들(PLA들), 마이크로코드 판독 전용 메모리들(ROM들) 등을 포함하지만, 이에 제한되지는 않는다. 일 실시예에서, 코어(1390)는 (예를 들어, 디코드 유닛(1340)에서 또는 다른 방식으로 프론트 엔드 유닛(1330) 내에) 특정 매크로명령어들을 위한 마이크로코드를 저장하는 마이크로코드 ROM 또는 다른 매체를 포함한다. 디코드 유닛(1340)은 실행 엔진 유닛(1350)에서의 리네임/할당자 유닛(1352)에 연결된다.

실행 엔진 유닛(1350)은, 하나 이상의 스케줄러 유닛(들)(1356)의 세트 및 리타이어먼트 유닛(1354)에 연결된 리네임/할당자 유닛(1352)을 포함한다. 스케줄러 유닛(들)(1356)은, 예약 스테이션들, 중앙 명령어 윈도우 등을 비롯한 임의의 수의 상이한 스케줄러들을 나타낸다. 스케줄러 유닛(들)(1356)은 물리적 레지스터 파일(들) 유닛(들)(1358)에 연결된다. 물리적 레지스터 파일(들) 유닛들(1358) 각각은 하나 이상의 물리적 레지스터 파일을 나타내고, 이들 중 상이한 물리적 레지스터 파일들은 스칼라 정수, 스칼라 부동 소수점, 패킹된 정수, 패킹된 부동 소수점, 벡터 정수, 벡터 부동 소수점, 상태(예를 들어, 실행될 다음 명령어의 어드레스인 명령어 포인터) 등과 같은 하나 이상의 상이한 데이터 타입을 저장한다. 일 실시예에서, 물리적 레지스터 파일(들) 유닛(1358)은 벡터 레지스터 유닛, 기입 마스크 레지스터 유닛 및 스칼라 레지스터 유닛을 포함한다. 이들 레지스터 유닛들은 아키텍처 벡터 레지스터들, 벡터 마스크 레지스터들 및 범용 레지스터들을 제공할 수 있다. 물리적 레지스터 파일(들) 유닛(들)(1358)은, (예를 들어, 재정렬 버퍼(들) 및 리타이어먼트 레지스터 파일(들)을 이용하여; 미래 파일(들), 이력 버퍼(들) 및 리타이어먼트 레지스터 파일(들)을 이용하여; 레지스터 맵들 및 레지스터들의 풀을 이용하거나 하여) 레지스터 리네이밍 및 비순차 실행이 구현될 수 있는 다양한 방식들을 예시하기 위해서 리타이어먼트 유닛(1354)에 의해 중첩된다. 리타이어먼트 유닛(1354) 및 물리적 레지스터 파일(들) 유닛(들)(1358)은 실행 클러스터(들)(1360)에 연결된다. 실행 클러스터(들)(1360)는 하나 이상의 실행 유닛들(1362)의 세트 및 하나 이상의 메모리 액세스 유닛들(1364)의 세트를 포함한다. 실행 유닛들(1362)은 다양한 타입의 데이터(예를 들어, 스칼라 부동 소수점, 패킹된 정수, 패킹된 부동 소수점, 벡터 정수, 벡터 부동 소수점)에 대해 다양한 연산들(예를 들어, 시프트, 가산, 감산, 승산)을 수행할 수 있다. 일부 실시예들은 특정 기능들이나 기능들의 세트들에 전용인 다수의 실행 유닛을 포함할 수 있지만, 다른 실시예들은 단 하나의 실행 유닛, 또는 모두가 모든 기능을 수행하는 다수의 실행 유닛을 포함할 수 있다. 스케줄러 유닛(들)(1356), 물리적 레지스터 파일(들) 유닛(들)(1358) 및 실행 클러스터(들)(1360)는 가능하게는 복수개인 것으로 도시되어 있는데, 그 이유는 특정 실시예들이 특정 타입의 데이터/연산들에 대해 별개의 파이프라인들(예를 들어, 스칼라 정수 파이프라인, 스칼라 부동 소수점/패킹된 정수/패킹된 부동 소수점/벡터 정수/벡터 부동 소수점 파이프라인, 및/또는 자신의 스케줄러 유닛, 물리적 레지스터 파일(들) 유닛 및/또는 실행 클러스터를 각각 갖는 메모리 액세스 파이프라인 - 별개의 메모리 액세스 파이프라인의 경우에, 이 파이프라인의 실행 클러스터만이 메모리 액세스 유닛(들)(1364)을 갖는 특정 실시예들이 구현됨)을 생성하기 때문이다. 또한, 별개의 파이프라인들이 이용되는 경우, 이들 파이프라인들 중 하나 이상은 비순차 발행/실행일 수 있고, 나머지는 순차적일 수 있다는 것이 이해되어야 한다.

메모리 액세스 유닛들(1364)의 세트는 메모리 유닛(1370)에 연결되고, 이 메모리 유닛은 레벨 2(L2) 캐시 유닛(1376)에 연결되는 데이터 캐시 유닛(1374)에 연결된 데이터 TLB 유닛(1372)을 포함한다. 하나의 예시적인 실시예에서, 메모리 액세스 유닛들(1364)은 로드 유닛(load unit), 어드레스 스토어 유닛(store address unit) 및 데이터 스토어 유닛(store data unit)을 포함할 수 있으며, 이들 각각은 메모리 유닛(1370)에서의 데이터 TLB 유닛(1372)에 연결된다. 명령어 캐시 유닛(1334)은 메모리 유닛(1370)에서의 레벨 2(L2) 캐시 유닛(1376)에 또한 연결된다. L2 캐시 유닛(1376)은 하나 이상의 다른 레벨의 캐시에 그리고 궁극적으로는 메인 메모리에 연결된다.

예로서, 예시적인 레지스터 리네이밍, 비순차 발행/실행 코어 아키텍처는 다음과 같이 파이프라인(1300)을 구현할 수 있다: 1) 명령어 페치(1338)는 페치 및 길이 디코딩 스테이지들(1302 및 1304)을 수행하고; 2) 디코드 유닛(1340)은 디코드 스테이지(1306)를 수행하고; 3) 리네임/할당자 유닛(1352)은 할당 스테이지(1308) 및 리네이밍 스테이지(1310)를 수행하고; 4) 스케줄러 유닛(들)(1356)은 스케줄 스테이지(1312)를 수행하고; 5) 물리적 레지스터 파일(들) 유닛(들)(1358) 및 메모리 유닛(1370)은 레지스터 판독/메모리 판독 스테이지(1314)를 수행하고; 실행 클러스터(1360)는 실행 스테이지(1316)를 수행하고; 6) 메모리 유닛(1370) 및 물리적 레지스터 파일(들) 유닛(들)(1358)은 후기입/메모리 기입 스테이지(1318)를 수행하고; 7) 다양한 유닛들이 예외 핸들링 스테이지(1322)에 수반될 수 있고; 8) 리타이어먼트 유닛(1354) 및 물리적 레지스터 파일(들) 유닛(들)(1358)은 커미트 스테이지(1324)를 수행한다.

코어(1390)는 본 명세서에 설명된 명령어(들)를 비롯한 하나 이상의 명령어 세트들(예를 들어, (더 새로운 버전이 추가된 소정의 확장을 갖는) x86 명령어 세트; 캘리포니아주 서니베일에 있는 MIPS Technologies의 MIPS 명령어 세트; 캘리포니아주 서니베일에 있는 ARM Holdings의 (NEON과 같은 선택적인 부가 확장을 갖는) ARM 명령어 세트)을 지원할 수 있다. 일 실시예에서, 코어(1390)는 패킹된 데이터 명령어 세트 확장(예를 들어, AVX1, AVX2)을 지원하는 로직을 포함하며, 그에 따라 많은 멀티미디어 애플리케이션들에 의해 이용되는 연산들이 패킹된 데이터를 이용하여 수행되는 것을 허용한다.

코어는 (스레드들 또는 연산들의 2개 이상의 병렬 세트를 실행하는) 멀티스레딩을 지원할 수 있고, 시간 분할 멀티스레딩(time sliced multithreading), 동시적 멀티스레딩(단일의 물리적 코어는, 물리적 코어가 동시에 멀티스레딩하는 스레드들 각각에 대한 논리적 코어를 제공함), 또는 이들의 조합(예를 들어, 인텔® Hyperthreading 기술에서와 같이 시간 분할 페칭과 디코딩 및 그 이후의 동시적 멀티스레딩)을 비롯한 각종 방식들로 그렇게 할 수 있다는 것이 이해되어야 한다.

레지스터 리네이밍이 비순차 실행의 콘텍스트에서 설명되지만, 레지스터 리네이밍은 순차 아키텍처에서 이용될 수 있다는 것이 이해되어야 한다. 프로세서의 예시된 실시예가 별개의 명령어 및 데이터 캐시 유닛들(1334/1374) 및 공유 L2 캐시 유닛(1376)을 또한 포함하지만, 대안적인 실시예들은, 예를 들어 레벨 1(L1) 내부 캐시 또는 다중 레벨의 내부 캐시와 같이, 명령어들 및 데이터 양쪽 모두에 대한 단일의 내부 캐시를 가질 수 있다. 일부 실시예들에서, 시스템은, 코어 및/또는 프로세서의 외부에 있는 외부 캐시와 내부 캐시의 조합을 포함할 수 있다. 대안적으로, 모든 캐시는 코어 및/또는 프로세서의 외부에 있을 수 있다.

특정의 예시적인 순차 코어 아키텍처

도 14a 및 도 14b는 코어가 칩에서의 수개의 로직 블록들(동일한 타입 및/또는 상이한 타입의 다른 코어들을 포함함) 중 하나의 로직 블록인 보다 구체적인 예시적인 순차 코어 아키텍처의 블록도를 도시한다. 로직 블록들은, 애플리케이션에 따라, 일부 고정된 기능 로직, 메모리 I/O 인터페이스들 및 다른 필요한 I/O 로직과 고대역폭 상호접속 네트워크(예를 들어, 링 네트워크)를 통해 통신한다.

도 14a는 본 발명의 실시예들에 따른 단일 프로세서 코어를, 온-다이 상호접속 네트워크(1402)로의 그것의 접속 및 레벨 2(L2) 캐시의 그것의 로컬 서브세트(1404)와 함께 도시하는 블록도이다. 일 실시예에서, 명령어 디코더(1400)는 패킹된 데이터 명령어 세트 확장을 갖는 x86 명령어 세트를 지원한다. L1 캐시(1406)는 스칼라 유닛 및 벡터 유닛에 대한 캐시 메모리로의 낮은 레이턴시 액세스들을 허용한다. (설계를 단순화하기 위해) 일 실시예에서 스칼라 유닛(1408) 및 벡터 유닛(1410)은 별개의 레지스터 세트들(각각 스칼라 레지스터들(1412) 및 벡터 레지스터들(1414))을 이용하고, 이들 사이에 전달되는 데이터는 메모리에 기입된 다음, 레벨 1(L1) 캐시(1406)로부터 다시 판독되지만, 본 발명의 대안적인 실시예들은 상이한 접근법을 이용할 수 있다(예를 들어, 단일의 레지스터 세트를 이용하거나, 또는 기입 및 다시 판독되지 않고 2개의 레지스터 파일들 사이에서 데이터가 전달되는 것을 허용하는 통신 경로를 포함함).

L2 캐시의 로컬 서브세트(1404)는 프로세서 코어당 하나씩 별개의 로컬 서브세트들로 분할되는 글로벌 L2 캐시의 일부이다. 각각의 프로세서 코어는 L2 캐시의 그 자신의 로컬 서브세트(1404)에 대한 직접 액세스 경로를 갖는다. 프로세서 코어에 의해 판독된 데이터는 그것의 L2 캐시 서브세트(1404)에 저장되고, 다른 프로세서 코어들이 그들 자신의 로컬 L2 캐시 서브세트들에 액세스하는 것과 병렬로 신속하게 액세스될 수 있다. 프로세서 코어에 의해 기입된 데이터는 그 자신의 L2 캐시 서브세트(1404)에 저장되고, 필요한 경우에 다른 서브세트들로부터 플러싱된다. 링 네트워크는 공유 데이터에 대한 일관성(coherency)을 보장한다. 링 네트워크는 프로세서 코어들, L2 캐시들 및 다른 로직 블록들과 같은 에이전트들이 칩 내에서 서로 통신할 수 있게 하기 위해 양방향성이다. 각각의 링 데이터 경로는 방향당 1012 비트 폭이다.

도 14b는 본 발명의 실시예들에 따른 도 14a의 프로세서 코어의 일부의 확대도이다. 도 14b는 L1 캐시(1404)의 L1 데이터 캐시(1406A) 부분뿐만 아니라, 벡터 유닛(1410) 및 벡터 레지스터들(1414)에 관한 추가 상세를 포함한다. 구체적으로는, 벡터 유닛(1410)은 16-와이드 벡터 처리 유닛(VPU)(16-와이드 ALU(1428) 참조)인데, 이는 정수, 싱글-정밀도 부동 및 더블-정밀도 부동 명령어들 중 하나 이상을 실행한다. VPU는 스위즐 유닛(1420)을 이용한 레지스터 입력들의 스위즐링, 수치 변환 유닛들(1422A 및 1422B)을 이용한 수치 변환, 및 메모리 입력에 대한 복제 유닛(1424)을 이용한 복제를 지원한다. 기입 마스크 레지스터들(1426)은 결과적인 벡터 기입들의 프리디케이팅(predicating)을 허용한다.

통합된 메모리 제어기 및 그래픽스를 갖는 프로세서

도 15는 본 발명의 실시예들에 따른 하나보다 많은 코어를 가질 수 있고 통합된 메모리 제어기를 가질 수 있으며 통합된 그래픽스를 가질 수 있는 프로세서(1500)의 블록도이다. 도 15의 실선 박스들은, 단일 코어(1502A), 시스템 에이전트(1510), 하나 이상의 버스 제어기 유닛들(1516)의 세트를 갖는 프로세서(1500)를 예시하는 한편, 파선 박스들의 선택적인 추가는, 다수의 코어들(1502A 내지 1502N), 시스템 에이전트 유닛(1510)에서의 하나 이상의 통합된 메모리 제어기 유닛(들)(1514)의 세트 및 특수 목적 로직(1508)을 갖는 대안적인 프로세서(1500)를 예시한다.

따라서, 프로세서(1500)의 상이한 구현들은, 1) (하나 이상의 코어를 포함할 수 있는) 통합된 그래픽 및/또는 과학(스루풋) 로직인 특수 목적 로직(1508), 및 하나 이상의 범용 코어들(예를 들어, 범용 순차 코어들, 범용 비순차 코어들, 이 둘의 조합)인 코어들(1502A 내지 1502N)을 갖는 CPU; 2) 주로 그래픽 및/또는 과학(스루풋)을 위해 의도된 다수의 특수 목적 코어들인 코어들(1502A 내지 1502N)을 갖는 코프로세서; 및 3) 다수의 범용 순차 코어들인 코어들(1502A 내지 1502N)을 갖는 코프로세서를 포함할 수 있다. 따라서, 프로세서(1500)는 범용 프로세서, 코프로세서 또는 특수 목적 프로세서, 예를 들어, 네트워크 또는 통신 프로세서, 압축 엔진, 그래픽 프로세서, GPGPU(general purpose graphics processing unit), 고스루풋 MIC(many integrated core) 코프로세서(30개 이상의 코어를 포함함), 임베디드 프로세서 등일 수 있다. 프로세서는 하나 이상의 칩 상에 구현될 수 있다. 프로세서(1500)는, 예를 들어 BiCMOS, CMOS 또는 NMOS와 같은 다수의 프로세스 기술 중 임의의 것을 이용하여 하나 이상의 기판 상에 구현될 수 있고/있거나 그 일부일 수 있다.

메모리 계층구조는, 코어들 내의 하나 이상의 레벨의 캐시, 하나 이상의 공유 캐시 유닛들(1506)의 세트, 및 통합된 메모리 제어기 유닛들(1514)의 세트에 연결된 외부 메모리(도시되지 않음)를 포함한다. 공유 캐시 유닛들(1506)의 세트는, 레벨 2(L2), 레벨 3(L3), 레벨 4(L4) 또는 다른 레벨 캐시와 같은 하나 이상의 중간 레벨 캐시, 최종 레벨 캐시(LLC: last level cache) 및/또는 이들의 조합을 포함할 수 있다. 일 실시예에서 링 기반 상호접속 유닛(1512)은 통합된 그래픽 로직(1508), 공유 캐시 유닛들(1506)의 세트 및 시스템 에이전트 유닛(1510)/통합된 메모리 제어기 유닛(들)(1514)을 상호접속하지만, 대안적인 실시예들은 이러한 유닛들을 상호접속하기 위해 임의의 수의 잘 알려진 기술을 이용할 수 있다. 일 실시예에서, 하나 이상의 캐시 유닛들(1506)과 코어들(1502A 내지 1502N) 사이에 일관성이 유지된다.

일부 실시예들에서, 코어들(1502A 내지 1502N) 중 하나 이상은 멀티스레딩을 할 수 있다. 시스템 에이전트(1510)는 코어들(1502A 내지 1502N)을 조정하며 동작시키는 컴포넌트들을 포함한다. 시스템 에이전트 유닛(1510)은 예를 들어 전력 제어 유닛(PCU) 및 디스플레이 유닛을 포함할 수 있다. PCU는, 코어들(1502A 내지 1502N) 및 통합된 그래픽 로직(1508)의 전력 상태를 조절하기 위해 필요한 로직 및 컴포넌트들일 수 있거나 이들을 포함할 수 있다. 디스플레이 유닛은 하나 이상의 외부 접속된 디스플레이를 구동시키기 위한 것이다.

코어들(1502A 내지 1502N)은 아키텍처 명령어 세트에 관하여 동질적일 수도 있고 이질적일 수도 있는데; 즉, 코어들(1502A 내지 1502N) 중 2개 이상은 동일한 명령어 세트를 실행가능할 수 있는 한편, 다른 것들은 그 명령어 세트의 서브세트만을 또는 상이한 명령어 세트를 실행가능할 수 있다.

예시적인 컴퓨터 아키텍처들

도 16 내지 도 19는 예시적인 컴퓨터 아키텍처들의 블록도들이다. 랩톱들, 데스크톱들, 핸드헬드 PC들, 개인용 정보 단말기들, 엔지니어링 워크스테이션들, 서버들, 네트워크 디바이스들, 네트워크 허브들, 스위치들, 임베디드 프로세서들, 디지털 신호 프로세서들(DSP들), 그래픽 디바이스들, 비디오 게임 디바이스들, 셋톱 박스들, 마이크로컨트롤러들, 셀 폰들, 휴대용 미디어 플레이어들, 핸드헬드 디바이스들 및 다양한 다른 전자 디바이스들에 대하여 관련 기술분야에 공지된 다른 시스템 설계들 및 구성들도 또한 적합하다. 일반적으로, 본 명세서에 개시된 바와 같은 프로세서 및/또는 다른 실행 로직을 통합할 수 있는 매우 다양한 시스템들 또는 전자 디바이스들이 일반적으로 적합하다.

이하 도 16을 참조하면, 본 발명의 일 실시예에 따른 시스템(1600)의 블록도가 도시되어 있다. 시스템(1600)은 제어기 허브(1620)에 연결된 하나 이상의 프로세서(1610, 1615)를 포함할 수 있다. 일 실시예에서, 제어기 허브(1620)는 그래픽 메모리 제어기 허브(GMCH)(1690) 및 입/출력 허브(IOH)(1650)(이들은 별개의 칩들 상에 있을 수 있음)를 포함하고; GMCH(1690)는, 메모리(1640) 및 코프로세서(1645)에 연결되는 메모리 및 그래픽 제어기들을 포함하고; IOH(1650)는 입/출력(I/O) 디바이스들(1660)을 GMCH(1690)에 연결한다. 대안적으로, 메모리 및 그래픽 제어기들 중 하나 또는 양쪽 모두는 (본 명세서에 설명되는 바와 같이) 프로세서 내에 통합되고, 메모리(1640) 및 코프로세서(1645)는 IOH(1650)와 단일 칩에 있는 제어기 허브(1620) 및 프로세서(1610)에 직접 연결된다.

부가적인 프로세서들(1615)의 선택적인 속성은 도 16에서 파선들로 표시되어 있다. 각각의 프로세서(1610, 1615)는 본 명세서에 설명된 처리 코어들 중 하나 이상을 포함할 수 있으며, 프로세서(1500)의 소정의 버전일 수 있다.

메모리(1640)는 예를 들어 DRAM(dynamic random access memory), PCM(phase change memory) 또는 이 둘의 조합일 수 있다. 적어도 하나의 실시예에서, 제어기 허브(1620)는, FSB(frontside bus)와 같은 다분기 버스(multi-drop bus), QPI(QuickPath Interconnect)와 같은 점대점 인터페이스, 또는 유사한 접속(1695)을 통해, 프로세서(들)(1610, 1615)와 통신한다.

일 실시예에서, 코프로세서(1645)는, 예를 들어, 고스루풋 MIC 프로세서, 네트워크 또는 통신 프로세서, 압축 엔진, 그래픽 프로세서, GPGPU, 임베디드 프로세서 등과 같은 특수 목적 프로세서이다. 일 실시예에서, 제어기 허브(1620)는 통합된 그래픽 가속기를 포함할 수 있다.

아키텍처, 마이크로아키텍처, 열, 전력 소모 특성 등을 포함하는 다양한 성능 메트릭(metrics of merit)에 관하여 물리적 자원들(1610, 1615) 사이에 각종 차이가 존재할 수 있다.

일 실시예에서, 프로세서(1610)는 일반 타입의 데이터 처리 연산들을 제어하는 명령어들을 실행한다. 명령어들 내에는 코프로세서 명령어들이 임베딩될 수 있다. 프로세서(1610)는 부착된 코프로세서(1645)에 의해 실행되어야 하는 타입인 것으로서 이들 코프로세서 명령어들을 인식한다. 따라서, 프로세서(1610)는, 코프로세서(1645)에 대해, 코프로세서 버스 또는 다른 상호접속부 상에서 이들 코프로세서 명령어들(또는 코프로세서 명령어들을 나타내는 제어 신호들)을 발행한다. 코프로세서(들)(1645)는 수신된 코프로세서 명령어들을 수락하여 실행한다.

이하 도 17를 참조하면, 본 발명의 실시예에 따른 제1의 보다 구체적인 예시적인 시스템(1700)의 블록도가 도시되어 있다. 도 17에 도시된 바와 같이, 멀티프로세서 시스템(1700)은 점대점 상호접속 시스템이고, 점대점 상호접속부(1750)를 통해 연결되는 제1 프로세서(1770) 및 제2 프로세서(1780)를 포함한다. 프로세서들(1770 및 1780) 각각은 프로세서(1500)의 소정의 버전일 수 있다. 본 발명의 일 실시예에서, 프로세서들(1770 및 1780)은 각각 프로세서들(1610 및 1615)인 한편, 코프로세서(1738)는 코프로세서(1645)이다. 다른 실시예에서, 프로세서들(1770 및 1780)은 각각 프로세서(1610) 및 코프로세서(1645)이다.

프로세서들(1770 및 1780)은 각각 통합된 메모리 제어기(IMC) 유닛들(1772 및 1782)을 포함하는 것으로 도시되어 있다. 또한, 프로세서(1770)는 그 버스 제어기 유닛들의 일부로서 점대점(P-P) 인터페이스들(1776 및 1778)을 포함하고; 유사하게, 제2 프로세서(1780)는 P-P 인터페이스들(1786 및 1788)을 포함한다. 프로세서들(1770, 1780)은 점대점(P-P) 인터페이스 회로들(1778, 1788)을 이용하여 P-P 인터페이스(1750)를 통해 정보를 교환할 수 있다. 도 17에 도시된 바와 같이, IMC들(1772 및 1782)은 프로세서들을 각각의 메모리들, 즉 각각의 프로세서들에 로컬로 부착된 메인 메모리의 부분들일 수 있는 메모리(1732) 및 메모리(1734)에 연결한다.

프로세서들(1770, 1780) 각각은 점대점 인터페이스 회로들(1776, 1794, 1786, 1798)을 이용하여 개별적인 P-P 인터페이스들(1752, 1754)을 통해 칩셋(1790)과 정보를 교환할 수 있다. 선택적으로, 칩셋(1790)은 고성능 인터페이스(1739)를 통해 코프로세서(1738)와 정보를 교환할 수 있다. 일 실시예에서, 코프로세서(1738)는, 예를 들어, 고스루풋 MIC 프로세서, 네트워크 또는 통신 프로세서, 압축 엔진, 그래픽 프로세서, GPGPU, 임베디드 프로세서 등과 같은 특수 목적 프로세서이다.

공유 캐시(도시되지 않음)가 양쪽 프로세서들의 외부에 또는 어느 하나의 프로세서에 포함될 수 있지만, P-P 상호접속부를 통해 프로세서들과 접속되어, 프로세서가 저전력 모드에 들어가는 경우에 어느 하나의 프로세서 또는 양쪽 프로세서의 로컬 캐시 정보가 공유 캐시에 저장될 수 있게 된다.

칩셋(1790)은 인터페이스(1796)를 통해 제1 버스(1716)에 연결될 수 있다. 일 실시예에서, 제1 버스(1716)는 PCI(Peripheral Component Interconnect) 버스이거나, 또는 PCI Express 버스 또는 다른 제3세대 I/O 상호접속 버스와 같은 버스일 수 있지만, 본 발명의 범위는 이에 제한되지는 않는다.

도 17에 도시된 바와 같이, 제1 버스(1716)를 제2 버스(1720)에 연결하는 버스 브리지(1718)와 함께, 다양한 I/O 디바이스들(1714)이 제1 버스(1716)에 연결될 수 있다. 일 실시예에서, 코프로세서, 고스루풋 MIC 프로세서, GPGPU, (예를 들어, 그래픽 가속기 또는 디지털 신호 처리(DSP) 유닛과 같은) 가속기, 필드 프로그램가능 게이트 어레이 또는 임의의 다른 프로세서와 같은 하나 이상의 부가적인 프로세서(들)(1715)가 제1 버스(1716)에 연결된다. 일 실시예에서, 제2 버스(1720)는 LPC(low pin count) 버스일 수 있다. 일 실시예에서, 예를 들어, 키보드 및/또는 마우스(1722), 통신 디바이스들(1727), 및 명령어들/코드 및 데이터(1730)를 포함할 수 있는 디스크 드라이브나 다른 대용량 스토리지 디바이스와 같은 스토리지 유닛(1728)을 포함하는 다양한 디바이스들이 제2 버스(1720)에 연결될 수 있다. 또한, 오디오 I/O(1724)가 제2 버스(1720)에 연결될 수 있다. 다른 아키텍처들도 가능하다는 점에 유의한다. 예를 들어, 도 17의 점대점 아키텍처 대신에, 시스템은 다분기 버스 또는 다른 이러한 아키텍처를 구현할 수 있다.

이하 도 18를 참조하면, 본 발명의 실시예에 따른 제2의 보다 구체적인 예시적인 시스템(1800)의 블록도가 도시되어 있다. 도 17 및 도 18에서의 유사한 요소들은 유사한 참조 번호들을 지니며, 도 18의 다른 양태들을 모호하게 하는 것을 회피하기 위해서 도 18로부터 도 17의 특정 양태들이 생략되었다.

도 18은 프로세서들(1770, 1780)이 각각 통합된 메모리 및 I/O 제어 로직("CL")(1772 및 1782)을 포함할 수 있는 것을 도시한다. 따라서, CL(1772, 1782)은 통합된 메모리 제어기 유닛들을 포함하며, I/O 제어 로직을 포함한다. 도 18은 메모리들(1732, 1734)이 CL(1772, 1782)에 연결될 뿐만 아니라 I/O 디바이스들(1814)도 제어 로직(1772, 1782)에 연결되는 것을 도시한다. 레거시 I/O 디바이스들(1815)이 칩셋(1790)에 연결된다.

이하 도 19을 참조하면, 본 발명의 실시예에 따른 SoC(1900)의 블록도가 도시되어 있다. 도 15에서의 유사한 요소들은 유사한 참조 번호들을 지닌다. 또한, 파선 박스들은 더 진보된 SoC들에 대한 선택적인 특징들이다. 도 19에서, 상호접속 유닛(들)(1902)은, 하나 이상의 코어들(202A 내지 202N)의 세트 및 공유 캐시 유닛(들)(1506)을 포함하는 애플리케이션 프로세서(1910); 시스템 에이전트 유닛(1510); 버스 제어기 유닛(들)(1516); 통합된 메모리 제어기 유닛(들)(1514); 통합된 그래픽 로직, 이미지 프로세서, 오디오 프로세서 및 비디오 프로세서를 포함할 수 있는 하나 이상의 코프로세서들(1920)의 세트; SRAM(static random access memory) 유닛(1930); DMA(direct memory access) 유닛(1932); 및 하나 이상의 외부 디스플레이에 연결하기 위한 디스플레이 유닛(1940)에 연결된다. 일 실시예에서, 코프로세서(들)(1920)는, 예를 들어, 네트워크 또는 통신 프로세서, 압축 엔진, GPGPU, 고스루풋 MIC 프로세서, 임베디드 프로세서 등과 같은 특수 목적 프로세서를 포함한다.

본 명세서에 개시된 메커니즘들의 실시예들은 하드웨어, 소프트웨어, 펌웨어, 또는 이러한 구현 접근법들의 조합으로 구현될 수 있다. 본 발명의 실시예들은, 적어도 하나의 프로세서, 스토리지 시스템(휘발성 및 비휘발성 메모리 및/또는 스토리지 요소들을 포함함), 적어도 하나의 입력 디바이스 및 적어도 하나의 출력 디바이스를 포함하는 프로그램가능 시스템들 상에서 실행되는 컴퓨터 프로그램들 또는 프로그램 코드로서 구현될 수 있다.

도 17에 도시된 코드(1730)와 같은 프로그램 코드는 입력 명령어들에 적용되어, 본 명세서에 설명된 기능들을 수행하고 출력 정보를 생성할 수 있다. 출력 정보는 공지된 방식으로 하나 이상의 출력 디바이스에 적용될 수 있다. 이 애플리케이션을 위해, 처리 시스템은, 예를 들어, 디지털 신호 프로세서(DSP), 마이크로컨트롤러, 주문형 집적 회로(ASIC) 또는 마이크로프로세서와 같은 프로세서를 갖는 임의의 시스템을 포함한다.

프로그램 코드는 처리 시스템과 통신하기 위해 하이 레벨 절차형 또는 객체 지향형 프로그래밍 언어로 구현될 수 있다. 또한, 프로그램 코드는 요구되는 경우에 어셈블리 또는 머신 언어로 구현될 수 있다. 사실상, 본 명세서에 설명된 메커니즘들은 임의의 특정 프로그래밍 언어로 범위가 제한되지는 않는다. 임의의 경우에, 이 언어는 컴파일형 또는 해석형 언어일 수 있다.

적어도 하나의 실시예의 하나 이상의 양태는, 머신에 의해 판독될 때에 이 머신으로 하여금 본 명세서에 설명된 기술들을 수행하는 로직을 제조하게 하는, 프로세서 내의 다양한 로직을 나타내는 머신 판독가능 매체 상에 저장된 대표적인 명령어들에 의해 구현될 수 있다. "IP 코어들"로서 알려진 이러한 표현들은 유형의(tangible) 머신 판독가능 매체 상에 저장되고, 다양한 고객들 또는 제조 설비들에 공급되어, 로직 또는 프로세서를 실제로 제조하는 제조 머신들로 로딩될 수 있다.

이러한 머신 판독가능 저장 매체는, 하드 디스크들, 플로피 디스크들, 광학 디스크들, CD-ROM들(compact disk read-only memories), CD-RW들(compact disk rewritable's) 및 광자기 디스크들을 포함하는 임의의 다른 타입의 디스크, ROM들(read-only memories), RAM들(random access memories), 예컨대 DRAM들(dynamic random access memories), SRAM들(static random access memories), EPROM들(erasable programmable read-only memories), 플래시 메모리들, EEPROM들(electrically erasable programmable read-only memories), 상변화 메모리(PCM)와 같은 반도체 디바이스들, 자기 또는 광학 카드들, 또는 전자 명령어들을 저장하기에 적합한 임의의 다른 타입의 매체와 같은 저장 매체를 비롯하여, 머신 또는 디바이스에 의해 제조되거나 형성되는 제조물들의 비일시적인 유형의 배열들을 포함할 수 있지만, 이에 제한되지는 않는다.

따라서, 본 발명의 실시예들은, 명령어들을 포함하거나, 또는 본 명세서에 설명된 구조들, 회로들, 장치들, 프로세서들 및/또는 시스템 피처들을 정의하는 HDL(Hardware Description Language)과 같은 설계 데이터를 포함하는 비일시적인 유형의 머신 판독가능 매체를 또한 포함한다. 이러한 실시예들은 프로그램 제품들로 또한 언급될 수 있다.

에뮬레이션(2진 번역(binary translation), 코드 모핑 등을 포함함)

일부 경우에, 소스 명령어 세트로부터 타깃 명령어 세트로 명령어를 변환하기 위해 명령어 변환기가 이용될 수 있다. 예를 들어, 명령어 변환기는 명령어를 코어에 의해 처리될 하나 이상의 다른 명령어로 (예를 들어, 정적 2진 번역, 동적 번역(dynamic compilation)을 포함하는 동적 2진 번역을 이용하여) 번역하거나, 모핑하거나, 에뮬레이트하거나, 또는 다른 방식으로 변환할 수 있다. 명령어 변환기는 소프트웨어, 하드웨어, 펌웨어 또는 이들의 조합으로 구현될 수 있다. 명령어 변환기는 온 프로세서(on processor), 오프 프로세서(off processor), 또는 부분 온 및 부분 오프 프로세서(part on and part off processor)일 수 있다.

도 20은 본 발명의 실시예들에 따른 소스 명령어 세트에서의 2진 명령어들을 타깃 명령어 세트에서의 2진 명령어들로 변환하기 위한 소프트웨어 명령어 변환기의 이용을 대조하는 블록도이다. 도시된 실시예에서, 명령어 변환기는 소프트웨어 명령어 변환기이지만, 대안적으로 명령어 변환기는 소프트웨어, 펌웨어, 하드웨어 또는 이들의 다양한 조합으로 구현될 수 있다. 도 20은 하이 레벨 언어(2002)로 된 프로그램이 x86 컴파일러(2004)를 이용하여 컴파일링되어, 적어도 하나의 x86 명령어 세트 코어를 갖는 프로세서(2016)에 의해 본래 실행될 수 있는 x86 2진 코드(2006)를 생성할 수 있는 것을 도시한다. 적어도 하나의 x86 명령어 세트 코어를 갖는 프로세서(2016)는, 적어도 하나의 x86 명령어 세트 코어를 갖는 인텔 프로세서와 실질적으로 동일한 결과를 달성하기 위해서, (1) 인텔 x86 명령어 세트 코어의 명령어 세트의 상당부 또는 (2) 적어도 하나의 x86 명령어 세트 코어를 갖는 인텔 프로세서 상에서 실행되도록 되어 있는 오브젝트 코드 버전의 애플리케이션들 또는 다른 소프트웨어를 호환가능하게 실행하거나 또는 다른 방식으로 처리함으로써, 적어도 하나의 x86 명령어 세트 코어를 갖는 인텔 프로세서와 실질적으로 동일한 기능을 수행할 수 있는 임의의 프로세서를 나타낸다. x86 컴파일러(2004)는, 부가적인 링크 처리(linkage processing)를 갖거나 갖지 않고서 적어도 하나의 x86 명령어 세트 코어를 갖는 프로세서(2016) 상에서 실행될 수 있는 x86 2진 코드(2006)(예를 들어, 오브젝트 코드)를 생성하도록 동작가능한 컴파일러를 나타낸다. 유사하게, 도 20은 하이 레벨 언어(2002)로 된 프로그램이 대안적인 명령어 세트 컴파일러(2008)를 이용하여 컴파일링되어, 적어도 하나의 x86 명령어 세트 코어를 갖지 않는 프로세서(2014)(예를 들어, 캘리포니아주 서니베일에 있는 MIPS Technologies의 MIPS 명령어 세트를 실행하고/하거나 캘리포니아주 서니베일에 있는 ARM Holdings의 ARM 명령어 세트를 실행하는 코어들을 갖는 프로세서)에 의해 본래 실행될 수 있는 대안적인 명령어 세트 2진 코드(2010)를 생성할 수 있는 것을 도시한다. 명령어 변환기(2012)는, x86 2진 코드(2006)를, x86 명령어 세트 코어를 갖지 않는 프로세서(2014)에 의해 본래 실행될 수 있는 코드로 변환하는데 이용된다. 이러한 변환된 코드는 대안적인 명령어 세트 2진 코드(2010)와 동일할 가능성이 낮은데, 그 이유는 이것을 할 수 있는 명령어 변환기가 제조되기 어렵기 때문이다; 그러나, 변환된 코드는 일반 연산을 달성할 것이며, 대안적인 명령어 세트로부터의 명령어들로 이루어질 것이다. 따라서, 명령어 변환기(2012)는, 에뮬레이션, 시뮬레이션 또는 임의의 다른 프로세스를 통해, x86 명령어 세트 프로세서 또는 코어를 갖지 않는 프로세서 또는 다른 전자 디바이스가 x86 2진 코드(2006)를 실행하는 것을 허용하는 소프트웨어, 펌웨어, 하드웨어 또는 이들의 조합을 나타낸다.

도 2 또는 도 4 중 임의의 것에 대해 설명된 컴포넌트들, 특징들 및 상세들은 도 1, 도 3 및 도 5 중 임의의 것에서 또한 선택적으로 이용될 수 있다. 도 2, 도 7 또는 도 9 중 임의의 것에 대해 설명된 컴포넌트들, 특징들 및 상세들은 도 6 또는 도 9 중 임의의 것에서 또한 선택적으로 이용될 수 있다. 또한, 장치 중 임의의 것에 대해 본 명세서에서 설명된 컴포넌트들, 특징들 및 상세들은, 실시예들에서 이러한 장치에 의해 그리고/또는 이러한 장치를 이용하여 수행될 수 있는 본 명세서에 설명된 방법들 중 임의의 것에서 또한 선택적으로 이용될 수 있다.

본 설명 및 청구항들에서, "연결된(coupled)" 및/또는 "접속된(connected)"이라는 용어들은 그들의 파생어들과 함께 이용되었다. 이들 용어들은 서로에 대한 동의어로서 의도되지는 않는다고 이해되어야 한다. 오히려, 특정 실시예들에서, "접속된"은, 2개 이상의 요소가 서로 직접 물리적으로 또는 전기적으로 접촉하는 것을 나타내는데 이용될 수 있다. "연결된"은, 2개 이상의 요소가 직접 물리적으로 또는 전기적으로 접촉하는 것을 의미할 수 있다. 그러나, "연결된"은, 2개 이상의 요소가 서로 직접 접촉하지는 않지만 여전히 서로 상호작용하거나 협력하는 것을 또한 의미할 수 있다. 예를 들어, 실행 유닛은 하나 이상의 중간 컴포넌트를 통해 디코드 유닛 또는 레지스터와 연결될 수 있다. 도면들에서, 화살표들은 접속들 및 연결들을 나타내는데 이용된다.

본 설명 및 청구항들에서, "로직"이라는 용어가 이용되었을 수 있다. 본 명세서에서 이용된 바와 같이, 로직은 하드웨어, 펌웨어, 소프트웨어 또는 이들의 다양한 조합들을 포함할 수 있다. 로직의 예들은 집적 회로, 주문형 집적 회로, 아날로그 회로, 디지털 회로, 프로그램된 로직 디바이스, 명령어들을 포함한 메모리 디바이스 등을 포함한다. 일부 실시예들에서, 하드웨어 로직은 잠재적으로 다른 회로 컴포넌트들과 함께 트랜지스터들 및/또는 게이트들을 포함할 수 있다. 일부 실시예들에서, 이 로직은 컴포넌트, 유닛 또는 다른 모듈로서 구현될 수 있다.

전술한 설명에서, 실시예들의 철저한 이해를 제공하기 위해서 특정 상세들이 제시되었다. 그러나, 다른 실시예들은 이들 특정 상세 중 일부 없이 실시될 수 있다. 본 발명의 범위는 위에서 제공된 특정 예들에 의해서가 아니라 아래의 청구항들에 의해서만 결정되어야 한다. 다른 경우에, 본 설명의 이해를 모호하게 하는 것을 회피하기 위해서 잘 알려진 회로들, 구조들, 디바이스들 및 동작들은 블록도 형태로 또는 상세 없이 제시되었다.

다양한 동작들 및 방법들이 설명되었다. 이들 방법들 중 일부는 흐름도들에서 비교적 기본적인 형태로 설명되었지만, 선택적으로 방법들에 동작들이 부가되고/되거나 방법들로부터 동작들이 제거될 수 있다. 예를 들어, 명령어들을 처리하는 설명된 방법들에 부가적인 마이크로아키텍처 상세들이 부가될 수 있다. 또한, 동작들은 예시적인 실시예들에 따라 특정 순서로 설명되었지만, 그 특정 순서는 예시적이다. 대안적인 실시예들은 선택적으로 동작들을 상이한 순서로 수행하고, 특정 동작들을 결합하고, 특정 동작들을 중첩하거나 할 수 있다.

특정 동작들은 하드웨어 컴포넌트들에 의해 수행될 수 있거나, 또는 명령어들로 프로그램된 머신, 회로 또는 하드웨어 컴포넌트(예를 들어, 프로세서, 프로세서의 일부, 회로 등)가 동작들을 수행하는 것을 야기시키고/시키거나 초래하는데 이용될 수 있는 머신 실행가능 또는 회로 실행가능 명령어들로 구현될 수 있다. 또한, 동작들은 하드웨어와 소프트웨어의 조합에 의해 선택적으로 수행될 수 있다. 프로세서, 머신, 회로 또는 하드웨어는, 명령어를 실행 및/또는 처리하고, 명령어에 응답하여 결과를 저장하도록 동작가능한 특정 또는 특별 회로 또는 다른 로직(예를 들어, 펌웨어 및/또는 소프트웨어와 잠재적으로 결합되는 하드웨어)을 포함할 수 있다.

일부 실시예들은 머신 판독가능 매체를 포함하는 제조물(예를 들어, 컴퓨터 프로그램 제품)을 포함한다. 이 매체는 머신에 의해 판독가능한 형태로 정보를 제공하는, 예를 들어 저장하는 메커니즘을 포함할 수 있다. 머신 판독가능 매체는, 머신에 의해 실행되는 경우 그리고/또는 실행될 때 이 머신으로 하여금 본 명세서에 개시된 하나 이상의 동작들, 방법들 또는 기술들을 수행하게 하고/하거나 이 머신이 이들을 수행하는 것을 초래하도록 동작가능한 명령어 또는 명령어들의 시퀀스를 제공하거나 저장할 수 있다. 머신 판독가능 매체는 본 명세서에 개시된 명령어들의 실시예들 중 하나 이상을 제공, 예를 들어 저장할 수 있다.

일부 실시예들에서, 머신 판독가능 매체는 유형의 그리고/또는 비일시적인 머신 판독가능 저장 매체를 포함할 수 있다. 예를 들어, 유형의 그리고/또는 비일시적인 머신 판독가능 저장 매체는 플로피 디스켓, 광학 저장 매체, 광학 디스크, 광학 데이터 스토리지 디바이스, CD-ROM, 자기 디스크, 광자기 디스크, ROM(read only memory), PROM(programmable ROM), EPROM(erasable-and-programmable ROM), EEPROM(electrically-erasable-and-programmable ROM), RAM(random access memory), 정적 RAM(SRAM), 동적 RAM(DRAM), 플래시 메모리, 상변화 메모리, 상변화 데이터 스토리지 재료, 비휘발성 메모리, 비휘발성 데이터 스토리지 디바이스, 비일시적인 메모리, 비일시적인 데이터 스토리지 디바이스 등을 포함할 수 있다. 비일시적인 머신 판독가능 저장 매체는 일시 전파 신호(transitory propagated signal)로 구성되지 않는다.

적합한 머신들의 예들은 범용 프로세서들, 특수 목적 프로세서들, 명령어 처리 장치, 디지털 로직 회로들, 집적 회로들 등을 포함하지만, 이에 제한되지는 않는다. 적합한 머신들의 다른 예들은, 이러한 프로세서들, 명령어 처리 장치, 디지털 로직 회로들 또는 집적 회로들을 포함하는 컴퓨팅 디바이스들 및 다른 전자 디바이스들을 포함한다. 이러한 컴퓨팅 디바이스들 및 전자 디바이스들의 예들은 데스크톱 컴퓨터들, 랩톱 컴퓨터들, 노트북 컴퓨터들, 태블릿 컴퓨터들, 넷북들, 스마트폰들, 셀룰러 폰들, 서버들, 네트워크 디바이스들(예를 들어, 라우터들 및 스위치들), MID들(Mobile Internet devices), 미디어 플레이어들, 스마트 텔레비전들, 넷톱들, 셋톱 박스들 및 비디오 게임 제어기들을 포함하지만, 이에 제한되지는 않는다.

예를 들어 본 명세서 전체에 걸쳐 "일 실시예(one embodiment)", "실시예(an embodiment)", "하나 이상의 실시예(one or more embodiments)", "일부 실시예들(some embodiments)"에 대한 언급은, 특정 특징이 본 발명의 실시에 포함될 수 있지만 반드시 그러하도록 요구되지는 않는다는 것을 나타낸다. 유사하게, 본 설명에서, 본 개시물을 간소화하며 다양한 본 발명의 양태들의 이해를 돕기 위해, 다양한 특징들은 때때로 단일의 실시예, 도면 또는 그것의 설명에서 함께 그룹화된다. 그러나, 이러한 개시물의 방법은, 본 발명이 각각의 청구항에서 명백하게 기재되는 것보다 더 많은 특징들을 요구한다는 의도를 반영하는 것으로서 해석되어서는 안 된다. 오히려, 다음의 청구항들이 나타내는 바와 같이, 본 발명의 양태들은 단일의 개시된 실시예의 모든 특징보다 더 적은 특징에 있다. 따라서, 본 상세한 설명에 후속하는 청구항들은 이에 의해 본 상세한 설명에 명백하게 포함되고, 각각의 청구항은 본 발명의 별개의 실시예로서 자립한다.

예시적인 실시예들

다음의 예들은 추가의 실시예들에 관한 것이다. 이 예들에서의 구체사항들은 하나 이상의 실시예에서의 어디에서나 이용될 수 있다.

예 1은 프로세서인데, 이 프로세서는 복수의 패킹된 데이터 레지스터; 및 패킹된 가변 길이 코드 포인트 길이 결정 명령어를 디코드하는 디코드 유닛을 포함한다. 패킹된 가변 길이 코드 포인트 길이 결정 명령어는, 문자를 각각 표현하는 복수의 패킹된 가변 길이 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시한다. 패킹된 가변 길이 코드 포인트 길이 결정 명령어는 목적지 스토리지 위치를 또한 표시한다. 프로세서는, 디코드 유닛 및 패킹된 데이터 레지스터들과 연결된 실행 유닛을 또한 포함한다. 실행 유닛은, 패킹된 가변 길이 코드 포인트 길이 결정 명령어에 응답하여, 표시된 목적지 스토리지 위치에 결과 패킹된 데이터를 저장하고, 결과 패킹된 데이터는 복수의 패킹된 가변 길이 코드 포인트 각각에 대한 길이를 갖는다.

예 2는 예 1의 프로세서를 포함하는데, 선택적으로, 여기서 명령어는, 복수의 패킹된 UTF-8 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시한다.

예 3은 예 1의 프로세서를 포함하는데, 선택적으로, 여기서 명령어는, 가변 길이 코드 포인트들의 상이한 길이들 중 하나의 길이에 각각 대응하는 복수의 시그니처 패턴을 표시한다.

예 4는 예 3의 프로세서를 포함하는데, 여기서 실행 유닛은, 명령어에 응답하여, 복수의 시그니처 패턴 각각과 주어진 가변 길이 코드 포인트를 비교함으로써, 주어진 가변 길이 코드 포인트가 주어진 시그니처 패턴에 매칭되는 것을 결정하고, 실행 유닛은, 명령어에 응답하여, 주어진 가변 길이 코드 포인트에 대한 주어진 시그니처 패턴에 대응하는 길이를 목적지 스토리지 위치에 저장한다.

예 5는 예 3의 프로세서를 포함하는데, 여기서 명령어는, 복수의 시그니처 패턴을 갖는 제2 소스 패킹된 데이터를 표시하고, 명령어는, 복수의 시그니처 패턴 중 하나의 시그니처 패턴에 각각 대응하는 복수의 길이를 표시하는 즉시를 갖는다.

예 6은 예 5의 프로세서를 포함하는데, 여기서 복수의 시그니처 패턴은 4개의 상이한 시그니처 패턴을 포함하고, 즉시는 4개의 시그니처 패턴 중 상이한 시그니처 패턴의 대응하는 길이를 각각 표시하는 4개의 필드를 갖는다.

예 7은 예 3의 프로세서를 포함하는데, 여기서 시그니처 패턴들은, 아키텍처 레지스터가 아닌 프로세서의 비휘발성 메모리에 저장된다.

예 8은 예 1 내지 예 7 중 어느 하나의 프로세서를 포함하는데, 선택적으로, 여기서 실행 유닛은, 명령어에 응답하여, 목적지 스토리지 위치에 있어서, 제1 소스 패킹된 데이터에서의 대응하는 가변 길이 코드 포인트의 최하위 바이트와 동일한 상대 비트 포지션에 있는 바이트에 각각의 길이를 저장한다.

예 9는 예 8의 프로세서를 포함하는데, 여기서 실행 유닛은, 명령어에 응답하여, 목적지 스토리지 위치에 있어서, 제1 소스 패킹된 데이터에서의 대응하는 3 바이트 코드 포인트의 최하위 바이트와 동일한 상대 비트 포지션에 있는 주어진 바이트에 3 바이트를 나타내는 길이를 저장하고, 목적지 스토리지 위치에서 주어진 바이트보다 더 상위에 있는 2개의 상위의 연속적인 바이트들에 모두 0을 저장한다.

예 10은 예 1 내지 예 9 중 어느 하나의 프로세서를 포함하는데, 선택적으로, 여기서 실행 유닛은, 명령어에 응답하여, 목적지 스토리지 위치에 있어서, 제1 소스 패킹된 데이터의 불완전한 또는 무효한 가변 길이 코드 포인트들의 바이트들과 동일한 상대 비트 포지션들에 있는 바이트들에 모두 2진 1(all binary ones)을 저장한다.

예 11은 프로세서에 의해 수행되는 방법이다. 이 방법은 패킹된 가변 길이 코드 포인트 길이 결정 명령어를 수신하는 단계를 포함한다. 패킹된 가변 길이 코드 포인트 길이 결정 명령어는, 문자를 각각 표현하는 복수의 패킹된 가변 길이 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시하며, 목적지 스토리지 위치를 표시한다. 이 방법은, 패킹된 가변 길이 코드 포인트 길이 결정 명령어에 응답하여, 표시된 목적지 스토리지 위치에 결과 패킹된 데이터를 저장하는 단계를 포함한다. 결과 패킹된 데이터는 복수의 패킹된 가변 길이 코드 포인트 각각에 대한 길이를 갖는다.

예 12는 예 11의 방법을 포함하는데, 선택적으로, 여기서 수신하는 단계는, 복수의 패킹된 UTF-8 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시하는 명령어를 수신하는 단계를 포함한다.

예 13은 예 11의 방법을 포함하는데, 선택적으로, 여기서 수신하는 단계는, 가변 길이 코드 포인트들의 상이한 길이들 중 하나의 길이에 각각 대응하는 복수의 시그니처 패턴을 표시하는 명령어를 수신하는 단계를 포함한다.

예 14는 예 13의 방법을 포함하는데, 여기서 이 방법은, 복수의 시그니처 패턴 각각과 주어진 가변 길이 코드 포인트를 비교함으로써, 주어진 가변 길이 코드 포인트가 주어진 시그니처 패턴에 매칭되는 것을 결정하는 단계를 선택적으로 더 포함한다. 이 방법은, 주어진 가변 길이 코드 포인트에 대한 주어진 시그니처 패턴에 대응하는 길이를 목적지 스토리지 위치에 저장하는 단계를 또한 선택적으로 포함할 수 있다.

예 15는 예 13의 방법을 포함하는데, 여기서 수신하는 단계는, 복수의 시그니처 패턴을 갖는 제2 소스 패킹된 데이터를 표시하는 명령어를 수신하는 단계를 포함한다. 이 명령어는, 복수의 시그니처 패턴 중 하나의 시그니처 패턴에 각각 대응하는 복수의 길이를 표시하는 즉시를 선택적으로 가질 수 있다.

예 16은 예 15의 방법을 포함하는데, 여기서 복수의 시그니처 패턴은 4개의 상이한 시그니처 패턴을 포함한다. 선택적으로, 4개의 상이한 시그니처 패턴 각각은 적어도 128-비트 폭인 제2 소스 패킹된 데이터의 상이한 32-비트 데이터 요소에 저장될 수 있다. 선택적으로, 즉시는, 대응하는 길이를 표시하기 위해 4개의 시그니처 패턴 중 상이한 시그니처 패턴에 각각 대응하는 4개의 필드를 가질 수 있다.

예 17은 예 13의 방법을 포함하는데, 여기서 수신하는 단계는, 프로세서의 온-다이 비휘발성 메모리에 저장되는 시그니처 패턴들을 표시하는 명령어를 수신하는 단계를 포함한다.

예 18은 예 11 내지 예 17 중 어느 하나의 방법을 포함하는데, 선택적으로, 여기서 저장하는 단계는, 목적지 스토리지 위치에 있어서, 제1 소스 패킹된 데이터에서의 대응하는 가변 길이 코드 포인트의 최하위 바이트와 동일한 상대 비트 포지션에 있는 바이트에 각각의 길이를 저장하는 단계를 포함한다.

예 19는 예 18의 방법을 포함하는데, 여기서 저장하는 단계는, 목적지 스토리지 위치에 있어서, 제1 소스 패킹된 데이터에서의 대응하는 2 바이트 코드 포인트의 최하위 바이트와 동일한 상대 비트 포지션에 있는 주어진 바이트에 2 바이트를 나타내는 길이를 저장하는 단계를 포함한다. 선택적으로, 목적지 스토리지 위치에서 주어진 바이트보다 더 상위에 있는 상위의 연속적인 바이트에 모두 0이 저장될 수 있다.

예 20은 예 11 내지 예 19 중 어느 하나의 방법을 포함하는데, 선택적으로, 여기서 저장하는 단계는, 목적지 스토리지 위치에 있어서, 제1 소스 패킹된 데이터의 불완전한 또는 무효한 가변 길이 코드 포인트들의 바이트들과 동일한 상대 비트 포지션들에 있는 바이트들에 모두 1을 저장하는 단계를 포함한다.

예 21은 예 20의 방법을 포함하는데, 여기서 이 방법은, 하나 이상의 다른 명령어를 실행하여, 모두 1을 저장하며 불완전한 가변 길이 코드 포인트를 나타내는 최상위 바이트의 포지션을 결정하는 단계를 선택적으로 더 포함한다. 선택적으로, 최상위 바이트의 결정된 포지션이 이용되어, 가변 길이 코드 포인트들의 다른 인접 부분을 로딩할 수 있다.

예 22는 명령어들을 처리하는 시스템인데, 이 시스템은 상호접속부; 상호접속부와 연결된 프로세서; 및 상호접속부와 연결된 동적 랜덤 액세스 메모리(DRAM)를 포함한다. DRAM은 패킹된 가변 길이 코드 포인트 길이 결정 명령어를 갖는 트랜스코딩 알고리즘을 저장한다. 패킹된 가변 길이 코드 포인트 길이 결정 명령어는, 문자를 각각 표현하는 복수의 패킹된 가변 길이 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시한다. 패킹된 가변 길이 코드 포인트 길이 결정 명령어는 목적지 스토리지 위치를 표시한다. 패킹된 가변 길이 코드 포인트 길이 결정 명령어는, 프로세서에 의해 실행되는 경우, 이 프로세서로 하여금, 표시된 목적지 스토리지 위치에 결과 패킹된 데이터를 저장하는 것을 포함하는 동작들을 수행하게 하도록 동작가능하고, 결과 패킹된 데이터는 복수의 패킹된 가변 길이 코드 포인트 각각에 대한 길이를 갖는다.

예 23은 예 22의 시스템을 포함하는데, 여기서 명령어는 복수의 패킹된 UTF-8 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시한다. 선택적으로, 명령어는, UTF-8 코드 포인트들의 상이한 길이들 중 하나의 길이에 각각 대응하는 복수의 시그니처 패턴을 표시할 수 있다.

예 24는 비일시적인 머신 판독가능 저장 매체를 포함하는 제조물이다. 이 머신 판독가능 저장 매체는 패킹된 가변 길이 코드 포인트 길이 결정 명령어를 저장한다. 패킹된 가변 길이 코드 포인트 길이 결정 명령어는, 문자를 각각 표현하는 복수의 패킹된 가변 길이 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시할 수 있다. 패킹된 가변 길이 코드 포인트 길이 결정 명령어는 목적지 스토리지 위치를 표시할 수 있다. 패킹된 가변 길이 코드 포인트 길이 결정 명령어는, 머신에 의해 실행되는 경우, 이 머신으로 하여금, 표시된 목적지 스토리지 위치에 결과 패킹된 데이터를 저장하는 것을 포함하는 동작들을 수행하게 하고, 결과 패킹된 데이터는 복수의 패킹된 가변 길이 코드 포인트 각각에 대한 길이를 갖는다.

예 25는 예 24의 제조물을 포함하는데, 여기서 명령어는 UTF-8 코드 포인트들을 포함하는 제1 소스 패킹된 데이터를 표시한다. 선택적으로, 명령어는, UTF-8 코드 포인트들의 상이한 길이들 중 하나의 길이에 각각 대응하는 복수의 시그니처 패턴을 표시할 수 있다.

예 26은 프로세서에 의해 수행되는 방법이다. 이 방법은 패킹된 가변 길이 코드 포인트 문자 비트들 추출 명령어를 수신하는 단계를 포함한다. 패킹된 가변 길이 코드 포인트 문자 비트들 추출 명령어는, 문자를 각각 표현하는 복수의 패킹된 가변 길이 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시한다. 또한, 이 명령어는 제1 소스 패킹된 데이터로부터의 확인된 가변 길이 코드 포인트들의 패킹된 길이들을 갖는 제2 소스 패킹된 데이터를 표시하며, 목적지 스토리지 위치를 표시한다. 이 방법은, 패킹된 가변 길이 코드 포인트 문자 비트들 추출 명령어에 응답하여, 표시된 목적지 스토리지 위치에 결과 패킹된 데이터를 저장하는 단계를 포함한다. 결과 패킹된 데이터는 추출된 문자 비트들의 패킹된 세트들을 갖는다. 추출된 문자 비트들의 각각의 세트는 제1 소스 패킹된 데이터로부터의 확인된 가변 길이 코드 포인트들 중 상이한 가변 길이 코드 포인트에 대응한다. 추출된 문자 비트들의 각각의 세트는 가변 길이 코드 포인트들에 의해 표현된 문자를 결정하기에 충분할 수 있다.

예 27은 예 26의 방법을 포함하는데, 여기서 수신하는 단계는, 복수의 패킹된 UTF-8 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시하는 명령어를 수신하는 단계를 포함한다.

예 28은 예 26의 방법을 포함하는데, 여기서 수신하는 단계는, 가변 길이 코드 포인트들의 상이한 길이들 중 하나의 길이에 각각 대응하는 복수의 시그니처 패턴을 표시하는 명령어를 수신하는 단계를 포함한다.

예 29는 예 28의 방법을 포함하는데, 여기서 이 방법은, 제2 소스 패킹된 데이터로부터의 주어진 가변 길이 코드 포인트에 대응하는 길이를 이용함으로써 제1 소스 패킹된 데이터로부터의 주어진 가변 길이 코드 포인트에 대한 시그니처 패턴을 선택하는 단계를 선택적으로 더 포함한다. 이 방법은, 선택된 시그니처 패턴 및 주어진 가변 길이 코드 포인트에 대해 논리 연산을 수행함으로써 주어진 가변 길이 코드 포인트로부터 시그니처 비트들을 제거하는 단계를 또한 선택적으로 포함할 수 있다.

예 30은 예 28의 방법을 포함하는데, 여기서 수신하는 단계는, 프로세서의 비휘발성 메모리에 저장되는 시그니처 패턴들을 표시하는 명령어를 수신하는 단계를 포함한다.

예 31은 예 26 내지 예 30 중 어느 하나의 방법을 포함하는데, 여기서 수신하는 단계는, 제1 소스 패킹된 데이터의 4배의 비트 폭인 목적지 스토리지 위치를 표시하는 명령어를 수신하는 단계를 포함한다. 선택적으로, 추출된 문자 비트들의 세트들 각각은 목적지 스토리지 위치의 32-비트에 저장될 수 있다.

예 32는 예 26 내지 예 31 중 어느 하나의 방법을 포함하는데, 선택적으로, 여기서 제1 소스 패킹된 데이터는 적어도 128 비트이며, 목적지 스토리지 위치는 적어도 512 비트이다.

예 33은 예 26 내지 예 32 중 어느 하나의 방법을 포함하는데, 여기서 수신하는 단계는 제2 목적지 스토리지 위치를 표시하는 명령어를 수신하는 단계를 포함하고, 이 방법은, 추출되는 확인된 가변 길이 코드 포인트들의 개수를 제2 목적지 스토리지 위치에 저장하는 단계를 더 포함한다.

예 34는, 머신에 의해 실행되는 경우, 이 머신으로 하여금 예 13 내지 예 21 중 어느 하나의 방법을 수행하게 하는 명령어들을 저장하는 머신 판독가능 저장 매체이다.

예 35는 예 13 내지 예 21 중 어느 하나의 방법을 수행하는 장치이다.

예 36은 예 13 내지 예 21 중 어느 하나의 방법을 수행하는 수단을 포함하는 장치이다.

예 37은, 머신에 의해 실행되는 경우, 이 머신으로 하여금 예 26 내지 예 33 중 어느 하나의 방법을 수행하게 하는 명령어들을 저장하는 머신 판독가능 저장 매체이다.

예 38은 예 26 내지 예 33 중 어느 하나의 방법을 수행하는 장치이다.

예 39는 예 26 내지 예 33 중 어느 하나의 방법을 수행하는 수단을 포함하는 장치이다.

예 40은 실질적으로 본 명세서에 설명된 바와 같은 명령어를 실행하는 장치이다.

예 41은 실질적으로 본 명세서에 설명된 바와 같은 명령어를 수행하는 수단을 포함하는 장치이다.

Claims (30)

1. 명령어들을 처리하는 프로세서로서,
   복수의 패킹된 데이터 레지스터;
   패킹된 가변 길이 코드 포인트 길이 결정 명령어(packed variable length code point length determination instruction)를 디코드하는 디코드 유닛 - 상기 패킹된 가변 길이 코드 포인트 길이 결정 명령어는, 문자를 각각 표현하는 복수의 패킹된 가변 길이 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시하며, 상기 패킹된 가변 길이 코드 포인트 길이 결정 명령어는 목적지 스토리지 위치(destination storage location)를 표시함 -; 및
   상기 디코드 유닛 및 상기 패킹된 데이터 레지스터들과 연결된 실행 유닛 - 상기 실행 유닛은, 상기 패킹된 가변 길이 코드 포인트 길이 결정 명령어에 응답하여, 상기 표시된 목적지 스토리지 위치에 결과 패킹된 데이터를 저장하고, 상기 결과 패킹된 데이터는 상기 복수의 패킹된 가변 길이 코드 포인트 각각에 대한 길이를 가짐 -
   을 포함하는 프로세서.
2. 제1항에 있어서,
   상기 명령어는, 복수의 패킹된 UTF-8 코드 포인트를 갖는 상기 제1 소스 패킹된 데이터를 표시하는 프로세서.
3. 제1항에 있어서,
   상기 명령어는, 상기 가변 길이 코드 포인트들의 상이한 길이들 중 하나의 길이에 각각 대응하는 복수의 시그니처 패턴을 표시하는 프로세서.
4. 제3항에 있어서,
   상기 실행 유닛은, 상기 명령어에 응답하여, 상기 복수의 시그니처 패턴 각각과 주어진 가변 길이 코드 포인트를 비교함으로써, 상기 주어진 가변 길이 코드 포인트가 주어진 시그니처 패턴에 매칭되는 것을 결정하고, 상기 실행 유닛은, 상기 명령어에 응답하여, 상기 주어진 가변 길이 코드 포인트에 대한 상기 주어진 시그니처 패턴에 대응하는 길이를 상기 목적지 스토리지 위치에 저장하는 프로세서.
5. 제3항에 있어서,
   상기 명령어는, 상기 복수의 시그니처 패턴을 갖는 제2 소스 패킹된 데이터를 표시하고, 상기 명령어는, 상기 복수의 시그니처 패턴 중 하나의 시그니처 패턴에 각각 대응하는 복수의 길이를 표시하는 즉시(immediate)를 갖는 프로세서.
6. 제5항에 있어서,
   상기 복수의 시그니처 패턴은 4개의 상이한 시그니처 패턴을 포함하고, 상기 즉시는 상기 4개의 시그니처 패턴 중 상이한 시그니처 패턴의 대응하는 길이를 각각 표시하는 4개의 필드를 갖는 프로세서.
7. 제3항에 있어서,
   상기 시그니처 패턴들은, 아키텍처 레지스터가 아닌 상기 프로세서의 비휘발성 메모리에 저장되는 프로세서.
8. 제1항에 있어서,
   상기 실행 유닛은, 상기 명령어에 응답하여, 상기 목적지 스토리지 위치에 있어서, 상기 제1 소스 패킹된 데이터에서의 대응하는 가변 길이 코드 포인트의 최하위 바이트와 동일한 상대 비트 포지션에 있는 바이트에 각각의 길이를 저장하는 프로세서.
9. 제8항에 있어서,
   상기 실행 유닛은, 상기 명령어에 응답하여, 상기 목적지 스토리지 위치에 있어서, 상기 제1 소스 패킹된 데이터에서의 대응하는 3 바이트 코드 포인트의 최하위 바이트와 동일한 상대 비트 포지션에 있는 주어진 바이트에 3 바이트를 나타내는 길이를 저장하고, 상기 목적지 스토리지 위치에서 상기 주어진 바이트보다 더 상위에 있는 2개의 상위의 연속적인 바이트들에 모두 0(all zeros)을 저장하는 프로세서.
10. 제1항에 있어서,
    상기 실행 유닛은, 상기 명령어에 응답하여, 상기 목적지 스토리지 위치에 있어서, 상기 제1 소스 패킹된 데이터의 불완전한 또는 무효한 가변 길이 코드 포인트들의 바이트들과 동일한 상대 비트 포지션들에 있는 바이트들에 모두 2진 1(all binary ones)을 저장하는 프로세서.
11. 명령어를 처리하기 위해 프로세서에 의해 수행되는 방법으로서,
    패킹된 가변 길이 코드 포인트 길이 결정 명령어를 수신하는 단계 - 상기 패킹된 가변 길이 코드 포인트 길이 결정 명령어는, 문자를 각각 표현하는 복수의 패킹된 가변 길이 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시하며, 목적지 스토리지 위치를 표시함 -; 및
    상기 패킹된 가변 길이 코드 포인트 길이 결정 명령어에 응답하여, 상기 표시된 목적지 스토리지 위치에 결과 패킹된 데이터를 저장하는 단계 - 상기 결과 패킹된 데이터는 상기 복수의 패킹된 가변 길이 코드 포인트 각각에 대한 길이를 가짐 -
    를 포함하는 방법.
12. 제11항에 있어서,
    수신하는 단계는, 복수의 패킹된 UTF-8 코드 포인트를 갖는 상기 제1 소스 패킹된 데이터를 표시하는 상기 명령어를 수신하는 단계를 포함하는 방법.
13. 제11항에 있어서,
    수신하는 단계는, 상기 가변 길이 코드 포인트들의 상이한 길이들 중 하나의 길이에 각각 대응하는 복수의 시그니처 패턴을 표시하는 상기 명령어를 수신하는 단계를 포함하는 방법.
14. 제13항에 있어서,
    상기 복수의 시그니처 패턴 각각과 주어진 가변 길이 코드 포인트를 비교함으로써, 상기 주어진 가변 길이 코드 포인트가 주어진 시그니처 패턴에 매칭되는 것을 결정하는 단계; 및
    상기 주어진 가변 길이 코드 포인트에 대한 상기 주어진 시그니처 패턴에 대응하는 길이를 상기 목적지 스토리지 위치에 저장하는 단계
    를 더 포함하는 방법.
15. 제13항에 있어서,
    수신하는 단계는, 상기 복수의 시그니처 패턴을 갖는 제2 소스 패킹된 데이터를 표시하며, 상기 복수의 시그니처 패턴 중 하나의 시그니처 패턴에 각각 대응하는 복수의 길이를 표시하는 즉시를 갖는 상기 명령어를 수신하는 단계를 포함하는 방법.
16. 제15항에 있어서,
    상기 복수의 시그니처 패턴은 4개의 상이한 시그니처 패턴을 포함하고, 상기 4개의 상이한 시그니처 패턴 각각은 적어도 128-비트 폭인 상기 제2 소스 패킹된 데이터의 상이한 32-비트 데이터 요소에 저장되고, 상기 즉시는, 대응하는 길이를 표시하기 위해 상기 4개의 시그니처 패턴 중 상이한 시그니처 패턴에 각각 대응하는 4개의 필드를 갖는 방법.
17. 제13항에 있어서,
    수신하는 단계는, 상기 프로세서의 온-다이 비휘발성 메모리에 저장되는 상기 시그니처 패턴들을 표시하는 상기 명령어를 수신하는 단계를 포함하는 방법.
18. 제11항에 있어서,
    저장하는 단계는, 상기 목적지 스토리지 위치에 있어서, 상기 제1 소스 패킹된 데이터에서의 대응하는 가변 길이 코드 포인트의 최하위 바이트와 동일한 상대 비트 포지션에 있는 바이트에 각각의 길이를 저장하는 단계를 포함하는 방법.
19. 제18항에 있어서,
    저장하는 단계는, 상기 목적지 스토리지 위치에 있어서, 상기 제1 소스 패킹된 데이터에서의 대응하는 2 바이트 코드 포인트의 최하위 바이트와 동일한 상대 비트 포지션에 있는 주어진 바이트에 2 바이트를 나타내는 길이를 저장하고, 상기 목적지 스토리지 위치에서 상기 주어진 바이트보다 더 상위에 있는 상위의 연속적인 바이트에 모두 0을 저장하는 단계를 포함하는 방법.
20. 제11항에 있어서,
    저장하는 단계는, 상기 목적지 스토리지 위치에 있어서, 상기 제1 소스 패킹된 데이터의 불완전한 또는 무효한 가변 길이 코드 포인트들의 바이트들과 동일한 상대 비트 포지션들에 있는 바이트들에 모두 1을 저장하는 단계를 포함하는 방법.
21. 제20항에 있어서,
    하나 이상의 다른 명령어를 실행하여, 모두 1을 저장하며 불완전한 가변 길이 코드 포인트를 나타내는 최상위 바이트의 포지션을 결정하는 단계; 및
    상기 최상위 바이트의 결정된 포지션을 이용하여, 가변 길이 코드 포인트들의 다른 인접 부분을 로딩하는 단계
    를 더 포함하는 방법.
22. 명령어들을 처리하는 시스템으로서,
    상호접속부(interconnect);
    상기 상호접속부와 연결된 프로세서; 및
    상기 상호접속부와 연결된 동적 랜덤 액세스 메모리(DRAM)
    를 포함하고,
    상기 DRAM은 패킹된 가변 길이 코드 포인트 길이 결정 명령어를 갖는 트랜스코딩 알고리즘을 저장하고, 상기 패킹된 가변 길이 코드 포인트 길이 결정 명령어는, 문자를 각각 표현하는 복수의 패킹된 가변 길이 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시하고, 상기 패킹된 가변 길이 코드 포인트 길이 결정 명령어는 목적지 스토리지 위치를 표시하고, 상기 패킹된 가변 길이 코드 포인트 길이 결정 명령어는, 상기 프로세서에 의해 실행되는 경우, 상기 프로세서로 하여금, 상기 표시된 목적지 스토리지 위치에 결과 패킹된 데이터를 저장하는 것을 포함하는 동작들을 수행하게 하도록 동작가능하고, 상기 결과 패킹된 데이터는 상기 복수의 패킹된 가변 길이 코드 포인트 각각에 대한 길이를 갖는 시스템.
23. 제22항에 있어서,
    상기 명령어는 복수의 패킹된 UTF-8 코드 포인트를 갖는 상기 제1 소스 패킹된 데이터를 표시하고, 상기 명령어는, 상기 UTF-8 코드 포인트들의 상이한 길이들 중 하나의 길이에 각각 대응하는 복수의 시그니처 패턴을 표시하는 시스템.
24. 패킹된 가변 길이 코드 포인트 길이 결정 명령어를 저장하는 비일시적 머신 판독가능 저장 매체로서,
    상기 패킹된 가변 길이 코드 포인트 길이 결정 명령어는, 문자를 각각 표현하는 복수의 패킹된 가변 길이 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시하며, 상기 패킹된 가변 길이 코드 포인트 길이 결정 명령어는 목적지 스토리지 위치를 표시하고,
    상기 패킹된 가변 길이 코드 포인트 길이 결정 명령어는, 머신에 의해 실행되는 경우, 상기 머신으로 하여금
    상기 표시된 목적지 스토리지 위치에 결과 패킹된 데이터를 저장하는 동작을 포함하는 동작들을 수행하게 하고,
    상기 결과 패킹된 데이터는 상기 복수의 패킹된 가변 길이 코드 포인트 각각에 대한 길이를 갖는, 비일시적 머신 판독가능 저장 매체.
25. 제24항에 있어서,
    상기 명령어는 UTF-8 코드 포인트들을 포함하는 상기 제1 소스 패킹된 데이터를 표시하고, 상기 명령어는 상기 UTF-8 코드 포인트들의 상이한 길이들 중 하나의 길이에 각각 대응하는 복수의 시그니처 패턴을 표시하는, 비일시적 머신 판독가능 저장 매체.
26. 명령어들을 처리하는 프로세서로서,
    복수의 패킹된 데이터 레지스터;
    명령어를 디코드하는 디코드 유닛 - 상기 명령어는, 문자를 각각 표현하는 복수의 패킹된 가변 길이 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시하며, 상기 명령어는 목적지 스토리지 위치를 표시함 -; 및
    상기 디코드 유닛 및 상기 패킹된 데이터 레지스터들과 연결된 실행 유닛 - 상기 실행 유닛은, 상기 명령어에 응답하여, 상기 표시된 목적지 스토리지 위치에 결과 패킹된 데이터를 저장하고, 상기 결과 패킹된 데이터는 상기 복수의 패킹된 가변 길이 코드 포인트 각각에 대한 길이를 가짐 -
    을 포함하는 프로세서.
27. 제26항에 있어서,
    상기 명령어는, 복수의 패킹된 UTF-8 코드 포인트를 갖는 상기 제1 소스 패킹된 데이터를 표시하는 프로세서.
28. 명령어들을 처리하는 프로세서로서,
    복수의 패킹된 데이터 레지스터;
    명령어를 디코드하는 디코드 유닛 - 상기 명령어는, 문자를 각각 표현하는 복수의 패킹된 가변 길이 코드 포인트를 갖는 제1 소스 패킹된 데이터를 표시하며, 상기 명령어는 목적지 스토리지 위치를 표시함 -; 및
    상기 디코드 유닛 및 상기 패킹된 데이터 레지스터들과 연결된 실행 유닛 - 상기 실행 유닛은, 상기 명령어에 응답하여, 상기 표시된 목적지 스토리지 위치에 결과 패킹된 데이터를 저장하고, 상기 결과 패킹된 데이터는 상기 제1 소스 패킹된 데이터의 상기 복수의 패킹된 가변 길이 코드 포인트 각각에 대한 길이를 표시하는 비트들을 가짐 -
    을 포함하는 프로세서.
29. 제28항에 있어서,
    상기 실행 유닛은 상기 명령어에 응답하여 상기 복수의 패킹된 가변 길이 코드 포인트를 트랜스코딩하지 않는 프로세서.
30. 제28항에 있어서,
    상기 결과 패킹된 데이터는 상기 복수의 패킹된 가변 길이 코드 포인트를 포함하지 않는 프로세서.

Images