KR101778097B1 - 액정표시장치 - Google Patents

Abstract

본 발명은 액정표시장치에 관한 것이다. 본 발명의 액정표시장치는 게이트 라인들과 데이터 라인들의 교차에 의해 정의되는 다수의 픽셀들과, 상기 픽셀들 각각의 공통전극에 공통전압을 공급하는 공통전압 라인들을 포함하는 표시패널; 데이터 전압을 상기 데이터 라인들에 공급하는 데이터 구동부; 상기 데이터 전압에 동기되는 게이트 펄스를 상기 게이트 라인들에 순차적으로 공급하는 게이트 구동부; 및 상기 공통전압 라인들을 통해 상기 공통전극에 공통전압을 공급하는 공통전압 공급부를 포함하고, 상기 공통전압 라인들은 m(m은 2 이상의 자연수) 개의 블록으로 분할된 것을 특징으로 한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시장치에 관한 것이다.

액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 액정표시장치는 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기, 옥내외 광고 표시장치 등으로 광범위하게 이용되고 있다. 액정표시장치는 액정셀에 인가되는 전계를 제어하여 백라이트 유닛으로부터 입사되는 빛을 변조함으로써 화상을 표시한다.

도 1은 액정표시장치의 픽셀을 보여주는 회로도이다. 도 1을 참조하면, 게이트 라인(G)으로부터 공급되는 게이트 펄스에 의해 스캔 트랜지스터(T)가 턴-온되면, 데이터 라인(D)의 데이터 전압이 액정셀(Clc)의 화소 전극(pe)에 충전된다. 액정셀(Clc)의 액정은 화소 전극(pe)에 충전된 데이터 전압과 공통 전극(ce)의 공통전압 사이의 전압 차에 따라 화상을 표시한다. 액정셀(Clc)의 액정의 열화를 방지하기 위해, 픽셀들 각각에 정극성과 부극성의 데이터 전압을 교대로 인가하는 인버전(inversion) 구동방식이 사용된다. 인버전 구동방식은 정극성과 부극성의 데이터 전압을 프레임마다 교대로 인가하는 프레임 인버전 방식, 정극성과 부극성의 데이터 전압을 라인(또는 컬럼)마다 교대로 인가하는 라인(또는 컬럼) 인버전 방식, 정극성과 부극성의 데이터 전압을 도트마다 교대로 인가하는 도트 인버전 방식이 알려져 있다.

도 2는 라인 인버전 방식을 나타내는 도면이고, 도 3은 라인 인버전 방식에서 데이터 전압과 공통전압의 스윙을 보여주는 도면이다. 도 2를 참조하면, 라인 인버전 방식에서 기수 라인들이 정극성의 데이터 전압(Vdata)을 공급받는 경우, 우수 라인들은 부극성의 데이터 전압(Vdata)을 공급받는다. 기수 라인들이 부극성의 데이터 전압(Vdata)을 공급받는 경우, 우수 라인들은 정극성의 데이터 전압(Vdata)을 공급받는다. 도 3을 참조하면, 라인 인버전 방식에서 데이터 전압(Vdata)의 스윙 폭을 줄이기 위해 공통전압(Vcom)을 데이터 전압(Vdata)과 반대로 스윙시킨다. 하지만, 이러한 교류 구동으로 인해, 도 1과 같이 데이터 라인(D)과 공통전압 라인(Vcom Line) 사이의 기생용량(C_dc)이 커지게 되는 문제가 발생하게 된다. 또한, 데이터 라인(D)과 공통전압 라인(Vcom Line) 사이의 기생용량으로 인하여 소비전력이 커지는 문제가 있다.

본 발명은 데이터 라인과 공통전압 라인 사이의 기생용량을 줄일 수 있는 액정표시장치를 제공한다.

본 발명의 액정표시장치는 게이트 라인들과 데이터 라인들의 교차에 의해 정의되는 다수의 픽셀들과, 상기 픽셀들 각각의 공통전극에 공통전압을 공급하는 공통전압 라인들을 포함하는 표시패널; 데이터 전압을 상기 데이터 라인들에 공급하는 데이터 구동부; 상기 데이터 전압에 동기되는 게이트 펄스를 상기 게이트 라인들에 순차적으로 공급하는 게이트 구동부; 및 상기 공통전압 라인들을 통해 상기 공통전극에 공통전압을 공급하는 공통전압 공급부를 포함하고, 상기 공통전압 라인들은 m(m은 2 이상의 자연수) 개의 블록으로 분할된 것을 특징으로 한다.

본 발명은 표시패널에 공급되는 공통전압 라인을 m(m은 2 이상의 자연수) 개의 블록으로 분할하고, 제m 블록의 공통전압 라인들 각각에 게이트 펄스가 공급되는 기간에 동기하여, 제m 블록의 공통전압 라인들을 교류로 구동한다. 그 결과, 본 발명은 데이터 라인과 공통전압 라인 사이의 기생용량을 줄일 수 있고, 이로 인해 소비전력을 줄일 수 있다.

도 1은 액정표시장치의 픽셀을 보여주는 회로도이다.
도 2는 라인 인버전 방식을 나타내는 도면이다.
도 3은 라인 인버전 방식에서 데이터 전압과 공통전압의 스윙을 보여주는 도면이다.
도 4는 본 발명의 실시예에 따른 액정표시장치를 개략적으로 나타내는 블록도이다.
도 5는 본 발명의 실시예에 따른 표시패널을 상세히 보여주는 도면이다.
도 6은 도 5의 표시패널에 1 프레임 기간 동안 인가되는 게이트 펄스와 공통전압을 보여주는 파형도이다.
도 7은 도 6의 교류 구동 기간 동안에 데이터 전압과 공통전압의 스윙을 보여주는 도면이다.
도 8a 및 도 8b는 도 7의 정극성과 부극성 상태에서 데이터 라인과 공통전압 라인 사이의 기생용량을 보여주는 도면이다.
도 9는 도 8의 직류 구동 기간 동안에 데이터 전압과 공통전압의 스윙을 보여주는 도면이다.
도 10a 및 도 10b는 도 9의 정극성과 무극성 상태에서 데이터 라인과 공통전압 라인 사이의 기생용량을 보여주는 도면이다.
도 11은 종래기술과 본 발명의 소비전력을 보여주는 표이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다.

도 4는 본 발명의 실시예에 따른 액정표시장치를 개략적으로 나타내는 블록도이다. 도 4를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(10), 게이트 구동부(110), 데이터 구동부(120), 타이밍 콘트롤러(130), 및 호스트 시스템(140) 등을 포함한다.

표시패널(10)은 타이밍 콘트롤러(130)의 제어 하에 영상을 표시한다. 표시패널(10)은 박막트랜지스터(Thin Film Transistor: 이하, "TFT"라 함) 기판과 컬러필터 기판을 포함한다. TFT 기판과 컬러필터 기판 사이에는 액정층이 형성된다. TFT 기판 상에는 하부 유리기판 상에 데이터 라인(D)들과 게이트 라인(G)들(또는 스캔 라인들)이 상호 교차되도록 형성되고, 데이터 라인(D)들과 게이트 라인(G)들에 의해 정의된 셀영역들에 액정셀들이 매트릭스 형태로 배치된다. 데이터 라인(D)들과 게이트 라인(G)들의 교차부에 형성된 TFT는 게이트 라인(G)으로부터의 게이트 펄스에 응답하여 데이터 라인(D)들을 경유하여 공급되는 데이터전압을 액정셀의 화소 전극에 전달하게 된다. 이를 위하여, TFT의 게이트 전극은 게이트 라인(G)에 접속되며, 소스 전극은 데이터 라인(D)에 접속된다. TFT의 드레인 전극은 액정셀의 화소 전극 및 스토리지 캐패시터(Storage Capacitor)에 접속된다. 스토리지 캐패시터는 화소 전극에 전달된 데이터 전압을 다음 데이터 전압이 들어올 때까지 일정시간 동안 유지해주는 기능을 한다. 화소 전극과 대향하는 공통 전극에는 공통전압이 공급된다.

컬러필터 기판은 상부 유리기판 상에 형성된 블랙매트릭스, 컬러필터를 포함한다. 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극과 함께 하부 유리기판 상에 형성된다.

표시패널(10)의 상부 유리기판에는 상부 편광판이 부착되고, 하부 유리기판에는 하부 편광판이 부착된다. 상부 편광판의 광투과축과 하부 편광판의 광투과축은 직교된다. 또한, 상부 유리기판과 하부 유리기판에는 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 표시패널(10)의 상부 유리기판과 하부 유리기판 사이에는 액정층의 셀갭(cell gap)을 유지하기 위한 스페이서가 형성된다. 표시패널(10)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다.

표시패널(10)이 액정표시소자로 구현되는 경우, 백라이트 유닛(20)이 필요하다. 백라이트 유닛(20)은 백라이트 유닛 구동부로부터 공급되는 구동전류에 따라 점등하는 광원, 도광판(또는 확산판), 다수의 광학시트 등을 포함한다. 백라이트 유닛(20)은 직하형(direct type) 백라이트 유닛, 또는 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. 백라이트 유닛(20)의 광원들은 HCFL(Hot Cathode Fluorescent Lamp), CCFL(Cold Cathode Fluorescent Lamp), EEFL(External Electrode Fluorescent Lamp), LED(Light Emitting Diode) 중 어느 하나의 광원 또는 두 종류 이상의 광원들을 포함할 수 있다.

백라이트 유닛 구동부는 백라이트 유닛(20)의 광원들을 점등시키기 위한 구동전류를 발생한다. 백라이트 유닛 구동부는 타이밍 콘트롤러(130)의 제어 하에 광원들에 공급되는 구동전류를 온/오프(ON/OFF)한다. 타이밍 콘트롤러(130)는 호스트 시스템(140)으로부터 입력되는 글로벌/로컬 디밍신호(DIM)에 따라 백라이트 휘도와 점등 타이밍을 조정한 백라이트 제어 데이터를 SPI(Serial Peripheral Interface) 데이터 포맷으로 백라이트 유닛 구동부에 출력한다.

데이터 구동부(120)는 다수의 소스 드라이브 집적회로(Integrated Circuit, IC)들을 포함한다. 소스 드라이브 IC들은 타이밍 콘트롤러(130)로부터 입력되는 영상 데이터(RGB)를 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압들을 발생한다. 소스 드라이브 IC들로부터 출력되는 정극성/부극성 아날로그 데이터전압들은 표시패널(10)의 데이터 라인(D)들에 공급된다.

게이트 구동부(110)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 출력 버퍼 등을 각각 포함하는 다수의 게이트 드라이브 IC들을 포함한다. 게이트 구동부(110)는 타이밍 콘트롤러의 제어 하에 데이터 전압에 동기되는 게이트 펄스를 표시패널(10)의 게이트라인(G)들에 순차적으로 공급한다.

타이밍 콘트롤러(130)는 호스트 시스템(140)으로부터 출력된 영상 데이터(RGB)와 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE), 클럭 신호(CLK) 등의 타이밍 신호들에 기초하여 게이트 구동부 제어신호를 게이트 구동부(110)로 출력하고, 데이터 구동부 제어신호를 데이터 구동부(120)로 출력한다. 게이트 구동부 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 및 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트 펄스의 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 구동부(110)의 출력 타이밍을 제어한다.

데이터 구동부 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE), 극성제어신호(POL) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동부(120)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터 구동부(120)의 샘플링 동작을 제어하는 클럭신호이다. 데이터 구동부(120)에 입력될 디지털 비디오 데이터가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격으로 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다. 극성제어신호(POL)는 데이터 구동부(120)로부터 출력되는 데이터전압의 극성을 L(L은 자연수) 수평기간 주기로 반전시킨다. 소스 출력 인에이블신호(SOE)는 데이터 구동부(120)의 출력 타이밍을 제어한다.

호스트 시스템(140)은 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 영상 데이터(RGB)를 타이밍 콘트롤러(130)에 공급한다. 또한, 호스트 시스템(140)은 타이밍 신호들(Vsync, Hsync, DE, CLK)을 타이밍 콘트롤러(130)에 공급한다.

공통전압 공급부(150)는 표시패널(10)의 공통전압 라인들을 통해 픽셀들 각각의 공통전극에 공통전압을 공급한다. 공통전압 공급부(150)는 타이밍 콘트롤러(130)로부터 타이밍 신호를 입력받고, 타이밍 신호에 기초하여 표시패널(10)에 공급되는 공통전압을 제어한다. 공통전압 공급부(150)에 대한 자세한 설명은 도 5를 결부하여 후술한다.

도 5는 본 발명의 실시예에 따른 표시패널의 일부와 공통전압 구동부를 보여주는 도면이다. 도 5를 참조하면, 표시패널(10)은 게이트 라인(G)과 데이터 라인(D)의 교차에 의해 정의되는 픽셀(P)들을 포함한다. 픽셀(P)들 각각의 액정셀(Clc)의 화소 전극은 게이트 라인(G)으로부터 공급되는 게이트 펄스에 의해 스캔 트랜지스터(T1)가 턴-온되면, 데이터 라인(D)의 데이터 전압으로 충전된다. 액정셀(Clc)의 공통전극은 공통전압 라인(Vcom_Line)을 통해 공급되는 공통전압으로 충전된다. 액정셀(Clc)의 액정은 화소 전극에 충전된 데이터 전압과 공통전극에 충전된 공통전압 사이의 전압 차에 따라 화상을 표시한다.

표시패널(10)에는 제1 내지 제4n(n은 자연수) 게이트 라인(G1~G4n)이 존재하고, 제1 내지 제4n 공통전압 라인(Vcom1~Vcom4n)이 존재한다. 제1 내지 제4n 공통전압 라인은 m(m은 2 이상의 자연수) 개의 블록으로 분할될 수 있다. 도 5에서, 제1 내지 제4n 공통전압 라인(Vcom1~Vcom4n)은 제1 내지 제4 블록(BL1~BL4)들로 분할된 것을 중심으로 설명하였으나, 이에 한정되지 않음에 주의하여야 한다.

제1 블록(BL1)은 제1 내지 제n 공통전압 라인(Vcom1~Vcomn)을 포함하고, 제2 블록(BL2)은 제n+1 내지 제2n 공통전압 라인(Vcomn+1~Vcom2n)을 포함한다. 제3 블록(BL3)은 제2n+1 내지 제3n 공통전압 라인(Vcom2n+1~Vcom3n)을 포함하고, 제4 블록(BL4)은 제3n+1 내지 제4n 공통전압 라인(Vcom3n+1~Vcom4n)을 포함한다.

공통전압 구동부(150)는 제1 내지 제4 블록(BL1~BL4)들 각각에 공통전압을 공급한다. 공통전압 공급부(150)는 타이밍 콘트롤러(130)로부터 타이밍 신호를 입력받고, 타이밍 신호에 기초하여 제1 내지 제4 블록(BL1~BL4)들 각각에 공급되는 공통전압을 제어한다. 이하에서, 도 5 및 도 6을 결부하여 공통전압 공급부(150)의 공통전압 공급에 대하여 상세히 살펴본다.

도 6은 도 5의 표시패널에 1 프레임 기간 동안 인가되는 게이트 펄스와 공통전압을 보여주는 파형도이다. 도 5 및 도 6을 참조하면, 1 프레임 기간은 교류 구동 기간(A 기간)과 직류 구동 기간(B 기간)을 포함한다. 공통전압 구동부(150)는 제1 내지 제4 블록(BL1~BL4)들 각각의 교류 구동 기간(A 기간)에 하이 레벨 전압과 로우 레벨 전압을 교대로 인가하고, 직류 구동 기간(B 기간)에 로우 레벨 전압을 인가한다. 하이 레벨 전압과 로우 레벨 전압의 전압 차는 화이트 계조의 전압에 해당한다. 화이트 계조는 디지털 영상 데이터를 8비트의 그레이 스케일(Gray Scale)로 표현하였을 때, 가장 높은 계조인 G255 계조를 의미한다. 또한, 본 발명은 제1 내지 제4n 공통전압 라인(Vcom1~Vcom4n)을 제1 내지 제4 블록(BL1~BL4)들로 분할된 것을 중심으로 설명하므로, 제1 내지 제4 블록(BL1~BL4)들 각각의 교류 구동 기간(A 기간)은 1/4 프레임 기간에 해당하고, 직류 구동 기간(B 기간)은 3/4 프레임 기간에 해당한다.

공통전압 구동부(150)는 제1 내지 제4 블록(BL1~BL4)들 각각의 블록에 게이트 펄스가 공급되는 기간 동안에만 교류 구동을 하고, 그 이외의 기간 동안에는 직류 구동을 한다. 예를 들어, 공통전압 구동부(150)는 제1 내지 제n 게이트 펄스(GP1~GPn)가 공급되는 기간 동안 제1 블록(BL1)의 공통전압 라인들에 하이 레벨 전압과 로우 레벨 전압을 교대로 인가한다. 공통전압 구동부(150)는 제1 내지 제n 게이트 펄스(GP1~GPn)가 공급되는 기간 이외의 기간 동안에는 제1 블록(BL1)의 공통전압 라인들에 로우 레벨 전압을 인가한다. 공통전압 구동부(150)는 제n+1 내지 제2n 게이트 펄스(GPn+1~GP2n)가 공급되는 기간 동안 제2 블록(BL2)의 공통전압 라인들에 하이 레벨 전압과 로우 레벨 전압을 교대로 인가한다. 공통전압 구동부(150)는 제n+1 내지 제2n 게이트 펄스(GPn+1~GP2n)가 공급되는 기간 이외의 기간 동안에는 제2 블록(BL2)의 공통전압 라인들에 로우 레벨 전압을 인가한다.

도 7은 도 6의 교류 구동 기간 동안에 데이터 전압과 공통전압의 스윙을 보여주는 도면이다. 도 8a 및 도 8b는 도 7의 정극성과 부극성 상태에서 데이터 라인과 공통전압 라인 사이의 기생용량을 보여주는 도면이다.

도 7을 참조하면, 라인 인버전 방식에서 데이터 전압(Vdata)의 스윙 폭을 줄이기 위해 공통전압(Vcom)을 데이터 전압(Vdata)과 반대로 스윙시킨다. 기수(홀수) 수평기간 동안 공통전압 라인(Vcom Line)에는 Vp가 인가되고, 데이터 라인(D)에는 0V가 인가된다. 즉, 기수 수평기간 동안 데이터 전압(Vdata)과 공통전압(Vcom) 사이의 전압 차가 -Vp만큼 발생하므로, 무극성 상태가 된다. 우수(짝수) 수평기간 동안 공통전압 라인(Vcom Line)에는 0V가 인가되고, 데이터 라인(D)에는 Vp가 인가된다. 즉, 우수 수평기간 동안 데이터 전압(Vdata)과 공통전압(Vcom) 사이의 전압 차가 +Vp만큼 발생하므로, 정극성 상태가 된다. 도 7에서, 데이터 전압(Vdata)과 공통전압(Vcom) 사이의 전압 차가 화이트 계조의 전압(Vp)을 갖도록, 데이터 전압(Vdata)은 정극성의 전압(Vp)과 부극성의 전압(0V)을 교대로 인가된 것을 중심으로 설명하였다.

도 8a를 참조하면, 정극성 상태에서 데이터 전압(Vdata)은 Vp이고, 공통전압(Vcom)은 0V이며, 데이터 라인과 공통 전압 라인 사이의 기생용량(Cdc, 이하 '기생용량'이라 칭함)의 제1 전극(e1)에는 Q 전하량이 대전되고, 제2 전극(e2)에는 -Q 전하량이 대전된다. 도 8b를 참조하면, 부극성 상태에서 데이터 전압(Vdata)은 0V이고, 공통전압(Vcom)은 Vp이며, 기생용량(Cdc)의 제1 전극(e1)에는 -Q 전하량이 대전되고, 제2 전극(e2)에는 Q 전하량이 대전된다.

정극성 상태에서 부극성 상태로 바뀔 때 기생용량(Cdc)에 의해 소모되는 에너지는 수학식 1과 같다. 정극성 상태에서 부극성 상태로 바뀔 때, 기생용량(Cdc)의 제2 전극(e2)의 전하량은 -Q 전하량에서 Q 전하량으로 2Q 만큼 상승하고, 공통전압(Vcom)이 0V에서 V_P로 상승하기 때문이다.

수학식 1에서, E₁은 정극성 상태에서 부극성 상태로 바뀔 때 기생용량(Cdc)에 의해 소모되는 에너지, Q는 전하량, Vp는 화이트 계조에 해당하는 데이터 전압(Vdata)과 공통전압(Vcom)의 전압 차를 의미한다.

또한, 부극성 상태에서 정극성 상태로 바뀔 때 기생용량(Cdc)에 의해 소모되는 에너지는 수학식 2와 같다. 부극성 상태에서 정극성 상태로 바뀔 때, 기생용량(Cdc)의 제1 전극(e1)의 전하량은 -Q 전하량에서 Q 전하량으로 2Q 만큼 상승하고, 데이터 전압(Vdata)이 0V에서 V_P로 상승하기 때문이다.

수학식 2에서, E₂는 부극성 상태에서 정극성 상태로 바뀔 때 기생용량(Cdc)에 의해 소모되는 에너지, Q는 전하량, Vp는 화이트 계조에 해당하는 데이터 전압(Vdata)과 공통전압(Vcom)의 전압 차를 의미한다.

2 수평기간 동안 기생용량(Cdc)에 의해 소모되는 에너지는 정극성 상태에서 부극성 상태로 바뀔 때 소모되는 에너지와 부극성 상태에서 정극성 상태로 바뀔 때 소모되는 에너지의 합이 되며, 이는 수학식 3과 같다.

수학식 3에서, E₃는 2 수평기간 동안 기생용량(Cdc)에 의해 소모되는 에너지를 의미한다. 이때, 소비전력은 에너지와 프레임 주파수의 곱으로 표현할 수 있으므로, 1 프레임 기간 동안 기생용량(Cdc)에 의해 소비되는 전력은 최종적으로 수학식 4와 같다.

수학식 4에서, P는 소비전력, C_dc는 데이터 라인(D)과 공통전압 라인(Vcom Line) 사이의 기생용량, f는 프레임 주파수를 의미한다. 수학식 4는 1 프레임 기간 동안 기생용량(Cdc)에 의해 소비되는 전력이므로, 교류 구동 기간(A 기간) 동안 기생용량(Cdc)에 의해 소비되는 전력은 최종적으로 수학식 5와 같다. 도 6에서, 교류 구동 기간(A 기간)은 1/4 프레임 기간에 해당함은 이미 앞에서 설명하였다.

도 9는 도 6의 직류 구동 기간 동안에 데이터 전압과 공통전압의 스윙을 보여주는 도면이다. 도 10a 및 도 10b는 도 9의 정극성과 무극성 상태에서 데이터 라인과 공통전압 라인 사이의 기생용량을 보여주는 도면이다.

도 9를 참조하면, 공통전압 공급부(150)는 도 6의 직류 구동 기간(B 기간) 동안에 로우 레벨 전압을 공통전압(Vcom)으로 인가한다. 기수 수평기간 동안 데이터 라인(D)과 공통전압 라인(Vcom Line) 각각에는 0V가 인가된다. 즉, 기수 수평기간 동안 데이터 전압(Vdata)과 공통전압(Vcom) 사이의 전압 차가 0V이므로, 무극성 상태가 된다. 우수 수평기간 동안 공통전압 라인(Vcom Line)에는 0V가 인가되고, 데이터 라인(D)에는 Vp가 인가된다. 즉, 우수 수평기간 동안 데이터 전압(Vdata)과 공통전압(Vcom) 사이의 전압 차가 +Vp만큼 발생하므로, 정극성 상태가 된다. 도 9에서, 데이터 전압(Vdata)과 공통전압(Vcom) 사이의 전압 차가 화이트 계조의 전압(Vp)을 갖도록, 데이터 전압(Vdata)은 정극성의 전압(Vp)과 부극성의 전압(0V)을 교대로 인가된 것을 중심으로 설명하였다.

도 10a를 참조하면, 정극성 상태에서 데이터 전압(Vdata)은 Vp이고, 공통전압(Vcom)은 0V이며, 기생용량(Cdc)의 제1 전극(e1)에는 Q 전하량이 대전되고, 제2 전극(e2)에는 -Q 전하량이 대전된다. 도 10b를 참조하면, 무극성 상태에서 데이터 전압(Vdata)은 0V이고, 공통전압(Vcom)은 0V이며, 기생용량(Cdc)의 제1 전극(e1)과 제2 전극(e2)에는 전하량이 대전되지 않는다.

하지만, 정극성 상태에서 무극성 상태로 바뀔 때 기생용량(Cdc)에 의해 소모되는 에너지는 수학식 6과 같이 0이 된다. 정극성 상태에서 무극성 상태로 바뀔 때, 기생용량(Cdc)의 제2 전극(e2)의 전하량은 -Q 전하량에서 0으로 Q 만큼 상승하나, 공통전압(Vcom)이 0V에서 0V로 변함없기 때문이다.

수학식 6에서, E₄는 기생용량(Cdc)에 의해 소모되는 에너지, Q는 전하량을 의미한다.

또한, 무극성 상태에서 정극성 상태로 바뀔 때 기생용량(Cdc)에 의해 소모되는 에너지는 수학식 7과 같다. 무극성 상태에서 정극성 상태로 바뀔 때, 기생용량(Cdc)의 제1 전극(e1)의 전하량은 0에서 Q 전하량으로 Q 만큼 상승하고, 데이터 전압(Vdata)은 0V에서 V_P로 상승하기 때문이다.

수학식 7에서, E₅는 기생용량(Cdc)에 의해 소모되는 에너지, Q는 전하량, Vp는 화이트 계조에 해당하는 데이터 전압(Vdata)과 공통전압(Vcom)의 전압 차를 의미한다.

2 수평기간 동안 기생용량(Cdc)에 의해 소모되는 에너지는 정극성 상태에서 무극성 상태로 바뀔 때 소모되는 에너지와 무극성 상태에서 정극성 상태로 바뀔 때 소모되는 에너지의 합이 되며, 이는 수학식 8과 같다.

수학식 8에서, E₆은 2 수평기간 동안 기생용량(Cdc)에 의해 소모되는 에너지를 의미한다. 이때, 소비전력은 에너지와 프레임 주파수의 곱으로 표현할 수 있으므로, 1 프레임 기간 동안 기생용량(Cdc)에 의해 소비되는 전력은 최종적으로 수학식 9와 같다.

수학식 9에서, P는 소비전력, C_dc는 데이터 라인(D)과 공통전압 라인(Vcom Line) 사이의 기생용량, f는 프레임 주파수를 의미한다. 수학식 9는 1 프레임 기간 동안 기생용량(Cdc)에 의해 소비되는 전력이므로, 직류 구동 기간(B 기간) 동안 기생용량(Cdc)에 의해 소비되는 전력은 최종적으로 수학식 10과 같다. 도 6에서, 직류 구동 기간(B 기간)은 3/4 프레임 기간에 해당함은 이미 앞에서 설명하였다.

도 11은 종래기술과 본 발명의 소비전력을 보여주는 표이다. 도 11을 참조하면, 종래 기술의 경우, 교류 구동 기간(A 기간)이 100%이고, 직류 구동 기간(B 기간)은 0%이다. 본 발명의 실시예와 같이 제1 내지 제4n 공통전압 라인들을 4개의 블록으로 분할한 경우, 교류 구동 기간(A 기간)이 25%이고, 직류 구동 기간(B 기간)은 75%이다.

교류 구동 기간(A 기간)의 소비전력은 수학식 4와 같이, '2×Cdc×Vp×Vp×f'에 해당하고, 직류 구동 기간(B 기간)의 소비전력은 수학식 9와 같이 '1/2×Cdc×Vp×Vp×f'에 해당한다.

종합해보면, 종래기술은 '2×Cdc×Vp×Vp×f'의 소비전력으로 100% 구동하므로, 최종 소비전력이 '2×Cdc×Vp×Vp×f'가 된다. 본 발명은 '2×Cdc×Vp×Vp×f'의 소비전력으로 25% 구동하고, '1/2×Cdc×Vp×Vp×f'의 소비전력으로 75% 구동하므로, 최종 소비전력이 '7/8×Cdc×Vp×Vp×f'가 된다. 따라서, 본 발명은 종래 기술에 비하여 기생용량(Cdc)에 의한 소비전력을 절반 이하로 줄일 수 있다.

이상에서, 제1 내지 제4n 공통전압 라인(Vcom1~Vcom4n)이 제1 내지 제4 블록(BL1~BL4)으로 분할된 것을 중심으로 설명하였으나, 이에 한정되지 않음에 주의하여야 한다. 본 발명의 실시예에 따른 제1 내지 제4n 공통전압 라인은 m(m은 2 이상의 자연수) 개의 블록으로 분할될 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10: 표시패널 20: 백라이트 유닛
110: 게이트 구동부 120: 데이터 구동부
130: 타이밍 콘트롤러 140: 호스트 시스템
150: 공통전압 공급부

Claims (7)

1. 게이트 라인들과 데이터 라인들의 교차에 의해 정의되는 다수의 픽셀들과, 상기 픽셀들 각각의 공통전극에 공통전압을 공급하는 공통전압 라인들을 포함하는 표시패널;
   데이터 전압을 상기 데이터 라인들에 공급하는 데이터 구동부;
   상기 데이터 전압에 동기되는 게이트 펄스를 상기 게이트 라인들에 순차적으로 공급하는 게이트 구동부; 및
   m(m은 2 이상의 자연수) 개의 블록으로 분할된 상기 공통전압 라인들을 통해 상기 공통전극에 공통전압을 공급하는 공통전압 공급부를 포함하고,
   상기 공통전압 공급부는 교류구동기간과 직류구동기간으로 구성되는 1프레임 기간에 있어서, 상기 공통전압 라인들에 상기 교류구동기간 동안 교류 구동 전압을 공급하고, 상기 직류구동기간 동안 상기 공통전압 라인들에 직류 구동 전압을 공급하는 액정표시장치.
2. 제 1 항에 있어서,
   상기 공통전압 공급부는,
   제1 내지 제m 블록 각각에 게이트 펄스가 공급되는 기간에만 상기 공통전압 라인들에 교류 구동 전압을 공급하는 것을 특징으로 하는 액정표시장치.
3. 제 1 항에 있어서,
   상기 교류 구동 전압은,
   하이 레벨 전압과 상기 하이 레벨 전압보다 낮은 로우 레벨 전압이 교대로 공급되는 것을 특징으로 하는 액정표시장치.
4. 제 3 항에 있어서,
   상기 하이 레벨 전압과 상기 로우 레벨 전압의 전압 차는 화이트 계조의 전압에 해당하는 것을 특징으로 하는 액정표시장치.
5. 제 1 항에 있어서,
   상기 공통전압 공급부는,
   제1 내지 제m 블록 각각에 게이트 펄스가 공급되는 기간 이외의 기간에는 상기 공통전압 라인들에 직류 구동 전압을 공급하는 것을 특징으로 하는 액정표시장치.
6. 제 1 항에 있어서,
   상기 직류 구동 전압은,
   하이 레벨 전압 또는 상기 하이 레벨 전압보다 낮은 로우 레벨 전압 중 어느 하나로 공급되는 것을 특징으로 하는 액정표시장치.
7. 제 6 항에 있어서,
   상기 하이 레벨 전압과 상기 로우 레벨 전압의 전압 차는 화이트 계조의 전압에 해당하는 것을 특징으로 하는 액정표시장치.

Images