KR101767649B1

KR101767649B1 - 시드 생성 방법과 그것을 이용한 플래시 메모리 장치 및 메모리 시스템

Info

Publication number: KR101767649B1
Application number: KR1020110044133A
Authority: KR
Inventors: 문귀연; 안종근
Original assignee: 삼성전자주식회사
Priority date: 2011-05-11
Filing date: 2011-05-11
Publication date: 2017-08-14
Also published as: US8665648B2; US20120287719A1; KR20120126388A

Abstract

여기에 제공되는 플래시 메모리 장치는 복수의 페이지들을 구성하는 메모리 셀들을 갖는 어레이와; 상기 페이지들 각각에 대응하는 시드들을 저장하는 시드 선택 회로와; 그리고 선택된 페이지에 저장될 데이터를 랜덤화하도록 구성된 랜덤화 및 디-랜덤화 회로를 포함하며, 상기 각 페이지는 섹터 오프셋 값들에 의해서 각각 지정되는 복수의 섹터들로 구성되고, 상기 각 페이지에 대응하는 시드는 대응하는 페이지의 섹터들에 각각 대응하는 시드값들로 구성되며; 상기 시드 선택 회로는 액세스 요청시 입력된 열 오프셋 값이 속하는 상기 선택된 페이지의 섹터를 나타내는 섹터 오프셋 값에 의거하여 상기 선택된 페이지의 시드값들 중 하나를 선택하고, 상기 랜덤화 및 디-랜덤화 회로는 상기 시드 선택 회로에 의해서 선택된 시드값에 의거하여 상기 선택된 페이지에 저장될 데이터를 랜덤화한다.

Description

시드 생성 방법과 그것을 이용한 플래시 메모리 장치 및 메모리 시스템{SEED GENERATING METHOD AND FLASH MEMORY DEVICE AND MEMORY SYSTEM USING THE SAME}

본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 플래시 메모리 장치에 관한 것이다.

플래시 메모리 장치는 복수의 메모리 영역들이 한 번의 프로그램 동작으로 소거 또는 프로그램되는 일종의 EEPROM이다. 일반적인 EEPROM은 단지 하나의 메모리 영역이 한 번에 소거 또는 프로그램 가능하게 하며, 이는 플래시 메모리 장치를 사용하는 시스템들이 동시에 다른 메모리 영역들에 대해 읽고 쓸 때보다 빠르고 효과적인 속도로 플래시 메모리 장치가 동작할 수 있음을 의미한다. 플래시 메모리 및 EEPROM의 모든 형태는 데이터를 저장하는 데 사용되는 전하 저장 수단의 열화 또는 전하 저장 수단을 둘러싸고 있는 절연막의 마멸로 인해서 특정 수의 소거 동작들 후에 마멸된다.

플래시 메모리 장치는 실리콘 칩에 저장된 정보를 유지하는 데 전원을 필요로 하지 않는 방법으로 실리콘 칩 상에 정보를 저장한다. 이는 만약 칩에 공급되는 전원이 차단되면 전원의 소모 없이 정보가 유지됨을 의미한다. 추가로, 플래시 메모리 장치는 물리적인 충격 저항성 및 빠른 읽기 접근 시간을 제공한다. 이러한 특징들 때문에, 플래시 메모리 장치는 배터리에 의해서 전원을 공급받는 장치들의 저장 장치로서 일반적으로 사용되고 있다.

본 발명의 목적은 신뢰성을 향상시킬 수 있는 플래시 메모리 장치 및 그것을 포함한 메모리 시스템을 제공하는 것이다.

본 발명의 일 특징은 복수의 페이지들을 구성하는 메모리 셀들을 갖는 어레이와; 상기 페이지들 각각에 대응하는 시드들을 저장하는 시드 선택 회로와; 그리고 선택된 페이지에 저장될 데이터를 랜덤화하도록 구성된 랜덤화 및 디-랜덤화 회로를 포함하며, 상기 각 페이지는 섹터 오프셋 값들에 의해서 각각 지정되는 복수의 섹터들로 구성되고, 상기 각 페이지에 대응하는 시드는 대응하는 페이지의 섹터들에 각각 대응하는 시드값들로 구성되며; 상기 시드 선택 회로는 액세스 요청시 입력된 열 오프셋 값이 속하는 상기 선택된 페이지의 섹터를 나타내는 섹터 오프셋 값에 의거하여 상기 선택된 페이지의 시드값들 중 하나를 선택하고, 상기 랜덤화 및 디-랜덤화 회로는 상기 시드 선택 회로에 의해서 선택된 시드값에 의거하여 상기 선택된 페이지에 저장될 데이터를 랜덤화하는 플래시 메모리 장치를 제공하는 것이다.

예시적인 실시예에 있어서, 플래시 메모리 장치는 상기 어레이와 상기 랜덤화 및 디-랜덤화 회로 사이에 위치하며, 상기 랜덤화된 데이터를 상기 메모리 셀 어레이에 저장하도록 그리고 상기 메모리 셀 어레이로부터 데이터를 읽도록 구성된 페이지 버퍼 회로를 더 포함한다.

예시적인 실시예에 있어서, 상기 시드 선택 회로는 상기 페이지들 각각에 대응하는 시드값들을 저장하는 시드 테이블과; 그리고 상기 열 오프셋 값이 상기 선택된 페이지의 섹터들 중 어느 섹터에 속하는 지의 여부를 판별하고, 판별 결과로서 상기 열 오프셋 값에 대응하는 섹터의 섹터 오프셋 값을 출력하는 오프셋 선택기를 포함하며, 상기 시드 테이블은 상기 오프셋 선택기로부터 출력되는 섹터 오프셋 값에 대응하는 섹터의 시드값을 출력한다.

예시적인 실시예에 있어서, 상기 랜덤화 및 디-랜덤화 회로는 액세스 요청시 입력된 열 오프셋 값과 상기 오프셋 선택기로부터 출력되는 섹터 오프셋 값에 응답하여 프리-런 신호를 발생하는 프리-런 검출기와; 상기 프리-런 신호에 응답하여 클록 신호와 읽기/쓰기 인에이블 신호 중 하나를 선택하는 선택기와; 상기 시드 선택 회로로부터 제공되는 시드값으로 초기화되며, 랜덤 시퀀스 클록 신호로서 상기 선택기에 의해서 선택된 신호에 응답하여 랜덤 시퀀스를 발생하는 시퀀스 발생기와; 그리고 상기 랜덤 시퀀스에 의거하여 상기 어레이에 저장될 데이터를 랜덤화시키는 믹서를 포함한다.

예시적인 실시예에 있어서, 상기 프리-런 검출기는 상기 시드 선택 회로로부터 제공되는 섹터 오프셋 값으로 초기화되며, 클록 신호에 동기되어 동작하는 카운터와; 그리고 액세스 요청시 입력된 열 오프셋 값과 상기 카운터의 카운트 값에 응답하여 상기 프리-런 신호를 발생하는 비교기를 포함한다.

예시적인 실시예에 있어서, 상기 프리-런 신호는 상기 열 오프셋 값이 상기 카운터의 카운트 값보다 클 때 활성화되며, 상기 선택기는 상기 프리-런 신호의 활성화에 응답하여 상기 랜덤 시퀀스 클록 신호로서 상기 클록 신호를 선택한다.

예시적인 실시예에 있어서, 상기 시퀀스 발생기는 상기 랜덤 시퀀스 클록 신호로서 상기 클록 신호에 응답하여 랜덤 시퀀스 데이터를 발생하며, 상기 클록 신호에 따라 생성되는 랜덤 시퀀스 데이터는 데이터 랜덤화에 사용되지 않는다.

본 발명의 다른 특징은 복수의 페이지들을 구성하는 메모리 셀들을 갖는 어레이와; 상기 각 페이지는 섹터 오프셋 값들에 의해서 각각 지정되는 복수의 섹터들로 구성되며; 액세스 요청시 입력된 열 오프셋 값이 선택된 페이지의 섹터들 중 어느 섹터에 속하는 지의 여부를 판별하고, 판별 결과로서 상기 열 오프셋 값에 대응하는 섹터의 섹터 오프셋 값을 출력하는 오프셋 선택기와; 상기 페이지들 각각에 대응하는 시드값들을 저장하며, 상기 오프셋 선택기로부터 출력되는 섹터 오프셋 값에 대응하는 시드값을 출력하는 시드 테이블과; 상기 각 페이지에 대응하는 시드값은 대응하는 페이지의 섹터들에 각각 대응하는 시드값들로 구성되며; 상기 열 오프셋 값과 상기 오프셋 선택기로부터 출력되는 섹터 오프셋 값에 응답하여 프리-런 신호를 발생하는 프리-런 검출기와; 상기 프리-런 신호에 응답하여 클록 신호와 읽기/쓰기 인에이블 신호 중 하나를 선택하는 선택기와; 상기 시드 테이블로부터 제공되는 시드값으로 초기화되며, 랜덤 시퀀스 클록 신호로서 상기 선택기에 의해서 선택된 신호에 응답하여 랜덤 시퀀스를 발생하는 시퀀스 발생기와; 상기 랜덤 시퀀스와 상기 어레이에 저장될 또는 읽혀진 데이터를 논리적으로 조합하는 믹서와; 그리고 상기 믹서로 제공될 또는 상기 믹서로부터 제공되는 데이터를 임시 저장하도록 구성된 페이지 버퍼 회로를 포함하는 플래시 메모리 장치를 제공하는 것이다.

예시적인 실시예에 있어서, 상기 프리-런 검출기는 상기 오프셋 선택기로부터 제공되는 섹터 오프셋 값으로 초기화되며, 클록 신호에 동기되어 동작하는 카운터와; 그리고 액세스 요청시 입력된 열 오프셋 값과 상기 카운터의 카운트 값에 응답하여 상기 프리-런 신호를 발생하는 비교기를 포함한다.

예시적인 실시예에 있어서, 상기 프리-런 신호는 상기 열 오프셋 값이 상기 카운터의 카운트 값보다 클 때 활성화되고, 상기 선택기는 상기 프리-런 신호의 활성화에 응답하여 상기 랜덤 시퀀스 클록 신호로서 상기 클록 신호를 선택하고, 상기 시퀀스 발생기는 상기 랜덤 시퀀스 클록 신호로서 상기 클록 신호에 응답하여 랜덤 시퀀스 데이터를 발생하며, 상기 클록 신호에 따라 생성되는 랜덤 시퀀스 데이터는 데이터 랜덤화에 사용되지 않는다.

본 발명의 예시적인 실시한 예들에 의하면, 랜덤 데이터에 대한 액세스가 요청될 때 초기 시드(또는, 초기 랜덤 시퀀스 데이터)를 빠르게 생성하는 것이 가능하다.

도 1은 본 발명의 예시적인 실시예에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도이다.
도 2는 본 발명의 예시적인 실시예에 따른 플래시 메모리 장치의 메모리 공간을 설명하기 위한 도면이다.
도 3은 올 비트 라인 메모리 구조 또는 오드-이븐 메모리 구조를 위해 도 1에 도시된 메모리 셀 어레이를 메모리 블록들로 구성하는 예를 보여주는 도면이다.
도 3은 올 비트 라인 메모리 구조 또는 오드-이븐 메모리 구조를 위해 도 1에 도시된 메모리 셀 어레이를 메모리 블록들로 구성하는 예를 보여주는 도면이다.
도 4는 본 발명의 예시적인 실시예에 따른 도 1에 도시된 시드 선택 회로를 개략적으로 보여주는 블록도이다.
도 5는 도 4에 도시된 시드 테이블의 예를 보여주는 도면이다.
도 6은 본 발명의 예시적인 실시예에 따른 도 4에 도시된 오프셋 선택기를 보여주는 블록도이다.
도 7은 본 발명의 예시적인 실시예에 따른 도 1에 도시된 랜덤화 및 디-랜덤화 회로를 개략적으로 보여주는 블록도이다.
도 8a 및 도 8b는 본 발명의 예시적인 실시예에 따른 플래시 메모리 장치의 액세스 동작을 개략적으로 설명하기 위한 도면들이다.
도 9는 본 발명의 예시적인 실시예에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.
도 10은 본 발명의 다른 예시적인 실시예에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.
도 11은 본 발명의 예시적인 실시예에 따른 반도체 드라이브를 개략적으로 보여주는 블록도이다.

본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.

도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 또한, 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소를 나타낸다.

본 명세서에서 ‘및/또는’이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, ‘연결되는/결합되는’이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 ‘포함한다’ 또는 ‘포함하는’으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작, 소자 및 장치의 존재 또는 추가를 의미한다.

이하, 예시적인 실시예들이 참조 도면들에 의거하여 상세히 설명될 것이다.

도 1은 본 발명의 예시적인 실시예에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도이다.

도 1을 참조하면, 플래시 메모리 장치는, 예를 들면, 낸드 플래시 메모리 장치이다. 하지만, 본 발명이 플래시 메모리 장치에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 본 발명은 상변환 메모리(Phase change Random Access Memory: PRAM), 자기저항 메모리(Magnetroresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 저항 변화 메모리(Resistance Random Access Memory: RRAM), 스핀주입 자화반전 메모리(Spin transfer Torque Random Access Memory: STT-RAM), 등과 같은 불 휘발성 메모리 장치들에도 적용될 것이다.

플래시 메모리 장치는 행들(워드 라인들:WL)과 열들(비트 라인들:BL)로 배열된 메모리 셀들을 갖는 메모리 셀 어레이(100)를 포함한다. 각 메모리 셀은 1-비트 데이터 또는 M-비트(멀티-비트) 데이터(M은 2 또는 그 보다 큰 정수)를 저장한다. 각 메모리 셀이 1-비트 데이터를 저장하는 경우, 메모리 셀 어레이(100)의 각 행에 속한 메모리 셀들은 메모리 공간(memory space)을 구성할 것이다. 각 메모리 셀이 M-비트 데이터를 저장하는 경우, 메모리 셀 어레이(100)의 각 행에 속한 메모리 셀들은 복수의 페이지들에 각각 대응하는 메모리 공간들을 구성할 것이다. 각 메모리 셀은 플로팅 게이트 또는 전하 트랩층과 같은 전하 저장층을 갖는 메모리 셀 또는 가변 저항 소자를 갖는 메모리 셀로 구현될 수 있다. 메모리 셀 어레이(100)는 단층 어레이 구조(single-layer array structure)(또는, 2차원 어레이 구조라고 불림) 또는 다층 어레이 구조(multi-layer array structure)(또는, 수직형 또는 스택형 3차원 어레이 구조라고 불림)를 갖도록 구현될 것이다.

행 선택 회로(200)는 제어 로직(300)에 의해서 제어되며, 메모리 셀 어레이(100)의 행들에 대한 선택 및 구동 동작들을 수행하도록 구성된다. 제어 로직(300)은 플래시 메모리 장치의 동작을 전반적으로 제어하도록 구성된다. 페이지 버퍼 회로(400)는 제어 로직(300)에 의해서 제어되며, 동작 모드에 따라 감지 증폭기로서 또는 쓰기 드라이버로서 동작한다. 예를 들면, 읽기 동작 동안, 페이지 버퍼 회로(400)는 선택된 행의 메모리 셀들로부터 데이터를 감지하는 감지 증폭기로서 동작한다. 프로그램 동작 동안, 페이지 버퍼 회로(400)는 프로그램 데이터에 따라 선택된 행의 메모리 셀들을 구동하는 쓰기 드라이버로서 동작한다. 페이지 버퍼 회로(400)는 비트 라인들에 또는 비트 라인 쌍들에 각각 대응하는 페이지 버퍼들을 포함한다. 메모리 셀들 각각이 멀티-비트 데이터를 저장하는 경우, 페이지 버퍼 회로(400)의 각 페이지 버퍼는 2개 또는 그 보다 많은 래치들을 갖도록 구성될 것이다.

계속해서 도 1을 참조하면, 열 선택 회로(500)는 제어 로직(300)에 의해서 제어되며, 읽기/프로그램 동작시 열들(또는 페이지 버퍼들)을 정해진 단위에 따라 순차적으로 선택한다. 랜덤화 및 디랜덤화 회로(600)는 제어 로직(300)에 의해서 제어되며, 입출력 인터페이스(700)를 통해 전달되는 데이터(즉, 프로그램될 데이터 또는 원본 데이터)를 랜덤화시키도록 구성된다. 랜덤화 및 디랜덤화 회로(600)는 열 선택 회로(500)를 통해 전달되는 페이지 버퍼 회로(400)의 데이터(즉, 랜덤화된 데이터)를 디-랜덤화시키도록 구성된다. 본 발명의 예시적인 실시예에 따른 랜덤화 및 디-랜덤화 회로(600)는 풀-페이지 데이터뿐만 아니라 풀-페이지 데이터보다 양적으로 적은 랜덤 데이터(예를 들면, 스페어 영역의 데이터, 섹터 데이터, 섹터 데이터보다 크고 페이지 데이터보다 작은 데이터, 섹터 데이터보다 작은 데이터, 등)에 대한 랜덤화 및 디-랜덤화 동작들을 수행하도록 구성될 것이다. 이는 이후 상세히 설명될 것이다.

데이터 랜덤화 및 디-랜덤화는 시드값을 이용하여 순차적으로 생성되는 랜덤 시퀀스 데이터에 의거하여 행해진다. 랜덤 시퀀스 데이터를 순차적으로 생성하는 데 필요한 시드값은 시드 선택 회로(800)에 의해서 제공될 것이다. 시드 선택 회로(800)는 각 메모리 블록의 페이지들 각각에 할당된 시드값들을 저장하기 위한 시드 테이블(810)을 포함할 것이다. 특히, 시드 테이블(810)은 각 페이지의 정해진 액세스 포인트들(또는, 정해진 섹터 오프셋 값들)에 각각 대응하는 시드값들을 포함할 것이다. 랜덤 액세스가 요청될 때, 시드 테이블(810)에 저장된 시드값들 중 하나는 랜덤화 및 디-랜덤화 회로(600)로 제공될 것이다. 즉, 각 페이지와 관련하여, 2개 또는 그 보다 많은 시드값들이 시드 테이블(810)에 저장될 것이다. 이는 이후 상세히 설명될 것이다.

메모리 셀은 전하 저장 수단에 저장되는 전하들의 양에 따라 2^N개의 문턱 전압 산포들(N은 메모리 셀에 저장된 데이터 비트들의 수를 나타냄) 중 어느 하나를 갖는다. 메모리 셀의 문턱 전압(또는, 문턱 전압 산포)는 인접한 메모리 셀들 간에 생기는 커플링(이는 워드 라인 커플링이라 불림)으로 인해 변화될 것이다. 본 발명의 데이터 랜덤화에 의하면, 워드 라인 커플링으로 인해 생기는 메모리 셀들의 문턱 전압들의 변화를 줄이는 것이 가능하다. 다시 말해서, 메모리 셀들의 상태들이 균일하게 분포되기 때문에, 메모리 셀들 간에 생기는 워드 라인 커플링의 정도가 데이터 랜덤화 이전과 비교하여 볼 때 상대적으로 완화될 것이다. 즉, 메모리 셀들의 문턱 전압들의 변화가 억제될 것이다. 이는 읽기 마진의 향상 즉, 신뢰성의 향상을 의미한다.

몇몇 실시예들에 있어서, 랜덤화 및 디-랜덤화 동작은 선택적으로 행해질 수 있다. 예를 들면, 특정 데이터에 대한 액세스 또는 특정 영역에 대한 액세스가 요청될 때, 랜덤화 및 디-랜덤화 회로(600)는 랜덤화 및 디-랜덤화 동작을 수행하지 않도록 구성될 수 있다. 랜덤화 및 디-랜덤화 회로(600)는 랜덤화 동작의 수행없이 입출력 인터페이스(700)를 통해 입력되는 데이터를 페이지 버퍼 회로(400)로 전달하도록 구성될 수 있다. 이후, 페이지 버퍼 회로(400)에 로드된 데이터에 대한 랜덤화는 제어 로직(300)의 제어하에 랜덤화 및 디-랜덤화 회로(600)를 통해 행해질 수 있다.

도 2는 본 발명의 예시적인 실시예에 따른 플래시 메모리 장치의 메모리 공간을 설명하기 위한 도면이다.

도 1에 도시된 플래시 메모리 장치에는 복수의 메모리 공간들이 제공될 것이다. 설명의 편의상, 도 2에는 단지 하나의 메모리 공간이 도시되어 있다. 메모리 공간은, 예를 들면, 하나의 페이지에 대응할 것이다. 메모리 공간 즉, 페이지는 복수의 섹터들로 구성될 수 있다. 섹터들은 동일한 크기(예를 들면, 512B, 1K, 2K, 4K, 등)를 갖는다. 메모리 공간에 저장될 데이터는 메모리 공간에 할당된 시드값에 의거하여 랜덤화된다. 본 발명의 경우, 메모리 공간에 속한 섹터들 각각에 대응하는 시드값들이 도 1에 도시된 시드 테이블(810)에 저장될 것이다. 예를 들면, 섹터들을 각각 선택하기 위한 섹터 오프셋 값들(SCT_Offset[0]-SCT_Offset[3])에 대응하는 시드값들이 페이지 단위로 시드 테이블(810)에 저장될 것이다. 여기서, 섹터 오프셋 값들(SCT_Offset[1]-SCT_Offset[3])에 대응하는 시드값들은 섹터 오프셋 값(SCT_Offset[0])에 대응하는 시드값에 의거하여 결정되며, 섹터 오프셋 값(SCT_Offset[0])에 대응하는 시드값은 메모리 공간에 할당된 값이다. 이는 섹터 오프셋 값들에 각각 대응하는 시드값들이 하나의 메모리 공간 즉, 하나의 페이지에 할당될 것이다.

도 3은 올 비트 라인 메모리 구조 또는 오드-이븐 메모리 구조를 위해 도 1에 도시된 메모리 셀 어레이를 메모리 블록들로 구성하는 예를 보여주는 도면이다. 메모리 셀 어레이(100)의 예시적인 구조들이 설명될 것이다. 일례로서, 메모리 셀 어레이(100)가 1024개의 메모리 블록들로 나눠진 낸드 플래시 메모리 장치가 설명될 것이다. 각 메모리 블록에 저장된 데이터는 동시에 소거되거나 메모리 서브 블록 단위로 소거될 수 있다. 일 실시예에 있어서, 메모리 블록 또는 메모리 서브 블록은 동시에 소거되는 저장 소자들의 최소 단위이다. 각 메모리 블록에는, 예를 들면, 비트 라인들(예를 들면, 1KB의 비트 라인들)에 각각 대응하는 복수의 열들이 있다. 올 비트 라인 (all bit line: ABL) 구조라 불리는 일 실시예에 있어서, 메모리 블록의 모든 비트 라인들은 읽기 및 프로그램 동작들 동안 동시에 선택될 수 있다. 행 선택 회로(200)에 의해서 선택된 워드 라인에 속하며 모든 비트 라인들과 연결된 저장 소자들은 동시에 프로그램될 수 있다.

예시적인 실시예에 있어서, 동일한 열에 속한 복수의 저장 소자들은 낸드 스트링을 구성하도록 직렬로 연결된다. 낸드 스트링의 일 단자는 스트링 선택 라인(SSL)에 의해서 제어되는 선택 트랜지스터를 통해 대응하는 비트 라인에 연결되고, 다른 단자는 접지 선택 라인(GSL)에 의해서 제어되는 선택 트랜지스터를 통해 공통 소오스 라인(CSL)에 연결된다.

오드-이븐 구조(odd-even architecture)라 불리는 다른 예시적인 실시예에 있어서, 비트 라인들은 이븐 비트 라인들(BLe)과 오드 비트 라인들(BLo)로 구분된다. 오드/이븐 비트 라인 구조에 있어서, 선택된 워드 라인에 속하며 오드 비트 라인들과 연결된 저장 소자들이 제 1 시간에 프로그램되는 반면에, 공통 워드 라인에 속하면 이븐 비트 라인들과 연결된 저장 소자들은 제 2 시간에 프로그램된다.

도 4는 본 발명의 예시적인 실시예에 따른 도 1에 도시된 시드 선택 회로를 개략적으로 보여주는 블록도이고, 도 5는 도 4에 도시된 시드 테이블의 예를 보여주는 도면이다.

도 4를 참조하면, 시드 선택 회로(800)는 시드 테이블(810)과 오프셋 선택기(820)를 포함할 것이다. 시드 테이블(810)은 각 메모리 공간 즉, 각 페이지에 할당된 시드값을 저장할 것이다. 또한, 시드 테이블(810)은 각 페이지에 할당된 시드값에 의거하여 생성된 그리고 섹터 오프셋 값들(SCT_Offset[1]-SCT_Offset[3])에 각각 대응하는 시드값들을 더 포함할 것이다. 예를 들면, 도 5에 도시된 시드 테이블(810)을 참조하면, 페이지 단위로 복수의 시드값들이 제공될 것이다. 도 5에서, RM[0x87f, 1K]는 첫 번째 페이지(P0)에 할당된 시드값(0x87f)이 1K의 클록 사이클 수만큼 진행될 때 생성된 시드값을 나타낸다. 마찬가지로, RM[0x87f, mK](m은 1, 2, 3)는 첫 번째 페이지(P0)에 할당된 시드값(0x87f)이 mK의 클록 사이클 수만큼 진행될 때 생성된 시드값을 나타낸다.

다시 도 4를 참조하면, 오프셋 선택기(820)는 열 오프셋 값(Column_Offset)이 섹터 오프셋 값들(SCT_Offset[n:0]) 중 어느 하나와 일치하는 지의 여부를 판별할 것이다. 만약 열 오프셋 값(Column_Offset)이 섹터 오프셋 값들(SCT_Offset[n:0]) 중 어느 하나와 일치할 때, 오프셋 선택기(820)는 열 오프셋 값(Column_Offset)과 일치하는 섹터 오프셋 값(SCT_Offset[i]) 및 그것에 대응하는 섹터 오프셋 선택 신호(SCT_N)를 발생할 것이다. 만약 열 오프셋 값(Column_Offset)이 섹터 오프셋 값들(SCT_Offset[n:0]) 중 어느 하나와 일치하지 않을 때, 오프셋 선택기(820)는 열 오프셋 값(Column_Offset)이 속한 섹터의 섹터 오프셋 값(SCT_Offset[i]) 및 그것에 대응하는 섹터 오프셋 선택 신호(SCT_N)를 발생할 것이다. 섹터 오프셋 값(SCT_Offset[i])은 도 1에 도시된 랜덤화 및 디-랜덤화 회로(600)로 제공되고, 섹터 오프셋 선택 신호(SCT_N)는 시드 테이블(810)로 제공될 것이다.

예시적인 실시예에 있어서, 오프셋 선택기(820)는 열 오프셋 값(Column_Offset)과 섹터 오프셋 값들(SCT_Offset[n:0])에 의거하여, 열 오프셋 값(Column_Offset)이 속한 섹터에 대응하는 섹터 오프셋 값(SCT_Offset[i]) 및 섹터에 대응하는 섹터 오프셋 선택 신호(SCT_N)를 발생할 것이다.

시드 테이블(810)은 액세스될 페이지(또는, 메모리 공간)를 지정하기 위한 어드레스(PA) 및 섹터 오프셋 선택 신호(SCT_N)에 응답하여 시드값을 출력할 것이다. 예를 들면, 액세스될 페이지(또는, 메모리 공간)를 지정하기 위한 어드레스(PA)가 P0의 값을 갖고, 섹터 오프셋 선택 신호(SCT_N)가 액세스될 메모리 공간의 두 번째 섹터를 나타낼 때, 도 5에 도시된 바와 같이, 어드레스(P0) 및 두 번째 섹터에 대응하는 섹터 오프셋 선택 신호(SCT_N)에 의해서 선택된 시드(RM[0x87f, 1K])가 시드 테이블(810)로부터 출력될 것이다.

도 6은 본 발명의 예시적인 실시예에 따른 도 4에 도시된 오프셋 선택기를 보여주는 블록도이다.

도 6을 참조하면, 오프셋 선택기(820)는 복수의 비교기들(821_0∼821_n), 인코더(822), 그리고 멀티플렉서(823)를 포함할 것이다. 비교기들(821_0∼821_n)은 섹터 오프셋 값들(SCT_Offset[n:0])에 각각 대응한다. 비교기들(821_0∼821_n)에는 공통적으로 열 오프셋 값(Column_Offset)이 각각 제공될 것이다. 비교기들(821_0∼821_n)에는, 또한, 대응하는 섹터 오프셋 값들(SCT_Offset[n:0])이 각각 제공될 것이다. 각 비교기는 열 오프셋 값이 대응하는 섹터 오프셋 값보다 작은 지의 여부를 판별하고, 판별 결과에 따라 논리 '0' 또는 논리 '1'을 출력할 것이다. 예를 들면, 메모리 공간의 액세스 포인트를 나타내는 열 오프셋 값(Column_Offset)(도 6에서, A 참조)이 첫 번째 섹터 오프셋 값(SCT_Offset[0])(도 6에서, B 참조)보다 클 때, 비교기(821_0)는 논리 '1'를 출력할 것이다. 메모리 공간의 액세스 포인트를 나타내는 열 오프셋 값(Column_Offset)(도 6에서, A 참조)이 첫 번째 섹터 오프셋 값(SCT_Offset[0])(도 6에서, B 참조)보다 작을 때, 비교기(821_0)는 논리 '0'를 출력할 것이다. 여기서, 비교기로부터 출력되는 논리값이 여기에 개시된 것에 국한되지 않음은 잘 이해될 것이다.

인코더(822)는 비교기들(821_0∼821_n)의 출력값들(하나의 2진 코드를 구성함)에 응답하여 열 오프셋 값(Column_Offset)에 의해서 지정되는 섹터(또는, 열 오프셋 값(Column_Offset)이 속하는 섹터)에 대응하는 섹터 오프셋 선택 신호(SCT_N)를 출력할 것이다. 예를 들면, 열 오프셋 값(Column_Offset)이 첫 번째 섹터에 속한 임의의 액세스 포인트를 지정할 때, 인코더(822)는 첫 번째 섹터에 대응하는 섹터 오프셋 선택 신호(SCT_N)를 출력할 것이다. 열 오프셋 값(Column_Offset)이 두 번째 섹터에 속한 임의의 액세스 포인트를 지정할 때, 인코더(822)는 두 번째 섹터에 대응하는 섹터 오프셋 선택 신호(SCT_N)를 출력할 것이다. 멀티플렉서(823)는 섹터 오프셋 선택 신호(SCT_N)에 응답하여 섹터 오프셋 값들(SCT_Offset[n:0]) 중 하나를 선택할 것이다. 예를 들면, 섹터 오프셋 선택 신호(SCT_N)가 첫 번째 섹터를 나타낼 때, 멀티플렉서(823)는 첫 번째 섹터 오프셋 값(SCT_Offset[0])을 선택할 것이다.

예시적인 실시예에 있어서, 오프셋 선택기(820)의 구성이 여기에 개시된 것에 국한되지 않음은 잘 이해될 것이다.

도 7은 본 발명의 예시적인 실시예에 따른 도 1에 도시된 랜덤화 및 디-랜덤화 회로를 개략적으로 보여주는 블록도이다.

도 7을 참조하면, 본 발명의 일 실시예에 따른 랜덤화 및 디-랜덤화 회로(600)는 클록 발생기(610), 선택기(620), 유사-랜덤 시퀀스 발생기(Pseudo-Random Sequence generator)(630), 프리-런 검출기(free-run detector)(640), 그리고 믹서(650)를 포함할 것이다. 여기서, 클록 발생기(610), 선택기(620), 유사-랜덤 시퀀스 발생기(630), 그리고 프리-런 검출기(640)는 믹서(650)로 제공되는 랜덤 시퀀스 데이터(RSD)를 순차적으로 발생하는 랜덤 시퀀스 발생 블록(660)을 구성할 것이다. 순차적으로 생성되는 랜덤 시퀀스 데이터의 그룹은 랜덤 시퀀스(RS)를 구성할 것이다.

클록 발생기(610)는 클록 신호(CLK)를 발생하도록 구성될 것이다. 선택기(620)는 선택 신호로서 프리-런 검출기(640)로부터 출력되는 프리-런 신호(FRS)에 응답하여 입력 신호들(CLK, RE/WE) 중 하나를 선택한다. 예를 들면, 프리-런 신호(FRS)가 활성화될 때, 선택기(620)는 클록 발생기(610)로부터의 클록 신호(CLK)를 출력 신호로서 선택할 것이다. 프리-런 신호(FRS)가 비활성화될 때, 선택기(620)는 읽기/쓰기 동작의 데이터 입력/출력시 토글되는 읽기/쓰기 인에이블 신호(RE/WE)를 출력 신호로서 선택할 것이다. 선택기(620)에 의해서 선택된 신호(CLK 또는 RE/WE)는 랜덤 시퀀스 클록 신호(CLK_RS)로서 유사-랜덤 시퀀스 발생기(630)에 제공될 것이다. 유사-랜덤 시퀀스 발생기(630)는 랜덤 시퀀스 클록 신호(CLK_RS)에 응답하여 동작하며, 도 1의 시드 선택 회로(800)로부터 제공되는 시드를 이용하여 랜덤 시퀀스 데이터(RSD)를 순차적으로 발생한다. 랜덤 시퀀스(RS)는, 예를 들면, 일련의 데이터 비트들로 구성될 것이다. 랜덤 시퀀스(RS)의 각 데이터 비트는 랜덤 시퀀스 데이터로서 믹서(650)로 제공될 것이다. 다른 예로서, 랜덤 시퀀스(RS)는 일련의 데이터 비트 그룹들로 구성되며, 각 데이터 비트 그룹은 2 또는 그 보다 많은 데이터 비트들로 구성될 수 있다.

예시적인 실시예에 있어서, 믹서(650)에 제공되는 첫 번째 데이터를 실질적으로 랜덤화시키기 위한 랜덤 시퀀스 데이터(RSD)를 '초기 랜덤 시퀀스 데이터'(initial RSD)라 칭한다. 그리고, 믹서(650)에 제공되는 첫 번째 데이터의 실질적인 랜덤화에 필요한 또는 초기 랜덤 시퀀스 데이터를 생성하는 데 필요한 시드를 '초기 시드'(initial seed)라 칭한다.

예시적인 실시예에 있어서, 유사-랜덤 시퀀스 발생기(630)는 하나의 쉬프트 레지스터와 하나 또는 그 보다 많은 XOR 로직 게이트들로 구성된 선형 피드백 쉬프트 레지스터(Linear Feedback Shift Register: LFSR)로 구현될 수 있다. 하지만, 랜덤 시퀀스 발생 회로(630)가 PN(Pseudo-random Number) 시퀀스 발생기, CRC(Cyclic Redundancy Code) 발생기, 또는 그와 같은 것으로 구현될 수 있음은 잘 이해될 것이다.

계속해서 도 7을 참조하면, 프리-런 검출기(640)는 열 오프셋 값(Column_Offset) 및 섹터 오프셋 값(SCT_Offset[i])에 의거하여 프리-런 신호(free-run signal)(FRS)를 발생한다. 예시적인 실시예에 있어서, 열 오프셋 값(Column_Offset)은 액세스 요청시 제공되는 열 어드레스의 값일 것이다. 열 오프셋 값(Column_Offset)은 요청된 액세스가 풀-페이지 데이터와 관련된 것인 지 랜덤 데이터와 관련된 것인 지의 여부에 따라 다를 것이다. 예를 들면, 풀-페이지 데이터에 대한 읽기/쓰기 동작이 요구될 때, 열 오프셋 값(Column_Offset)은 '0'일 것이다. 랜덤 데이터에 대한 읽기/쓰기 동작이 요구될 때, 열 오프셋 값(Column_Offset)은 '0'보다 클 것이다.

본 발명의 경우, 액세스 요청에 따라 데이터가 읽혀질 위치 즉, 액세스 포인트는 열 어드레스를 통해 다양하게 결정될 것이다. 예를 들면, 페이지 데이터의 첫 번째 액세스 포인트는 '0'의 값을 갖는 열 어드레스에 의해서 결정되고, 페이지 데이터의 나머지 액세스 포인트들은 '0'보다 큰 값을 갖는 열 어드레스에 의해서 결정될 것이다. 여기서, 데이터가 읽혀질 위치는 페이지 버퍼 회로(400)의 열 위치 또는 하나의 페이지의 열 위치를 포함할 것이다. 마찬가지로, 액세스 요청에 따라 데이터가 저장될 위치 즉, 액세스 포인트는 열 어드레스를 통해 다양하게 결정될 것이다. 예를 들면, 페이지 데이터의 첫 번째 액세스 포인트는 '0'의 값을 갖는 열 어드레스에 의해서 결정되고, 페이지 데이터의 나머지 액세스 포인트들은 '0'보다 큰 값을 갖는 열 어드레스에 의해서 결정될 것이다. 열 오프셋 값(Column_Offset)은 또한 '오프셋 어드레스'라 불린다.

프리-런 검출기(640)는 카운터(641)와 비교기(642)를 포함할 것이다. 카운터(641)는, 예를 들면, 클록 발생기(610)에 의해서 생성되는 클록 신호(CLK)에 동기되어 동작할 것이다. 카운터(641)는 섹터 오프셋 값(SCT_Offset[i])으로 초기화될 것이다. 비교기(642)는 카운터(641)의 카운트 값과 열 오프셋 값(Column_Offset)을 비교하고 비교 결과에 따라 프리-런 신호(FRS)를 발생할 것이다. 예를 들면, 프리-런 신호(FRS)는 카운터(641)의 초기값과 열 오프셋 값(Column_Offset)이 서로 일치할 때 비활성화될 것이다. 다시 말해서, 프리-런 신호(FRS)는 열 오프셋 값(Column_Offset)이 섹터 오프셋 값(SCT_Offset[i])과 일치할 때 비활성화될 것이다. 프리-런 신호(FRS)는 카운터(641)의 초기값 즉, 섹터 오프셋 값(SCT_Offset[i])과 열 오프셋 값(Column_Offset)이 서로 다를 때 활성화될 것이다. 후자의 경우, 비교기(642)는 카운터(641)의 카운트 값이 열 오프셋 값(Column_Offset)에 도달할 때 프리-런 신호(FRS)를 비활성화시킬 것이다. 이때, 카운터(641)는 프리-런 신호(FRS)의 비활성화에 따라 동작하지 않을 것이다.

카운터(641)는 읽기/쓰기 동작시 열 오프셋 값(Column_Offset)이 섹터 오프셋 값(SCT_Offset[i])과 일치할 때 동작하지 않는다. 이때, 프리-런 검출기(640)의 비교기(642)는 프리-런 신호(FRS)를 비활성화시킨다. 이 경우, 데이터 입력/출력시 토글되는 읽기/쓰기 인에이블 신호(RE/WE)는 랜덤 시퀀스 클록 신호(CLK_RS)로서 선택기(620)를 통해 유사-랜덤 시퀀스 발생기(630)로 제공될 것이다. 읽기/쓰기 인에이블 신호(RE/WE)는 읽기/쓰기 요청시 믹서(650)로 데이터를 제공하기 위해서 토글될 것이다.

카운터(641)는 읽기/쓰기 동작시 열 오프셋 값(Column_Offset)이 섹터 오프셋 값(SCT_Offset[i])과 일치하지 않을 때 카운트 동작을 수행할 것이다. 즉, 열 오프셋 값(Column_Offset)이 카운터(641)의 초기값(즉, 섹터 오프셋 값(SCT_Offset[i]))과 일치하지 않을 때, 카운터(641)는 클록 신호(CLK)에 동기되어 카운트 동작을 수행할 것이다. 이때, 프리-런 검출기(640)의 비교기(642)는 프리-런 신호(FRS)를 활성화시킨다. 이 경우, 클록 발생기(610)에 의해서 생성된 클록 신호(CLK)는 랜덤 시퀀스 클록 신호(CLK_RS)로서 선택기(620)를 통해 유사-랜덤 시퀀스 발생기(630)로 제공될 것이다. 클록 발생기(610)에 의해서 생성된 클록 신호(CLK)가 랜덤 시퀀스 클록 신호(CLK_RS)로서 선택기(620)를 통해 유사-랜덤 시퀀스 발생기(630)로 제공되는 동안, 믹서(650)에는 데이터가 제공되지 않을 것이다. 비록 믹서(650)에는 데이터가 제공되지 않더라도, 유사-랜덤 시퀀스 발생기(630)는 클록 발생기(610)로부터 제공되는 클록 신호(CLK)에 동기되어 랜덤 시퀀스 데이터를 순차적으로 발생할 것이다.

첫 번째 데이터의 실질적인 랜덤화를 위한 초기 랜덤 시퀀스 데이터를 생성하기 위한 동작을 프리-런 동작이라 칭한다. 프리-런 검출기(640)는 카운트 값이 열 오프셋 값(Column_Offset)에 도달할 때 프리-런 신호(FRS)를 비활성화시킨다. 프리-런 신호(FRS)의 상태가 활성화 상태에서 비활성화 상태로 천이할 때, 데이터 입력/출력시 읽기/쓰기 인에이블 신호(RE/WE)는 랜덤 시퀀스 클록 신호(CLK_RS)로서 선택기(620)를 통해 유사-랜덤 시퀀스 발생기(630)로 제공될 것이다. 이때, 카운터의 동작은 프리-런 신호(FRS)의 비활성화에 따라 정지될 것이다.

믹서(650)는 랜덤 시퀀스 데이터(RSD)와 데이터(또는, 랜덤 시퀀스와 믹서(650)에 입력된 데이터)를 논리적으로 조합하고, 랜덤화된/디-랜덤화된 데이터로서 조합된 데이터를 출력할 것이다. 예를 들면, 읽기 동작시, 믹서(650)는 열 선택 회로(500)를 통해 제공되는 랜덤화된 데이터와 랜덤 시퀀스 데이터(RSD)를 논리적으로 조합하고, 디-랜덤화된 데이터로서 조합된 데이터를 입출력 인터페이스(700)로 출력할 것이다. 쓰기 동작시, 믹서(650)는 입출력 인터페이스(700)를 통해 제공되는 데이터와 랜덤 시퀀스 데이터(RSD)를 논리적으로 조합하고, 랜덤화된 데이터로서 조합된 데이터를 열 선택 회로(500)로 출력할 것이다. 믹서(650)로 바이트 단위의 데이터가 제공되는 경우, 랜덤 시퀀스 데이터 비트는 읽혀진/프로그램될 데이터 비트들과 각각 논리적으로 조합될 것이다.

여기서, 프리-런 신호(FRS)는 요청된 액세스가 랜덤 데이터 액세스인지의 여부에 따라 액티브-하이 레벨과 액티브-로우 레벨 중 하나를 갖는다.

예시적인 실시예에 있어서, 믹서(650)는, 예를 들면, XOR 로직으로 구성될 것이다. 하지만, 믹서(650)의 구성이 여기에 개시된 것에 국한되지 않음은 잘 이해될 것이다. 또한, 프리-런 검출기(640)의 구성이 여기에 개시된 것에 국한되지 않음은 잘 이해될 것이다.

도 8a 및 도 8b는 본 발명의 예시적인 실시예에 따른 플래시 메모리 장치의 액세스 동작을 개략적으로 설명하기 위한 도면들이다. 이하, 본 발명의 예시적인 실시예에 따른 플래시 메모리 장치의 액세스 동작이 참조 도면들에 의거하여 상세히 설명될 것이다.

액세스 요청시, 플래시 메모리 장치에는 메모리 공간(즉, 페이지)을 지정하는 제 1 어드레스(PA)와 지정된 메모리 공간의 액세스 포인트를 나타내는 제 2 어드레스(이하, 열 오프셋 값이라 칭함)가 제공될 것이다. 플래시 메모리 장치로 제 1 및 제 2 어드레스들과 더불어 액세스 요청에 대응하는 명령이 제공될 것이다. 일단 플래시 메모리 장치로 제 1 및 제 2 어드레스들이 제공되면, 시드 선택 회로(800)는 제 1 어드레스(PA) 및 열 오프셋 값(Column_Offset)에 응답하여 시드를 랜덤화 및 디-랜덤화 회로(600)로 제공할 것이다. 구체적으로 설명하면 다음과 같다.

시드 선택기(820)는 열 오프셋 값(Column_Offset)이 정해진 섹터 오프셋 값들(SCT_Offset[n:0]) 중 어느 하나와 일치하는 지 또는 열 오프셋 값(Column_Offset)이 어느 섹터에 속하는 지의 여부에 따라 섹터 오프셋 선택 신호(SCT_N)를 발생할 것이다. 예를 들면, 도 8a에 도시된 바와 같이, 열 오프셋 값(Column_Offset)이 섹터 오프셋 값(SCT_Offset[1])과 일치할 때, 시드 선택기(820)의 인코더(822)는 섹터 오프셋 값(SCT_Offset[1])에 대응하는 섹터 오프셋 선택 신호(SCT_N)를 발생할 것이다. 이때, 시드 선택기(820)의 멀티플렉서(823)는 섹터 오프셋 선택 신호(SCT_N)에 대응하는 섹터 오프셋 값(SCT_Offset[1])을 출력할 것이다. 섹터 오프셋 값(SCT_Offset[1])과 시드값이 시드를 랜덤화 및 디-랜덤화 회로(600)로 제공할 것이다. 열 오프셋 값(Column_Offset)이 섹터 오프셋 값(SCT_Offset[1])과 일치하기 때문에, 랜덤화 및 디-랜덤화 회로(600)는 도 7에서 설명된 프리-런 동작 없이 초기 시드로서 시드 테이블(810)로부터 제공되는 시드를 이용하여 랜덤화 및 디-랜덤화 동작을 수행할 것이다. 프리-런 동작은 도 7을 참조하여 설명된 것과 동일하게 수행되며, 그것에 대한 설명은 그러므로 생략될 것이다.

도 8b에 도시된 바와 같이, 섹터 오프셋 값(SCT_Offset[1])과 일치하지 않는 열 오프셋 값(Column_Offset)이 제공될 수 있다. 이러한 경우도 마찬가지로, 시드 선택기(820)의 인코더(822)는 열 오프셋 값(Column_Offset)이 속한 섹터를 나타내는 섹터 오프셋 값(SCT_Offset[1])에 대응하는 섹터 오프셋 선택 신호(SCT_N)를 발생할 것이다. 이때, 시드 선택기(820)의 멀티플렉서(823)는 섹터 오프셋 선택 신호(SCT_N)에 대응하는 섹터 오프셋 값(SCT_Offset[1])을 출력할 것이다. 섹터 오프셋 값(SCT_Offset[1])과 시드값이 랜덤화 및 디-랜덤화 회로(600)로 제공할 것이다. 열 오프셋 값(Column_Offset)이 섹터 오프셋 값(SCT_Offset[1])과 일치하지 않기 때문에, 도 8b에 도시된 바와 같이, 랜덤화 및 디-랜덤화 회로(600)는 프리-런 동작을 수행할 것이다. 프리-런 동작은 도 7을 참조하여 설명된 것과 동일하게 수행되며, 그것에 대한 설명은 그러므로 생략될 것이다. 유사 랜덤 시퀀스 발생기(630)는 프리-런 동작을 통해 초기 시드로 설정될 것이다. 이후, 랜덤화 및 디-랜덤화 회로(600)는 프리-런 동작을 통해 생성된 초기 시드를 이용하여 랜덤화 및 디-랜덤화 동작을 수행할 것이다.

도 9는 본 발명의 예시적인 실시예에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.

도 9를 참조하면, 메모리 시스템(3000)은 적어도 하나의 플래시 메모리(1000)와 제어기(2000)를 포함할 것이다. 플래시 메모리(1000)는 제어기(2000)의 제어하에 동작하며, 저장 매체로서 사용될 것이다. 제어기(2000)는 플래시 메모리(1000)를 제어하도록 구성될 것이다. 플래시 메모리(1000)는 랜덤화 및 디-랜덤화 회로(1100) 및 시드 선택 회로(1200)를 포함할 것이다. 도 9에 도시된 플래시 메모리(1000)는 도 1에 도시된 것과 실질적으로 동일하게 구성되며, 그것에 대한 설명은 그러므로 생략될 것이다. 시드 선택 회로(1200)는 각 메모리 블록의 페이지들 각각에 할당된 시드값들 및 각 페이지의 정해진 액세스 포인트들(또는, 정해진 섹터 오프셋 값들)에 각각 대응하는 시드값들을 포함할 것이다. 랜덤 액세스가 요청될 때, 시드값들 중 하나는 랜덤화 및 디-랜덤화 회로(1200)로 제공될 것이다. 랜덤화 및 디-랜덤화 회로(1100)는, 앞서 설명된 바와 같이, 열 오프셋 값이 섹터 오프셋 값과 일치하는 지의 여부에 따라 초기 시드를 생성하기 위한 프리-런 동작을 선택적으로 행할 것이다.

제어기(2000)는 제 1 인터페이스(2100), 제 2 인터페이스(2200), 처리 유니트(2300), 버퍼 메모리(2400), 그리고 ECC 블록(2500)을 포함할 것이다. 제 1 인터페이스(2100)는 외부(예를 들면, 호스트)와 인터페이스하도록 구성되고, 제 2 인터페이스(2200)는 플래시 메모리(1000)와 인터페이스하도록 구성될 것이다. 처리 유니트(2300)는 제어기(2000)의 전반적인 동작을 제어하도록 구성될 것이다. 버퍼 메모리(2400)는 플래시 메모리(1000)에 저장될 데이터 또는 플래시 메모리(1000)로부터 읽혀진 데이터를 저장하도록 구성될 것이다. ECC 블록(2500)은 버퍼 메모리(2400)로부터 출력되는 데이터에 의거하여 ECC 데이터를 생성할 것이다. ECC 블록(2500)은 ECC 데이터에 의거하여 플래시 메모리(1000)로부터 읽혀진 데이터에 대한 에러 검출 및 정정 동작을 수행할 것이다. ECC 데이터는 플래시 메모리(1000)에 저장될 데이터와 동일한 페이지에 또는 플래시 메모리(1000)에 저장될 데이터와 다른 영역에 저장될 수 있다.

예시적인 실시예에 있어서, 제 1 인터페이스(2100)는 컴퓨터 버스 표준들, 스토리지 버스 표준들, iFCPPeripheral 버스 표준들, 등 중 하나 또는 그 보다 많은 것들의 조합으로 구성될 수 있다. 컴퓨터 버스 표준들(computer bus standards)은 S-100 bus, Mbus, Smbus, Q-Bus, ISA, Zorro II, Zorro III, CAMAC, FASTBUS, LPC, EISA, VME, VXI, NuBus, TURBOchannel, MCA, Sbus, VLB, PCI, PXI, HP GSC bus, CoreConnect, InfiniBand, UPA, PCI-X, AGP, PCIe, Intel QuickPath Interconnect, Hyper Transport, 등을 포함한다. 스토리지 버스 표준들(Storage bus standards)은 ST-506, ESDI, SMD, Parallel ATA, DMA, SSA, HIPPI, USB MSC, FireWire(1394), Serial ATA, eSATA, SCSI, Parallel SCSI, Serial Attached SCSI, Fibre Channel, iSCSI, SAS, RapidIO, FCIP, 등을 포함한다. iFCPPeripheral 버스 표준들(iFCPPeripheral bus standards)은 Apple Desktop Bus, HIL, MIDI, Multibus, RS-232, DMX512-A, EIA/RS-422, IEEE-1284, UNI/O, 1-Wire, I2C, SPI, EIA/RS-485, USB, Camera Link, External PCIe, Light Peak, Multidrop Bus, 등을 포함한다.

도 10은 본 발명의 다른 예시적인 실시예에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.

도 10을 참조하면, 메모리 시스템(3000a)은 적어도 하나의 플래시 메모리(1000a)와 제어기(2000a)를 포함할 것이다. 플래시 메모리(1000a)는 제어기(2000a)의 제어 하에 동작하며, 저장 매체로서 사용될 것이다. 도 10에 도시된 플래시 메모리(1000a)는 랜덤화 및 디-랜덤화 동작을 지원하지 않는 일반적인 플래시 메모리로 구성될 것이다. 제어기(2000a)는 플래시 메모리(1000a)를 제어하도록 구성될 것이다. 제어기(2000a)는 플래시 메모리(1000a)에 저장될 데이터를 랜덤화하도록 그리고 랜덤화된 데이터에 ECC 데이터를 부가하도록 구성될 것이다. 제어기(2000a)는 플래시 메모리(1000a)로부터 읽혀진 랜덤화된 데이터의 에러에 대한 검출 및 정정 동작을 수행하고, 랜덤화된 데이터를 디-랜덤화하도록 구성될 것이다.

제어기(2000a)는 제 1 인터페이스(2100a), 제 2 인터페이스(2200a), 처리 유니트(2300a), 버퍼 메모리(2400a), ECC 블록(2500a), 랜덤화/디-랜덤화 블록(2600), 그리고 시드 선택 블록(2700)을 포함할 것이다. 도 10에 도시된 구성 요소들(2100a, 2200a, 2300a, 2400a, 2500a)은 아래의 차이점을 제외하면 도 9에 도시된 것과 실질적으로 동일하며, 그것에 대한 설명은 그러므로 생략될 것이다.

시드 선택 블록(2700)는 각 메모리 블록의 페이지들 각각에 할당된 시드값들 및 각 페이지의 정해진 액세스 포인트들(또는, 정해진 섹터 오프셋 값들)에 각각 대응하는 시드값들을 포함할 것이다. 랜덤 액세스가 요청될 때, 시드값들 중 하나는 랜덤화 및 디-랜덤화 블록(2600)로 제공될 것이다. 랜덤화 및 디-랜덤화 블록(2600)은, 앞서 설명된 바와 같이, 열 오프셋 값이 섹터 오프셋 값과 일치하는 지의 여부에 따라 초기 시드를 생성하기 위한 프리-런 동작을 선택적으로 행할 것이다. 또한, 랜덤화 및 디-랜덤화 블록(2600)은 프리-런 동작 없이 또는 프리-런 동작을 통해 생성된 초기 시드에 의거하여 버퍼 메모리(2400a)로부터 출력되는 데이터를 랜덤화하도록 그리고 플래시 메모리(1000a)로부터 읽혀진 데이터(즉, 랜덤화된 데이터)를 디-랜덤화하도록 구성될 것이다.

ECC 블록(2500a)은 랜덤화 및 디-랜덤화 블록(2600)으로부터 출력되는 랜덤화된 데이터에 의거하여 ECC 데이터를 생성할 것이다. ECC 블록(2500a)은, 또한, ECC 데이터에 의거하여 플래시 메모리(1000a)로부터 읽혀진 데이터 즉, 랜덤화된 데이터에 대한 에러 검출 및 정정 동작을 수행할 것이다. ECC 데이터는 플래시 메모리(1000a)에 저장될 데이터와 동일한 페이지에 또는 플래시 메모리(1000a)에 저장될 데이터와 다른 영역에 저장될 수 있다.

도 11은 본 발명의 예시적인 실시예에 따른 반도체 드라이브를 개략적으로 보여주는 블록도이다.

도 11을 참조하면, 반도체 드라이브(4000)(SSD)는 저장 매체(4100)와 제어기(4200)를 포함할 것이다. 저장 매체(4100)는 복수의 채널들(CH0-CHn-1)을 통해 제어기(4200)와 연결될 것이다. 채널들(CH0-CHn-1) 각각에는 복수의 불 휘발성 메모리들(NVM)이 공통으로 연결될 것이다. 각 불 휘발성 메모리는 도 1에서 설명된 플래시 메모리로 구성될 것이다. 즉, 각 불 휘발성 메모리(NVM)는 랜덤화 및 디-랜덤화 회로(4101)를 포함할 것이다. 이러한 경우, 제어기(4200)는 도 9에 도시된 것과 실질적으로 동일하게 구성될 것이다. 즉, 데이터 랜덤화 및 디-랜덤화는 각 불 휘발성 메모리 내에서 행해지고, 에러 검출 및 정정은 제어기(4200) 내에서 행해질 것이다. 이에 반해서, 각 불 휘발성 메모리는 앞서 설명된 랜덤화 및 디-랜덤화 기능을 제공하지 않는 일반적인 플래시 메모리로 구성될 수 있다. 이러한 경우, 제어기(4200)는 도 10에 도시된 것과 실질적으로 동일하게 구성될 것이다. 즉, 데이터 랜덤화 및 디-랜덤화 및 에러 검출 및 정정은 제어기(4200) 내에서 행해질 것이다.

본 발명의 예시적인 실시예에 있어서, 메모리 셀들은 가변 저항 메모리 셀로 구성될 수 있으며, 예시적인 가변 저항 메모리 셀 및 그것을 포함한 메모리 장치가 미국특허번호 제7529124호에 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.

본 발명의 다른 예시적인 실시예에 있어서, 메모리 셀들은 전하 저장층을 갖는 다양한 셀 구조들 중 하나를 이용하여 구현될 수 있다. 전하 저장층을 갖는 셀 구조는 전하 트랩층을 이용하는 전하 트랩 플래시 구조, 어레이들이 다층으로 적층되는 스택 플래시 구조, 소오스-드레인이 없는 플래시 구조, 핀-타입 플래시 구조, 등을 포함할 것이다.

전하 저장층으로서 전하 트랩 플래시 구조를 갖는 메모리 장치가 미국특허 제6858906호, 미국공개특허 제2004-0169238호, 그리고 미국공개특허 제2006-0180851호에 각각 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다. 소오스/드레인이 없는 플래시 구조는 대한민국특허 제673020호에 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.

본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 제어기는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.

본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.

100: 메모리 셀 어레이
200: 행 선택 회로
300: 제어 로직
400: 페이지 버퍼 회로
500: 열 선택 회로
600: 랜덤화 및 디-랜덤화 회로
700: 입출력 인터페이스
800: 시드 선택 회로

Claims

복수의 페이지들을 구성하는 메모리 셀들을 갖는 어레이와;
상기 페이지들 각각에 대응하는 시드들을 저장하는 시드 선택 회로와; 그리고
선택된 페이지에 저장될 데이터를 랜덤화하도록 구성된 랜덤화 및 디-랜덤화 회로를 포함하며,
상기 각 페이지는 섹터 오프셋 값들에 의해서 각각 지정되는 복수의 섹터들로 구성되고, 상기 각 페이지에 대응하는 시드는 대응하는 페이지의 섹터들에 각각 대응하는 시드값들로 구성되며;
상기 시드 선택 회로는 액세스 요청시 입력된 열 오프셋 값이 속하는 상기 선택된 페이지의 섹터를 나타내는 섹터 오프셋 값에 의거하여 상기 선택된 페이지의 시드값들 중 하나를 선택하고, 상기 랜덤화 및 디-랜덤화 회로는 상기 시드 선택 회로에 의해서 선택된 시드값에 의거하여 상기 선택된 페이지에 저장될 데이터를 랜덤화하고,
상기 시드 선택 회로는 상기 페이지들 각각에 대응하는 시드값들을 저장하는 시드 테이블과; 그리고
상기 열 오프셋 값이 상기 선택된 페이지의 섹터들 중 어느 섹터에 속하는 지의 여부를 판별하고, 판별 결과로서 상기 열 오프셋 값에 대응하는 섹터의 섹터 오프셋 값을 출력하는 오프셋 선택기를 포함하며, 상기 시드 테이블은 상기 오프셋 선택기로부터 출력되는 섹터 오프셋 값에 대응하는 섹터의 시드값을 출력하는 플래시 메모리 장치.
제 1 항에 있어서,
상기 어레이와 상기 랜덤화 및 디-랜덤화 회로 사이에 위치하며, 상기 랜덤화된 데이터를 상기 메모리 셀 어레이에 저장하도록 그리고 상기 메모리 셀 어레이로부터 데이터를 읽도록 구성된 페이지 버퍼 회로를 더 포함하는 플래시 메모리 장치.
삭제
제 1 항에 있어서,
상기 랜덤화 및 디-랜덤화 회로는
액세스 요청시 입력된 열 오프셋 값과 상기 오프셋 선택기로부터 출력되는 섹터 오프셋 값에 응답하여 프리-런 신호를 발생하는 프리-런 검출기와;
상기 프리-런 신호에 응답하여 클록 신호와 읽기/쓰기 인에이블 신호 중 하나를 선택하는 선택기와;
상기 시드 선택 회로로부터 제공되는 시드값으로 초기화되며, 랜덤 시퀀스 클록 신호로서 상기 선택기에 의해서 선택된 신호에 응답하여 랜덤 시퀀스를 발생하는 시퀀스 발생기와; 그리고
상기 랜덤 시퀀스에 의거하여 상기 어레이에 저장될 데이터를 랜덤화시키는 믹서를 포함하는 플래시 메모리 장치.
제 4 항에 있어서,
상기 프리-런 검출기는
상기 시드 선택 회로로부터 제공되는 섹터 오프셋 값으로 초기화되며, 클록 신호에 동기되어 동작하는 카운터와; 그리고
액세스 요청시 입력된 열 오프셋 값과 상기 카운터의 카운트 값에 응답하여 상기 프리-런 신호를 발생하는 비교기를 포함하는 플래시 메모리 장치.
제 5 항에 있어서,
상기 프리-런 신호는 상기 열 오프셋 값이 상기 카운터의 카운트 값보다 클 때 활성화되며, 상기 선택기는 상기 프리-런 신호의 활성화에 응답하여 상기 랜덤 시퀀스 클록 신호로서 상기 클록 신호를 선택하는 플래시 메모리 장치.
제 6 항에 있어서,
상기 시퀀스 발생기는 상기 랜덤 시퀀스 클록 신호로서 상기 클록 신호에 응답하여 랜덤 시퀀스 데이터를 발생하며, 상기 클록 신호에 따라 생성되는 랜덤 시퀀스 데이터는 데이터 랜덤화에 사용되지 않는 플래시 메모리 장치.
복수의 페이지들을 구성하는 메모리 셀들을 갖는 어레이와;
상기 각 페이지는 섹터 오프셋 값들에 의해서 각각 지정되는 복수의 섹터들로 구성되며;
액세스 요청시 입력된 열 오프셋 값이 선택된 페이지의 섹터들 중 어느 섹터에 속하는 지의 여부를 판별하고, 판별 결과로서 상기 열 오프셋 값에 대응하는 섹터의 섹터 오프셋 값을 출력하는 오프셋 선택기와;
상기 페이지들 각각에 대응하는 시드값들을 저장하며, 상기 오프셋 선택기로부터 출력되는 섹터 오프셋 값에 대응하는 시드값을 출력하는 시드 테이블과;
상기 각 페이지에 대응하는 시드값은 대응하는 페이지의 섹터들에 각각 대응하는 시드값들로 구성되며;
상기 열 오프셋 값과 상기 오프셋 선택기로부터 출력되는 섹터 오프셋 값에 응답하여 프리-런 신호를 발생하는 프리-런 검출기와;
상기 프리-런 신호에 응답하여 클록 신호와 읽기/쓰기 인에이블 신호 중 하나를 선택하는 선택기와;
상기 시드 테이블로부터 제공되는 시드값으로 초기화되며, 랜덤 시퀀스 클록 신호로서 상기 선택기에 의해서 선택된 신호에 응답하여 랜덤 시퀀스를 발생하는 시퀀스 발생기와;
상기 랜덤 시퀀스와 상기 어레이에 저장될 또는 읽혀진 데이터를 논리적으로 조합하는 믹서와; 그리고
상기 믹서로 제공될 또는 상기 믹서로부터 제공되는 데이터를 임시 저장하도록 구성된 페이지 버퍼 회로를 포함하는 플래시 메모리 장치.
제 8 항에 있어서,
상기 프리-런 검출기는
상기 오프셋 선택기로부터 제공되는 섹터 오프셋 값으로 초기화되며, 클록 신호에 동기되어 동작하는 카운터와; 그리고
액세스 요청시 입력된 열 오프셋 값과 상기 카운터의 카운트 값에 응답하여 상기 프리-런 신호를 발생하는 비교기를 포함하는 플래시 메모리 장치.
제 9 항에 있어서,
상기 프리-런 신호는 상기 열 오프셋 값이 상기 카운터의 카운트 값보다 클 때 활성화되고, 상기 선택기는 상기 프리-런 신호의 활성화에 응답하여 상기 랜덤 시퀀스 클록 신호로서 상기 클록 신호를 선택하고, 상기 시퀀스 발생기는 상기 랜덤 시퀀스 클록 신호로서 상기 클록 신호에 응답하여 랜덤 시퀀스 데이터를 발생하며, 상기 클록 신호에 따라 생성되는 랜덤 시퀀스 데이터는 데이터 랜덤화에 사용되지 않는 플래시 메모리 장치.