KR101763319B1 - 전기화학적 식각법을 이용한 태양 전지의 제조 방법 - Google Patents
전기화학적 식각법을 이용한 태양 전지의 제조 방법 Download PDFInfo
- Publication number
- KR101763319B1 KR101763319B1 KR1020110009532A KR20110009532A KR101763319B1 KR 101763319 B1 KR101763319 B1 KR 101763319B1 KR 1020110009532 A KR1020110009532 A KR 1020110009532A KR 20110009532 A KR20110009532 A KR 20110009532A KR 101763319 B1 KR101763319 B1 KR 101763319B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- base material
- porous silicon
- silicon layer
- recrystallization
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000005530 etching Methods 0.000 title claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 93
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 90
- 238000001953 recrystallisation Methods 0.000 claims abstract description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 230000007547 defect Effects 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 230000003746 surface roughness Effects 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 229910021419 crystalline silicon Inorganic materials 0.000 description 7
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000011148 porous material Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 241000252506 Characiformes Species 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
- H01L31/0284—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table comprising porous silicon as part of the active layer(s)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Sustainable Energy (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명은 전기화학적 식각법을 이용한 태양 전지의 제조 방법에 관한 것이다. 태양 전지의 제조 방법은, i) 도핑된 실리콘으로 된 모재를 제공하는 단계, ii) 모재를 전기화학적으로 부분 에칭하여 모재 상부를 제1 다공성 실리콘층으로 변환시키는 단계, iii) 모재를 전기화학적으로 부분 에칭하여 모재 상부와 접한 모재의 하부를 제2 다공성 실리콘층으로 변환시키는 단계, iv) 제1 다공성 실리콘층을 열처리하여 재결정화층으로 변환시키는 단계, v) 재결정화층의 표면을 화학 처리하여 재결정화층의 표면의 조도를 증가시키는 단계, vi) 재결정화층의 표면을 카운터 도핑(counter doping)하여 재결정화층 위에 에미터층을 제공하는 단계, vii) 에미터층 위에 제1 전극을 제공하는 단계, viii) 제2 다공성 실리콘층을 재결정화층으로부터 분리시키는 단계, 및 ix) 재결정화층의 하부에 제2 전극을 제공하는 단계를 포함한다.
Description
본 발명은 태양 전지의 제조 방법에 관한 것이다. 더욱 상세하게는 본 발명은 전기화학적 식각법을 이용한 태양 전지의 제조 방법에 관한 것이다.
최근 들어 자원 고갈 및 자원 가격 상승으로 인해 청정 에너지의 연구 개발이 활발하게 이루어지고 있다. 청정 에너지로는 태양 에너지, 풍력 에너지, 조력 에너지 등을 그 예로 들 수 있다. 특히, 태양 에너지를 효율적으로 이용하기 위해 태양 전지의 연구 개발이 지속적으로 이루어지고 있다.
태양 전지는 태양의 빛에너지를 전기에너지로 변환하는 장치이다. 태양 전지에 태양광을 비추면 태양 전지의 내부에서 전자 및 정공이 발생한다. 발생된 전자 및 정공은 태양 전지에 포함된 P극 및 N극으로 이동하고, P극 및 N극 사이에 전위치가 발생하여 전류가 흐른다.
전기화학적 식각법을 이용하여 저비용으로 제조할 수 있으면서 고효율을 가지는 1㎛ 내지 50㎛ 두께의 태양 전지를 제조하는 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 태양 전지의 제조 방법은, i) 도핑된 실리콘으로 된 모재를 제공하는 단계, ii) 모재를 전기화학적으로 부분 에칭하여 모재 상부를 제1 다공성 실리콘층으로 변환시키는 단계, iii) 모재를 전기화학적으로 부분 에칭하여 모재 상부와 접한 모재의 하부를 제2 다공성 실리콘층으로 변환시키는 단계, iv) 제1 다공성 실리콘층을 열처리하여 재결정화층으로 변환시키는 단계, v) 재결정화층의 표면을 화학 처리하여 재결정화층의 표면의 조도를 증가시키는 단계, vi) 재결정화층의 표면을 카운터 도핑(counter doping)하여 재결정화층 위에 에미터층을 제공하는 단계, vii) 에미터층 위에 제1 전극을 제공하는 단계, viii) 제2 다공성 실리콘층을 재결정화층으로부터 분리시키는 단계, 및 ix) 재결정화층의 하부에 제2 전극을 제공하는 단계를 포함한다.
모재의 하부를 제2 다공성 실리콘층으로 변환시키는 단계에서, 제2 다공성 실리콘층의 공공율은 제1 다공성 실리콘층의 공공율보다 클 수 있다. 제2 다공성 실리콘층의 공공율은 제1 다공성 실리콘층의 공공율의 4배 내지 7배일 수 있다. 제2 다공성 실리콘층의 공공율은 20vol% 내지 40vol%일 수 있다. 본 발명의 일 실시예에 따른 태양 전지의 제조 방법은 에미터층 위에 반사방지막을 제공하는 단계를 더 포함하고, 제1 전극을 제공하는 단계에서 반사방지막 위에 제1 전극을 제공할 수 있다.
본 발명의 다른 실시예에 따른 태양 전지의 제조 방법은, i) 도핑된 실리콘으로 된 모재를 제공하는 단계, ii) 모재를 부분 에칭하여 상호 이격되어 길게 뻗은 복수의 홀들과 복수의 홀들 사이에 위치한 지지부를 제공하는 단계, iii) 모재를 전기화학적으로 부분 에칭하여 홀의 저면을 포함하는 모재의 일부를 다공성 실리콘층으로 변환시키는 단계, iv) 모재를 열처리하여 다공성 실리콘층을 재결정화되지 않은 다공층 및 다공층 위에 위치한 재결정화층으로 변환시키는 단계, v) 복수의 홀들의 표면과 지지부의 상면을 카운터 도핑하여 복수의 홀들의 표면과 지지부의 상면 위에 에미터층을 제공하는 단계, vi) 지지부의 상면 위에 제1 전극을 제공하는 단계, vii) 다공층을 재결정화층으로부터 분리시키는 단계, 및 viii) 재결정화층의 하부에 제2 전극을 제공하는 단계를 포함한다.
다공성 실리콘층을 다공층 및 재결정화층으로 변환시키는 단계에서, 다공성 실리콘층을 1000℃ 이상에서 10분 내지 100분 동안 수소 분위기하에서 열처리할 수 있다. 모재의 일부를 다공성 실리콘층으로 변환시키는 단계에서, 모재의 일부는 i) 홀의 저면을 포함하는 제1 하부, 및 ii) 제1 하부와 접한 제2 하부를 포함할 수 있다. 제1 하부만 다공성 실리콘층으로 변환될 수 있다.
제1 하부의 결함비율은 지지부의 결함비율보다 클 수 있다. 제1 전극을 제공하는 단계에서, 제1 전극은 홀의 저면과 이격될 수 있다. 모재를 열처리하여 다공층 및 재결정화층으로 변환시키는 단계에서, 재결정화층의 두께는 0보다 크고 50 nm 이하일 수 있다. 복수의 홀들을 제공하는 단계에서, 복수의 홀 중 하나 이상의 홀의 직경은 10nm 내지 1㎛일 수 있다.
전기화학적 식각법을 이용하여 저비용으로 제조할 수 있으면서 고효율을 가지는 1㎛ 내지 50㎛ 두께의 태양 전지를 제조할 수 있다. 또한, 하나의 실리콘 웨이퍼를 이용하여 복수의 태양전지들을 제조할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 태양 전지의 제조 방법의 개략적인 순서도이다.
도 2 내지 도 11은 도 1의 태양 전지의 제조 방법을 순서대로 나타낸 도면들이다.
도 12는 본 발명의 제2 실시예에 따른 태양 전지의 제조 방법의 개략적인 순서도이다.
도 13 내지 도 20은 도 12의 태양 전지의 제조 방법을 순서대로 나타낸 도면들이다.
도 2 내지 도 11은 도 1의 태양 전지의 제조 방법을 순서대로 나타낸 도면들이다.
도 12는 본 발명의 제2 실시예에 따른 태양 전지의 제조 방법의 개략적인 순서도이다.
도 13 내지 도 20은 도 12의 태양 전지의 제조 방법을 순서대로 나타낸 도면들이다.
어느 부분이 다른 부분의 "위에" 있다고 언급하는 경우, 이는 바로 다른 부분의 위에 있을 수 있거나 그 사이에 다른 부분이 수반될 수 있다. 대조적으로 어느 부분이 다른 부분의 "바로 위에" 있다고 언급하는 경우, 그 사이에 다른 부분이 개재되지 않는다.
여기서 사용되는 전문용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 성분 및/또는 군의 존재나 부가를 제외시키는 것은 아니다.
"아래", "위" 등의 상대적인 공간을 나타내는 용어는 도면에서 도시된 한 부분의 다른 부분에 대한 관계를 좀더 쉽게 설명하기 위해 사용될 수 있다. 이러한 용어들은 도면에서 의도한 의미와 함께 사용중인 장치의 다른 의미나 동작을 포함하도록 의도된다. 예를 들면, 도면중의 장치를 뒤집으면, 다른 부분들의 "아래"에 있는 것으로 설명된 어느 부분들은 다른 부분들의 "위"에 있는 것으로 설명된다. 따라서 "아래"라는 예시적인 용어는 위와 아래 방향을 전부 포함한다. 장치는 90° 회전 또는 다른 각도로 회전할 수 있고, 상대적인 공간을 나타내는 용어도 이에 따라서 해석된다.
다르게 정의하지는 않았지만, 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1은 본 발명의 제1 실시예에 따른 태양 전지(100)(도 11에 도시)의 제조 방법을 개략적으로 나타낸 순서도이다. 도 1의 태양 전지(100)(도 11에 도시)의 제조 방법은 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 태양 전지(100)의 제조 방법을 다른 형태로 변형할 수도 있다.
도 1에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 태양 전지(100)(도 11에 도시)의 제조 방법은, i) 도핑된 실리콘으로 된 모재를 제공하는 단계(S10), ii) 모재를 전기화학적으로 부분 에칭하여 모재 상부를 제1 다공성 실리콘층으로 변환하는 단계(S20), iii) 모재를 전기화학적으로 부분 에칭하여 모재 하부를 제2 다공성 실리콘층으로 변환하는 단계(S30), iv) 제1 다공성 실리콘층을 열처리하여 재결정화층으로 변환하는 단계(S40), v) 재결정화층의 표면을 화학처리하여 재결정화층의 표면 조도를 증가시키는 단계(S50), vi) 재결정화층의 표면을 카운터 도핑하여 에미터층을 제공하는 단계(S60), vii) 에미터층 위에 반사방지막을 제공하는 단계(S70), viii) 반사방지막 위에 제1 전극을 제공하는 단계(S80), ix) 제2 다공성 실리콘층을 재결정화층으로부터 분리시키는 단계(S90) 그리고 x) 재결정화층의 하부에 제2 전극을 제공하는 단계(S100)를 포함한다. 이외에, 필요에 따라 태양 전지(100)(도 11에 도시)의 제조 방법은 다른 단계들을 더 포함할 수 있다. 또한, 단계(S70)는 경우에 따라 생략할 수 있다.
도 2 내지 도 11은 도 1의 태양 전지(100)(도 11에 도시)의 제조 방법을 순서대로 나타낸다. 이하에서는 도 2 내지 도 11을 참조하여 도 1의 태양 전지(100)(도 11에 도시)의 제조 방법을 상세하게 설명한다.
먼저, 도 1의 단계(S10)에서는 도핑된 실리콘으로 된 모재(10)를 제공한다. (도 2에 도시) 여기서, 모재(10)의 소재로는 도핑된 실리콘을 사용한다. 실리콘은 n형 또는 p형으로 도핑될 수 있다. 모재(10)는 세정 공정을 거쳐서 제공될 수 있다. 예를 들면, 황산 및 과산화수소를 4:1의 비율로 혼합한 피라나(piranha) 용액에 의해 모재(10)로부터 유기물을 제거하고, 비이온화 물(deionized water, DI water)과 불산을 100:1로 혼합한 실온희석불산(DHF) 공정에 의해 모재(10)로부터 SiO2를 제거할 수 있다.
다음으로, 도 1의 단계(S20)에서는 모재(10)를 전기화학적으로 부분 에칭하여 모재 상부를 제1 다공성 실리콘층(101)으로 변환한다. (도 3에 도시) 예를 들면, 전기화학적 에칭은 HF, H2O, EtOH를 각각 0.1~1:0.01~1:0.1~1의 비율로 혼합한 용액에 모재(10)를 침지한 후 1mA/cm2 내지 50mA/cm2의 전류밀도의 전압을 인가하여 실시할 수 있다.
여기서, 모재 상부는 전기화학적으로 에칭되면서 복수의 공공들이 형성된다. 모재 상부를 전기화학적으로 에칭하는 경우, 인가하는 전술한 전류밀도의 조절에 따라 제1 다공성 실리콘층(101)의 다공도를 조절할 수 있다. 예를 들면, 인가하는 전류밀도를 낮게 조절하여 낮은 다공도를 가지는 제1 다공성 실리콘층(101)을 형성할 수 있다. 이와 같이, 단계(S20)에서는 전류밀도를 낮게 유지하여 모재(10)를 전기화학적으로 에칭시킬 수 있다. 한편, 제1 다공성 실리콘층(101)의 두께는 전기화학적 에칭 시간에 비례한다. 전기화학적 에칭 방법의 상세한 내용은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 이해할 수 있으므로, 그 상세한 설명을 생략한다.
도 1의 단계(S30)에서는 모재(10)를 다시 전기화학적으로 부분 에칭하여 모재 하부를 제2 다공성 실리콘층(103)으로 변환한다. (도 4에 도시) 예를 들면, 전술한 단계(S20)에서의 전기화학적 에칭 조건과 동일한 조건하에서 전류밀도만 100mA/cm2 내지 300mA/cm2로 높게 유지하여 모재(10)를 다시 전기화학적으로 부분 에칭할 수 있다.
여기서, 모재 하부는 제1 다공성 실리콘층(101)의 하부에 위치한 모재(10)의 일부 또는 전부일 수 있다. 모재 하부가 전기화학적으로 에칭되어 제2 다공성 실리콘층(103)으로 부분 변환되는 경우, 제2 다공성 실리콘층(103)의 하부에는 여전히 에칭되지 않은 모재(10)가 존재할 수 있다. 이와는 달리, 도 4에는 도시하지 않았지만 제1 다공성 실리콘층(101)의 하부를 전부 제2 다공성 실리콘층(103)으로 변환시킬 수도 있다.
한편, 제2 다공성 실리콘층(103)의 공공율은 제1 다공성 실리콘층(101)의 공공율보다 크다. 따라서 후술하는 단계(S90)에서 제2 다공성 실리콘층(103)을 재결정화층으로 변환되는 제1 다공성 실리콘층(101)으로부터 쉽게 분리시킬 수 있다. 좀더 구체적으로, 제2 다공성 실리콘층(103)의 공공율은 제1 다공성 실리콘층(101)의 공공율의 4배 내지 7배일 수 있다. 제1 다공성 실리콘층(101)의 공공율이 너무 높은 경우, 예를 들면 20vol%보다 높은 경우, 후술하는 단계(S40)에서 재결정화층(105)을 형성하기 위해 고온 및 장시간의 열처리가 필요하므로 바람직하지 않다. 제2 다공성 실리콘층(103)은 제1 다공성 실리콘층(101)을 모재(10)로부터 분리시키기 위한 계면층으로서 기능한다. 제2 다공성 실리콘층(103)의 공공율이 제1 다공성 실리콘층(101)의 공공율에 비해 너무 작은 경우, 제1 다공성 실리콘층(101)과의 높은 기계적 안정성으로 인해 제2 다공성 실리콘층(103)과 제1 다공성 실리콘층(101)을 상호 분리하기 어렵다. 또한, 제2 다공성 실리콘층(103)의 공공율이 제1 다공성 실리콘층(101)의 공공율에 비해 너무 큰 경우, 제2 다공성 실리콘층(103)을 전기화학적으로 에칭하여 공공을 형성하는 데 드는 시간 및 비용이 크게 소모되므로 바람직하지 않으며, 제2 다공성 실리콘층(103)이 전기화학적 식각 과정 중 모재(10)로부터 분리될 수 있으므로 낮은 공정 수율이 얻어진다. 따라서 전술한 범위로 제1 다공성 실리콘층(101)의 공공율과 제2 다공성 실리콘층(103)의 공공율을 유지한다. 좀더 구체적으로, 제2 다공성 실리콘층(103)의 공공율은 20vol% 내지 40vol%일 수 있으며, 그 이유는 전술한 바와 동일하다.
다음으로, 도 1의 단계(S40)에서는 제1 다공성 실리콘층(101)을 열처리하여 재결정화층(105)으로 변환시킨다. (도 5에 도시) 예를 들면, 수소 분위기하에서 1000℃ 이상의 열을 10분 내지 100분 가하여 제1 다공성 실리콘층(101)을 열처리할 수 있다. 제1 다공성 실리콘층(101)의 실리콘 원자의 확산 속도는 수소 분위기로 인해 크게 증가하므로, SiO2의 형성을 억제하여 빠른 재결정화층(105)을 얻을 수 있다.
제1 다공성 실리콘층(101)은 열처리되어 용융되므로, 공공이 소멸되면서 재결정화층(105)으로 변환된다. 많은 비표면적에 의해 입사된 빛에 의해 형성되는 전자 및 정공이 제1 다공성 실리콘층(101)내에서 빠르게 재결합하므로 태양전지의 광전변환효율을 저하시킬 수 있다. 따라서 태양전지(100)에 사용하기 위해 제1 다공성 실리콘층(101)에 포함된 다공성 박막을 재결정화한다.
도 1의 단계(S50)에서는 재결정화층(105)의 표면을 화학처리하여 재결정화층(105)의 표면 조도를 증가시킨다. (도 6에 도시) 예를 들면, 도 6에 도시한 바와 같이, 20% 내지 40%의 KOH 수용액을 이용해 재결정화층(105)의 표면을 텍스쳐링(texturing) 처리한다. 즉, 결정 방향에 따라 고유의 식각 방향을 가진 실리콘의 특성을 이용하여 KOH 수용액으로 재결정화층(105)의 표면을 화학 처리한다. 그 결과, 재결정화층(105)의 표면에 불규칙한 피라미드 구조의 돌기들(1051)이 형성되므로, 재결정화층(105)으로 입사되는 광의 반사율을 저감시킬 수 있다.
다음으로, 도 1의 단계(S60)에서는 재결정화층(105)의 표면을 카운터 도핑하여 재결정화층(105) 위에 에미터층(107)을 제공한다. (도 7에 도시) 예를 들면, POCl3 또는 BBr3를 소스로 사용하여 재결정화층(105)을 열처리해 재결정화층(105)과 반대되는 도핑 타입을 가지는 소재로 에미터층(107)을 형성한다. 예를 들면, 재결정화층(105)이 p형 실리콘인 경우, 에미터층(107)을 n형 소재로 형성하고, 재결정화층(105)이 n형 실리콘인 경우, 에미터층(107)을 p형 소재로 형성한다.
도 1의 단계(S70)에서는 에미터층(107) 위에 반사방지막(109)을 제공한다. (도 8에 도시) 예를 들면, 반사방지막(109)은 PECVD(plasma enhanced chemical vapor deposition, 플라스마 촉진 화학증착) 공정을 이용하여 SiOx 또는 SiNx 소재로 된 박막을 5nm 내지 100nm 두께로 증착해 형성할 수 있다. 반사방지막(109)은 그 하부에서 흡수되지 못한 광이 반사되어 외부로 방출되지 않도록 막는다. 따라서 제조되는 태양 전지(100)(도 11에 도시)의 광효율을 크게 향상시킬 수 있다.
다음으로, 도 1의 단계(S80)에서는 반사방지막(109) 위에 제1 전극(111)을 제공한다. (도 9에 도시) 예를 들면, 제1 전극(111)은 스크린 프린팅 공정을 이용하여 Ag 등을 도포해 형성할 수 있다. 복수의 제1 전극들(111)은 상호 이격되어 반사방지막(109) 위에 배치된다. 경우에 따라 반사방지막(109)은 생략될 수 있으므로, 복수의 제1 전극들(111)은 에미터층(107) 위에 바로 배치될 수도 있다. 또는 제1 전극(111)은 증착법 등에 의해 SiN 또는 SiO2 등의 소재로 형성할 수 있다.
도 1의 단계(S90)에서는 제2 다공성 실리콘층(103)을 재결정화층(105)으로부터 분리시킨다. (도 10에 도시) 즉, 제2 다공성 실리콘층(103) 및 모재(10)를 파지하여 재결정화층(105)으로부터 떼어냄으로써 제2 다공성 실리콘층(103)과 재결정화층(105)을 상호 분리시킬 수 있다. 이러한 방법을 이용하여 결정질 실리콘 웨이퍼로부터 결정질 실리콘 박막을 수차례 분리할 수 있으므로, 저비용이면서 고효율인 태양전지(100)(도 11에 도시)를 제조할 수 있다.
마지막으로, 도 1의 단계(S100)에서는 재결정화층(105)의 하부에 제2 전극(113)을 제공한다. 여기서, 제2 전극(113)은 페이스트를 스크린 프린팅하여 Al 또는 Ag 등의 소재를 사용해 제조할 수 있다. 또는, 스퍼터링 또는 증발 등의 진공 증착 공정을 이용하여 Al 소재로 된 전극을 형성할 수도 있다. 전기전도도가 우수한 소재로 제2 전극(113)을 제조함으로써, 태양전지의 전력 소비량을 크게 감소시킬 수 있다.
태양전지를 제조하기 위해서는 실리콘 웨이퍼의 두께를 최소화하는 것이 비용절감을 위해 바람직하다. 이를 위해 와이어를 이용해 잉곳을 절단(sawing)함으로써 웨이퍼를 제조하고 있다. 그러나 이 경우, 절단에 의해 많은 양의 부산물들이 발생하고 수십 ㎛의 두께를 가진 웨이퍼를 제조하기 어렵다. 한편, 초콜라스키(Czochralski)법을 이용하여 잉곳 제조 단계를 거치지 않고 실리콘 리본을 사용하여 웨이퍼를 제조하고 있지만 이 경우, 실리콘 리본내에 다량의 결함이 존재하므로 태양전지의 효율이 좋지 않다. 그리고 비결정질 실리콘을 비실리콘 기판 위에 증착한 후 재결정화하여 단결정 또는 디결정 실리콘 박막을 형성하는 방법도 이용되고 있지만, 비정질 실리콘의 낮은 증착 속도로 인해 수십 ㎛의 두께로 증착하는 것이 제한되며, 재결정화된 실리콘 박막의 품질이 나빠서 태양전지의 에너지 변환 효율이 낮다. 이와 대조적으로, 본 발명의 제1 실시예에서는 결정질 실리콘 웨이퍼로부터 원하는 두께의 실리콘을 떼어냄으로써 원하는 품질을 가진 실리콘 웨이퍼의 두께 제어가 가능하며, 복수의 태양전지들을 제조할 수 있다. 또한, 실리콘 웨이퍼의 두께를 절감할 수 있으므로, 소재 원가 절감이 가능하다. 그리고 결정질 실리콘 박막을 사용하므로, 종래의 비정질 박막 태양전지 또는 유기태양전지에 비해 높은 효율을 구현할 수 있다.
도 12는 본 발명의 제2 실시예에 따른 태양 전지(200)(도 20에 도시)의 제조 방법을 개략적으로 나타낸 순서도이다. 도 12의 태양 전지(200)(도 20에 도시)의 제조 방법은 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 태양 전지(200)의 제조 방법을 다른 형태로 변형할 수도 있다. 또한, 도 12의 태양 전지(200)(도 20에 도시)의 제조 방법은 도 1의 태양 전지(100)(도 10에 도시)의 제조 방법과 유사하므로, 동일하거나 유사한 제조 단계에 대해서는 그 상세한 설명을 생략한다.
도 12에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 태양 전지(200)(도 20에 도시)의 제조 방법은, i) 도핑된 실리콘으로 된 모재를 제공하는 단계(S12), ii) 모재를 부분 에칭하여 복수의 홀들 및 지지부를 제공하는 단계(S22), iii) 모재를 전기화학적으로 부분 에칭하여 다공성 실리콘층을 다공층 및 재결정화층으로 변환하는 단계(S32), iv) 모재를 열처리하여 다공성 실리콘층을 다공층 및 재결정화층으로 변환하는 단계(S42), v) 복수의 홀들의 표면과 지지부의 상면을 카운터 도핑하여 에미터층을 제공하는 단계(S52), vi) 지지부의 상면 위에 제1 전극을 제공하는 단계(S62), vii) 다공층을 재결정화층으로부터 분리시키는 단계(S72) 그리고 viii) 재결정화층의 하부에 제2 전극을 제공하는 단계(S82)를 포함한다. 이외에, 필요에 따라 태양 전지(200)(도 20에 도시)의 제조 방법은 다른 단계들을 더 포함할 수 있다.
도 13 내지 도 20은 도 12의 태양 전지(200)(도 20에 도시)의 제조 방법을 순서대로 나타낸다. 이하에서는 도 13 내지 도 20을 참조하여 도 12의 태양 전지(200)(도 20에 도시)의 제조 방법을 상세하게 설명한다.
먼저, 도 12의 단계(S12)에서는 도핑된 실리콘으로 된 모재(20)를 제공한다. (도 13에 도시) 여기서, 모재(20)의 소재로는 도핑된 실리콘을 사용한다. 실리콘은 n형 또는 p형으로 도핑될 수 있다. 모재(20)는 세정 공정을 거쳐서 제공될 수 있다. 예를 들면, 황산 및 과산화수소를 4:1의 비율로 혼합한 피라나(piranha) 용액에 의해 모재(20)로부터 유기물을 제거하고, 비이온화 물(deionized water, DI water)과 불산을 100:1로 혼합한 실온희석불산(DHF) 공정에 의해 모재(20)로부터 SiO2를 제거할 수 있다.
다음으로, 도 12의 단계(S22)에서는 모재(20)를 부분 에칭하여 복수의 홀들(202) 및 지지부(204)를 제공한다. (도 14에 도시) 도 13에는 지지부(204)가 상호 연결되지 않은 것으로 도시하였지만, 실제로 지지부(204)는 일체로 형성된다. 여기서, 복수의 홀들(202)은 모재(20) 위에 마스크를 제조하여 복수의 홀들(202) 위에 금 또는 은 등의 금속 촉매를 위치시킨 후 금속 촉매가 위치한 영역만 선택적으로 식각되도록 하여 형성할 수 있다. 즉, 이와 같은 무전해 식각 방법을 사용하거나 전기화학적인 에칭 방법을 사용하여 복수의 홀들(202)을 형성할 수 있다. 전기화학적인 에칭 방법을 이용하는 경우, 다공성 구조가 아닌 z축 방향으로 상호 이격되어 길게 뻗은 복수의 홀들(202)을 형성하기 위해 낮은 전류 밀도를 가진 전압을 모재(20)에 인가한다. 전술한 모재(20)의 에칭 방법은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 이해할 수 있으므로, 그 상세한 설명을 생략한다.
여기서, 복수의 홀들(202)의 직경은 10nm 내지 1㎛일 수 있다. 복수의 홀들(202)의 직경이 너무 작은 경우, 태양 전지(200)(도 20에 도시)에 입사되는 광을 트래핑하기에 부족하다. 또한, 복수의 홀들(202)의 직경이 너무 큰 경우, 복수의 홀들(202)을 제조하는 데 많은 시간 및 비용이 소모된다. 따라서 전술한 범위로 복수의 홀들(202)의 직경을 조절한다.
도 12의 단계(S32)에서는 모재(20)를 전기화학적으로 부분 에칭하여 모재 일부를 다공성 실리콘층(2051)으로 변환시킨다. (도 15에 도시) 도 15에는 도시하지 않았지만, 복수의 홀들(202)에 식각액을 채운 후, 모재(20) 하부로부터 전기를 인가하면 식각액과 인접하여 위치한 모재 일부가 다공성 실리콘층(2051)으로 변환된다. 여기서, 다공성 실리콘층(2051)은 높은 다공도를 가진다. 예를 들면, 전기화학적 에칭은 HF, H2O, EtOH를 각각 0.1~1:0.01~1:0.1~1의 비율로 혼합한 용액에 모재(20)를 침지한 후 100mA/cm2 내지 300mA/cm2의 높은 전류밀도를 가지는 전압을 인가하여 실시할 수 있다.
도 15의 모재 일부는 제1 하부(205) 및 제2 하부(206)를 포함한다. 제1 하부(205)는 홀(202)의 저면(2021)을 포함하고, 제2 하부(206)는 제1 하부(205)와 접한다. 여기서, 제1 하부(205)만 다공성 실리콘층(2051)로 변환된다. 이 경우, 제1 하부(205)의 결함비율은 지지부(204)의 결함비율보다 크다. 즉, 제1 하부(205)에는 복수의 공공들이 형성되므로, 결함비율에 있어서 지지부(204)보다 크다. 다공성 실리콘층(2051)을 형성하여 모재(20)로부터 태양전지(200)를 분리시켜서 다수회 제조할 수 있다.
다음으로, 도 12의 단계(S42)에서는 모재(20)를 열처리하여 다공성 실리콘층(2051)을 다공층(207)과 재결정화층(208)으로 변환시킨다. (도 16에 도시) 여기서, 다공층(207)은 재결정화되지 않으며, 그 위의 다공성 실리콘층(2051)만이 재결정화층(208)으로 변환된다. 예를 들면, 모재(20)를 수소 분위기하에서 열처리함으로써 다공성 실리콘층(2051)을 부분적으로 재결정화층(208)으로 변환시킬 수 있다. 이 경우, 복수의 홀들(202) 주위 영역보다는 다공성 실리콘층(2051)이 좀더 빠르게 재결정화되어 재결정화층(208)을 형성한다.
도 16에 도시한 다공층(207) 및 재결정화층(208)을 형성하기 위해서 수소 분위기하에서 모재(20)를 1000℃ 이상에서 열처리할 수 있다. 열처리 온도가 너무 낮은 경우, 재결정화층(208)이 잘 생성되지 않을 수 있다. 또한, 도 16의 다공층(207) 및 재결정화층(208)을 형성하기 위해서 모재(20)를 10분 내지 100분 동안 열처리할 수 있다. 열처리 시간이 너무 짧은 경우, 재결정화층(208)이 잘 생성되지 않을 수 있고, 열처리 시간이 너무 긴 경우, 다공층(207)이 아예 없어질 수 있다. 따라서 모재(20)의 열처리 시간을 전술한 범위로 조절한다. 재결정화층(208)의 두께는 0보다 크고 50nm 이하일 수 있다. 재결정화층(208)의 두께가 너무 큰 경우, 다공층(207)의 두께가 너무 작아져서 단계(S72)에서 다공층(207)을 재결정화층(208)으로부터 분리시키기 어려울 수 있다. 재결정화층(208)은 에미터층(210)(도 20에 도시)과 제 2 전극(214)(도 20에 도시)과의 접합을 방지하는 버퍼층으로서 기능한다.
도 12의 단계(S52)에서는 복수의 홀들(202)의 표면과 지지부(204)의 상면(2041)을 카운터 도핑하여 에미터층(210)을 제공한다. (도 17에 도시) 예를 들면, POCl3 또는 BBr3를 소스로 사용하여 지지부(204) 및 재결정화층(208)을 열처리해 이들과 반대되는 도핑 타입을 가지는 소재로 에미터층(210)을 형성한다. 그 결과, 나노 구조의 복수의 홀들(202)의 표면을 따라 원주방향접합(radial junction)이 형성된다. 원주방향접합에서는 광의 입사 방향과 광에 의해 형성된 전자 또는 정공의 이동 방향이 상호 직각을 이루므로, 전자 또는 정공의 확산 거리가 짧아서 모재(20)의 소재로서 저가 실리콘을 사용하더라도 높은 효율의 태양 전지(200)(도 20에 도시)를 제조할 수 있다.
다음으로, 도 12의 단계(S62)에서는 지지부(204)의 상면(2041) 위에 제1 전극(212)을 제공한다. (도 18에 도시) 여기서, 제1 전극(212)은 홀(202)의 저면(2021)과 상호 이격되어 위치한다. 즉, 제1 전극(212)은 홀(202) 내부를 채우지 않고, 지지부(204)의 상면(2041) 위에 위치한 에미터층(210) 위에만 제공된다. 따라서 광을 홀(202) 내부에 잘 가둘 수 있다. 한편, 제1 전극(212)의 상부로부터 광이 잘 입사되도록 제1 전극(212)은 투명 소재로 형성할 수 있다. 예를 들면, 제1 전극(212)의 소재로서 AZO(ZnO:Al) 또는 ITO(indium tin oxide) 등을 사용할 수 있다.
도 12의 단계(S72)에서는 다공층(207)을 재결정화층(208)으로부터 분리시킨다. (도 19에 도시) 다공층(207)에는 복수의 공공들이 형성되어 있으므로, 재결정화층(208)으로부터 분리시키기 용이하다. 이러한 방법을 이용하여 결정질 실리콘 웨이퍼로부터 결정질 실리콘 박막을 수차례 분리할 수 있으므로, 결정질 실리콘 박막을 통해 저비용이면서 고효율의 태양전지(200)(도 20에 도시)를 제조할 수 있다.
마지막으로, 도 12의 단계(S82)에서는 재결정화층(208)의 하부에 제2 전극(214)를 제공한다. 여기서, 제2 전극(214)은 페이스트를 스크린 프린팅하여 Al 또는 Ag 등의 소재를 사용해 제조할 수 있다. 또는, 스퍼터링 또는 증발 등의 진공 증착 공정을 이용하여 Al 소재로 된 전극을 형성할 수도 있다. 전기전도도가 우수한 소재로 제2 전극(214)을 제조함으로써, 태양전지의 전력 소비량을 크게 감소시킬 수 있다.
본 발명을 앞서 기재한 바에 따라 설명하였지만, 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에서 종사하는 자들은 쉽게 이해할 것이다.
10, 20. 모재 100, 200. 태양 전지
101, 103, 2051. 다공성 실리콘층 105. 재결정화층
107, 210. 에미터층 109. 반사방지막
111, 113, 212, 214. 전극 1051. 돌기
202. 홀 204. 지지부
205, 206. 하부 207. 다공층
208. 재결정화층 2021. 저면
2041. 상면
101, 103, 2051. 다공성 실리콘층 105. 재결정화층
107, 210. 에미터층 109. 반사방지막
111, 113, 212, 214. 전극 1051. 돌기
202. 홀 204. 지지부
205, 206. 하부 207. 다공층
208. 재결정화층 2021. 저면
2041. 상면
Claims (12)
- 도핑된 실리콘으로 된 모재를 제공하는 단계,
상기 모재를 전기화학적으로 부분 에칭하여 상기 모재 상부를 제1 다공성 실리콘층으로 변환시키는 단계,
상기 모재를 전기화학적으로 부분 에칭하여 상기 모재 상부와 접한 상기 모재의 하부를 제2 다공성 실리콘층으로 변환시키는 단계,
상기 제1 다공성 실리콘층을 열처리하여 재결정화층으로 변환시키는 단계,
상기 재결정화층의 표면을 화학 처리하여 상기 재결정화층의 표면의 조도를 증가시키는 단계,
상기 재결정화층의 표면을 카운터 도핑(counter doping)하여 상기 재결정화층 위에 에미터층을 제공하는 단계,
상기 에미터층 위에 제1 전극을 제공하는 단계,
상기 제2 다공성 실리콘층을 상기 재결정화층으로부터 분리시키는 단계, 및
상기 재결정화층의 하부에 제2 전극을 제공하는 단계
를 포함하는 태양 전지의 제조 방법 - 제1항에 있어서,
상기 모재의 하부를 제2 다공성 실리콘층으로 변환시키는 단계에서, 상기 제2 다공성 실리콘층의 공공율은 상기 제1 다공성 실리콘층의 공공율보다 큰 태양 전지의 제조 방법. - 제2항에 있어서,
상기 제2 다공성 실리콘층의 공공율은 상기 제1 다공성 실리콘층의 공공율의 4배 내지 7배인 태양 전지의 제조 방법. - 제3항에 있어서,
상기 제2 다공성 실리콘층의 공공율은 20vol% 내지 40vol%인 태양 전지의 제조 방법. - 제1항에 있어서,
상기 에미터층 위에 반사방지막을 제공하는 단계를 더 포함하고, 상기 제1 전극을 제공하는 단계에서 상기 반사방지막 위에 상기 제1 전극을 제공하는 태양 전지의 제조 방법. - 도핑된 실리콘으로 된 모재를 제공하는 단계,
상기 모재를 부분 에칭하여 상호 이격되어 길게 뻗은 복수의 홀들과 상기 복수의 홀들 사이에 위치한 지지부를 제공하는 단계,
상기 모재를 전기화학적으로 부분 에칭하여 상기 홀의 저면을 포함하는 상기 모재의 일부를 다공성 실리콘층으로 변환시키는 단계,
상기 모재를 열처리하여 상기 다공성 실리콘층을 재결정화되지 않은 다공층 및 상기 다공층 위에 위치한 재결정화층으로 변환시키는 단계,
상기 복수의 홀들의 표면과 상기 지지부의 상면을 카운터 도핑하여 상기 복수의 홀들의 표면과 상기 지지부의 상면 위에 에미터층을 제공하는 단계,
상기 지지부의 상면 위에 제1 전극을 제공하는 단계,
상기 다공층을 상기 재결정화층으로부터 분리시키는 단계, 및
상기 재결정화층의 하부에 제2 전극을 제공하는 단계
를 포함하는 태양 전지의 제조 방법. - 제6항에 있어서,
상기 다공성 실리콘층을 다공층 및 재결정화층으로 변환시키는 단계에서, 상기 다공성 실리콘층을 1000℃ 이상에서 10분 내지 100분 동안 수소 분위기하에서 열처리하는 태양 전지의 제조 방법. - 제6항에 있어서,
상기 모재의 일부를 다공성 실리콘층으로 변환시키는 단계에서, 상기 모재의 일부는,
상기 홀의 저면을 포함하는 제1 하부, 및
상기 제1 하부와 접한 제2 하부
를 포함하고,
상기 제1 하부만 상기 다공성 실리콘층으로 변환되는 태양 전지의 제조 방법. - 제8항에 있어서,
상기 제1 하부의 결함비율은 상기 지지부의 결함비율보다 큰 태양 전지의 제조 방법. - 제6항에 있어서,
상기 제1 전극을 제공하는 단계에서, 상기 제1 전극은 상기 홀의 저면과 이격된 태양 전지의 제조 방법. - 제6항에 있어서,
상기 모재를 열처리하여 다공층 및 재결정화층으로 변환시키는 단계에서, 상기 재결정화층의 두께는 0보다 크고 50 nm 이하인 태양 전지의 제조 방법. - 제6항에 있어서,
상기 복수의 홀들을 제공하는 단계에서, 상기 복수의 홀 중 하나 이상의 홀의 직경은 10nm 내지 1㎛인 태양 전지의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110009532A KR101763319B1 (ko) | 2011-01-31 | 2011-01-31 | 전기화학적 식각법을 이용한 태양 전지의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110009532A KR101763319B1 (ko) | 2011-01-31 | 2011-01-31 | 전기화학적 식각법을 이용한 태양 전지의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120088281A KR20120088281A (ko) | 2012-08-08 |
KR101763319B1 true KR101763319B1 (ko) | 2017-08-01 |
Family
ID=46873590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110009532A KR101763319B1 (ko) | 2011-01-31 | 2011-01-31 | 전기화학적 식각법을 이용한 태양 전지의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101763319B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100440853B1 (ko) | 1996-03-18 | 2004-10-20 | 소니 가부시끼 가이샤 | 박막 반도체, 태양전지 및 발광 다이오드의 제조 방법 |
JP3647191B2 (ja) | 1997-03-27 | 2005-05-11 | キヤノン株式会社 | 半導体装置の製造方法 |
KR100677374B1 (ko) | 2005-11-14 | 2007-02-02 | 준 신 이 | 박판 실리콘 기판을 이용한 다공성 실리콘 태양전지 및 그제조방법 |
JP2010527163A (ja) | 2007-08-21 | 2010-08-05 | エルジー エレクトロニクス インコーポレイティド | 多孔性構造の太陽電池とその製造方法 |
-
2011
- 2011-01-31 KR KR1020110009532A patent/KR101763319B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100440853B1 (ko) | 1996-03-18 | 2004-10-20 | 소니 가부시끼 가이샤 | 박막 반도체, 태양전지 및 발광 다이오드의 제조 방법 |
JP3647191B2 (ja) | 1997-03-27 | 2005-05-11 | キヤノン株式会社 | 半導体装置の製造方法 |
KR100677374B1 (ko) | 2005-11-14 | 2007-02-02 | 준 신 이 | 박판 실리콘 기판을 이용한 다공성 실리콘 태양전지 및 그제조방법 |
JP2010527163A (ja) | 2007-08-21 | 2010-08-05 | エルジー エレクトロニクス インコーポレイティド | 多孔性構造の太陽電池とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20120088281A (ko) | 2012-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100847741B1 (ko) | p-n접합 계면에 패시베이션층을 구비하는 점 접촉 이종접합 실리콘 태양전지 및 그의 제조방법 | |
US20120017989A1 (en) | Metal and metal oxide surface texturing | |
JP2005310830A (ja) | 太陽電池および太陽電池の製造方法 | |
US20120222731A1 (en) | Heterojunction Solar Cell Having Amorphous Silicon Layer | |
JP2011512687A (ja) | 非対称ウエーハのエッチング方法、非対称エッチングのウエーハを含む太陽電池、及び太陽電池の製造方法 | |
JP2013521662A (ja) | ナノ構造およびそれを実施する光起電力セル | |
CN113707761A (zh) | 一种n型选择性发射极太阳能电池及其制备方法 | |
KR20160062004A (ko) | 전해-연마 및 다공화 | |
JP5656330B2 (ja) | 光電変換装置の作製方法 | |
US20150053260A1 (en) | Photoelectric conversion device and manufacturing method thereof | |
JP4193962B2 (ja) | 太陽電池用基板および薄膜太陽電池 | |
JP5894379B2 (ja) | 光電変換装置 | |
JP2012023343A (ja) | 光電変換装置及びその作製方法 | |
Aurang et al. | Nanowire decorated, ultra-thin, single crystalline silicon for photovoltaic devices | |
JP2002141524A (ja) | 多接合型薄膜太陽電池 | |
CN107393996B (zh) | 异质结太阳能电池及其制备方法 | |
KR101401887B1 (ko) | 태양전지 및 그 제조방법 | |
JP2012023347A (ja) | 光電変換装置及びその作製方法 | |
JP2012524402A (ja) | 光起電力デバイス用途の半導体ナノワイヤアレイ及びその製造方法 | |
KR101763319B1 (ko) | 전기화학적 식각법을 이용한 태양 전지의 제조 방법 | |
US20150179843A1 (en) | Photovoltaic device | |
KR20190137664A (ko) | 태양 전지 및 그 제조 방법 | |
JP2012023342A (ja) | 光電変換装置及びその作製方法 | |
KR20190082152A (ko) | 태양 전지 표면의 화학적 폴리싱 및 생성된 구조체 | |
CN110808293A (zh) | 太阳能电池光接收表面的钝化 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |