KR101761400B1 - 액정표시장치 - Google Patents

Abstract

구동주파수 변경으로 인한 화질 저하를 방지할 수 있는 액정표시장치에 관한 것이다.

이 액정표시장치는 디지털 변조 데이터가 표시되는 액정표시패널; 프레임 주파수를 검출하고, 이 프레임 주파수에 대응되는 디지털 감마 알고리즘 블록을 선택한 후, 입력 디지털 비디오 데이터를 상기 선택된 디지털 감마 알고리즘 블록에 적용하여 상기 디지털 변조 데이터를 생성하는 타이밍 콘트롤러; 및 다양한 프레임 주파수에 대응되는 다수의 디지털 감마 알고리즘 블록들을 저장하는 저장부를 구비한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}

본 발명은 구동주파수 변경으로 인한 화질 저하를 방지할 수 있는 액정표시장치에 관한 것이다.

액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이 액정표시장치는 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기, 옥내외 광고 표시장치 등으로 이용되고 있다. 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor, 이하 "TFT")를 이용하여 영상을 표시한다. 액정표시장치의 대부분을 차지하고 있는 투과형 액정표시장치는 액정층에 인가되는 전계를 제어하여 백라이트 유닛으로부터 입사되는 빛을 변조함으로써 영상을 표시한다.

액정표시장치를 통해 동영상을 표시할 때, 액정의 유지특성으로 인하여 화면이 선명하지 못하고 흐릿하게 보이는 모션 블러링이 나타날 수 있다. 동영상 응답특성(Moving Picture Response Time ; 이하, "MPRT")을 향상시키기 위하여, 블랙 데이터 삽입 기술, 스캐닝 백라이트 구동 기술, 블링킹 백라이트 구동 기술등이 제안되고 있다. 블랙 데이터 삽입기술은 화면의 한 프레임기간을 제1 서브프레임기간과 제2 서브프레임기간으로 시분할하고, 제1 서브프레임기간 동안 디지털 비디오 데이터를 화면에 순차적으로 표시한 후 제2 서브프레임기간 동안 블랙 데이터를 삽입하여 액정표시장치의 모션 블러링을 개선한다. 스캐닝 백라이트 구동 기술은 표시라인의 스캔방향을 따라 백라이트를 순차적으로 점멸시켜 CRT의 임펄씨브(Impulsive) 구동과 유사한 효과를 제공함으로써 액정표시장치의 모션 블러링을 개선한다. 블링킹 백라이트 구동 기술은 액정표시장치의 특정 지점에 대한 액정의 세츄레이션(Saturation) 타이밍을 기준으로 백라이트를 일괄적으로 점멸시켜 CRT의 임펄씨브(Impulsive) 구동과 유사한 효과를 제공함으로써 액정표시장치의 모션 블러링을 개선한다.

그런데, 상기와 같은 기술들은 MPRT 개선 강화를 위해 주로 입력 프레임 주파수보다 높은 프레임 주파수를 사용한다. 프레임 주파수가 바뀌면 액정의 응답속도가 변경되므로, 상기와 같은 기술들 적용시 감마 커브가 쉽게 왜곡될 수 있다. 이를 방지하기 위해 기존에는 프로그래머블(Programmable) 감마 IC를 이용하여 감마기준전압들을 변경함으로써 감마 커브를 조정하였다. 하지만, 프로그래머블(Programmable) 감마 IC를 이용한 감마 조정은 그 비용 상승 폭이 크고, 또한 감마기준전압만을 가지고 그레이 스케일(Gray Scale)만을 보정하기 때문에 색좌표가 왜곡되는 단점이 있다.

따라서, 본 발명의 목적은 프레임 주파수의 변경을 요하는 화질보상 기술 적용시, 그 적용 전후에 있어 적은 비용으로 감마왜곡 및 컬러왜곡을 최소화할 수 있도록 한 액정표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 디지털 변조 데이터가 표시되는 액정표시패널; 프레임 주파수를 검출하고, 이 프레임 주파수에 대응되는 디지털 감마 알고리즘 블록을 선택한 후, 입력 디지털 비디오 데이터를 상기 선택된 디지털 감마 알고리즘 블록에 적용하여 상기 디지털 변조 데이터를 생성하는 타이밍 콘트롤러; 및 다양한 프레임 주파수에 대응되는 다수의 디지털 감마 알고리즘 블록들을 저장하는 저장부를 구비하고, 상기 디지털 감마 알고리즘 블록들 각각에는 디지털 변조 데이터가 포함되어 있으며; 상기 디지털 변조 데이터는 해당 프레임 주파수에서 감마왜곡 및 컬러왜곡이 최소화되도록 미리 결정되고, 상기 타이밍 콘트롤러는, 화질보상 기술이 활성화될 때 프레임 주파수를 체배하는 제어신호 발생부와, 상기 제어신호 발생부의 출력을 모니터링하여 상기 화질보상 기술의 활성화 또는 비활성화에 의해 변동되는 프레임 주파수를 검출하는 주파수 검출부를 포함한다.

삭제

상기 디지털 변조 데이터를 데이터전압으로 변환한 후 상기 액정표시패널의 데이터라인들에 공급하는 데이터 구동회로; 및 상기 액정표시패널의 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로를 더 구비한다.

상기 타이밍 콘트롤러는, 상기 주파수 검출부로부터 입력되는 프레임 주파수를 리드 어드레스로 하여 상기 저장부로부터 디지털 감마 알고리즘 블록을 독출하고, 상기 독출된 디지털 감마 알고리즘 블록을 이용하여 상기 디지털 변조 데이터를 생성하는 데이터 변조부를 더 구비한다.

상기 저장부는 상기 타이밍 콘트롤러의 외부 또는 내부에 위치한다.

상기 디지털 감마 알고리즘 블록들 각각은 상기 디지털 비디오 데이터를 입력으로 하고 상기 디지털 변조 데이터를 출력으로 하는 룩업 테이블로 구현된다.

본 발명에 따른 액정표시장치는 MPRT등과 같은 화질보상 기술의 활성화 또는 비활성화에 의해 변동되는 프레임 주파수를 검출하고, 이 검출된 프레임 주파수에 대응되는 디지털 감마 알고리즘 블록을 선택한 후, 입력 디지털 비디오 데이터를 상기 선택된 디지털 감마 알고리즘 블록에 적용하여 해당 프레임 주파수에서 감마왜곡 및 컬러왜곡을 최소화할 수 있는 디지털 변조 데이터로 변환한다. 이에 따라, 본 발명에 따른 액정표시장치는 화질보상 기술 적용 전후에 있어 프레임 주파수가 변동되더라도 감마왜곡 및 컬러왜곡을 최소화할 수 있다. 주파수를 검출하는 구성과 디지털 감마 알고리즘 블록을 저장하는 구성은 종래 프로그래머 블(Programmable) 감마 IC에 비해 훨씬 저렴하므로, 본 발명에 따른 액정표시장치는 경제적으로 매우 유리한 효과가 있다.

이하, 도 1 내지 도 3을 참조하여 본 발명의 바람직한 실시예에 대해 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 액정표시장치를 보여준다.

도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 게이트 구동회로(13), 및 저장부(14)를 구비한다.

액정표시패널(10)은 두 장의 유리기판과 이들 사이에 형성된 액정층을 포함한다. 액정표시패널(10)의 하부 유리기판에는 다수의 데이터라인들(DL)과 다수의 게이트라인들(GL)이 교차된다. 데이터라인들(DL)과 게이트라인들(GL)의 교차 구조에 의해 액정표시패널(10)에는 액정셀(Clc)들이 매트릭스 형태로 배치된다. 액정셀(Clc)들 각각은 TFT, TFT에 접속된 화소전극(1), 및 스토리지 커패시터(Cst) 등을 포함한다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2) 등이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정셀(Clc)들은 적색 표시를 위한 R 액정셀들, 녹색 표시를 위한 G 액정셀들, 청색 표시를 위한 B 액정셀들을 포함한다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.

타이밍 콘트롤러(11)는 MPRT등과 같은 화질보상 기술의 활성화(ON) 또는 비활성화(OFF)에 의해 변동되는 프레임 주파수를 검출하고, 이 검출된 프레임 주파수에 대응되는 디지털 감마 알고리즘 블록을 선택한다. 그리고 외부 비디오 소스가 실장된 시스템 보드로부터 입력되는 디지털 비디오 데이터(RGB)를 상기 선택된 디지털 감마 알고리즘 블록에 적용하여 디지털 변조 데이터(R'G'B')를 생성한 후 데이터 구동회로(12)에 공급한다.

타이밍 콘트롤러(11)는 시스템 보드로부터의 타이밍신호들(Vsync, Hsync, DE, DCLK)에 기초하여 데이터 구동회로(12)와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들(DDC, GDC)을 발생한다.

타이밍 콘트롤러(11)는 60Hz의 프레임 주파수로 입력되는 입력 영상 신호의 프레임들 사이에 보간 프레임을 삽입하고 데이터 타이밍 제어신호(DDC)와 게이트 타이밍 제어신호(GDC)를 체배하여 60×N(N은 2 이상의 양의 정수)Hz의 프레임 주파수로 데이터 구동회로(12)와 게이트 구동회로(13)의 동작을 제어할 수 있다. 이러한 주파수 체배 동작은 주로 화질보상 기술의 활성화(ON)시 이루어진다.

데이터 구동회로(12)는 타이밍 콘트롤러(11)의 제어 하에 디지털 변조 데이터(R'G'B')를 래치하고, 이 래치된 변조 데이터(R'G'B')를 정극성/부극성 데이터전 압으로 변환한 후 데이터라인들(DL)에 공급한다. 이를 위해, 데이터 구동회로(12)는 다수의 데이터 드라이브 집적회로들을 포함한다. 데이터 드라이브 집적회로는 클럭신호를 샘플링하기 위한 쉬프트레지스터, 디지털 변조 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 감마기준전압들(GMA1 ~ GMAk)에 기반한 정극성/부극성의 데이터전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 데이터전압이 공급되는 데이터라인(DL)을 선택하기 위한 멀티플렉서, 및 멀티플렉서와 데이터라인(DL) 사이에 접속된 출력버퍼 등을 구비한다.

게이트 구동회로(13)는 타이밍 콘트롤러(11)의 제어 하에 스캔펄스(또는 게이트펄스)를 순차적으로 출력하여 게이트라인들(GL)에 공급함으로써, 데이터전압이 인가될 수평 라인을 선택한다. 이를 위해, 게이트 구동회로(13)는 다수의 게이트 드라이브 집적회로들을 포함한다. 게이트 드라이브 집적회로는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 출력 버퍼 등을 구비한다.

저장부(14)는 다양한 프레임 주파수에 대응되는 다수의 디지털 감마 알고리즘 블록들을 저장한다. 각 디지털 감마 알고리즘 블록에는 계조별 디지털 변조 데이터(R'G'B')가 포함되어 있다. 각 디지털 감마 알고리즘 블록에 포함된 디지털 변조 데이터(R'G'B')는 해당 프레임 주파수에서 감마왜곡 및 컬러왜곡이 최소화되도록 반복적인 실험을 통해 미리 결정된다. 저장부(14)는 타이밍 콘트롤러(11) 내 부 또는 외부에 위치할 수 있다.

본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 액정표시패널(10)의 배면에 빛을 조사하는 백라이트 유닛(15)이 필요하다. 백라이트 유닛(15)은 직하형(Direct type)과 에지형(Edge type) 중 어느 하나로 구현될 수 있다. 직하형 백라이트 유닛(15)은 액정표시패널(10)의 아래에 다수의 광학시트들과 확산판이 적층되고 확산판 아래에 다수의 광원들이 배치되는 구조를 갖는다. 에지형 백라이트 유닛(15)은 액정표시패널(10)의 아래에 다수의 광학시트들과 도광판이 적층되고 도광판의 측면에 다수의 광원들이 배치되는 구조를 갖는다. 광원들은 램프와 같은 선광원들로 구현될 수 있고, 발광다이오드(Light Emitting Diode, LED)와 같은 점광원들로 구현될 수 있다.

도 2는 저장부(14)가 타이밍 콘트롤러(11) 외부에 위치한 예를 보여준다.

도 2를 참조하면, 저장부(14)는 타이밍 콘트롤러(11) 외부에 위치한다.

타이밍 콘트롤러(11)는 제어신호 발생부(111), 주파수 검출부(112) 및 데이터 변조부(113)을 구비한다.

제어신호 발생부(111)는 시스템 보드로부터의 타이밍신호들(Vsync, Hsync, DE, DCLK)에 기초하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)를 발생한다. 또한, 제어신호 발생부(111)는 화질보상 기술의 활성화(ON)를 지시하는 제어신호 입력시 데이터 타이밍 제어신호(DDC)와 게 이트 타이밍 제어신호(GDC)를 체배하여 60×N(N은 2 이상의 양의 정수)Hz의 프레임 주파수로 데이터 구동회로(12)와 게이트 구동회로(13)의 동작을 제어한다.

데이터 타이밍 제어신호(DDC)는 1 수평기간 중에서 유효 데이터가 인가되는 액정셀(Clc)의 위치를 지시하는 소스 스타트 펄스(SSP), 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(12) 내에서 데이터의 래치동작을 지시하는 소스 샘플링 클럭(SSC), 데이터 구동회로(12)의 출력을 제어하는 소스 출력 인에이블신호(SOE), 액정표시패널(10)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시하는 극성제어신호(POL) 등을 포함한다.

게이트 타이밍 제어신호(GDC)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(GSP), 게이트 구동회로(13) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온 기간에 대응하는 펄스폭으로 발생되는 게이트 쉬프트 클럭신호(GSC), 게이트 구동회로(13)의 출력을 제어하는 게이트 출력 인에이블신호(GOE) 등을 포함한다.

주파수 검출부(112)는 제어신호 발생부(111)의 출력을 모니터링하여 화질보상 기술의 활성화(ON) 또는 비활성화(OFF)에 의해 변동되는 프레임 주파수(f)를 검출한다.

데이터 변조부(113)는 주파수 검출부(112)로부터 입력되는 프레임 주파수(f)를 리드 어드레스로 하여 저장부(14)로부터 디지털 감마 알고리즘 블록을 독출한다. 그리고, 입력되는 디지털 비디오 데이터(RGB)를 상기 독출된 디지털 감마 알 고리즘 블록에 적용하여 디지털 변조 데이터(R'G'B')를 생성한다.

저장부(14)는 다양한 프레임 주파수(f)에 대응되는 다수의 디지털 감마 알고리즘 블록들(DGA Block 1 ~ k)을 저장한다. 디지털 감마 알고리즘 블록들(DGA Block 1 ~ k) 각각은 디지털 비디오 데이터(RGB)를 입력으로 하고 디지털 변조 데이터(R'G'B')를 출력으로 하는 룩업 테이블(Look-up Table)로 구현될 수 있다. 저장부(14)는 데이터의 갱신 및 소거가 가능한 비휘발성 메모리 예를 들면, EEPROM(Electrically Erasable Programmable Read Only Memory) 또는 EDID ROM(Extended Display Identification Data ROM)을 포함할 수 있다.

도 3은 저장부(14)가 타이밍 콘트롤러(11) 내부에 위치한 예를 보여준다.

도 3을 참조하면, 타이밍 콘트롤러(11)는 그 내부에 저장부(14)를 포함하는 것을 제외하면 도 2의 타이밍 콘트롤러(11)와 그 구성이 실질적으로 동일하다.

저장부(14)는 다양한 프레임 주파수(f)에 대응되는 다수의 디지털 감마 알고리즘 블록들(DGA Block 1 ~ k)을 저장한다. 디지털 감마 알고리즘 블록들(DGA Block 1 ~ k) 각각은 디지털 비디오 데이터(RGB)를 입력으로 하고 디지털 변조 데이터(R'G'B')를 출력으로 하는 룩업 테이블(Look-up Table)로 구현될 수 있다. 저장부(14)는 타이밍 콘트롤러(11)의 내부 메모리에 ROM(Read Only Memory) 형태로 실장될 수 있다.

상술한 바와 같이, 본 발명에 따른 액정표시장치는 MPRT등과 같은 화질보상 기술의 활성화 또는 비활성화에 의해 변동되는 프레임 주파수를 검출하고, 이 검출 된 프레임 주파수에 대응되는 디지털 감마 알고리즘 블록을 선택한 후, 입력 디지털 비디오 데이터를 상기 선택된 디지털 감마 알고리즘 블록에 적용하여 해당 프레임 주파수에서 감마왜곡 및 컬러왜곡을 최소화할 수 있는 디지털 변조 데이터로 변환한다. 이에 따라, 본 발명에 따른 액정표시장치는 화질보상 기술 적용 전후에 있어 프레임 주파수가 변동되더라도 감마왜곡 및 컬러왜곡을 최소화할 수 있다. 주파수를 검출하는 구성과 디지털 감마 알고리즘 블록을 저장하는 구성은 종래 프로그래머블(Programmable) 감마 IC에 비해 훨씬 저렴하므로, 본 발명에 따른 액정표시장치는 경제적으로 매우 유리한 효과가 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 본 발명의 실시예에 따른 액정표시장치를 보여주는 도면.

도 2는 타이밍 콘트롤러 외부에 저장부가 위치한 예를 보여주는 도면.

도 3은 타이밍 콘트롤러 내부에 저장부가 위치한 예를 보여주는 도면.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 액정표시패널 11 : 타이밍 콘트롤러

12 : 데이터 구동회로 13 : 게이트 구동회로

14 : 저장부 15 : 백라이트 유닛

111 : 제어신호 발생부 112 : 주파수 검출부

113 : 데이터 변조부

Claims (8)

1. 디지털 변조 데이터가 표시되는 액정표시패널;

   프레임 주파수를 검출하고, 이 프레임 주파수에 대응되는 디지털 감마 알고리즘 블록을 선택한 후, 입력 디지털 비디오 데이터를 상기 선택된 디지털 감마 알고리즘 블록에 적용하여 상기 디지털 변조 데이터를 생성하는 타이밍 콘트롤러; 및

   다양한 프레임 주파수에 대응되는 다수의 디지털 감마 알고리즘 블록들을 저장하는 저장부를 구비하고,

   상기 디지털 감마 알고리즘 블록들 각각에는 디지털 변조 데이터가 포함되어 있으며, 상기 디지털 변조 데이터는 해당 프레임 주파수에서 감마왜곡 및 컬러왜곡이 최소화되도록 미리 결정되고,

   상기 타이밍 콘트롤러는,

   화질보상 기술이 활성화될 때 프레임 주파수를 체배하는 제어신호 발생부와,

   상기 제어신호 발생부의 출력을 모니터링하여 상기 화질보상 기술의 활성화 또는 비활성화에 의해 변동되는 프레임 주파수를 검출하는 주파수 검출부를 포함하는 액정표시장치.
2. 삭제
3. 제 1 항에 있어서,

   상기 디지털 변조 데이터를 데이터전압으로 변환한 후 상기 액정표시패널의 데이터라인들에 공급하는 데이터 구동회로; 및

   상기 액정표시패널의 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로를 더 구비하는 액정표시장치.
4. 제 3 항에 있어서,

   상기 타이밍 콘트롤러는,

   상기 주파수 검출부로부터 입력되는 프레임 주파수를 리드 어드레스로 하여 상기 저장부로부터 디지털 감마 알고리즘 블록을 독출하고, 상기 독출된 디지털 감마 알고리즘 블록을 이용하여 상기 디지털 변조 데이터를 생성하는 데이터 변조부를 더 구비하는 액정표시장치.
5. 제 1 항에 있어서,

   상기 저장부는 상기 타이밍 콘트롤러의 외부에 위치하는 액정표시장치.
6. 제 1 항에 있어서,

   상기 저장부는 상기 타이밍 콘트롤러의 내부에 위치하는 액정표시장치.
7. 제 1 항에 있어서,

   상기 디지털 감마 알고리즘 블록들 각각은 상기 디지털 비디오 데이터를 입력으로 하고 상기 디지털 변조 데이터를 출력으로 하는 룩업 테이블로 구현되는 액정표시장치.
8. 제 1 항에 있어서,

   상기 화질보상 기술은 동영상 응답특성(Moving Picture Response Time)을 향상시키기 위한 기술인 액정표시장치.

Images