KR101757928B1 - Touch screen integrated display device and method of fabricating the same - Google Patents

Touch screen integrated display device and method of fabricating the same Download PDF

Info

Publication number
KR101757928B1
KR101757928B1 KR1020100140284A KR20100140284A KR101757928B1 KR 101757928 B1 KR101757928 B1 KR 101757928B1 KR 1020100140284 A KR1020100140284 A KR 1020100140284A KR 20100140284 A KR20100140284 A KR 20100140284A KR 101757928 B1 KR101757928 B1 KR 101757928B1
Authority
KR
South Korea
Prior art keywords
common
electrode
pixel
line
electrodes
Prior art date
Application number
KR1020100140284A
Other languages
Korean (ko)
Other versions
KR20120078099A (en
Inventor
황상수
김철세
이정현
한만협
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100140284A priority Critical patent/KR101757928B1/en
Publication of KR20120078099A publication Critical patent/KR20120078099A/en
Application granted granted Critical
Publication of KR101757928B1 publication Critical patent/KR101757928B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

본 발명은 두께를 감축시키고 공정수를 줄일 수 있는 터치 스크린 일체형 표시장치 및 그 제조방법에 관한 것으로, 터치 스크린 일체형 표시장치는 제 1 방향으로 배열되는 m(m은 2보다 큰 정수)개의 픽셀들과 상기 제 1 방향과 교차하는 제 2 방향으로 배열되는 n(n은 2보다 큰 정수)개의 픽셀들을 포함하는 제 1 그룹의 픽셀영역; 상기 제 1 방향으로 배열되는 p(p는 m과 같거나 m보다 작은 정수)개의 픽셀들과 상기 제 2 방향으로 배열되는 q(n보다 큰 정수)개의 픽셀들을 포함하는 제 2 그룹의 픽셀영역; 상기 제 1 그룹의 픽셀영역에 대응하는 크기로 형성되는 터치 구동영역; 및 상기 제 2 그룹의 픽셀영역에 대응하는 크기로 형성되는 터치 센싱영역을 포함하며, 상기 제 1 그룹의 픽셀영역과 제 2 그룹의 픽셀영역을 구성하는 각 픽셀영역은 복수의 게이트 라인들과 복수의 데이터 라인들의 교차에 의해 정의되고, 상기 터치 구동영역과 상기 터치 센싱영역은 제 1 방향으로 서로 번갈아 배치되는 것을 특징으로 한다.The present invention relates to a touch screen integrated type display device capable of reducing the thickness and reducing the number of processes, and a method of manufacturing the same. The integrated touch screen type display device includes m (m is an integer greater than 2) pixels A first group of pixel regions comprising n (n is an integer greater than 2) pixels arranged in a second direction that intersects the first direction; A second group of pixel regions comprising p (where p is an integer equal to or less than m) pixels arranged in the first direction and q (integer greater than n) arranged in the second direction; A touch driving region formed to have a size corresponding to the pixel region of the first group; And a touch sensing region formed in a size corresponding to the pixel region of the second group, wherein each pixel region constituting the pixel region of the first group and the pixel region of the second group includes a plurality of gate lines and a plurality Wherein the touch driving area and the touch sensing area are alternately arranged in a first direction.

Description

터치 스크린 일체형 표시장치 및 그 제조방법{TOUCH SCREEN INTEGRATED DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a touch screen integrated type display device and a method of manufacturing the same,

본 발명은 사용자의 터치를 인식할 수 있는 터치 스크린 일체형 표시장치 및 그 제조방법에 관한 것이다.
The present invention relates to a touch screen integrated type display device capable of recognizing a user's touch and a method of manufacturing the same.

최근, 키보드, 마우스, 트랙볼, 조이스틱, 디지타이저(digitizer) 등의 다양한 입력장치(input device)들이 사용자와 가전기기 또는 각종 정보통신기기 사이의 인터페이스를 구성하기 위해 사용되고 있다. 그러나, 상술한 바와 같은 입력장치를 사용하는 것은 사용법을 익혀야 하고 공간을 차지하는 등의 불편을 야기하여 제품의 완성도를 높이기 어려운 면이 있었다. 따라서, 편리하면서도 간단하고 오작동을 감소시킬 수 있는 입력장치에 대한 요구가 날로 증가되고 있다. 이와 같은 요구에 따라 사용자가 손이나 펜 등으로 화면과 직접 접촉하여 정보를 입력하는 터치 스크린(touch screen)이 제안되었다. 2. Description of the Related Art In recent years, various input devices such as a keyboard, a mouse, a trackball, a joystick, and a digitizer have been used to configure an interface between a user and a home appliance or various information communication devices. However, the use of the above-described input device has a drawback in that it is required to learn how to use it and occupies a space, which makes it difficult to improve the completeness of the product. Therefore, there is a growing demand for an input device that is convenient and simple and can reduce malfunctions. In accordance with such a demand, a touch screen has been proposed in which a user directly touches a screen with a hand or a pen to input information.

터치 스크린은 간단하고, 오작동이 적으며, 별도의 입력기기를 사용하지 않고도 입력이 가능할 뿐 아니라 사용자가 화면에 표시되는 내용을 통해 신속하고 용이하게 조작할 수 있다는 편리성 때문에 다양한 표시패널에 적용되고 있다. The touch screen is simple, has little malfunction, can be input without using a separate input device, and can be applied to various display panels due to the convenience that the user can quickly and easily operate the contents displayed on the screen have.

터치 패널은 구조에 따라서, 상판 부착형(add-on type)과 상판 일체형(on-cell type)으로 나눌 수 있다. 상판 부착형은 표시장치와 터치 패널을 개별적으로 제조한 후에, 표시장치의 상판에 터치 패널을 부착하는 방식이다. 상판 일체형은 표시장치의 상부 유리 기판 표면에 터치 패널을 구성하는 소자들을 직접 형성하는 방식이다.Depending on the structure, the touch panel can be divided into an add-on type and an on-cell type. In the top plate attaching type, the touch panel is attached to the upper plate of the display device after separately manufacturing the display device and the touch panel. The top plate integral type is a method of directly forming the elements constituting the touch panel on the surface of the upper glass substrate of the display device.

상판 부착형은 표시장치 위에 완성된 터치 패널이 올라가 장착되는 구조로 두께가 두껍고, 표시장치의 밝기가 어두워져 시인성이 저하되는 문제가 있다. In the top-panel mounting type, a completed touch panel is mounted on a display device and is mounted thereon, resulting in a thick thickness, and the brightness of the display device becomes dark and visibility deteriorates.

한편, 상판 일체형의 경우, 표시장치의 상면에 별도의 터치 스크린이 형성된 구조로 상판 부착형 보다 두께를 줄일 수 있지만, 여전히 터치 스크린을 구성하는 구동전극층과 센싱전극층 및 이들을 절연시키기 위한 절연층 때문에 전체 두께가 증가하고 공정수가 증가하여 제조가격 증가하는 문제점이 있었다. On the other hand, in the case of the integrated top plate, the thickness of the touch screen can be reduced compared with the top plate type with a separate touch screen formed on the top surface of the display device. However, due to the driving electrode layer, the sensing electrode layer, There is a problem that the thickness is increased and the number of processes is increased and the manufacturing cost is increased.

따라서, 이러한 종래 기술에 의한 문제점들을 해결할 수 있는 표시장치의 필요성이 대두되었다.
Therefore, a need has arisen for a display device capable of solving the problems of the prior art.

본 발명은 상술한 종래의 문제점을 해소하기 위한 것으로, 표시장치의 터치를 인식하기 위한 터치 센싱 소자를 표시장치 구성요소와 겸용하게 함으로써 두께를 절감하고 공정수를 줄일 수 있는 터치 스크린 일체형 표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and it is an object of the present invention to provide a touch screen integrated type display device capable of reducing thickness and reducing the number of processes by using a touch sensing element for recognizing a touch of a display device, And a manufacturing method thereof.

상기 목적달성을 위해 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치는 제 1 방향으로 배열되는 m(m은 2보다 큰 정수)개의 픽셀들과 상기 제 1 방향과 교차하는 제 2 방향으로 배열되는 n(n은 2보다 큰 정수)개의 픽셀들을 포함하는 제 1 그룹의 픽셀영역; 상기 제 1 방향으로 배열되는 p(p는 m과 같거나 m보다 작은 정수)개의 픽셀들과 상기 제 2 방향으로 배열되는 q(n보다 큰 정수)개의 픽셀들을 포함하는 제 2 그룹의 픽셀영역; 상기 제 1 그룹의 픽셀영역에 대응하는 크기로 형성되는 터치 구동영역; 및 상기 제 2 그룹의 픽셀영역에 대응하는 크기로 형성되는 터치 센싱영역을 포함하며, 상기 제 1 그룹의 픽셀영역과 제 2 그룹의 픽셀영역을 구성하는 각 픽셀영역은 복수의 게이트 라인들과 복수의 데이터 라인들의 교차에 의해 정의되고, 상기 터치 구동영역과 상기 터치 센싱영역은 제 1 방향으로 서로 번갈아 배치되는 것을 특징으로 한다.In order to achieve the above object, a touch screen integrated display device according to an embodiment of the present invention includes m (m is an integer larger than 2) pixels arranged in a first direction and a second direction intersecting the first direction a first group of pixel regions comprising n (n is an integer greater than 2) pixels; A second group of pixel regions comprising p (where p is an integer equal to or less than m) pixels arranged in the first direction and q (integer greater than n) arranged in the second direction; A touch driving region formed to have a size corresponding to the pixel region of the first group; And a touch sensing region formed in a size corresponding to the pixel region of the second group, wherein each pixel region constituting the pixel region of the first group and the pixel region of the second group includes a plurality of gate lines and a plurality Wherein the touch driving area and the touch sensing area are alternately arranged in a first direction.

상기 구성에서 각각의 픽셀영역에는 픽셀전극이 형성되고, 상기 터치 구동영역에는 제 1 공통전극이 형성되며, 상기 터치 센싱영역에는 제 2 공통전극이 형성되고, 상기 제 1 공통전극은 상기 제 1 그룹의 픽셀영역에 형성되는 복수의 픽셀전극과 대향 배치되고, 상기 제 2 공통전극은 상기 제 2 그룹의 픽셀영역에 형성되는 복수의 픽셀전극과 대향 배치되어 전계를 형성한다.In the above structure, a pixel electrode is formed in each pixel region, a first common electrode is formed in the touch driving region, a second common electrode is formed in the touch sensing region, And the second common electrode is opposed to the plurality of pixel electrodes formed in the pixel region of the second group to form an electric field.

또한, 상기 터치 스크린 일체형 표시장치는 제 1 공통전극 및 상기 제 1 방향으로 배치되는 다른 제 1 공통전극들과 접속되어 상기 제 1 공통전극들의 저항을 줄이며, 상기 제 1 방향으로 형성되는 적어도 하나의 제 1 공통라인을 더 포함한다.The touch screen integrated type display device may further include a second common electrode connected to the first common electrode and the first common electrodes disposed in the first direction to reduce the resistance of the first common electrodes, And further includes a first common line.

또한, 상기 터치 스크린 일체형 표시장치는 상기 제 2 공통전극과 접속되어 상기 제 2 공통전극의 저항을 줄이며, 상기 제 2 방향으로 형성되는 적어도 하나의 제 2 공통라인을 더 포함한다.The touch screen integrated display further includes at least one second common line connected to the second common electrode to reduce a resistance of the second common electrode and formed in the second direction.

또한, 상기 제 1 공통라인은 상기 제 1 공통전극들의 각각과 적어도 하나 이상의 콘택홀을 통해 접속되며, 상기 제 2 공통라인은 상기 제 2 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속된다.The first common line is connected to each of the first common electrodes through at least one or more contact holes, and the second common line is connected to the second common electrode through at least one or more contact holes.

또한, 상기 제 1 및 제 2 공통전극의 각각은 일정한 간격을 두고 길게 형성되는 복수의 슬릿들을 포함한다. In addition, each of the first and second common electrodes includes a plurality of slits formed at a predetermined interval.

또한, 상기 터치 스크린 일체형 표시장치는 이미지를 표시하기 위한 표시모드에서는 상기 제 1 및 제 공통전극들에 공통전압을 공급하고, 터치 인식을 위한 터치 모드에서는 펄스전압을 공급하는 것을 특징으로 하는 전원부를 더 포함한다.The touch screen integrated type display device supplies a common voltage to the first and second common electrodes in a display mode for displaying an image and supplies a pulse voltage in a touch mode for touch recognition. .

상기 목적달성을 위해 본 발명의 다른 실시예에 따르는 터치 스크린 일체형 표시장치는 기판상에 일정 거리를 두고 나란하게 형성되는 게이트 라인 및 제 1 공통라인; 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되게 형성되어 픽셀 영역을 정의하는 데이터 라인 및 상기 데이터 라인과 일정 거리를 두고 나란하게 형성되는 제 2 공통라인; 상기 게이트 라인과 상기 데이터 라인의 교차 영역에 형성되는 박막 트랜지스터; 상기 박막 트랜지스터와 접속되며 상기 픽셀영역에 형성되는 픽셀 전극; 상기 게이트 절연막 상에 형성되며 상기 픽셀전극 및 상기 박막 트랜지스터를 덮는 보호막; 및 상기 보호막 상에 상기 픽셀 전극과 중첩되게 형성되어 상기 픽셀 전극과의 사이에 전계를 형성하며, 상기 제 1 공통라인과 접속되는 제 1 공통전극과, 상기 제 2 공통라인과 접속되는 제 2 공통전극을 포함하며, 상기 제 1 및 제 2 공통전극들의 각각은 적어도 2이상의 픽셀전극과 중첩되도록 형성되는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a touch screen integrated type display device including: a gate line and a first common line formed in parallel on a substrate at a predetermined distance; A second common line formed to intersect the gate line with a gate insulating film interposed therebetween, the data line defining a pixel region, and the second common line formed in parallel with the data line; A thin film transistor formed in a crossing region of the gate line and the data line; A pixel electrode connected to the thin film transistor and formed in the pixel region; A protective film formed on the gate insulating film and covering the pixel electrode and the thin film transistor; A first common electrode formed on the protective film so as to overlap the pixel electrode and forming an electric field with the pixel electrode, the first common electrode connected to the first common line, and the second common electrode connected to the second common line; Wherein each of the first and second common electrodes is formed so as to overlap with at least two or more pixel electrodes.

상기 구성에서, 제 1 공통라인은 상기 제 1 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속되며, 상기 제 2 공통라인은 상기 제 2 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속된다.In the above structure, the first common line is connected to the first common electrode through at least one or more contact holes, and the second common line is connected to the second common electrode through at least one or more contact holes.

상기 구성에서, 화소전극의 일단부가 상기 드레인 전극의 일단부를 커버하거나, 상기 드레인 전극의 일단부가 상기 화소 전극의 일단부를 커버하도록 형성된다.In the above configuration, one end of the pixel electrode covers one end of the drain electrode, or one end of the drain electrode covers one end of the pixel electrode.

상기 목적달성을 위해, 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치의 제조방법은 기판 상에 제 1 도전층으로서의 게이트 금속층을 증착시키고, 제 1 마스크 공정을 이용하여 상기 기판 상에 게이트 라인 및 상기 게이트 라인으로부터 연장되는 게이트 전극, 상기 게이트 라인과 이격되어 평행하게 배치되는 제 1 공통라인을 포함하는 제 1 도전성 패턴군을 형성하는 단계; 상기 제 1 도전성 패턴군이 형성된 기판 상에 반도체층을 형성한 후, 제 2 마스크 공정을 이용하여 상기 반도체층을 패터닝함으로써 상기 게이트 전극에 대응하는 영역에 반도체 패턴을 형성하는 단계; 상기 반도체 패턴이 형성된 게이트 절연막 상에 제 2 도전층으로서의 데이터 금속층을 증착시키고, 제 3 마스크 공정을 이용하여 상기 데이터 금속층을 패터닝함으로써 데이터 라인, 소스 전극, 드레인 전극, 및 제 2 공통라인을 포함하는 제 2 도전성 패턴군을 형성하는 단계; 상기 제 2 도전성 패턴군이 형성된 상기 게이트 절연막의 전면 상에 제 1 보호막을 형성하고, 제 4 마스크 공정을 이용하여 상기 제 1 보호막을 에칭하여 상기 드레인 전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 상기 제 1 콘택홀이 형성된 상기 제 1 보호막 상에 제 3 도전층으로서의 제 1 투명 도전층을 증착시키고, 제 5 마스크 공정을 이용하여 상기 제 1 투명 도전층을 패터닝함으로써 픽셀 전극을 형성하는 단계; 상기 픽셀 전극이 형성된 상기 제 1 보호막 상에 제 2 보호막을 형성하고, 제 6 마스크 공정을 이용하여 상기 제 2 보호막, 상기 제 1 보호막 및 상기 게이트 절연막의 일부를 순차적으로 에칭함으로써 상기 제 1 공통라인의 일부를 노출시키는 제 2 콘택홀을 형성하고, 상기 제 2 보호막 및 상기 제 1 보호막의 일부를 순차적으로 에칭함으로써 상기 제 2 공통라인의 일부를 노출시키는 제 3 콘택홀을 형성하는 단계; 및 상기 제 2 및 제 3 콘택홀이 형성된 상기 제 2 보호막 상에 제 4 도전층으로서의 제 2 투명 도전층을 증착하고, 제 7 마스크 공정을 이용하여 상기 제 2 투명 도전층을 에칭함으로써 제 1 공통전극과 제 2 공통전극을 형성하는 단계를 포함하며, 상기 제 1 공통전극은 상기 제 2 콘택홀을 통해 상기 제 1 공통라인과 접속되고, 상기 제 2 공통전극은 상기 제 3 콘택홀을 통해 상기 제 2 공통라인과 접속되며, 상기 제 1 및 제 2 공통전극들의 각각은 적어도 2이상의 픽셀전극과 중첩되도록 형성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a touch screen integrated display device, including depositing a gate metal layer as a first conductive layer on a substrate, forming a gate line and a gate line on the substrate using a first mask process, Forming a first conductive pattern group including a gate electrode extending from the gate line and a first common line spaced apart from and parallel to the gate line; Forming a semiconductor layer on a substrate having the first conductive pattern group formed thereon, and then patterning the semiconductor layer using a second mask process to form a semiconductor pattern in a region corresponding to the gate electrode; Depositing a data metal layer as a second conductive layer on the gate insulating film on which the semiconductor pattern is formed, and patterning the data metal layer using a third mask process to form a data line, a source electrode, a drain electrode, Forming a second conductive pattern group; A first protective film is formed on the entire surface of the gate insulating film on which the second conductive pattern group is formed and the first protective film is etched using a fourth mask process to form a first contact hole exposing a part of the drain electrode ; Depositing a first transparent conductive layer as a third conductive layer on the first protective film on which the first contact hole is formed and forming a pixel electrode by patterning the first transparent conductive layer using a fifth mask process; Forming a second protective film on the first protective film on which the pixel electrode is formed and sequentially etching portions of the second protective film, the first protective film, and the gate insulating film using a sixth mask process, Forming a third contact hole exposing a part of the second common line by sequentially etching a part of the second protective film and the first protective film; And a second transparent conductive layer as a fourth conductive layer is deposited on the second protective film on which the second and third contact holes are formed and the second transparent conductive layer is etched using the seventh mask process, Wherein the first common electrode is connected to the first common line via the second contact hole and the second common electrode is connected to the second common electrode through the third contact hole, And the first and second common electrodes are connected to a second common line, and each of the first and second common electrodes is formed to overlap with at least two or more pixel electrodes.

상기 목적달성을 위해, 본 발명의 다른 실시예에 따르는 터치 스크린 일체형 표시장치의 제조방법은 기판 상에 제 1 도전층으로서의 게이트 금속층을 증착시키고, 제 1 마스크 공정을 이용하여 상기 게이트 금속층을 패터닝함으로써 상기 기판 상에 게이트 라인 및 상기 게이트 라인으로부터 연장되는 게이트 전극, 상기 게이트 라인과 이격되어 평행하게 배치되는 제 1 공통라인을 포함하는 제 1 도전성 패턴군을 형성하는 단계; 상기 제 1 도전성 패턴군이 형성된 기판 상에 반도체층을 형성한 후, 제 2 마스크 공정을 이용하여 상기 반도체층을 패터닝함으로써 상기 게이트 전극에 대응하는 영역에 반도체 패턴을 형성하는 단계; 상기 반도체 패턴이 형성된 게이트 절연막 상에 제 2 도전층으로서의 데이터 금속층을 증착시키고, 제 3 마스크 공정을 이용하여 데이터 금속층을 패터닝함으로써 데이터 라인, 소스 전극, 드레인 전극, 및 제 2 공통라인을 포함하는 제 2 도전성 패턴군을 형성하는 단계; 상기 제 2 도전성 패턴군이 형성된 상기 게이트 절연막 상에 제 3 도전층으로서의 제 1 투명도전층을 형성하고, 제 4 마스크 공정을 이용하여 상기 제 1 투명도전층을 에칭함으로써 픽셀 전극을 형성하는 단계; 상기 픽셀 전극이 형성된 상기 게이트 절연막 상에 제 1 보호막을 형성하고, 제 5 마스크 공정을 이용하여 상기 제 1 보호막 및 상기 게이트 절연막의 일부를 순차적으로 에칭함으로써 상기 제 1 공통라인의 일부를 노출시키는 제 1 콘택홀을 형성하고, 상기 제 1 보호막의 일부를 에칭함으로써 상기 제 2 공통라인의 일부를 노출시키는 제 2 콘택홀을 형성하는 단계; 및 상기 제 1 및 제 2 콘택홀이 형성된 상기 제 1 보호막 상에 제 4 도전층으로서의 제 2 투명 도전층을 증착하고, 제 6 마스크 공정을 이용하여 상기 제 2 투명 도전층을 패터닝함으로써 제 1 공통전극과 제 2 공통전극을 형성하는 단계를 포함하며, 상기 제 1 공통전극은 상기 제 2 콘택홀을 통해 상기 제 1 공통라인과 접속되고, 상기 제 2 공통전극은 상기 제 3 콘택홀을 통해 상기 제 2 공통라인과 접속되며, 상기 제 1 및 제 2 공통전극들의 각각은 적어도 2이상의 픽셀전극과 중첩되도록 형성되는 것을 특징으로 한다. According to another aspect of the present invention, there is provided a method of manufacturing a touch screen integrated display device, comprising: depositing a gate metal layer as a first conductive layer on a substrate; patterning the gate metal layer using a first mask process Forming a first conductive pattern group on the substrate, the first conductive pattern group including a gate line and a gate electrode extending from the gate line, and a first common line spaced apart from and parallel to the gate line; Forming a semiconductor layer on a substrate having the first conductive pattern group formed thereon, and then patterning the semiconductor layer using a second mask process to form a semiconductor pattern in a region corresponding to the gate electrode; A data metal layer as a second conductive layer is deposited on the gate insulating film on which the semiconductor pattern is formed, and a data metal layer is patterned using a third mask process to form a data line, a source electrode, a drain electrode, 2 conductive pattern group; Forming a first transparent conductive layer as a third conductive layer on the gate insulating film on which the second conductive pattern group is formed and etching the first transparent conductive layer using a fourth mask process to form a pixel electrode; Forming a first protective film on the gate insulating film on which the pixel electrode is formed and sequentially etching a part of the first protective film and the gate insulating film using a fifth mask process to expose a part of the first common line Forming a first contact hole to expose a part of the second common line by etching a part of the first protective film; And a second transparent conductive layer as a fourth conductive layer is deposited on the first protective film on which the first and second contact holes are formed and the second transparent conductive layer is patterned using a sixth mask process, Wherein the first common electrode is connected to the first common line via the second contact hole and the second common electrode is connected to the second common electrode through the third contact hole, And the first and second common electrodes are connected to a second common line, and each of the first and second common electrodes is formed to overlap with at least two or more pixel electrodes.

상기 목적달성을 위해, 본 발명의 또 다른 실시예에 따르는 터치 스크린 일체형 표시장치의 제조방법은 기판 상에 제 1 도전층으로서의 게이트 금속층을 증착시키고, 제 1 마스크 공정을 이용하여 상기 게이트 금속층을 패터닝함으로써 상기 기판 상에 게이트 라인 및 상기 게이트 라인으로부터 연장되는 게이트 전극, 상기 게이트 라인과 이격되어 평행하게 배치되는 제 1 공통라인을 포함하는 제 1 도전성 패턴군을 형성하는 단계; 상기 제 1 도전성 패턴군이 형성된 기판 상에 반도체층을 형성한 후, 제 2 마스크 공정을 이용하여 상기 반도체층을 패터닝함으로써 상기 게이트 전극에 대응하는 영역에 반도체 패턴을 형성하는 단계; 상기 반도체 패턴이 형성된 게이트 절연막 상에 제 2 도전층으로서의 제 1 투명도전층을 형성하고, 제 3 마스크 공정을 이용하여 상기 제 1 투명도전층을 에칭함으로써 픽셀 전극을 형성하는 단계; 상기 픽셀 전극이 형성된 상기 게이트 절연막 상에 제 3 도전층으로서의 데이터 금속층을 증착시키고, 제 4 마스크 공정을 이용하여 데이터 금속층을 패터닝함으로써 데이터 라인, 소스 전극, 드레인 전극, 및 제 2 공통라인을 포함하는 제 2 도전성 패턴군을 형성하는 단계; 상기 픽셀 전극과 상기 제 2 도전성 패턴군이 형성된 상기 게이트 절연막 상에 제 1 보호막을 형성하고, 제 5 마스크 공정을 이용하여 상기 제 1 보호막 및 상기 게이트 절연막의 일부를 순차적으로 에칭함으로써 상기 제 1 공통라인의 일부를 노출시키는 제 1 콘택홀을 형성하고, 상기 제 1 보호막의 일부를 에칭함으로써 상기 제 2 공통라인의 일부를 노출시키는 제 2 콘택홀을 형성하는 단계; 및 상기 제 1 및 제 2 콘택홀이 형성된 상기 제 1 보호막 상에 제 4 도전층으로서의 제 2 투명 도전층을 증착하고, 제 6 마스크 공정을 이용하여 상기 제 2 투명 도전층을 패터닝함으로써 제 1 공통전극과 제 2 공통전극을 형성하는 단계를 포함하며, 상기 제 1 공통전극은 상기 제 2 콘택홀을 통해 상기 제 1 공통라인과 접속되고, 상기 제 2 공통전극은 상기 제 3 콘택홀을 통해 상기 제 2 공통라인과 접속되며, 상기 제 1 및 제 2 공통전극들의 각각은 적어도 2이상의 픽셀전극과 중첩되도록 형성되는 것을 특징으로 한다.
According to another aspect of the present invention, there is provided a method of manufacturing a touch screen integrated display device including depositing a gate metal layer as a first conductive layer on a substrate, patterning the gate metal layer using a first mask process, Forming a first conductive pattern group on the substrate, the first conductive pattern group including a gate line and a gate electrode extending from the gate line, and a first common line spaced apart from and parallel to the gate line; Forming a semiconductor layer on a substrate having the first conductive pattern group formed thereon, and then patterning the semiconductor layer using a second mask process to form a semiconductor pattern in a region corresponding to the gate electrode; Forming a first transparent conductive layer as a second conductive layer on the gate insulating film on which the semiconductor pattern is formed and etching the first transparent conductive layer using a third mask process to form a pixel electrode; Depositing a data metal layer as a third conductive layer on the gate insulating film on which the pixel electrode is formed, and patterning the data metal layer using a fourth mask process to form a data line, a source electrode, a drain electrode, Forming a second conductive pattern group; Forming a first protective film on the gate insulating film on which the pixel electrode and the second conductive pattern group are formed and sequentially etching a part of the first protective film and the gate insulating film using a fifth mask process, Forming a first contact hole exposing a part of the line and forming a second contact hole exposing a part of the second common line by etching a part of the first protective film; And a second transparent conductive layer as a fourth conductive layer is deposited on the first protective film on which the first and second contact holes are formed and the second transparent conductive layer is patterned using a sixth mask process, Wherein the first common electrode is connected to the first common line via the second contact hole and the second common electrode is connected to the second common electrode through the third contact hole, And the first and second common electrodes are connected to a second common line, and each of the first and second common electrodes is formed to overlap with at least two or more pixel electrodes.

본 발명의 실시예에 의한 터치 스크린 일체형 표시장치 및 그 제조방법에 따르면, 표시장치의 구성요소인 공통전극을 제 1 공통전극과 제 2 공통전극으로 구성하여 터치 구동전극과 터치 센싱전극으로 이용할 수 있기 때문에 그 만큼 표시장치의 두께를 줄일 수 있을 뿐 아니라 제조공정수를 절감할 수 있는 효과가 있다.According to the touch screen integrated type display device and the method of manufacturing the same according to the embodiment of the present invention, the common electrode, which is a component of the display device, is composed of the first common electrode and the second common electrode and can be used as the touch driving electrode and the touch sensing electrode It is possible to reduce the thickness of the display device and to reduce the number of manufacturing steps.

또한, 제 1 및 제 2 공통전극의 크기를 복수의 픽셀단위로 형성하고, 제 1 공통전극들을 적어도 하나의 제 1 공통라인을 이용하여 행 단위로 연결하고, 제 2 공통전극 또한 열단위로 제 2 공통라인을 이용하여 연결하고 있으므로 제 1 및 제 2 공통전극의 저항을 줄여 터치 감도를 향상시킬 수 있는 효과가 있다.The size of the first and second common electrodes may be formed in units of a plurality of pixels, the first common electrodes may be connected in a row unit using at least one first common line, 2 common lines, the resistance of the first and second common electrodes can be reduced to improve the touch sensitivity.

또한, 제 1 및 제 2 공통전극이 데이터 라인 및 픽셀 전극 상부에 형성되어 데이터 라인과 픽셀 전극 사이에 형성되는 전계를 차단함으로써 액정의 불안정한 변화를 방지할 수 있다. 따라서 터치 구동전극으로서의 제 1 공통전극과 터치 센싱전극으로서의 제 2 공통 전극 사이에 걸리는 전계를 안정적으로 유지하여 안정적인 터치 구동효과를 얻을 수 있다.In addition, the first and second common electrodes are formed over the data lines and the pixel electrodes to prevent an unstable change of the liquid crystal by blocking an electric field formed between the data lines and the pixel electrodes. Therefore, the electric field applied between the first common electrode as the touch driving electrode and the second common electrode as the touch sensing electrode can be stably maintained and a stable touch driving effect can be obtained.

또한, 액정이 불안정한 구동을 방지할 수 있으므로 블랙매트릭스의 선폭을 적색(R), 녹색(G), 청색(B)이 혼색되지 않을 만큼 최소의 범위로 설정할 수 있어 개구율을 향상시킬 수 있는 효과가 있다.
Further, since the unstable driving of the liquid crystal can be prevented, the line width of the black matrix can be set to the minimum range so that red (R), green (G) and blue (B) have.

도 1a는 본 발명의 실시예에 따른 터치 스크린 일체형 표시장치를 도시한 개략도,
도 1b는 도 1a에 도시된 터치 스크린 일체형 표시장치의 픽셀 영역과 터치인식을 위한 구동영역 및 센싱영역의 관계를 개념적으로 도시한 도면,
도 1c는 도 1a에 도시된 터치 스크린 일체형 표시장치의 I-I'선을 따라 취한 단면도,
도 1d는 도 1a에 도시된 터치 스크린 일체형 표시장치의 II-II'선을 따라 취한 단면도,
도 2는 도 1b에 도시된 각 픽셀 영역에 형성되는 픽셀 전극을 도시한 평면도,
도 3a는 도 1a에 도시된 제 1 공통전극을 도시한 평면도,
도 3b는 도 1 a에 도시된 제 2 공통전극을 도시한 평면도,
도 4a는 도 1a에 도시된 A부분을 확대 도시한 제 1 실시예의 터치 스크린 일체형 표시장치의 평면도,
도 4b는 도 4a에 도시된 III-III'선을 따라 취한 단면도,
도 5a는 도 1a에 도시된 B부분을 확대 도시한 제 1 실시예의 터치 스크린 일체형 표시장치의 평면도,
도 5b는 도 5a에 도시된 IV-IV'선을 따라 취한 단면도,
도 6a 및 도 6b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 1 마스크 공정을 도시한 평면도 및 단면도,
도 7a 및 도 7b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 2 마스크 공정을 도시한 평면도 및 단면도,
도 8a 및 도 8b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 3 마스크 공정을 도시한 평면도 및 단면도,
도 9a 및 도 9b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 4 마스크 공정을 도시한 평면도 및 단면도,
도 10a 및 도 10b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 5 마스크 공정을 도시한 평면도 및 단면도,
도 11a 및 도 11b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 6 마스크 공정을 도시한 평면도 및 단면도,
도 12a 및 도 12b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 7 마스크 공정을 도시한 평면도 및 단면도,
도 13a는 본 발명의 제 2 실시예의 터치 스크린 일체형 표시장치로서, 도 1a에 도시된 A부분을 확대 도시한 평면도,
도 13b는 도 13a에 도시된 V-V'선을 따라 취한 단면도,
도 14a는 본 발명의 제 2 실시예의 터치 스크린 일체형 표시장치로서, 도 1a에 도시된 B부분을 확대 도시한 평면도,
도 14b는 도 14a에 도시된 VI-VI'선을 따라 취한 단면도,
도 15a 및 도 15b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 1 마스크 공정을 도시한 평면도 및 단면도,
도 16a 및 도 16b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 2 마스크 공정을 도시한 평면도 및 단면도,
도 17a 및 도 17b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 3 마스크 공정을 도시한 평면도 및 단면도,
도 18a 및 도 18b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 4 마스크 공정을 도시한 평면도 및 단면도,
도 19a 및 도 19b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 5 마스크 공정을 도시한 평면도 및 단면도,
도 20a 및 도 20b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 6 마스크 공정을 도시한 평면도 및 단면도,
도 21은 터치 구동영역에 배치되는 공통라인의 수에 따른 제 1 공통전극의 저항값을 나타낸 그래프로서, 50 X 50 픽셀 영역에 대응하는 크기를 갖는 제 1 공통전극에 0~50개의 제 1 공통라인을 형성한 경우의 저항값의 변화를 도시한 표 및 그래프.FIG. 1A is a schematic view illustrating a touch screen integrated display device according to an embodiment of the present invention,
FIG. 1B conceptually illustrates a relationship between a pixel region of the touch screen integrated display device shown in FIG. 1A, a driving region and a sensing region for touch recognition,
1C is a cross-sectional view taken along the line I-I 'of the touch screen integrated display device shown in FIG. 1A,
FIG. 1D is a cross-sectional view taken along the line II-II 'of the touch screen integrated display device shown in FIG. 1A,
FIG. 2 is a plan view showing a pixel electrode formed in each pixel region shown in FIG. 1B,
FIG. 3A is a plan view showing the first common electrode shown in FIG. 1A,
FIG. 3B is a plan view showing the second common electrode shown in FIG. 1A,
FIG. 4A is a plan view of the touch screen integrated display device of the first embodiment, which is an enlarged view of the portion A shown in FIG. 1A;
4B is a cross-sectional view taken along line III-III 'shown in FIG. 4A,
FIG. 5A is a plan view of the touch screen integrated display device of the first embodiment, which is an enlarged view of a portion B shown in FIG. 1A;
5B is a cross-sectional view taken along the line IV-IV 'shown in FIG. 5A,
6A and 6B are a plan view and a sectional view showing a first mask process for manufacturing a touch screen integrated display device according to the first embodiment of the present invention,
7A and 7B are a plan view and a sectional view showing a second mask process for manufacturing a touch screen integrated type display device according to the first embodiment of the present invention,
8A and 8B are a plan view and a sectional view showing a third mask process for manufacturing a touch screen integrated display device according to the first embodiment of the present invention,
9A and 9B are a plan view and a sectional view showing a fourth mask process for manufacturing the touch screen integrated display device according to the first embodiment of the present invention,
10A and 10B are a plan view and a sectional view showing a fifth mask process for manufacturing the touch screen integrated display device according to the first embodiment of the present invention,
11A and 11B are a plan view and a sectional view showing a sixth mask process for manufacturing a touch screen integrated display device according to the first embodiment of the present invention,
12A and 12B are a plan view and a sectional view showing a seventh mask process for manufacturing a touch screen integrated display device according to the first embodiment of the present invention,
13A is a plan view of the touch screen integrated type display device according to the second embodiment of the present invention,
FIG. 13B is a cross-sectional view taken along the line V-V 'shown in FIG. 13A,
14A is a plan view of the touch screen integrated type display device according to the second embodiment of the present invention,
FIG. 14B is a cross-sectional view taken along the line VI-VI 'shown in FIG. 14A,
15A and 15B are a plan view and a sectional view showing a first mask process for manufacturing a touch screen integrated display device according to a second embodiment of the present invention,
16A and 16B are a plan view and a sectional view showing a second mask process for manufacturing a touch screen integrated display device according to a second embodiment of the present invention,
17A and 17B are a plan view and a sectional view showing a third mask process for manufacturing a touch screen integrated type display device according to a second embodiment of the present invention,
18A and 18B are a plan view and a sectional view showing a fourth mask process for manufacturing a touch screen integrated display device according to a second embodiment of the present invention,
19A and 19B are a plan view and a sectional view showing a fifth mask process for manufacturing a touch screen integrated type display device according to a second embodiment of the present invention,
20A and 20B are a plan view and a sectional view showing a sixth mask process for manufacturing a touch screen integrated type display device according to the first embodiment of the present invention,
FIG. 21 is a graph showing resistance values of the first common electrode according to the number of common lines arranged in the touch driving region. The first common electrode has 0 to 50 first common electrodes Tables and graphs showing changes in resistance values when lines are formed.

이하, 첨부 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지의 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그에 대한 상세한 설명은 생략한다. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, when it is determined that a detailed description of a known technique related to the present invention may unnecessarily obscure the gist of the present invention, a detailed description thereof will be omitted.

우선, 도 1a 내지 도 5b를 참조하여 본 발명의 제 1 실시예에 따르는 터치 스크린일체형 표시장치에 대해 보다 구체적으로 설명하기로 한다. 도 1a는 본 발명의 제 1 실시예에 따른 터치 스크린 일체형 표시장치를 도시한 개략도, 도 1b는 도 1a에 도시된 터치 스크린 일체형 표시장치의 픽셀영역과 터치인식을 위한 구동영역 및 센싱영역의 관계를 개념적으로 도시한 도면, 도 1c는 도 1a에 도시된 터치 스크린 일체형 표시장치의 I-I'선을 따라 취한 단면도, 도 1d는 도 1a에 도시된 터치 스크린 일체형 표시장치의 II-II'선을 따라 취한 단면도이다.First, a touch screen integrated display device according to a first embodiment of the present invention will be described in more detail with reference to FIGS. 1A to 5B. FIG. 1A is a schematic view showing a touch screen integrated display device according to a first embodiment of the present invention. FIG. 1B is a diagram showing a relationship between a pixel region of the touch screen integrated display device shown in FIG. 1A and a driving region and a sensing region for touch recognition 1C is a cross-sectional view taken along line I-I 'of the touch screen integrated type display device shown in FIG. 1A, FIG. 1D is a cross-sectional view taken along the line II-II' Fig.

이하의 설명에서는 터치 스크린 일체형 표시장치의 일례로서 액정표시장치를 들어 구체적으로 설명하기로 한다.In the following description, a liquid crystal display will be described as an example of a touch screen integrated display device.

도 1a 내지 도 1d를 참조하면, 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 액정 표시장치(이하, 표시장치라 함)는 복수의 게이트 라인(110)과 복수의 데이터 라인(120)의 교차에 의해 정의되며, 문자, 이미지, 동영상 등의 정보를 표시하기 위한 복수의 픽셀영역(PA1~PA36)으로 이루어지는 표시부(DP)와, 표시부 외부에 형성되어 표시부를 제어하고 터치인식을 위한 각종 콘트롤러들이 구비되는 비표시부(도시생략)를 포함한다.1A to 1D, a touch screen integrated liquid crystal display (hereinafter referred to as a display device) according to a first embodiment of the present invention includes a plurality of gate lines 110 and a plurality of data lines 120 A display section DP formed of a plurality of pixel areas PA1 to PA36 for displaying information such as characters, images, and moving images, and various controllers formed outside the display section for controlling the display section and for recognizing the touches And a non-display portion (not shown).

표시부(DP)(표시부의 영역은 도 1b 참조)는 컬러필터 어레이(도시생략)와 박막 트랜지스터 어레이(TFTA)(도 1c 및 도 1d 참조)를 포함하며, 이들 2개의 어레이 사이에는 액정층과 액정층의 셀갭을 유지하기 위한 스페이서가 형성되어 있다. 컬러필터 어레이의 구성과 액정층 및 스페이서는 공지의 구성을 적용할 수 있으므로 설명의 간략화를 위해 그에 대한 상세한 설명은 생략한다. 또한 표시부(DP)는 박막 트랜지스터 어레이(TFTA) 하부에 배치되어 박막 트랜지스터 어레이(TFTA)와 컬러필터 어레이에 빛을 공급하기 위한 백라이트 유닛(도시생략)를 포함한다.1B) includes a color filter array (not shown) and a thin film transistor array TFTA (see Figs. 1C and 1D), and between the two arrays, a liquid crystal layer and a liquid crystal layer A spacer is formed to maintain the cell gap of the layer. The configuration of the color filter array and the liquid crystal layer and the spacer can be applied to known configurations, so that a detailed description thereof will be omitted for the sake of simplicity. The display portion DP is disposed under the thin film transistor array TFTA and includes a thin film transistor array TFTA and a backlight unit (not shown) for supplying light to the color filter array.

비표시부에는 호스트 콘트롤러(200), 전원부(202), 타이밍 콘트롤러(204), 게이트 드라이버(210), 데이터 드라이버(220), 터치 구동 드라이버(230), 터치 센싱 드라이버(240)가 형성된다. 본 발명에서는 호스트 콘트롤러(200)와 전원부(202)가 표시장치와 일체로 구성되는 것으로 설명하였으나 이들은 표시장치와 분리되어 독립적으로 구성될 수도 있다. The host controller 200, the power supply unit 202, the timing controller 204, the gate driver 210, the data driver 220, the touch driver 230, and the touch sensing driver 240 are formed on the non-display unit. In the present invention, the host controller 200 and the power supply unit 202 are described as being integrated with the display device, but they may be configured separately from the display device.

박막 트랜지스터 어레이(TFTA)는 도 1a 내지 도 1c와 도 4a 내지 도 5b를 참조하면 알 수 있는 바와 같이, 기판(100)의 일면에 제 1 방향(예를 들면, x방향)으로 나란하게 형성된 복수의 게이트 라인들(110)과, 게이트 절연막(115)를 사이에 두고 복수의 게이트 라인들(110)과 서로 교차하도록 제 2 방향(예를 들면, y방향)으로 나란하게 형성된 데이터 라인들(120)과, 이들 게이트 라인(110)과 데이터 라인들(120)이 교차하는 영역에 형성되는 박막 트랜지스터(T)를 포함한다. As shown in FIGS. 1A to 1C and FIGS. 4A to 5B, the thin film transistor array TFTA includes a plurality of thin film transistor arrays TFTA formed on one surface of a substrate 100 in a first direction (for example, x direction) The gate lines 110 of the data lines 120 and the data lines 120 arranged in parallel in the second direction (e.g., y direction) so as to intersect the plurality of gate lines 110 with the gate insulating film 115 interposed therebetween And a thin film transistor T formed in a region where the gate lines 110 and the data lines 120 intersect with each other.

박막 트랜지스터(T)는 도 4a 내지 도 5b에 도시된 바와 같이 게이트 라인(110)으로부터 연장되어 기판(100) 상에 형성되는 게이트 전극(G)과, 게이트 절연막(115)을 사이에 두고 게이트 전극(G)의 위치에 대응하여 형성되는 반도체 패턴(117), 상기 반도체 패턴(117)의 중앙부가 노출되도록 게이트 절연막(115) 및 반도체 패턴(117) 상에 형성되며 서로 대향하여 형성되는 소스전극(S) 및 드레인 전극(D)을 포함한다. The thin film transistor T includes a gate electrode G extending from the gate line 110 and formed on the substrate 100 as shown in FIGS. 4A and 5B, and a gate electrode G formed between the gate electrode 110 and the gate insulating film 115, A semiconductor pattern 117 formed corresponding to the position of the semiconductor pattern 117 and a gate electrode 121 formed on the gate insulating film 115 and the semiconductor pattern 117 so as to expose a central portion of the semiconductor pattern 117, S) and a drain electrode (D).

또한, 박막 트랜지스터 어레이(TFTA)는 게이트 라인들(110)과 데이터 라인들(120)의 교차에 의해 정의되는 복수의 픽셀 영역들(PA1~PA36)을 포함하며, 복수의 픽셀 영역들(PA1~PA36)의 각각은 복수의 서브 픽셀영역들(SP1, SP2, SP3)을 포함한다(도 1b 참조). 서브픽셀 영역들(SP1, SP2, SP3)에는 제 1 보호막(125)에 의해 데이터 라인들(120)과 절연되는 서브픽셀 전극들(130a, 130b, 130c)이 각각 형성된다. 도 2는 각 픽셀 영역(PA1~PA36)에 형성되는 서브픽셀 전극들(130a, 130b, 130c)을 도시한 평면도이다. 도 1b 및 도 2로부터 서브픽셀 전극(130a, 130b, 130c)은 서브픽셀 영역(SP1, SP2, SP3)에 각각 형성되고, 3개의 서브픽셀 전극(130a, 130b, 130c)이 하나의 픽셀영역(PA1~PA36의 각각)을 각각 구성함을 알 수 있다. The thin film transistor array TFTA also includes a plurality of pixel areas PA1 to PA36 defined by the intersection of the gate lines 110 and the data lines 120 and the plurality of pixel areas PA1- And PA36 includes a plurality of sub-pixel areas SP1, SP2, and SP3 (see FIG. 1B). Sub-pixel electrodes 130a, 130b, and 130c are formed in the sub-pixel regions SP1, SP2, and SP3, respectively, to be insulated from the data lines 120 by the first protective layer 125. [ FIG. 2 is a plan view showing the sub-pixel electrodes 130a, 130b, and 130c formed in the pixel regions PA1 to PA36. 1B and 2, the sub pixel electrodes 130a, 130b and 130c are formed in the sub pixel areas SP1, SP2 and SP3, respectively, and three sub pixel electrodes 130a, 130b and 130c are formed in one pixel area PA1 to PA36), respectively.

본 발명의 실시예에서는 하나의 픽셀 전극이 R(적색), G(녹색), B(청색) 컬러필터에 대응하는 3개의 서브픽셀 전극(130a, 130b, 130c)으로 구성되는 경우를 예로 들어 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 컬러필터 어레이에 형성되는 컬러필터의 종류에 따라 하나의 픽셀 전극을 구성하는 서브픽셀 전극의 수는 적절히 변경할 수 있다. In the embodiment of the present invention, a case where one pixel electrode is composed of three sub-pixel electrodes 130a, 130b and 130c corresponding to R (red), G (green) and B However, the present invention is not limited thereto. For example, the number of sub-pixel electrodes constituting one pixel electrode can be appropriately changed depending on the type of color filter formed in the color filter array.

또한 박막 트랜지스터 어레이(TFTA)는 제 2 보호막(135) 상에 형성되고 제 2 보호막(135)에 의해 픽셀 전극들(130)과 절연되는 복수의 제 1 공통전극들(140a1, 140a2, 140a3, 140a4)과, 복수의 제 2 공통전극들(140b1, 140b2)을 포함한다. 복수의 제 1 공통전극들(140a1, 140a2, 140a3, 140a4)은 제 1 방향(본 실시예에서는 x축 방향, 이하 동일)에서는 제 2 공통전극(140b1, 140b2)과 번갈아 배치되어 서로 분리되도록 형성되며, 제 2 방향(본 실시예에서는 y축 방향, 이하 동일)에서는 서로 이웃하도록 배치된다. The thin film transistor array TFTA includes a plurality of first common electrodes 140a1, 140a2, 140a3, 140a4 formed on the second protective film 135 and insulated from the pixel electrodes 130 by a second protective film 135 And a plurality of second common electrodes 140b1 and 140b2. The plurality of first common electrodes 140a1, 140a2, 140a3, and 140a4 are arranged alternately with the second common electrodes 140b1 and 140b2 in the first direction (x-axis direction in the present embodiment, And are arranged so as to be adjacent to each other in the second direction (the y-axis direction in this embodiment, hereinafter the same).

본 발명의 실시예에서는 설명의 간략화를 위해 6 X 6 = 36개의 픽셀 영역(PA1~PA36)에 대응하여 형성되는 4개의 제 1 공통전극(140a1, 140a2, 140a3, 140a4)과 2개의 제 2 공통전극(140b1, 140b2)의 구성을 예로 들어 설명하기로 한다. 또한, 각각의 제 1 공통전극(140a, 140a2, 140a3, 140a4)은 6개(2 X 3)의 픽셀영역에 대응하는 크기로 형성되며, 각각의 제 2 공통전극(140b1, 140b2)은 6개(1 X 6)의 픽셀 영역에 대응하는 크기로 형성되는 것으로 설명한다. 이에 따라 제 1 공통전극(140a1)은 상하좌우로 서로 인접한 6개의 픽셀 영역(PA1, PA2, PA7, PA8, PA13, PA14)에 대응하는 크기로 형성되고, 제 1 공통전극(140a2)은 상하좌우로 서로 인접한 6개의 픽셀 영역(PA4, PA5, PA10, PA11, PA16, PA17)에 대응하는 크기로 형성되되며, 제 1 공통전극(140a3)은 상하좌우로 서로 인접한 6개의 픽셀 영역(PA19, PA20, PA25, PA26, PA31, PA32)에 대응하는 크기로 형성되고, 제 1 공통전극(140a4)은 상하좌우로 서로 인접한 6개의 픽셀 영역(PA22, PA23, PA28, PA29, PA34, PA354)에 대응하는 크기로 형성된다. 또한, 제 2 공통전극(140b1)은 상하로 서로 인접한 6개의 픽셀 영역(PA3, PA9, PA15, PA21, PA27, PA33)에 대응하는 크기로 형성되고, 제 2 공통전극(140b2)은 상하로 서로 인접한 6개의 픽셀 영역(PA6, PA12, PA18, PA24, PA30, PA36)에 대응하는 크기로 형성된다. In the embodiment of the present invention, for simplicity of explanation, four first common electrodes 140a1, 140a2, 140a3, 140a4 formed corresponding to 6x6 = 36 pixel regions PA1 to PA36 and two second common electrodes The configuration of the electrodes 140b1 and 140b2 will be described as an example. Each of the first common electrodes 140a, 140a2, 140a3, and 140a4 is formed to have a size corresponding to six (2x3) pixel regions, and each of the second common electrodes 140b1 and 140b2 has six (1 x 6) pixel area. Accordingly, the first common electrode 140a1 is formed to have a size corresponding to six pixel regions PA1, PA2, PA7, PA8, PA13, and PA14 adjacent to each other in the upper and lower directions, The first common electrode 140a3 is formed in a size corresponding to six pixel regions PA4, PA5, PA10, PA11, PA16, and PA17 that are adjacent to each other, The first common electrode 140a4 is formed in a size corresponding to the six pixel regions PA22, PA23, PA28, PA29, PA34, and PA354 adjacent to each other in the upper, . The second common electrode 140b1 is formed to have a size corresponding to the six pixel regions PA3, PA9, PA15, PA21, PA27, and PA33 adjacent to each other and the second common electrode 140b2 is formed vertically PA12, PA18, PA24, PA30, PA36 of the adjacent six pixel regions PA6, PA12, PA18, PA24, PA30, PA36.

본 발명의 제 1 실시예에서 설명한 제 1 및 제 2 공통전극들의 크기 및 수는 단순히 설명의 편의를 위해 예시적으로 기재한 것에 지나지 않으며, 본 발명이 이에 한정되는 것은 아니다. 본 발명은 제 1 및 제 2 방향으로 배열된 복수의 픽셀 영역을 적어도 2 이상으로 그룹화하여 형성한 픽셀 영역에 대응하는 크기로 제 1 공통전극을 형성하고, 제 1 및 제 2 방향 중 어느 하나의 방향으로만 배열된 픽셀 영역을 하나로 그룹화하여 형성된 픽셀영역에 대응하는 크기로 제 2 공통전극을 형성하는 것을 포함한다. The size and number of the first and second common electrodes described in the first embodiment of the present invention are merely illustrative and are not intended to limit the scope of the present invention. A first common electrode is formed in a size corresponding to a pixel region formed by grouping a plurality of pixel regions arranged in first and second directions into at least two groups, And forming the second common electrode with a size corresponding to the pixel region formed by grouping the pixel regions arranged only in the first direction into one.

따라서, 제 1 및 제 2 공통전극의 각각의 크기 및 수는 손가락 등이 터치하는 면적 및 표시장치(MP3, PDA, PMP, 스마트폰, 노트북 컴퓨터, 넷북, 대형 표시장치 등)의 크기 등을 고려하여 적절하게 변경할 수 있다. 예컨대, 현재의 표시장치에 적용되는 1픽셀 영역의 크기를 100 X 100 ㎛라고 하면 손가락으로 터치가 이루어지는 경우를 고려하여, 제 1 공통전극(140a1, 140a2, 140a3, 140a4)의 크기를 50 X 50 픽셀의 크기(대략 5 X 5 mm)로 형성하는 것도 가능하다.Therefore, the size and number of each of the first and second common electrodes take into account the area to be touched by a finger or the like and the size of the display device (MP3, PDA, PMP, smart phone, notebook computer, netbook, And can be suitably changed. For example, assuming that the size of one pixel region applied to the current display device is 100 X 100 m, the size of the first common electrodes 140a1, 140a2, 140a3, and 140a4 is 50 x 50 It is also possible to form the pixel size (approximately 5 X 5 mm).

한편, 제 2 공통전극(140b1, 140b2)은 터치가 발생하였을 경우 센싱전극으로서의 기능을 하고, 제 1 방향의 제 1 행에 배열된 제 1 공통전극들(140a1, 140a2) 사이 및 제 1 방향의 제 2 행에 배열된 제 1 공통전극들(140a3, 140a4) 사이에 위치되어 제 1 공통전극들(140a1, 140a2, 140a3, 140a4)과 교차하는 방향으로 배열되도록 형성된다.On the other hand, the second common electrodes 140b1 and 140b2 function as sensing electrodes when touched, and are arranged between the first common electrodes 140a1 and 140a2 arranged in the first row in the first direction and between the first common electrodes 140a1 and 140b2 in the first direction 140a3, and 140a4, which are located between the first common electrodes 140a3 and 140a4 arranged in the second row and are arranged in a direction intersecting the first common electrodes 140a1, 140a2, 140a3, and 140a4.

이와 같이 제 1 공통전극들(140a1, 140a2, 140a3, 140a4)과 제 2 공통전극(140b1, 140b2)의 크기는 픽셀영역의 크기 및 터치가 수행되는 손가락 등의 터치면적 등을 고려하여 적절하게 조정될 수 있으므로 수개에서 수백개의 픽셀 영역에 대응하는 크기로 형성될 수 있다. 제 1 공통전극들(140a1, 140a2, 140a3, 140a4)과 제 2 공통전극(140b1, 140b2)의 수 또한 적용되는 표시장치의 크기에 따라 적절히 조정될 수 있다. The sizes of the first common electrodes 140a1, 140a2, 140a3, and 140a4 and the second common electrodes 140b1 and 140b2 are appropriately adjusted in consideration of the size of the pixel region and the touch area of a finger or the like to be touched And may be formed to have a size corresponding to several hundred to several hundred pixel regions. The number of the first common electrodes 140a1, 140a2, 140a3, and 140a4 and the second common electrodes 140b1 and 140b2 may be appropriately adjusted according to the size of the display device.

도 3a는 도 1a에 도시된 제 1 공통전극(140a1)을 구성을 도시한 평면도이고, 도 3b는 도 1 a에 도시된 제 2 공통전극(140b1)을 도시한 평면도이다. 제 1 공통전극(140a1)은 일정한 간격을 두고 길게 형성된 복수의 슬릿들(143a)을 포함하며, 제 2 공통전극(140b1) 또한 일정 간격을 두고 길게 형성된 복수의 슬릿들(143b)을 포함한다. 이와 같이 제 1 및 제 2 공통전극들(140a1, 140b1)에 각각 복수의 슬릿들(143a, 143b)을 형성하면, 이들 슬릿(143a, 143b)을 통해 픽셀 전극(130)과 제 1 및 제 2 공통전극(140a1, 140b1) 사이에 프린지 필드(fringe field)가 형성되어 액정을 프린지 필드 스위칭 모드(fringe field switching mode)로 구동할 수 있게 된다. FIG. 3A is a plan view showing the configuration of the first common electrode 140a1 shown in FIG. 1A, and FIG. 3B is a plan view showing the second common electrode 140b1 shown in FIG. The first common electrode 140a1 includes a plurality of slits 143a formed at a predetermined interval and the second common electrode 140b1 includes a plurality of slits 143b formed at a predetermined interval. When a plurality of slits 143a and 143b are formed in the first and second common electrodes 140a1 and 140b1 as described above, the pixel electrode 130 and the first and second A fringe field is formed between the common electrodes 140a1 and 140b1 to drive the liquid crystal in a fringe field switching mode.

본 발명의 실시예에 따른 제 1 공통전극(140a1, 140a2, 140a3, 140a4) 및 제 2 공통전극(140b1, 140b2)은 픽셀 전극(130)과 함께 전계를 형성하여 액정을 구동시키는 기능과 함께 표시장치에 터치가 발생하였을 경우 그 터치 위치를 인식할 수 있는 구동전극과 센싱전극으로서의 기능을 한다. 따라서 제 1 공통전극(140a1, 140a2, 140a3, 140a4)과 제 2 공통전극(140b1, 140b2)은 터치 구동전극과 터치 센싱전극과 동일한 의미로 이해하여야 한다. 도 1b에서는 참고를 위해 복수의 제 1 및 제 2 공통전극들(140a1, 140a2, 140a3, 140a4; 140b1, 140b2)이 형성되는 영역을 제 1 내지 제 4 터치 구동영역(DA1~DA4)과 제 1 및 제 2 터치 센싱영역(SA1, SA2)으로 구분하여 도시하였다. The first common electrodes 140a1, 140a2, 140a3, and 140a4 and the second common electrodes 140b1 and 140b2 according to the exemplary embodiment of the present invention together with the pixel electrode 130 form an electric field to drive the liquid crystal, And functions as a driving electrode and a sensing electrode capable of recognizing the touch position when a touch occurs in the apparatus. Accordingly, the first common electrodes 140a1, 140a2, 140a3, and 140a4 and the second common electrodes 140b1 and 140b2 are understood to have the same meaning as the touch driving electrode and the touch sensing electrode. In FIG. 1B, a region where a plurality of first and second common electrodes 140a1, 140a2, 140a3, 140a4, 140b1 and 140b2 are formed is referred to as a first to fourth touch drive regions DA1 to DA4, And second touch sensing areas SA1 and SA2.

한편, 본 발명의 제 1 실시예에 따르는 제 1 공통전극(140a1, 140a2, 140a3, 140a4) 및 제 2 공통전극(140b1, 140b2)은 액정구동을 위한 전극으로서의 기능을 하여야 하기 때문에 투명물질로 형성되어야 한다. 그런데, 제 1 공통전극(140a1, 140a2, 140a3, 140a4) 및 제 2 공통전극(140b1, 140b2)은 ITO, IZO 등의 산화물 계열의 투명 도전성 물질로 형성되기 때문에 금속계열의 도전성 물질로 형성되는 경우에 비해 저항이 증가하게 된다. 이는 터치 신호의 손실 및 정전용량의 시정수(time constance)을 증가시켜 터치 성능을 저하시킬 수 있다. 따라서 제 1 공통전극(140a1, 140a2, 140a3, 140a4) 및 제 2 공통전극(140b1, 140b2)에 사용되는 재료로 인해 발생하는 저항을 감소시킬 필요가 있다. Meanwhile, since the first common electrodes 140a1, 140a2, 140a3, and 140a4 and the second common electrodes 140b1 and 140b2 according to the first embodiment of the present invention must function as electrodes for liquid crystal driving, . However, since the first common electrodes 140a1, 140a2, 140a3, and 140a4 and the second common electrodes 140b1 and 140b2 are formed of an oxide-based transparent conductive material such as ITO or IZO, The resistance is increased. This can degrade the touch performance by increasing the time constants of the loss of the touch signal and the capacitance. Therefore, it is necessary to reduce the resistance caused by the materials used for the first common electrodes 140a1, 140a2, 140a3, 140a4 and the second common electrodes 140b1, 140b2.

또한, 제 1 공통전극(140a1, 140a2, 140a3, 140a4) 및 제 2 공통전극(140b1, 140b2)은 액정 구동을 위한 기능과 함께 터치 구동전극과 터치 센싱전극으로서의 기능도 하여야 한다. 따라서, 터치 구동전극과 터치 센싱전극으로서의 기능을 위해 제 2 공통전극(140b1; 140b2)에 의해 분리되는 제 1 공통전극(140a1, 140a2; 140a3, 140a4)을 서로 연결해 줄 필요가 있다. The first common electrodes 140a1, 140a2, 140a3, and 140a4 and the second common electrodes 140b1 and 140b2 may function as a touch driving electrode and a touch sensing electrode, as well as a liquid crystal driving function. Therefore, it is necessary to connect the first common electrodes 140a1, 140a2 (140a3, 140a4) separated by the second common electrodes 140b1 (140b2) for the function as the touch driving electrode and the touch sensing electrode.

본 발명에서는 제 1 공통전극(140a1, 140a2, 140a3, 140a4) 및 제 2 공통전극(140b1, 140b2)의 저항감소 및 터치기능을 위해 제 1 공통전극(140a1, 140a2, 140a3, 140a4)은 제 1 공통라인(113a1, 113a2, 113b1, 113b2)을 이용하여 행 단위로, 제 2 공통전극(140b1, 140b2)은 제 2 공통라인(123a1, 123b1)을 이용하여 열 단위로 각각 연결하고 있다. In the present invention, the first common electrodes 140a1, 140a2, 140a3, and 140a4 are connected to the first common electrodes 140a1, 140a2, 140a3, and 140a4 and the second common electrodes 140b1 and 140b2, The second common electrodes 140b1 and 140b2 are connected in a column unit using the common lines 113a1, 113a2, 113b1 and 113b2 and the second common electrodes 123a1 and 123b1 in the column unit.

도 1a 및 도 1b를 참조하면, 제 1 방향의 첫 번째 행에 배열되는 제 1 및 제 2 터치 구동영역(DA1, DA2)에 형성되는 제 1 공통전극들(140a1, 140a2)은 2개의 제 1 공통라인들(113a1, 113a2)에 의해 전기적으로 연결되고, 두 번째 행에 배열되는 제 3 및 제 4 터치 구동영역(DA3, DA4)에 형성되는 제 1 공통전극들(140a3, 140a4)은 2개의 제 1 공통라인들(113b1, 113b2)에 의해 전기적으로 연결된다. 또한, 제 2 방향의 첫 번째 열에 배열되는 제 1 터치 센싱영역(SA1)에 형성되는 제 2 공통전극은(140b1)은 제 2 공통라인(123a1)과 전기적으로 연결되고, 두 번째 열에 배열되는 제 2 터치 센싱영역(SA2)에 형성되는 제 2 공통전극(140b2)은 제 2 공통라인(123b1)에 전기적으로 연결된다.1A and 1B, the first common electrodes 140a1 and 140a2 formed in the first and second touch driving regions DA1 and DA2 arranged in the first row in the first direction are divided into two first The first common electrodes 140a3 and 140a4 formed in the third and fourth touch driving areas DA3 and DA4 electrically connected by the common lines 113a1 and 113a2 and arranged in the second row are formed of two And are electrically connected by the first common lines 113b1 and 113b2. The second common electrode 140b1 formed in the first touch sensing area SA1 arranged in the first column of the second direction is electrically connected to the second common line 123a1, The second common electrode 140b2 formed in the second touch sensing area SA2 is electrically connected to the second common line 123b1.

이하, 제 1 공통라인(113a1, 113a2, 113b1, 113b2)과 제 1 공통전극(140a1, 140a2)의 연결관계 및 제 2 공통라인(123a1, 123b1)과 제 2 공통전극(140b1, 140b2)의 연결관계를 도 1a, 도 4a 내지 도 5b를 참조하여 보다 상세히 설명하기로 한다. 도 4a는 도 1a에 도시된 A부분(픽셀영역 PA1내의 서브픽셀)을 확대 도시한 제 1 실시예의 터치 스크린 일체형 표시장치의 평면도, 도 4b는 도 4a에 도시된 III-III'선을 따라 취한 단면도, 도 5a는 도 1a에 도시된 B부분(픽셀영역 PA3 내의 서브픽셀)을 확대 도시한 제 1 실시예의 터치 스크린 일체형 표시장치의 평면도, 도 5b는 도 5a에 도시된 IV-IV'선을 따라 취한 단면도이다.The connection relationship between the first common lines 113a1, 113a2, 113b1 and 113b2 and the first common electrodes 140a1 and 140a2 and the connection between the second common lines 123a1 and 123b1 and the second common electrodes 140b1 and 140b2 The relationship will be described in more detail with reference to FIG. 1A, FIG. 4A to FIG. 5B. FIG. 4A is a plan view of the touch screen integrated display device of the first embodiment, which is an enlarged view of the portion A (sub pixel in the pixel region PA1) shown in FIG. 1A, and FIG. 4B is a cross sectional view taken along the line III- Fig. 5A is a plan view of the touch screen integrated display device of the first embodiment, which is an enlarged view of the portion B (sub-pixel in the pixel region PA3) shown in Fig. 1A, and Fig. 5B is a cross-sectional view taken along the line IV- FIG.

제 1 공통라인(113a1, 113a2, 113b1, 113b2)은 도 1a, 도 1b, 도 4a 및 도 4b에 도시된 바와 같이 제 1 방향으로 픽셀 영역(PA1~PA6; PA7~PA12; PA19~PA24; PA25~PA30)을 가로 질러 연장되도록 기판(100)상에 형성되며, 그 상부에 순차적으로 형성되는 게이트 절연막(115), 제 1 및 제 2 보호막(125, 135)을 관통하는 제 2 콘택홀(CH2a, CH2b, CH2c, CH2d, CH2e, CH2f,CH2g, CH2h, CH2i, CH2j)을 통해 제 2 보호막(135) 상부에 형성되는 제 1 공통전극(140a1)과 연결된다. The first common lines 113a1, 113a2, 113b1 and 113b2 are arranged in the first direction as shown in Figs. 1A, 1B, 4A and 4B. The pixel regions PA1 to PA6, PA7 to PA12, And a second contact hole CH2a through the first and second protective films 125 and 135. The second contact hole CH2a is formed on the substrate 100 so as to extend across the first and second passivation films 125 and 135, And the first common electrode 140a1 formed on the second passivation layer 135 through the second passivation layer 135, CH2b, CH2c, CH2d, CH2e, CH2f, CH2g, CH2h, CH2i,

구체적으로, 제 1 공통라인(113a1)은 제 1 터치 구동영역(DA1) 내에 있는 픽셀 영역(PA1)의 서브픽셀 영역(SP3)에 형성되는 제 2 콘택홀(CH2a)을 통해 제 1 공통전극(140a1)과 접속되고, 제 2 터치 구동영역(DA2) 내에 있는 픽셀 영역(PA5)의 서브픽셀 영역(SP3)에 형성되는 제 2 콘택홀(CH2b)을 통해 제 1 공통전극(140a2)과 접속되어, 제 2 공통전극(140b1)에 의해 분리되어 있는 제 1 행의 제 1 공통전극들(140a1, 140a2)을 전기적으로 접속시킨다.Specifically, the first common line 113a1 is electrically connected to the first common electrode (first electrode) via the second contact hole CH2a formed in the sub-pixel region SP3 of the pixel region PA1 in the first touch drive region DA1 And is connected to the first common electrode 140a2 through the second contact hole CH2b formed in the sub pixel area SP3 of the pixel area PA5 in the second touch drive area DA2 And electrically connects the first common electrodes 140a1 and 140a2 of the first row separated by the second common electrode 140b1.

제 1 공통라인(113a2)은 제 1 터치 구동영역(DA1) 내에 있는 픽셀 영역(PA7)의 서브픽셀 영역(SP2)에 형성되는 제 2 콘택홀(CH2c)을 통해 제 1 공통전극(140a1)과 접속되고, 제 2 터치 구동영역(DA2) 내에 있는 픽셀 영역(PA10)의 서브픽셀 영역(SP3)에 형성되는 제 2 콘택홀(CH2d)을 통해 제 1 공통전극(140a2)과 접속되어, 제 2 공통전극(140b)에 의해 분리되어 있는 제 1 행의 제 1 공통전극들(140a1, 140a2)을 전기적으로 접속시킨다. 제 1 공통라인들(113a1, 113a2)은 터치 구동라인(113a)에 접속되어 터치 구동드라이버(230)로부터 펄스전압(Vtsp)을 공급받는다.The first common line 113a2 is connected to the first common electrode 140a1 through the second contact hole CH2c formed in the sub pixel area SP2 of the pixel area PA7 within the first touch drive area DA1, And is connected to the first common electrode 140a2 through the second contact hole CH2d formed in the sub pixel area SP3 of the pixel area PA10 in the second touch drive area DA2, And electrically connects the first common electrodes 140a1 and 140a2 of the first row separated by the common electrode 140b. The first common lines 113a1 and 113a2 are connected to the touch driving line 113a to receive the pulse voltage Vtsp from the touch driving driver 230. [

제 1 공통라인(113b1)은 제 3 터치 구동영역(DA3) 내에 있는 픽셀 영역(PA20)의 서브픽셀 영역(SP1)에 형성되는 제 2 콘택홀(CH2e)을 통해 제 1 공통전극(140a3)과 접속되고, 제 4 터치 구동영역(DA4) 내에 있는 픽셀 영역(PA22)의 서브픽셀 영역(SP1)에 형성된 제 2 콘택홀(CH2f)과 픽셀 영역(PA23)의 서브픽셀 영역(SP2)에 형성된 제 2 콘택홀(CH2g)을 통해 제 1 공통전극(140a4)과 접속되어, 제 2 공통전극(140b1)에 의해 분리되어 있는 제 2 행의 제 1 공통전극들(140a3, 140a4)을 전기적으로 접속시킨다. The first common line 113b1 is electrically connected to the first common electrode 140a3 through the second contact hole CH2e formed in the sub pixel area SP1 of the pixel area PA20 in the third touch drive area DA3 And the second contact hole CH2f formed in the sub pixel area SP1 of the pixel area PA22 and the sub pixel area SP2 of the pixel area PA23 formed in the fourth touch drive area DA4 The first common electrode 140a4 is connected to the first common electrode 140a4 through the second contact hole CH2g and electrically connected to the first common electrodes 140a3 and 140a4 of the second row separated by the second common electrode 140b1 .

제 1 공통라인(113b2)은 제 3 터치 구동영역(DA3) 내에 있는 픽셀 영역(PA25)의 서브픽셀 영역(SP2)에 형성되는 제 2 콘택홀(CH2h)과 픽셀 영역(PA26)의 서브픽셀 영역(SP2)에 형성되는 제 2 콘택홀(CH2i)을 통해 제 1 공통전극(140a3)과 접속되고, 제 4 터치 구동영역(DA4) 내에 있는 픽셀 영역(PA28)의 서브픽셀 영역(SP3)에 형성된 제 2 콘택홀(CH2j)을 통해 제 1 공통전극(140a4)과 접속되어, 제 2 공통전극(140b1)에 의해 분리되어 있는 제 2 행의 제 1 공통전극들(140a3, 140a4)을 전기적으로 접속시킨다. 제 1 공통라인들(113b1, 113b2)은 터치 구동라인(113b)에 접속되어 터치 구동드라이버(230)로부터 펄스전압(Vtsp)을 공급받는다.The first common line 113b2 is formed between the second contact hole CH2h formed in the sub pixel area SP2 of the pixel area PA25 in the third touch drive area DA3 and the second contact hole CH2b formed in the sub pixel area of the pixel area PA26 Pixel region SP3 of the pixel region PA28 in the fourth touch drive region DA4 through the second contact hole CH2i formed in the second touch region SP2 The first common electrodes 140a3 and 140a4 of the second row which are connected to the first common electrode 140a4 through the second contact hole CH2j and separated by the second common electrode 140b1 are electrically connected . The first common lines 113b1 and 113b2 are connected to the touch driving line 113b and receive the pulse voltage Vtsp from the touch driving driver 230. [

제 2 공통라인(123a1, 123b1)은 도 1a, 도 1b, 도 5a 및 도 5b에 도시된 바와 같이 제 2 방향으로 픽셀 영역(PA3, PA9, PA15, PA21, PA27, PA33; PA6, PA12, PA18, PA24, PA30, PA36)을 가로 질러 연장되도록 게이트 절연막(115)상에 형성되며, 그 상부에 순차적으로 형성되는 제 1 및 제 2 보호막(125, 135)을 관통하는 제 2 콘택홀(CH3a, CH3b, CH3c)을 통해 제 2 보호막(135) 상부에 형성되는 제 2 공통전극(130b1, 130b2)과 연결된다. The second common lines 123a1 and 123b1 are arranged in the second direction in the second direction as shown in FIGS. 1A, 1B, 5A and 5B. The pixel regions PA3, PA9, PA15, PA21, PA27, PA33, PA6, The second contact holes CH3a and CH3b are formed on the gate insulating film 115 so as to extend across the first and second protective films 125 and 135, CH3b, and CH3c, which are formed on the second passivation layer 135. The second common electrodes 130b1 and 130b2 are formed on the second passivation layer 135,

구체적으로, 제 2 공통라인(123b1)은 제 1 터치 센싱영역(SA1) 내에 있는 픽셀 영역(PA3)의 서브픽셀 영역(SP3)에 형성되는 제 3 콘택홀(CH3a)을 통해 제 2 공통전극(140b1)과 접속된다.The second common line 123b1 is electrically connected to the second common electrode CH1 through the third contact hole CH3a formed in the sub pixel region SP3 of the pixel region PA3 within the first touch sensing region SA1. 140b1.

제 2 공통라인(123b2)은 제 2 터치 센싱영역(SA2) 내에 있는 픽셀 영역(PA12)의 서브픽셀 영역(SP3)에 형성되는 제 3 콘택홀(CH3b)과 픽셀 영역(PA24)의 서브픽셀 영역(SP3)에 형성되는 제 3 콘택홀(CH3c)을 통해 제 2 공통전극(140b2)과 접속된다.The second common line 123b2 is connected to the third contact hole CH3b formed in the sub pixel area SP3 of the pixel area PA12 in the second touch sensing area SA2 and the third contact hole CH3b formed in the sub pixel area of the pixel area PA24, And is connected to the second common electrode 140b2 through the third contact hole CH3c formed in the third contact hole SP3.

상술한 바와 같이, 본 발명의 제 1 실시예에서는 1행의 터치 구동영역(DA1, DA2; DA3, DA4)에 대하여 2개의 제 1 공통라인(113a1, 113a2; 113b1, 113b2)이 형성되고, 하나의 제 1 공통라인(113a1, 113a2; 113b1, 113b2)이 각 터치 구동영역(DA1, DA2; DA3, DA4)에서 1개 또는 2개의 제 2 콘택홀(CH2a; CH2b; CH2c; CH2d; CH2e; CH2f, CH2g; CH2h, CH2i; CH2j)을 통하여 제 1 공통전극(140a1, 140a2, 140a3, 140a4)과 접속되는 것으로 설명되었으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제 1 공통전극(140a1, 140a2, 140a3, 140a4)의 저항을 줄이기 위해 각 터치 구동영역에 배치되는 제 1 공통라인(113a1, 113a2, 113b1, 113b2)의 수와 제 2 콘택홀(CH2a, CH2b, CH2c, CH2d, CH2e, CH2f,CH2g, CH2h, CH2i, CH2j)의 수를 적절히 조정할 수 있다. As described above, in the first embodiment of the present invention, two first common lines 113a1 and 113a2 (113b1 and 113b2) are formed for one row of the touch driving areas DA1 and DA2 (DA3 and DA4) The first common lines 113a1 and 113a2 and 113b1 and 113b2 of the second contact holes D1 and D2 are connected to one or two second contact holes CH2a, CH2b, CH2c, CH2d, , CH2g, CH2h, CH2i, and CH2j), the present invention is not limited to the first common electrodes 140a1, 140a2, 140a3, and 140a4. For example, in order to reduce the resistance of the first common electrodes 140a1, 140a2, 140a3, and 140a4, the number of first common lines 113a1, 113a2, 113b1, and 113b2 disposed in each touch driving region, CH2b, CH2c, CH2d, CH2e, CH2f, CH2g, CH2h, CH2i, CH2j).

또한, 본 발명의 제 1 실시예에서는 제 1 방향의 터치 센싱영역(SA1; SA2) 각각에 대하여 하나의 제 2 공통라인(123a1; 123b1)이 형성되고, 하나의 제 2 공통라인(123a1; 123b1)이 각 터치 센싱영역(SA1; SA2)에서 1 또는 2개의 제 3 콘택홀(CH3a; CH3b, CH3c)을 통하여 제 2 공통전극(140b1, 140b2)과 접속되는 것으로 설명되었으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제 2 공통전극(140b1, 140b2)의 저항을 줄이기 위해 각 터치 센싱영역에 배치되는 제 2 공통라인(123a1, 123b1)의 수와 제 3 콘택홀(CH3a, CH3b, CH3c)의 수를 적절히 조정할 수 있다. In the first embodiment of the present invention, one second common line 123a1 (123b1) is formed for each of the touch sensing areas SA1 and SA2 in the first direction, and one second common line 123a1 Are connected to the second common electrodes 140b1 and 140b2 through one or two third contact holes CH3a and CH3b and CH3c in the touch sensing areas SA1 and SA2, It is not. For example, in order to reduce the resistance of the second common electrodes 140b1 and 140b2, the number of the second common lines 123a1 and 123b1 and the number of the third contact holes CH3a, CH3b and CH3c, Can be adjusted.

백라이트 유닛(도시생략)은 박막 트랜지스터 어레이(TFTA)의 아래에 배치된다. 백라이트 유닛은 다수의 광원들을 포함하여 박막 트랜지스터 어레이(TFTA)와 컬러필터 어레이에 균일하게 빛을 조사한다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. 백라이트 유닛의 광원은 HCFL(Hot Cathode Fluorescent Lamp), CCFL(Cold Cathode Fluorescent Lamp), EEFL(External Electrode Fluorescent Lamp), LED(Light Emitting Diode) 중 어느 하나 또는 두 종류 이상의 광원을 포함할 수 있다. A backlight unit (not shown) is disposed under the thin film transistor array TFTA. The backlight unit includes a plurality of light sources to uniformly irradiate the thin film transistor array (TFTA) and the color filter array with light. The backlight unit may be implemented as a direct type backlight unit or an edge type backlight unit. The light source of the backlight unit may include at least one of a hot cathode fluorescent lamp (HCFL), a cold cathode fluorescent lamp (CCFL), an external electro fluorescent lamp (EEFL), and a light emitting diode (LED).

다시 도 1a를 참조하면, 게이트 드라이버(210)는 타이밍 콘트롤러(204)의 제어 하에 디스플레이 모드에서 게이트펄스(또는 스캔펄스)를 순차적으로 출력하고 그 출력의 스윙전압을 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 쉬프트시킨다. 게이트 드라이버(210)로부터 출력되는 게이트펄스는 데이터 드라이버(220)로부터 출력되는 데이터전압에 동기되어 게이트 라인들(110)에 순차적으록 공급된다. 게이트 하이 전압(VGH)은 박막트랜지스터(T)의 문턱 전압 이상의 전압이고, 게이트 로우 전압(VGH)은 박막트랜지스터(T)의 문턱 전압보다 낮은 전압이다. 게이트 드라이버(210)의 게이트 드라이브 IC들은 TAP(Tape Automated Bonding) 공정을 통해 박막 트랜지스터 어레이(TFTA)의 기판(100) 상에 형성된 게이트 라인들(110)에 연결되거나 GIP(Gate In Panel) 공정으로 픽셀과 함께 박막 트랜지스터 어레이(TFTA)의 기판(100) 상에 직접 형성될 수 있다.1A, the gate driver 210 sequentially outputs gate pulses (or scan pulses) in the display mode under the control of the timing controller 204 and sequentially outputs the swing voltage of the output to the gate high voltage VGH and the gate To a low voltage (VGL). The gate pulse output from the gate driver 210 is sequentially supplied to the gate lines 110 in synchronization with the data voltage output from the data driver 220. The gate high voltage VGH is higher than the threshold voltage of the thin film transistor T and the gate low voltage VGH is lower than the threshold voltage of the thin film transistor T. The gate drive ICs of the gate driver 210 are connected to the gate lines 110 formed on the substrate 100 of the thin film transistor array TFTA through a TAP (Tape Automated Bonding) May be formed directly on the substrate 100 of the thin film transistor array (TFTA) together with the pixels.

데이터 드라이버(220)는 타이밍 콘트롤러(204)의 제어 하에 디지털 비디오 데이터(RGB)를 샘플링하고 래치한다. 데이터 드라이버(220)는 디지털 비디오 데이터(RGB)를 정극성/부극성 감마보상전압(GMA1~GMAn)으로 변환하여 데이터전압의 극성을 반전시킨다. 데이터 드라이버(220)로부터 출력되는 정극성/부극성 데이터전압은 게이트 드라이버(210)로부터 출력되는 게이트 펄스에 동기된다. 데이터 드라이버(220)의 소스 드라이브 IC(Integrated Circuit)들 각각은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 표시부의 데이터 라인들(120)에 접속될 수 있다. 소스 드라이브 IC는 타이밍 콘트롤러(204) 내에 집적되어 타이밍 콘트롤러(204)와 함께 원칩 IC로 구현될 수도 있다.The data driver 220 samples and latches the digital video data RGB under the control of the timing controller 204. The data driver 220 converts the digital video data RGB to positive / negative gamma compensation voltages GMA1 to GMAn to invert the polarity of the data voltage. The positive / negative polarity data voltage output from the data driver 220 is synchronized with the gate pulse output from the gate driver 210. Each of the source drive ICs (Integrated Circuits) of the data driver 220 may be connected to the data lines 120 of the display unit by a COG (Chip On Glass) process or a TAB (Tape Automated Bonding) process. The source drive IC may be integrated in the timing controller 204 and implemented as a one-chip IC together with the timing controller 204.

타이밍 콘트롤러(204)는 외부의 호스트 콘트롤러(200)로부터 공급되며 표시장치의 구동을 위해 필요한 타이밍 신호들을 이용하여 게이트 드라이버(210) 및 데이터 드라이버(220)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 게이트 드라이버(210) 및 데이터 드라이버(220)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들은 게이트 드라이버(210)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호와, 데이터 드라이버(220)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다. The timing controller 204 receives timing control signals for controlling the operation timings of the gate driver 210 and the data driver 220 using timing signals supplied from an external host controller 200 and necessary for driving the display device Occurs. The timing control signals for controlling the operation timings of the gate driver 210 and the data driver 220 are the gate timing control signals for controlling the operation timings of the gate driver 210 and the operation timings of the data driver 220 and the data And a data timing control signal for controlling the polarity of the voltage.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 게이트 드라이버(210)로부터 매 프레임기간마다 가장 먼저 게이트펄스를 출력하는 첫 번째 게이트 드라이브 IC에 인가되어 그 게이트 드라이브 IC의 쉬프트 시작 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이버(210)의 게이트 드라이브 IC들에 공통으로 입력되어 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이버(210)의 게이트 드라이브 IC들의 출력 타이밍을 제어한다.The gate timing control signal includes a gate start pulse (GSP), a gate shift clock (GSC), a gate output enable signal (GOE), and the like. The gate start pulse GSP is applied from the gate driver 210 to the first gate drive IC which outputs the first gate pulse every frame period to control the shift start timing of the gate drive IC. The gate shift clock GSC is a clock signal commonly inputted to the gate drive ICs of the gate driver 210 to shift the gate start pulse GSP. The gate output enable signal GOE controls the output timing of the gate drive ICs of the gate driver 210. [

데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 드라이버(220)에서 가장 먼저 데이터를 샘플링하는 첫 번째 소스 드라이브 IC에 인가되어 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호(POL)는 소스 드라이브 IC들로부터 출력되는 데이터전압의 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 소스 드라이브 IC들의 출력 타이밍을 제어한다. mini LVDS(Low Voltage Differential Signaling) 인터페이스를 통해 데이터 드라이버(220)에 디지털 비디오 데이터(RGB)가 입력된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.The data timing control signal includes a source start pulse (SSP), a source sampling clock (SSC), a polarity control signal (POL), and a source output enable signal (SOE) . The source start pulse SSP is applied to the first source drive IC which samples the data first in the data driver 220 to control the data sampling start timing. The source sampling clock SSC is a clock signal that controls the sampling timing of data in the source drive ICs based on the rising or falling edge. The polarity control signal POL controls the polarity of the data voltage output from the source drive ICs. The source output enable signal SOE controls the output timing of the source drive ICs. the source start pulse SSP and the source sampling clock SSC may be omitted if digital video data RGB is input to the data driver 220 through the mini LVDS interface.

전원부(202)는 PWM(Pulse Width Modulation) 변조회로, 부스트 컨버터(boost converter), 레귤레이터(regulater), 차지펌프(charge pump), 분압회로, 연산 증폭기(Operation Amplifier) 등을 포함한 DC-DC 컨버터(DC-DC Convertor)로 구현된다. 전원부(202)는 호스트 콘트롤러(200)로부터의 입력전압을 조정하여 표시부(DP), 게이트 드라이버(210), 데이터 드라이버(220), 타이밍 콘트롤러(204), 백라이트 유닛(도시생략)의 구동에 필요한 전원을 발생하다. 전원부(202)로부터 출력되는 전원들은 고전위 전원전압(VDD), 게이트 하이전압(VGH), 게이트 로우전압(VGL), 공통전압(Vcom), 정극성/부극성 감마기준전압들(VGMA1∼VGMAn), 펄스전압(Vtsp) 등을 포함한다. 여기에서 공통전압(Vcom)은 제 1 공통전극(140a1, 140a2, 140a3, 140a4)과 제 2 공통전극(140b1, 140b2)에 공급되어 픽셀 전극(130)과의 사이에 프린지 필드 전계를 형성한다. 또한, 제 1 공통전극(140a1, 140a2, 140a3, 140a4)에는 공통전압(Vcom)이 공급되지 않는 기간에 펄스전압(Vtsp)이 공급되어 터치 인식을 위한 터치 구동전극으로서의 기능을 한다. 이러한 공통전압(Vocm)과 펄스전압(Vtsp)의 공급 타이밍은 호스트 콘트롤러(200)에 의해 제어되거나 타이밍 콘트롤러(204)에 의해 제어되도록 구성할 수 있다. The power supply unit 202 includes a DC-DC converter (not shown) including a PWM (Pulse Width Modulation) modulation circuit, a boost converter, a regulator, a charge pump, a voltage divider circuit, and an operational amplifier DC-DC Converter). The power supply unit 202 adjusts an input voltage from the host controller 200 to control the display unit DP, the gate driver 210, the data driver 220, the timing controller 204, and the backlight unit (not shown) Generate power. The power sources output from the power supply unit 202 are connected to the high voltage source VDD, the gate high voltage VGH, the gate low voltage VGL, the common voltage Vcom, the positive / negative polarity gamma reference voltages VGMA1 to VGMAn ), A pulse voltage (Vtsp), and the like. The common voltage Vcom is supplied to the first common electrodes 140a1, 140a2, 140a3 and 140a4 and the second common electrodes 140b1 and 140b2 to form a fringe field electric field with the pixel electrodes 130. [ The pulse voltage Vtsp is supplied to the first common electrodes 140a1, 140a2, 140a3, and 140a4 during a period in which the common voltage Vcom is not supplied, and functions as a touch driving electrode for touch recognition. The supply timings of the common voltage Vocm and the pulse voltage Vtsp may be controlled by the host controller 200 or controlled by the timing controller 204. [

호스트 콘트롤러(200)는 입력 영상의 디지털 비디오 데이터(RGB)와, 디스플레이 구동에 필요한 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 LVDS 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 타이밍 콘트롤러(204)에 전송한다. The host controller 200 transmits the digital video data RGB of the input image and the timing signals Vsync, Hsync, DE and MCLK necessary for the display driving to the LVDS interface and the Transition Minimized Differential Signaling To the timing controller 204.

터치 구동드라이버(230)는 전원부(202)에서 발생된 펄스전압(Vtsp)을 터치 구동라인들(113a, 113b)과 제 1 공통라인들(113a1, 113a2, 113b1, 113b2)을 통해 제 1 공통전극(140a1, 140a2, 140a3, 140a4)에 공급한다. 제 1 공통전극(140a1, 140a2, 140a3, 140a4)에 공급되는 펄스전압(Vtsp)은 행 단위로 순차적으로 공급된다. 즉, 펄스전압(Vtsp)은 터치 구동라인(113a)과 제 1 공통라인들(113a1, 113a2) 및 제 2 콘택홀들(CH2a, CH2b, CH2c, CH2d)을 통해 첫번째 행에 배치된 제 1 공통전극들(140a1, 140a2)에 공급되고, 이어서, 터치 구동라인(113b)과 제 1 공통라인들(113b1, 113b2) 및 제 2 콘택홀들(CH2e, CH2f, CH2g, CH2h, CH2i, CH2j)을 통해 두번째 행에 배치된 제 1 공통전극들(140a3, 140a4)에 공급된다. The touch driving driver 230 supplies the pulse voltage Vtsp generated by the power supply unit 202 to the first common electrode 121 through the touch driving lines 113a and 113b and the first common lines 113a1, 113a2, 113b1, and 113b2, (140a1, 140a2, 140a3, 140a4). The pulse voltages Vtsp supplied to the first common electrodes 140a1, 140a2, 140a3, and 140a4 are sequentially supplied in units of rows. That is, the pulse voltage Vtsp is applied to the first common line 101a disposed on the first row through the touch driving line 113a and the first common lines 113a1 and 113a2 and the second contact holes CH2a, CH2b, CH2c, The first common lines 113b1 and 113b2 and the second contact holes CH2e, CH2f, CH2g, CH2h, CH2i, and CH2j are supplied to the electrodes 140a1 and 140a2, To the first common electrodes 140a3 and 140a4 arranged in the second row.

터치 구동드라이버(230)는 현재 펄스전압(Vtsp)이 인가되는 행의 제 1 공통전극 이외의 다른 행에 배치된 제 1 공통전극에는 펄스전압이 인가되지 않는다. 예를 들어, 제 1 행에 배치된 제 1 공통전극들(140a1, 140a2)에 펄스전압이 인가된다면, 제 2 행에 배치된 제 1 공통전극들(140a3, 140a4)에는 펄스전압이 인가되지 않으며, 펄스전압이 인가되지 않은 상태에서는 터치 구동드라이버(230)와 제 1 공통전극(140a3, 140a4) 사이의 전류경로(current path)는 개방된다. 반면, 제 2 행에 배치된 제 1 공통전극들(140a3, 140a4)에 펄스전압이 인가된다면, 제 1 행에 배치된 제 1 공통전극들(140a1, 140a2)에는 펄스전압이 인가되지 않으며, 펄스전압이 인가되지 않은 상태에서는 터치 구동드라이버(230)와 제 1 공통전극(140a1, 140a2) 사이의 전류경로는 개방된다. The touch drive driver 230 does not apply a pulse voltage to the first common electrode arranged in a row other than the first common electrode in the row to which the current pulse voltage Vtsp is applied. For example, if a pulse voltage is applied to the first common electrodes 140a1 and 140a2 arranged in the first row, no pulse voltage is applied to the first common electrodes 140a3 and 140a4 arranged in the second row The current path between the touch driving driver 230 and the first common electrodes 140a3 and 140a4 is opened when the pulse voltage is not applied. On the other hand, if a pulse voltage is applied to the first common electrodes 140a3 and 140a4 arranged in the second row, no pulse voltage is applied to the first common electrodes 140a1 and 140a2 arranged in the first row, The current path between the touch driving driver 230 and the first common electrodes 140a1 and 140a2 is opened.

터치 센싱드라이버(240)는 터치 센싱라인들(123a, 123b)과 제 2 공통라인들(123a1, 123b1)을 통해 제 2 공통전극(140b1, 140b2)에 연결되며, 터치가 있었을 경우 제 1 공통전극(140a1, 140a2, 140a3, 140a4)과 제 2 공통전극(140b1, 140b2) 사이에 발생하는 정전용량의 변화를 감지하여 터치가 이루어진 위치의 x좌표 및 y좌표를 결정한다. The touch sensing driver 240 is connected to the second common electrodes 140b1 and 140b2 through the touch sensing lines 123a and 123b and the second common lines 123a1 and 123b1, The x coordinate and the y coordinate of the touched position are determined by detecting a change in the electrostatic capacitance generated between the second common electrodes 140a1, 140a2, 140a3, and 140a4 and the second common electrodes 140b1 and 140b2.

이하, 도 6a 내지 도 12b를 참조하여 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치의 제조방법에 대해 설명하기로 한다. 이하에서는 설명의 편의를 위해 하나의 서브픽셀 영역에 대해서만 설명하기로 한다. 또한, 하나의 서브픽셀 영역은 상하 한쌍의 게이트 라인과 좌우 한쌍의 데이터 라인들에 형성되지만 설명을 간략화하기 위해 이하의 제조방법의 설명에서는 하나의 게이트 라인과 하나의 데이터 라인만을 도시하였다. 참고로 도 6a 내지 도 12b에서 A는 도 1a의 A부분에 대응하는 서브픽셀을, B는 도 1a의 B부분에 대응하는 서브픽셀을 도시한 도면이다. Hereinafter, a method of manufacturing the touch screen integrated type display device according to the first embodiment of the present invention will be described with reference to FIGS. 6A to 12B. Hereinafter, for convenience of description, only one sub-pixel region will be described. One subpixel region is formed in the upper and lower pairs of gate lines and the pair of left and right data lines. However, in order to simplify the description, only one gate line and one data line are shown in the following description of the manufacturing method. 6A to 12B, A is a subpixel corresponding to A portion in FIG. 1A, and B is a subpixel corresponding to B portion in FIG. 1A.

도 6a 및 도 6b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 1 마스크 공정을 도시한 평면도 및 단면도이다. 6A and 6B are a plan view and a cross-sectional view illustrating a first mask process for manufacturing a touch screen integrated display device according to the first embodiment of the present invention.

도 6a 및 도 6b를 참조하면, 기판(100)상에 스퍼터링 등의 증착 공정을 통해 제 1 도전층으로서의 게이트 금속층을 전면 증착한 다음 제 1 마스크 공정을 이용하여 기판(100) 상에 게이트 라인(110) 및 게이트 라인(110)으로부터 연장되는 게이트 전극(G)과, 게이트 라인(110)과 이격되어 평행하게 배치되는 제 1 공통라인(113a1)을 포함하는 제 1 도전성 패턴군이 형성된다. 6A and 6B, a gate metal layer as a first conductive layer is deposited on a substrate 100 through a deposition process such as sputtering, and then a gate line (not shown) is formed on the substrate 100 using a first mask process A first conductive pattern group including a gate electrode G extending from the gate line 110 and the gate line 110 and a first common line 113a1 spaced apart from the gate line 110 and disposed in parallel are formed.

보다 구체적으로 설명하면, 기판(100)상에 포토레지스트(photo resist)를 전면 도포한 후 제 1 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 게이트 금속층을 노출시키는 제 1 포토레지스트 패턴(도시생략)을 형성한다. 그리고 제 1 포토레지스트 패턴에 의해 노출된 게이트 금속층을 습식 에칭(wet etching)을 통해 제거한 후 잔류하는 제 1 포토레지스트 패턴을 애싱함으로써, 기판(100)상에 게이트 라인(110), 상기 게이트 라인(110)과 일체로 형성된 게이트 전극(G) 및 게이트 라인(110)과 이격되어 평행하게 배치되는 제 1 공통라인(113a1)을 형성한다. 게이트 금속층은 알루미늄(Al)계 금속, 구리(Cu), 크롬(Cr), 몰리브덴 등의 재료로 부터 선택된다. More specifically, the first photoresist pattern (not shown) for exposing the gate metal layer is formed by performing a photolithography process using a first mask after the photoresist is entirely coated on the substrate 100 . Then, the gate metal layer exposed by the first photoresist pattern is removed by wet etching, and the remaining first photoresist pattern is ashed to form a gate line 110, a gate line A gate electrode G formed integrally with the gate line 110 and a first common line 113a1 spaced apart from the gate line 110 are formed. The gate metal layer is selected from materials such as aluminum (Al) based metals, copper (Cu), chromium (Cr), molybdenum, and the like.

도 7a 및 도 7b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 2 마스크 공정을 도시한 평면도 및 단면도이다. 7A and 7B are a plan view and a cross-sectional view illustrating a second mask process for manufacturing a touch screen integrated display device according to the first embodiment of the present invention.

도 7a 및 도 7b를 참조하면, 게이트 전극(G)을 구비하는 게이트 라인(110) 및 제 1 공통라인(113a1)이 형성된 기판(100)상에 게이트 절연막(115)을 형성한 후, 게이트 절연막(115) 상에 반도체층을 형성한다. 이후, 반도체층 상에 포토레지스트를 전면 도포한 후 제 2 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 반도체층 중에서 채널영역에 대응되는 영역을 제외한 나머지 영역을 노출시키는 제 2 포토레지스트 패턴(도시생략)을 형성한다. 이어서 제 2 포토레지스트 패턴에 의해 노출된 반도체층을 에칭한 후 잔류하는 제 2 포토레지트 패턴을 제거함으로써 반도체 패턴(117)을 형성한다. 7A and 7B, after the gate insulating film 115 is formed on the substrate 100 having the gate line 110 and the first common line 113a1 provided with the gate electrode G, A semiconductor layer is formed on the semiconductor layer 115. Thereafter, a photoresist is coated on the semiconductor layer, and then a photolithography process using a second mask is performed. Thus, a second photoresist pattern (not shown) exposing the remaining region except the region corresponding to the channel region in the semiconductor layer, . Subsequently, the semiconductor layer exposed by the second photoresist pattern is etched, and then the remaining second photoresist pattern is removed, thereby forming the semiconductor pattern 117.

도 8a 및 도 8b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 3 마스크 공정을 도시한 평면도 및 단면도이다. 8A and 8B are a plan view and a cross-sectional view illustrating a third mask process for manufacturing the touch screen integrated display device according to the first embodiment of the present invention.

도 8a 및 도 8b를 참조하면, 반도체 패턴(117)이 형성된 게이트 절연막(115) 상에 제 2 도전층으로서의 데이터 금속층을 증착시키고, 데이터 금속층 상에 포토레지스트를 전면 도포한 후 제 3 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 데이터 라인과 소스전극, 드레인 전극 및 제 1 공통라인이 형성될 영역을 제외한 데이터 금속층을 노출시키는 제 3 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 3 포토레지스트 패턴에 의해 노출된 데이터 금속층을 에칭하여 제거하고 데이터 금속층 상에 잔류하는 제 3 포토레지스트 패턴을 제거함으로써, 게이트 절연막(115)을 사이에 두고 게이트 라인(110)과 교차되는 데이터 라인(120), 데이터 라인(120)으로부터 연장된 소스 전극(S), 소스 전극(S)과 대향하는 드레인 전극(D)을 포함하는 트랜지스터(T), 및 데이터 라인(120)과 이격되어 데이터 라인(120)과 평행하게 형성되는 제 2 공통라인(123a1)을 형성한다.8A and 8B, a data metal layer as a second conductive layer is deposited on a gate insulating film 115 on which a semiconductor pattern 117 is formed, a photoresist is coated on the data metal layer, and then a third mask A photolithography process is performed to form a third photoresist pattern (not shown) exposing the data metal layer except the data line, the source electrode, the drain electrode, and the region where the first common line is to be formed. Then, the data metal layer exposed by the third photoresist pattern is etched and removed, and the third photoresist pattern remaining on the data metal layer is removed, thereby forming a gate electrode 110 which intersects the gate line 110 with the gate insulating film 115 therebetween A transistor T including a data line 120, a source electrode S extending from the data line 120, a drain electrode D opposed to the source electrode S, and a data line 120, And a second common line 123a1 formed in parallel with the data line 120 is formed.

도 9a 및 도 9b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 4 마스크 공정을 도시한 평면도 및 단면도이다. 9A and 9B are a plan view and a cross-sectional view illustrating a fourth mask process for manufacturing the touch screen integrated display device according to the first embodiment of the present invention.

도 9a 및 도 9b를 참조하면, 데이터 라인(120)과 트랜지스터(T) 및 제 2 공통라인(123a1)이 형성된 게이트 절연막(115)의 전면 상에 제 1 보호막(125)을 형성하고, 제 1 보호막(125)상에 포토레지스트를 전면 도포한 후 제 4 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 드레인 전극(D)의 일부를 노출시키기 위한 제 4 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 4 포토레지스트 패턴에 의해 노출된 제 1 보호막(125)의 일부를 에칭한 후 잔류하는 제 4 포토레지스트 패턴을 제거함으로써 드레인 전극(D)의 일부를 노출시키는 제 1 콘택홀(CH1)을 제 1 보호막(125)에 형성한다. 여기에서, 제 1 보호막(125)은 게이트 라인(110)/데이터 라인(120)과 후술할 제 1 및 제 2 공통 전극 사이의 기생 정전용량을 줄이기 위해 사용되며, 포토아크릴(PAC)등의 유기계 저유전 물질을 이용하여 형성한다. 9A and 9B, a first protective film 125 is formed on a front surface of a gate insulating film 115 on which a data line 120, a transistor T and a second common line 123a1 are formed, A photoresist is coated on the entire surface of the protective film 125 and then a photolithography process using a fourth mask is performed to form a fourth photoresist pattern (not shown) for exposing a part of the drain electrode D. The first contact hole CH1 exposes a part of the drain electrode D by removing the remaining fourth photoresist pattern after etching a part of the first protective film 125 exposed by the fourth photoresist pattern, Is formed on the first protective film 125. The first protective film 125 is used to reduce the parasitic capacitance between the gate line 110 and the data line 120 and the first and second common electrodes to be described later. And is formed using a low dielectric material.

도 10a 및 도 10b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 5 마스크 공정을 도시한 평면도 및 단면도이다. 10A and 10B are a plan view and a cross-sectional view illustrating a fifth mask process for manufacturing the touch screen integrated display device according to the first embodiment of the present invention.

도 10a 및 도 10b를 참고하면, 제 1 콘택홀(CH1)이 형성된 제 1 보호막(125) 상에 PECVD 등의 증착 공정을 통해 제 3 도전층으로서의 제 1 투명 도전층을 전면 증착시킨다. 이후, 제 1 투명 도전층에 포토레지스트를 전면 형성한 후 제 5 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 픽셀전극(130)이 형성될 영역을 제외한 나머지 영역을 노출시키는 제 5 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 5 포토레지스트 패턴에 의해 노출된 투명 도전층을 에칭한 후 잔류하는 제 5 포토레지스트 패턴을 제거함으로써 도 2에 도시된 바와 같은 픽셀 전극(130)의 서브픽셀 전극(130c)을 형성한다. 서브픽셀 전극(130c)은 ITO 등의 투명 도전성 물질로 형성된다. Referring to FIGS. 10A and 10B, a first transparent conductive layer as a third conductive layer is deposited over the first protective film 125 on which the first contact hole CH1 is formed through a deposition process such as PECVD. Thereafter, a photoresist is formed on the entire surface of the first transparent conductive layer, and then a photolithography process using a fifth mask is performed. Thus, a fifth photoresist pattern (not shown) exposing the remaining region except the region where the pixel electrode 130 is to be formed Is omitted. Then, the transparent conductive layer exposed by the fifth photoresist pattern is etched and then the remaining fifth photoresist pattern is removed to form the sub-pixel electrode 130c of the pixel electrode 130 as shown in FIG. 2 . The sub pixel electrode 130c is formed of a transparent conductive material such as ITO.

도 11a 및 도 11b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 6 마스크 공정을 도시한 평면도 및 단면도이다. 11A and 11B are a plan view and a cross-sectional view illustrating a sixth mask process for manufacturing a touch screen integrated display device according to the first embodiment of the present invention.

도 11a 및 도 11b를 참고하면, 서브픽셀 전극(130c)이 형성된 제 1 보호막(125)의 전면 상에 제 2 보호막(135)을 형성하고, 제 2 보호막(135)상에 포토레지스트를 전면 도포한 후 제 6 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 제 1 공통라인(113a1)의 일부와 제 2 공통라인(123a1)의 일부를 노출시킬 제 6 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 6 포토레지스트 패턴에 의해 노출된 제 2 보호막(135) 및 제 1 보호막(125)의 일부를 순차적으로 에칭한 후 잔류하는 제 6 포토레지스트 패턴을 제거함으로써 제 1 공통라인(113a1)의 일부와 제 2 공통라인(123a1)의 일부를 노출시키는 제 2 콘택홀(CH2a) 및 제 3 콘택홀(CH3a)을 제 1 및 제 2 보호막(125, 135)에 형성한다.11A and 11B, the second passivation layer 135 is formed on the entire surface of the first passivation layer 125 on which the sub pixel electrode 130c is formed, and the photoresist is coated on the second passivation layer 135 A sixth photoresist pattern (not shown) for exposing a part of the first common line 113a1 and a part of the second common line 123a1 is formed by performing a photolithography process using the sixth mask. A part of the second protective film 135 and the first protective film 125 exposed by the sixth photoresist pattern are sequentially etched and then the remaining sixth photoresist pattern is removed to expose the first common line 113a1 A second contact hole CH2a and a third contact hole CH3a are formed in the first and second protective films 125 and 135 to expose a part of the second common line 123a1 and a part of the second common line 123a1.

도 12a 및 도 12b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 7 마스크 공정을 도시한 평면도 및 단면도이다. 12A and 12B are a plan view and a cross-sectional view illustrating a seventh mask process for manufacturing a touch screen integrated display device according to the first embodiment of the present invention.

도 12a 및 도 12b를 참고하면, 제 2 및 제 3 콘택홀(CH2a, CH3a)이 형성된 제 2 보호막(135) 상에 PECVD 등의 증착 공정을 통해 제 4 도전층으로서의 제 2 투명 도전층을 전면 증착시킨다. 이후, 제 2 투명 도전층에 포토레지스트를 전면 형성한 후 제 7 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 제 1 및 제 2 공통전극(140a, 140b1)이 형성될 영역을 제외한 나머지 영역을 노출시키는 제 7 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 7 포토레지스트 패턴에 의해 노출된 제 2 투명 도전층을 에칭한 후 잔류하는 제 7 포토레지스트 패턴을 제거함으로써 도 3a 및 도 3b에 도시된 바와 같은 복수의 슬릿들(143a)을 구비하는 제 1 공통전극(140a)과 복수의 슬릿들(143b)을 구비하는 제 2 공통전극(140b)을 형성한다. 제 1 공통전극(140a)과 제 2 공통전극(140b)에 대해서는 이미 상세히 설명하였으므로 여기에서는 그에 대한 상세한 설명은 생략한다. 12A and 12B, a second transparent conductive layer as a fourth conductive layer is formed on the second protective film 135 formed with the second and third contact holes CH2a and CH3a through a deposition process such as PECVD, Lt; / RTI > Thereafter, a photoresist is formed on the entire surface of the second transparent conductive layer, and then a photolithography process using a seventh mask is performed to expose the remaining region except the region where the first and second common electrodes 140a and 140b1 are to be formed A seventh photoresist pattern (not shown) is formed. Then, the second transparent conductive layer exposed by the seventh photoresist pattern is etched and then the remaining seventh photoresist pattern is removed to form a plurality of slits 143a as shown in FIGS. 3A and 3B A second common electrode 140b having a first common electrode 140a and a plurality of slits 143b is formed. Since the first common electrode 140a and the second common electrode 140b have already been described in detail, a detailed description thereof will be omitted here.

다음으로, 도 13a 내지 도 14b를 참조하여 본 발명의 제 2 실시예에 따르는 터치 스크린일체형 표시장치에 대해 보다 구체적으로 설명하기로 한다. 도 14a는 본 발명의 제 2 실시예의 터치 스크린 일체형 표시장치로서, 도 1a에 도시된 B부분을 확대 도시한 평면도, 도 14b는 도 14a에 도시된 VI-VI'선을 따라 취한 단면도이다.Next, the touch screen integrated display device according to the second embodiment of the present invention will be described in more detail with reference to FIGS. 13A to 14B. FIG. 14A is a plan view showing an enlarged view of a portion B shown in FIG. 1A, and FIG. 14B is a cross-sectional view taken along a line VI-VI 'shown in FIG. 14A, according to a second embodiment of the touch screen integrated display device of the present invention.

본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치는 도 13a 내지 도 14b에 도시된 바와 같이 픽셀전극을 구성하는 각 서브픽셀 전극(130c')이 게이트 절연막(115) 상에 형성되고, 서브픽셀 전극(130c')이 콘택홀을 통하지 않고 드레인 전극(D)의 일단부 상에 직접 형성되며, 제 1 및 제 2 공통전극(140a1', 140b1')이 제 1 보호막(125') 상에 형성되며, 제 2 보호막이 필요없다는 점을 제외하면 제 1 실시예의 터치 스크린 일체형 표시장치와 동일한 구성을 갖는다. 따라서, 제 1 실시예와 동일한 구성요소에 대해서는 동일한 참조번호를 부여하며 그에 대한 상세한 설명은 생략한다.In the touch screen integrated type display device according to the second embodiment of the present invention, as shown in FIGS. 13A to 14B, each sub pixel electrode 130c 'constituting a pixel electrode is formed on the gate insulating film 115, The pixel electrode 130c 'is formed directly on one end of the drain electrode D without passing through the contact hole and the first and second common electrodes 140a1' and 140b1 'are formed on the first protective film 125' And has the same configuration as the touch screen integrated display device of the first embodiment except that the second protective film is not required. Therefore, the same constituent elements as those of the first embodiment are denoted by the same reference numerals, and a detailed description thereof will be omitted.

이하, 도 15a 내지 도 20b를 참조하여 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치의 제조방법에 대해 설명하기로 한다. 제 1 실시예와 마찬가지로 설명의 편의를 위해 하나의 서브픽셀 영역에 대해서만 설명하기로 한다. 또한, 하나의 서브픽셀 영역은 상하 한쌍의 게이트 라인과 좌우 한쌍의 데이터 라인들에 형성되지만 설명을 간략화하기 위해 이하의 제조방법의 설명에서는 하나의 게이트 라인과 하나의 데이터 라인만을 도시하였다. 참고로 도 15a 내지 도 20b에서 A는 도 1a의 A부분에 대응하는 서브픽셀을, B는 도 1a의 B부분에 대응하는 서브픽셀을 각각 도시한 도면이다. Hereinafter, a method of manufacturing the touch screen integrated type display device according to the second embodiment of the present invention will be described with reference to FIGS. 15A to 20B. For convenience of description, only one sub-pixel region will be described as in the first embodiment. One subpixel region is formed in the upper and lower pairs of gate lines and the pair of left and right data lines. However, in order to simplify the description, only one gate line and one data line are shown in the following description of the manufacturing method. 15A to 20B, A is a subpixel corresponding to part A in FIG. 1A, and B is a subpixel corresponding to part B in FIG. 1A, respectively.

도 15a 및 도 15b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 1 마스크 공정을 도시한 평면도 및 단면도이다. 15A and 15B are a plan view and a cross-sectional view illustrating a first mask process for manufacturing a touch screen integrated display device according to a second embodiment of the present invention.

도 15a 및 도 15b를 참조하면, 기판(100)상에 스퍼터링 등의 증착 공정을 통해 제 1 도전층으로서의 게이트 금속층을 전면 증착한 다음 제 1 마스크 공정을 이용하여 기판(100) 상에 게이트 라인(110) 및 게이트 라인(110)으로부터 연장되는 게이트 전극(G)과, 게이트 라인(110)과 이격되어 평행하게 배치되는 제 1 공통라인(113a1)을 포함하는 제 1 도전성 패턴군이 형성된다. 제 2 실시예의 제 1 마스크 공정은 제 1 실시예의 제 1 마스크 공정과 동일하므로 더 이상의 설명은 생략한다. 15A and 15B, a gate metal layer as a first conductive layer is deposited on a substrate 100 through a deposition process such as sputtering, and then a gate line (not shown) is formed on the substrate 100 using a first mask process A first conductive pattern group including a gate electrode G extending from the gate line 110 and the gate line 110 and a first common line 113a1 spaced apart from the gate line 110 and disposed in parallel are formed. Since the first mask process of the second embodiment is the same as the first mask process of the first embodiment, further explanation is omitted.

도 16a 및 도 16b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 2 마스크 공정을 도시한 평면도 및 단면도이다. 16A and 16B are a plan view and a cross-sectional view illustrating a second mask process for manufacturing a touch screen integrated display device according to a second embodiment of the present invention.

도 16a 및 도 16b를 참조하면, 게이트 전극(G)을 구비하는 게이트 라인(110) 및 제 1 공통라인(113a1)이 형성된 기판(100)상에 게이트 절연막(115)을 형성한 후, 게이트 절연막(115) 상에 반도체층을 형성한 후 제 1 실시예의 제 2 마스크 공정을 이용하여 반도체 패턴(117)을 형성한다. 16A and 16B, after a gate insulating film 115 is formed on a substrate 100 having a gate line 110 and a first common line 113a1 provided with a gate electrode G, After the semiconductor layer is formed on the semiconductor substrate 115, the semiconductor pattern 117 is formed using the second mask process of the first embodiment.

도 17a 및 도 17b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 3 마스크 공정을 도시한 평면도 및 단면도이다. 17A and 17B are a plan view and a cross-sectional view illustrating a third mask process for manufacturing a touch screen integrated display device according to a second embodiment of the present invention.

도 17a 및 도 17b를 참조하면, 반도체 패턴(117)이 형성된 게이트 절연막(115) 상에 제 2 도전층으로서의 데이터 금속층을 증착시키고, 데이터 금속층 상에 포토레지스트를 전면 도포한 후 제 3 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 데이터 라인과 소스전극, 드레인 전극 및 제 1 공통라인이 형성될 영역을 제외한 데이터 금속층을 노출시키는 제 3 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 3 포토레지스트 패턴에 의해 노출된 데이터 금속층을 에칭하여 제거하고 데이터 금속층 상에 잔류하는 제 3 포토레지스트 패턴을 제거함으로써, 게이트 절연막(115)을 사이에 두고 게이트 라인(110)과 교차되는 데이터 라인(120), 데이터 라인(120)으로부터 연장된 소스 전극(S), 소스 전극(S)과 대향하는 드레인 전극(D)을 포함하는 트랜지스터(T), 및 데이터 라인(120)과 이격되어 데이터 라인(120)과 평행하게 형성되는 제 2 공통라인(123a1)을 포함하는 제 2 도전성 패턴군을 형성한다. 17A and 17B, a data metal layer as a second conductive layer is deposited on a gate insulating film 115 on which a semiconductor pattern 117 is formed, a photoresist is entirely coated on the data metal layer, A photolithography process is performed to form a third photoresist pattern (not shown) exposing the data metal layer except the data line, the source electrode, the drain electrode, and the region where the first common line is to be formed. Then, the data metal layer exposed by the third photoresist pattern is etched and removed, and the third photoresist pattern remaining on the data metal layer is removed, thereby forming a gate electrode 110 which intersects the gate line 110 with the gate insulating film 115 therebetween A transistor T including a data line 120, a source electrode S extending from the data line 120, a drain electrode D opposed to the source electrode S, and a data line 120, And a second common line 123a1 formed in parallel with the data line 120 is formed.

도 18a 및 도 18b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 4 마스크 공정을 도시한 평면도 및 단면도이다. 18A and 18B are a plan view and a cross-sectional view illustrating a fourth mask process for manufacturing the touch screen integrated display device according to the second embodiment of the present invention.

도 18a 및 도 18b를 참조하면, 반도체 패턴(117)이 형성된 게이트 절연막(115) 상에 제 3 도전층으로서의 제 1 투명 도전층을 전면 증착시킨다. 이후, 제 1 투명 도전층에 포토레지스트를 전면 형성한 후 제 3 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 서브픽셀 전극이 형성될 영역을 제외한 나머지 영역을 노출시키는 제 3 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 3 포토레지스트 패턴에 의해 노출된 투명 도전층을 에칭한 후 잔류하는 제 3 포토레지스트 패턴을 제거함으로써 도 2에 도시된 바와 같은 형상을 갖는 픽셀 전극(130')의 서브픽셀 전극(130c')을 형성한다. 서브픽셀 전극(130c')은 제 1 실시예와 마찬가지로 ITO 등의 투명 도전성 물질로 형성된다. 18A and 18B, a first transparent conductive layer as a third conductive layer is entirely deposited on the gate insulating film 115 on which the semiconductor pattern 117 is formed. Thereafter, a photoresist is formed on the first transparent conductive layer, and then a photolithography process using a third mask is performed. Thus, a third photoresist pattern (not shown) exposing the remaining region except the region where the sub- . After the transparent conductive layer exposed by the third photoresist pattern is etched and the remaining third photoresist pattern is removed, the sub pixel electrode 130c of the pixel electrode 130 'having the shape as shown in FIG. 2 '). The sub pixel electrode 130c 'is formed of a transparent conductive material such as ITO, as in the first embodiment.

본 발명의 제 2 실시예에 따르는 제 4 마스크 공정에 의하면 서브픽셀 전극(130c')의 일단부가 드레인 전극(D)의 일단부 상에 직접 형성되므로 제 1 실시예의 제조공정에 비해 보호막을 형성하고 콘택홀을 형성하는 단계를 생략할 수 있게 된다. 따라서, 하나의 마스크 공정을 절감할 수 있게 된다. According to the fourth mask process according to the second embodiment of the present invention, since one end of the sub pixel electrode 130c 'is directly formed on one end of the drain electrode D, a protective film is formed as compared with the manufacturing process of the first embodiment The step of forming the contact hole can be omitted. Thus, one mask process can be saved.

또한, 본 발명의 실시예에서는 제 2 도전성 패턴군을 먼저 형성한 후 픽셀전극을 형성하는 공정에 대해 설명하였으나, 픽셀 전극을 먼저 형성한 후 제 2 도전성 패턴군을 나중에 형성하는 것도 가능하다. Also, in the embodiment of the present invention, the process of forming the pixel electrode by first forming the second conductive pattern group has been described, but it is also possible to form the pixel electrode first and then the second conductive pattern group later.

도 19a 및 도 19b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 5 마스크 공정을 도시한 평면도 및 단면도이다. 19A and 19B are a plan view and a cross-sectional view illustrating a fifth mask process for manufacturing a touch screen integrated display device according to a second embodiment of the present invention.

도 19a 및 도 19b를 참고하면, 소스 전극(S) 및 드레인 전극(D)과 서브픽셀 전극(130c')이 형성된 게이트 절연막(115)의 전면 상에 제 1 보호막(125')을 형성하고, 제 1 보호막(125')상에 포토레지스트를 전면 도포한 후 제 5 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 제 1 공통라인(113a1)의 일부와 제 2 공통라인(123a1)의 일부를 노출시킬 제 5 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 5 포토레지스트 패턴에 의해 노출된 제 1 보호막(125') 및 게이트 절연막(115)의 일부를 순차적으로 에칭한 후 잔류하는 제 5 포토레지스트 패턴을 제거함으로써 제 1 공통라인(113a1)의 일부를 노출시키는 제 4 콘택홀(CH2a')을 제 1 보호막(125') 및 게이트 절연막(115)에 형성하고, 제 2 공통라인(123a1)의 일부를 노출시키는 제 5 콘택홀(CH3a')을 제 1 보호막(125')에 형성한다.19A and 19B, a first protective layer 125 'is formed on the entire surface of the gate insulating layer 115 having the source electrode S and the drain electrode D and the sub-pixel electrode 130c' A photoresist is coated on the first protective film 125 'and then a photolithography process using a fifth mask is performed to expose a part of the first common line 113a1 and a part of the second common line 123a1 A fifth photoresist pattern (not shown) is formed. A part of the first protective film 125 'and the gate insulating film 115 exposed by the fifth photoresist pattern are sequentially etched and then the remaining fifth photoresist pattern is removed to expose the first common line 113a1 A fifth contact hole CH3a 'for exposing a part of the second common line 123a1 is formed in the first protective film 125' and the gate insulating film 115 and a fourth contact hole CH2a ' Is formed on the first protective film 125 '.

도 20a 및 도 20b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 6 마스크 공정을 도시한 평면도 및 단면도이다. 20A and 20B are a plan view and a cross-sectional view showing a sixth mask process for manufacturing a touch screen integrated display device according to a second embodiment of the present invention.

도 20a 및 도 20b를 참고하면, 제 4 및 제 5 콘택홀(CH2a', CH3a')이 형성된 제 1 보호막(125') 상에 PECVD 등의 증착 공정을 통해 제 4 도전층으로서의 제 2 투명 도전층을 전면 증착시킨다. 이후, 제 2 투명 도전층에 포토레지스트를 전면 형성한 후 제 6 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 제 1 및 제 2 공통전극이 형성될 영역을 제외한 나머지 영역을 노출시키는 제 6 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 6 포토레지스트 패턴에 의해 노출된 제 2 투명 도전층을 에칭한 후 잔류하는 제 6 포토레지스트 패턴을 제거함으로써 도 3a 및 도 3b에 도시된 바와 같은 복수의 슬릿들(143a')을 구비하는 제 1 공통전극(140a1')과 복수의 슬릿들(143b')을 구비하는 제 2 공통전극(140b1')을 형성한다. 제 1 공통전극(140a')과 제 2 공통전극(140b')에 대해서는 이미 상세히 설명하였으므로 여기에서는 그에 대한 상세한 설명은 생략한다. 20A and 20B, a second transparent conductive layer (not shown) is formed as a fourth conductive layer through a deposition process such as PECVD on the first protective layer 125 'on which the fourth and fifth contact holes CH2a' and CH3a ' Layer. Thereafter, a photoresist is formed on the entire surface of the second transparent conductive layer, and then a photolithography process using a sixth mask is performed to form a sixth photoresist pattern exposing the remaining region except the region where the first and second common electrodes are to be formed. (Not shown). Then, the second transparent conductive layer exposed by the sixth photoresist pattern is etched and then the remaining sixth photoresist pattern is removed to form a plurality of slits 143a 'as shown in FIGS. 3A and 3B The second common electrode 140b1 'having the first common electrode 140a1' and the plurality of slits 143b 'is formed. Since the first common electrode 140a 'and the second common electrode 140b' have already been described in detail, a detailed description thereof will be omitted here.

상술한 본 발명의 제 1 및 제 2 실시예에 의한 터치 스크린 일체형 표시장치 및 그 제조방법에 따르면, 표시장치의 액정을 구동시키는 전계를 형성하기 위해 사용되는 공통전극을 제 1 공통전극과 제 2 공통전극으로 구성하여 터치 구동전극과 터치 센싱전극으로 이용할 수 있기 때문에 터치 전극을 별도로 구성할 필요가 없다. 따라서, 터치 구동전극과 터치 센싱전극을 형성하기 위해 필요한 공정수를 절감할 수 있을 뿐만 아니라 그 두께만큼 표시장치의 두께를 얇게 할 수 있는 이점이 있다. According to the touch screen integrated display device and the manufacturing method thereof according to the first and second embodiments of the present invention, the common electrode used for forming the electric field for driving the liquid crystal of the display device is divided into the first common electrode and the second common electrode It is not necessary to separately form the touch electrode because it is constituted of the common electrode and can be used as the touch driving electrode and the touch sensing electrode. Accordingly, not only the number of processes required for forming the touch driving electrode and the touch sensing electrode can be reduced, but also the thickness of the display device can be reduced by the thickness.

또한, 제 1 방향으로 배열되는 제 1 공통전극들을 적어도 하나의 제 1 공통라인을 이용하여 행 단위로 연결하고, 제 2 공통전극 또한 열단위로 제 2 공통라인을 이용하여 연결하고 있으므로 제 1 및 제 2 공통전극의 저항을 줄일 수 있다. 따라서, 터치 구동시의 부하를 줄여 터치 감도를 향상시킬 수 있는 이점이 있다. Since the first common electrodes arranged in the first direction are connected in units of rows using at least one first common line and the second common electrodes are also connected in units of columns using the second common line, The resistance of the second common electrode can be reduced. Therefore, there is an advantage that the load during the touch driving can be reduced and the touch sensitivity can be improved.

도 21은 하나의 터치 영역, 즉 하나의 터치 구동영역과 하나의 터치 센싱영역 중 터치 구동영역에 배치되는 공통라인의 수에 따른 제 1 공통전극의 저항값을 나타낸 그래프로서, 50 X 50 픽셀 영역에 대응하는 크기를 갖는 제 1 공통전극에 0~50개의 제 1 공통라인을 형성한 경우의 저항값의 변화를 도시한 표 및 그래프이다. 제 1 공통라인이 없는 경우에는 1300Ω의 저항값을 보여주었으며, 5개인 경우는 434Ω의 저항값을, 10개인 경우에는 345Ω의 저항값을 보여주어 점차적으로 감소하였다. 그러나, 제 1 공통라인이 10개를 초과한 후에는 제 1 공통라인의 수를 증가시켜도 전체 저항값에 큰 변화를 보여주지 않았다. 21 is a graph showing a resistance value of a first common electrode according to the number of common lines arranged in one touch region, i.e., one touch driving region and one touch sensing region, In the case where 0 to 50 first common lines are formed in the first common electrode having a size corresponding to the first common electrode. In the absence of the first common line, the resistance value of 1300? Was shown. In the case of 5, the resistance value of 434? And the resistance value of 345? Were gradually decreased. However, after the number of first common lines exceeded 10, even if the number of the first common lines was increased, the total resistance value did not change greatly.

따라서, 제 1 공통전극 하나의 크기를 예를 들어 50 X 50 픽셀 영역에 대응하는 크기로 형성하는 경우, 제 1 공통라인의 수는 10개 이하로 하는 것이 적절함을 알 수 있다. 각 픽셀이 통상 3개의 서브픽셀로 이루어지고 각 서브픽셀의 영역은 서로 이웃하는 2개의 데이터 라인과 서로 이웃하는 2개의 게이트 라인에 의해 정의되는 것을 감안하면, 제 1 공통전극의 크기를 서브픽셀의 크기로 형성하는 경우에 비해 공통라인의 수를 적어도 1/5로 줄일 수 있다는 이점이 있다. 또한, 제 1 공통전극의 크기를 서브픽셀의 크기로 형성하는 경우 이들 제 1 공통전극들을 연결하기 위한 제 2 콘택홀의 수도 서브픽셀의 수만큼 되어야 하나, 본 발명에서는 제 1 공통전극의 크기를 복수의 픽셀영역에 대응하는 크기로 형성할 수 있기 때문에 예를 들어, 제 1 공통전극 하나의 크기를 예를 들어 50 X 50 픽셀 영역에 대응하는 크기로 형성하는 경우 제 2 콘택홀의 수를 적어도 1/25로 줄일 수 있다. 따라서, 미세한 콘택홀을 형성하기 위한 표시장치의 제조공정에서 발생할 수 있는 표시장치의 불량률을 그 만큼 줄일 수 있다는 이점이 있다. Therefore, when the size of one first common electrode is formed to have a size corresponding to, for example, a 50 X 50 pixel area, it is understood that it is appropriate to set the number of the first common lines to 10 or less. Considering that each pixel is usually made up of three subpixels and the area of each subpixel is defined by two adjacent data lines and two neighboring gate lines, The number of common lines can be reduced to at least 1/5. When the size of the first common electrode is formed to be a subpixel size, the number of the second contact holes for connecting the first common electrodes should be equal to the number of subpixels. In the present invention, For example, when the size of one first common electrode is formed to have a size corresponding to, for example, a 50 X 50 pixel region, the number of the second contact holes can be set to be at least 1 / 25. Accordingly, there is an advantage that the defective rate of the display device, which may occur in the manufacturing process of the display device for forming the minute contact hole, can be reduced by that much.

또한, 본 발명의 실시예에 따르면, 제 1 및 제 2 공통전극이 복수의 픽셀영역에 대응하는 크기로 형성되고, 또한 제 1 및 제 2 공통전극이 데이터 라인 및 픽셀 전극 상부에 형성되므로 데이터 라인과 픽셀 전극 사이에 형성되는 전계를 차단하여 액정에 영향을 주지 않게 된다. 따라서, 액정의 불안정한 변화가 없기 때문에 터치 구동시 터치 구동전극으로서 제 1 공통전극과 터치 센싱전극으로서의 제 2 공통 전극 사이에 걸리는 전계가 안정적으로 유지된다. 이에 따라 일정한 초기 정전용량값을 유지할 수 있기 때문에 안정적인 터치 구동이 가능하다는 이점이 있다. 뿐만 아니라 액정이 불안정하게 구동되는 부분이 줄어들게 되므로 컬러 필터 어레이에 형성되는 블랙매트릭스의 선폭을 적색(R), 녹색(G), 청색(B)이 혼색되지 않을 만큼 최소의 범위로 설정할 수 있기 때문에 개구율을 향상시킬 수 있는 이점이 있다. According to the embodiment of the present invention, since the first and second common electrodes are formed to have sizes corresponding to the plurality of pixel regions, and the first and second common electrodes are formed over the data lines and the pixel electrodes, And the pixel electrode is interrupted, so that the liquid crystal is not affected. Therefore, since there is no unstable change of the liquid crystal, the electric field applied between the first common electrode as the touch driving electrode and the second common electrode as the touch sensing electrode during the touch driving is stably maintained. Accordingly, since a constant initial capacitance value can be maintained, there is an advantage that stable touch operation can be performed. In addition, since the portion where the liquid crystal is unstably driven is reduced, the line width of the black matrix formed in the color filter array can be set to the minimum range so that red (R), green (G), and blue (B) There is an advantage that the aperture ratio can be improved.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 설명하고 있는 제 1 방향이나 제 2 방향은 서로 반대되는 방향으로 변경하는 것이 가능하고, 제 1 및 제 2 공통전극의 크기 및 수, 제 1 및 제 2 공통라인의 수, 제 2 내지 제 5 콘택홀의 수는 임의로 적절히 변경할 수 있는 사항이며, 본 발명의 실시예에 기재된 것으로 한정되는 것은 아니다. 따라서, 본 발명의 기술적 범위는 발명의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. For example, the first direction and the second direction described in the embodiment of the present invention can be changed in directions opposite to each other, and the size and number of the first and second common electrodes, the first and second common electrodes The number of lines and the number of the second to fifth contact holes can be arbitrarily changed appropriately and are not limited to those described in the embodiments of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the invention but should be defined by the claims.

100 : 기판 110 : 게이트 라인
113a, 113b : 터치 구동라인
113a1, 113a2, 113b1, 113b2 : 제 1 공통라인
115 : 게이트 절연막 117 : 반도체 패턴
120 : 데이터 라인 123a, 123b : 터치 센싱라인
123a1, 123b1 : 제 2 공통라인 125 : 제 1 보호막
130a, 130b, 130c : 서브픽셀 전극 130 : 픽셀 전극
135 : 제 2 보호막
140a1, 140a2, 140a3, 140a4 : 제 1 공통전극
140b1, 140b2 : 제 2 공통 전극 143a, 143b : 슬릿
200 : 호스트 콘트롤러 202 : 전원부
204 : 타이밍 콘트롤러 210 : 게이트 드라이버
220 : 데이터 드라이버 230 : 터치 구동드라이버
240 : 터치 센싱드라이버 CH1 : 제 1 콘택홀
CH2a, CH2b, CH2c, CH2d, CH2e, CH2f,CH2g, CH2h, CH2i, CH2j : 제 2 콘택홀
CH3a, CH3b, CH3c : 제 3 콘택홀 CH2a' : 제 4 콘택홀,
CH3a' : 제 5 콘택홀 D : 드레인 전극
DA1~DA6 : 구동 전극 G : 게이트 전극
PA1~PA36 : 픽셀 영역 S : 소스 전극
SA1~SA2 : 센싱 전극 SP1, SP2, SP3 : 서브픽셀 영역
T : 박막 트랜지스터 TFTA : 박막 트랜지스터 어레이100: substrate 110: gate line
113a, 113b: Touch driving line
113a1, 113a2, 113b1, 113b2: a first common line
115: gate insulating film 117: semiconductor pattern
120: Data lines 123a and 123b: Touch sensing line
123a1, 123b1: second common line 125: first protective film
130a, 130b, and 130c: a sub pixel electrode 130: a pixel electrode
135: Second protective film
140a1, 140a2, 140a3, 140a4: a first common electrode
140b1, 140b2: second common electrode 143a, 143b: slit
200: host controller 202: power supply unit
204: timing controller 210: gate driver
220: Data driver 230: Touch driver
240: Touch sensing driver CH1: First contact hole
CH2a, CH2b, CH2c, CH2d, CH2e, CH2f, CH2g, CH2h, CH2i,
CH3a, CH3b, CH3c: third contact hole CH2a ': fourth contact hole,
CH3a ': fifth contact hole D: drain electrode
DA1 to DA6: Driving electrode G: Gate electrode
PA1 to PA36: pixel region S: source electrode
SA1 to SA2: sensing electrodes SP1, SP2, SP3:
T: thin film transistor TFTA: thin film transistor array

Claims (20)

각각이 제 1 방향으로 배열되는 m(m은 2보다 큰 정수)개의 픽셀들과 상기 제 1 방향과 교차하는 제 2 방향으로 배열되는 n(n은 2보다 큰 정수)개의 픽셀들을 포함하는, 복수의 제 1 픽셀영역들;
각각이 상기 제 1 방향으로 배열되는 p(p는 m과 같거나 m보다 작은 정수)개의 픽셀들과 상기 제 2 방향으로 배열되는 q(n보다 큰 정수)개의 픽셀들을 포함하는, 복수의 제 2 픽셀영역들;
상기 복수의 제 1 픽셀영역들 각각에 대응하는 크기로 형성되는 제 1 공통전극이 배치되며, 복수의 행에 배치되는 터치 구동영역들;
상기 복수의 제 2 픽셀영역들 각각에 대응하는 크기로 형성되는 제 2 공통전극이 배치되며, 복수의 열에 배치되는 터치 센싱영역들을 포함하며,
상기 복수의 제 1 및 제 2 픽셀영역들 각각은 복수의 게이트 라인들과 복수의 데이터 라인들의 교차에 의해 정의되고,
상기 터치 구동영역들과 상기 터치 센싱영역들은 제 1 방향으로 서로 번갈아 배치되며,
상기 복수의 제 1 및 제 2 픽셀영역들 각각에는 픽셀전극이 배치되며,
이미지를 표시하기 위한 표시모드에서는 상기 제 1 및 제 2 공통전극과 상기 픽셀전극과 사이에 전계가 형성되도록 상기 제 1 및 제 2 공통전극에는 공통전압이 인가되고,
터치 인식을 위해 상기 제 1 공통전극에 공통전압이 공급되지 않는 기간에는 상기 제 1 공통전극에 펄스전압이 공급되며,
상기 펄스전압은 상기 제 1 공통전극에 행 단위로 순차적으로 공급되고, 상기 펄스전압이 인가되는 행의 제 1 공통전극 이외의 다른 행에 배치된 제 1 공통전극에는 펄스전압이 인가되지 않는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
(Where m is an integer greater than 2) pixels arranged in a first direction and n (n is an integer greater than 2) pixels arranged in a second direction intersecting the first direction, First pixel regions of the pixel;
(P is an integer equal to or less than m or less than m) pixels arranged in the first direction and q (integer greater than n) pixels arranged in the second direction, each of which is arranged in the first direction. Pixel regions;
A plurality of touch driving regions arranged in a plurality of rows, in which a first common electrode having a size corresponding to each of the plurality of first pixel regions is disposed;
A second common electrode formed at a size corresponding to each of the plurality of second pixel regions, and including touch sensing regions disposed in a plurality of columns,
Each of the plurality of first and second pixel regions is defined by an intersection of a plurality of gate lines and a plurality of data lines,
Wherein the touch driving areas and the touch sensing areas are alternately arranged in a first direction,
A pixel electrode is disposed in each of the plurality of first and second pixel regions,
In a display mode for displaying an image, a common voltage is applied to the first and second common electrodes so that an electric field is formed between the first and second common electrodes and the pixel electrode,
A pulse voltage is supplied to the first common electrode during a period in which the common voltage is not supplied to the first common electrode for touch recognition,
The pulse voltage is sequentially supplied to the first common electrode row by row and a pulse voltage is not applied to the first common electrode arranged in a row other than the first common electrode of the row to which the pulse voltage is applied Wherein the display device is a touch screen type display device.
제 1 항에 있어서,
상기 제 1 공통전극은 상기 복수의 제 1 픽셀영역들 각각에 형성되는 복수의 픽셀전극과 대향 배치되고, 상기 제 2 공통전극은 상기 복수의 제 2 픽셀영역들 각각에 형성되는 복수의 픽셀전극과 대향 배치되어 전계를 형성하는 것을 특징으로 하는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
The method according to claim 1,
Wherein the first common electrode is opposed to a plurality of pixel electrodes formed in each of the plurality of first pixel regions and the second common electrode comprises a plurality of pixel electrodes formed in each of the plurality of second pixel regions, Wherein the first and second electrodes are disposed opposite to each other to form an electric field.
제 2 항에 있어서,
동일 행에 배치되는 제 1 공통전극들에 접속되어 상기 제 1 공통전극들의 저항을 줄이며, 상기 제 1 방향으로 형성되는 적어도 하나의 제 1 공통라인을 더 포함하는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
3. The method of claim 2,
Further comprising at least one first common line connected to the first common electrodes disposed on the same row to reduce the resistance of the first common electrodes and formed in the first direction, .
제 3 항에 있어서,
상기 제 2 공통전극과 접속되어 상기 제 2 공통전극의 저항을 줄이며, 상기 제 2 방향으로 형성되는 적어도 하나의 제 2 공통라인을 더 포함하는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
The method of claim 3,
And at least one second common line connected to the second common electrode to reduce a resistance of the second common electrode and formed in the second direction.
제 4 항에 있어서,
상기 제 1 공통라인은 상기 제 1 공통전극들의 각각과 적어도 하나 이상의 콘택홀을 통해 접속되며, 상기 제 2 공통라인은 상기 제 2 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속되는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
5. The method of claim 4,
Wherein the first common line is connected to each of the first common electrodes through at least one or more contact holes and the second common line is connected to the second common electrode through at least one or more contact holes. Screen integrated display device.
제 1 항에 있어서,
상기 제 1 및 제 2 공통전극의 각각은 일정한 간격을 두고 길게 형성되는 복수의 슬릿들을 포함하는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
The method according to claim 1,
Wherein each of the first and second common electrodes includes a plurality of slits formed at a predetermined interval.
삭제delete 기판상에 일정 거리를 두고 나란하게 형성되는 게이트 라인 및 제 1 공통라인;
게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되게 형성되어 픽셀 영역을 정의하는 데이터 라인 및 상기 데이터 라인과 일정 거리를 두고 나란하게 형성되는 제 2 공통라인;
상기 게이트 라인과 상기 데이터 라인의 교차 영역에 형성되는 박막 트랜지스터;
상기 박막 트랜지스터와 접속되며 상기 픽셀영역에 형성되는 픽셀 전극;
상기 게이트 절연막 상에 형성되며 상기 픽셀전극 및 상기 박막 트랜지스터를 덮는 보호막; 및
상기 보호막 상에 상기 픽셀 전극과 중첩되게 형성되어 상기 픽셀 전극과의 사이에 전계를 형성하며, 상기 제 1 공통라인과 접속되는 제 1 공통전극과, 상기 제 2 공통라인과 접속되는 제 2 공통전극을 포함하며,
상기 제 1 및 제 2 공통전극들의 각각은 적어도 2이상의 픽셀전극과 중첩되도록 형성되며,
이미지를 표시하기 위한 표시모드에서는 상기 제 1 및 제 2 공통전극과 상기 픽셀전극과 사이에 전계가 형성되도록 상기 제 1 및 제 2 공통전극에는 공통전압이 인가되고,
터치 인식을 위해 상기 제 1 공통전극에 공통전압이 공급되지 않는 기간에는 상기 제 1 공통전극에 펄스전압이 공급되며,
상기 펄스전압은 상기 제 1 공통전극에 행 단위로 순차적으로 공급되고, 상기 펄스전압이 인가되는 행의 제 1 공통전극 이외의 다른 행에 배치된 제 1 공통전극에는 펄스전압이 인가되지 않는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
A gate line and a first common line formed in parallel on a substrate at a predetermined distance;
A second common line formed to intersect the gate line with a gate insulating film interposed therebetween, the data line defining a pixel region, and the second common line formed in parallel with the data line;
A thin film transistor formed in a crossing region of the gate line and the data line;
A pixel electrode connected to the thin film transistor and formed in the pixel region;
A protective film formed on the gate insulating film and covering the pixel electrode and the thin film transistor; And
A first common electrode formed on the protective film so as to overlap the pixel electrode and forming an electric field with the pixel electrode, the first common electrode connected to the first common line, and the second common electrode connected to the second common line, / RTI >
Wherein each of the first and second common electrodes is formed to overlap with at least two or more pixel electrodes,
In a display mode for displaying an image, a common voltage is applied to the first and second common electrodes so that an electric field is formed between the first and second common electrodes and the pixel electrode,
A pulse voltage is supplied to the first common electrode during a period in which the common voltage is not supplied to the first common electrode for touch recognition,
The pulse voltage is sequentially supplied to the first common electrode row by row and a pulse voltage is not applied to the first common electrode arranged in a row other than the first common electrode of the row to which the pulse voltage is applied Wherein the display device is a touch screen type display device.
제 8 항에 있어서,
상기 제 1 공통라인은 상기 제 1 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속되며, 상기 제 2 공통라인은 상기 제 2 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속되는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
9. The method of claim 8,
Wherein the first common line is connected to the first common electrode through at least one or more contact holes and the second common line is connected to the second common electrode through at least one or more contact holes. Display device.
제 8 항에 있어서,
상기 제 1 및 제 2 공통전극의 각각은 일정한 간격을 두고 길게 형성되는 복수의 슬릿들을 포함하는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
9. The method of claim 8,
Wherein each of the first and second common electrodes includes a plurality of slits formed at a predetermined interval.
제 8 항에 있어서,
이미지를 표시하기 위한 표시모드에서는 상기 제 1 및 제 공통전극들에 공통전압을 공급하고, 터치 인식을 위한 터치 모드에서는 펄스전압을 공급하는 것을 특징으로 하는 전원부를 더 포함하는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
9. The method of claim 8,
Further comprising a power supply unit for supplying a common voltage to the first and second common electrodes in a display mode for displaying an image and supplying a pulse voltage in a touch mode for touch recognition, Integrated display device.
제 8 항에 있어서,
상기 픽셀전극의 일단부는 상기 박막 트랜지스터의 드레인 전극의 일단부를 커버하도록 형성되는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
9. The method of claim 8,
Wherein one end of the pixel electrode is formed to cover one end of the drain electrode of the thin film transistor.
제 8 항에 있어서,
상기 박막 트랜지스터의 드레인 전극의 일단부는 상기 픽셀전극의 일단부를 커버하도록 형성되는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
9. The method of claim 8,
Wherein one end of the drain electrode of the thin film transistor covers one end of the pixel electrode.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020100140284A 2010-12-31 2010-12-31 Touch screen integrated display device and method of fabricating the same KR101757928B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100140284A KR101757928B1 (en) 2010-12-31 2010-12-31 Touch screen integrated display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100140284A KR101757928B1 (en) 2010-12-31 2010-12-31 Touch screen integrated display device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20120078099A KR20120078099A (en) 2012-07-10
KR101757928B1 true KR101757928B1 (en) 2017-07-27

Family

ID=46711494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100140284A KR101757928B1 (en) 2010-12-31 2010-12-31 Touch screen integrated display device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101757928B1 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102200795B1 (en) * 2012-10-31 2021-01-08 엘지디스플레이 주식회사 Transparent conductive film of nanowire and method of manufacturing the same and array substrate, organic light emitting diode device and touch panel having the same
KR101455314B1 (en) * 2012-11-19 2014-10-27 엘지디스플레이 주식회사 Display device with integrated touch screen
KR102090601B1 (en) * 2013-05-28 2020-03-19 엘지디스플레이 주식회사 Display device having touch sensors
CN103399665B (en) * 2013-07-22 2016-06-01 北京京东方光电科技有限公司 Array substrate and manufacture method, touch-screen and display unit
KR102054671B1 (en) * 2013-09-27 2019-12-11 엘지디스플레이 주식회사 Display Device and Method of manufacturing the same
KR102066592B1 (en) * 2013-09-27 2020-02-11 엘지디스플레이 주식회사 Display Device and Method of manufacturing the same
KR102270988B1 (en) 2014-12-26 2021-06-30 엘지디스플레이 주식회사 Touch display device and the method for driving the same
KR102280434B1 (en) * 2015-01-30 2021-07-22 엘지디스플레이 주식회사 Touch Display Device And Method Of Driving The Same
CN104714693B (en) 2015-03-18 2017-11-03 深圳市华星光电技术有限公司 Touch-control display panel and touch control display apparatus
CN107359182B (en) * 2017-07-25 2020-03-17 武汉华星光电半导体显示技术有限公司 Manufacturing method of OLED display screen integrated with touch function
KR102153370B1 (en) * 2020-06-04 2020-09-08 엘지디스플레이 주식회사 Display apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186182A (en) * 2009-02-02 2010-08-26 Apple Inc Dual configuration for display data line

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186182A (en) * 2009-02-02 2010-08-26 Apple Inc Dual configuration for display data line

Also Published As

Publication number Publication date
KR20120078099A (en) 2012-07-10

Similar Documents

Publication Publication Date Title
KR101757928B1 (en) Touch screen integrated display device and method of fabricating the same
US10572062B2 (en) Display device and touch detection method of display device
US9535523B2 (en) Touch sensor integrated type display device
US8659564B2 (en) Touch sensible display device having reduced number of image data lines
EP2674841B1 (en) Touch sensor integrated type display device and method of manufacturing the same
US8970524B2 (en) Touch sensor integrated type display device
US8970532B2 (en) Touch sensor integrated type display device and method of manufacturing the same
US9219086B2 (en) In-cell touch panel
US9423916B2 (en) In-cell touch panel and display device
US10656476B2 (en) Liquid crystal panel
US20220137751A1 (en) Display substrate, display device, manufacturing method and driving method for display substrate
KR102435900B1 (en) Display device
KR101757929B1 (en) Touch screen integrated display device and method of fabricating the same
CN113050821A (en) Touch display device and display panel
US10571753B2 (en) Liquid crystal panel
KR102040654B1 (en) Touch sensor integrated type display device and method of fabricating the same
US10203808B2 (en) Position input device and display device having position input function
US11347340B2 (en) Display device
KR101373953B1 (en) Touch sensor integrated display device
KR102204300B1 (en) Touch sensor integrated display device
KR20170017589A (en) Liquid crystal display device having in-cell type touch screen

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant