KR101753225B1

KR101753225B1 - Ｌｄｓ 공법을 이용한 적층 회로 제작 방법

Info

Publication number: KR101753225B1
Application number: KR1020150078172A
Authority: KR
Inventors: 최승혁; 홍현준; 김태욱; 류청호; 김영상; 김성준
Original assignee: 에더트로닉스코리아 (주)
Priority date: 2015-06-02
Filing date: 2015-06-02
Publication date: 2017-07-19
Also published as: US20200045827A1; US10448518B2; US11744022B2; KR20160142170A; US20170094801A1; US20220087029A1; US11191165B2

Abstract

본 발명은 다양한 전자회로 응용제품의 곡면 구조에 손쉽게 적용되도록 하기 위하여, 평면이나 곡면 형상인 사출물, 금속제품, 유리, 세라믹, 고무 기타 물질 위에 단층부터 다층 구조의 회로를 형성할 수 있는, LDS 공법을 이용한 적층 회로 제작 방법에 관한 것이다.

Description

ＬＤＳ 공법을 이용한 적층 회로 제작 방법{Method for Manufacturing Circuit having Lamination Layer using LDS Process}

본 발명은 LDS(Laser Direct Structuring) 공법을 이용한 적층 회로 제작 방법에 관한 것으로서, 특히, 평면이나 곡면 형상인 사출물, 금속제품, 유리, 세라믹, 고무 기타 물질 위에 단층부터 다층 구조의 회로를 형성할 수 있는, LDS 공법을 이용한 적층 회로 제작 방법에 관한 것이다.

일반적으로 전자기기의 회로 구현을 위하여 PCB(Printed Circuit Board) 또는 F(Flexible)-PCB가 사용되고 있다. 이와 같은 종래 기술에서는 FR-4와 같은 에폭시계 수지 양면에 동박 회로를 패턴하며, 다층 구조를 위하여 그 위에 절연체를 형성 후 동박 회로를 더 패턴함으로써 다층 구조의 회로를 제작한다.

그러나 PCB 또는 F-PCB와 같은 종래 기술에서는 동박의 접착력 문제, 패터닝의 균일성 문제 등으로 인해 3차원 자유 곡면의 형상에 다층 구조의 회로를 적층하기 어려운 문제점이 있다.

따라서, LDS 공법을 이용하여 단층 배선 위주로 형성하여 안테나, 스피커 등의 제작을 수행한 예가 있으나, 3차원 자유 곡면의 형상에 다층 구조의 회로를 적층할 수 있는 방법을 제안하고자 한다.

관련 선행 문헌으로서, 대한민국등록특허번호 제10-1156486호(2012년06월18일), 제10-1467321호(2014년12월01일) 등이 참조될 수 있다.

따라서, 본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 다양한 전자회로 응용제품의 곡면 구조에 손쉽게 적용되도록 하기 위하여, 평면이나 곡면 형상인 사출물, 금속제품, 유리, 세라믹, 고무 기타 물질 위에 단층부터 다층 구조의 회로를 형성할 수 있는, LDS 공법을 이용한 적층 회로 제작 방법을 제공하는 데 있다.

먼저, 본 발명의 특징을 요약하면, 상기의 목적을 달성하기 위한 본 발명의일면에 따른 LDS(Laser Direct Structuring) 공법을 이용한 적층 회로는, LDS용 물질의 사출물 기판 또는 다른 물질의 기판에 LDS용 도료를 도장한 기판에, 레이저 조사에 의한 각층의 회로 패턴 형성, 각층 회로 패턴의 도금, 및 LDS용 도료 도포 과정을 반복하여 형성한 다층 회로; 전자소자의 결합을 위해 상기 다층 회로의 최상부 회로에 포함된 패드; 및 상기 다층 회로의 층간 회로의 전기적 접촉을 위해, 도료 도포 시에 마스킹된 영역을 통해 형성된 LDS 부분, 또는 도료 도포 전에 이전층의 도료 박리 영역을 통해 형성된 LDS 부분을 포함한다.

상기 LDS 공법을 이용한 적층 회로는, 상기 기판의 윗면과 뒷면의 회로 간에 전기적 접촉을 위해, 상기 기판에 미리 형성한 구배각이 있는 구멍, 및 도료 도포 시에 상기 구멍 부분을 마스킹한 후 도금 과정에 의해 도금 중첩이 이루어진 구멍 LDS 부분을 더 포함할 수 있다.

상기 LDS 공법을 이용한 적층 회로는, 상기 기판의 윗면과 뒷면의 회로 간에 전기적 접촉을 위해, 상기 기판의 측면에 형성한 회로, 및 도료 도포 시에 상기 측면에 형성한 회로 영역을 마스킹한 후 도금 과정에 의해 도금 중첩이 이루어진 측면 LDS 부분을 더 포함할 수 있다.

상기 다른 물질의 기판은 금속, 유리, 세라믹, 또는 고무 기판을 포함할 수 있다.

상기 도료 박리는, 레이저, 천공기, 송곳. 칼, 알코올, 또는 화학약물을 이용하여 이루어질 수 있다.

상기 구멍의 뒷면 쪽 반지름(R)은 최소크기가 R = 중첩 적층수 * 각층 도금두께 * 150%에 의해 결정될 수 있다.

그리고, 본 발명의 다른 일면에 따른 LDS(Laser Direct Structuring) 공법을 이용한 적층 회로 제작 방법은, LDS용 물질의 사출물 기판 또는 다른 물질의 기판에 LDS용 도료를 도장한 기판에, 레이저 조사에 의한 각층의 회로 패턴 형성, 각층 회로 패턴의 도금, 및 LDS용 도료 도포 과정을 반복하여 다층 회로를 형성하는 단계를 포함하고, 상기 다층 회로를 형성하는 단계는, 전자소자의 결합을 위해 상기 다층 회로의 최상부 회로에 패드를 형성하는 단계; 및 상기 다층 회로의 층간 회로의 전기적 접촉을 위해, 도료 도포 시에 마스킹된 영역을 통한 LDS 부분을 형성하거나, 또는 도료 도포 전에 이전층의 도료 박리 영역을 통한 LDS 부분을 형성하는 단계를 포함할 수 있다.

상기 LDS 공법을 이용한 적층 회로 제작 방법은, 상기 기판의 윗면과 뒷면의 회로 간에 전기적 접촉을 위해, 상기 기판에 미리 구배각이 있는 구멍을 형성하고, 도료 도포 시에 상기 구멍 부분을 마스킹한 후 도금 과정에 의해 도금 중첩이 이루어지도록 구멍 LDS 부분을 형성하는 단계를 더 포함할 수 있다.

상기 LDS 공법을 이용한 적층 회로 제작 방법은, 상기 기판의 윗면과 뒷면의 회로 간에 전기적 접촉을 위해, 상기 기판의 측면에 회로를 형성하고, 도료 도포 시에 상기 측면에 형성한 회로 영역을 마스킹한 후 도금 과정에 의해 도금 중첩이 이루어지도록 측면 LDS 부분을 형성하는 단계를 더 포함할 수 있다.

본 발명에 따른 적층 회로 제작 방법에 따르면, LDS 공법을 이용하여 평면이나 곡면 형상인 사출물, 금속제품, 유리, 세라믹, 고무 기타 물질 위에 단층부터 다층 구조의 회로를 형성하는 방법을 제공함으로써, 기존 PCB 또는 F-PCB 기판으로 구현하지 못하는 3차원 자유 곡면 등의 형상에도 적층 회로를 손쉽게 제작할 수 있다.

또한, 본 발명에 따른 적층 회로 제작 방법에 따르면, 곡면, 평면, 또는 곡면과 평면이 연결된 면 등에 적층 회로가 필요한 다양한 전자회로 응용제품, 예를 들어, MRI 코일, 터치 센서 회로, LED 모듈, 안테나, 스피커, 기타 전자기기의 전자회로기판의 제작에 손쉽게 적용될 수 있다.

또한, 본 발명의 LDS 적층 회로 제작을 위한 기판으로서 고내열성 사출물, 금속 등을 이용함으로써, 캐패시터, 인덕터, 저항 등 전자소자의 솔더링이나 SMT(Surface Mount)가 가능하다.

그리고, 본 발명의 LDS 적층 회로 제작을 위한 사출물, 금속제품, 유리, 세라믹, 고무 기타 물질로 이루어진 기판에 형성한 구멍이나 측면 LDS를 이용하여 기판의 윗면과 뒷면 회로 패턴 간에 전기적 접촉이 가능하며, 이외에도 회로 패턴 층간의 전기적 접촉을 위하여 도료 도포 시의 마스킹이나 레이저 등을 이용한 박리 방법을 이용할 수 있다.

도 1a는 본 발명의 일 실시예에 따른 적층 회로의 구조와 그 제작 방법을 설명하기 위한 도면이다.
도 1b는 본 발명의 다른 실시예에 따른 적층 회로 기판의 예시 도면이다.
도 2는 본 발명의 일 실시예에 따른 적층 회로 기판 상에 전자소자의 솔더링이나 SMT를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 적층 회로 기판에 포함된 윗면과 뒷면 회로 간에 전기적 접촉 방식의 일례를 설명하기 위한 도면이다.
도 4는 도 3의 전기적 접촉 방식에서 각 층의 회로를 구체적으로 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 적층 회로 기판에 포함된 윗면과 뒷면 회로 간에 전기적 접촉 방식의 다른 예를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 적층 회로 기판에 포함된 층간 회로 간에 전기적 접촉 방식의 또 다른 예(도료 도포 마스킹 방법)를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 적층 회로 기판에 포함된 층간 회로 간에 전기적 접촉 방식의 또 다른 예(레이저 박리 방법)를 설명하기 위한 도면이다.

이하에서는 첨부된 도면들을 참조하여 본 발명에 대해서 자세히 설명한다. 이때, 각각의 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타낸다. 또한, 이미 공지된 기능 및/또는 구성에 대한 상세한 설명은 생략한다. 이하에 개시된 내용은, 다양한 실시 예에 따른 동작을 이해하는데 필요한 부분을 중점적으로 설명하며, 그 설명의 요지를 흐릴 수 있는 요소들에 대한 설명은 생략한다. 또한 도면의 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니며, 따라서 각각의 도면에 그려진 구성요소들의 상대적인 크기나 간격에 의해 여기에 기재되는 내용들이 제한되는 것은 아니다.

도 1a는 본 발명의 일 실시예에 따른 적층 회로의 구조와 그 제작 방법을 설명하기 위한 도면이다. 도 1a에는 곡면에 제작된 적층 회로를 나타내었으며 도 1b에는 곡면과 평면이 연결된 면에 제작된 적층 회로를 나타내었다. 이와 같이 본 발명의 적층 회로는 3차원 자유 곡면, 평면, 또는 곡면과 평면이 연결된 면 등에 적층 회로가 필요한 다양한 전자회로 응용제품, 예를 들어, MRI(Magnetic Resonance Imaging) 코일, 터치 센서 회로, LED(Light Emitting Diode) 모듈, 안테나, 스피커, 기타 전자기기의 전자회로기판의 제작에 손쉽게 적용될 수 있다.

도 1a을 참조하면, 본 발명의 일 실시예에 따른 적층 회로 기판(또는 구조물)(100)은 LDS용 물질의 사출물 기판(10)이나 금속, 유리, 세라믹, 고무 기타 물질의 기판에 LDS용 도료를 도장한 기판(11)을 이용하여, 레이저 조사에 의한 각층의 회로 패턴 형성, 각층 회로 패턴의 도금, 및 LDS용 도료 도포 과정을 반복하여 다층 회로를 형성한 구조로 이루어지며, 최상부 회로에는 캐패시터, 인덕터, 저항 등 전자소자의 솔더링이나 SMT(Surface Mount)를 위한 패드(61)를 포함할 수 있다.

또한, 본 발명의 적층 회로 기판(100)은 윗면과 뒷면의 회로 간에 전기적 접촉을 위해 구멍 LDS 부분(65)이나 측면 LDS 부분(도 5의 66 참조)을 포함할 수 있으며, 층간 회로의 전기적 접촉을 위해 도료 도포 시의 마스킹된 영역을 통한 LDS 부분(도 6의 70 참조)이나 레이저 등을 이용해 형성된 도료 박리 영역을 통한 LDS 부분(도 7의 80 참조) 등을 포함할 수 있다. LDS 부분은 레이저 조사와 도금을 통해 금속화된 부분을 의미한다.

도 1a에서, 본 발명의 적층 회로 기판(100) 제작을 위하여, 먼저, LDS용 물질의 사출물 기판(10)을 준비하거나, 금속, 유리, 세라믹, 고무 기타 물질의 기판에 LDS용 도료를 도장한 기판(11)을 준비할 수 있다. LDS용 물질의 사출물 기판(10)은 레이저 조사에 의해 노출되는 금속 시드(Metal Seed)를 함유한 절연성 수지계 물질(예, PC 수지, PC/ABS 수지 등)일 수 있다. 또한, LDS용 도료는 레이저 조사에 의해 노출되는 금속 시드(Metal Seed)를 배합하여 제조한 절연성 도장 물질이다.

이와 같이 적층 회로 기판(100) 제작을 위한 기판(10/11)이 준비되면, 컴퓨터(예, 데스크탑 PC, 노트북 PC 등)는 소정의 프로그램에 따라 레이저 조사 장치를 제어하여 기판(10/11) 상에 조사함으로써 해당 부분에 금속 시드(Metal Seed)를 노출시켜 1층 회로 패턴(20)을 형성할 수 있고, 이후 전기도금이나 화학도금을 이용하여 금속 시드(Metal Seed)가 노출된 1층 회로 패턴(20) 형성 부분에 대해 도금을 통해 1층 회로를 형성할 수 있다. 이와 같은 LDS를 이용한 회로 패턴의 선폭이나 선간 간격은 0.1mm까지 정밀하게 가공이 가능하다.

다음에, 1층 회로가 형성된 기판 상에 위와 같은 LDS용 도료(30)를 도포(도장)한다. 이후 위와 같은 방법으로 레이저 조사에 의한 2층의 회로 패턴(40) 형성, 2층 회로 패턴(40)의 도금을 통해 2층 회로를 형성한다. 마찬가지로, 2층 회로가 형성된 기판 상에 위와 같은 LDS용 도료(50)를 도포(도장)하고, 이후 위와 같은 방법으로 레이저 조사에 의한 3층의 회로 패턴(60) 형성, 3층 회로 패턴(40)의 도금을 통해 3층 회로를 형성한다.

이와 같은 방법으로 레이저 조사에 의한 각층의 회로 패턴 형성, 각층 회로 패턴의 도금, 및 LDS용 도료 도포 과정을 반복하여 다층 회로를 형성한 적층 구조를 제작할 수 있으며, 최상부 회로에는 캐패시터, 인덕터, 저항 등 전자소자의 솔더링이나 SMT(Surface Mount)를 위한 패드(61)를 포함할 수 있다.

여기서, 기판(10/11)의 앞면에 회로 패턴들을 형성하여 적층 회로 구조를 제작하는 과정을 설명하였지만, 하기하는 바와 같이 기판(10/11)의 앞면 이외에 뒷면에도 같은 방법으로 회로 패턴들을 형성하여 적층 회로 구조를 제작할 수 있다.

또한, 위와 같은 각 층간 회로들의 접촉 불량을 방지하고, 벗겨지지 않도록하기 위하여, 각층의 회로 패턴 형성을 위해 도포되는 도료(30/50)는 25μm이상(예, 1000μm이하)의 두께로 도포되는 것이 바람직하다. 도료 도포 후 레이저 조사 시에 레이저의 강도(세기)나 조사 시간에 따라 도료의 두께가 얇아 지거나 벗겨질 수 있고, 이와 같이 도료가 벗겨지는 경우 회로의 층간 접촉이 발생할 수 있고 이로 인해 적층 회로의 치명적인 불량 원인이 될 수 있기 때문이다. 예를들어, 휴대폰과 같은 두께에 민감한 전자장치에 적용될 시에는 도료의 두께를 25μm이상 50μm이하로 적용하는 것이 바람직하다.

도 2는 본 발명의 일 실시예에 따른 적층 회로 기판에 전자소자의 솔더링이나 SMT를 설명하기 위한 도면이다.

적층 회로 기판(100)의 제작 시에 위에서 설명한 바와 같이, 최상부 회로에는 전자소자의 솔더링이나 SMT(Surface Mount)를 위한 패드(61)를 형성할 수 있으며, 패드(61)에 캐패시터, 인덕터, 저항 등 전자소자의 핀을 수동 납땜(Soldering) 또는 자동 납땜(SMT) 방식으로 결합시킬 수 있다.

이때 고내열성을 위하여, 금속, 유리, 세라믹, 기타 고내열성 물질의 기판에 LDS용 도료를 도장한 기판(11)을 사용할 수 있을 뿐만 아니라, LDS용 물질의 사출물 기판(10)으로서 고내열성의 수지를 이용할 수 있다. 고내열성 수지란 높은 온도에서도 변형이 가지 않도록 배합된 합성수지이다. 예를들어, SABIC社의 LDS 용 고내열성 PC수지인 UX08325를 이용하여 사출 후 이 사출물을 이용하여 LDS 회로를 제작하면, 해당 회로 위에는 납땜이 가능하다. 또한, 각층 회로를 위해 도포되는 도료 역시 고내열성 도료를 이용하여 회로를 제작할 수 있다. 예를들어 노루社 의 LDS용 고내열성 도료를 이용하여 도료 도포를 하면, 해당 회로 위에는 납땜이 가능하다.

도 3은 본 발명의 일 실시예에 따른 적층 회로 기판(100)에 포함된 윗면과 뒷면 회로 간에 전기적 접촉 방식의 일례를 설명하기 위한 도면이다. 여기서, 도 4의 각 층의 회로의 예시를 참조한다.

본 발명의 적층 회로 기판(100)은 윗면에 형성한 1층 이상의 회로와 뒷면에 형성한 1층 이상의 회로 간에 전기적 접촉을 위해 구멍 LDS 부분(65)을 포함할 수 있다.

윗면 회로(20, 40, 60)과 뒷면 회로(21 등)의 전기적 접촉에 의한 도통을 위하여, 예를 들어, 도 3과 같이, 구멍 LDS 부분(65)의 형성을 위해 사출물 기판(10)에 뒷면 방향에서 앞면 방향으로 미리 구배각(예, 중심선에 대하여 15도 ~ 30도)으로 넓어지는 구멍을 형성하고, 각 층의 회로를 형성한다.

즉, 먼저, 위와 같은 구멍을 가진 사출물 기판(10)에 뒷면 회로 패턴(21) 형성과 도금을 통해 뒷면 회로(들)를 형성한 후(뒷면 구멍 주위에 앞면 회로와 도통을 위한 뒷면 회로 부분이 포함됨), 앞면 1층 회로 구현시 뒷면 회로(들)과 도통을 위해 구멍 안쪽까지 레이저 조사와 도금으로 LDS 1층 회로를 구현하여준 후, 2층 도료(30) 도포 시 상기와 같은 구멍 부분에는 도료가 도포되지 않도록 소정의 마스크를 이용하여 마스킹한 후 도료를 도포한다. 2층 도료(30) 도포 후에는 마스크를 제거하고 레이저 조사와 도금으로 LDS 2층 회로를 구현한다. 이때 상기와 같은 구멍 부분에는 도료가 도포되지 않았으나 앞뒷면 1층 회로(20, 21)와 함께 도금된 부분이 있으므로 그 위에 중첩적으로 도금이 중첩되어 도통될 수 있다. 같은 방법으로 2층, 3층,..각층의 회로를 구현함으로써 구멍 안쪽으로 각층의 도금이 중첩되어 형성된 구멍 LDS 부분(65)이 형성되어, 구멍을 통한 모든층의 도통되는 회로를 구현할 수 있다. 이에 따라, 예를 들어, 도 4와 같이 구멍 LDS 부분(65)에 의해 윗면에 형성한 각층의 회로의 해당 부분(B2, B3, B4)와 뒷면에 형성한 회로의 해당 부분(B1) 간에 전기적으로 도통되도록 할 수 있게 된다. 다만, 각 층의 회로를 위한 도료 도포 시 구멍 안쪽까지 도포함으로써 해당 층 이후의 회로는 절연되어 도통되지 않게 할 수 있다.

여기서, 상기와 같은 구멍은 원활한 레이저 작업 및 회로 단선을 방지하기 위해서 미리 구배각(예, 중심선에 대하여 15도 ~ 30도)으로 넓어지는 구멍을 형성하되, 뒷면 쪽의 작은 구멍의 반지름(R)은 최소크기가 [수학식1]과 같이 결정될 수 있다.

[수학식1]

R = 중첩 적층수 * 각층 도금두께 * 150%

예를 들어, 진행 예정인 중첩 적층수가 4층이고, 각층 도금두께 15μm인 경우에, 반지름(R)은 4 * 15μm * 150% = 90μm 이상으로 계산될 수 있다. 그러나 양산성 및 수율을 고려하여 구멍의 반지름(R)은 크기는 200μm 이상으로 진행하는 것이 바람직하다.

도 5는 본 발명의 일 실시예에 따른 적층 회로 기판(100)에 포함된 윗면과 뒷면 회로 간에 전기적 접촉 방식의 다른 예를 설명하기 위한 도면이다. 도 5의 윗 부분에 본 발명의 적층 회로 기판(100)의 평면도와 사시도를 도시하였고, A-A' 부분에 대한 단면도를 그 아래에 도시하였다. A-A' 부분 단면도는 LDS용 물질의 사출물 기판(10)을 사용한 경우와, 금속, 유리, 세라믹, 고무 기타 물질의 기판에 LDS용 도료(12/30)를 도장한 기판(11)을 사용한 경우에 대하여 도시하였다.

위에서도 기술한 바와 같이, 기판(10/11) 앞면에 레이저 조사에 의한 각층의 회로 패턴(20, 40) 형성, 각층 회로 패턴의 도금, 및 LDS용 도료 도포(12/30)를 반복하여 기판(10/11)의 앞면에 적층 회로 구조가 포함되도록 제작할 수 있으며, 기판(10/11)의 앞면 이외에 뒷면에도 같은 방법으로 레이저 조사에 의한 각층의 회로 패턴(21, 41) 형성, 각층 회로 패턴의 도금, 및 LDS용 도료 도포(13/31)를 반복하여 기판(10/11)의 뒷면에 적층 회로 구조가 포함되도록 제작할 수 있다.

도 5와 같이, 본 발명의 적층 회로 기판(100)은 윗면에 형성한 1층 이상의 회로와 뒷면에 형성한 1층 이상의 회로 간에 전기적 접촉을 위해 측면 LDS 부분(66)을 포함할 수 있다.

윗면 회로(20, 40)과 뒷면 회로(21, 41)의 전기적 접촉에 의한 도통을 위하여, 예를 들어, 도 5와 같이, 기판(10/11)의 측면 LDS 부분(66)의 형성을 위해 기판(10/11)에 앞면 1층회로 패턴(20)과 뒷면 1층회로 패턴(21) 형성을 위한 레이저 조사 시에 측면 LDS 부분(66)이 될 측면 부분에도 레이저 조사를 수행하고 도금하여 앞뒷면 회로간에 전기적 도통이 이루어지는 선로를 형성할 수 있으며, 2층 이후의 앞뒷면 각층 회로 형성을 위한 LDS용 도료(30/31)를 도포 시에는 측면 LDS 부분(66)이 될 측면 부분에는 도료가 도포되지 않도록 소정의 마스크를 이용하여 마스킹한 후 도료를 앞뒷면에 도포한다. 앞뒷면 각층 도료 도포 후에는 마스크를 제거하고 레이저 조사와 도금으로 LDS 각층 회로를 구현한다. 이때 상기와 같은 측면 LDS 부분(66)이 될 측면 부분에는 도료가 도포되지 않았으나 1층 회로(20, 21)와 함께 도금된 부분이 있으므로 그 위에 중첩적으로 도금이 중첩되어 도통될 수 있다. 이와 같은 측면 LDS 부분(66)의 도금 형성을 통해 앞뒷면 모든층의 도통되는 회로를 구현할 수 있다. 다만, 각 층의 회로를 위한 도료 도포 시 측면 LDS 부분(66)이 될 측면 부분까지 도포함으로써 해당 층 이후의 회로는 절연되어 도통되지 않게 할 수 있다.

도 6은 본 발명의 일 실시예에 따른 적층 회로 기판(100)에 포함된 층간 회로 간에 전기적 접촉 방식의 또 다른 예(도료 도포 마스킹 방법)를 설명하기 위한 도면이다. 도 6의 윗 부분에 본 발명의 적층 회로 기판(100)의 평면도를 도시하였고, A-A' 부분에 대한 단면도를 그 아래에 도시하였다. A-A' 부분 단면도는 LDS용 물질의 사출물 기판(10)을 사용한 경우와, 금속, 유리, 세라믹, 고무 기타 물질의 기판에 LDS용 도료(12)를 도장한 기판(11)을 사용한 경우에 대하여 도시하였다.

위에서도 기술한 바와 같이, 기판(10/11)에 레이저 조사에 의한 각층의 회로 패턴(20, 40) 형성, 각층 회로 패턴의 도금, 및 LDS용 도료 도포(12/30)를 반복하여 기판(10/11) 상에 적층 회로 구조가 포함되도록 제작할 수 있다.

도 6과 같이, 본 발명의 적층 회로 기판(100)은 층간 회로의 전기적 접촉을 위해 도료 도포 시의 마스킹된 영역을 통한 LDS 부분(70)을 포함할 수 있다.

예를 들어, 비아 홀과 유사하게 LDS용 도료에 의한 절연체 양측의 일부 층간 회로 또는 모든 층의 회로를 도통시키기 위하여, 각 층의 LDS용 도료 도포 시 소정의 마스크를 이용해 마스킹 영역(예, 지름 1mm² 이상 넓은 공간)에 도료가 도포되지 않도록 도료를 도포하고 해당 영역에 대한 레이저 조사와 도금을 통하여 층간 도금을 중첩시기는 방식을 이용할 수 있다.

도 7은 본 발명의 일 실시예에 따른 적층 회로 기판(100)에 포함된 층간 회로 간에 전기적 접촉 방식의 또 다른 예(레이저 박리 방법)를 설명하기 위한 도면이다. 도 7의 윗 부분에 본 발명의 적층 회로 기판(100)의 평면도를 도시하였고, A-A' 부분에 대한 단면도를 그 아래에 도시하였다. A-A' 부분 단면도는 LDS용 물질의 사출물 기판(10)을 사용한 경우와, 금속, 유리, 세라믹, 고무 기타 물질의 기판에 LDS용 도료(12)를 도장한 기판(11)을 사용한 경우에 대하여 도시하였다.

도 7과 같이, 본 발명의 적층 회로 기판(100)은 층간 회로의 전기적 접촉을 위해 레이저, 천공기, 송곳. 칼, 알코올, 화학약물 등을 이용해 형성된 도료 박리 영역을 통한 LDS 부분(80)을 포함할 수 있다.

예를 들어, 비아 홀과 유사하게 LDS용 도료에 의한 절연체 양측의 일부 층간 회로 또는 모든 층의 회로를 도통시키기 위하여, 각 층 회로(예, 1층 회로)의 도금(회로 형성) 실시 후 다음 층 회로(예, 2층 회로)를 위한 LDS용 도료를 도포하기 전에, 도통 대상 영역(예, 지름 1mm² 이하 좁은 공간)에 대하여 레이저, 천공기, 송곳. 칼, 알코올, 화학약물 등을 이용해 하부층의 회로 금속이 드러날 때까지 이전층의 도료를 박리(제거)한다. 이후 다음 층 회로(예, 2층 회로)를 위한 LDS용 도료를 도포한 후 해당 해당 층 회로 패턴 형성을 위한 레이저 조사 시에 도료 박리 영역을 함께 레이저 조사하고 도금을 실시하여 도금이 중첩되도록함으로써 층간 도통이 이루어지도록 할 수 있다. 이와 같은 방법으로 회로 구현시 레이저의 정밀함을 이용하여 도통이 필요한 공간을 100 μm 이하로도 구현이 가능하다. 이와 같은 방법으로도 모든 층을 도통할 수 있으며, 필요한 층을 선택하여 도통시켜 주는 것도 가능하다.

상술한 바와 같이, 본 발명에 따른 적층 회로 기판(100)은, LDS 공법을 이용하여 평면이나 곡면 형상인 사출물, 금속제품, 유리, 세라믹, 고무 기타 물질 위에 단층부터 다층 구조의 회로를 형성하는 방법을 제공함으로써, 기존 PCB 또는 F-PCB 기판으로 구현하지 못하는 3차원 자유 곡면 등의 형상에도 적층 회로를 손쉽게 제작할 수 있다. 또한, 곡면, 평면, 또는 곡면과 평면이 연결된 면 등에 적층 회로가 필요한 다양한 전자회로 응용제품, 예를 들어, MRI 코일, 터치 센서 회로, LED 모듈, 안테나, 스피커, 기타 전자기기의 전자회로기판의 제작에 손쉽게 적용될 수 있으며, 본 발명의 LDS 적층 회로 제작을 위한 기판으로서 고내열성 사출물, 금속 등을 이용함으로써, 캐패시터, 인덕터, 저항 등 전자소자의 솔더링이나 SMT(Surface Mount)가 가능하다. 그리고, 본 발명의 LDS 적층 회로 제작을 위한 사출물, 금속제품, 유리, 세라믹, 고무 기타 물질로 이루어진 기판에 형성한 구멍이나 측면 LDS를 이용하여 기판의 윗면과 뒷면 회로 패턴 간에 전기적 접촉이 가능하며, 이외에도 회로 패턴 층간의 전기적 접촉을 위하여 도료 도포 시의 마스킹이나 레이저 등을 이용한 박리 방법을 이용할 수 있다.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

LDS용 물질의 사출물 기판(10)
LDS용 도료를 도장한 기판(11)
패드(61)
도료 도포 시의 마스킹된 영역을 통한 LDS 부분(70)
도료 박리 영역을 통한 LDS 부분(80)

Claims

LDS(Laser Direct Structuring) 공법을 이용한 적층 회로에 있어서,
LDS용 물질의 자유 곡면을 포함하는 사출물 기판 또는 다른 물질의 자유 곡면을 포함하는 기판에 LDS용 도료를 도장한 기판에, 레이저 조사에 의한 각층의 회로 패턴 형성, 각층 회로 패턴의 도금, 및 LDS용 도료 도포 과정을 반복하여 형성한 다층 회로;
전자소자의 결합을 위해 상기 다층 회로의 최상부 회로에 포함된 패드;
상기 다층 회로의 층간 회로의 전기적 접촉을 위해, 도료 도포 시에 마스킹된 영역을 통해 형성된 LDS 부분, 또는 도료 도포 전에 이전층의 도료 박리 영역을 통해 형성된 LDS 부분; 및
상기 기판의 윗면에 형성된 다층 회로와 뒷면에 형성한 적어도 1층 회로 간에 전기적 접촉을 위해, 상기 기판에 미리 형성한 구배각이 있는 구멍, 및 도료 도포 시에 상기 구멍 부분을 마스킹한 후 상기 구멍 부분이 매립되지 않게 도금 과정에 의해 다층 회로의 각 층의 도금이 중첩되어 형성된 구멍 LDS 부분을 포함하며,
상기 도료 도포 시 도료의 두께는 25μm 이상 50μm 이하로 되며,
상기 구멍의 뒷면 쪽 반지름(R)은 최소크기가 R = 중첩 적층수 * 각층 도금두께 * 1.5에 의해 결정된 것을 특징으로 하는 LDS 공법을 이용한 적층 회로.
삭제
삭제
제1항에 있어서,
상기 다른 물질의 기판은 금속, 유리, 세라믹, 또는 고무 기판을 포함하는 것을 특징으로 하는 LDS 공법을 이용한 적층 회로.
제1항에 있어서,
상기 도료 박리는, 레이저, 천공기, 송곳. 칼, 알코올, 또는 화학약물을 이용하여 이루어지는 것을 특징으로 하는 LDS 공법을 이용한 적층 회로.
삭제
LDS(Laser Direct Structuring) 공법을 이용한 적층 회로 제작 방법에 있어서,
LDS용 물질의 자유 곡면을 포함하는 사출물 기판 또는 다른 물질의 자유 곡면을 포함하는 기판에 LDS용 도료를 도장한 기판에, 레이저 조사에 의한 각층의 회로 패턴 형성, 각층 회로 패턴의 도금, 및 LDS용 도료 도포 과정을 반복하여 다층 회로를 형성하는 단계를 포함하고,
상기 다층 회로를 형성하는 단계는,
전자소자의 결합을 위해 상기 다층 회로의 최상부 회로에 패드를 형성하는 단계;
상기 다층 회로의 층간 회로의 전기적 접촉을 위해, 도료 도포 시에 마스킹된 영역을 통한 LDS 부분을 형성하거나, 또는 도료 도포 전에 이전층의 도료 박리 영역을 통한 LDS 부분을 형성하는 단계; 및
상기 기판의 윗면에 형성된 다층 회로와 뒷면에 형성한 적어도 1층 회로 간에 전기적 접촉을 위해, 상기 기판에 미리 구배각이 있는 구멍을 형성하고, 도료 도포 시에 상기 구멍 부분을 마스킹한 후 상기 구멍 부분이 매립되지 않게 도금 과정에 의해 다층 회로의 각 층의 도금이 중첩되어 형성되도록 구멍 LDS 부분을 형성하는 단계를 포함하며,
상기 도료 도포 시 도료의 두께는 25μm 이상 50μm 이하로 되며,
상기 구멍의 뒷면 쪽 반지름(R)은 최소크기가 R = 중첩 적층수 * 각층 도금두께 * 1.5에 의해 결정된 것을 특징으로 하는 LDS 공법을 이용한 적층 회로 제작 방법.
삭제
삭제