KR101746011B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR101746011B1
KR101746011B1 KR1020100070588A KR20100070588A KR101746011B1 KR 101746011 B1 KR101746011 B1 KR 101746011B1 KR 1020100070588 A KR1020100070588 A KR 1020100070588A KR 20100070588 A KR20100070588 A KR 20100070588A KR 101746011 B1 KR101746011 B1 KR 101746011B1
Authority
KR
South Korea
Prior art keywords
layer
channel
light emitting
region
disposed
Prior art date
Application number
KR1020100070588A
Other languages
Korean (ko)
Other versions
KR20120009827A (en
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100070588A priority Critical patent/KR101746011B1/en
Publication of KR20120009827A publication Critical patent/KR20120009827A/en
Application granted granted Critical
Publication of KR101746011B1 publication Critical patent/KR101746011B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Abstract

실시 예에 따른 발광소자는 발광구조물과 채널층 사이의 결합력을 증가시키기 용이한 구조를 갖도록, 실시 예는, 지지기판, 상기 지지기판 상에 배치된 반사막,상기 반사막 상에 배치된 전극층, 상기 반사막 및 상기 전극층 중 적어도 하나의 외주부 측면과 접하도록 배치된 채널층 및 상기 전극층 및 상기 채널층 상에 배치되며, 제1, 2 반도체층 및 상기 제1, 2 반도체층 사이에 활성층을 포함하는 발광구조물을 포함하고, 상기 제2 반도체층은, 상기 전극층과 접하는 제1 영역 및 상기 제1 영역의 둘레를 감싸며, 상기 채널층과 접하는 제2 영역을 포함하고, 상기 채널층은, 상기 제2 영역에 배치되는 채널 및 상기 채널의 상부에서 상기 제2 영역의 내측으로 돌출되는 채널돌기를 포함하는 발광소자에 관한 것이다.The light emitting device according to the embodiment may include a support substrate, a reflection film disposed on the support substrate, an electrode layer disposed on the reflection film, And a channel layer disposed in contact with an outer peripheral side surface of at least one of the electrode layers, and a light emitting structure disposed on the electrode layer and the channel layer, the first and second semiconductor layers and the light emitting structure including an active layer between the first and second semiconductor layers Wherein the second semiconductor layer includes a first region in contact with the electrode layer and a second region surrounding the first region and in contact with the channel layer, And a channel protrusion protruding toward the inside of the second region at an upper portion of the channel.

Description

발광소자{Light emitting device}[0001]

실시 예는 발광소자에 관한 것으로서, 더욱 상세하게는 발광구조물과 채널층 사이의 결합력을 증가시키기 용이한 구조를 갖는 발광소자에 관한 것이다.The present invention relates to a light emitting device, and more particularly, to a light emitting device having a structure that facilitates increasing a bonding force between a light emitting structure and a channel layer.

발광소자의 대표적인 LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.A typical LED (Light Emitting Diode) of a light emitting device converts an electric signal into an infrared ray, a visible ray or a light using the characteristics of a compound semiconductor. The LED is used for home electric appliances, remote controllers, display boards, And the use area of the LED gradually becomes wider.

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.In general, miniaturized LEDs are made of a surface mounting device for mounting directly on a PCB (Printed Circuit Board) substrate, and an LED lamp used as a display device is also being developed as a surface mounting device type . Such a surface mount device can replace a conventional simple lighting lamp, which is used for a lighting indicator for various colors, a character indicator, an image indicator, and the like.

이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다.As the use area of the LED is widened as described above, it is important to increase the luminance of the LED as the brightness required for a lamp used in daily life and a lamp for a structural signal is increased.

실시 예의 목적은, 발광구조물과 채널층 사이의 결합력을 증가시키기 용이한 구조를 갖는 발광소자를 제공함에 있다.It is an object of the present invention to provide a light emitting device having a structure that can easily increase a bonding force between a light emitting structure and a channel layer.

실시 예에 따른 발광소자는, 지지기판, 상기 지지기판 상에 배치된 반사막,상기 반사막 상에 배치된 전극층, 상기 반사막 및 상기 전극층 중 적어도 하나의 외주부 측면과 접하도록 배치된 채널층 및 상기 전극층 및 상기 채널층 상에 배치되며, 제1, 2 반도체층 및 상기 제1, 2 반도체층 사이에 활성층을 포함하는 발광구조물을 포함하고, 상기 제2 반도체층은, 상기 전극층과 접하는 제1 영역 및 상기 제1 영역의 둘레를 감싸며, 상기 채널층과 접하는 제2 영역을 포함하고, 상기 채널층은, 상기 제2 영역에 배치되는 채널 및 상기 채널의 상부에서 상기 제2 영역의 내측으로 돌출되는 채널돌기를 포함한다.A light emitting device according to an embodiment includes a support substrate, a reflection layer disposed on the support substrate, an electrode layer disposed on the reflection layer, a channel layer disposed in contact with an outer peripheral side surface of at least one of the reflection layer and the electrode layer, And a light emitting structure disposed on the channel layer and including first and second semiconductor layers and an active layer between the first and second semiconductor layers, wherein the second semiconductor layer includes a first region in contact with the electrode layer, And a second region surrounding the first region and in contact with the channel layer, wherein the channel layer has a channel disposed in the second region and a channel projection projecting inward of the second region at an upper portion of the channel, .

실시 예에 따른 발광소자는, 발광구조물 방향으로 돌출된 채널돌기를 포함하는 채널층을 형성함으로써, 발광구조물과 채널층 사이의 접촉면적을 증가시킬 수 있어 발광구조물과 채널층 사이의 결합력이 증가되어 박리 현상을 방지할 수 있으며, 이에 따라 신뢰성 확보가 용이한 이점이 있다.The light emitting device according to the embodiment can increase the contact area between the light emitting structure and the channel layer and increase the bonding force between the light emitting structure and the channel layer by forming a channel layer including channel protrusions protruding in the direction of the light emitting structure The peeling phenomenon can be prevented, and reliability can be easily secured.

도 1은 실시예에 따른 발광소자의 구조를 도시한 단면도이다.
도 2는 도 1에 나타낸 채널층에 대한 복수의 실시 예를 나타내는 확대도이다.
도 3 내지 도 9는 도 1에 나타낸 발광 다이오드의 제조방법을 나타낸 순서도이다.1 is a cross-sectional view illustrating a structure of a light emitting device according to an embodiment.
2 is an enlarged view showing a plurality of embodiments of the channel layer shown in Fig.
FIGS. 3 to 9 are flowcharts showing a manufacturing method of the light emitting diode shown in FIG.

실시 예에 대한 설명에 앞서, 실시 예에서 언급하는 각 층(막), 영역, 패턴, 또는 구조물들의 기판, 각 층(막) 영역, 패드, 또는 패턴들의 "위(on)", "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와, "아래(under)"는 직접(directly)", 또는 "다른 층을 개재하여(indirectly)" 형성되는 모든것을 포함한다. 또한, 각 층의 위, 또는 아래에 대한 기준은 도면을 기준으로 설명한다.Before describing the embodiments, it is to be understood that the terms "on "," below ", " on "quot;, " on ", and " under " includes everything that is "directly" or "indirectly formed" In addition, the criteria for above or below each layer will be described with reference to the drawings.

도면에서, 각 층의 두께나 크기는 설명의 편의, 및 명확성을 위하여 과장되거나, 생략되거나, 또는 개략적으로 도시되었다. 따라서, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness and size of each layer are exaggerated, omitted, or schematically illustrated for convenience and clarity. Therefore, the size of each component does not entirely reflect the actual size.

또한, 실시 예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.Further, the angle and direction mentioned in the description of the structure of the light emitting device in the embodiment are based on those shown in the drawings. In the description of the structure of the light emitting device in the specification, reference points and positional relationship with respect to angles are not explicitly referred to, refer to the related drawings.

도 1은 실시 예에 따른 발광소자의 구조를 나타내는 단면도이다.1 is a cross-sectional view showing a structure of a light emitting device according to an embodiment.

도 1을 참조하면, 발광소자(100)는 지지기판(110), 지지기판(110) 상에 배치되는 반사막(120), 반사막(120) 상에 배치되는 전극층(130), 반사막(120)과 전극층(130) 중 적어도 하나의 외주부 측면에 접하는 채널층(140) 및 채널층(140)과 전극층(130) 상에 배치되는 발광구조물(150)을 포함할 수 있다.1, the light emitting device 100 includes a support substrate 110, a reflective layer 120 disposed on the support substrate 110, an electrode layer 130 disposed on the reflective layer 120, a reflective layer 120, And a channel layer 140 and a light emitting structure 150 disposed on the electrode layer 130. The channel layer 140 and the channel layer 140 are in contact with at least one outer peripheral side surface of the electrode layer 130.

지지기판(110)은 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 지지기판(110)은 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.The support substrate 110 may be formed using a material having a high thermal conductivity, or may be formed of a conductive material, such as a metal material or a conductive ceramic. The support substrate 110 may be formed of a single layer, and may be formed of a double structure or a multiple structure.

실시 예에서, 지지기판(110)은 전도성을 갖는 것으로 설명하나, 전도성을 갖지 않을 수도 있으며, 이에 한정을 두지 않는다.In an embodiment, the support substrate 110 is described as having conductivity, but may not be conductive, but is not limited thereto.

즉, 지지기판(110)은 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 탄탈(Ta), 은(Ag), 백금(Pt), 크롬(Cr) 중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다.That is, the support substrate 110 is formed of a metal such as gold (Au), nickel (Ni), tungsten (W), molybdenum (Mo), copper (Cu), aluminum (Al), tantalum (Ta) Pt, and chromium (Cr), or may be formed of two or more alloys, or two or more different materials may be laminated.

이와 같은 지지기판(110)은 발광소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광소자(100)의 열적 안정성을 향상시킬 수 있다.The support substrate 110 facilitates the emission of heat generated in the light emitting device 100, thereby improving the thermal stability of the light emitting device 100.

지지기판(110) 상에는 버퍼층(111)이 적층될 수 있으며, 이에 버퍼층(111)은 전극층(130)과 채널층(140)이 대기중에 노출되는 것을 방지하고, 전류 인가중에 전극층(130)의 원자가 전기장에 의해 이동하는 일렉트로마이그레이션(electromigration) 현상을 최소화하기 위해 형성한다. 또한, 버퍼층(111)은 하부 물질과의 접착력이 우수한 금속 물질을 이용하여 형성하고, 버퍼층(111) 상부에 확산 방지막(미도시)을 더 형성할 수 있다. The buffer layer 111 prevents the electrode layer 130 and the channel layer 140 from being exposed to the atmosphere and prevents the valence of the electrode layer 130 To minimize the electromigration phenomenon caused by the electric field. Also, the buffer layer 111 may be formed using a metal material having excellent adhesion to the lower material, and a diffusion barrier layer (not shown) may be further formed on the buffer layer 111.

버퍼층(111)으로 이용되는 접착력이 우수한 금속 물질로는 인듐(In), 주석(Sn), 은(Ag), 니오브(Nb), 니켈(Ni), 알루미늄(Au), 구리(Cu) 중 적어도 하나이며, 상기 확산 방지막은 백금(Pt), 팔라듐(Pd), 텅스텐(W), 니켈(Ni), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 하프늄(Hf), 지르코늄(Zr), 니오브(Nb), 바나듐(V) 중 적어도 하나 또는 둘 이상의 합금을 이용할 수 있다. 따라서, 버퍼층(111)은 단층 또는 다층 구조로 형성할 수 있다.As a metal material having an excellent adhesive force used for the buffer layer 111, at least one of indium (In), tin (Sn), silver (Ag), niobium (Nb), nickel (Ni), aluminum (Au) Wherein the diffusion barrier layer is formed of at least one selected from the group consisting of Pt, Pd, W, Ni, Ru, Mo, Ir, Rh, ), Hafnium (Hf), zirconium (Zr), niobium (Nb), and vanadium (V). Therefore, the buffer layer 111 can be formed as a single layer or a multilayer structure.

전극층(130)은 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb), 지르코늄(Zr), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide), 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 어느 하나 또는 이들의 합금 형태로 이용할 수 있다.The electrode layer 130 may be formed of at least one selected from the group consisting of Ni, Pt, Ru, Ir, Rh, Ta, Mo, (Ti), tungsten (W), copper (Cu), chromium (Cr), palladium (Pd), vanadium (V), cobalt (Co), niobium (Nb), zirconium (Zr), indium tin oxide , Aluminum zinc oxide (AZO), indium zinc oxide (IZO), or an alloy thereof.

한편, 반사막(120)과 전극층(130)은 동일한 폭을 가지고 형성될 수 있으며, 후술하는 바와 같이 반사막(120)과 전극층(130)은 동시 소성 과정을 거쳐 형성되기 때문에 접합력이 우수할 수 있다.The reflective layer 120 and the electrode layer 130 may be formed to have the same width. Since the reflective layer 120 and the electrode layer 130 are formed through a simultaneous firing process as described below, the bonding strength may be excellent.

도 1에 나타낸 바와 같이, 반사막(120)과 전극층(130)은 폭 및 길이가 동일한 것으로 설명하지만, 폭 및 길이 중 적어도 하나가 상이할 수 있으며 이에 한정을 두지 않는다.As shown in FIG. 1, the reflective layer 120 and the electrode layer 130 are described as having the same width and length. However, at least one of the width and the length may be different, but is not limited thereto.

이때, 반사막(120) 및 전극층(130)의 외주부 측면에는 채널층(140)이 접하게 형성될 수 있으며, 채널층(140)은 동시 소성되어 형성된 반사막(120)과 전극층(130)을 드라이에칭(Dry etching)하는 경우 발광구조물(150)까지 에칭되는 것을 방지하는 역할을 한다.At this time, the channel layer 140 may be in contact with the outer peripheral side surfaces of the reflective layer 120 and the electrode layer 130. The channel layer 140 may be formed by co-firing the reflective layer 120 and the electrode layer 130, Dry etching) to prevent the etching to the light emitting structure 150.

여기서, 채널층(140)은 금속물질 및 절연물질 중 적어도 하나를 포함할 수 있으며, 상기 금속물질인 경우에는 전극층(130)을 이루는 물질보다 전기 전도성이 낮은 물질을 사용하여, 전극층(130)에 인가되는 전원이 채널층(140)으로 인가되지 않도록 할 수 있다.Here, the channel layer 140 may include at least one of a metal material and an insulating material. In the case of the metal material, the channel layer 140 may be formed of a material having a lower electrical conductivity than that of the electrode layer 130, So that the applied power is not applied to the channel layer 140.

이러한, 채널층(140)은 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir) 및 텅스텐(W) 중 적어도 하나를 포함하거나, 또는 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4) 및 산화티탄(TiOx) 중 적어도 하나를 포함하거나, 또는 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있다.The channel layer 140 may include at least one of titanium (Ti), nickel (Ni), platinum (Pt), lead (Pb), rhodium (Rh), iridium (Ir), and tungsten (ITO), aluminum (Al), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ) and titanium oxide And may include at least one of zinc oxide (AZO) and indium zinc oxide (IZO).

여기서, 채널층(140)은 버퍼층(111) 상에 배치되며 반사막(120) 및 전극층(130)의 외주면 측면에 접하는 채널(141) 및 채널(141)에서 제2 반도체층(153)의 내측으로 돌출되는 채널돌기(142)를 포함할 수 있다.The channel layer 140 is disposed on the buffer layer 111 and extends in the channel 141 and the inner side of the second semiconductor layer 153 from the channel 141 and the channel 141 that are in contact with the outer surface of the reflective layer 120 and the electrode layer 130, And may include protruding channel protrusions 142.

이때, 채널층(140)은 금속물질 또는 절연물질을 모두 포함하여 복수 층을 이룰수 있다.At this time, the channel layer 140 may include a plurality of layers including a metal material or an insulating material.

다시 말하면, 채널(141)과 채널돌기(142)는 금속물질로 이루어질수 있으며, 활성층(152)과의 단락을 회피하기 위하여 채널돌기(142)의 상측에 절연물질이 배치될 수 있으며, 채널돌기(142)는 금속물질과 절연물질이 복수 층을 이룰 수 있다.In other words, the channel 141 and the channel protrusion 142 may be made of a metal material, and an insulating material may be disposed above the channel protrusion 142 to avoid a short circuit with the active layer 152, 142 may have a plurality of layers of metallic material and insulating material.

발광구조물(150)은 전극층(130) 및 채널층(140)에 접하며, 제1 반도체층(151), 활성층(152) 및 제2 반도체층(153)을 포함할 수 있고, 제1 반도체층(151)과 제2 반도체층(153) 사이에 활성층(152)이 개재된 구성으로 이루어질 수 있다.The light emitting structure 150 is in contact with the electrode layer 130 and the channel layer 140 and may include a first semiconductor layer 151, an active layer 152 and a second semiconductor layer 153, 151 and the second semiconductor layer 153 interposed therebetween.

제1 반도체층(151)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 GaN층, AlGaN층, InGAN층 등과 같은 GaN계 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트가 도핑될 수 있다.The first semiconductor layer 151 may be formed of an n-type semiconductor layer, and the n-type semiconductor layer may be formed of any one of a GaN compound semiconductor such as a GaN layer, an AlGaN layer, and an InGAN layer, and an n-type dopant may be doped .

한편, 제1 반도체층(151) 상부에는 니켈(Ni) 등으로 전극패드(160)가 형성될 수 있고, 전극패드(160)가 형성되지 않은 제1 반도체층(151)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 광 추출효율을 향상시키기 위한 요철(158)을 형성해 줄 수 있다.An electrode pad 160 may be formed on the first semiconductor layer 151 with nickel or the like and a portion of the surface of the first semiconductor layer 151 on which the electrode pad 160 is not formed, The irregularities 158 for improving the light extraction efficiency can be formed on the region by a predetermined etching method.

여기서, 전극패드(160)는 요철(158)이 형성되지 않는 평탄한 면에 형성된 것으로 설명하나, 요철(158)이 형성된 상부면에 형성될 수 있으며 이에 한정을 두지 않는다.Here, the electrode pad 160 is formed on a flat surface where the concavities and convexities 158 are not formed. However, the electrode pad 160 may be formed on the top surface on which the concave and convex protrusions 158 are formed.

제1 반도체층(151)의 아래에는 활성층(152)이 형성될 수 있다. 활성층(152)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.The active layer 152 may be formed under the first semiconductor layer 151. The active layer 152 is a region where electrons and holes are recombined. As the electrons and the holes recombine, the active layer 152 transits to a low energy level and can generate light having a wavelength corresponding thereto.

활성층(152)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well)로 형성될 수 있다. The active layer 152 may be formed of, for example, a semiconductor material having a composition formula of InxAlyGa1-x-yN (0? X? 1, 0? Y? 1, 0? X + y? A quantum well structure or a multi quantum well (MQW) structure.

따라서, 더 많은 전자가 양자우물층의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다. Therefore, more electrons are collected at the lower energy level of the quantum well layer, and as a result, the recombination probability of electrons and holes is increased, and the luminous efficiency can be improved. It may also include a quantum wire structure or a quantum dot structure.

활성층(152) 아래에는 제2 반도체층(153)이 형성될 수 있다. 제2 반도체층(153)은 p형 반도체층으로 구현되어, 활성층(152)에 정공을 주입할 수 있다. 예를 들어 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.A second semiconductor layer 153 may be formed under the active layer 152. The second semiconductor layer 153 is formed of a p-type semiconductor layer, and holes can be injected into the active layer 152. For example, the p-type semiconductor layer may be a semiconductor material having a composition formula of InxAlyGa1-x-yN (0? X? 1, 0? Y? 1, 0? X + y? 1), for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN and the like, and p-type dopants such as Mg, Zn, Ca, Sr, and Ba can be doped.

이때, 제2 반도체층(153)은 전극층(130)과 접하는 제1 영역(미도시) 및 상기 제1 영역의 둘레를 감싸며, 채널층(140)과 접하는 제2 영역(미도시)으로 구분될 수 있다.The second semiconductor layer 153 is divided into a first region (not shown) in contact with the electrode layer 130 and a second region (not shown) surrounding the first region and in contact with the channel layer 140 .

다시 말하면, 채널층(140)의 채널(141)은 상기 제2 영역에 배치되며, 채널돌기(142)는 상기 제2 영역 내에서 제2 반도체층(153) 내측으로 오목하게 패인 홈에 삽입된다.In other words, the channel 141 of the channel layer 140 is disposed in the second region, and the channel protrusion 142 is inserted into the concave groove recessed inside the second semiconductor layer 153 in the second region .

또한 제2 반도체층(153)의 아래에는 제3 반도체층(미도시)을 형성할 수도 있다. 여기서 제3 반도체층은 n형 반도체층으로 구현될 수 있다. A third semiconductor layer (not shown) may be formed under the second semiconductor layer 153. Here, the third semiconductor layer may be implemented as an n-type semiconductor layer.

한편, 상술한 제1 반도체층(151), 활성층(152) 및 제2 반도체층(153)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 151, the active layer 152 and the second semiconductor layer 153 may be formed by metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), plasma May be formed by a method such as chemical vapor deposition (PECVD), molecular beam epitaxy (MBE), hydride vapor phase epitaxy (HVPE), sputtering, or the like But is not limited thereto.

또한, 상술한 바와는 달리 실시예에서 제1 반도체층(151)이 p형 반도체층으로 구현되고, 제2 반도체층(153)이 n형 반도체층으로 구현될 수 있으며, 이에 한정하지 않는다.In addition, the first semiconductor layer 151 may be formed as a p-type semiconductor layer and the second semiconductor layer 153 may be formed as an n-type semiconductor layer, but the present invention is not limited thereto.

다시 도 1을 참조하면, 발광 구조물(150)의 측면에는 보호층(170)이 형성될 수 있다. 보호층(170)은 산화 실리콘(SiO2), 질화 실리콘(Si3N4) 등의 절연성 물질을 이용하여 형성할 수 있으며, 발광 구조물(150)과 수직적으로 중첩되지 않는 채널층(140)의 상부로부터 발광 구조물(150)의 측면을 따라 제1 반도체층(151)의 상부 일부까지 형성될 수 있다.Referring again to FIG. 1, a protective layer 170 may be formed on a side surface of the light emitting structure 150. The passivation layer 170 may be formed using an insulating material such as silicon oxide (SiO2) or silicon nitride (Si3N4), and may be formed from an upper portion of the channel layer 140 that does not vertically overlap the light emitting structure 150. [ The first semiconductor layer 151 and the second semiconductor layer 151 may be formed of the same material.

도 2는 도 1에 나타낸 채널층에 대한 복수의 실시 예를 나타내는 확대도이다.2 is an enlarged view showing a plurality of embodiments of the channel layer shown in Fig.

도 2(a)에 나타낸 채널층(140)은 채널(141) 및 제1, 2 채널돌기(142_1, 142_2)를 포함하는 채널돌기(142)를 포함할 수 있다.The channel layer 140 shown in FIG. 2 (a) may include a channel protrusion 142 including a channel 141 and first and second channel protrusions 142_1 and 142_2.

여기서, 제1, 2 채널돌기(142_1, 142_2)는 동일한 폭(d1) 및 돌출길이(h1)로 돌출되어, 제2 반도체층(153)에 형성된 홈에 삽입될 수 있으며, 상기 홈은 채널돌기(142)와 동일한 형상을 갖도록 형성될 것이다.The first and second channel protrusions 142_1 and 142_2 protrude with the same width d1 and the protrusion length h1 and can be inserted into the groove formed in the second semiconductor layer 153, As shown in FIG.

도 2(b)에 나타낸 채널층(140)의 제1, 2 채널돌기(142_1, 142_2)는 서로 다른 폭(d1, d2)으로 형성되며, 동일한 돌출길이(h1)으로 형성됨을 알 수 있다.The first and second channel protrusions 142_1 and 142_2 of the channel layer 140 shown in FIG. 2B are formed to have different widths d1 and d2 and are formed to have the same protrusion length h1.

도 2(c)에 나타낸 채널층(140)의 제1, 2 채널돌기(142_1, 142_2)는 동일한 폭(d1) 및 서로 다른 길이(h1, h2)로 형성됨을 알 수 있다.The first and second channel protrusions 142_1 and 142_2 of the channel layer 140 shown in FIG. 2C are formed to have the same width d1 and different lengths h1 and h2.

도 2(d)에 나타낸 채널층(140)의 제1, 2 채널돌기(142_1, 142_2)는 사다리꼴 형상을 갖으며, 하부폭(d1)과 상부폭(d3)를 갖으며, 동일한 돌출길이(h1)로 형성됨을 알 수 있다. The first and second channel protrusions 142_1 and 142_2 of the channel layer 140 shown in FIG. 2 (d) have a trapezoidal shape, a lower width d1 and an upper width d3, h1).

여기서, 도 2(d)에 나타낸 제1, 2 채널돌기(142_1, 142_2)는 하부폭(d1)이 상부폭(d3) 보다 크게 형성될 수 있으며, 이와 반대의 경우도 있을 수 있을 것이다.Here, the first and second channel protrusions 142_1 and 142_2 shown in FIG. 2 (d) may have a bottom width d1 greater than the top width d3, and vice versa.

도 2(e)에 나타낸 채널층(140)의 제1, 2 채널돌기(142_1, 142_2)는 하부폭(d1)과 상부폭(d3)로 형성되며, 양측 모서리 중 적어도 하나에 곡률을 형성할 수 있으며, 동일한 길이(h1)로 형성됨을 알 수 있다.The first and second channel protrusions 142_1 and 142_2 of the channel layer 140 shown in FIG. 2 (e) are formed with a lower width d1 and an upper width d3, and curvatures are formed in at least one of the two side edges And is formed to have the same length h1.

즉, 도 2에 나타낸 채널층(140)의 제1, 2 채널돌기(142_1, 142_2)는 서로 동일한 형상일 수 있으며, 서로 다른 형상일 수 있으며, 하부폭과 상부폭이 서로 다르게 형성될 수 있을 것이며, 이에 한정을 두지 않는다.That is, the first and second channel protrusions 142_1 and 142_2 of the channel layer 140 shown in FIG. 2 may have the same shape or different shapes, and the lower width and the upper width may be different from each other And is not limited thereto.

여기서, 제1, 2 채널돌기(142_1, 142_2) 각각은 상기 제2 영역 내에 삽입되어 폐루프를 형성할 수 있거나, 또는 상기 제2 영역 내에 삽입되며, 소정의 이격거리로 이격배치되고 격자패턴을 형성할 수 있으며 이에 한정을 두지 않는다.Here, each of the first and second channel protrusions 142_1 and 142_2 may be inserted in the second region to form a closed loop, or may be inserted in the second region, spaced apart by a predetermined distance, But is not limited thereto.

다시 말하면, 채널층(140)과 제2 반도체층(153) 사이의 접촉면적을 증가시킬 수 있는 형상으로 채널돌기(142)가 형성됨을 알 수 있을 것이며, 도 2에 나타낸 채널돌기(142)의 형상 외에 다른 형상들도 가능할 것이며, 이에 한정을 두지 않는다.In other words, it can be seen that the channel protrusion 142 is formed in such a shape as to increase the contact area between the channel layer 140 and the second semiconductor layer 153, and the channel protrusion 142 shown in FIG. 2 Other shapes than the shape may be possible, but not limited thereto.

도 3 내지 도 9는 도 1에 나타낸 발광소자의 제조방법을 나타낸 순서도이다.FIGS. 3 to 9 are flowcharts showing the method of manufacturing the light emitting device shown in FIG.

도 3을 참조하면, 분리용 기판(101) 상에 발광구조물(150)을 형성한다.Referring to FIG. 3, a light emitting structure 150 is formed on a separation substrate 101.

분리용 기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 도면에 나타내지는 않았으나 분리용 기판(101)과 발광구조물(150) 사이에는 버퍼층(미도시)이 형성될 수 있다. The separation substrate 101 may be selected from the group consisting of a sapphire substrate (Al 2 O 3 ), GaN, SiC, ZnO, Si, GaP, InP and GaAs. A buffer layer (not shown) may be formed between the light emitting structure 150 and the light emitting structure 150.

버퍼층(미도시)은 3족과 5족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다. The buffer layer (not shown) may be a combination of Group 3 and Group 5 elements, or may be formed of any one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN, and dopant may be doped.

이러한 분리용 기판(101) 또는 버퍼층(미도시) 위에는 언도프드 반도체(미도시)층이 형성될 수 있으며, 버퍼층(미도시)과 언도프드 반도체층(미도시) 중 어느 한 층 또는 두 층 모두 형성하거나 형성하지 않을 수도 있으며, 이러한 구조에 대해 한정되지는 않는다.An undoped semiconductor layer (not shown) may be formed on the substrate 101 or the buffer layer (not shown), and either or both of a buffer layer (not shown) and an undoped semiconductor layer (not shown) Or may not be formed, and is not limited to such a structure.

발광구조물(150)은 제1 반도체층(151), 활성층(152) 및 제2 반도체층(153)을 포함할 수 있으며, 이는 도 1에서 상술한 바와 동일하므로 자세한 설명은 생략한다.The light emitting structure 150 may include a first semiconductor layer 151, an active layer 152, and a second semiconductor layer 153, which are the same as those described above with reference to FIG.

여기서, 제2 반도체층(153)은 전극층(130) 및 반사막(120)이 배치되는 제1 영역(s1) 및 제1 영역(s1) 둘레를 감싸며 채널층(140)이 배치되는 제2 영역(s2)을 포함할 수 있다.The second semiconductor layer 153 includes a first region s1 in which the electrode layer 130 and the reflective film 120 are disposed and a second region in which the channel layer 140 is disposed to surround the first region s1 s2).

이때, 제2 영역(s2)에는 드라이에칭 또는 포토 마스킹에 의해 오목하게 패인 홈이 형성될 수 있다.At this time, the recessed recesses may be formed in the second region s2 by dry etching or photomasking.

도 4는 도 3에 나타낸 제2 반도체층(153)을 상부에서 바라본 사시도로써, 제2 영역(s2)에는 오목하게 패인 홈이 형성된 것을 알 수 있다.FIG. 4 is a perspective view of the second semiconductor layer 153 shown in FIG. 3 as viewed from above, and it is seen that recesses are formed in the second region s2.

상기 홈은 제2 영역(s2) 내에서 폐루프를 형성하도록 연속된 것으로 나타내었으나, 일정한 간격으로 복수의 홈이 이격된 격자패턴으로 형성될 수 있으며, 이에 한정을 두지 않는다.Although the grooves are shown as continuous to form a closed loop in the second region s2, they may be formed in a grid pattern with a plurality of grooves spaced apart at regular intervals, but are not limited thereto.

도 5를 참조하면, 제2 반도체층(153)의 제1 영역(s1)에는 전극층(130) 및 반사막(120)을 동시에 형성하는 것으로 도시하였으나, 이에 한정을 두지 않는다.5, the electrode layer 130 and the reflective layer 120 are formed simultaneously in the first region s1 of the second semiconductor layer 153, but the present invention is not limited thereto.

즉, 전극층(130)과 반사막(120)은 스퍼터링 등의 방법으로 연속적으로 동시 소성하여 형성할 수 있다.That is, the electrode layer 130 and the reflective film 120 can be formed by simultaneous firing by a method such as sputtering.

전극층(130)과 반사막(120)의 외곽부 영역에 대해 에칭을 수행하게 된다. 메사 에칭은 드라이 에칭(Dry etching)에 의할 수 있으며, 전극층(130)과 반사막(120)이 동시에 에칭되므로 전극층(130)과 반사막(120)은 동일한 폭을 가지고 형성될 수 있다.Etching is performed on the outer peripheral region of the electrode layer 130 and the reflective film 120. The mesa etching can be performed by dry etching. Since the electrode layer 130 and the reflective film 120 are etched at the same time, the electrode layer 130 and the reflective film 120 can be formed with the same width.

또한, 반사막(120)이 전극층(130) 보다 넓은 면적을 가질 수 있으며, 반사막(120)의 반사 특성을 극대화할 수 있게 하여, 발광소자(100)의 외부 발광효율을 개선시켜 줄 수 있다.Also, the reflective layer 120 may have a larger area than the electrode layer 130, maximizing the reflective characteristic of the reflective layer 120, and improving the external light emitting efficiency of the light emitting device 100.

또한, 전극층(130)과 반사막(120)의 메사에칭에 의해, 반사막(120)과 채널층(140)은 수직적으로 일부 중첩되거나, 중첩되지 않을 수 있으며 이에 한정을 두지 않는다.In addition, the reflective layer 120 and the channel layer 140 may be vertically overlapped or not overlapped by the mesa etching of the electrode layer 130 and the reflective layer 120, but are not limited thereto.

이와 같이, 전극층(130)과 반사막(120)을 동시에 소성하여 형성하면, 전극층(130)과 반사막(120)의 접착력이 향상될 수 있다.When the electrode layer 130 and the reflective film 120 are formed by firing simultaneously, the adhesive force between the electrode layer 130 and the reflective film 120 can be improved.

그리고, 제2 반도체층(153)의 제2 영역(s2)에는 스퍼터링 등의 방법을 사용하여 채널층(140)을 형성할 수 있으며, 이외에 다른 방법에 따라 형성될 수 있을 것이다.The channel layer 140 may be formed on the second region s2 of the second semiconductor layer 153 by using a method such as sputtering or may be formed by other methods.

이때, 제2 영역(s2)에 형성된 상기 홈의 높이는 10nm 내지 500nm인 것이 바람직할 것이다. 이는, 제2 반도체층(153)과 활성층(152) 사이의 길이보다 작게하면 보다 효율적일 수 있다.At this time, it is preferable that the height of the groove formed in the second region s2 is 10 nm to 500 nm. This may be more efficient if the length between the second semiconductor layer 153 and the active layer 152 is smaller than the length.

그리고, 상기 홈의 상부폭과 하부폭 중 적어도 하나는 100nm 내지 10㎛인 것이 바람직하며, 상기 홈의 형상에 의해 채널층(140)의 채널돌기(142)의 형상이 결정되며, 채널돌기(142)의 돌출길이 및 폭이 결정됨에 따라, 상기 홈의 폭이 10㎛ 보다 크면, 채널돌기(142)의 면적이 상승함에 따라 발광 면적이 낮아지게 됨으로써 발광효율이 저하될 수 있다.At least one of the upper and lower widths of the groove is preferably 100 nm to 10 μm. The shape of the channel protrusion 142 of the channel layer 140 is determined by the shape of the groove, and the channel protrusion 142 And the width of the groove is larger than 10 m, the light emitting area is lowered as the area of the channel protrusion 142 is increased, so that the light emitting efficiency may be lowered.

도 5에 나타낸 바와 같이, 전극층(130), 반사막(120) 및 채널층(140)은 각각 그 배치 순서가 변경될 수 있으며, 이에 한정을 두지 않는다.5, the arrangement order of the electrode layer 130, the reflective film 120, and the channel layer 140 may be changed, but the present invention is not limited thereto.

도 6를 참조하면, 반사막(120) 및 채널층(130)과 버퍼층(111)이 배치된 지지기판(110)이 본딩 접착되며, 이때 제1 반도체층(151) 상에 배치된 분리용 기판(101)을 분리시킬 수 있다.Referring to FIG. 6, the supporting substrate 110 on which the reflective layer 120 and the channel layer 130 are disposed and the buffer layer 111 are bonded and bonded to each other. At this time, 101 can be separated.

이때, 분리용 기판(101)은 물리적 또는/및 화학적 방법으로 제거할 수 있으며, 물리적 방법은 일 예로 LLO(laser lift off) 방식으로 제거할 수 있다.At this time, the separating substrate 101 can be removed by physical and / or chemical methods, and the physical method can be removed, for example, by a LLO (laser lift off) method.

도 7 및 도 8을 참조하면, 발광 구조물(150)의 외곽부 영역에 대해 에칭을 수행한 후, 보호층(170)을 형성할 수 있다. Referring to FIGS. 7 and 8, the protective layer 170 may be formed after etching the outer peripheral region of the light emitting structure 150.

보호층(170)은 절연성 물질로 형성될 수 있고, 발광구조물(150)과 수직적으로 중첩되지 않는 채널층(140)의 상부로부터 발광 구조물(150)의 측면을 따라 발광 구조물(150)의 상부 일부까지 형성될 수 있다. The passivation layer 170 may be formed of an insulating material and may extend from the upper portion of the channel layer 140 that does not vertically overlap the light emitting structure 150 to the upper portion of the light emitting structure 150 As shown in FIG.

도 9를 참조하면, 발광구조물(150)의 제1 반도체층(151)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 요철(158)을 형성해 줄 수 있으며, 이러한 제1 반도체층(151)의 표면에 전극패드(160)를 형성해 준다. 9, irregularities 158 may be formed on a part of the surface or the entire surface of the first semiconductor layer 151 of the light emitting structure 150 by a predetermined etching method. The first semiconductor layer 151 The electrode pad 160 is formed on the surface of the electrode pad 160.

여기서, 요철(158) 구조는 형성하지 않을 수도 있으나, 형성하는 경우는 도 9에서 도시한 구조로 한정하지는 않는다.Here, the concavo-convex 158 structure may not be formed, but the structure is not limited to the structure shown in Fig.

또한, 도 3 내지 도 9에 나타낸 공정 순서에서 적어도 하나의 공정은 순서가 바뀔 수 있으며 이에 한정을 두지 않는다.In addition, at least one process in the process sequence shown in FIGS. 3 to 9 may be changed in order and is not limited thereto.

실시 예에 따른 발광소자(100)는 패키지 내에 실장될 수 있으며, 발광 다이오드가 실장된 발광소자 패키지는 복수개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.The light emitting device 100 according to the embodiment may be mounted in a package, and a plurality of light emitting device packages having the light emitting diode mounted thereon may be arrayed on a substrate, and a light guide plate, a prism sheet, A diffusion sheet, and the like may be disposed.

이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광 다이오드 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Such a light emitting device package, a substrate, and an optical member can function as a light unit. Another embodiment may be implemented with a display device, an indicating device, a lighting system including the light emitting diode or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a streetlight.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It will be appreciated that various modifications and applications are possible without departing from the scope of the present invention. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

Claims (17)

지지기판;
상기 지지기판 상에 배치된 버퍼층;
상기 버퍼층 상에 배치된 반사막;
상기 반사막 상에 배치된 전극층;
상기 버퍼층 상에 배치되며, 상기 반사막 및 상기 전극층 중 적어도 하나의 외주부 측면과 접하도록 배치되고, 절연 물질과 상기 전극층 보다 전도성이 낮은 금속 물질 중 적어도 하나를 포함하는 채널층;
상기 전극층 및 상기 채널층 상에 배치되며, 제1, 2 반도체층 및 상기 제1, 2 반도체층 사이에 활성층을 포함하는 발광구조물; 및
상기 발광구조물과 수직적으로 중첩되지 않는 상기 채널층의 상부로부터 상기 발광 구조물의 측면을 따라 발광 구조물의 상부 일부까지 형성되는 보호층; 을 포함하고,
상기 제2 반도체층은, 상기 전극층과 접하는 제1 영역; 및 상기 제1 영역의 둘레를 감싸며, 상기 채널층과 접하는 제2 영역;을 포함하고
상기 채널층은,
상기 제2 영역에 배치되는 채널; 및
상기 채널의 상부에서 상기 제2 영역의 내측으로 돌출되고,
돌출된 돌기의 상측에 절연물질이 배치되어, 금속물질과 절연물질이 복수 층을 이루는 채널돌기;
를 포함하는 발광소자.A support substrate;
A buffer layer disposed on the support substrate;
A reflective film disposed on the buffer layer;
An electrode layer disposed on the reflective film;
A channel layer disposed on the buffer layer and including at least one of an insulating material and a metal material having a lower conductivity than the electrode layer, the channel layer being disposed in contact with an outer peripheral side surface of at least one of the reflective layer and the electrode layer;
A light emitting structure disposed on the electrode layer and the channel layer and including an active layer between the first and second semiconductor layers and between the first and second semiconductor layers; And
A protective layer formed from the top of the channel layer not vertically overlapping with the light emitting structure to a top portion of the light emitting structure along a side surface of the light emitting structure; / RTI >
The second semiconductor layer may include a first region in contact with the electrode layer; And a second region surrounding the first region and in contact with the channel layer,
Wherein the channel layer comprises:
A channel disposed in the second region; And
Projecting inward of the second region at an upper portion of the channel,
A channel protrusion in which an insulating material is disposed on an upper side of the protruded protrusion, and a metal material and an insulating material form a plurality of layers;
. 삭제delete 삭제delete 제 1 항에 있어서, 상기 채널층은,
티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir) 및 텅스텐(W) 중 적어도 하나를 포함하는 발광소자.The semiconductor device according to claim 1,
And at least one of titanium (Ti), nickel (Ni), platinum (Pt), lead (Pb), rhodium (Rh), iridium (Ir) and tungsten (W). 제 1 항에 있어서, 상기 채널층은,
산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4) 및 산화티탄(TiOx) 중 적어도 하나를 포함하는 발광소자.The semiconductor device according to claim 1,
A light emitting device comprising at least one of aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), and titanium oxide (TiOx). 제 1 항에 있어서, 상기 채널층은,
산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함하는 발광소자.The semiconductor device according to claim 1,
And at least one of indium tin oxide (ITO), aluminum zinc oxide (AZO), and indium zinc oxide (IZO). 제 1 항에 있어서, 상기 반사막은
상기 전극층과 동일한 폭으로 형성되는 발광 소자. The light-emitting device according to claim 1,
And the light emitting element is formed to have the same width as the electrode layer. 제 1 항에 있어서, 상기 채널돌기의 돌출길이는,
10㎚ 내지 500㎚인 발광소자.[2] The method of claim 1,
Wherein the light emitting element is 10 nm to 500 nm. 제 1 항에 있어서, 상기 채널돌기는,
상부폭 및 하부폭 중 적어도 하나가 100㎚ 내지 10㎛인 발광소자.[2] The method of claim 1,
Wherein at least one of the upper width and the lower width is 100 nm to 10 占 퐉. 제 1 항에 있어서, 상기 채널돌기는,
상부폭 및 하부폭이 서로 다른 발광소자.[2] The method of claim 1,
The upper and lower widths being different from each other. 제 1 항에 있어서, 상기 채널돌기의 단면형상은,
사각형, 사다리꼴 또는 곡률을 갖는 형상인 발광소자.2. The method according to claim 1, wherein the cross-
Wherein the light emitting element is a square, a trapezoid, or a curved shape. 제 1 항에 있어서, 상기 채널돌기는,
상기 제2 영역 내에 삽입되어 폐루프를 형성하는 발광소자.[2] The method of claim 1,
And the light emitting element is inserted into the second region to form a closed loop. 제 1 항에 있어서,
상기 채널돌기는, 서로 이격된 제1, 2 돌기;를 포함하고,
상기 제1, 2 돌기는,
돌출길이 및 선폭 중 적어도 하나가 서로 다른 발광소자.The method according to claim 1,
The channel protrusion includes first and second projections spaced from each other,
Wherein the first and second projections
Wherein at least one of the projecting length and the line width is different. 제 13 항에 있어서, 상기 제1, 2 돌기는,
상기 제2 영역 내에 삽입되며, 소정의 이격거리로 평행하게 이격배치되어 폐루프를 형성하거나,
또는 상기 제2 영역 내에 삽입되며, 소정의 이격거리로 이격배치되고 격자패턴을 형성하는 발광소자.14. The method according to claim 13, wherein the first and second projections
Wherein the first region is inserted in the second region and is spaced apart in parallel at a predetermined distance to form a closed loop,
Or the second region, and are spaced apart from each other by a predetermined distance to form a lattice pattern. 삭제delete 제 1 항에 있어서,
상기 제1 반도체층 상에는, 요철이 형성되며,
상기 제2 반도체층의 상기 제2 영역에는,
상기 채널돌기의 돌출길이 만큼 오목하게 패인 홈이 형성된 발광소자. The method according to claim 1,
Wherein irregularities are formed on the first semiconductor layer,
In the second region of the second semiconductor layer,
And a recessed recess is formed by the projection length of the channel protrusion. 제 16 항에 있어서, 상기 홈은,
상기 채널돌기의 돌기형상과 동일한 발광소자.

17. The method of claim 16,
And a protrusion of the channel protrusion.

KR1020100070588A 2010-07-21 2010-07-21 Light emitting device KR101746011B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100070588A KR101746011B1 (en) 2010-07-21 2010-07-21 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100070588A KR101746011B1 (en) 2010-07-21 2010-07-21 Light emitting device

Publications (2)

Publication Number Publication Date
KR20120009827A KR20120009827A (en) 2012-02-02
KR101746011B1 true KR101746011B1 (en) 2017-06-12

Family

ID=45834556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100070588A KR101746011B1 (en) 2010-07-21 2010-07-21 Light emitting device

Country Status (1)

Country Link
KR (1) KR101746011B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900288B1 (en) * 2007-10-29 2009-05-29 엘지전자 주식회사 Light emitting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900288B1 (en) * 2007-10-29 2009-05-29 엘지전자 주식회사 Light emitting device

Also Published As

Publication number Publication date
KR20120009827A (en) 2012-02-02

Similar Documents

Publication Publication Date Title
US9142729B2 (en) Light emitting element
US10340423B2 (en) Light-emitting device
KR101081135B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
EP2402995B1 (en) Light emitting device and light unit
JP6720472B2 (en) Method of manufacturing light emitting device
KR101182920B1 (en) Light emitting device and fabrication method thereof
US9548416B2 (en) Light emitting device and light emitting device package having the same
JP5503572B2 (en) Light emitting element
KR101690508B1 (en) Light emitting device
KR101722630B1 (en) Light Emitting device
KR102164087B1 (en) Light emitting deviceand light emitting device package thereof
JP5543164B2 (en) Light emitting element
KR20120055332A (en) Light emitting device and light emitting device package
KR101873556B1 (en) Light Emitting device and Method for Fabricating The Same
KR101746011B1 (en) Light emitting device
KR20120019750A (en) Light emitting device
KR101916369B1 (en) Light emitting diode
KR101710359B1 (en) Light emitting device
KR101722633B1 (en) Method of manufacturing Light emitting device
KR101714049B1 (en) Light emitting device package
KR20120059910A (en) Light emitting device and the fabricating method
KR101681573B1 (en) Method of manufacturing Light emitting device
KR20120049694A (en) Light emitting device and light emitting device package
KR20150041957A (en) Bump comprising barrier layer and light emitting device comprising the same
KR20120045534A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant