KR101731321B1 - 도허티 증폭기에서 효율을 향상시키기 위한 장치 및 방법 - Google Patents

도허티 증폭기에서 효율을 향상시키기 위한 장치 및 방법 Download PDF

Info

Publication number
KR101731321B1
KR101731321B1 KR1020110001267A KR20110001267A KR101731321B1 KR 101731321 B1 KR101731321 B1 KR 101731321B1 KR 1020110001267 A KR1020110001267 A KR 1020110001267A KR 20110001267 A KR20110001267 A KR 20110001267A KR 101731321 B1 KR101731321 B1 KR 101731321B1
Authority
KR
South Korea
Prior art keywords
amplifier
power
carrier
peaking
carrier amplifier
Prior art date
Application number
KR1020110001267A
Other languages
English (en)
Other versions
KR20120079920A (ko
Inventor
김일두
김범만
Original Assignee
삼성전자주식회사
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 포항공과대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020110001267A priority Critical patent/KR101731321B1/ko
Priority to US13/345,579 priority patent/US8810312B2/en
Publication of KR20120079920A publication Critical patent/KR20120079920A/ko
Application granted granted Critical
Publication of KR101731321B1 publication Critical patent/KR101731321B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/04—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers
    • H03F1/06—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers to raise the efficiency of amplifying modulated radio frequency waves; to raise the efficiency of amplifiers acting also as modulators
    • H03F1/07—Doherty-type amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 비대칭 도허티 전력 증폭기의 장치 구성 및 동작 방법에 관한 것이다. 이때, 도허티 전력 증폭기 장치는, 캐리어 증폭기와 피킹 증폭기로 전력 신호를 제공하는 전력 분배기와, 상기 전력 분배기로부터 입력되는 신호의 전력을 증폭하는 상기 캐리어 증폭기와, 상기 캐리어 증폭기와 최대 출력 전력 크기가 다르며, 상기 전력 분배기로부터 입력되는 신호의 전력을 증폭하는 상기 피킹 증폭기와, 상기 캐리어 증폭기와 상기 피킹 증폭기의 종단에 위치하여 부하 임피던스를 조절하는 적어도 두 개의 오프셋 전송 선로들과, 서로 다른 크기의 캐리어 증폭기와 피킹 증폭기의 출력들을 결합하여 출력하는 출력 합성기를 포함한다.

Description

도허티 증폭기에서 효율을 향상시키기 위한 장치 및 방법{APPARATUS AND METHOD FOR IMPROVING PERFORMANCE IN DOHERTY AMPLIFIER}
본 발명은 도허티(Doherty) 전력 증폭기에 관한 것으로, 특히, 도허티 전력 증폭기에서 피크 대 평균 전력비(PAPR: Peak to Average Power Ratio)를 갖는 변조 신호에 대해 최고의 효율을 가지면서 출력을 손실 없이 선형적으로 증폭하기 위한 장치 및 방법에 관한 것이다.
일반적으로, 도허티 전력 증폭기는 백 오프된 영역에서 전력 증폭기의 효율을 향상시키기 위한 기술로 활발히 연구되고 있다.
상기 도허티 전력 증폭기는 쿼터 웨이브 트랜스포머(quarter-wave transformer, λ/4 line)를 사용해서 캐리어(carrier) 증폭기 및 피킹(peaking) 증폭기를 병렬로 연결하는 구조를 가진다. 전력 레벨이 증가함에 따라 상기 피킹 증폭기가 부하(load)에 공급하는 전류의 양이 증가되고, 상기 캐리어 증폭기 및 상기 피킹 증폭기 각각의 부하 임피던스의 조절을 통해 효율이 높아진다.
상기 도허티 전력 증폭기는 구성에 따라 대칭 2웨이 도허티 전력 증폭기와 (N-1) 개의 피킹 증폭기들로 구성된 N웨이 도허티 전력 증폭기를 포함한다.
상기 대칭 2웨이 도허티 전력 증폭기는 백 오프 레벨이 6dB로 제한되므로 PAPR을 갖는 변조 신호를 최대 효율로 증폭할 수 없는 문제점이 있다.
상기 N웨이 도허티 전력 증폭기는 (N-1)개의 피킹 증폭기들과 위상 지연 선로들을 이용하여 변조 신호에 대해 상기 대칭 2웨이 도히티 전력 증폭기보다 높은 효율을 얻을 수 있다. 하지만, 상기 N웨이 도허티 전력 증폭기는 피킹 증폭기의 크기 비율이 캐리어 전력 증폭의 크기의 정수 배 증가하므로 도 1에 도시된 바와 같이 백오프 레벨이 6dB, 9.54dB 및 12dB로 제한된다. 또한, 상기 N웨이 도허티 전력 증폭기는 상기 대칭 2웨이 도허티 전력 증폭기보다 입력 손실이 증가하는 문제점이 있다.
따라서, 본 발명의 목적은 도허티 전력 증폭기에서 변조 신호에 대한 최고 효율을 갖도록 증폭하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 비대칭 도허티 전력 증폭기를 이용하여 변조 신호에 대한 최고 효율을 갖도록 증폭하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 도허티 전력 증폭기에서 피킹 증폭기의 크기를 조절하여 변조 신호에 대한 최고 효율을 갖도록 증폭하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 도허티 전력 증폭기에서 백오프 영역에서의 온 저항을 보상하면서 변조 신호에 대한 최고 효율을 갖도록 증폭하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 목적들을 달성하기 위한 본 발명의 제 1 견지에 따르면, 도허티 전력 증폭기 장치는, 캐리어 증폭기와 피킹 증폭기로 전력 신호를 제공하는 전력 분배기와, 상기 전력 분배기로부터 입력되는 신호의 전력을 증폭하는 상기 캐리어 증폭기와, 상기 캐리어 증폭기와 최대 출력 전력 크기가 다르며, 상기 전력 분배기로부터 입력되는 신호의 전력을 증폭하는 상기 피킹 증폭기와, 상기 캐리어 증폭기와 상기 피킹 증폭기의 종단에 위치하여 부하 임피던스를 조절하는 적어도 두 개의 오프셋 전송 선로들과, 서로 다른 크기의 캐리어 증폭기와 피킹 증폭기의 출력들을 결합하여 출력하는 출력 합성기를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제 2 견지에 따르면, 도허티 전력 증폭기의 동작 방법은, 상기 도허티 전력 증폭기의 최고 출력을 결정하는 과정과, 변조 신호의 피크대 평균 전력비(PAPR: Peak to Average Power Ratio)를 이용하여 캐리어 증폭기와 피킹 증폭기의 크기 비율을 결정하는 과정과, 상기 캐리어 증폭기와 피킹 증폭기의 크기 비율을 고려하여 상기 캐리어 증폭기와 피킹 증폭기의 출력을 결합하기 위한 적어도 두 개의 특성 임피던스들을 결정하는 과정과, 상기 적어도 두 개의 특성 임피던스들을 이용하여 상기 캐리어 증폭기와 피킹 증폭기에서 증폭된 출력들을 결합하는 과정을 포함하는 것을 특징으로 한다.
상술한 바와 같이 본 발명은 캐리어 증폭기와 피킹 증폭기의 비율을 조절하고, 상기 캐리어 증폭기의 온 저항 성분을 보상함으로써, 백 오프 영역에서 최대 효율을 얻을 수 있으며, 손실 없이 각 전력 증폭기의 출력 전력을 결합하여 도허티 전력 증폭기의 최대 출력 전력을 확보함과 동시에 평균 출력 효율을 향상시킬 수 있다는 이점이 있다. 또한, 최대 출력 전력 확보를 통해 도허티 전력 증폭기의 선형화는 더욱 향상되며, 평균 출력 효율의 향상으로 인해 도허티 전력 증폭 장치의 발열량 감소되며, 방열 구조를 소형화할 수 있는 이점이 있다.
도 1은 일반적인 변조 신호의 전력 생성 분호와 N웨이 도허티 전력 증폭기의 효율 특성을 도시하는 도면,
도 2는 본 발명의 실시 예에 따른 도허티 전력 증폭기의 평균 효율을 도시하는 도면,
도 3은 본 발명의 실시 예에 따른 도허티 전력 증폭기의 블록 구성을 도시하는 도면,
도 4는 본 발명의 실시 예에 따른 도허티 전력 증폭기의 등가 회로를 도시하는 도면,
도 5는 본 발명의 실시 예에 따른 도허티 전력 증폭기의 성능 변화를 도시하는 도면,
도 6은 본 발명의 실시 예에 따른 도허티 전력 증폭기에서 온 저항을 갖는 전력 소자의 DC-IV 그래프를 도시하는 도면,
도 7은 본 발명의 실시 예에 따른 도허티 전력 증폭기에서 온 저항에 따른 백 오프 레벨 변화, 백 오프된 출력 전력 및 최대 출력 전력 영역에서의 효율 특성을 도시하는 도면, 및
도 8은 본 발명의 실시 예에 따른 도허티 전력 증폭기에서 PAPR에 따른 온 저항을 고려하여 변조 신호를 증폭하기 위한 절차를 도시하는 도면.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하 본 발명은 도허티 전력 증폭기에서 피크 대 평균 전력비(PAPR: Peak to Average Power Ratio)를 갖는 변조 신호에 대해 최고의 효율을 가지면서 출력을 손실 없이 선형적으로 증폭하기 위한 기술에 대해 설명한다.
이하 설명은 캐리어 증폭기와 피킹 증폭기의 크기 비율이 다른 비대칭 2웨이 도허티 전력 증폭기를 이용하여 다양한 PAPR을 갖는 변조 신호에 대해 백 오프 전력 영역에서의 효율을 높일 수 있다. 이에 따라, 이하 설명은 피킹 증폭기의 크기 비율을 결정하고, 출력 전력 결합기의 구조에 대해 설명한다. 또한, 본원 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
상기 도 1은 변조 신호에 대한 전력 생성 분포(PGD: Power Generation Distribution)와 N웨이 도허티 전력 증폭기의 효율 특성을 도시한다. 상기 전력 생성 분포는 변조 신호의 레일라이(Rayleigh) 분포에 전력 증폭기의 출력 전력을 곱한 성분을 나타낸다. 또한, 상기 전력 생성 분포는 전력 증폭기의 평균 효율 성능을 결정하는데 큰 영향을 미친다. 예를 들어, 전력 증폭기의 변조 신호에 대한 평균 효율은 하기 <수학식 1>과 같이 나타낼 수 있다.
Figure 112011000980036-pat00001
여기서,
Figure 112011000980036-pat00002
는 변조 신호에 대한 평균 효율을 나타내고, p(Pout)은 변조 신호의 레일라이 분포를 나타내며, Pout은 전력 증폭기의 출력 전력을 나타내고, Pdc는 전력 증폭기의 DC 전력 소모량을 나타낸다.
상기 <수학식 1>에서 전력 생성 분포는 상기 p(Pout)과 Pout의 곱의 형태로 결정된다. 이에 따라, 전력 생성 분포가 가장 높은 확률로 분포하는 영역에서 도허티 전력 증폭기가 최대 효율을 갖는 경우, 전체 평균 효율 성능을 최고로 향상시킬 수 있다.
변조 신호의 경우, PAPR에 따라 레일라이 분포가 달라지기 때문에 전력 생성 분포도 PAPR에 따라 달라지게 된다. 이에 따라, 도허티 전력 증폭기도 변조 신호의 PAPR에 따라 캐리어 증폭기가 최대 효율을 갖는 백 오프 레벨이 달라져야 한다.
도 2는 본 발명의 실시 예에 따른 도허티 전력 증폭기의 평균 효율을 도시하고 있다. 이하 설명은 IEEE 802.16 표준에서 상기 <수학식 1>을 이용하여 산출한 8.5 dB의 PAPR를 갖는 신호에 대해 도허티 전력 증폭기의 평균 효율을 나타낸다. 여기서, 가로축은 백 오프 레벨을 나타내고, 세로 축은 평균 효율을 나타낸다.
상기 도 2에 도시된 바와 같이 6 dB의 백 오프 레벨을 갖는 2웨이 도허티 전력 증폭기는 59.02 %의 평균 효율을 갖는다. 9.54 dB의 백 오프 레벨을 갖는 3웨이 도허티 전력 증폭기는 61.19 %의 평균 효율을 갖는다. 12 dB의 백 오프 레벨을 갖는 4웨이 도허티 전력 증폭기는 55.69 %의 평균 효율을 갖는다.
즉, N 웨이 도허티 전력 증폭기는 62.33 %의 최고 효율을 갖게 하는 도허티 전력 증폭기의 백 오프 레벨인 8.3 dB를 나타낼 수 없다. 이에 따라, 하기 도 3에 도시된 바와 같이 구성되는 비대칭 2-웨이 도허티 전력 증폭기를 이용하여 최고 효율을 갖도록 변조 신호를 증폭할 수 있다.
도 3은 본 발명의 실시 예에 따른 도허티 전력 증폭기의 블록 구성을 도시하고 있다.
상기 도 3에 도시된 바와 같이, 상기 도허티 증폭기는 전력분배기(300), 전송선로(302), 캐리어증폭기(304), 피킹증폭기(306), 오프셋라인들(308 및 310), 제1쿼터웨이브전송선로(312), 제2쿼터웨이브전송선로(314)을 포함하여 구성된다.
상기 전력분배기(300)는 상기 도허티 증폭기로 입력되는 신호를 2개의 전력 신호들로 분리한다. 이후, 상기 전력분배기(300)는 상기 분리한 2개의 전력 신호들 중 하나를 상기 피킹증폭기(306)로 제공하고, 나머지 하나를 상기 캐리어증폭기(304)로 제공한다.
상기 전송선로(302)은 상기 캐리어증폭기(304)로 제공되는 신호 및 상기 피킹증폭기(306)로 제공되는 신호 간 위상 동기를 일치시킨다. 만일, 상기 전력분배기(300)에서 상기 캐리어증폭기(304)와 피킹증폭기(306)으로 출력되는 2개의 신호들의 위상이 동일한 경우, 상기 전송선로(302)는 배제될 수 있다.
상기 캐리어증폭기(304)는 상기 전력분배기(300)로부터 입력되는 신호의 전력을 증폭한다. 상기 피킹증폭기(306)는 상기 전력분배기(300)로부터 입력되는 신호의 전력을 증폭한다. 이때, 상기 피킹증폭기(306)의 크기는 백오프 레벨에 따라 상기 캐리어증폭기(304)의 크기와 다른 비율을 갖는다. 또한, 상기 캐리어증폭기(304)와 상기 피킹증폭기(306)은 각각을 동작하게 하는 입력 신호의 최소 값이 상이하다. 즉, 상기 피킹증폭기(306)를 동작시키는 입력 전력의 최소값은 상기 캐리어증폭기(304)를 동작시키는 입력 전력의 최소값보다 크다. 따라서, 상기 캐리어증폭기(304)가 동작하더라도, 상기 피킹증폭기(306)는 동작하지 아니하는 전력 범위가 존재한다.
상기 오프셋라인들(308 및 310)은 상기 피킹증폭기(306)의 미 동작 시, 부하 변조가 수행되도록 한다. 예를 들어, 상기 캐리어증폭기(304)의 후단에 연결된 오프셋라인(308)은 부하 변조가 실수 성분뿐만 아니라 허수 성분에 대해서도 발생하게하고, 상기 피킹증폭기(306)의 후단에 연결된 오프셋라인(310)은 상기 피킹증폭기(306)가 동작하지 않을 때 출력 임피던스를 큰 값이 되도록 하여 상기 캐리어증폭기(304)의 출력 전력 누설을 막고, 정확한 부하 변조가 일어나게 한다.
상기 제1쿼터웨이브전송선로(312) 및 상기 제2쿼터웨이브전송선로(314)는 상기 피킹 증폭기의 동작 여부에 따라 부하 임피던스를 변화시키는 도허티 동작을 위한 구성이다.
상기 제1쿼터웨이브전송선로(312)은 상기 오프셋라인들(308 및 210) 사이에 위치하며, 임피던스 인버터(impedance inverter) 역할을 수행한다. 즉, 상기 제1쿼터웨이브전송선로(312)은 부하 임피던스 출력을 역으로 변화시킨다.
상기 제2쿼터웨이브전송선로(314)은 출력단 및 상기 오프셋라인(310) 사이에 위치한다. 이하 설명에서 상기 제1쿼터웨이브전송선로(312)와 제2쿼터웨이브전송선로(314)를 출력 합성기라 칭한다.
상술한 바와 같이 본원 발명에 따른 도허티 전력 증폭기의 상기 캐리어증폭기(304)와 피킹증폭기(306)의 크기 비율이 다르기 때문에 전력 증폭기의 출력 전력을 선형적으로 결합하기 위해 상기 제1쿼터웨이브전송선로(312) 및 상기 제2쿼터웨이브전송선로(314)은 하기 도 4에 도시된 바와 같이 구성된다.
도 4는 본 발명의 실시 예에 따른 도허티 전력 증폭기의 등가 회로를 도시하고 있다. 여기서, 상기 캐리어증폭기(304)와 피킹증폭기(306)의 크기 비율은 1:δ인 것으로 가정한다.
상기 도 4에서 상기 도 4의 (a)는 상기 제1쿼터웨이브전송선로(312)를 나타내고, 상기 도 4의 (b)는 상기 제2쿼터웨이브전송선로(314)를 나타낸다.
상기 도 4의 (a)와 (b)에서 상기 캐리어증폭기(304)와 피킹증폭기(306)는 크기 비율이 다르기 때문에 캐리어 증폭기는 (1+δ)×R0 에서 R0의 부하로 변조되어야 한다. 여기서, 상기 R0는 도허티 전력 증폭기의 출력 부하를 나타낸다.
상기 피킹 증폭기(306)는 개방 임피던스를 유지하다가 턴 온(turn on)이 되는 경우, 점차 R0로 수렴하는 부하를 갖게 된다. 이에 따라, 비대칭 도허티 전력 증폭기는 상기 제1쿼터웨이브전송선로(312)과 상기 제2쿼터웨이브전송선로(314)에 의한 캐리어증폭기(304)와 피킹 증폭기(306)의 부하 변조 동작을 통해 20×log(1+δ)의 백 오프 레벨을 갖게 된다. 또한, 서로 다른 크기의 캐리어증폭기(304)와 피킹 증폭기(306)의 출력 전력을 선형적으로 결합하기 위한 방안을 필요로 한다.
상기 도 5의 (a)에 도시된 바와 같이 쿼터웨이브 전송 선로의 특성에 따라 전송 선로의 특성 임피던스(R1)의 제곱은 입출력 임피던스(Zc, Z'c)의 곱과 동일하다. 또한, 백 오프 레벨 구간에서 캐리어 증폭기는 (1+δ)×R0의 부하를 가져야 하기 때문에 상기 제1쿼터웨이브전송선로(312)가 Z'c=R0/Y의 부하를 (1+δ)×R0의 부하로 변조시키는 역할을 한다. 이에 따라, 백 오프 레벨 구간에서 캐리어 증폭기가 가져야 하는 부하 저항 변조 조건은 하기 <수학식 2>와 같이 정의된다.
Figure 112011000980036-pat00003
여기서, 상기 R1는 제1쿼터웨이브전송선로(312)의 특성 임피던스를 나타내고, 상기 δ는 캐리어증폭기(304)와 피킹 증폭기(306)의 크기 비율을 나타내며, 상기 R0는 도허티 전력 증폭기의 출력 부하를 나타내고, 상기 Y는 R0와 ZL 간의 부호 변조 비율을 나타낸다.
최대 출력 전력 구간에서는 캐리어 증폭기(304) 및 피킹 증폭기(306)은 모두 R0의 부하 저항을 갖는다. 이에 따라, Z'c로 넘어오는 부하 임피던스는 R1에 의해 (R1)2/Ro의 부하로 변하게 된다. 피킹 전력 증폭기의 부하 임피던스는 Ro이므로, 출력 전력 노드(Vo)에서의 부하 관계는 하기 <수학식 3>과 같이 정의된다.
Figure 112011000980036-pat00004
여기서, 상기 R1는 제1쿼터웨이브전송선로(312)의 특성 임피던스를 나타내고, 상기 R0는 도허티 전력 증폭기의 출력 부하를 나타내며, 상기 Y는 R0와 ZL 간의 부호 변조 비율을 나타낸다.
임피던스 변환 비율(Y)과 제1쿼터웨이브전송선로(312)의 저항(R1) 및 제1쿼터웨이브전송선로(312)의 저항(R2)는 상기 <수학식 2>와 <수학식 3>을 이용하는 하기 <수학식 4>와 같이 산출할 수 있다.
Figure 112011000980036-pat00005
여기서, 상기 Y는 R0와 ZL 간의 부호 변조 비율인 임피던스 변환 비율을 나타내고, 상기 δ는 캐리어증폭기(304)와 피킹 증폭기(306)의 크기 비율을 나타내며, 상기 R1는 제1쿼터웨이브전송선로(312)의 특성 임피던스를 갖기 위한 저항을 나타내고, 상기 R0는 도허티 전력 증폭기의 출력 부하를 나타내며, 상기 R2는 제2쿼터웨이브전송선로(314)의 특성 임피던스를 갖기 위한 저항을 나타낸다.
상술한 바와 같이 캐리어증폭기(304)와 피킹증폭기(306)의 크기 비율이 다른 경우, 상기 도허티 전력 증폭기는 상기 캐리어증폭기(304)와 상기 피킹증폭기(306)의 출력 전력을 선형적으로 결합하기 위해 상기 <수학식 4>와 같은 R1과 R2값을 정의한다.
한편, 캐리어 증폭기와 피킹 증폭기의 전류 성분비(α)는 하기 <수학식 5>와 같이 정의할 수 있다.
Figure 112011000980036-pat00006
여기서, 상기 V0는 캐리어 증폭기 및 피킹 증폭기의 출력 전압의 합을 나타내고, 상기 R0는 도허티 전력 증폭기의 출력 부하를 나타내며, 상기 Y는 R0와 ZL 간의 부호 변조 비율을 나타내고, 상기 α는 캐리어 증폭기와 피킹 증폭기의 전류 성분비를 나타내며, 상기 Ip는 피킹 증폭기(306)의 전류를 나타내고, 상기 Ic는 캐리어 증폭기(304)의 전류를 나타낸다.
비대칭 도허티 전력 증폭기는 피킹 증폭기(306)의 크기가 캐리어 증폭기(304)보다 크기 때문에 상기 α는 입력 전력 크기에 따라 0에서 δ로 값이 바뀌게 된다. 이에 따라, 캐리어 증폭기(304)의 부하(Zc)는 상기 <수학식 4>와 상기 <수학식 5>를 이용하여 하기 <수학식 6>과 같이 나타내고, 피킹 증폭기(306)의 부하(Zp)는 상기 <수학식 4>와 상기 <수학식 5>를 이용하여 하기 <수학식 7>과 같이 나타낼 수 있다.
Figure 112011000980036-pat00007
여기서, Zc는 캐리어 증폭기(304)의 부하를 나타내고, 상기 R0는 도허티 전력 증폭기의 출력 부하를 나타내며, 상기 α는 캐리어 증폭기와 피킹 증폭기의 전류 성분비를 나타낸다.
Figure 112011000980036-pat00008
여기서, Zp는 피킹 증폭기(306)의 부하를 나타내고, 상기 R0는 도허티 전력 증폭기의 출력 부하를 나타내며, 상기 Y는 R0와 ZL 간의 부호 변조 비율을 나타내고, 상기 α는 캐리어 증폭기와 피킹 증폭기의 전류 성분비를 나타낸다.
상기 <수학식 6>에 따라 캐리어 증폭기(304)의 부하는 (1+δ)×R0에서 R0로 변조된다. 또한, 상기 <수학식 7>에 따라 피킹 증폭기(306)의 부하는 개방 임피던스에서 R0로 변조된다. 즉, 상기 도허티 전력 증폭기의 출력 전력 결합기는 캐리어 증폭기(304) 및 피킹 증폭기(306)가 최대 출력 전력에서 R0의 부하로 변조되기 때문에 두 증폭기의 출력 전력들을 손실 없이 결합할 수 있다. 예를 들어, 상기 도 2에 도시된 바와 같이 8.5 dB의 PAPR을 갖는 변조 신호의 경우, 도허티 전력 증폭기의 백 오프 레벨은 8.3 dB에서 최고의 효율을 갖게된다. 이때, 상기 도허티 전력 증폭기는 캐리어 증폭기와 피킹 증폭기의 크기 비율을 1:1.6으로 유지한다. 이 경우, α=1.6, δ=1.6, Y=1.625, R1 = 63.246 Ω, R2 = 39.223 Ω을 갖도록 설계된다.
도 5는 본 발명의 실시 예에 따른 도허티 전력 증폭기의 성능 변화를 도시하고 있다.
상기 도 5에서 상기 도 5의 (a)는 캐리어증폭기(304)와 피킹 증폭기(306)의 크기 비율에 따른 필수 드레인 전류(Fundamental Drain Current)를 나타내고, 상기 도 5의 (b)는 캐리어증폭기(304)와 피킹 증폭기(306)의 크기 비율에 따른 부하 저항을 나타내며, 상기 도 5의 (c)는 캐리어증폭기(304)와 피킹 증폭기(306)의 크기 비율에 따른 효율을 나타낸다.
상기 도 5의 (a)에 도시된 바와 같이 캐리어증폭기(304)와 피킹 증폭기(306)의 크기가 비대칭인 경우, 더 큰 출력 전력을 갖는 피킹 증폭기(306)의 필수 드레인 전류 성분이 최대 입력 전력 구간에서 더 큰 크기를 갖게 된다. 또한, 입력 전압 크기에 따라 피킹 증폭기의 크기가 커질수록 상기 피킹 증폭기(306)의 턴 온시간이 빨라진다.
상기 도 5의 (b)에 도시된 바와 같이 피킹 증폭기(306)의 크기가 커짐에 따라 더 큰 부하에서 Ro로 캐리어 증폭기의 부하가 수렴된다.
상기 도 5의 (c)에 도시된 바와 같이 피킹 증폭기(306)의 크기에 따라 상기 도허티 전력 증폭기의 백 오프 레벨이 점점 더 커진다.
상술한 바와 같이 비대칭 도허티 전력 증폭기는 백 오프 레벨에 따라 캐리어증폭기(304)와 피킹 증폭기(306)의 크기 비율을 결정한다. 이때, 상기 비대칭 도허티 전력 증폭기는 상기 크기 비율에 따라 R1과 R2를 다르게 결정한다.
상기 도허티 전력 증폭기는 상기 전력 증폭기를 구성하는 실제 전력 소자에 의해 니 전압(Knee Voltage)에 따른 온 저항을 갖는다. 이 경우, 상기 도허티 전력 증폭기는 상기 온 저항에 의해 상기 <수학식 2>와 같은 백 오프 레벨 구간을 얻을 수 없다. 이에 따라, 상기 도허티 전력 증폭기는 평균 효율 및 최대 출력 전력이 열화될 수 있다.
도 6은 본 발명의 실시 예에 따른 도허티 전력 증폭기에서 온 저항을 갖는 전력 소자의 DC-IV 그래프를 도시하고 있다. 이하 설명에서 온 저항은 입력 전력의 크기에 따라 고정되고, 전력 소자의 gm은 전력 레벨에 따라 고정되며, 캐리어 증폭기와 피키 증폭기는 클래스 B 모드의 전력 증폭기로 구성되는 것으로 가정한다.
상기 도 6에서 상기 도 6의 (a)는 캐리어 증폭기의 출력 전력 크기에 따른 로드 라인을 나타내고, 상기 도 6의 (b)는 피킹 증폭기의 출력 전력 크기에 따른 로드 라인을 나타낸다.
상기 도 6의 (a)에 도시된 바와 같이 상기 비대칭 허티 전력 증폭기의 캐리어 증폭기는 하기 <수학식 8>과 같은 니 전압(Vk1, Vk2)에 따른 온 저항을 포함한다.
Figure 112011000980036-pat00009
여기서, 상기 RON_C는 캐리어 증폭기의 온 저항을 나타내고, 상기 Vk1와 Vk2는 캐리어 증폭기의 니 전압을 나타내며, 상기 I_max는 캐리어 증폭기의 최대 전류 크기를 나타내고, 상기 δ는 캐리어증폭기(304)와 피킹 증폭기(306)의 크기 비율을 나타낸다.
상기 캐리어 증폭기의 니 전압은 상기 <수학식 8>을 이용하여 하기 <수학식 9>와 같이 나타낼 수 있다.
Figure 112011000980036-pat00010
여기서, 상기 RON_C는 캐리어 증폭기의 온 저항을 나타내고, 상기 Vk1와 Vk2는 캐리어 증폭기의 니 전압을 나타내며, 상기 I_max는 캐리어 증폭기의 최대 전류 크기를 나타내고, 상기 δ는 캐리어증폭기(304)와 피킹 증폭기(306)의 크기 비율을 나타낸다.
또한, 최대 출력 전력에서 캐리어 증폭기가 정합되어야 할 최적 임피던스는 상기 <수학식 8>을 이용하여 하기 <수학식 10>과 같이 정의 할 수 있다.
Figure 112011000980036-pat00011
상기 ROPT_C_PEP는 최대 출력 전력에서 캐리어 증폭기가 정합되어야 할 최적 임피던스를 나타내고, 상기 Vdc는 DC 바이어스 전압을 나타내며, 상기 Vk1는 캐리어 증폭기의 니 전압을 나타내고, 상기 I_max는 캐리어 증폭기의 최대 전류 크기를 나타낸다.
이에 따라, 최대 출력 전력을 전달하고 있는 캐리어 증폭기의 출력 전력(PEPc)은 상기 <수학식 8> 부터 상기 <수학식 10>을 이용하여 하기 <수학식 11>과 같이 정의 할 수 있다.
Figure 112011000980036-pat00012
여기서, 상기 PEPc는 최대 출력 전력을 전달하고 있는 캐리어 증폭기의 출력 전력을 나타내고, 상기 I_max는 캐리어 증폭기의 최대 전류 크기를 나타내며, 상기 Vdc는 DC 바이어스 전압을 나타내고, 상기 Vk1는 캐리어 증폭기의 니 전압을 나타낸다.
또한, 최대 출력 전력을 전달하고 있는 캐리어 증폭기의 효율(ηPEP_c)은 상기 <수학식 8> 부터 상기 <수학식 10>을 이용하여 하기 <수학식 12>와 같이 정의 할 수 있다.
Figure 112011000980036-pat00013
여기서, 상기 ηPEP_c는 최대 출력 전력을 전달하고 있는 캐리어 증폭기의 효율을 나타내고, 상기 Vdc는 DC 바이어스 전압을 나타내며, 상기 Vk1는 캐리어 증폭기의 니 전압을 나타낸다.
상기 <수학식 11>과 <수학식 12>에 따라 니 전압(Vk1)이 커질수록 최대 출력 전력 및 효율은 감소한다. 이에 따라, 백 오프 된 출력 전력에서 캐리어 증폭기의 출력 전력(PoutBO) 및 효율(ηBO)은 하기 <수학식 14> 내지 <수학식 15>와 같이 나타낼 수 있다.
Figure 112011000980036-pat00014
여기서, 상기 ROPT_C_BO는 백 오프된 출력 전력에서 캐리어 증폭기가 정합되어야 할 최적 임피던스를 나타내고, 상기 Vdc는 DC 바이어스 전압을 나타내며, 상기 I_max는 캐리어 증폭기의 최대 전류 크기를 나타내고, 상기 δ는 캐리어증폭기(304)와 피킹 증폭기(306)의 크기 비율을 나타내며, 상기 Vk1와 Vk2는 캐리어 증폭기의 니 전압을 나타낸다.
Figure 112011000980036-pat00015
여기서, 상기 PoutBO는 백 오프된 출력 전력을 전달하고 있는 캐리어 증폭기의 출력 전력을 나타내고, 상기 I_max는 캐리어 증폭기의 최대 전류 크기를 나타내며, 상기 Vdc는 DC 바이어스 전압을 나타내고, 상기 Vk1는 캐리어 증폭기의 니 전압을 나타내며, 상기 δ는 캐리어증폭기(304)와 피킹 증폭기(306)의 크기 비율을 나타낸다.
Figure 112011000980036-pat00016
여기서, 상기 ηBO는 백 오프된 출력 전력을 전달하고 있는 캐리어 증폭기의 효율을 나타내고, 상기 Vdc는 DC 바이어스 전압을 나타내며, 상기 Vk1는 캐리어 증폭기의 니 전압을 나타내고, 상기 δ는 캐리어증폭기(304)와 피킹 증폭기(306)의 크기 비율을 나타낸다.
상기 <수학식 14>와 <수학식 15>에서 상기 <수학식 11>과 <수학식 12>와 같이 니 전압(Vk1)이 커질수록 백 오프 영역에서의 출력 전력 및 효율이 감소하는 것을 확인할 수 있다.
상기 도 7의 (b)에 도시된 바와 같이 상기 비대칭 허티 전력 증폭기의 피킹 증폭기는 하기 <수학식 16>과 같은 니 전압(Vk1, Vk2)에 따른 온 저항을 포함한다고 가정한다.
Figure 112011000980036-pat00017
여기서, 상기 RON_P는 피킹 증폭기의 온 저항을 나타내고, 상기 Vk1와 Vk2는 피킹 증폭기의 니 전압을 나타내며, 상기 I_max는 피킹 증폭기의 최대 전류 크기를 나타내고, 상기 δ는 캐리어증폭기(304)와 피킹 증폭기(306)의 크기 비율을 나타낸다.
최대 출력 전력에서 피킹 증폭기가 정합되어야 할 최적 임피던스는 상기 <수학식 16>을 이용하여 하기 <수학식 17>과 같이 정의 할 수 있다.
Figure 112011000980036-pat00018
상기 ROPT_P_PEP는 최대 출력 전력에서 피킹 증폭기가 정합되어야 할 최적 임피던스를 나타내고, 상기 Vdc는 DC 바이어스 전압을 나타내며, 상기 Vk1는 피킹 증폭기의 니 전압을 나타내고, 상기 I_max는 피킹 증폭기의 최대 전류 크기를 나타내며, 상기 δ는 캐리어증폭기(304)와 피킹 증폭기(306)의 크기 비율을 나타낸다.
이에 따라, 최대 출력 전력을 전달하고 있는 피킹 증폭기의 출력 전력(PEPp)은 상기 <수학식 16>과 상기 <수학식 17>을 이용하여 하기 <수학식 18>과 같이 정의 할 수 있다.
Figure 112011000980036-pat00019
여기서, 상기 PEPp는 최대 출력 전력을 전달하고 있는 피킹 증폭기의 출력 전력을 나타내고, 상기 PEPc는 최대 출력 전력을 전달하고 있는 캐리어 증폭기의 출력 전력을 나타내며, 상기 δ는 캐리어증폭기(304)와 피킹 증폭기(306)의 크기 비율을 나타낸다.
또한, 최대 출력 전력을 전달하고 있는 피킹 증폭기의 효율(ηPEP _c)은 상기 <수학식 16>과 상기 <수학식 17>을 이용하여 하기 <수학식 19>와 같이 정의 할 수 있다.
Figure 112011000980036-pat00020
여기서, 상기 ηPEP_c는 최대 출력 전력을 전달하고 있는 피킹 증폭기의 효율을 나타내고, 상기 Vdc는 DC 바이어스 전압을 나타내며, 상기 Vk1는 피킹 증폭기의 니 전압을 나타내고, 상기 δ는 캐리어증폭기(304)와 피킹 증폭기(306)의 크기 비율을 나타낸다.
도 7은 본 발명의 실시 예에 따른 도허티 전력 증폭기에서 온 저항에 따른 백 오프 레벨 변환, 백 오프된 출력 전력 및 최대 출력 전력 영역에서의 효율 특성을 도시하고 있다.
상기 도 7에서 상기 도 7의 (a)는 온 저항에 따른 백 오프 레벨을 나타내고, 상기 도 7의 (b)는 온 저항에 따른 비대칭 도허티 전력 증폭기의 효율을 나타낸다.
상기 도 7의 (a)에 도시된 바와 같이 온 저항이 커 짐에 따라 백 오프 레벨이 점점 작아진다. 예를 들어, 1:2의 크기 비율을 갖는 비대칭 도허티 전력 증폭기의 경우, -9.54 dB의 백 오프 레벨을 유지해야 한다. 하지만, 0.5 옴의 온 저항을 갖는 경우, -9.54 dB에서 -8.8 dB로 크게 백 오프 레벨이 변화된다. 만일, 백 오프 레벨이 작아지는 경우, 피킹 전력 증폭기의 턴 온 시간이 늦어지므로 도허티 전력 증폭기의 최대 출력 전력이 감소하게 된다. 한편, 온 저항이 없는 상태의 백 오프 레벨에서 피킹 전력 증폭기를 정확히 턴 온 시킬 경우, 백 오프 된 출력 전력에서의 효율이 크게 감소하게 된다.
상기 도 7의 (b)에 도시된 바와 같이 온 저항이 증가할수록 전력 소자의 니 전압이 증가한다. 이에 따라, 백 오프 된 출력 전력 및 최대 출력 전력에서의 효율이 감소하게 된다. 백 오프 된 출력 전력에서의 효율이 천천히 감소하는 이유는 캐리어 증폭기가 바라보게 되는 니 전압의 비율이 최대 출력 전력에서의 비율보다 더 작고, 최대 출력 전력에서는 캐리어 증폭기뿐만 아니라 피킹 증폭기도 함께 효율이 감소하기 때문이다.
상술한 바와 같이 PAPR이 주어진 변조 신호의 경우, 비대칭 도허티 전력 증폭기는 최고의 평균 효율을 위한 백 오프 레벨이 결정된다. 이때, 상기 비대칭 도허티 전력 증폭기는 전력 소자에 따른 온 저항에 의한 백 오프 레벨의 왜곡 정도를 미리 파악하여 캐리어 증폭기 및 피킹 증폭기의 크기 비율을 갱신해야 한다. 이때, 온 저항을 가지는 전력 소자를 사용하는 경우, 상기 비대칭 도허티 전력 증폭기는 온 저항이 없는 경우의 크기 비율보다 더 큰 크기 비율을 유지해야 한다. 예를 들어, 상기 도 7의 (a)에서 온 저항이 0인 비대칭 도허티 전력 증폭기는 8.3 dB의 백 오프 레벨을 얻기 위해 1:1.6의 크기 비율을 유지하도록 피킹 증폭기의 크기를 결정한다. 한편, 온 저항이 0.5 인 비대칭 도허티 전력 증폭기는 1:1.8로 두 증폭기 간의 크기 비율이 증가시킨다.
이하 설명은 비대칭 도허티 전력 증폭기에서 PAPR에 따른 온 저항을 고려하여 신호를 증폭하기 위한 방법에 대해 설명한다.
도 8은 본 발명의 실시 예에 따른 도허티 전력 증폭기에서 PAPR에 따른 온 저항을 고려하여 변조 신호를 증폭하기 위한 절차를 도시하고 있다.
상기 도 8을 참조하면, 상기 비대칭 도허티 전력 증폭기는 801단계에서 상기 도허티 전력 증폭기의 최대 출력을 결정한다. 예를 들어, 상기 도허티 전력 증폭기는 자신이 사용되는 용도에 따라 자신의 최대 출력을 결정한다.
이후, 상기 비대칭 도허티 전력 증폭기는 803단계로 진행하여 제공받은 변조 신호의 PAPR에 대해 상기 비대칭 도허티 전력 증폭기의 최적 백 오프 레벨을 검출한다.
상기 최적의 백 오프 레벨을 검출한 후, 상기 비대칭 도허티 전력 증폭기는 805단계로 진행하여 상기 최대 출력과 최적 백 오프 레벨을 고려하여 캐리어 증폭기와 피킹 증폭기의 크기 비율을 결정한다.
상기 캐리어 증폭기와 피킹 증폭기의 크기 비율을 결정한 후, 상기 비대칭 도허티 전력 증폭기는 807단계로 진행하여 캐리어 증폭기의 온 저항을 추정한다. 예를 들어, 상기 비대칭 도허티 전력 증폭기는 상기 도허티 전력 증폭기를 구성하는 전력 소자의 DCIV 커브를 통해 니 전압에 의한 온 저항을 추출한다.
이후, 상기 비대칭 도허티 전력 증폭기는 809단계로 진행하여 상기 온 저항에 의해 최적의 백 오프 레벨이 변경되는지 확인한다.
온 저항에 의해 최적의 백 오프 레벨이 변경되는 경우, 상기 비대칭 도허티 전력 증폭기는 811단계로 진행하여 상기 변경된 최적의 백 오프 레벨을 고려하여 캐리어 증폭기와 피킹 증폭기의 크기 비율을 다시 결정한다.
이후, 상기 비대칭 도허티 전력 증폭기는 813단계로 진행하여 상기 다시 결정한 캐리어 증폭기와 피킹 증폭기의 크기 비율을 고려하여 서로 다른 크기의 캐리어 증폭기와 피킹 증폭기를 위한 출력 합성기의 특성 임피던스를 결정한다. 예를 들어, 상기 비대칭 도허티 전력 증폭기는 상기 <수학식 4>를 이용하여 출력 합성기의 특성 임피던스를 산출한다.
한편, 온 저항에 의해 최적의 백 오프 레벨이 변경되지 않는 경우, 상기 비대칭 도허티 전력 증폭기는 상기 813단계로 진행하여 상기 803단계에서 결정한 캐리어 증폭기와 피킹 증폭기의 크기 비율을 고려하여 서로 다른 크기의 캐리어 증폭기와 피킹 증폭기를 위한 출력 합성기의 특성 임피던스를 결정한다. 예를 들어, 상기 비대칭 도허티 전력 증폭기는 상기 <수학식 4>를 이용하여 출력 합성기의 특성 임피던스를 산출한다.
상기 출력 합성기의 특성 임피던스를 결정한 후, 상기 비대칭 도허티 전력 증폭기는 815단계로 진행하여 상기 결정한 특성 임피던스를 이용하여 캐리어 증폭기와 피킹 증폭기의 출력 전력들을 결합한다.
이후, 상기 비대칭 도허티 전력 증폭기는 본 알고리즘을 종료한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (16)

  1. 전력 증폭기 장치에 있어서,
    캐리어 증폭기와 피킹 증폭기로 전력 신호를 제공하는 전력 분배기와,
    상기 전력 분배기로부터 입력되는 신호의 전력을 증폭하는 상기 캐리어 증폭기와,
    상기 캐리어 증폭기와 최대 출력 전력 크기가 다르며, 상기 전력 분배기로부터 입력되는 신호의 전력을 증폭하는 상기 피킹 증폭기와,
    상기 캐리어 증폭기와 상기 피킹 증폭기의 종단에 위치하여 부하 임피던스를 조절하는 적어도 두 개의 오프셋 전송 선로들과,
    서로 다른 크기의 캐리어 증폭기와 피킹 증폭기의 출력들을 결합하여 출력하는 출력 합성기를 포함하고,
    상기 피킹 증폭기와 상기 캐리어 증폭기의 크기 비율은, 최대 평균 효율을 갖는 백 오프 레벨을 위해, 변조 신호의 피크대 평균 전력비(peak to average power ratio, PAPR) 및 상기 캐리어 증폭기의 니 전압(knee voltage)와 관련된 온 저항에 기반하여 결정되는 장치.
  2. 제1항에 있어서,
    상기 피킹 증폭기의 입력 단에 위치하여 상기 캐리어 증폭기와 상기 피킹 증폭기의 위상을 일치시키는 위상 지연 성분을 더 포함하여 구성되는 장치.
  3. 삭제
  4. 제1항에 있어서,
    상기 출력 합성기는, 상기 전력 증폭기의 출력 부하 임피던스와 다른 크기의 특성 임피던스를 갖는 적어도 두 개의 쿼터웨이브 전송 선로들을 포함하여 구성되는 장치.
  5. 제4항에 있어서,
    상기 적어도 두 개의 쿼터웨이브 전송 선호들은, 상기 캐리어 증폭기의 종단에 위치한 제1 오프셋 전송 선로에 직렬로 연결되는 제1 쿼터웨이브 전송 선로와,
    상기 캐리어 증폭기와 피킹 증폭기의 출력이 결합된 부분과 상기 전력 증폭기의 최종 출력 부하 사이에 직렬로 위치하여 부하 저항값을 변환하는 제2 쿼터웨이브 전송 선로를 포함하여 구성되는 장치.
  6. 제5항에 있어서,
    상기 제1 쿼터웨이브 전송 선로는, 상기 전력 증폭기의 출력 부하 임피던스의
    Figure 112016114049314-pat00037
    배인 특성 임피던스를 포함하며,
    상기
    Figure 112016114049314-pat00038
    는, 상기 캐리어 증폭기와 상기 피킹 증폭기의 크기 비율을 나타내는 장치.
  7. 제5항에 있어서,
    상기 제2 쿼터웨이브 전송 선로는, 상기 전력 증폭기의 출력 부하 임피던스의
    Figure 112016114049314-pat00039
    배인 특성 임피던스를 포함하며,
    상기
    Figure 112016114049314-pat00040
    는, 상기 캐리어 증폭기와 상기 피킹 증폭기의 크기 비율을 나타내는 장치.
  8. 전력 증폭기의 동작 방법에 있어서,
    상기 전력 증폭기의 최고 출력을 결정하는 과정과,
    변조 신호의 피크대 평균 전력비(peak to average power ratio, PAPR)를 이용하여 캐리어 증폭기와 피킹 증폭기의 크기 비율을 결정하는 과정과,
    상기 캐리어 증폭기의 니 전압(knee voltage)와 관련된 온 저항을 추출하는 과정과,
    상기 온 저항을 고려하여 최대 평균 효율을 갖는 백 오프 레벨이 변경되는지 여부를 결정하는 과정과,
    상기 백 오프 레벨이 변경되는 경우, 상기 변경된 백 오프 레벨을 고려하여 상기 캐리어 증폭기와 상기 피킹 증폭기의 크기 비율을 갱신하는 과정과,
    상기 캐리어 증폭기와 피킹 증폭기의 크기 비율을 고려하여 상기 캐리어 증폭기와 피킹 증폭기의 출력을 결합하기 위한 적어도 두 개의 특성 임피던스들을 결정하는 과정과,
    상기 적어도 두 개의 특성 임피던스들을 이용하여 상기 캐리어 증폭기와 피킹 증폭기에서 증폭된 출력들을 결합하는 과정을 포함하는 방법.
  9. 제8항에 있어서,
    상기 크기 비율을 결정하는 과정은,
    상기 변조 신호의 피크대 평균 전력비(PAPR)를 이용하여 최대 평균 효율을 갖는 백 오프 레벨을 결정하는 과정과,
    상기 결정한 백 오프 레벨을 고려하여 상기 캐리어 증폭기와 피킹 증폭기의 크기 비율을 결정하는 과정을 포함하는 방법.
  10. 제8항에 있어서,
    상기 특성 임피던스들을 결정하는 과정은,
    상기 갱신한 상기 캐리어 증폭기와 피킹 증폭기의 크기 비율을 고려하여 상기 캐리어 증폭기와 피킹 증폭기의 출력을 결합하기 위한 적어도 두 개의 특성 임피던스들을 결정하는 과정을 포함하는 방법.
  11. 삭제
  12. 제8항에 있어서,
    상기 특성 임피던스들을 결정하는 과정은,
    제 1 쿼터웨이브 전송 선로와 제 2 쿼터웨이브 전송 선로 각각의 특성 임피던스를 상기 전력 증폭기의 출력 부하 임피던스와 다른 크기로 결정하는 과정을 포함하며,
    상기 제 1 쿼터웨이브 전송 선로는, 상기 캐리어 증폭기의 종단에 위치한 제 1 오프셋 전송 선로에 직렬로 연결되고,
    상기 제 2 쿼터웨이브 전송 선로는, 상기 캐리어 증폭기와 피킹 증폭기의 출력이 결합된 부분과 상기 전력 증폭기의 최종 출력 부하 사이에 직렬로 연결되는 방법.
  13. 제12항에 있어서,
    상기 특성 임피던스들을 결정하는 과정은,
    상기 제 1 쿼터웨이브 전송 선로의 특성 임피던스를 상기 전력 증폭기의 출력 부하 임피던스의
    Figure 112016114049314-pat00041
    배로 결정하는 과정과,
    상기 제 2 쿼터웨이브 전송 선로의 특성 임피던스를 상기 전력 증폭기의 출력 부하 임피던스의
    Figure 112016114049314-pat00042
    배로 결정하는 과정을 포함하며,
    상기
    Figure 112016114049314-pat00043
    는, 상기 캐리어 증폭기와 상기 피킹 증폭기의 크기 비율을 나타내는 방법.
  14. 삭제
  15. 삭제
  16. 삭제
KR1020110001267A 2011-01-06 2011-01-06 도허티 증폭기에서 효율을 향상시키기 위한 장치 및 방법 KR101731321B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110001267A KR101731321B1 (ko) 2011-01-06 2011-01-06 도허티 증폭기에서 효율을 향상시키기 위한 장치 및 방법
US13/345,579 US8810312B2 (en) 2011-01-06 2012-01-06 Apparatus and method for improving performance in Doherty amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110001267A KR101731321B1 (ko) 2011-01-06 2011-01-06 도허티 증폭기에서 효율을 향상시키기 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20120079920A KR20120079920A (ko) 2012-07-16
KR101731321B1 true KR101731321B1 (ko) 2017-05-02

Family

ID=46454823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110001267A KR101731321B1 (ko) 2011-01-06 2011-01-06 도허티 증폭기에서 효율을 향상시키기 위한 장치 및 방법

Country Status (2)

Country Link
US (1) US8810312B2 (ko)
KR (1) KR101731321B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202818232U (zh) 2012-09-18 2013-03-20 中兴通讯股份有限公司 一种Doherty功放电路
US9154094B2 (en) 2013-05-21 2015-10-06 Telefonaktiebolaget L M Ericsson (Publ) Efficient power amplification over large operating average power range
WO2015106422A1 (en) 2014-01-16 2015-07-23 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for adjusting peak power capability
KR101654927B1 (ko) * 2014-12-02 2016-09-08 전자부품연구원 광대역 도허티 전력 증폭기
US9391684B1 (en) * 2015-09-11 2016-07-12 Raytheon Company Asymmetric power amplifier for digital beam forming
KR101686351B1 (ko) * 2015-10-28 2016-12-14 성균관대학교산학협력단 3-웨이 도허티 전력증폭기 장치
JP6707642B2 (ja) * 2015-12-17 2020-06-10 ユー−ブロックス、アクチエンゲゼルシャフトｕ−ｂｌｏｘ ＡＧ 電力増幅装置、エンベロープ追跡型の増幅装置、および信号を増幅する方法
CN108763640B (zh) * 2018-04-20 2022-03-22 杭州电子科技大学 高效率高回退的Doherty功率放大器及其设计方法
US10938358B2 (en) * 2018-10-31 2021-03-02 Kabushiki Kaisha Toshiba Digital power amplifier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006157900A (ja) 2004-11-05 2006-06-15 Hitachi Kokusai Electric Inc 増幅器
US20090295473A1 (en) 2008-05-28 2009-12-03 Alexandre Dupuy Power Amplifier Architectures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791417B2 (en) * 2002-01-28 2004-09-14 Cree Microwave, Inc. N-way RF power amplifier circuit with increased back-off capability and power added efficiency using selected phase lengths and output impedances
KR100450744B1 (ko) * 2002-08-29 2004-10-01 학교법인 포항공과대학교 도허티 증폭기
JP4520204B2 (ja) * 2004-04-14 2010-08-04 三菱電機株式会社 高周波電力増幅器
JP4792273B2 (ja) * 2005-10-18 2011-10-12 株式会社日立国際電気 増幅器
KR100814415B1 (ko) * 2007-02-14 2008-03-18 포항공과대학교 산학협력단 하모닉 제어 회로를 이용한 고효율 도허티 전력 증폭기
KR101709347B1 (ko) * 2009-12-16 2017-03-09 삼성전자주식회사 결합셀 도허티 전력 증폭 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006157900A (ja) 2004-11-05 2006-06-15 Hitachi Kokusai Electric Inc 増幅器
US20090295473A1 (en) 2008-05-28 2009-12-03 Alexandre Dupuy Power Amplifier Architectures

Also Published As

Publication number Publication date
KR20120079920A (ko) 2012-07-16
US8810312B2 (en) 2014-08-19
US20120176194A1 (en) 2012-07-12

Similar Documents

Publication Publication Date Title
KR101731321B1 (ko) 도허티 증폭기에서 효율을 향상시키기 위한 장치 및 방법
US8564367B2 (en) Power amplifier
US10298177B2 (en) N-way doherty distributed power amplifier with power tracking
CN108768308B (zh) 基于晶体管堆叠结构的非对称Doherty功率放大器
EP3221963B1 (en) Power amplifier for amplifying radio frequency signal
EP2145385B1 (en) N-way doherty distributed power amplifier
KR101145666B1 (ko) 고주파용 3-스테이지 질화 갈륨계 고전자 이동도 트랜지스터(ＧａＮ ＨＥＭＴ) 도허티 전력증폭기
KR101677555B1 (ko) 도허티 증폭기에서 낮은 전력 영역에서의 효율을 향상시키기 위한 장치
US9374041B2 (en) Doherty power amplification apparatus and method
US8400216B2 (en) 3-way Doherty power amplifier using driving amplifier
CN109660212B (zh) 一种采用电抗补偿拓展带宽的3路Doherty功率放大器
US20160126902A1 (en) Amplifier circuit and method
US10084413B2 (en) Doherty power amplifier and transmitter
JP5593246B2 (ja) 電力増幅器
US7148746B2 (en) High efficiency amplifier
KR101654927B1 (ko) 광대역 도허티 전력 증폭기
JP2016220130A (ja) 増幅器
JP2014072557A (ja) 高調波処理回路、及びこれを用いた増幅装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant