KR101715501B1 - 신축성 소자용 기판의 제조방법, 이에 의해 제조된 신축성 소자용 기판 및 이를 포함하는 전자 장치 - Google Patents

신축성 소자용 기판의 제조방법, 이에 의해 제조된 신축성 소자용 기판 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR101715501B1
KR101715501B1 KR1020150126304A KR20150126304A KR101715501B1 KR 101715501 B1 KR101715501 B1 KR 101715501B1 KR 1020150126304 A KR1020150126304 A KR 1020150126304A KR 20150126304 A KR20150126304 A KR 20150126304A KR 101715501 B1 KR101715501 B1 KR 101715501B1
Authority
KR
South Korea
Prior art keywords
pattern
substrate
photoresist
plate
thin film
Prior art date
Application number
KR1020150126304A
Other languages
English (en)
Inventor
이내응
이한별
배찬울
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020150126304A priority Critical patent/KR101715501B1/ko
Priority to US15/258,329 priority patent/US20170097315A1/en
Application granted granted Critical
Publication of KR101715501B1 publication Critical patent/KR101715501B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/22—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance
    • G01N27/221—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance by investigating the dielectric properties
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/0004—Gaseous mixtures, e.g. polluted air
    • G01N33/0009—General constructional details of gas analysers, e.g. portable test equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/22—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance
    • G01N27/221—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance by investigating the dielectric properties
    • G01N2027/222—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance by investigating the dielectric properties for analysing gases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0329—Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump

Abstract

신축성 소자용 기판이 개시된다. 신축성 소자용 기판은 가상의 기준 평면에 대해 돌출되고 규칙적 또는 불규칙적으로 배열되며 서로 동일한 크기 및 형상을 갖는 복수의 더미들 및 상기 더미들 사이에 형성된 골(valley)로 이루어지고, 상기 더미들 및 골은 곡면으로 이루어진 모글 패턴(mogul pattern)이 형성된 일면을 구비한다. 이러한 신축성 소자용 기판을 이용하는 경우, 신축성 소재뿐만 아니라 금속 또는 세라믹으로 이루어진 박막 구조물을 포함하는 신축성 소자를 제조할 수 있다.

Description

신축성 소자용 기판의 제조방법, 이에 의해 제조된 신축성 소자용 기판 및 이를 포함하는 전자 장치{METHOD OF MANUFACTURING SUBSTRATE FOR STRETCHABLE DEVICE, THE SUBSTRATE MANUFACTURED BY THE METHOD, AND ELECTRONIC DEVICE HAVING THE STRETCHABLE SUBSTRATE}
본 발명은 신축성 소자용 기판의 제조방법, 이에 의해 제조된 신축성 소자용 기판 및 상기 기판을 포함하는 전자 장치에 관한 것이다.
신축 가능한 신축성 소자는 넓은 응용성으로 인하여 최근 많은 관심을 받고 있다. 이러한 신축성 소자를 제조하는 방법으로는 크게 신축성이 있는 소재를 직접 이용하는 방법과 구조적 설계를 통해 재료에 가해지는 기계적 응력을 흡수하여 변형을 최소화 시키는 방법이 있다.
신축성이 있는 소재를 이용한 신축성 소자는 소자의 구성요소들을 신축성 소재로 형성하는 것인데, 이에 적용될 수 있는 재료가 한정적일 뿐만 아니라 고분자 물질보다 비교적 안정하고 전기적 특성이 우수한 금속이나 세라믹과 같은 재료를 사용할 수 없다는 단점이 있다.
그리고 구조적 설계를 통해 재료의 변형을 최소화시키는 방법을 이용한 신축성 소자의 대표적인 예로는 미리 정해진 변형율로 인장된 신축성 기판 상에 박막 구조물을 형성한 후 기판을 복원시켜 상기 박막 구조물을 구불구불한 구조로 만드는 방법이 있다. 하지만, 이러한 신축성 소자의 경우, 소자 제작 과정에서 박막 구조물에 많은 균열이 발생할 수 있을 뿐만 아니라 소자의 집적도가 낮고 공정이 매우 복잡한 문제점이 있다. 또한, 기판과 박막 구조물 사이의 박리 현상이 잘 일어날 뿐 아니라 모든 방향으로의 신축성 특성을 갖기 힘들다는 단점이 있다.
공개특허공보 제10-2015-0020922호(2015.02.27.)
본 발명의 일 목적은 일면에 모글 패턴(mogul pattern)이 형성되어 그 위에 형성되는 박막 구조물의 변형을 최소화시킬 수 있는 신축성 소자용 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 신축성 소자용 기판의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 신축성 소자용 기판을 포함하는 전자 장치를 제공하는 것이다.
본 발명의 실시예에 따른 신축성 소자용 기판은 가상의 기준 평면에 대해 돌출되고 규칙적 또는 불규칙적으로 배열되며 서로 동일한 크기 및 형상을 갖는 복수의 더미(bump)들 및 상기 더미들 사이에 형성된 골(valley)로 이루어진 모글 패턴(mogul pattern)이 일면에 형성되고, 상기 더미들과 골은 연속된 곡면을 형성할 수 있다.
일 실시예에 있어서, 상기 기준 평면에 수직한 임의 평면들을 따라 절단한 단면들에 있어서, 상기 모글 패턴의 상부면은 마루(peak) 및 골(valley)이 반복적으로 배열된 연속된 곡선으로 이루어질 수 있다.
일 실시예에 있어서, 상기 마루와 상기 골 사이의 평균 간격과 상기 마루와 골 사이의 높이 차이의 비는 1:0.5 내지 1:1.5일 수 있다.
본 발명의 실시예에 따른 신축성 소자용 기판의 제조방법은 광을 차단하는 제1 차광영역 및 상기 제1 차광영역 내에서 서로 규칙적으로 이격되게 배치되고 원형 또는 다각형 형상을 가지며 광을 투과시키는 복수의 제1 노광 영역을 포함하는 제1 마스크를 이용한 포토리소그라피 공정을 통하여 제1 플레이트의 제1 면 상에 제1 포토레지스트 패턴을 형성하는 단계; 상기 제1 포토레지스트 패턴을 리플로우시키는 단계; 상기 제1 플레이트의 제1 면 상에 제1 경화성 고분자 물질을 도포한 후 경화시켜 상기 리플로우된 제1 포토레지스트 패턴과 역상인 오목 패턴이 형성된 제1 면을 구비하는 제2 플레이트를 제조하는 단계; 상기 제1 노광영역에 대응하는 제2 차광영역 및 상기 제1 차광영역에 대응하는 제2 노광영역을 구비하는 제2 마스크를 이용한 포토리소그라피 공정을 이용하여 상기 제2 플레이트의 제1 면 중 상기 오목 패턴들 사이의 영역에 제2 포토레지스트 패턴을 형성하는 단계; 상기 제2 포토레지스트 패턴을 리플로우시키는 단계; 및 상기 제2 플레이트의 제1 면에 제2 경화성 고분자 물질을 도포한 후 경화하여 상기 리플로우된 제2 포토레지스트 패턴과 상기 오목 패턴에 의해 형성된 패턴과 역상인 모글 패턴이 형성된 제1 면을 구비하는 기판을 제조하는 단계를 포함한다.
일 실시예에 있어서, 상기 제1 포토레지스트 패턴은 상기 제1 플레이트의 제1 면 상에 10 내지 40㎛의 두께의 제1 포토레지스트막을 형성한 후 이를 상기 제1 마스크를 이용하여 패터닝함으로써 형성될 수 있고, 상기 제2 포토레지스트 패턴은 상기 제2 플레이트의 제1 면 상에 20 내지 50㎛의 두께의 제2 포토레지스트막을 형성한 후 이를 상기 제2 마스크를 이용하여 패터닝함으로서 형성될 수 있다.
일 실시예에 있어서, 상기 제1 마스크의 제1 노광영역들 각각은 10 내지 100 ㎛의 직경을 갖는 원형 형상을 가질 수 있다.
일 실시예에 있어서, 상기 리플로우된 제2 포토레지스트 패턴과 상기 오목 패턴은 연속된 곡면만으로 이루어진 패턴을 형성할 수 있다.
일 실시예에 있어서, 상기 오목 패턴이 형성된 제1 면을 구비하는 상기 제2 플레이트를 제조하는 단계는, 상기 리플로우된 상기 제1 포토레지스트 패턴 상에 이형막을 형성하는 단계; 상기 제1 플레이트의 제1 면 상에 상기 제1 경화성 고분자 물질을 도포하는 단계; 상기 제1 경화성 고분자 물질을 점착 향상 처리된 글라스 기판으로 가압하는 단계; 상기 제1 경화성 고분자 물질을 경화시키는 단계; 및 상기 경화된 제1 경화성 고분자 물질을 상기 제1 플레이트로부터 분리하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 신축성 소자용 기판의 제조방법은 상기 모글 패턴이 형성된 기판 상에 제3 경화성 고분자 물질을 도포한 후 경화시켜 상기 모글 패턴과 역상이 역모글 패턴이 형성된 일면을 구비하는 마스터 몰드를 제조하는 단계를 더 포함할 수 있고, 이 경우, 상기 역모글 패턴이 형성된 상기 마스터 몰드의 일면에 상기 제2 경화성 물질을 도포한 후 경화하여 상기 모글 패턴이 형성된 일면을 구비하는 기판을 제조할 수 있다. 일 예로, 상기 제3 경화성 고분자 물질로는 폴리우레탄아크릴레이트가 사용될 수 있다.
본 발명의 실시예에 따른 전자 장치는 가상의 기준 평면에 대해 돌출되고 규칙적 또는 불규칙적으로 배열되며 서로 동일한 크기 및 형상을 갖는 복수의 더미들 및 상기 더미들 사이에 형성된 골(valley)로 이루어지고, 상기 더미들 및 골은 곡면으로 이루어진 모글 패턴(mogul pattern)이 일면에 형성된 기판; 및 상기 기판의 모글 패턴 상에 형성된 전기 전도성 박막 구조물을 포함한다.
일 실시예에 있어서, 상기 전기 전도성 박막 구조물은 금속, 전도성 고분자 및 전도성 산화물로 이루어진 그룹에서 선택된 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 전자 장치는 가스 센서 장치일 수 있다. 이 경우, 상기 전기 전도성 박막 구조물은 서로 이격된 제1 전극 및 제2 전극을 포함할 수 있고, 상기 전자 장치는 상기 기판의 모글 패턴 상에 배치되고, 상기 제1 전극 및 상기 제2 전극과 접촉하는 가스 감지물질을 더 포함할 수 있다.
본 발명의 실시예에 따른 신축성 소자용 기판은 일면에 연속된 곡면만으로 이루어진 모글 패턴을 구비하므로, 인장시 상기 모글 패턴 상에 형성되는 다양한 소재로 이루어진 박막 구조물의 변형을 최소화할 수 있고, 그 결과, 이를 신축성 전자 소자에 적용하는 경우, 금속이나 세라믹으로 이루어진 박막 구조물을 포함하더라도 넓은 범위까지 소자의 신축특성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 신축성 기판의 제조방법을 설명하기 위한 순서도이다.
도 2 및 도 3은 도 1에 도시된 마스터 몰드를 제조하는 단계에 적용되는 마스크들을 설명하기 위한 평면도들이다.
도 4a 내지 도 4k는 도 2 및 도 3에 도시된 마스크들을 이용하여 상기 마스터 몰드를 제조하는 공정을 설명하기 위한 공정도들이다.
도 5는 종래의 평면 기판과 본 발명에 따른 모글 패턴이 형성된 신축성 기판 상에 초기 길이 1cm 및 두께 70nm의 금 박막 패턴을 형성한 후 기판의 인장 변형률에 대한 상기 금 박막 패턴의 저항 변화를 측정한 그래프이다.
도 6는 종래의 평면 기판과 본 발명에 따른 모글 패턴이 형성된 신축성 기판 상에 초기 길이 1cm 및 두께 160nm의 PEDOT:PSS 박막 패턴을 형성한 후 기판의 인장 변형률에 대한 상기 PEDOT:PSS 박막 패턴의 저항 변화를 측정한 그래프이다.
도 7은 종래의 평면 기판과 본 발명에 따른 모글 패턴이 형성된 신축성 기판 상에 초기 길이 1cm 및 두께 160nm의 ITO 박막 패턴을 형성한 후 기판의 인장 변형률에 대한 상기 ITO 박막 패턴의 저항 변화를 측정한 그래프이다.
도 8은 본 발명의 일 실시예에 따른 가스 센서 장치를 설명하기 위한 사시도이다.
도 9는 본 발명의 실시예에 따라 제조된 이산화질소 센서 장치의 이산화질소 농도에 따른 전류 변화를 나타내는 그래프이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시예에 따른 신축성 기판의 제조방법을 설명하기 위한 순서도이고, 도 2 및 도 3은 도 1에 도시된 마스터 몰드를 제조하는 단계에 적용되는 마스크들을 설명하기 위한 평면도들이며, 도 4a 내지 도 4k는 도 2 및 도 3에 도시된 마스크들을 이용하여 상기 마스터 몰드를 제조하는 공정을 설명하기 위한 공정도들이다.
본 발명에 있어서, '모글 패턴(mogul pattern)'이라 함은 기준 평면에 대해 돌출되고 규칙적으로 배열되며 서로 동일한 크기 및 형상을 갖는 복수의 더미들 및 상기 더미들 사이에 형성된 골(valley)로 이루어지고, 상기 더미들 및 골은 곡면으로 이루어진 패턴을 의미한다. 일 실시예에 있어서, 상기 기준 평면에 수직한 임의 평면들을 따라 절단한 단면들에 있어서, 상기 '모글 패턴(mogul pattern)'의 상부면은 마루(peak) 및 골(valley)이 반복적으로 배열된 연속된 곡선일 수 있다. 이 경우, 상기 '모글 패턴(mogul pattern)'의 상부면에 대응하는 곡선은 주기적인 곡선일 수 있고, 상기 곡선의 주기는 상기 절단면에 따라 서로 동일할 수도 있고, 서로 다를 수도 있다. 그리고 본 발명에 있어서 '역모글 패턴(reverse mogul pattern)'이라 함은 상기 모글 패턴에 대해 역상(逆像)을 갖는 패턴을 의미한다.
도 1 내지 도 4를 참조하면, 본 발명의 실시예에 따른 신축성 기판(100)의 제조방법은 제1 플레이트(110) 상에 도 2에 도시된 제1 마스크(10)를 이용한 포토리소그라피 공정을 통하여 제1 포토레지스트 패턴(120a)을 형성하는 단계(S110); 상기 제1 포토레지스트 패턴(120a)을 리플로우(reflow)시키는 단계(S120); 상기 제1 플레이트(110)의 일면 상에 제1 경화성 고분자 물질(130')을 도포한 후 경화시켜 상기 리플로우된 제1 포토레지스트 패턴(120b)에 대응하는 오목 패턴이 일면에 형성된 제2 플레이트(130)를 제조하는 단계(S130); 상기 제2 플레이트(130)의 일면에 도 3에 도시된 제2 마스크(20)를 이용한 포토리소그라피 공정을 이용하여 상기 오목 패턴들 사이의 영역에 제2 포토레지스트 패턴(150a)을 형성하는 단계(S140); 상기 제2 포토레지스트 패턴(150a)을 리플로우시키는 단계(S150); 및 상기 제2 플레이트(130)의 일면에 제2 경화성 고분자 물질(100')을 도포한 후 경화하여 일면에 모글 패턴이 형성된 기판(100)을 제조하는 단계(S160)를 포함한다.
상기 제1 플레이트(110) 상에 제1 포토레지스트 패턴(120a)을 형성하는 단계(S110)에 있어서, 상기 제1 플레이트(110)는 편평한 일면을 구비하고 상기 제1 포토레지스터막이 형성될 수 있다면 재질 및 구조가 특별히 제한되지 않고, 상기 제1 포토레지스트막(120)은 노광된 부분이 현상되는 포지티브형 포토레지스트 물질로 형성될 수 있다. 일 실시예로, 상기 제1 플레이트(110)로는 실리콘 웨이퍼가 사용될 수 있고, 상기 제1 포토레지스트막(120)은 약 10 내지 40㎛의 두께로 형성될 수 있다. 예를 들면, 상기 제1 포토레지스트막(120)은 포토레지스트 물질을 상기 실리콘 웨이퍼 상에 스핀 코팅의 방법으로 도포한 후 약 70 내지 90℃의 온도에서 1차 열처리하고 이어서 약 110 내지 130℃의 온도에서 2차 열처리를 수행함으로써 형성될 수 있다.
상기 제1 포토레지스트막(120)을 패터닝하기 위한 상기 제1 마스크(10)는 도 2에 도시된 바와 같이 광을 차단하는 제1 차광영역(12) 및 상기 제1 차광영역(12) 내에서 서로 규칙적으로 이격되게 배치되고 원형 또는 다각형 형상을 가지며 광을 투과시키는 복수의 제1 노광 영역(11)을 포함할 수 있다. 일 실시예로, 상기 복수의 제1 노광영역(11) 각각은 도 2에 도시된 바와 같이 약 10 내지 100 ㎛의 직경을 갖는 원형 형상을 가질 수 있고, 상기 복수의 제1 노광영역들(11)은 서로 인접한 3개의 제1 노광영역(11)이 정삼각형 또는 이등변 삼각형의 꼭지점에 위치하도록 규칙적으로 배치될 수 있다.
상기 제1 마스크(10)를 이용한 노광 및 현상 공정을 통해 상기 제1 포토레지스트막(120)을 패터닝하는 경우, 상기 제1 플레이트(110) 상에는 상기 제1 마스크(10)의 제1 노광영역(11)에 대응하는 형상의 단면을 갖는 기둥 구조의 개구가 형성된 제1 포토레지스트 패턴들(120a)이 형성된다. 일 실시예로, 상기 제1 마스크(10)의 제1 노광영역들(11)이 원형 형상을 가지는 경우, 상기 제1 포토레지스트 패턴들(120a)은 원기둥 형상의 개구를 구비할 수 있다.
상기 제1 포토레지스트 패턴(120a)을 리플로우(reflow)시키는 단계(S120)에 있어서, 상기 제1 포토레지스트 패턴들(120a)은 녹는점 이상의 제1 온도까지 서서히 가열된 후 상기 제1 온도에서 일정시간 유지되고, 이어서 상온까지 서서히 냉각될 수 있다. 이러한 리플로우 공정을 통해, 상기 제1 포토레지스트 패턴들(120a)에 있어서 불연속면이 만나서 형성되는 각진 모서리 부분이 제거되고, 상기 리플로우된 제1 포토레지스트 패턴들(120b)은 연속된 곡면만으로 이루어지게 된다.
상기 리플로우된 제1 포토레지스트 패턴(120b)에 대응하는 오목 패턴이 일면에 형성된 제2 플레이트(130)를 제조하는 단계(S130)에 있어서, 상기 리플로우된 제1 포토레지스트 패턴(120b)이 형성된 제1 플레이트(110)의 일면 상에 제1 경화성 고분자 물질(130')을 도포한 후 상기 제1 경화성 고분자 물질(130')에 자외선이나 열을 인가함으로써 상기 제1 경화성 고분자 물질(130')을 경화시킬 수 있다. 일 실시예로, 상기 제1 경화성 고분자 물질(130')로는 미세 패턴을 구현할 수 있고, 내구성이 우수하며, 투명한 유무기 하이브리드 고분자 물질이 사용될 수 있다. 예를 들면, 상기 제1 경화성 고분자 물질(130')로는 시판되고 있는 오모스탬프(제품명, OrmoStamp??) 물질이 사용될 수 있다. 이어서, 상기 경화된 제1 경화성 고분자 물질(130')을 상기 제1 플레이트(110)로부터 분리함으로써 일면에 상기 리플로우된 제1 포토레지스트 패턴들(120b)과 대응하는 오목 패턴들이 형성된 제2 플레이트(130)를 제조할 수 있다.
한편, 상기 제1 플레이트(110)로부터 상기 경화된 제1 경화성 고분자 물질(130')을 용이하게 분리시키기 위해, 상기 리플로우된 제1 포토레지스트 패턴들(120b)에는 상기 제1 경화성 고분자 물질(130')에 대한 항점착 처리가 수행될 수 있다. 예를 들면, 상기 제1 경화성 고분자 물질(130')로 상기 오모스탬프(제품명, OrmoStamp??) 물질이 사용되는 경우, 상기 항점착 처리를 위해 진공 챔버에 상기 리플로우된 제1 포토레지스트 패턴(120b)이 형성된 상기 제1 플레이트(110)와 Trichloro(1H,1H,2H,2H-perfluorooctyl)-silane 용액을 배치시킨 후 상기 Trichloro(1H,1H,2H,2H-perfluorooctyl) silane 용액을 기화시켜 상기 리플로우된 제1 포토레지스트 패턴들(120b) 상에 이형막(release layer)을 형성할 수 있다. 또한, 상기 제1 경화성 고분자 물질(130')을 상기 리플로우된 제1 포토레지스트 패턴(120b)이 형성된 제1 플레이트(110)의 일면 상에 도포한 후 점착 향상 처리된 글라스 기판(140)으로 상기 제1 경화성 고분자 물질(130')을 가압한 후 상기 제1 경화성 고분자 물질(130')을 경화시킬 수 있다. 상기 글라스 기판(140)의 점착 향상 처리를 위해, 상기 글라스 기판(140)은 플라즈마 처리 후 3-aminopropyl-triethoxysilane 용액으로 표면처리될 수 있다.
상기 제2 플레이트(130)의 일면에 상기 제2 포토레지스트 패턴(150a)을 형성하는 단계(S140)에 있어서, 상기 오목 패턴들이 형성된 상기 제2 플레이트(130)의 일면에 제2 포토레지스트막(150)을 형성하고, 이를 상기 제2 마스크(20)를 이용하여 패터닝할 수 있다.
상기 제2 포토레지스트막(150)은 노광된 부분이 현상되는 포지티브형 포토레지스트 물질로 형성될 수 있고, 약 20 내지 50㎛의 두께로 형성될 수 있다. 일 예로, 상기 제1 마스크(10)에서 인접한 제1 노광영역(11) 사이에 위치하는 제1 차광영역(12) 부분의 폭이 상기 제1 노광영역(11)의 직경보다 작은 경우, 상기 제2 포토레지스트막(150)의 두께는 상기 제1 포토레지스트막(120)의 두께보다 작게 형성될 수 있다.
상기 제2 포토레지스트막(150)을 패터닝하기 위한 상기 제2 마스크(20)는 도 3에 도시된 바와 같이, 상기 제1 마스크(10)의 제1 노광영역(11)과 동일한 형상, 크기 및 배치를 갖는 제2 차광 영역(22) 및 상기 제1 마스크(10)의 제1 차광영역(12)과 동일한 형상, 크기 및 배치를 갖는 제2 노광영역(21)을 포함할 수 있다. 이와 같은 제2 마스크(20)를 이용하여 상기 제2 포토레지스트막(150)을 패터닝하는 경우, 상기 제2 포토레지스트막(150) 중 상기 제2 플레이트(130)의 오목 패턴 영역이 노광 및 현상되므로, 상기 제2 포토레지스트 패턴(150a)은 상기 제2 플레이트(130)의 일면 중 상기 오목 패턴 영역을 제외한 영역을 피복하도록 형성된다.
상기 제2 포토레지스트 패턴(150a)을 리플로우시키는 단계(S150)에 있어서, 상기 제2 포토레지스트 패턴(150a)은 녹는점 이상의 제2 온도까지 서서히 가열된 후 상기 제2 온도에서 일정시간 유지되고, 이어서 상온까지 서서히 냉각될 수 있다. 이러한 리플로우 공정을 통해, 상기 제2 포토레지스트 패턴(150a)에 있어서 불연속면이 만나는 부분 및 상기 제2 포토레지스트 패턴(150a)과 상기 오목 패턴이 만나는 부분에서 형성되는 각진 모서리 부분이 제거되고, 상기 리플로우된 제2 포토레지스트 패턴(150b) 및 상기 오목 패턴은 연속된 곡면만으로 이루어지게 된다.
상기 모글 패턴이 형성된 기판(100)을 제조하는 단계(S160)에 있어서, 상기 리플로우된 제2 포토레지스트 패턴(150b) 및 상기 오목 패턴이 형성된 상기 제2 플레이트(130)의 일면에 제2 경화성 고분자 물질(100')을 도포한 후 경화하여 일면에 모글 패턴이 형성된 기판(100)이 제조될 수 있다. 이 경우, 상기 제2 경화성 고분자 물질(100')로는 PDMS (polydimethylsiloxane)가 사용될 수 있다. 한편, 상기 모글 패턴이 형성된 기판(100)을 상기 제2 플레이트(130)로부터 용이하게 분리할 수 있도록, 상기 제2 경화성 고분자 물질(100')이 도포되기 전에 상기 제2 플레이트(130)의 일면은 항점착 처리될 수 있다. 예를 들면, 상기 제2 경화성 고분자 물질(100')로 상기 PDMS가 사용되는 경우, 상기 제2 플레이트(130)의 일면에는 TMCS(Chlorotrimethylsilane) 용액을 기화시켜 형성된 이형막이 형성될 수 있다.
한편, 본 발명의 실시예에 따른 신축성 기판(100)의 제조방법은 신축성 기판의 제조공정을 단순화할 뿐만 아니라 대량생산을 위하여 상기 모글 패턴이 형성된 기판 상에 제3 경화성 고분자 물질을 도포한 후 경화하여 역모글 패턴이 형성된 마스터 몰드를 제조하는 단계를 더 포함할 수 있고, 이러한 마스터 몰드를 이용하여 상기 모글 패턴이 형성된 기판을 제조할 수 있다.
상기 제3 경화물 고분자 물질로는 내구성 및 열적 안정성이 우수한 고분자 물질이 사용될 수 있다. 예를 들면, 상기 제3 경화물 고분자 물질로는 폴리우레탄아크릴레이트(polyurethane acrylate, PUA)가 사용될 수 있다.
이와 같이 제조된 본 발명의 실시예에 따른 신축성 기판은 모글 패턴이 형성된 일면을 구비한다. 일 실시예에 있어서, 상기 모글 패턴에 있어서 더미의 피크와 골 사이의 평균 간격에 대한 상기 더미의 피크와 골의 높이 차이의 비는 약 1:0.5 내지 1: 1.5일 수 있다.
이러한 신축성 기판은 상기 모글 패턴의 상부에 박막 구조물을 형성함으로써 다양한 전자 소자의 기판으로 사용될 수 있다. 특히, 본 발명의 실시예에 따른 신축성 기판의 일면에는 앞에서 설명한 방법에 따라 모글 패턴이 형성되므로, 상기 일면에는 불연속면이 만나서 형성되는 각진 모서리 부분이 존재하지 않는다. 따라서 상기 신축성 기판이 인장되는 경우, 상기 모글 패턴 상에 형성된 박막 구조물의 변형률을 최소화할 수 있을 뿐만 아니라 상기 각진 모서리 부분에서 발생하는 응력의 집중으로 상기 박막 구조물이 파손되는 것을 방지할 수 있다.
이하 도 5 내지 도 7을 참조하여 본 발명의 실시예에 따른 신축성 기판의 인장 특성에 대해 상술한다.
도 5는 종래의 평면 기판과 본 발명에 따른 모글 패턴이 형성된 신축성 기판 상에 초기 길이 1cm 및 두께 70nm의 금 박막 패턴을 형성한 후 기판의 인장 변형률에 대한 상기 금 박막 패턴의 저항 변화를 측정한 그래프이다.
도 5를 참조하면, 종래 평면 기판 상에 금 박막 패턴이 형성된 경우에는 기판의 변형률에 따라 금 박막 패턴의 저항이 급격이 증가하여 기판의 변형률이 5%에 도달하였을 때 금 박막 패턴의 초기 저항값(R0)에 대한 금 박막 패턴의 저항 변화값(△R)의 비(△R/R0)가 6.5 이상에 도달하였음에 비해, 본 발명에 따른 모글 패턴이 형성된 기판 상에 금 박막 패턴이 형성된 경우에는 기판 변형률이 50%에 도달 하였을 때에도 금 박막 패턴의 초기 저항값(R0)에 대한 금 박막 패턴의 저항 변화값(△R)의 비(△R/R0)가 5.6 미만인 것으로 나타났다. 특히, 본 발명에 따른 모글 패턴이 형성된 기판 상에 금 박막 패턴이 형성된 경우에는 기판 변형률이 10% 이하의 영역에서는 금 박막 패턴의 저항이 아주 미소하게 증가하는 것으로 나타났고, 기판의 변형률이 10%인 경우에 금 박막 패턴의 초기 저항값(R0)에 대한 금 박막 패턴의 저항 변화값(△R)의 비(△R/R0)가 0.4 정도에 불과한 것으로 나타났다.
또한, 본 발명자는 본 발명에 따른 모글 패턴이 형성된 기판 상에 금 박막 패턴을 형성하고 상기 기판을 50%의 변형률로 반복적으로 인장한 경우, 1000번까지는 금 박막 패턴의 안정적인 저항의 변화를 확인하였다.
도 6는 종래의 평면 기판과 본 발명에 따른 모글 패턴이 형성된 신축성 기판 상에 초기 길이 1cm 및 두께 160nm의 PEDOT:PSS 박막 패턴을 형성한 후 기판의 인장 변형률에 대한 상기 PEDOT:PSS 박막 패턴의 저항 변화를 측정한 그래프이다.
도 6을 참조하면, 종래 평면 기판 상에 PEDOT:PSS 박막 패턴이 형성된 경우에는 기판의 변형률이 5%일 때까지는 저항 변화가 미미하나, 기판의 변형률이 5% 이상인 영역에서는 PEDOT:PSS 박막 패턴의 저항이 급격이 증가하는 것으로 나타났음에 반하여, 본 발명에 따른 모글 패턴이 형성된 기판 상에 PEDOT:PSS 박막 패턴이 형성된 경우에는 기판 변형률이 50%에 도달 하였을 때에도 PEDOT:PSS 박막 패턴의 초기 저항값(R0)에 대한 PEDOT:PSS 박막 패턴의 저항 변화값(△R)의 비(△R/R0)가 4.5 이하인 것으로 나타났다. 특히, 본 발명에 따른 모글 패턴이 형성된 기판 상에 PEDOT:PSS 박막 패턴이 형성된 경우에는 기판 변형률이 15% 이하의 영역에서는 PEDOT:PSS 박막 패턴의 저항이 아주 미소하게 증가하는 것으로 나타났고, 기판 변형률이 15%인 경우에 PEDOT:PSS 박막 패턴의 초기 저항값(R0)에 대한 PEDOT:PSS 박막 패턴의 저항 변화값(△R)의 비(△R/R0)가 0.45 정도에 불과한 것으로 나타났다.
도 7은 종래의 평면 기판과 본 발명에 따른 모글 패턴이 형성된 신축성 기판 상에 초기 길이 1cm 및 두께 160nm의 ITO 박막 패턴을 형성한 후 기판의 인장 변형률에 대한 상기 ITO 박막 패턴의 저항 변화를 측정한 그래프이다.
도 7을 참조하면, 종래 평면 기판 상에 ITO 박막 패턴이 형성된 경우에는 기판의 변형률이 5%일 때까지는 저항 변화가 미미하나 기판의 변형률이 5% 이상인 영역에서는 ITO 박막 패턴의 저항이 급격이 증가하는 것으로 나타났음에 반하여, 본 발명에 따른 모글 패턴이 형성된 기판 상에 ITO 박막 패턴이 형성된 경우에는 기판 변형률이 15%에 도달 하였을 때에도 ITO 박막 패턴의 초기 저항값(R0)에 대한 PEDOT:PSS 박막 패턴의 저항 변화값(△R)의 비(△R/R0)가 4.5 이하인 것으로 나타났다.
이러한 결과들을 참조하면, 본 발명의 실시예에 따른 모글 패턴이 형성된 신축성 기판은 신축성 전자 소자의 기판으로 유효하게 적용될 수 있음을 알 수 있다.
도 8은 본 발명의 일 실시예에 따른 가스 센서 장치를 설명하기 위한 사시도이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 가스 센서 장치(1000)는 모글 패턴이 형성된 일면을 구비하는 기판(1100); 상기 모글 패턴이 형성된 기판(1100)의 일면 상에 형성되고 서로 이격된 제1 및 제2 전극(1200A, 1200B); 및 상기 제1 전극(1200A) 및 상기 제2 전극(1200B)과 전기적으로 접촉하도록 상기 모글 패턴이 형성된 상기 기판(1100)의 일면 상에 위치하는 감지물질(1300)을 포함한다.
상기 기판(1100)으로는 앞에서 설명한 본 발명의 실시예에 따른 모글 패턴이 형성된 기판이 사용되므로, 이에 대한 중복된 상세한 설명은 생략한다.
상기 제1 및 제2 전극(1200A, 1200B)은 상기 기판(1100)의 모글 패턴 상에 서로 이격되게 배치될 수 있다. 상기 제1 및 제2 전극(1200A, 1200B)은 서로 독립적으로 금속, 전도성 고분자, 전도성 산화물 등으로 형성될 수 있다.
상기 감지물질(1300)은 특정 가스와 반응하여 전기적 특성이 변화하는 물질로 형성될 수 있고, 상기 제1 및 제2 전극(1200A, 1200B)과 전기적으로 접촉하도록 상기 모글 패턴 상에 형성될 수 있다. 일 실시예로, 상기 가스 센서 장치(1000)가 이산화질소(NO2)를 감지하는 장치인 경우, 상기 감지물질(1300)은 환원된 그래핀산화물로 형성될 수 있다. 환원된 그래핀산화물에 이산화질소가 흡착된 경우, 전자가 환원된 그래핀산화물에서 이산화질소로 이동하여 환원된 그래핀산화물에는 정공의 농도가 증가하게 되고, 그 결과 환원된 그래핀산화물의 전기전도도가 변화하게 된다. 본 발명의 실시예에 따른 가스 센서 장치(1000)는 상기 제1 및 제2 전극(1200A, 1200B)을 통해 상기와 같은 감지물질(1300)의 전기전도도 변화를 측정함으로써 상기 이산화질소를 감지할 수 있다.
도 9는 본 발명의 실시예에 따라 제조된 이산화질소 센서 장치의 이산화질소 농도에 따른 전류 변화를 나타내는 그래프이다. 상기 이산화질소 센서 장치는 모글 패턴이 형성된 기판, 상기 기판의 모글 패턴 상에 배치된 환원된 그래핀산화물 감지물질 및 상기 모글 패턴 상에 배치되고 상기 환원된 그래핀산화물 감지물질과 각각 접촉하고 금(Au)으로 이루어진 제1 및 제2 전극을 포함한다.
도 9에 있어서, 검은색 곡선은 상기 기판이 변형되지 않은 상태에서 측정된 그래프이고, 파란색 곡선은 상기 기판이 30% 변형된 상태에서 측정된 그래프이다.
도 9를 참조하면, 상기 기판을 30% 변형시킨 상태에서 측정된 전류변화값과 상기 기판을 변형시키지 않은 상태에서 측정된 전류변화값이 동일한 경향성을 갖는 것을 확인할 수 있고, 이로부터 본 발명의 실시예에 따른 이산화질소 센서 장치는 30% 인장된 상태에서도 유효하게 이산화질소를 감지할 수 있음을 확인할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (14)

  1. 가상의 기준 평면에 대해 돌출되는 곡면으로 이루어지고 규칙적 또는 불규칙적으로 배열되며 서로 동일한 크기 및 형상을 갖는 복수의 더미들 및 상기 더미들 사이에 형성되고 아래로 오목한 곡면으로 이루어진 골(valley)로 이루어진 모글 패턴(mogul pattern)이 일면에 형성되고,
    상기 기준 평면들에 수직한 임의의 평면들을 따라 절단한 단면들에 있어서 상기 모글 패턴의 표면은 상기 더미에 대응하는 위로 볼록한 곡선 및 상기 골에 대응하는 아래로 오목한 곡선으로 이루어지는 연속된 곡선을 형성하는 신축성 소자용 기판.
  2. 삭제
  3. 제1항에 있어서,
    상기 더미들의 정정과 상기 골 사이의 평균 간격과 상기 더미들의 정점과 상기 골 사이의 높이 차이의 비는 1:0.5 내지 1:1.5인 것을 특징으로 하는 신축성 소자용 기판.
  4. 광을 차단하는 제1 차광영역 및 상기 제1 차광영역 내에서 서로 규칙적으로 이격되게 배치되고 원형 또는 다각형 형상을 가지며 광을 투과시키는 복수의 제1 노광 영역을 포함하는 제1 마스크를 이용한 포토리소그라피 공정을 통하여 제1 플레이트의 제1 면 상에 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 리플로우시키는 단계;
    상기 제1 플레이트의 제1 면 상에 제1 경화성 고분자 물질을 도포한 후 경화시켜 상기 리플로우된 제1 포토레지스트 패턴과 역상인 오목 패턴이 형성된 제1 면을 구비하는 제2 플레이트를 제조하는 단계;
    상기 제1 노광영역에 대응하는 제2 차광영역 및 상기 제1 차광영역에 대응하는 제2 노광영역을 구비하는 제2 마스크를 이용한 포토리소그라피 공정을 이용하여 상기 제2 플레이트의 제1 면 중 상기 오목 패턴들 사이의 영역에 제2 포토레지스트 패턴을 형성하는 단계;
    상기 제2 포토레지스트 패턴을 리플로우시키는 단계; 및
    상기 제2 플레이트의 제1 면에 제2 경화성 고분자 물질을 도포한 후 경화하여 상기 리플로우된 제2 포토레지스트 패턴과 상기 오목 패턴에 의해 형성된 패턴과 역상인 모글 패턴이 형성된 제1 면을 구비하는 기판을 제조하는 단계를 포함하는 신축성 소자용 기판의 제조방법.
  5. 제4항에 있어서,
    상기 제1 포토레지스트 패턴은 상기 제1 플레이트의 제1 면 상에 10 내지 40㎛의 두께의 제1 포토레지스트막을 형성한 후 이를 상기 제1 마스크를 이용하여 패터닝함으로써 형성되고,
    상기 제2 포토레지스트 패턴은 상기 제2 플레이트의 제1 면 상에 20 내지 50㎛의 두께의 제2 포토레지스트막을 형성한 후 이를 상기 제2 마스크를 이용하여 패터닝함으로서 형성되는 것을 특징으로 하는 신축성 소자용 기판의 제조방법.
  6. 제4항에 있어서,
    상기 제1 마스크의 제1 노광영역들 각각은 10 내지 100 ㎛의 직경을 갖는 원형 형상을 갖는 것을 특징으로 하는 신축성 소자용 기판의 제조방법.
  7. 제4항에 있어서,
    상기 리플로우된 제2 포토레지스트 패턴과 상기 오목 패턴은 연속된 곡면만으로 이루어진 것을 특징으로 하는 신축성 소자용 기판의 제조방법.
  8. 제4항에 있어서,
    상기 오목 패턴이 형성된 제1 면을 구비하는 상기 제2 플레이트를 제조하는 단계는,
    상기 리플로우된 상기 제1 포토레지스트 패턴 상에 이형막을 형성하는 단계;
    상기 제1 플레이트의 제1 면 상에 상기 제1 경화성 고분자 물질을 도포하는 단계;
    상기 제1 경화성 고분자 물질을 점착 향상 처리된 글라스 기판으로 가압하는 단계;
    상기 제1 경화성 고분자 물질을 경화시키는 단계; 및
    상기 경화된 제1 경화성 고분자 물질을 상기 제1 플레이트로부터 분리하는 단계를 포함하는 것을 특징으로 하는 신축성 소자용 기판의 제조방법.
  9. 제4항에 있어서,
    상기 모글 패턴이 형성된 기판을 이용하여 마스터 몰드를 제조하는 단계; 및
    상기 마스터 몰드를 이용하여 상기 기판과 동일한 기판을 제조하는 단계를 더 포함하고,
    상기 마스터 몰드는 상기 모글 패턴이 형성된 기판 상에 제3 경화성 고분자 물질을 도포한 후 경화시켜 제조되고, 상기 모글 패턴과 역상을 갖는 역모글 패턴이 형성된 일면을 구비하며,
    상기 마스터 몰드를 이용하여 제조된 기판은 상기 역모글 패턴이 형성된 상기 마스터 몰드의 일면에 상기 제2 경화성 고분자 물질을 도포한 후 경화하여 제조되는 것을 특징으로 하는 신축성 소자용 기판의 제조방법.
  10. 제9항에 있어서,
    상기 제3 경화성 고분자 물질로는 폴리우레탄아크릴레이트가 사용되는 것을 특징으로 하는 신축성 소자용 기판의 제조방법.
  11. 가상의 기준 평면에 대해 돌출되는 곡면으로 이루어지고 규칙적 또는 불규칙적으로 배열되며 서로 동일한 크기 및 형상을 갖는 복수의 더미들 및 상기 더미들 사이에 형성되고 아래로 오목한 곡면으로 이루어진 골(valley)로 이루어진 모글 패턴(mogul pattern)이 일면에 형성되고, 상기 기준 평면에 수직한 임의의 평면들을 따라 절단한 단면들에 있어서 상기 모글 패턴의 표면은 상기 더미에 대응하는 위로 볼록한 곡선 및 상기 골에 대응하는 아래로 볼록한 곡선으로 이루어지는 연속된 곡선을 형성하는 기판; 및
    상기 기판의 모글 패턴 상에 형성된 전기 전도성 박막 구조물을 포함하는 전자 장치.
  12. 제11항에 있어서,
    상기 전기 전도성 박막 구조물은 금속, 전도성 고분자 및 전도성 산화물로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 전자 장치.
  13. 제11항에 있어서,
    상기 전자 장치는 센서 장치이고,
    상기 전기 전도성 박막 구조물은 서로 이격된 제1 전극 및 제2 전극을 포함하며,
    상기 전자 장치는 상기 기판의 모글 패턴 상에 배치되고 상기 제1 전극 및 상기 제2 전극과 접촉하며 타겟 물질을 감지하는 감지물질을 더 포함하는 것을 특징으로 하는 전자 장치.
  14. 제13항에 있어서,
    상기 감지물질은 환원된 그래핀 산화물을 포함하는 것을 특징으로 하는 전자 장치.
KR1020150126304A 2015-09-07 2015-09-07 신축성 소자용 기판의 제조방법, 이에 의해 제조된 신축성 소자용 기판 및 이를 포함하는 전자 장치 KR101715501B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150126304A KR101715501B1 (ko) 2015-09-07 2015-09-07 신축성 소자용 기판의 제조방법, 이에 의해 제조된 신축성 소자용 기판 및 이를 포함하는 전자 장치
US15/258,329 US20170097315A1 (en) 2015-09-07 2016-09-07 Substrate for stretchable electronic device, method of manufacturing the substrate, and electronic device having the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150126304A KR101715501B1 (ko) 2015-09-07 2015-09-07 신축성 소자용 기판의 제조방법, 이에 의해 제조된 신축성 소자용 기판 및 이를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR101715501B1 true KR101715501B1 (ko) 2017-03-13

Family

ID=58411665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150126304A KR101715501B1 (ko) 2015-09-07 2015-09-07 신축성 소자용 기판의 제조방법, 이에 의해 제조된 신축성 소자용 기판 및 이를 포함하는 전자 장치

Country Status (2)

Country Link
US (1) US20170097315A1 (ko)
KR (1) KR101715501B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200090410A (ko) * 2019-01-21 2020-07-29 성균관대학교산학협력단 미세유체소자를 이용한 피부 부착형 센서 및 이의 제조 방법
US10860129B2 (en) 2017-04-14 2020-12-08 Samsung Display Co., Ltd. Electronic device
US10986727B2 (en) 2018-04-24 2021-04-20 Electronics And Telecommunications Research Institute Method and apparatus for fabricating a stretchable electronic element

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140727A (ja) * 1992-10-26 1994-05-20 Sumitomo Wiring Syst Ltd フレキシブルプリント配線基板
JPH09205257A (ja) * 1995-08-30 1997-08-05 Toshiba Corp フレキシブルプリント配線板
KR20140058239A (ko) * 2012-11-06 2014-05-14 재단법인대구경북과학기술원 신축성 기판 및 그 제조방법
KR20140068683A (ko) * 2012-11-28 2014-06-09 성균관대학교산학협력단 인-도핑된 그래핀을 이용한 전계효과 트랜지스터, 그의 제조 방법, 인-도핑된 그래핀, 및 그의 제조 방법
KR20150020922A (ko) 2013-08-19 2015-02-27 한국전자통신연구원 신축성 기판의 제조 방법 및 이에 의해 제조된 신축성 기판

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9909581D0 (en) * 1999-04-26 1999-06-23 Short Brothers Plc Noise attenuation panel
US7011181B2 (en) * 2003-07-08 2006-03-14 Lear Corporation Sound insulation system
US20120015151A1 (en) * 2007-08-23 2012-01-19 Edizone, Llc Alternating pattern gel cushioning elements and related methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140727A (ja) * 1992-10-26 1994-05-20 Sumitomo Wiring Syst Ltd フレキシブルプリント配線基板
JPH09205257A (ja) * 1995-08-30 1997-08-05 Toshiba Corp フレキシブルプリント配線板
KR20140058239A (ko) * 2012-11-06 2014-05-14 재단법인대구경북과학기술원 신축성 기판 및 그 제조방법
KR20140068683A (ko) * 2012-11-28 2014-06-09 성균관대학교산학협력단 인-도핑된 그래핀을 이용한 전계효과 트랜지스터, 그의 제조 방법, 인-도핑된 그래핀, 및 그의 제조 방법
KR20150020922A (ko) 2013-08-19 2015-02-27 한국전자통신연구원 신축성 기판의 제조 방법 및 이에 의해 제조된 신축성 기판

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10860129B2 (en) 2017-04-14 2020-12-08 Samsung Display Co., Ltd. Electronic device
US10986727B2 (en) 2018-04-24 2021-04-20 Electronics And Telecommunications Research Institute Method and apparatus for fabricating a stretchable electronic element
KR20200090410A (ko) * 2019-01-21 2020-07-29 성균관대학교산학협력단 미세유체소자를 이용한 피부 부착형 센서 및 이의 제조 방법
KR102185837B1 (ko) * 2019-01-21 2020-12-02 성균관대학교산학협력단 미세유체소자를 이용한 피부 부착형 센서 및 이의 제조 방법

Also Published As

Publication number Publication date
US20170097315A1 (en) 2017-04-06

Similar Documents

Publication Publication Date Title
US10782804B2 (en) Method of forming a composite conductive film
Dejace et al. Gallium‐based thin films for wearable human motion sensors
KR101715501B1 (ko) 신축성 소자용 기판의 제조방법, 이에 의해 제조된 신축성 소자용 기판 및 이를 포함하는 전자 장치
TWI279830B (en) Compliant template for UV imprinting
US9634120B2 (en) Electronic device and method for fabricating the same
CN109638056B (zh) 一种柔性显示面板及其制作方法
KR20140100299A (ko) 전자회로 및 그 제조방법
TWI444293B (zh) 軟性電子裝置及其製作方法
EP3136445B1 (en) A method for forming apparatus comprising two dimensional material
KR20120082028A (ko) 표면 에너지 수정에 의한 전기 도전성 패턴의 형성
JP2008135731A5 (ko)
KR20160065290A (ko) 촉각 디스플레이 장치
US20060292312A1 (en) Method for forming fine patterns using soft mold
KR20180017163A (ko) 플루오로폴리머 뱅크 구조들을 갖는 유기 전자 디바이스들
KR20190068642A (ko) 기판 위에 유체적 조립 구조물들을 생성하기 위한 방법들 및 시스템들
CN108139823B (zh) 薄膜触控传感器及其制造方法
CN108831893A (zh) 阵列基板、阵列基板的制造方法和显示面板
KR101341782B1 (ko) 몰드 구조물, 이를 이용한 패턴의 형성 방법과 액정 표시장치의 제조 방법
US11031521B2 (en) Flexible transparent thin film
JP2010145609A5 (ko)
KR101639175B1 (ko) 그래핀 터치 센서, 그 동작 방법, 및 그 제조 방법
US11744140B2 (en) Flexible display panel and fabrication method thereof
JP2009055700A (ja) 高分子アクチュエータおよびその製造方法
KR101529885B1 (ko) 탄소나노튜브를 사용한 투명 전도성 필름 및 그 제조방법
US20120098144A1 (en) Vertical electrode structure using trench and method for fabricating the vertical electrode structure

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200217

Year of fee payment: 4