KR101713580B1 - Apparatus and method for monitoring quality of chip mounter processing - Google Patents
Apparatus and method for monitoring quality of chip mounter processing Download PDFInfo
- Publication number
- KR101713580B1 KR101713580B1 KR1020110015592A KR20110015592A KR101713580B1 KR 101713580 B1 KR101713580 B1 KR 101713580B1 KR 1020110015592 A KR1020110015592 A KR 1020110015592A KR 20110015592 A KR20110015592 A KR 20110015592A KR 101713580 B1 KR101713580 B1 KR 101713580B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- substrate
- level
- bumps
- unit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/08—Monitoring manufacture of assemblages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Operations Research (AREA)
- Manufacturing & Machinery (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
칩마운터 공정의 품질 모니터링 장치 및 방법이 제공된다. 본 발명의 일 실시예에 따른 칩마운터 공정의 품질 모니터링 장치는, 칩을 픽업하여 기판에 실장하는 픽업부; 상기 픽업부를 통하여 전기를 공급하여 상기 칩 및 기판의 통전 레벨을 검출하는 검출부; 및 상기 검출부에 의해 검출된 통전 레벨에 기초하여 상기 칩의 실장의 양부를 판단하는 판단부를 포함한다.An apparatus and method for monitoring quality of a chip mounter process are provided. An apparatus for monitoring quality of a chip mounter process according to an embodiment of the present invention includes: a pickup unit for picking up a chip and mounting the chip on a substrate; A detecting unit for supplying electric power through the pick-up unit to detect a level of energization of the chip and the substrate; And a determination unit that determines both sides of the chip mounting based on the energization level detected by the detection unit.
Description
본 발명은 칩마운터 공정의 품질 모니터링 장치 및 방법에 관한 것으로, 보다 상세하게는 칩을 픽업할 때 픽업부에 전기를 공급하여 실시간으로 칩마운터 공정의 품질을 모니터링하는 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for monitoring quality of a chip mounter process, and more particularly, to an apparatus and method for monitoring the quality of a chip mounter process in real time by supplying electric power to a pick-up unit when picking up a chip.
플립칩(flip-chip) 공정은 종래의 반도체 칩과 리드 프레임을 와이어로 연결하는 와이어 본딩 기술 대신에, 반도체 칩인 다이의 전극과 기판을 범프(bump)로 연결하는 기술이다.A flip-chip process is a technique of bumping a substrate of a die, which is a semiconductor chip, to a substrate instead of a wire bonding technique of connecting a conventional semiconductor chip and a lead frame with wires.
플립칩 패키지를 통해 복수의 핀이 일괄적으로 패드에 접착되어 생산성이 향상되는 장점이 있으나, 패드 상에 형성되는 솔더 볼 또는 범프의 상태에 따라 솔더링 공정의 불량 여부가 결정되므로, 솔더 볼 또는 범프를 검사하는 공정이 필요하다.A plurality of pins are bonded to the pads at a time through the flip chip package to improve the productivity. However, since the state of the solder balls or bumps formed on the pad determines whether the soldering process is defective or not, Is required.
이를 위해, 칩마운터가 실장 후, 리플로우(reflow) 공정을 통과하기 전에 엑스레이(X-rays) 영상을 이용하여 칩의 정확한 장착 여부를 판별하는 방법이 있으나, 이러한 방법은 엑스레이 영상을 확인할 때 장비의 가동이 중지되고, 다이 틸트(die tilt, 칩의 기울어짐) 등은 검출하지 못하는 문제가 있다.For this purpose, there is a method of determining whether or not the chip is correctly mounted using an X-ray image before the chip mounter passes through a reflow process after mounting, And the die tilt (chip inclination) or the like can not be detected.
또한, 칩의 실장 후에 칩마운터에 구비된 피듀셜 카메라(fiducial camera)를 이용하여 장착된 칩의 위치를 비젼(vision) 검사하여 정확한 장착 여부를 판별하는 방법이 있으나, 비젼 검사로 인해 생산 효율이 저하되며, 역시 다이 틸트 등은 검출하지 못하는 문제가 있다.In addition, there is a method of determining whether or not the chip is mounted by inspecting the position of the mounted chip using a fiducial camera provided in the chip mount after chip mounting, And there is also a problem that a die tilt or the like can not be detected.
그리고, 리플로우 공정을 통과한 자재를 직접 분해하여 품질 상태를 검출하는 파괴 검사 등이 있으나, 자재의 파괴가 수반되며, 역시 검사 완료 시까지 생산은 중지되고, 리플로우에 의한 영향 등은 검출하지 못하는 문제가 있다.In addition, there is a destructive inspection that directly detects the quality of the material that has passed through the reflow process. However, the destruction of the material is accompanied by the destruction of the material, and production is stopped until the completion of the inspection and the influence of reflow is not detected There is a problem that can not be done.
본 발명은 상기 문제점을 해결하기 위한 것으로, 칩마운터가 칩을 실장할 때 전기적 신호를 공급하여 칩의 실장의 양부를 실시간으로 판단할 수 있는 칩마운터 공정의 품질 모니터링 장치 및 방법을 제공한다.SUMMARY OF THE INVENTION The present invention provides a device and method for monitoring quality of a chip-mounter process, in which an electric signal is supplied when a chip mounter is mounted on a chip to judge whether or not the chip is mounted in real time.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems to be solved by the present invention are not limited to the above-mentioned problems, and other matters not mentioned can be clearly understood by those skilled in the art from the following description.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 칩마운터 공정의 품질 모니터링 장치는, 칩을 픽업하여 기판에 실장하는 픽업부; 일측 단자는 상기 픽업부에 연결되고, 타측 단자는 상기 기판에 연결됨으로써 상기 칩이 상기 기판에 실장되어 전기적으로 연결될 때 상기 픽업부를 통하여 상기 칩에 전기를 공급하여 상기 공급받은 전기를 상기 기판을 통해 내보냄으로써 상기 칩 및 기판의 통전 레벨을 검출하는 검출부; 및 상기 검출부에 의해 검출된 통전 레벨에 기초하여 상기 칩의 상기 기판에 대한 실장의 양부를 판단하는 판단부를 포함한다.According to an aspect of the present invention, there is provided an apparatus for monitoring quality of a chip mounter process, comprising: a pickup unit for picking up a chip and mounting the chip on a substrate; And the other terminal is connected to the substrate so that when the chip is mounted on the substrate and electrically connected to the chip, electricity is supplied to the chip through the pick-up unit to supply the supplied electricity to the substrate A detection unit for detecting a level of energization of the chip and the substrate by outputting the detection signal; And a determination unit for determining the amount of mounting of the chip on the substrate based on the energization level detected by the detection unit.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 칩마운터 공정의 품질 모니터링 방법은, 칩이 픽업되어 기판에 실장되는 단계; 상기 칩이 상기 기판에 실장되어 전기적으로 연결될 때, 상기 칩이 전기를 공급받고, 상기 공급받은 전기를 상기 칩을 통해 상기 기판으로 공급하고, 상기 칩으로부터 공급받은 전기를 상기 기판을 통해 내보냄으로써 상기 칩 및 기판의 통전 레벨이 검출되는 단계; 및 상기 검출된 통전 레벨에 기초하여 상기 칩의 상기 기판에 대한 실장의 양부가 판단되는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of monitoring quality of a chip mounter process, the chip being mounted on a substrate by picking up a chip. Wherein when the chip is mounted on and electrically connected to the substrate, the chip is supplied with electricity, and the supplied electricity is supplied to the substrate through the chip, and electricity supplied from the chip is sent through the substrate, Detecting a level of energization of the chip and the substrate; And determining whether the chip is mounted on the substrate based on the detected energization level.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Other specific details of the invention are included in the detailed description and drawings.
본 발명에 따르면, 칩마운터 공정에서 칩이 기판에 실장될 때 전기적 신호를 주어 실시간으로 칩의 실장 품질을 검사할 수 있다.According to the present invention, when a chip is mounted on a substrate in a chip-mounter process, an electrical signal is given to check the quality of chip mounting in real time.
또한, 칩마운터 공정의 중단 없이 실장 품질을 검사하여 작업 시간의 손실을 방지하고, 작업 효율을 높여 생산성을 향상시킬 수 있다.In addition, it is possible to prevent the loss of the working time by checking the quality of the mounting without interrupting the chip-mounter process, and to improve the productivity by improving the working efficiency.
그리고, 종래의 파괴검사 등에 의한 자재의 손상, 파괴를 방지하여 비용을 줄일 수 있다.In addition, it is possible to prevent damage and destruction of the material by the conventional destructive inspection and the like, thereby reducing the cost.
도 1a는 칩마운터가 칩을 기판에 실장하는 사시도이며, 도 1b 및 도 1c는 칩과 기판 간의 실장 상태를 나타내는 측면도이다.
도 2는 본 발명의 일 실시예에 따른 칩마운터 공정의 품질 모니터링 장치의 구성도이다.
도 3a 내지 도 3c는 칩과 기판 간의 실장 상태의 양부를 나타내는 구성도이다.
도 4는 본 발명의 일 실시예에 따른 칩마운터 공정의 품질 모니터링 방법이다.1A is a perspective view of a chip mounter mounting a chip on a substrate, and Figs. 1B and 1C are side views showing a mounting state between the chip and the substrate.
2 is a block diagram of a quality monitoring apparatus for a chip mounter process according to an embodiment of the present invention.
Figs. 3A to 3C are schematic diagrams showing the mounting state between the chip and the substrate.
4 is a method for monitoring quality of a chip mounter process according to an embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various elements, components and / or sections, it is needless to say that these elements, components and / or sections are not limited by these terms. These terms are only used to distinguish one element, element or section from another element, element or section. Therefore, it goes without saying that the first element, the first element or the first section mentioned below may be the second element, the second element or the second section within the technical spirit of the present invention.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "이루어지다(made of)"는 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. As used herein, the terms "comprises" and / or "made of" means that a component, step, operation, and / or element may be embodied in one or more other components, steps, operations, and / And does not exclude the presence or addition thereof.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.
이하, 본 발명에 대하여 첨부된 도면에 따라 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 1a는 칩마운터가 칩을 기판에 실장하는 사시도이며, 도 1b 및 도 1c는 칩과 기판 간의 실장 상태를 나타내는 측면도이다.1A is a perspective view of a chip mounter mounting a chip on a substrate, and Figs. 1B and 1C are side views showing a mounting state between the chip and the substrate.
도 1a에서, 칩마운터의 일부인 픽업부(10)에 구비된 픽업노즐(12)이 칩(20)을 픽업하여 기판(30)에 실장한다. 여기에서, 픽업부(10)는 적어도 하나 이상의 픽업노즐(12)을 구비하며, 하나의 픽업노즐(12)이 하나의 칩(20)을 픽업한다. 도 1a에는 하나의 픽업부(10)에 하나의 픽업노즐(12)만 도시되어 있으나, 일반적으로 하나의 픽업부(10)에 복수의 픽업노즐(12)이 구비될 것이다.1A, a pick-
도 1b에서, 칩(20)이 기판(30)과 접촉하는 상태가 도시되어 있다. 칩(20)은 복수의 칩 범프(bump, 22)를 구비한다. 또한, 기판(30)은 하나의 칩(20)이 실장되는 단위 실장영역(31)을 구비한다. 칩 범프(22)가 접촉하는 부분은 전기가 통하는 도전층(32)이 되며, 나머지 부분은 절연층(34)이 된다. 일반적으로, 절연층(34)은 PSR(Photo imageable Solder Regist)이 사용되며, PSR을 통해 패턴(pattern) 간 쇼트(short) 방지와 칩 범프(22)를 지지한다. 특히, 도전층(32)은 음각되어 칩 범프(22)가 음각된 영역에 안착될 수 있다.1B, a state in which the
도 1c에서, 기판(30)의 구조는 도 1b와 상이하다. 하나의 칩(20)이 실장되는 기판(30)의 단위 실장영역(31)에 칩 범프(22)가 접촉하는 도전층(32)과, 패턴 간 쇼트를 방지하는 절연층(34)이 구비되나, 도전층(32)은 양각되어 형성된다. In Fig. 1C, the structure of the
도 2는 본 발명의 일 실시예에 따른 칩마운터 공정의 품질 모니터링 장치의 구성도이다.2 is a block diagram of a quality monitoring apparatus for a chip mounter process according to an embodiment of the present invention.
칩마운터 공정의 품질 모니터링 장치는, 픽업부(10), 검출부(40) 및 판단부(50)를 포함한다.The apparatus for monitoring the quality of the chip mounter process includes a
픽업부(10)는 칩(20)을 픽업하여 기판(30)에 실장하며, 픽업부(10)는 칩(20)을 흡착하여 픽업하는 적어도 하나 이상의 픽업노즐(12)을 구비한다. 픽업부(10)에 구비된 픽업노즐(12)이 공압을 이용하여 칩(20)을 흡착하고, 기판(30) 위에서 공압을 해제하여 칩(20)을 기판(30)에 실장하게 된다.The pick-
여기에서, 칩(20)은 복수의 칩 범프(22)를 구비하여, 칩(20)의 전극과 기판(30)이 상기 칩 범프(22)로 연결되게 된다.Here, the
검출부(40)는 픽업부(10)를 통하여 전기를 공급하여 칩(20) 및 기판(30) 간의 통전 레벨을 검출한다. 그러므로, 픽업부(10), 칩(20), 기판(30)이 전기적으로 연결되게 된다. 특히, 검출부(40)는 픽업부(10)에 전기를 공급하기 위해 전기공급모듈(미도시)을 구비할 수 있다. 그러나, 전기공급모듈이 검출부(40)에 포함된 경우뿐만 아니라, 픽업부(10) 등에 구비될 수도 있다. 일반적으로 전기공급모듈은 전압원 또는 전류원이 될 것이나, 이에만 제한되지 않음은 물론이다.The
칩(20) 및 기판(30) 간의 통전은 칩(20) 및 기판(30)이 접촉하여야 이루어지며, 칩(20)은 복수의 칩 범프(22)를 구비하므로, 상기 칩 범프(22)에 일대일 대응하는 도전층(32)이 기판(30)에 구비되어야 한다. 도전층(32)은 기판(30)의 절연층(34)에 대하여 양각 또는 음각의 형상으로 구성될 수 있다. 따라서, 기판(30)은 칩(20)에 구비된 복수의 칩 범프(22)가 접촉하는 양각 형상의 복수의 기판 범프(32) 또는 칩(20)에 구비된 복수의 칩 범프(22)가 안착되어 접촉하는 음각 형상의 복수의 안착홈(32)을 구비하게 된다.The energization between the
또한, 칩(20) 및 기판(30) 간의 통전 레벨(level)은 픽업부(10)를 통하여 공급되는 전기적 신호에 따라 결정되므로, 칩(20) 및 기판(30) 간의 전압, 전류, 저항 등으로 표현될 수 있다. 일반적으로, 정격 전압이 정해져 있을 가능성이 크므로, 검출부(40)는 픽업부(10), 칩(20), 기판(30)을 통하여 흐르는 전류의 레벨을 검출할 수 있다. 또는, 칩(20) 및 기판(30) 간의 임피던스(impedence) 레벨을 검출할 수 있다.The level of energization between the
판단부(50)는 검출부(40)에 의해 검출된 통전 레벨에 기초하여 칩(20)의 실장의 양부를 판단한다. 즉, 칩(20)이 기판(30)에 바르게 실장되었는지를 판단부(50)에 의해 판단한다.The
특히, 검출부(40)에 의해 칩(20)을 통하여 기판(30)에 전달되는 전류의 레벨을 검출하므로, 상기 전류 레벨을 기초로 하여 판단부(50)가 칩(20)이 기판(30)에 바르게 실장되었는지를 판단하게 된다. 따라서, 판단부(50)는 검출부(40)에 의해 검출된 전류 레벨이 미리 정해진 소정의 기준 전류 이하일 경우에 칩(20)이 기판(30)에 바르게 실장되지 않은 것으로 보고, 불량으로 판단한다.Particularly, since the detecting
또한, 검출부(40)에 의해 칩(20) 및 기판(30)에 의한 임피던스 레벨을 검출하므로, 상기 임피던스 레벨을 기초로 하여 판단부(50)가 칩(20)의 실장의 양부를 판단하게 된다. 따라서, 판단부(50)는 검출부(400에 의해 검출된 임피던스 레벨이 소정의 기준 임피던스 이하일 경우에 칩(20)의 실장을 불량으로 판단한다.Since the
여기에서, 소정의 기준 전류 또는 소정의 임피던스 전류는 칩(20)의 정격 전원에 기초하여 미리 설정되게 된다.Here, the predetermined reference current or predetermined impedance current is set in advance based on the rated power of the
도 3a 내지 도 3c는 칩과 기판 간의 실장 상태의 양부를 나타내는 구성도이다.Figs. 3A to 3C are schematic diagrams showing the mounting state between the chip and the substrate.
단, 도 3a 내지 도 3c에서, 기판(30)의 단위 실장영역(31)의 구조는 도전층(32)이 양각 형상이고, 복수의 기판 범프(32)를 구비한 것을 도시하였으나, 이에만 제한되지 않음은 물론이다.3A to 3C, the structure of the
도 3a에서, 칩(20)에 구비된 복수의 칩 범프(22)가 기판(30)의 단위 실장영역(31)에 구비된 복수의 기판 범프(32)가 바르게 접촉하여, 검출부(40)에 의해 검출된 통전 레벨이 미리 설정된 기준 레벨을 충족할 것이므로, 판단부(50)는 칩(20)의 실장을 양호로 판단하게 될 것이다.3A, a plurality of chip bumps 22 provided on the
그러나, 도 3b에서, 칩(20)에 구비된 복수의 칩 범프(22)가 기판(30)의 단위 실장영역(31)에 구비된 복수의 기판 범프(32)와 일부만 접촉하여, 검출부(40)에 의해 검출된 통전 레벨이 미리 설정된 기준 레벨을 충족하지 못할 것이므로, 판단부(50)는 칩(20)의 실장을 불량으로 판단하게 될 것이다.3B, a plurality of chip bumps 22 provided on the
또한, 도 3c에서, 칩(20)에 구비된 복수의 칩 범프(22)가 기판(30)의 단위 실장영역(31)에 구비된 복수의 기판 범프(32)와 접촉하는 것이 아니라, 기판(30)의 단위 실장영역(31)에 구비된 절연층(34)과 접촉하고 있어, 검출부(40)에 의해 검출된 통전 레벨이 미리 설정된 기준 레벨을 충족하지 못할 것이므로, 판단부(50)는 칩(20)의 실장을 불량으로 판단하게 될 것이다.3C, the plurality of chip bumps 22 provided on the
도 4는 본 발명의 일 실시예에 따른 칩마운터 공정의 품질 모니터링 방법이다.4 is a method for monitoring quality of a chip mounter process according to an embodiment of the present invention.
칩마운터 공정의 품질 모니터링 방법은, 칩(20)이 픽업되어 기판(30)에 실장되며(S410), 칩(20)이 상기 기판(30)에 실장될 때, 전기가 공급되어 칩(20) 및 기판(30)의 통전 레벨이 검출되고(S420), 검출된 통전 레벨에 기초하여 칩(20)의 실장의 양부가 판단된다(S430).The method for monitoring the quality of a chip mounter process includes the steps of picking up a
칩(20)은 픽업부(10)에 의해 픽업되고, 픽업부(10)에 의해 기판(30)에 실장된다. 또한, 칩(20)이 기판(30)에 실장될 때, 픽업부(10), 칩(20), 기판(30), 검출부(40) 순으로 전원이 인가된다. 그리고, 검출부(40)에 의해 검출된 통전 레벨을 기초로 하여, 판단부(50)가 칩(20)이 기판(30)에 바르게 실장되었는지 그 양부를 판단한다.The
전술한 바와 마찬가지로, 칩(20)은 복수의 칩 범프(22)를 구비한다. 또한, 기판(30)은 칩(20)에 구비된 복수의 칩 범프(22)가 접촉하는 복수의 기판 범프(32) 또는 복수의 칩 범프(22)가 안착하는 안착홈(22) 중 적어도 어느 하나를 구비한다.As described above, the
칩(20)이 기판(30)에 실장될 때, 전기가 공급되어 검출되는 칩(20) 및 기판(30)의 통전 레벨은 미리 정해진 소정의 기준 레벨과 비교하여, 칩(20)이 기판(30)에 바르게 실장되었는지 그 양부를 판단한다.When the
특히, 상기 통전 레벨은, 칩마운터의 픽업부(10) 및 칩(20)을 통하여 기판(30)에 공급되는 전류의 레벨 또는 칩(20) 및 기판(30)에 의한 임피던스 레벨 중 어느 하나일 수 있다. Particularly, the energization level is a level of current supplied to the
검출부(40)에 의해 검출되는 전류 레벨이 소정의 기준 전류보다 낮은 경우 칩(20)의 실장을 불량으로 판정할 수 있다. 또한, 검출부(40)에 의해 검출되는 임피던스 레벨이 소정의 기준 임피던스보다 낮은 경우 칩(20)의 실장을 불량으로 판정할 수도 있다. 그리고, 검출된 전류 레벨 또는 임피던스 레벨이 소정의 기준 전류 또는 소정의 기준 임피던스와 비교하여 적어도 어느 하나가 낮은 경우에, 판단부(50)가 칩(20)이 기판(30)에의 실장을 불량으로 판단하도록 정할 수도 있다.When the current level detected by the detecting
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, You will understand. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.
10: 픽업부 12: 픽업노즐
20: 칩 22: 칩 범프
30: 기판 32: 도전층
34: 절연층 40: 검출부
50: 판단부10: pickup part 12: pick-up nozzle
20: chip 22: chip bump
30: substrate 32: conductive layer
34: insulating layer 40:
50:
Claims (14)
일측 단자는 상기 픽업부에 연결되고, 타측 단자는 상기 기판에 연결됨으로써 상기 칩이 상기 기판에 실장되어 전기적으로 연결될 때 상기 픽업부를 통하여 상기 칩에 전기를 공급하여 상기 공급받은 전기를 상기 기판을 통해 내보냄으로써 상기 칩 및 기판의 통전 레벨을 검출하는 검출부; 및
상기 검출부에 의해 검출된 통전 레벨에 기초하여 상기 칩의 상기 기판에 대한 실장의 양부를 판단하는 판단부를 포함하는 칩마운터 공정의 품질 모니터링 장치.A pickup unit for picking up a chip and mounting the chip on a substrate;
And the other terminal is connected to the substrate so that when the chip is mounted on the substrate and electrically connected to the chip, electricity is supplied to the chip through the pick-up unit to supply the supplied electricity to the substrate A detection unit for detecting a level of energization of the chip and the substrate by outputting the detection signal; And
And a judging section for judging whether the chip is mounted on the substrate based on the energization level detected by the detecting section.
상기 칩은, 복수의 칩 범프를 구비하는 칩마운터 공정의 품질 모니터링 장치.The method according to claim 1,
Wherein the chip comprises a plurality of chip bumps.
상기 기판은, 상기 복수의 칩 범프가 접촉되는 복수의 기판 범프를 구비하는 칩마운터 공정의 품질 모니터링 장치.3. The method of claim 2,
Wherein the substrate includes a plurality of substrate bumps on which the plurality of chip bumps contact.
상기 기판은, 상기 복수의 칩 범프가 안착되는 복수의 안착홈을 구비하는 칩마운터 공정의 품질 모니터링 장치.3. The method of claim 2,
Wherein the substrate has a plurality of seating grooves on which the plurality of chip bumps are seated.
상기 픽업부는, 상기 칩에 전기를 공급하는 전기공급모듈을 포함하는 칩마운터 공정의 품질 모니터링 장치.The method according to claim 1,
Wherein the pick-up section includes an electric supply module for supplying electric power to the chip.
상기 검출부는, 상기 칩을 통하여 상기 기판에 전달되는 전류의 레벨을 검출하는 칩마운터 공정의 품질 모니터링 장치.The method according to claim 1,
Wherein the detecting unit detects a level of a current transmitted to the substrate through the chip.
상기 판단부는, 상기 검출부에 의해 검출된 상기 전류 레벨이 소정의 기준 전류 이하일 경우, 상기 칩의 실장을 불량으로 판단하는 칩마운터 공정의 품질 모니터링 장치.The method according to claim 6,
Wherein the determination unit determines that the mounting of the chip is defective when the current level detected by the detecting unit is less than or equal to a predetermined reference current.
상기 검출부는, 상기 칩 및 기판에 의한 임피던스 레벨을 검출하는 칩마운터 공정의 품질 모니터링 장치.The method according to claim 1,
Wherein the detecting unit detects an impedance level by the chip and the substrate.
상기 판단부는, 상기 검출부에 의해 검출된 상기 임피던스 레벨이 소정의 기준 임피던스 이하일 경우, 상기 칩의 실장을 불량으로 판단하는 칩마운터 공정의 품질 모니터링 장치.9. The method of claim 8,
Wherein the judging unit judges that the chip is mounted improperly when the impedance level detected by the detecting unit is equal to or smaller than a predetermined reference impedance.
상기 칩이 상기 기판에 실장되어 전기적으로 연결될 때, 상기 칩이 전기를 공급받고, 상기 공급받은 전기를 상기 칩을 통해 상기 기판으로 공급하고, 상기 칩으로부터 공급받은 전기를 상기 기판을 통해 내보냄으로써 상기 칩 및 기판의 통전 레벨이 검출되는 단계; 및
상기 검출된 통전 레벨에 기초하여 상기 칩의 상기 기판에 대한 실장의 양부가 판단되는 단계를 포함하는 칩마운터 공정의 품질 모니터링 방법.A chip is picked up and mounted on a substrate;
Wherein when the chip is mounted on and electrically connected to the substrate, the chip is supplied with electricity, and the supplied electricity is supplied to the substrate through the chip, and electricity supplied from the chip is sent through the substrate, Detecting a level of energization of the chip and the substrate; And
And determining whether the chip is mounted on the substrate based on the detected energization level.
상기 칩은, 복수의 칩 범프를 구비하는 칩마운터 공정의 품질 모니터링 방법.11. The method of claim 10,
Wherein the chip comprises a plurality of chip bumps.
상기 기판은, 상기 복수의 칩 범프가 접촉되는 복수의 기판 범프 또는 상기 복수의 칩 범프가 안착되는 복수의 안착홈 중 어느 하나를 구비하는 칩마운터 공정의 품질 모니터링 방법.12. The method of claim 11,
Wherein the substrate comprises any one of a plurality of substrate bumps to which the plurality of chip bumps contact or a plurality of seating grooves to which the plurality of chip bumps are seated.
상기 통전 레벨은, 상기 칩을 통하여 상기 기판에 공급되는 전류의 레벨 또는 상기 칩 및 기판에 의한 임피던스 레벨 중 어느 하나인 칩마운터 공정의 품질 모니터링 방법.11. The method of claim 10,
Wherein the energization level is any one of a level of a current supplied to the substrate through the chip or an impedance level of the chip and the substrate.
상기 양부가 판단되는 단계는,
상기 검출된 통전 레벨이 소정의 기준 통전 레벨과 비교하여 낮은 경우 상기 칩의 실장을 불량으로 판단하는 칩마운터 공정의 품질 모니터링 방법.14. The method of claim 13,
Wherein the step of determining the positive /
And judging that the mounting of the chip is defective when the detected energization level is lower than a predetermined reference energization level.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110015592A KR101713580B1 (en) | 2011-02-22 | 2011-02-22 | Apparatus and method for monitoring quality of chip mounter processing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110015592A KR101713580B1 (en) | 2011-02-22 | 2011-02-22 | Apparatus and method for monitoring quality of chip mounter processing |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120096279A KR20120096279A (en) | 2012-08-30 |
KR101713580B1 true KR101713580B1 (en) | 2017-03-09 |
Family
ID=46886326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110015592A KR101713580B1 (en) | 2011-02-22 | 2011-02-22 | Apparatus and method for monitoring quality of chip mounter processing |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101713580B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115206826A (en) * | 2021-04-12 | 2022-10-18 | 东莞触点智能装备有限公司 | Chip mounting method, chip mounting system, die bonder and storage medium |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110012051A (en) * | 2009-07-29 | 2011-02-09 | 삼성전기주식회사 | A nozzle for mounting electronic component |
KR101079384B1 (en) * | 2009-08-10 | 2011-11-02 | 삼성전기주식회사 | Examination apparatus for printed circuit board |
-
2011
- 2011-02-22 KR KR1020110015592A patent/KR101713580B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20120096279A (en) | 2012-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3741927B2 (en) | Semiconductor chip or package inspection apparatus and inspection method thereof | |
TW201737788A (en) | Substrate inspection method, component mounting method and method of manufacturing a printed circuit board | |
JPH11220298A (en) | Electronic component mounting method | |
US20080305579A1 (en) | Method for fabricating semiconductor device installed with passive components | |
KR100193903B1 (en) | Circuit boards and wire bonding devices to detect broken wires in bonding wires | |
KR20060132404A (en) | Method for inspecting solder ball, apparatus for inspecting solder ball of semiconductor component implementing the same, and apparatus for transmitting solder ball of semiconductor component | |
KR101713580B1 (en) | Apparatus and method for monitoring quality of chip mounter processing | |
JP2007157970A (en) | Bonding method and bonding device | |
US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
TW201230216A (en) | Jig for round solder ball attachment | |
CN104600047B (en) | Power module and packaging method thereof | |
JP3854814B2 (en) | Manufacturing method of semiconductor device | |
JP2009212258A (en) | Method of manufacturing semiconductor device | |
JP3125576B2 (en) | Solder ball bonding equipment | |
KR101300573B1 (en) | Die transferring device for TCNCP | |
JP3384442B2 (en) | Bonding wire defect detection method | |
KR20170096775A (en) | Apparatus and method for surface mounting | |
JP2008130727A (en) | Method for manufacturing semiconductor device, and chip bonder used for it | |
JP3254644B2 (en) | Solder ball supply device | |
JP2004294144A (en) | Module for testing, and testing method of semiconductor device | |
KR20090044485A (en) | Equipment of flip chip bonder and method for error detection of flip chip bonding using the same | |
KR20230120187A (en) | Methods and apparatus of wire bonding | |
US7411295B2 (en) | Circuit board, device mounting structure, device mounting method, and electronic apparatus | |
TWI555601B (en) | Bonding apparatus and method for eliminating defective soldering wire | |
JP2022024646A (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |