KR101712013B1 - method of driving the LCD - Google Patents
method of driving the LCD Download PDFInfo
- Publication number
- KR101712013B1 KR101712013B1 KR1020100068457A KR20100068457A KR101712013B1 KR 101712013 B1 KR101712013 B1 KR 101712013B1 KR 1020100068457 A KR1020100068457 A KR 1020100068457A KR 20100068457 A KR20100068457 A KR 20100068457A KR 101712013 B1 KR101712013 B1 KR 101712013B1
- Authority
- KR
- South Korea
- Prior art keywords
- odd
- gate
- field
- numbered
- line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
본발명은, 행라인과 열라인을 따라 매트릭스 형태로 배치되는 화소를 포함하고, 상기 화소와 연결된 데이터배선의 연장방향을 따라 다수의 블록이 정의되며, 상기 각 블록은, 상기 데이터배선과 교차하며 적어도 하나의 기수번째 게이트배선과 적어도 하나의 우수번째 게이트배선이 대응되며, 상기 게이트배선은 이웃하는 행라인에 위치하는 상기 화소와 교대로 연결되는 액정표시장치의 구동방법에 있어서, 상기 다수의 블록을 순차적으로 선택하는 단계와; 상기 선택된 블록에 대해, 제 1 필드 동안 상기 적어도 하나의 기수번째 게이트배선과 상기 적어도 하나의 기수번째 게이트배선 중 하나에 순차적으로 게이트전압을 인가한 후, 제 2 필드 동안 나머지 하나에 순차적으로 게이트전압을 인가하는 단계와; 상기 게이트전압 인가에 동기하여, 상기 데이터배선에 데이터전압을 인가하는 단계를 포함하는 액정표시장치 구동방법을 제공한다.The present invention is characterized in that a plurality of blocks are defined along a direction of extension of a data line connected to the pixel, the pixels being arranged in a matrix form along a row line and a column line, each of the blocks intersecting the data line Wherein at least one odd-numbered gate line and at least one odd-numbered gate line correspond to each other, and the gate line is alternately connected to the pixel located in a neighboring row line, the method comprising: Sequentially selecting one of the plurality of pixels; Numbered gate lines and the at least one odd-numbered gate line during a first field, sequentially applying a gate voltage to the remaining one of the at least one odd-numbered gate line and the at least one odd-numbered gate line during a second field, ; And applying a data voltage to the data line in synchronization with application of the gate voltage.
Description
본발명은 액정표시장치 구동방법에 관한 것으로서, 보다 상세하게는, 필드 인버젼 구동시 발생하는 화면 떨림을 개선하는 액정표시장치 구동방법에 관한 것이다.BACKGROUND OF THE
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display), 플라즈마표시장치(PDP : plasma display panel), 유기전계발광소자 (OLED : organic light emitting diode)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.2. Description of the Related Art [0002] With the development of an information society, demands for a display device for displaying images have been increasing in various forms. Recently, a liquid crystal display (LCD), a plasma display panel (PDP) Various flat display devices such as an organic light emitting diode (OLED) have been utilized.
이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 현재 널리 사용되고 있다. 한편, 다수의 화소가 매트릭스형태로 배치되고, 이들 화소 각각에 스위칭박막트랜지스터가 형성된 액티브 매트릭스 타입 액정표시장치가 현재 널리 사용되고 있다.Of these flat panel display devices, liquid crystal display devices are widely used today because they have advantages of miniaturization, weight reduction, thinness, and low power driving. On the other hand, an active matrix type liquid crystal display device in which a large number of pixels are arranged in a matrix and a switching thin film transistor is formed in each of these pixels is widely used today.
그러나, 액정표시장치의 액정에 지속적으로 일정한 전계가 인가될 경우에 액정이 열화되고, 직류전압 성분에 의해 잔상이 발생하는 결과를 초래한다. 따라서, 액정의 열화를 방지하고, 직류전압 성분을 제거하기 위해서 공통전압을 기준으로 데이터전압을 고전위 전압과 저전위 전압을 반복되도록 인가하는데, 이와 같은 구동방식을 인버젼(Inversion) 방식이라고 한다.However, when a constant electric field is continuously applied to the liquid crystal of the liquid crystal display device, the liquid crystal deteriorates, resulting in a residual image due to the DC voltage component. Therefore, in order to prevent the deterioration of the liquid crystal and to remove the DC voltage component, the data voltage is repeatedly applied with the high voltage and the low voltage on the basis of the common voltage. Such a driving method is called an inversion method .
인버젼 구동방식은 프레임 인버젼 방식과, 라인 인버젼 방식과, 도트 인버젼 방식이 있다.The inversion driving method includes a frame inversion method, a line inversion method, and a dot inversion method.
인버젼 구동방식 중, 도트 인버젼 방식은 플리커(Flicker)나 크로스토크(Crosstalk)와 같은 화면 왜곡에 대한 억제력이 다른 인버젼 방식에 비해 뛰어나기 때문에 최근에는 도트 인버젼 방식이 적용된 액정표시장치가 주로 제작되고 있다.Among the inversion driving methods, the dot inversion method is superior to other inversion methods for suppressing screen distortion such as flicker and crosstalk. Therefore, recently, a liquid crystal display device in which a dot inversion method is applied It is mainly produced.
즉, 도트 인버젼 방식을 구동하기 위해서, 공통전압은 일정한 레벨의 정전압으로 인가되므로, 데이터전압의 전압레벨을 변동시켜야 한다. 따라서, 공통전압에 비해 소정 전압 레벨 이상으로 데이터전압을 인가해야 하고, 데이터전압을 공통전압을 기준으로 정극성(+)과 부극성(-)으로 스윙(Swing)시켜야 하므로, 소비전력이 증가하게 되는 문제점이 있다.That is, in order to drive the dot-inversion method, the common voltage is applied at a constant level of the constant voltage, so the voltage level of the data voltage must be varied. Therefore, the data voltage must be applied at a predetermined voltage level or more in comparison with the common voltage, and the data voltage must be swung in the positive polarity (+) and negative polarity (-) on the basis of the common voltage. .
본발명은, 필드 인버젼 구동시 화면 떨림 현상을 개선 할 수 있는 액정표시장치 및 그 구동방법을 재현하는데 그 과제가 있다.Disclosure of Invention Technical Problem [8] The present invention has a problem to reproduce a liquid crystal display device and a driving method thereof which can improve a screen flickering phenomenon when a field inversion driving is performed.
전술한 바와 같은 과제를 달성하기 위해, 본발명은, 행라인과 열라인을 따라 매트릭스 형태로 배치되는 화소를 포함하고, 상기 화소와 연결된 데이터배선의 연장방향을 따라 다수의 블록이 정의되며, 상기 각 블록은, 상기 데이터배선과 교차하며 적어도 하나의 기수번째 게이트배선과 적어도 하나의 우수번째 게이트배선이 대응되며, 상기 게이트배선은 이웃하는 행라인에 위치하는 상기 화소와 교대로 연결되는 액정표시장치의 구동방법에 있어서, 상기 다수의 블록을 순차적으로 선택하는 단계와; 상기 선택된 블록에 대해, 제 1 필드 동안 상기 적어도 하나의 기수번째 게이트배선과 상기 적어도 하나의 우수번째 게이트배선 중 하나에 순차적으로 게이트전압을 인가한 후, 제 2 필드 동안 나머지 하나에 순차적으로 게이트전압을 인가하는 단계와; 상기 게이트전압 인가에 동기하여, 상기 데이터배선에 데이터전압을 인가하는 단계를 포함하는 액정표시장치 구동방법을 제공한다.According to an aspect of the present invention, there is provided a liquid crystal display device including pixels arranged in a matrix form along a row line and a column line, wherein a plurality of blocks are defined along an extending direction of a data line connected to the pixel, Each of the blocks intersecting with the data line and corresponding to at least one odd-numbered gate line and at least one odd-numbered gate line, the gate line being alternately connected to the pixel located in a neighboring row line, The method comprising: sequentially selecting the plurality of blocks; Numbered gate lines and the at least one odd-numbered gate lines during a first field, sequentially applying a gate voltage to the remaining one of the at least one odd-numbered gate lines and the at least one odd-numbered gate lines during a second field, ; And applying a data voltage to the data line in synchronization with application of the gate voltage.
상기 제 1 필드 동안 상기 데이터배선에 인가되는 데이터전압의 극성과, 상기 제 2 필드 동안 상기 데이터배선에 인가되는 데이터전압의 극성은 서로 반대이다.The polarity of the data voltage applied to the data line during the first field and the polarity of the data voltage applied to the data line during the second field are opposite to each other.
상기 화소에 공통전압을 인가하는 단계를 더욱 포함하고, 상기 제 1 필드 동안 인가되는 상기 공통전압의 극성은, 상기 제 1 필드 동안 인가되는 데이터전압의 극성과 반대되며, 상기 제 2 필드 동안 인가되는 상기 공통전압의 극성은, 상기 제 2 필드 동안 인가되는 데이터전압의 극성과 반대된다.And applying a common voltage to the pixel, wherein the polarity of the common voltage applied during the first field is opposite to the polarity of the data voltage applied during the first field, The polarity of the common voltage is opposite to the polarity of the data voltage applied during the second field.
상기 블록에 대응되는 상기 적어도 하나의 기수번째 및 우수번째 게이트배선의 수는 짝수이다.And the number of the at least one odd-numbered and even-numbered gate lines corresponding to the block is an even number.
서로 이웃하는 상기 화소는 극성이 반대가 되고, 상기 화소의 극성은 프레임 단위로 반전된다.The polarities of the neighboring pixels are opposite to each other, and the polarity of the pixel is inverted in units of frames.
본발명에 따른 액정표시장치는, 필드 인버젼 방식으로 액정패널을 도트 인버젼 방식으로 구동시킬 수 있다. 이에 따라, 소비전력을 절감 할 수 있는 효과를 제공할 수 있다.The liquid crystal display according to the present invention can drive the liquid crystal panel in a dot inversion manner by a field inversion method. Thus, it is possible to provide an effect of reducing power consumption.
또한, 필드 인버젼 방식으로 구동할 경우, 일정한 주기마다 발생하는 화면 떨림 현상을 개선하여 고화질의 액정표시장치를 제공할 수 있다.In addition, when the liquid crystal display device is driven by a field inversion method, a screen flicker phenomenon occurring at regular intervals is improved to provide a high-quality liquid crystal display device.
도 1은 본발명의 실시예에 따른 액정표시장치를 나타낸 개략적인 단면도.
도 2는 본발명의 실시예에 따른 액정패널을 나타난 개략적인 단면도
도 3은 본발명의 실시예에 따른 액정표시장치의 게이트배선 및 데이터배선에 인가되는 전압신호를 나타낸 타이밍도.
도 4는 본발명의 실시예에 따른 액정표시장치의 데이터전압의 인가 방법.
도 5는 본발명의 실시예에 따른 화면 디스플레이의 구현 방법.
도 6은 필드 인버젼 방식으로 구동시 화면 디스플레이 구현 방법.
도 7은 본발명의 실시예에 따른 화면 디스플레이의 구현 방법.
1 is a schematic cross-sectional view illustrating a liquid crystal display device according to an embodiment of the present invention.
2 is a schematic cross-sectional view showing a liquid crystal panel according to an embodiment of the present invention
3 is a timing chart showing voltage signals applied to a gate wiring and a data wiring of a liquid crystal display according to an embodiment of the present invention.
4 illustrates a method of applying a data voltage to a liquid crystal display according to an embodiment of the present invention.
5 illustrates a method of implementing a screen display according to an embodiment of the present invention.
6 is a view illustrating a method of implementing a screen display in a field inversion mode.
7 illustrates a method of implementing a screen display according to an embodiment of the present invention.
이하, 도면을 참조하여 본발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.
도 1은 본발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면이고, 도 2는 본발명의 실시예에 따른 도 1의 액정패널을 도시한 도면이고, 도 3은 본발명의 실시예에 따른 액정표시장치의 게이트배선 및 데이터배선에 인가되는 전압신호를 나타낸 타이밍도이다.FIG. 1 is a view schematically showing a liquid crystal display device according to an embodiment of the present invention. FIG. 2 is a view showing the liquid crystal panel of FIG. 1 according to an embodiment of the present invention, And a voltage signal applied to the gate wiring and the data wiring of the liquid crystal display device according to the second embodiment.
도시한 바와 같이, 본발명의 실시예에 따른 액정표시장치(100)는, 액정패널(200)과, 백라이트(400)와, 구동회로부를 포함한다.As shown in the figure, a
액정패널(200)에는, 행라인(row line)방향을 따라 연장된 다수의 게이트배선(GL)과, 열라인(column line)방향을 따라 연장된 다수의 데이터배선(DL)이 위치한다. 게이트배선(GL)과 데이터배선(DL)이 서로 교차하여, 매트릭스 형태의 화소(P)를 정의한다.The
각 화소(P)는, 스위칭박막트랜지스터(T)와, 화소전극과, 공통전극과, 액정커패시터(Clc)와, 스토리지커패시터(Cst)를 포함한다.Each pixel P includes a switching thin film transistor T, a pixel electrode, a common electrode, a liquid crystal capacitor Clc, and a storage capacitor Cst.
스위칭박막트랜지스터(T)는 게이트배선(GL)과 데이터배선(DL)의 교차부에 형성된다. 스위칭박막트랜지스터(T)는 화소 전극과 연결되어 있다. 한편, 화소 전극에 대응하여 공통 전극이 형성된다. 화소 전극에 데이터전압(Vdata)이 인가되고, 공통 전극에 공통전압(Vcom)이 인가되면, 이들 사이에 전계가 형성되어 액정을 구동하게 된다. 화소 전극과 공통 전극 그리고 이들 전극 사이에 위치하는 액정은 액정커패시터(Clc)를 구성하게 된다. 한편, 각 화소(P)에는, 스토리지 커패시터(Cst)가 더욱 구성되며, 이는 화소 전극에 인가된 데이터전압(Vdata)을 다음 프레임까지 저장하는 역할을 하게 된다.The switching thin film transistor T is formed at the intersection of the gate line GL and the data line DL. The switching thin film transistor T is connected to the pixel electrode. On the other hand, a common electrode is formed corresponding to the pixel electrode. When a data voltage (Vdata) is applied to the pixel electrode and a common voltage (Vcom) is applied to the common electrode, an electric field is formed therebetween to drive the liquid crystal. The pixel electrode, the common electrode, and the liquid crystal located between these electrodes constitute a liquid crystal capacitor Clc. Each pixel P further includes a storage capacitor Cst, which serves to store the data voltage Vdata applied to the pixel electrode until the next frame.
백라이트(400)는, 빛을 액정패널(200)에 공급하는 역할을 하게 된다. 백라이트(400)로서, 냉음극관형광램프(Cold Cathode Fluorescent Lamp : CCFL), 외부전극형광램프(External Electrode Fluorescent Lamp : EEFL), 발광다이오드(Light Emitting Diode : LED) 등이 사용될 수 있다. The
구동회로부는, 타이밍제어부(310)와, 게이트구동부(320)와, 데이터구동부(330)와, 공통전압발생부(340)를 포함할 수 있다. The driving circuit unit may include a
여기서, 타이밍제어부(310)는, TV시스템이나 비디오카드와 같은 외부시스템으로부터 영상데이터신호(RGB)와, 수직동기신호와 수평동기신호와 클럭신호와 데이터인에이블 등의 제어신호(TCS)를 입력 받게 된다. 한편, 도시하지는 않았지만, 이와 같은 신호들은, 타이밍제어부(310)에 구성된 인터페이스를 통해 입력될 수 있다.Here, the
타이밍제어부(310)는 입력된 제어신호(TCS)를 사용하여, 게이트구동부(320)를 제어하기 위한 게이트제어신호(GCS)와 데이터구동부(330)를 제어하기 위한 데이터제어신호(DCS)를 생성한다. 게이트제어신호(GCS)는, 게이트스타트펄스(Gate Start Pulse : GSP), 게이트쉬프트클럭(Gate Shift Clock : GSC), 게이트출력인에이블신호(Gate Output Enable : GOE) 등을 포함한다. 데이터제어신호(DCS)는 소스스타트펄스(Source Start Pulse : SSP), 소스쉬프트클럭(Source Shift Clock : SSC), 소스출력인에이블신호(Source Output Enable : SOE), 극성신호(Polarity : POL) 등을 포함할 수 있다. The
또한, 타이밍제어부(310)는 외부의 시스템으로부터 영상데이터(RGB)를 전달받고, 이를 정렬하여 데이터구동부(330)에 전달하게 된다. In addition, the
데이터구동부(330)는, 타이밍제어부(310)으로부터 공급되는 데이터제어신호(DCS)와 영상데이터(RGB)에 응답하여, 데이터전압(Vdata)을 다수의 데이터배선(DL)에 공급하게 된다. 즉, 감마기준전압을 사용하여, 영상데이터(RGB)에 대응되는 데이터전압(Vdata)을 생성하고, 생성된 데이터전압(Vdata)을 데이터배선(DL)에 출력하게 된다.The
게이트구동부(320)는, 타이밍제어부(310)로부터 공급되는 게이트제어신호(GCS)에 응답하여, 다수의 게이트배선(GL)을 순차적으로 스캔한다. 예를 들면, 매 프레임 동안 다수의 게이트배선(GL)을 순차적으로 선택하고, 선택된 게이트배선(GL)에 대해 게이트전압을 출력하게 된다. 게이트전압에 의해, 해당 행라인에 위치하는 스위칭박막트랜지스터(T)는 턴온된다. 한편, 다음 프레임의 스캔시까지는 게이트배선(GL)에 턴오프전압이 공급되어, 스위칭박막트랜지스터(T)는 턴오프 상태를 유지하게 된다.The gate driver 320 sequentially scans a plurality of gate lines GL in response to a gate control signal GCS supplied from the
이하, 도 2를 참조하여, 본발명의 실시예에 따른 액정표시장치에 대해 보다 상세하게 설명한다.Hereinafter, a liquid crystal display device according to an embodiment of the present invention will be described in detail with reference to FIG.
게이트배선(GL1 내지 GLn+1)은 두개의 이웃하는 행라인에 위치하는 화소(P)들과 열라인 단위로 교대로 연결된다. 구체적으로 설명하면, 스위칭박막트랜지스터(T)는, 게이트배선(GL)을 따라 지그재그형태로 접속된다. 이에 따라, 게이트배선(GL)에 의해 구동되는 화소(P)들은 해당 게이트배선(GL)을 기준으로 지그재그형태로 위치하게 된다. 즉, 동일 행라인을 구성하는 화소(P)들은 열라인 단위로 교번하여 서로 다른 게이트배선(GL)에 의해 구동된다. 이에 따라, 게이트배선(GL1 내지 GLn+1) 각각이 구동될 때마다 인접한 두 행라인에 지그재그형태로 배치된 화소들이 구동된다. 따라서, 하나의 행라인에 위치하는 화소(P)들은 두 개의 게이트배선(GL)에 의해 구동된다. 이를 위하여, 마지막 행라인에 위치하는, 예를 들면 제n행에 위치하는 화소(P)들의 구동을 위하여 제n번째 게이트배선(GLn) 다음에는 제n+1번째 게이트배선(GLn+1)이 구성된다.The gate lines GL1 to GLn + 1 are alternately connected in an open line with the pixels P located in two neighboring row lines. More specifically, the switching thin film transistors T are connected in a zigzag manner along the gate lines GL. Accordingly, the pixels P driven by the gate line GL are located in a zigzag form with respect to the gate line GL. That is, the pixels P constituting the same row line are alternately driven by the gate line GL in an open line. Accordingly, every time the gate lines GL1 to GLn + 1 are driven, the pixels arranged in a zigzag fashion on two adjacent row lines are driven. Therefore, the pixels P located in one row line are driven by the two gate lines GL. To this end, the (n + 1) -th gate
구체적으로 예를 들면, 제1게이트배선(GL1)에는 제1행의 제1열과, 제3열에 해당하는 화소(P)가 연결되고, 제2게이트배선(GL2)에는 제1행의 제2열과, 제4열에 해당하는 화소(P)와, 제2행의 제1열과, 제3열에 해당하는 화소(P)과 연결된다. Specifically, for example, a first column of the first row and a pixel P corresponding to the third column are connected to the first gate wiring GL1, and a second column of the first row is connected to the second gate wiring GL2. , The pixel P corresponding to the fourth column, the first column of the second row, and the pixel P corresponding to the third column.
이하, 도 3을 참조하여, 본발명의 실시예에 따른 액정표시장치의 구동방법에 대해 보다 상세하게 설명한다.Hereinafter, a driving method of a liquid crystal display device according to an embodiment of the present invention will be described in more detail with reference to FIG.
먼저, 설명의 편의를 위하여, 홀수 번째 게이트배선 예를 들면, 제1번째 게이트배선(GL1), 제3번째 게이트배선(GL3) 등을 기수 번째 게이트배선이라고 칭하고, 짝수 번째 게이트배선 예를 들면, 제2번째 게이트배선(GL2), 제4번째 게이트배선(GL4) 등을 우수 번째 게이트배선이라고 칭한다.First, an odd-numbered gate wiring, for example, a first gate wiring GL1, a third gate wiring GL3, or the like is referred to as an odd-numbered gate wiring, and an even-numbered gate wiring, for example, The second gate wiring GL2, the fourth gate wiring GL4, and the like are referred to as a superior gate wiring.
또한, 홀수 번째 데이터배선 예를 들면, 제1번째 데이터배선(DL1), 제3번째 데이터배선(DL3) 등을 기수 번째 데이터배선이라고 칭하고, 짝수 번째 데이터배선 예를 들면, 제2번째 데이터배선(DL2), 제4번째 데이터배선(DL4) 등을 우수 번째 데이터배선이라고 칭한다. The odd-numbered data wiring, for example, the first data wiring DL1, the third data wiring DL3, and the like are referred to as odd-numbered data wiring and the even-numbered data wiring, for example, DL2, the fourth data line DL4, and the like are referred to as a superior data line.
본발명의 실시예에서는, 게이트배선(GL1 내지 GLn+1) 각각이 구동될 때마다 인접한 두 행라인에 지그재그형태로 배치된 화소(P)들이 구동된다.In the embodiment of the present invention, each time the gate wirings GL1 to GLn + 1 are driven, the pixels P arranged in a zigzag manner on adjacent two row lines are driven.
또한, 기수 번째(또는, 우수 번째) 게이트배선(GL)들이 먼저 순차적으로 구동 된 후, 우수 번째(또는, 기수 번째) 게이트배선(GL)들이 순차적으로 구동된다. 여기에서 설명의 편의를 위하여, 기수 번째 게이트배선(GL)이 구동하는 기간을 제1필드라고 칭하고, 우수 번째 게이트배선(GL)이 구동하는 기간을 제2필드라고 칭한다. 즉, 필드 인버젼 방식으로 구동된다. 따라서, 제1필드와 2필드를 합쳐서 하나의 프레임을 구동 하게 된다. Further, the odd-numbered (or odd-numbered) gate lines GL are sequentially driven first, and then the odd-numbered (or odd-numbered) gate lines GL are sequentially driven. For convenience of explanation, the period in which the odd-numbered gate wiring GL is driven is referred to as a first field, and the period in which the odd-numbered gate wiring GL is driven is referred to as a second field. That is, it is driven by the field inversion method. Therefore, the first field and the second field are combined to drive one frame.
구체적으로 설명하면, 타이밍제어부(310)로부터 공급되는 게이트제어신호(GCS)에 응답하여, 다수의 기수 번째(또는, 우수 번째) 게이트배선(GL)들이 먼저 순차적으로 스캔된다. 예를 들면, 매 프레임 동안 다수의 기수 번째 게이트배선(GL)들을 순차적으로 선택하고, 선택된 기수 번째(또는, 우수 번째) 게이트배선(GL)에 대해 게이트전압을 출력하게 된다. 게이트전압에 의해, 해당 기수 번째(또는, 우수 번째) 게이트배선(GL)과 연결되는 스위칭박막트랜지스터(T)는 턴온된다. 한편, 다음 프레임의 스캔시까지는 기수 번째(또는, 우수 번째) 게이트배선에 턴오프전압이 공급되어, 스위칭박막트랜지스터(T)는 턴오프 상태를 유지하게 된다.More specifically, a plurality of odd-numbered (or even-numbered) gate lines GL are sequentially scanned in response to a gate control signal GCS supplied from the
또한, 게이트제어신호(GCS)에 응답하여, 기수 번째(또는, 우수 번째) 게이트배선들이 먼저 순차적으로 스캔 된 후, 다수의 우수 번째(또는, 기수 번째) 게이트배선들이 순차적으로 스캔된다. 예를 들면, 매 프레임 동안 기수 번째(또는, 우수 번째) 게이트배선이 순차적으로 스캔 된 후, 다수의 우수 번째(또는, 기수 번째) 게이트배선들을 순차적으로 선택하고, 선택된 우수 번째(또는, 기수 번째) 게이트배선에 대해 게이트전압을 출력하게 된다. 게이트전압에 의해, 해당 우수 번째(또는, 기수 번째) 게이트배선과 연결되는 스위칭박막트랜지스터(T)는 턴온된다. 한편, 다음 프레임의 스캔시까지는 우수 번째(또는, 기수 번째) 게이트배선에 턴오프전압이 공급되어, 스위칭박막트랜지스터(T)는 턴오프 상태를 유지하게 된다.Further, in response to the gate control signal GCS, the odd-numbered (or odd-numbered) gate lines are sequentially scanned first, and then the plurality of odd-numbered (or odd-numbered) gate lines are sequentially scanned. For example, after the odd (or even odd) gate lines are sequentially scanned for each frame, a plurality of odd-numbered (or odd-numbered) gate lines are sequentially selected, and the selected odd- ) Gate voltage to the gate wiring. By the gate voltage, the switching thin film transistor T connected to the corresponding even (or odd-numbered) gate wiring is turned on. On the other hand, a turn-off voltage is supplied to the even-numbered (or odd-numbered) gate wiring until the next frame scan, and the switching thin film transistor T maintains the turn-off state.
즉, 도 2에 도시된 바와 같이, 스위칭박막트랜지스터(T)를 통해 기수 번째 데이터배선에 접속되는 화소(P)들은 상측으로 인접한 게이트배선(GL1 내지 GLn)에 의해 구동된다. 반면에, 스위칭박막트랜지스터(T)를 통해 우수 번째 데이터배선에 접속되는 화소(P)들은 하측으로 인접한 게이트배선(GL2 내지 GLn+1)에 의해 구동된다. That is, as shown in FIG. 2, the pixels P connected to the odd-numbered data lines through the switching thin film transistor T are driven by the gate lines GL1 to GLn adjacent to the upper side. On the other hand, the pixels P connected to the odd-numbered data line via the switching thin film transistor T are driven by the gate lines GL2 to GLn + 1 that are downwardly adjacent to each other.
구체적으로 예를 들면, 스위칭박막트랜지스터(T)를 통해 제1행에 위치한 제1열, 제3열의 데이터배선(DL1, DL3)에 접속된 화소(P)들은 제1게이트배선(GL1)에의해 구동된다. 또한, 스위칭박막트랜지스터(T)를 통해 제1행에 위치한 제2열, 제4열의 데이터배선(DL2, DL4)에 접속된 화소(P)들은 제2게이트배선(GL2)에 의해 구동된다.Specifically, for example, the pixels P connected to the data lines DL1 and DL3 of the first column and the third column located in the first row through the switching thin film transistor T are connected to the data lines DL1 and DL3 by the first gate line GL1 . The pixels P connected to the data lines DL2 and DL4 in the second column and the fourth column located in the first row through the switching thin film transistor T are driven by the second gate line GL2.
여기에서, 본발명의 실시예에 따른 액정표시장치(100) 구동방법은, 액정패널(200)을 다수의 게이트배선으로 블록(block)화 하여, 블록 단위로 구동할 수 있다.Here, in the driving method of the liquid
도 4 및 도 5를 참조하여, 액정패널(200)을 블록화하여 구동하는 방법에 대해서 보다 상세하게 설명한다. A method of blocking and driving the
도 4는, 본발명의 실시예에 따른 액정패널(200)을 다수의 게이트배선으로 블록화 하여 개략적으로 나타낸 도면이고, 도 5는 본발명의 실시예에 따른 액정표시장치(100) 구동시, 액정패널(200)의 하나의 블록에 표현되는 데이터전압(Vdata)의 극성을 개략적으로 도시한 도면이다.FIG. 4 is a schematic view illustrating a
액정패널(200)은 다수 개의 게이트배선(GL)으로 구성된 다수 개의 블록(BL)으로 구성될 수 있다. 도 4를 참조하여 구체적으로 예를 들면, 액정패널(200)은 20개의 게이트배선(GL1 내지 GL20)으로 구성되어 있으며, 4개의 게이트배선(GL)으로 액정패널(200)을 블록화 하는 바, 5개의 블록(BL1 내지 BL5)으로 구성된다.The
본발명의 실시예에서는, 다수의 블록들(BL1 내지 BL5)이 순차적으로 선택되고, 선택된 블록(BL)의 게이트배선(GL)들이 스캔된다. 예를 들면, 먼저 제1블록(BL1)이 선택되고, 제1블록의 게이트배선(GL1 내지 GL4)들이 스캔 된다. 그 후, 제2블록(BL2)이 선택되고, 제2블록의 게이트배선(GL5 내지 GL8)들이 스캔된다. 또한, 다수의 블록(BL1 내지 BL5)들이 순차적으로 선택되고, 선택된 블록의 게이트배선(GL)들이 전술한 바와 같은 방법으로 즉, 기수(또는, 우수) 번째 게이트배선(GL)이 스캔 된 후, 우수(또는, 기수) 번째 게이트배선(GL)이 스캔되는 방법으로 게이트배선(GL)들이 구동된다. In the embodiment of the present invention, a plurality of blocks BL1 to BL5 are sequentially selected and the gate lines GL of the selected block BL are scanned. For example, the first block BL1 is first selected and the gate lines GL1 to GL4 of the first block are scanned. Thereafter, the second block BL2 is selected, and the gate lines GL5 to GL8 of the second block are scanned. After the plurality of blocks BL1 to BL5 are sequentially selected and the gate wirings GL of the selected block are scanned in the manner as described above, that is, the odd numbered gate wirings GL are scanned, The gate lines GL are driven in such a manner that the even (or odd) gate lines GL are scanned.
즉, 선택된 블록(BL)의 게이트배선(GL)들은 필드 인버젼 방식으로 구동된다. 즉, 본발명의 실시예에서는 다수의 블록(BL)들을 순차적으로 선택되어 구동되고, 선택된 블록(BL)의 게이트배선(GL)들은 필드 인버젼 방식으로 구동된다. 따라서, 다수의 블록(BL)들의 제1필드와 제2필드는 합쳐서 하나의 프레임을 이루게 된다. That is, the gate lines GL of the selected block BL are driven in a field inversion manner. That is, in the embodiment of the present invention, a plurality of blocks BL are sequentially selected and driven, and the gate lines GL of the selected block BL are driven in a field inversion manner. Therefore, the first field and the second field of the plurality of blocks BL are combined to form one frame.
구체적으로 설명하면, 타이밍제어부(310)로부터 공급되는 게이트제어신호(GCS)에 응답하여, 다수의 블록(BL)들이 순차적으로 스캔된다. 또한, 타이밍제어부(310)로부터 공급되는 게이트제어신호(GCS)에 응답하여, 선택된 블록의 다수의 기수 번째(또는, 우수 번째) 게이트배선(GL)들이 먼저 순차적으로 스캔된다. 예를 들면, 매 프레임 동안 선택된 블록(BL)의 다수의 기수 번째(또는, 우수 번째) 게이트배선(GL)에 대해 게이트전압을 출력하게 된다. 게이트전압에 의해, 해당 기수 번째(또는, 우수 번째) 게이트배선(GL)과 연결되는 스위칭박막트랜지스터(T)는 턴온된다. 한편, 다음 프레임의 스캔시까지는 기수 번째(또는, 우수 번째) 게이트배선(GL)에 턴오프전압이 공급되어, 스위칭박막트랜지스터(T)는 턴오프 상태를 유지하게 된다.More specifically, in response to the gate control signal GCS supplied from the
또한, 게이트제어신호(GCS)에 응답하여, 선택된 블록(BL)의 기수 번째(또는, 우수 번째) 게이트배선(GL)들이 먼저 순차적으로 스캔 된 후, 다수의 우수 번째(또는, 기수 번째) 게이트배선(GL)들이 순차적으로 스캔된다. 예를 들면, 매프레임 동안, 선택된 블록(BL)의 다수의 기수 번째(또는 우수 번째) 게이트배선(GL)의 스캔 후, 다수의 우수 번째(또는, 기수 번째) 게이트배선(GL)들을 순차적으로 선택하고, 선택된 우수 번째(기수 번째) 게이트배선(GL)에 대해 게이트전압을 출력하게 된다. 게이트전압에 의해, 해당 우수 번째(또는, 기수 번째) 게이트배선(GL)과 연결되는 스위칭박막트랜지스터(T)는 턴온된다. 한편, 다음 프레임의 스캔시까지는 우수 번째(또는, 기수 번째) 게이트배선(GL)에 턴오프전압이 공급되어, 스위칭박막트랜지스터(T)는 턴오프 상태를 유지하게 된다.In addition, in response to the gate control signal GCS, the odd-numbered (or odd-numbered) gate lines GL of the selected block BL are sequentially scanned first, The lines GL are sequentially scanned. (Or odd-numbered) gate lines GL sequentially after scanning the odd-numbered (or odd-numbered) gate lines GL of the selected block BL for every frame, for example, And outputs the gate voltage to the selected odd (odd-numbered) gate line GL. By the gate voltage, the switching thin film transistor T connected to the corresponding even (or odd-numbered) gate wiring GL is turned on. On the other hand, a turn-off voltage is supplied to the even-numbered (or odd-numbered) gate line GL until the scan of the next frame, so that the switching thin film transistor T maintains the turn-off state.
구체적으로 예를 들면, 제1블록(BL1)이 선택되고, 제1블록(BL1)의 제1게이트배선(GL1)과 제3게이트배선(GL3)이 순차적으로 선택되어 게이트전압이 출력된다. 그 후, 제1블록(BL1)의 제2게이트배선(GL2)과 제4게이트배선(GL4)이 순차적으로 선택되어 게이트전압이 출력된다.Specifically, for example, the first block BL1 is selected, and the first gate line GL1 and the third gate line GL3 of the first block BL1 are sequentially selected to output a gate voltage. Thereafter, the second gate wiring GL2 and the fourth gate wiring GL4 of the first block BL1 are sequentially selected to output a gate voltage.
차례로, 제2블록(BL2)이 선택되고, 제2블록(BL2)의 제5게이트배선(GL5)과 제7게이트배선(GL7)이 순차적으로 선택되어 게이트전압이 출력된다. 그 후, 제2블록(BL2)의 제6게이트배선(GL6)과 제8게이트배선(GL8)이 순차적으로 선택되어 게이트전압이 출력된다.The second block BL2 is selected in order and the fifth gate wiring GL5 and the seventh gate wiring GL7 of the second block BL2 are sequentially selected to output the gate voltage. Thereafter, the sixth gate wiring GL6 and the eighth gate wiring GL8 of the second block BL2 are sequentially selected to output a gate voltage.
여기서, 하나의 블록(BL)을 구성하는 다수의 게이트배선(GL)은 2 이상이 바람직하고, 짝수, 예를 들면 2, 4, 6, 8 등이 바람직하다. 이는 기수 번째 게이트배선(GL)들을 구동하고 난 후 우수 번째 게이트배선(GL)들을 구동하기 위해서이다. Here, the number of the plurality of gate lines GL constituting one block BL is preferably two or more, and an even number, for example, 2, 4, 6, 8 or the like is preferable. This is for driving odd-numbered gate lines GL after driving odd-numbered gate lines GL.
이하, 본발명의 실시예에 따른 액정패널(200)에 인가되는 공통전압(Vcom)과 데이터전압(Vdata)에 대해서 보다 상세하게 설명한다.Hereinafter, the common voltage Vcom and the data voltage Vdata applied to the
먼저 설명의 편의를 위하여, 기수 번째 게이트배선(GL)이 구동하는 기간을 제1필드라고 칭하고, 우수 번째 게이트배선(GL)이 구동하는 기간을 제2필드라고 칭한다.For convenience of explanation, the period in which the odd-numbered gate wiring GL is driven is called a first field, and the period in which the even-numbered gate wiring GL is driven is called a second field.
본발명의 실시예에서는, 다수의 블록(BL1 내지 BL5)들이 순차적으로 구동되는 동안, 일정한 필드 마다 출력되는 데이터전압(Vdata)과 공통전압(Vcom)은 반전된다. 즉, 필드 전환 시(제1필드에서 제2필드로, 또는, 제2필드에서 제1필드로) 출력되는 데이터전압(Vdata)과 공통전압(Vcom)은 반전된다.In the embodiment of the present invention, while the plurality of blocks BL1 to BL5 are sequentially driven, the data voltage (Vdata) and the common voltage (Vcom) which are output in a certain field are inverted. That is, the data voltage (Vdata) and the common voltage (Vcom) that are output at the time of field switching (from the first field to the second field or from the second field to the first field) are inverted.
구체적으로 예를 들면, 제1블록(BL1)의 제1필드에서 출력되는 데이터전압(Vdata)이 정(+)극성이라면, 제1블록(BL1)의 제2필드에서 출력되는 데이터전압(Vdata)은 부(-)극성이 된다. 또한, 제2블록(BL2)의 제1필드에서 출력되는 데이터전압(Vdata)은 정(+)극성이 된다. Specifically, for example, if the data voltage Vdata output from the first field of the first block BL1 is a positive polarity, the data voltage Vdata output from the second field of the first block BL1, (-) polarity. Also, the data voltage Vdata output from the first field of the second block BL2 has a positive polarity.
마찬가지로, 제1블록(BL1)의 제1필드에서 출력되는 공통전압(Vcom)이 정(+)극성이라면, 제1블록(BL1)의 제2필드에서 출력되는 공통전압(Vcom)은 부(-)극성이 된다. 또한, 제2블록(BL2)의 제1필드에서 출력되는 공통전압(Vcom)은 부(-)극성이 된다.Similarly, if the common voltage Vcom output from the first field of the first block BL1 is positive, the common voltage Vcom output from the second field of the first block BL1 is negative - ) Polarity. In addition, the common voltage Vcom output in the first field of the second block BL2 becomes negative polarity.
또한, 본발명의 실시예에서는, 임의의 필드에 극성이 반전된 형태의 데이터전압(Vdata)과 공통전압(Vcom)이 공급된다. 예를 들면, 임의의 필드에 정(+)극성의 데이터전압(Vdata)이 인가 될 때, 부(-)극성의 공통전압(Vcom)이 인가된다. 그리고, 임의의 필드에 부(-)극성의 데이터전압(Vdata)이 인가 될 때, 정(+)극성의 공통전압(Vcom)이 인가된다.Further, in the embodiment of the present invention, the data voltage (Vdata) and the common voltage (Vcom) in the polarity inverted form are supplied to an arbitrary field. For example, when a data voltage Vdata having a positive polarity is applied to an arbitrary field, a negative common voltage Vcom is applied. When a data voltage Vdata having a negative polarity is applied to an arbitrary field, a common voltage Vcom having a positive polarity is applied.
구체적으로 예를 들면, 제1블록(BL1)의 제1필드에서, 즉 제1게이트배선(GL1)과 제3게이트배선(GL3)이 순차적으로 스캔 될 시, 데이터전압(Vdata)이 정극성(+)이라면, 공통전압(Vcom)은 부극성(-)이 된다. 또한, 제1블록(BL1)의 제2필드에서, 즉 제2게이트배선(GL2)과 제4게이트배선(GL4)이 순차적으로 스캔 될 시, 데이터전압(Vdata)은 부극성(-)이 되고, 공통전압(Vcom)은 정극성(+)이 된다.Specifically, for example, in the first field of the first block BL1, that is, when the first gate wiring GL1 and the third gate wiring GL3 are sequentially scanned, the data voltage Vdata becomes positive ( +), The common voltage Vcom becomes negative (-). When the second gate line GL2 and the fourth gate line GL4 are sequentially scanned in the second field of the first block BL1, the data voltage Vdata becomes negative (-) , And the common voltage Vcom becomes positive (+).
전술한 바와 같이, 액정패널(200)을 구동하게 될 경우, 예를 들면, 제1필드에는 정극성(+)의 데이터전압(Vdata)이 인가되고, 제2필드에는 부극성(-)의 데이터전압(Vdata)이 인가된다. 또한, 제1필드에는 부극성(-)의 공통전압(Vcom)이 인가되고, 제2필드에는 정극성(+)의 공통전압(Vcom)이 인가된다.As described above, when driving the
이에 따라, 액정패널(200)의 각 화소(P)에는 도 5에 도시된 바와 같이, 극성이 인가된다. Accordingly, polarity is applied to each pixel P of the
구체적으로 예를 들면, 다수의 블록(BL1 내지 BL5)의 제1필드에는 홀수 번째 게이트배선(GL)이 턴온되는 바, 홀수 번째 게이트배선(GL)과 연결된 화소(P) 예를 들면, 제1열, 제 3열 등의 화소(P)에는 정극성(+)의 데이터전압(Vdata)이 먼저 출력되고, 그 후, 짝수 번째 게이트배선(GL)과 연결된 화소(P) 예를 들면, 제2열, 제4열 등의 화소(P)에는 부극성(-)의 데이터전압(Vdata)이 출력되게 된다.Specifically, for example, the odd gate lines GL are turned on in the first field of the plurality of blocks BL1 to BL5, and the pixels P connected to the odd gate lines GL, for example, (+) Data voltage (Vdata) is first output to the pixel P of the first column, the second column and the third column, and then the pixel P connected to the even-numbered gate line GL, for example, (-) data voltage (Vdata) is output to the pixel P in the column, the fourth column, and the like.
따라서, 본발명의 실시예에 따른 액정표시장치(100)는, 제1필드 및 제2필드로 구분되어 필드 인버젼 방식으로 구동되게 된다. 그러나, 결과적으로 액정패널(200)은 도트 인버젼 방식으로 구동된다. 즉, 블록 단위로 필드 인버젼 방식으로 구동함에 따라 액정패널(200)을 도트 인버젼 방식으로 구동시킬 수 있게 된다. 이에 따라, 본발명에서는 종래의 도트 인버젼 방식의 구동방법에 비하여 소비전력을 절감하는 효과가 있다.Accordingly, the
또한, 본발명의 실시예에서는, 액정패널(200)을 다수의 블록(BL)으로 나누어 제1필드 및 제2필드로 구분되어 필드 인버젼 방식으로 구동되게 된다. 이에 따라, 필드 인버젼 방식으로 구동할 경우, 도 6에서 보는 바와 같이, 기수(또는, 우수)번째 게이트배선(GL)이 3번째 구동시에 액정패널(200) 전체가 같은 극성의 데이터전압(Vdata)이 출력되어 발생하는 화면 떨림 문제점이 개선된다. 즉, 액정패널(200) 전체가 같은 극성이 되는 것을 블록 단위로 분산 시킴으로써, 화면 떨림 현상을 개선할 수 있다. 따라서, 고화질의 액정패널(200)을 제공할 수 있다.Also, in the embodiment of the present invention, the
또한, 본발명의 실시예에서는, 일정한 프레임마다 데이터전압(Vdata)과 공통전압(Vcom)의 극성이 반전된다. 예를 들면, 매 프레임마다 데이터전압(Vdata)과 공통전압(Vcom)의 극성이 반전 될 수 있다. Further, in the embodiment of the present invention, the polarities of the data voltage (Vdata) and the common voltage (Vcom) are inverted for every constant frame. For example, the polarities of the data voltage (Vdata) and the common voltage (Vcom) can be reversed every frame.
이에 따라, 도 7에서 도시된 바와 같이, 제n+1번째 프레임에 출력되는 데이터전압(Vdata)은 제n번째 프레임에 출력되는 데이터전압(Vdata)과 극성이 반전된다. Accordingly, as shown in FIG. 7, the data voltage Vdata output to the (n + 1) th frame is inverted from the data voltage Vdata output to the nth frame.
전술한 본발명의 실시예는 본발명의 일예로서, 본발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본발명의 변형을 포함한다.The embodiment of the present invention described above is an example of the present invention, and variations are possible within the spirit of the present invention. Accordingly, the invention includes modifications of the invention within the scope of the appended claims and equivalents thereof.
100 : 액정표시장치 200 : 액정패널
Vcom : 공통전압 Vdata : 데이터전압
BL : 블록100: liquid crystal display device 200: liquid crystal panel
Vcom: common voltage Vdata: data voltage
BL: Block
Claims (5)
상기 화소와 연결된 데이터배선의 연장방향을 따라 다수의 블록이 정의되며,
상기 다수의 블록 각각은, 상기 데이터배선과 교차하며 적어도 하나의 기수번째 게이트배선과 적어도 하나의 우수번째 게이트배선이 대응되며,
상기 게이트배선은 이웃하는 행라인에 위치하는 상기 화소와 교대로 연결되는 액정표시장치의 구동방법에 있어서,
상기 다수의 블록을 순차적으로 선택하는 단계와;
상기 선택된 블록에 대해, 제 1 필드 동안 상기 적어도 하나의 기수번째 게이트배선과 상기 적어도 하나의 우수번째 게이트배선 중 하나에 순차적으로 게이트전압을 인가한 후, 제 2 필드 동안 나머지 하나에 순차적으로 게이트전압을 인가하는 단계와;
상기 게이트전압 인가에 동기하여, 상기 데이터배선에 데이터전압을 인가하는 단계를 포함하고,
상기 제 1 필드 동안 상기 데이터배선에 인가되는 데이터전압의 극성과, 상기 제 2 필드 동안 상기 데이터배선에 인가되는 데이터전압의 극성은 서로 반대되며,
서로 이웃하는 상기 화소는 극성이 반대가 되고, 상기 화소의 극성은 프레임 단위로 반전되며,
상기 선택된 블록내의 화소가 동일한 극성이 되는 단계를 더욱 포함하여, 상기 액정표시장치 전체가 동일한 극성이 되는 것을 상기 블록 단위로 분산 시키는 액정표시장치 구동방법.
Pixels arranged in a matrix form along a row line and a column line,
A plurality of blocks are defined along an extension direction of a data line connected to the pixel,
Wherein each of the plurality of blocks intersects with the data line and corresponds to at least one odd-numbered gate line and at least one odd-numbered gate line,
Wherein the gate wiring is alternately connected to the pixel located in a neighboring row line, the method comprising:
Sequentially selecting the plurality of blocks;
Numbered gate lines and the at least one odd-numbered gate lines during a first field, sequentially applying a gate voltage to the remaining one of the at least one odd-numbered gate lines and the at least one odd-numbered gate lines during a second field, ;
And applying a data voltage to the data line in synchronization with application of the gate voltage,
A polarity of a data voltage applied to the data line during the first field and a polarity of a data voltage applied to the data line during the second field are opposite to each other,
The polarities of the pixels adjacent to each other are opposite to each other, the polarity of the pixel is inverted in units of frames,
Further comprising the step of causing the pixels in the selected block to have the same polarity so that the liquid crystal display device as a whole has the same polarity in the unit of the block.
상기 화소에 공통전압을 인가하는 단계를 더욱 포함하고,
상기 제 1 필드 동안 인가되는 상기 공통전압의 극성은, 상기 제 1 필드 동안 인가되는 데이터전압의 극성과 반대되며,
상기 제 2 필드 동안 인가되는 상기 공통전압의 극성은, 상기 제 2 필드 동안 인가되는 데이터전압의 극성과 반대되는 액정표시장치 구동방법.
The method according to claim 1,
Further comprising the step of applying a common voltage to the pixel,
The polarity of the common voltage applied during the first field is opposite to the polarity of the data voltage applied during the first field,
Wherein the polarity of the common voltage applied during the second field is opposite to the polarity of the data voltage applied during the second field.
상기 블록에 대응되는 상기 적어도 하나의 기수번째 및 우수번째 게이트배선의 수는 짝수인
액정표시장치 구동방법.
The method of claim 3,
The number of the at least one odd-numbered and even-numbered gate lines corresponding to the block is an even number
A method of driving a liquid crystal display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100068457A KR101712013B1 (en) | 2010-07-15 | 2010-07-15 | method of driving the LCD |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100068457A KR101712013B1 (en) | 2010-07-15 | 2010-07-15 | method of driving the LCD |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120007765A KR20120007765A (en) | 2012-01-25 |
| KR101712013B1 true KR101712013B1 (en) | 2017-03-13 |
Family
ID=45612984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100068457A KR101712013B1 (en) | 2010-07-15 | 2010-07-15 | method of driving the LCD |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101712013B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800490B1 (en) * | 2007-01-26 | 2008-02-04 | 삼성전자주식회사 | Liquid crystal display device and method of driving the same |
| KR100909048B1 (en) * | 2002-10-24 | 2009-07-23 | 엘지디스플레이 주식회사 | LCD and its driving method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101394928B1 (en) * | 2007-08-02 | 2014-05-15 | 엘지디스플레이 주식회사 | Liquid Crystal Display |
| US8581821B2 (en) * | 2008-03-24 | 2013-11-12 | Sony Corporation | Liquid crystal display device, liquid crystal display method, display control device, and display control method |
-
2010
- 2010-07-15 KR KR1020100068457A patent/KR101712013B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100909048B1 (en) * | 2002-10-24 | 2009-07-23 | 엘지디스플레이 주식회사 | LCD and its driving method |
| KR100800490B1 (en) * | 2007-01-26 | 2008-02-04 | 삼성전자주식회사 | Liquid crystal display device and method of driving the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120007765A (en) | 2012-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101703875B1 (en) | LCD and method of driving the same | |
| KR101319345B1 (en) | Driving circuit for liquid crystal display device and method for driving the same | |
| KR101341906B1 (en) | Driving circuit for liquid crystal display device and method for driving the same | |
| TWI404022B (en) | Method for driving an lcd device | |
| US9711098B2 (en) | Display apparatus with dummy pixel row and method of driving the display apparatus | |
| KR101730552B1 (en) | In-Plane Switching Mode LCD and method of driving the same | |
| KR101296641B1 (en) | Driving circuit of liquid crystal display device and method for driving the same | |
| JP2004341134A (en) | Picture display device | |
| US20200081309A1 (en) | Display device | |
| TWI435302B (en) | Driving method for display panel | |
| JP5085650B2 (en) | Liquid crystal panel driving device and driving method of liquid crystal display device | |
| KR20120096777A (en) | Liquid crystal display device and method of driving the same | |
| KR101712015B1 (en) | In-Plane Switching Mode LCD and method of driving the same | |
| KR102198250B1 (en) | Display apparatus and driving method thereof | |
| KR101830241B1 (en) | liquid crystal display device and method of driving the same | |
| KR101641366B1 (en) | Driving circuit for liquid crystal display device | |
| KR101786882B1 (en) | Liquid crystal display device | |
| KR101712013B1 (en) | method of driving the LCD | |
| KR101777130B1 (en) | Driving circuit for liquid crystal display device | |
| KR100855478B1 (en) | Liquid crystal display panel and apparatus and method of driving the same | |
| KR100909048B1 (en) | LCD and its driving method | |
| KR101830609B1 (en) | Driving circuit for liquid crystal display device and method for driving the same | |
| KR20040059320A (en) | Liquid crystal display and driving method thereof | |
| KR20080000916A (en) | Liquid crystal display and driving method thereof | |
| KR20180035551A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |