KR101711474B1

KR101711474B1 - 표시패널 및 이의 제조 방법

Info

Publication number: KR101711474B1
Application number: KR1020100113465A
Authority: KR
Inventors: 지우만; 맹천재; 김장수; 김상호
Original assignee: 삼성디스플레이 주식회사
Priority date: 2010-11-15
Filing date: 2010-11-15
Publication date: 2017-03-14
Also published as: US20120120337A1; US9081235B2; KR20120052027A

Abstract

표시 패널은 제1 기판, 제2 기판 및 스페이서를 포함한다. 제1 베이스 기판 상에 형성된 화소 전극을 포함한다. 제2 기판은 제2 베이스 기판 상에 형성되고 화소 영역들에 대응하는 개구부를 갖는 블랙 매트릭스 패턴, 화소 영역들에 형성된 컬러필터, 일 방향으로 이격 배치된 컬러필터들을 연결하고 컬러필터의 폭보다 작은 폭을 갖는 더미 컬러필터, 컬러필터 및 더미 컬러필터가 형성된 제2 베이스 기판 상에 형성된 공통 전극을 포함한다. 스페이서는 제1 기판과 제2 기판 사이에 더미 컬러필터와 대응되게 형성된다. 이에 따라, 스페이서의 균일성을 확보할 수 있으므로 표시 패널의 제조 공정의 신뢰성을 향상시킬 수 있다.

Description

표시패널 및 이의 제조 방법{DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}

본 발명은 표시패널 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 액정표시장치에 이용되는 표시패널 및 이의 제조 방법에 관한 것이다.

일반적으로, 액정표시장치는 액정의 광투과율을 이용하여 영상을 표시하는 표시패널 및 상기 표시패널의 하부에 배치되어 상기 표시패널로 광을 제공하는 백라이트 어셈블리를 포함한다. 상기 표시패널은 화소전극들 및 상기 화소전극들과 전기적으로 연결된 박막 트랜지스터를 갖는 제1 기판, 공통전극 및 컬러필터들을 갖는 제2 기판 및 상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 포함한다.

이러한 상기 액정표시장치는 두께가 얇고 무게가 가벼우며 전력소모가 낮은 장점이 있어, 모니터, 노트북, 휴대폰뿐만 아니라 대형 텔레비전에도 사용된다.

그러나, 상기 액정표시장치는 액정의 반응속도가 느리기 때문에 동화상을 구현하기 어렵다는 단점이 있다. 상기 액정을 반응 속도를 줄이기 위한 방법 중의 하나의 액정의 셀 갭을 낮추는 방식이 개발되었다.

한편, 상기 제1 기판과 상기 제2 기판 사이에는 액정의 셀 갭(Cell Gap)을 일정하게 유지시키기 위하여 스페이서들이 형성된다. 그런데 상기와 같이 액정의 셀 갭을 낮추는 경우 상기 스페이서들의 높이도 줄어들게 된다. 상기 스페이서들의 높이가 줄어들게 되면 상기 스페이서들 형성을 위한 포토레지스터의 토출량이 줄어들게 되고, 이로 인해 스페이서들의 균일성을 확보하기 어려운 문제점이 발생하게 된다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 제조 공정의 신뢰성을 향상시킬 수 있는 표시 패널을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 패널의 제조 방법을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 제1 기판, 제2 기판 및 스페이서를 포함할 수 있다. 상기 제1 기판은 제1 베이스 기판, 상기 제1 베이스 기판 상에 형성된 화소 전극을 포함할 수 있다. 상기 제2 기판은 상기 제1 베이스 기판과 대향하는 제2 베이스 기판, 상기 제2 베이스 기판 상에 형성되고 화소 영역에 대응하는 개구부를 갖는 블랙 매트릭스 패턴, 상기 화소 영역에 형성된 컬러필터, 일 방향으로 이격 배치된 컬러필터들을 연결하고 상기 컬러필터의 폭보다 작은 폭을 갖는 더미 컬러필터, 상기 컬러필터 및 상기 더미 컬러필터가 형성된 상기 제2 베이스 기판 상에 형성된 공통 전극을 포함할 수 있다.

본 발명의 실시예에서, 상기 더미 컬러필터는 일 방향으로 이격 배열된 화소 영역들 사이의 상기 블랙 매트릭스 패턴 상에 형성되고, 상기 스페이서는 상기 공통 전극 상에 상기 더미 컬러필터와 중첩되게 형성될 수 있다.

본 발명의 실시예에서, 상기 더미 컬러필터는 상기 스페이서의 지름의 70％ 이하의 폭을 가질 수 있다.

본 발명의 실시예에서, 상기 더미 컬러필터의 두께는 상기 컬러필터의 두께와 실질적으로 동일할 수 있다.

본 발명의 실시예에서, 상기 블랙 매트릭스 패턴은 상기 더미 컬러필터와 대응하는 영역에 형성된 함몰부를 더 포함하고, 상기 스페이서는 상기 함몰부와 대응되는 위치에 형성될 수 있다.

본 발명의 실시예에서, 더미 컬러필터의 두께는 상기 컬러필터의 두께보다 얇게 형성될 수 있다.

상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 패널은 제1 기판, 제2 기판 및 스페이서를 포함할 수 있다. 상기 제1 기판은 제1 베이스 기판, 상기 제1 베이스 기판 상에 형성된 스위칭 소자, 상기 스위칭 소자가 형성된 상기 제1 베이스 기판 상에 형성되고 상기 스위칭 소자와 대응하는 영역에 제1 함몰부가 형성된 컬러필터, 상기 컬러필터가 형성된 상기 제1 베이스 기판 상에 형성되고 상기 스위칭 소자와 전기적으로 연결된 화소 전극을 포함할 수 있다. 상기 제2 기판은 상기 제1 베이스 기판과 대향하는 제2 베이스 기판 및 상기 제2 베이스 기판 상에 형성된 공통 전극을 포함할 수 있다. 상기 스페이서는 상기 제1 기판과 상기 제2 기판 사이에 상기 제1 함몰부와 대응되게 형성될 수 있다.

본 발명의 실시예에서, 상기 제1 기판은 상기 컬러필터가 형성된 상기 제1 베이스 기판 상에 형성되고 상기 제1 함몰부를 노출시키는 제1 홀이 형성된 패시베이션층을 더 포함하고, 상기 스페이서는 상기 제1 홀과 마주보는 상기 공통 전극 상에 형성될 수 있다.

본 발명의 실시예에서, 상기 제1 기판은 상기 스위칭 소자와 연결되고 제1 방향으로 연장된 게이트 라인 및 상기 스위칭 소자와 연결되고 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 라인을 더 포함 할 수 있다. 상기 컬러필터는 상기 데이터 라인과 대응하는 영역에 형성된 제2 함몰부를 더 포함하고, 상기 패시베이션층은 상기 제2 함몰부를 노출시키는 제2 홀을 더 포함할 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 제조 방법에서, 제1 베이스 기판에 화소 전극을 형성한다, 제2 베이스 기판 상에 형성된 화소 영역들에 대응하는 영역에 개구부가 형성된 블랙매트릭스 패턴을 형성한다. 상기 블랙 매트릭스 패턴이 형성된 상기 제2 베이스 기판 상에 상기 화소 영역에 배치되는 컬러필터 및 일 방향으로 이격 배치된 컬러필터들을 연결하고 상기 컬러필터의 폭보다 작은 폭을 갖는 더미 컬러필터를 형성한다. 상기 컬러필터 및 상기 더미 컬러필터가 형성된 상기 제2 베이스 기판 상에 상기 공통 전극을 형성한다. 상기 공통 전극이 형성된 상기 제2 베이스 기판 상에 상기 더미 컬러필터와 중첩되게 상기 스페이서를 형성한다. 상기 화소 전극과 상기 공통 전극이 마주하도록 상기 제1 및 제2 베이스 기판을 결합한다.

본 발명의 실시예에서, 상기 더미 컬러필터는 일 방향으로 이격 배열된 상기 화소 영역들 사이의 상기 블랙 매트릭스 패턴 상에 형성되고, 상기 스페이서의 지름의 70％ 이하의폭을 가질 수 있다.

본 발명의 실시예에서, 상기 컬러필터 및 상기 더미 컬러필터를 형성하는 단계는 상기 블랙 매트릭스 패턴이 형성된 상기 제2 베이스 기판 상에 컬러 포토레지스트층을 형성하는 단계, 상기 컬러 포토레지스트층을 상에 배치되고, 상기 컬러필터 및 상기 더미 컬러필터와 대응하는 영역에 차광부가 형성된 마스크 상에서 광을 조사하는 단계, 및 상기 컬러 포토레지스트층을 현상하는 단계를 포함할 수 있다.

본 발명의 실시예에서, 상기 블랙 매트릭스 패턴을 형성하는 단계는 상기 제2 베이스 기판 상에 블랙 매트릭스층을 형성하는 단계, 및 상기 블랙 매트릭스층을 패터닝하여 상기 화소 영역들에 대응하는 개구부 및 상기 더미 컬러필터와 대응하는 함몰부를 형성하는 단계를 포함하며, 상기 스페이서는 상기 함몰부와 대응하는 영역에 형성될 수 있다.

본 발명의 다른 실시예에서, 상기 컬러필터 및 상기 더미 컬러필터를 형성하는 단계는, 상기 블랙 매트릭스 패턴이 형성된 상기 제2 베이스 기판 상에 컬러 포토레지스트층을 형성하는 단계, 상기 컬러 포토레지스트층을 상에 배치되고, 상기 컬러필터와 대응하는 영역에 차광부가 형성되고, 상기 더미 컬러필터와 대응하는 영역에 반투과부가 형성된 마스크 상에서 광을 조사하는 단계 및 상기 컬러 포토레지스트층을 현상하는 단계를 포함할 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 표시 패널의 제조 방법에서, 제1 베이스 기판 상에 스위칭 소자를 형성한다. 상기 스위칭 소자가 형성된 상기 제1 베이스 기판 상에 상기 스위칭 소자와 대응하는 영역에 제1 함몰부가 형성된 컬러필터를 형성한다. 상기 컬러필터가 형성된 상기 제1 베이스 기판 상에 형성되고 상기 스위칭 소자와 전기적으로 연결된 화소 전극을 형성한다. 제2 베이스 기판 상에 공통 전극을 형성한다. 상기 공통 전극이 형성된 상기 제2 베이스 기판 상에 스페이서를 형성한다. 상기 스페이서가 상기 제1 함몰부와 대응되는 위치에 배치되도록 상기 제1 및 제2 베이스 기판들을 결합한다.

본 발명의 실시예에서, 상기 표시 패널을 제조하는 단계는 상기 컬러필터가 형성된 상기 제1 베이스 기판 상에 패시베이션층을 형성하는 단계, 상기 패시베이션층이 형성된 상기 제1 베이스 기판 상에 포토레지스트 패턴을 형성하는 단계 및 상기 포토레지스트 패턴을 식각 방지막으로 상기 패시베이션층을 제거하여 상기 컬러필터를 노출시키는 제1 홀을 형성하는 단계를 더 포함할 수 있다. 상기 제1 함몰부는 상기 포토레지스트 패턴 및 상기 패시베이션층을 식각 방지막으로 상기 제1홀에 의해 노출된 상기 컬러필터를 제거하여 형성될 수 있다.

본 발명의 목적을 실현하기 위한 또 다른 실시예에 따른 표시 패널은 제1 기판, 제2 기판 및 스페이서를 포함할 수 있다. 상기 제1 기판은 제1 베이스 기판, 상기 제1 베이스 기판 상에 형성된 제n(n은 자연수) 게이트 라인 및 제m(m은 자연수) 데이터 라인에 연결된 제1 스위칭 소자, 상기 제1 스위칭 소자와 전기적으로 연결된 제2 스위칭 소자 및 상기 제2 스위칭 소자 및 제n+1 게이트 라인에 전기적으로 연결된 제3 스위칭 소자, 상기 제1 내지 제3 스위칭 소자들이 형성된 상기 제1 베이스 기판 상에 형성되고 함몰부를 포함하는 컬러필터, 상기 컬러필터가 형성된 상기 제1 베이스 기판 상에 형성되며, 상기 함몰부와 연결된 홀을 포함하는 패시베이션층, 및 상기 제1 스위칭 소자와 전기적으로 연결된 제1 서브 전극 및 상기 제3 스위칭 소자와 전기적으로 연결된 제2 서브 전극을 포함하는 화소 전극을 포함할 수 있다. 상기 제2 기판은 상기 제1 베이스 기판과 대향하는 제2 베이스 기판 및 상기 제2 베이스 기판 상에 형성된 공통 전극을 포함할 수 있다. 상기 스페이서는 상기 제1 기판과 상기 제2 기판 사이에 상기 함몰부와 대응되게 형성될 수 있다.

본 발명의 실시예에서, 상기 제1 기판은 상기 제1 서브 전극과 일부 중첩되게 배치된 스토리지 라인 및 상기 스토리지 라인 및 상기 제3 스위칭 소자의 드레인 전극과 전기적으로 연결되고, 상기 제2 서브 전극에 인가되는 전압을 다운시키는 차지다운 커패시터를 더 포함할 수 있다.

본 발명의 실시예에서, 상기 함몰부는 상기 제1 및 제2 스위칭 소자와 대응되는 영역에 형성될 수 있다.

본 발명의 실시예에서, 상기 함몰부는 상기 제1 및 제2 스위칭 소자와 대응되는 영역에 형성된 제1 함몰부, 상기 제n 게이트 라인과 대응되는 영역에 형성된 제2 함몰부, 및 상기 차지다운 커패시터와 대응되는 영역에 형성된 제3 함몰부를 포함하고, 상기 스페이서는 상기 제1 함몰부 또는 상기 제2 함몰부와 대응되는 영역에 형성될 수 있다.

본 발명의 실시예에서, 상기 함몰부는 상기 제n 게이트 라인과 대응되는 영역에 형성되는 것을 특징으로 하는 표시 패널.

이러한 표시 패널 및 이의 제조 방법에 의하면, 스페이서를 더미 컬러필터 상에 형성함으로써, 상기 스페이서 형성을 위한 포토레지스트 양을 증가시킬 수 있어 상기 스페이서의 균일성을 확보할 수 있다.

또한, 스위칭 소자가 형성되는 영역 상에 함몰부를 형성하고 상기 스페이서를 상기 함몰부 상에 배치시킴으로써, 상기 스페이서의 높이를 확보할 수 있어 셀 갭의 변화로 인한 얼룩 발생을 방지할 수 있다.

도 1은 본 발명의 실시예 1에 따른 표시 패널의 평면도이다.
도 2는 도 1의 I-I라인을 따라 절단한 표시 패널의 단면도이다.
도 3은 본 발명의 실시예 1에 따른 제2 기판을 설명하기 위해 도시한 평면도이다.
도 4는 도 3의 II-II라인을 따라 절단한 제2 기판의 단면도이다.
도 5a 내지 5c는 도 4에 도시된 제2 기판의의 제조 방법을 설명하기 위한 평면도들이고, 도 6a 내지 도 6d는 도 4에 도시된 제2 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 실시예 2에 따른 제2 기판의 단면도이다.
도 8a 내지 도 8d는 도 7에 도시된 제2 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 9는 본 발명의 실시예 3에 따른 표시 패널의 평면도이다.
도 10은 도 9의 III-III라인을 따라 절단한 표시 패널의 단면도이다.
도 11a 내지 도 11d는 도 10에 도시된 제1 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 12는 본 발명의 실시예 4에 따른 표시 패널의 평면도이다.
도 13은 도 12의 IV-IV라인을 따라 절단한 표시 패널의 단면도이다.
도 14는 본 발명의 실시예 5에 따른 표시 패널의 평면도이다.
도 15는 도 14의 V-V라인을 따라 절단한 표시 패널의 단면도이다.

이하, 도면들을 참조하여 본 발명의 표시 장치의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.

실시예 1

도 1은 본 발명의 실시예 1에 따른 표시 패널의 평면도이다. 도 2는 도 1의 I-I라인을 따라 절단한 표시 패널의 단면도이다.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 표시 패널(400)은 제1 기판(100), 제2 기판(200), 및 상기 제1 및 제2 기판들(100, 200) 사이에 개재된 액정층(300)을 포함할 수 있다.

상기 제1 기판(100)은 제1 베이스 기판(101), 게이트 라인(GL), 데이터 라인(DL), 게이트 절연층(110), 스위칭 소자(TFT), 패시베이션층(130), 유기층(140) 및 화소 전극(150)을 포함할 수 있다.

상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.

상기 게이트 절연층(110)은 상기 게이트 라인(GL) 및 상기 스위칭 소자(TFT)의 게이트 전극(GE)을 커버하도록 형성된다.

상기 스위칭 소자(TFT)는 상기 게이트 라인(GL)과 상기 데이터 라인(DL)이 교차하는 영역에 인접하게 배치될 수 있다. 상기 스위칭 소자(TFT)는 게이트 전극(GE), 반도체 패턴(120), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 상기 게이트 전극(GE)은 상기 게이트 라인(GL)과 전기적으로 연결된다. 상기 반도체 패턴(120)은 상기 게이트 절연층(110)을 사이에 두고 상기 게이트 전극(GE)과 중첩된다. 상기 반도체 패턴(120)은 액티브층(120a) 및 오믹 콘택층(120b)을 포함할 수 있다. 상기 액티브층(120a)은 비정질 실리콘(a-Si), 결정질 실리콘, 및 산화물 반도체 중 적어도 하나를 포함할 수 있다. 상기 오믹 콘택층(120b)은 n형 불순물이 고농도로 도핑된 비정질 실리콘(n+ a-Si)을 포함할 수 있다. 상기 소스 및 드레인 전극들(SE, DE)은 상기 제1 반도체 패턴(120) 위에 서로 이격되어 배치된다.

상기 패시베이션층(130)은 상기 소스 및 드레인 전극들(SE, DE)이 형성된 상기 제1 베이스 기판(101) 상에 형성된다.

상기 유기층(140)은 상기 패시베이션층(130)이 형성된 상기 제1 베이스 기판(101) 상에 형성된다. 상기 유기층(140)은 상기 제1 기판(100)을 평탄화시키는 역할을 한다. 상기 유기층(140)은 생략될 수 있다. 상기 패시베이션층(130) 및 상기 유기층(140)은 상기 드레인 전극(DE)을 노출시키는 콘택홀(CNT)을 포함한다.

상기 화소 전극(150)은 상기 유기층(140)이 형성된 상기 제1 베이스 기판(101) 위에 형성된다. 상기 화소 전극(150)은 상기 유기층(140) 및 상기 패시베이션층(130)을 관통하는 상기 콘택홀(CNT)을 통해 상기 스위칭 소자(TFT)의 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(150)은 투명한 도전성 물질로 형성될 수 있다. 예를 들면, 상기 화소 전극(150)은 인듐 틴 옥사이드(Indium Tin Oxide, ITO), 인듐 징크 옥사이드(Indium Zinc Oxide, IZO)로 이루어질 수 있다.

상기 제2 기판(200)은 제2 베이스 기판(201), 블랙 매트릭스 패턴(210), 컬러필터(220), 더미 컬러필터(222), 공통 전극(230) 및 스페이서(240)를 포함할 수 있다.

상기 블랙 매트릭스 패턴(210)은 상기 제2 베이스 기판(201)에 정의된 화소영역들(R, G, B)에 대응하여 형성된 개구부(212)를 포함한다.

상기 컬러필터(220)는 상기 블랙 매트릭스 패턴(210)에 형성된 상기 개구부(212)를 커버하도록 형성된다. 상기 컬러필터(220)는 제1 컬러필터(220a), 제2 컬러필터(220b) 및 제3 컬러필터(220c)를 포함할 수 있다. 상기 제1 컬러필터(220a)는 그린을 나타내고, 상기 제2 컬러필터(220b)는 적색을 나타내며, 상기 제3 컬러필터(220c)는 청색을 나타낼 수 있다. 한편, 도면에 도시하지 않았지만, 상기 컬러필터(220)는 4색 이상으로 구성될 수 있다.

상기 더미 컬러필터(222)는 동일 수직선상에 이격 배열된 화소 영역들 사이의 상기 블랙 매트릭스 패턴(210) 상에 형성된다. 상기 더미 컬러필터(222)는 인접한 컬러필터들(220)을 연결한다. 상기 더미 컬러필터(222)는 상기 컬러필터(220)의 폭보다 작은 폭을 갖도록 형성된다.

상기 공통 전극(230)은 상기 컬러필터(220) 및 상기 더미 컬러필터(222)가 형성된 상기 제2 베이스 기판(201) 상에 형성된다. 상기 공통 전극(230)은 상기 제2 기판(200)의 전면에 형성된다.

상기 스페이서(240)는 상기 공통 전극(230) 상에 형성된다. 상기 스페이서(240)는 상기 더미 컬러필터(222)와 대응되는 위치에 형성된다. 상기 스페이서(240)는 상기 더미 컬러필터(222)와 중첩되게 형성된다. 상기 제1 및 제2 기판들(100, 200)이 결합되었을 때, 상기 스페이서(240)는 상기 제1 기판(100)과 접촉될 수 있다. 상기 스페이서(240)는 상기 제1 및 제2 기판들(100, 200) 사이의 간격인 상기 표시 패널(400)의 셀 갭(cell gap)을 일정하게 유지시키는 역할을 할 수 있다. 상기 표시 패널(400)의 셀 갭은 예를 들어, 약 3.0㎛ 내지 3.6㎛일 수 있다. 상기 스페이서(240)는 제1 높이(h)를 가질 수 있다. 예를 들면, 상기 제1 및 제2 기판들(100, 200) 사이의 셀 갭이 약 3.6㎛인 경우 상기 제1 높이(h)는 약 2.8㎛ ~ 3.0㎛일 수 있고, 상기 제1 및 제2 기판들(100, 200) 사이의 셀 갭이 약 3.0㎛인 경우 상기 제1 높이(h)는 약 2.4㎛ ~ 2.6㎛일 수 있다. 상기 스페이서(240)의 높이는 상기 제1 기판(100)에서 상기 스페이서(240)와 대응하는 부분의 두께에 따라 달라질 수 있다. 한편, 상기 스페이서(240)는 상기 제1 기판(100)과 일정 거리 이격되어 배치될 수 있다. 이 경우 상기 스페이서(240)는 액정 주입 공정의 마진을 확보하거나, 외부에서 가해지는 압력에 대한 내성을 확보하는 역할을 할 수 있다.

도 3은 본 발명의 실시예 1에 따른 제2 기판을 설명하기 위해 도시한 평면도이다. 도 4는 도 3의 II-II라인을 따라 절단한 제2 기판의 단면도이다.

도 3 및 도 4를 참조하면, 상기 컬러필터(220)는 제1 컬러필터(220a), 제2 컬러필터(220b) 및 제3 컬러필터(220c)를 포함할 수 있다. 상기 제1 내지 제3 컬러필터들(220a, 220b, 220c)은 각각 제2 방향(D2)으로 일렬로 배열될 수 있다.

상기 더미 컬러필터(222)는 제1 더미 컬러필터(222a), 제2 더미 컬러필터(222b) 및 제3 더미 컬러필터(222c)를 포함할 수 있다. 상기 제1 더미 컬러필터들(222a)은 상기 제2 방향(D2)으로 이격되어 배치된 상기 제1 컬러필터들(220a) 사이에 형성되고, 상기 제1 컬러필터들(220a)과 연결된다. 상기 제2 더미 컬러필터들(222b)은 상기 제2 방향(D2)으로 이격되어 배치된 상기 제2 컬러필터들(220b) 사이에 형성되고, 상기 제1 컬러필터들(220a)과 연결된다. 상기 제3 더미 컬러필터(222c)는 상기 제2 방향(D2)으로 이격되어 배치된 상기 제3 컬러필터들(220c) 사이에 형성되고, 상기 제3 컬러필터들(220c)과 연결된다. 상기 제1 더미 컬러필터들(222a)은 상기 제1 컬러필터(220a)와 동일한 컬러를 갖고, 상기 제2 더미 컬러필터들(222b)은 상기 제2 컬러필터(220b)와 동일한 컬러를 가지며, 상기 제3 더미 컬러필터들(222c)은 상기 제3 컬러필터(220c)와 동일한 컬러를 갖는다.

상기 제1 내지 제3 더미 컬러필터들(222a, 222b, 222c)의 두께(T2)는 상기 제1 내지 제3 컬러필터들(220a, 220b, 220c)의 두께(T1)와 실질적으로 동일할 수 있다. 이와 달리, 상기 제1 내지 제3 더미 컬러필터들(222a, 222b, 222c)의 두께(T2)는 상기 제1 내지 제3 컬러필터들(220a, 220b, 220c)의 두께(T1)보다 얇게 형성될 수 있다.

상기 제1 내지 제3 컬러필터들(220a, 220b, 220c)은 제1 폭(W1)을 갖도록 형성되고, 상기 제1 내지 제3 더미 컬러필터들(222a, 222b, 222c)은 상기 제1 폭(W1)보다 작은 제2 폭(W2)을 갖도록 형성될 수 있다. 상기 제2 폭(W2)은 상기 스페이서(240)의 지름에 의해 결정될 수 있다. 상기 제2 폭(W2)은 상기 스페이서(240)의 지름의 70％ 이하의 폭을 갖도록 형성될 수 있다. 바람직하게는, 상기 제2 폭(W2)은 상기 스페이서(240)의 지름의 50％ 이하의 폭을 갖도록 형성될 수 있다. 또한, 상기 제2 폭(W2)은 컬러필터를 형성하는 물질의 특성, 노광조건 및 현상 조건 등에 의해 결정될 수 있다.

이하, 도 2, 도 5a 내지 도 5c, 도 6a 내지 도 6d를 참조하여 도 2에 도시된 표시 패널(400)의 제조 방법에 대해 설명하기로 한다.

먼저, 도 2를 참조하여 상기 제1 기판(100)의 제조 방법을 간략히 설명하면 다음과 같다.

도 2를 참조하면, 상기 제1 베이스 기판(101) 상에 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)을 포함하는 게이트 금속패턴을 형성한다. 상기 게이트 금속패턴은 상기 제1 베이스 기판(101) 상에 게이트 금속층(미도시)을 형성한 후 상기 게이트 금속층을 패터닝하여 형성할 수 있다.

이어서, 상기 게이트 금속 패턴을 포함하는 상기 제1 베이스 기판(101) 상에 상기 게이트 절연층(210)을 형성한다. 상기 게이트 절연층(110)이 형성된 상기 제2 베이스 기판(201) 위에 상기 반도체 패턴(120)을 형성한다. 상기 제1 반도체 패턴(120)은 상기 제2 베이스 기판(201) 상에 액티브층 및 오믹 콘택층을 형성한 후 상기 액티브층 및 상기 오믹 콘택층을 패터닝하여 형성할 수 있다. 상기 반도체 패턴(120)은 상기 게이트 전극(GE)과 중첩되게 형성된다.

이어서, 상기 반도체 패턴(120)을 포함하는 상기 제1 베이스 기판(101) 상에 상기 소스 및 드레인 전극들(SE, DE)을 포함하는 소스 금속패턴을 형성한다. 상기 소스 금속패턴은 상기 제1 반도체 패턴(120)이 형성된 상기 제1 베이스 기판(101) 상에 소스 금속층을 형성한 후, 상기 소스 금속층을 패터닝하여 형성할 수 있다.

상기 소스 금속패턴을 포함하는 상기 제1 베이스 기판(101) 상에 상기 패시베이션층(130) 및 상기 유기층(140)을 순차적으로 형성한다. 이어서, 상기 드레인 전극(DE) 상의 상기 유기층(140) 및 상기 패시베이션층(130)을 제거하여 상기 콘택홀(CNT)을 형성한다.

상기 유기층(140)을 포함하는 상기 제1 베이스 기판(101) 상에 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결되는 상기 화소 전극(150)을 형성한다.

이하, 도 5a 내지 도 5c를 참조하여 본 실시예에 따른 제2 기판의 제조 방법을 설명하기로 한다.

도 5a 내지 5c는 도 4에 도시된 제2 기판의의 제조 방법을 설명하기 위한 평면도들이고, 도 6a 내지 도 6d는 도 4에 도시된 제2 기판의 제조 방법을 설명하기 위한 단면도들이다.

도 4, 도 5a 및 도 6a를 참조하면, 상기 제2 베이스 기판(201) 위에 상기 블랙 매트릭스 패턴(210)을 형성한다. 상기 블랙 매트릭스 패턴(210)은 상기 제2 베이스 기판(201) 상에 블랙 매트릭스층을 형성하고 상기 블랙 매트릭스층을 패터닝하여 형성할 수 있다. 상기 블랙 매트릭스층은 크롬(Cr), 크롬산화막(CrOx)과 같은 금속물질로 형성하거나, 카본 블랙 수지와 같은 감광성의 유기막을 이용하여 형성할 수 있다.

도 5b 및 도 6b를 참조하면, 상기 블랙 매트릭스 패턴(210)이 형성된 상기 제2 베이스 기판(201) 상에 상기 제1 컬러필터(220a) 및 제1 더미 컬러필터(222a)을 형성한다. 상기 제1 컬러필터(220a) 및 상기 제1 더미 컬러필터(222a)은 상기 제2 베이스 기판(201)의 전면에 제1 컬러 포토레지스트층(미도시)을 형성하고, 상기 제1 컬러 포토레지스트층 상에 배치된 제1 마스크(MASK1)를 이용하여 상기 제1 컬러 포토레지스트층을 노광, 현상하여 형성할 수 있다. 상기 제1 마스크(MASK1)는 광을 투과시키는 투광부(TA) 및 광을 차단시키는 차광부(BA)를 포함한다. 상기 제1 더미 컬러필터(222a)가 형성되는 영역에 대응하는 상기 투광부(TA)의 폭(w2)은 상기 제1 컬러필터(220a)가 형성되는 영역에 대응하는 상기 투광부(TA)의 폭(w1) 보다 작다. 상기 제1 마스크(MASK1)를 이용하여 상기 제1 컬러 포토레지스트층을 노광 및 현상하면, 상기 차광부(BA)에 대응하는 영역의 상기 제1 컬러 포토레지스트층은 현상액에 의해 제거되고, 상기 투광부(TA)에 대응하는 영역의 상기 제1 컬러 포토레지스트층은 상기 현상액에 의해 제거되지 않고 상기 제2 베이스 기판(201) 상에 잔류하게 된다. 이에 따라 상기 제1 컬러필터(220a) 및 상기 제1 더미 컬러필터(222a)가 형성된다.

상기 제1 더미 컬러필터(222a)의 두께(T2)는 상기 제1 컬러필터(220a)의 두께(T1)와 실질적으로 동일할 수 있다. 이와 달리, 상기 제1 더미 컬러필터(222a)의 두께(T2)는 상기 제1 컬러필터(T1)의 두께보다 얇게 형성될 수 있다. 이 경우 상기 제1 마스크(MASK1)는 반투과부(미도시)를 포함하여야 하며, 상기 반투과부는 상기 제1 더미 컬러필터(222a)과 대응하는 위치에 배치되어야 한다.

도 5c 및 도 6c를 참조하면, 상기 제1 컬러필터(220a) 및 상기 제1 더미 컬러필터(222a)가 형성된 상기 제2 베이스 기판(201) 상에 상기 제2 컬러필터(220b) 및 상기 제2 더미 컬러필터(222b)를 형성한다. 상기 제2 컬러필터(220b) 및 상기 제2 더미 컬러필터(222b)는 상기 제2 베이스 기판(201)의 전면에 제2 컬러 포토레지스트층(미도시)을 형성하고, 상기 제2 컬러 포토레지스트층 상에 배치된 제2 마스크(MASK2)를 이용하여 상기 제2 컬러 포토레지스트층을 노광, 현상하여 형성할 수 있다. 상기 제2 마스크(MASK2)는 투광부(TA) 및 차광부(BA)를 포함한다. 상기 제2 마스크(MASK2)를 이용하여 상기 제2 컬러 포토레지스트층을 노광 및 현상하면, 상기 차광부(BA)에 대응하는 영역의 상기 제2 컬러 포토레지스트층은 현상액에 의해 제거되고, 상기 투광부(TA)에 대응하는 영역의 상기 제2 컬러 포토레지스트층은 상기 현상액에 의해 제거되지 않고 상기 제2 베이스 기판(201) 상에 잔류하게 된다. 이에 따라 상기 제2 컬러필터(220b) 및 상기 제2 더미 컬러필터(222b)가 형성된다.

도 5c 및 도 6d를 참조하면, 상기 제1 컬러필터(220a), 상기 제1 더미 컬러필터(222a), 상기 제2 컬러필터(220b) 및 상기 제2 더미 컬러필터(222b)가 형성된 상기 제2 베이스 기판(201) 제3 컬러필터(220c) 및 제3 더미 컬러필터(222c)를 형성한다. 상기 제3 컬러필터(220c) 및 상기 제3 더미 컬러필터(222c)는 상기 제2 베이스 기판(201)의 전면에 제3 컬러 포토레지스트층(미도시)을 형성하고, 상기 제3 컬러 포토레지스트층 상에 배치된 제3 마스크(MASK3)를 이용하여 상기 제3 컬러 포토레지스트층을 노광, 현상하여 형성할 수 있다. 상기 제3 마스크(MASK1)는 투광부(TA) 및 차광부(BA)를 포함한다. 상기 투광부(TA)는 상기 제3 컬러필터(220c) 및 상기 제3 더미 컬러필터(222c)가 형성되 영역에 배치될 수 있다.

이어서, 상기 제1 내지 제3 컬러필터들(220a, 220b, 220c) 및 상기 제1 내지 제3 더미 컬러필터들(222a, 222b, 222c)이 형성된 상기 제2 베이스 기판(201) 상에 상기 공통 전극(230)을 형성한다. 상기 공통 전극(230)은 상기 제2 베이스 기판(201) 전면에 형성된다. 상기 공통 전극(230)이 형성된 상기 제2 베이스 기판(201) 상에 상기 스페이서(240)를 형성한다. 상기 스페이서(240)는 상기 공통 전극(230)이 형성된 상기 제2 베이스 기판(201)에 포토레지스트층(미도시)을 형성하고, 상기 포토레지스트층을 현상, 노광하여 형성할 수 있다. 상기 포토레지스트층은 코팅장치(미도시)의 노즐을 이용하여 상기 제2 베이스 기판(201) 전면에 포토레지스트를 코팅함으로써 형성할 수 있다.

도 4에 도시된 바와 같이, 상기 스페이서(240)는 상기 제1 더미 컬러필터(222a) 및 상기 제3 더미 컬러필터(222c)와 대응되는 위치에 형성될 수 있다. 도면에 도시하지 않았지만, 상기 스페이서(240)는 상기 제2 더미 컬러필터(222b)와 대응되는 위치에 형성될 수도 있다. 이에 따라, 본 발명에 따른 상기 제2 기판(200)이 제조된다.

상기 제1 기판(100)과 상기 제2 기판(200)을 결합시킨다. 도 2에 도시된 바와 같이, 상기 제1 및 제2 기판들(100, 200) 사이에는 상기 액정층(300)이 개재된다. 상기 액정층(300)은 상기 제1 기판(100) 상에 액정을 적하시킨 후, 상기 제2 기판(200)을 상기 제1 기판(100)과 결합하여 형성할 수 있다. 이와 달리, 상기 액정층(300)은 상기 제1 및 제2 기판들(100, 200)을 결합시킨 후에 상기 액정을 상기 제1 및 제2 기판들(100, 200) 사이에 주입하여 형성할 수 있다.

본 실시예에 따르면, 상기 스페이서(240)를 상기 더미 컬러필터(222) 상에 형성함으로써, 상기 스페이서(240) 형성을 위한 포토레지스트의 양을 증가시킬 수 있다. 이에 따라 코팅장치(미도시)의 노즐(Nozzle)에서 토출되는 상기 포토레지스트의 양이 적어 상기 제2 베이스 기판(201) 상에 상기 포토레지스트가 코팅되지 않아 코팅 불량이 발생하는 것을 방지할 수 있으므로, 상기 스페이서(240)의 균일성을 확보할 수 있다.

실시예 2

본 실시예에 따른 표시 패널(500)은 제2 기판(202)을 제외하고는, 실시예 1에 따른 표시 패널(400)과 실질적으로 동일하므로, 상기 제2 기판(202)을 제외한 나머지 구성에 대해서는 도 2를 참조한다. 상기 제2 기판(202)의 평면도는 도 3을 참조하여 설명한 실시예 1에 따른 제2 기판(200)의 평면도와 실질적으로 동일하므로, 중복되는 상세한 설명은 생략한다. 또한, 상기 제2 기판(202)은 블랙 매트릭스 패턴(210a) 및 제1 더미 컬러필터(223a), 제2 더미 컬러필터(223b) 및 제3 더미 컬러필터(223c)를 제외하고는 도 4를 참조하여 설명한 실시예 1에 따른 제2 기판(200)과 실질적으로 동일하므로, 동일한 구성요소에는 동일한 참조 부호를 부여하고, 중복되는 설명은 생략한다.

도 7은 본 발명의 실시예 2에 따른 제2 기판의 단면도이다.

도 3 및 도 7을 참조하면, 상기 제2 기판(202)은 제2 베이스 기판(201), 상기 블랙 매트릭스 패턴(210a), 제1 컬러필터(220a), 제2 컬러필터(220b), 제3 컬러필터(220c), 상기 제1 내지 제3 더미 컬러필터들(223a, 223b, 223c), 공통 전극(230) 및 스페이서(240)를 포함할 수 있다.

상기 블랙 매트릭스 패턴(210a)은 소정 깊이 함몰된 함몰부(214)를 포함한다. 상기 함몰부(214)는 제1 함몰부(214a), 제2 함몰부(214b) 및 제3 함몰부(214c)를 포함한다. 상기 제1 함몰부(214a)는 상기 제1 더미 컬러필터(223a)와 대응되는 영역에 형성되고, 상기 제2 함몰부(214b)는 상기 제2 더미 컬러필터(223b)와 대응되는 영역에 형성되며, 상기 제3 함몰부(214c)는 상기 제3 더미 컬러필터(223c)와 대응되는 영역에 형성될 수 있다.

상기 제1 더미 컬러필터(223a)의 두께(T2)는 상기 제1 컬러필터(220a)의 두께(T1)보다 얇게 형성될 수 있다. 도면에 도시하지 않았지만, 상기 제2 및 제3 더미 필터들(223b, 223c)의 두께도 제2 및 제3 컬러필터들의 두께보다 얇게 형성될 수 있다. 이와 달리, 상기 제1 더미 컬러필터(223a)의 두께(T2)는 상기 제1 컬러필터(220a)의 두께(T1)와 실질적으로 동일하게 형성될 수 있다.

본 실시예에 따른 표시 패널의 제조 방법은, 제2 기판의 제조 방법을 제외하고는, 제1 기판의 제조 방법은 도 2를 참조하여 설명한 실시예 1에 따른 제1 기판의 제조 방법과 실질적으로 동일하므로, 이에 대한 설명은 생략하기로 한다.

도 8a 내지 도 8d는 도 7에 도시된 제2 기판의 제조 방법을 설명하기 위한 단면도들이다.

도 7 및 도 8a를 참조하면, 상기 제2 베이스 기판(201) 상에 블랙 매트릭스 패턴(210a)을 형성한다. 상기 블랙 매트릭스 패턴(210a)은 상기 제2 베이스 기판(201) 상에 블랙 매트릭스층(미도시)을 형성하고, 상기 블랙 매트릭스층 상에 배치된 제1 마스크(MASK1)를 이용하여 상기 블랙 매트릭스층을 노광, 현상하여 형성할 수 있다. 상기 제1 마스크(MASK1)는 투광부(TA), 차광부(BA) 및 반투과부(HTA)를 포함한다. 상기 차광부(BA)는 개구부(212)에 대응되는 영역에 배치되고, 상기 반투과부(HTA)는 상기 제1 내지 제3 함몰부들(214a, 214b, 214c)에 대응하는 위치에 배치된다. 상기 제1 마스크(MASK1)의 상부에서 광을 조사한 후, 현상액을 이용하여 현상하면 상기 개구부(212) 및 상기 제1 내지 제3 함몰부들(214a, 214b, 214c)을 포함하는 상기 블랙 매트릭스 패턴(210a)을 형성할 수 있다. 예를 들면, 상기 차광부(BA)와 대응하는 영역의 상기 블랙 매트릭스층은 상기 현상액에 의해 제거되고, 상기 투광부(TA) 및 상기 반투과부(HTA)에 대응되는 영역의 상기 블랙 매트릭스층은 상기 제2 베이스 기판(201) 상에 잔류할 수 있다. 상기 차광부(BA)에 대응하는 상기 블랙 매트릭스층은 상기 현상액에 의해 제거되어 상기 개구부(212)를 형성한다. 상기 반투과부(HTA)에 대응하는 상기 블랙 매트릭스층은 상기 현상액에 의해 일부만 제거되어 상기 제1 내지 제3 함몰부들(214a, 214b, 214c)을 형성한다. 상기 반투과부(HTA)를 투과하는 광의 양을 조절하여 상기 제1 내지 제3 함몰부(214)들의 함몰 깊이를 조절할 수 있다.

한편, 도면에 도시하지 않았지만, 상기 블랙 매트릭스 패턴(210a)은 크롬(Cr), 크롬산화막(CrOx)과 같은 금속물질을 이용하여 형성할 수 있다. 예를 들면, 상기 제2 베이스 기판(201) 상에 금속층을 형성한 후, 상기 금속층을 패터닝하여 상기 블랙 매트릭스 패턴(210a)을 형성할 수 있다.

도 7 및 도 8b를 참조하면, 상기 블랙 매트릭스 패턴(210a)이 형성된 상기 제2 베이스 기판(201) 상에 상기 제1 컬러필터(220a) 및 상기 제1 더미 컬러필터(223a)를 형성한다. 상기 제1 컬러필터(220a) 및 상기 제1 더미 컬러필터(223a)는 상기 제2 베이스 기판(201)의 전면에 제1 컬러 포토레지스트층(미도시)을 형성하고, 상기 제1 컬러 포토레지스트층 상에 배치된 제2 마스크(MASK2)를 이용하여 상기 제1 컬러 포토레지스트층을 노광, 현상하여 형성할 수 있다. 상기 제2 마스크(MASK1)는 투광부(TA), 차광부(BA) 및 반투과부(HTA)를 포함할 수 있다. 상기 투광부(TA)는 상기 개구부(212)와 대응되는 영역에 배치되고, 상기 반투과부(HTA)는 상기 제1 함몰부(214a)와 대응되는 영역에 배치된다. 예를 들면, 상기 차광부(BA)와 대응하는 영역의 상기 제1 컬러 포토레지스트층은 현상액에 의해 제거된다. 이에 따라 상기 블랙 매트릭스 패턴(210a)이 노출된다. 상기 투광부(TA)에 대응하는 영역의 상기 제1 컬러 포토레지스트층은 상기 현상액에 의해 제거되지 않고 상기 제2 베이스 기판(201) 상에 잔류한다. 이에 따라 상기 제2 베이스 기판(201) 상에는 상기 제1 컬러필터(220a)가 형성된다. 상기 반투과부(HTA)에 대응하는 영역의 상기 제1 컬러 포토레지스트층은 상기 현상액에 의해 일부만 제거되고, 나머지는 상기 제2 베이스 기판(201) 상에 잔류한다. 이에 따라, 상기 제1 더미 컬러필터(223a)가 형성된다. 상기 제1 더미 컬러필터(223a)의 두께(T2)는 상기 제1 컬러필터(220a)의 두께(T1)보다 얇게 형성된다.

도 7 및 도 8c를 참조하면, 상기 제1 컬러필터(220a) 및 상기 제1 더미 컬러필터(223a)가 형성된 상기 제2 기판(202) 상에 상기 제2 더미 컬러필터(223b)를 형성한다. 상기 제2 더미 컬러필터(223b)는 상기 제2 베이스 기판(201)의 전면에 제2 컬러 포토레지스트층(미도시)을 형성하고, 상기 제2 컬러 포토레지스트층 상에 배치된 제3 마스크(MASK3)를 이용하여 상기 제2 컬러 포토레지스트층을 노광, 현상하여 형성할 수 있다. 상기 제3 마스크(MASK3)는 차광부(BA) 및 반투과부(HTA)를 포함할 수 있다. 상기 반투과부(HTA)는 상기 제2 함몰부(214c)와 대응되는 영역에 배치된다. 상기 반투과부(HTA)에 대응하는 영역의 상기 제2 컬러 포토레지스트층은 상기 현상액에 의해 일부만 제거되고, 나머지는 상기 제2 베이스 기판(201) 상에 잔류한다. 이에 따라 상기 제2 더미 컬러필터(223b)가 형성된다. 상기 제3 더미 컬러필터(223b)의 두께(T3)는 상기 제2 더미 컬러필터(223b)의 두께(T2)와 실질적으로 동일할 수 있다.

한편, 도면에 도시하지 않았지만, 상기 제3 마스크(MASK3)는 투광부(미도시)를 더 포함할 수 있다. 상기 투광부는 제2 컬러필터(미도시)가 형성되는 영역에 대응하여 배치된다. 상기 투광부에 대응하는 영역의 상기 제2 컬러 포토레지스트층은 상기 현상액에 의해 제거되지 않고 상기 제2 베이스 기판(201) 상에 잔류한다. 이에 따라 상기 제2 컬러필터가 형성된다.

도 7 및 도 8d를 참조하면, 상기 제1 컬러필터(220a), 상기 제1 더미 컬러필터(223a) 및 상기 제2 더미 컬러필터(223b)가 형성된 상기 제2 기판(202) 상에 상기 제3 더미 컬러필터(223c)를 형성한다. 상기 제3 더미 컬러필터(223c)는 상기 제2 베이스 기판(201)의 전면에 제3 컬러 포토레지스트층(미도시)을 형성하고, 상기 제3 컬러 포토레지스트층 상에 배치된 제4 마스크(MASK5)를 이용하여 상기 제3 컬러 포토레지스트층을 노광, 현상하여 형성할 수 있다. 상기 제4 마스크(MASK4)는 차광부(BA) 및 반투과부(HTA)를 포함할 수 있다. 상기 반투과부(HTA)는 상기 제3 함몰부(214)와 대응되는 영역에 배치된다. 상기 반투과부(HTA)에 대응하는 영역의 상기 제3 컬러포토레지스트층은 상기 현상액에 의해 일부만 제거되고, 나머지는 상기 제2 베이스 기판(201) 상에 잔류한다. 이에 따라 상기 제3 더미 컬러필터(223c)가 형성된다. 상기 제3 더미 컬러필터(223c)의 두께(T4)는 상기 제1 및 제2 더미 컬러필터(223a, 223b)의 두께(T2, T3)와 실질적으로 동일할 수 있다. 이와 달리, 상기 제1 내지 제3 더미 필터들(223a, 223b. 223c)의 두께(T1, T2, T3)는 서로 상이할 수 있다.

한편, 도면에 도시하지 않았지만, 상기 제3 마스크(MASK3)는 투광부(미도시)를 더 포함할 수 있다. 상기 투광부는 제3 컬러필터(미도시)가 형성되는 영역에 대응하여 배치된다. 상기 투광부에 대응하는 영역의 상기 제3 컬러 포토레지스트층은 상기 현상액에 의해 제거되지 않고 상기 제2 베이스 기판(201) 상에 잔류한다. 이에 따라 상기 제3 컬러필터가 형성된다.

이어서, 상기 제1 컬러필터(220a) 및 상기 제2 및 제3 더미 컬러필터들(223b, 223c)이 형성된 상기 제2 베이스 기판(201) 상에 상기 공통 전극(230)을 형성한다. 상기 공통 전극(230)은 상기 제2 베이스 기판(201) 전면에 형성된다. 상기 공통 전극(230)이 형성된 상기 제2 베이스 기판(201) 상에 상기 스페이서(240)를 형성한다. 상기 스페이서(240)는 상기 공통 전극(230)이 형성된 상기 제2 베이스 기판(201) 상에 포토레지스트층(미도시)을 형성하고, 상기 포토레지스트층을 현상, 노광하여 형성할 수 있다. 도 7에 도시된 바와 같이, 상기 스페이서(240)는 상기 제1 및 제3 더미 컬러필터들(223a, 223c) 상에 형성될 수 있다.

본 실시예에 따르면, 상기 블랙 매트릭스 패턴(210a)에 상기 제1 내지 제3 함몰부들(214a, 214b, 214c)이 형성되지 않는 실시예 1의 구조 대비, 상기 스페이서(240) 형성을 위한 포토레지스트의 양의 더 증가시킬 수 있다. 예를 들면, 실시예 1의 구조와 비교할 때, 포토레지스트의 양을 상기 제1 내지 제3 함몰부들(214a, 214b, 214c)의 함몰 깊이 및 상기 제1 내지 제3 더미 컬러필터들(223a, 223b, 223c)의 두께와 상기 제1 내지 제3 컬러 필터들의 두께 차이에 해당하는 만큼 더 증가시킬 수 있다.

실시예 3

도 9는 본 발명의 실시예 3에 따른 표시 패널의 평면도이다.

도 10은 도 9의 III-III라인을 따라 절단한 표시 패널의 단면도이다.

도 9 및 도 10을 참조하면, 본 발명의 실시예에 따른 표시 패널(500)은 제1 기판(100a), 제2 기판(200a), 및 상기 제1 및 제2 기판들(100a, 200a) 사이에 개재된 액정층(300)을 포함할 수 있다.

상기 제1 기판(100a)은 제1 베이스 기판(101), 게이트 라인(GL), 데이터 라인(DL), 게이트 절연층(110), 스위칭 소자(TFT), 제1 패시베이션층(130), 컬러필터(140), 제2 패시베이션층(150) 및 화소 전극(160)을 포함할 수 있다.

상기 스위칭 소자(TFT)는 상기 게이트 라인(GL)과 상기 데이터 라인(DL)이 교차하는 영역에 인접하게 배치될 수 있다. 상기 스위칭 소자(TFT)는 게이트 전극(GE), 반도체 패턴(120), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 상기 게이트 전극(GE)은 상기 게이트 라인(GL)과 전기적으로 연결된다. 상기 반도체 패턴(120)은 상기 게이트 절연층(110)을 사이에 두고 상기 게이트 전극(GE)과 중첩된다. 상기 반도체 패턴(120)은 액티브층(120a) 및 오믹 콘택층(120b)을 포함할 수 있다. 상기 액티브층(120a)은 비정질 실리콘(a-Si), 결정질 실리콘 및 산화물 반도체 중 적어도 하나를 포함할 수 있다. 상기 오믹 콘택층(120b)은 n형 불순물이 고농도록 도핑된 비정질 실리콘(n+ a-Si)을 포함할 수 있다. 상기 소스 및 드레인 전극들(SE, DE)은 상기 제1 반도체 패턴(120) 위에 서로 이격되어 배치된다.

상기 제1 패시베이션층(130)은 상기 소스 및 드레인 전극들(SE, DE)이 형성된 상기 제1 베이스 기판(101) 상에 형성된다.

상기 컬러필터(140)는 상기 제1 패시베이션층(130)이 형성된 상기 제1 베이스 기판(101) 상에 형성된다. 상기 컬러필터(140)는 상기 제1 베이스 기판(101) 상에 정의된 화소 영역들(R, G, B)을 커버하도록 형성된다. 상기 컬러필터(140)는 제1 컬러필터(140a), 제2 컬러필터(140b) 및 제3 컬러필터(140c)를 포함할 수 있다. 상기 제1 컬러필터(140a)는 그린을 나타내고, 상기 제2 컬러필터(140b)는 적색을 나타내며, 상기 제3 컬러필터(140c)는 청색을 나타낼 수 있다. 한편, 도면에 도시하지 않았지만, 상기 컬러필터(140)는 4색 이상의 컬러필터들로 구성될 수 있다.

상기 컬러필터(140)는 상기 제1 베이스 기판(101)의 방향으로 소정 깊이(d1) 함몰된 제1 함몰부(142a)를 포함한다. 상기 제1 함몰부(142a)는 상기 스위칭 소자(TFT)와 대응되는 영역에 형성될 수 있다. 상기 컬러필터(140)는 제2 함몰부(142b)를 더 포함할 수 있다. 상기 제2 함몰부(142b)는 상기 데이터 라인(DL)과 대응되는 영역에 형성될 수 있다. 상기 제1 및 제2 함몰부들(142a, 142b)의 깊이는 약 6000Å일 수 있다.

상기 제2 패시베이션층(150)은 상기 컬러필터(140)가 형성된 상기 제1 베이스 기판(101) 상에 형성된다. 상기 제2 패시베이션층(150)은 제1 홀(152a) 및 제2 홀(152b)을 포함할 수 있다. 상기 제1 홀(152a)은 상기 제1 함몰부(142a)와 대응되는 영역에 형성되고, 상기 제2 홀(152b)은 상기 제2 함몰부(142b)에 대응하는 영역에 형성된다.

상기 화소 전극(160)은 상기 제2 패시베이션층(150)이 형성된 상기 제1 베이스 기판(101) 상에 형성된다. 상기 화소 전극(160)은 상기 제2 패시베이션층(150) 및 상기 컬러필터(140)를 관통하는 상기 콘택홀(CNT)을 통해 상기 스위칭 소자(TFT)의 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(160)은 투명한 도전성 물질로 형성될 수 있다. 예를 들면, 상기 화소 전극(160)은 인듐 틴 옥사이드(Indium Tin Oxide, ITO), 인듐 징크 옥사이드(Indium Zinc Oxide, IZO)로 이루어질 수 있다.

상기 제2 기판(200a)은 제2 베이스 기판(201), 블랙 매트릭스 패턴(210), 오버 코팅층(220), 공통 전극(230) 및 스페이서(240)를 포함할 수 있다.

상기 블랙 매트릭스 패턴(210)은 상기 제2 베이스 기판(201)에 정의된 화소영역들의 경계 영역들에 형성되며, 빛샘을 방지한다.

상기 오버 코팅층(220)은 상기 블랙 매트릭스 패턴(210)이 형성된 상기 제2 베이스 기판(201) 위에 형성된다.

상기 공통 전극(240)은 투명한 도전성 물질로 이루어지며, 상기 오버 코팅층(220)이 형성된 상기 제2 베이스 기판(201) 위에 형성된다. 상기 공통 전극(230)은 상기 제2 기판(200a)의 전면에 형성된다.

상기 스페이서(240)는 상기 공통 전극(230) 상에 형성된다. 상기 스페이서(240)는 상기 제1 함몰부(142a)와 대응하는 상기 공통 전극(230) 상에 형성된다. 상기 제1 및 제2 기판들(100a, 200a)이 결합되었을 때, 상기 스페이서(240)는 상기 제1 기판(100a)과 접촉될 수 있다. 예를 들면, 상기 스페이서(240)는 상기 제1 홀(152a)에 의해 노출된 상기 제1 함몰부(142a)와 접촉하도록 형성될 수 있다. 상기 스페이서(240)는 상기 제1 및 제2 기판들(100a, 200a) 사이의 간격인 상기 표시 패널(500)의 셀 갭(cell gap)을 일정하게 유지시키는 역할을 할 수 있다.

상기 제1 홀(152a) 및 상기 제1 함몰부(142a)는 액정의 응답 속도 개선을 위해 상기 표시 패널(500)이 로우 셀 갭을 갖는 경우에도 상기 스페이서(240)의 높이를 적정수준으로 확보할 수 있도록 하는 역할을 한다. 또한, 상기 제2 홀(152b) 및 상기 제2 함몰부(142b)는 다른 부위에 비해 비교적 두껍게 형성되는 영역에 형성되어 내부 단차를 감소시켜주는 역할을 한다. 이에 따라 내부 단차로 인해 액정 퍼짐성이 감소하여 얼룩이 발생하는 것을 방지할 수 있다.

상기 제1 및 제2 홀들(152a, 152b)은 상기 제2 패시베이션층(150)과 상기 컬러필터(140)의 경계면에서 들뜬 상태가 발생하는 것을 예방하여 AUA(Active Unfilled Area) 불량이 발생하는 것을 방지하는 역할을 할 수 있다.

이하, 도 10 및 도 11a 내지 도 11c를 참조하여 본 실시예에 따른 표시 패널(500)의 제조 방법에 대해 설명하기로 한다.

먼저, 상기 제1 기판(100a)의 제조 방법을 간략히 설명하면 다음과 같다.

도 11a 내지 도 11c는 도 10에 도시된 제1 기판의 제조 방법을 설명하기 위한 단면도들이다.

도 10 및 도 11a를 참조하면, 상기 제1 베이스 기판(101) 상에 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)을 포함하는 게이트 금속패턴을 형성한다. 상기 게이트 금속패턴은 상기 제1 베이스 기판(101) 상에 게이트 금속층(미도시)을 형성한 후 상기 게이트 금속층을 패터닝하여 형성할 수 있다. 상기 게이트 금속 패턴을 포함하는 상기 제1 베이스 기판(101) 상에 상기 게이트 절연층(210)을 형성한다. 상기 게이트 절연층(110)이 형성된 상기 제2 베이스 기판(201) 위에 상기 반도체 패턴(120)을 형성한다. 상기 제1 반도체 패턴(120)은 상기 제2 베이스 기판(201) 상에 액티브층 및 오믹 콘택층을 형성한 후 상기 액티브층 및 상기 오믹 콘택층을 패터닝하여 형성할 수 있다. 상기 반도체 패턴(120)은 상기 게이트 전극(GE)과 중첩되게 형성된다.

도 10 및 도 11b를 참조하면, 상기 소스 금속패턴이 형성된 상기 제1 베이스 기판(101) 상에 상기 제1 패시베이션층(130)을 형성한다. 상기 제1 패시베이션층(130)이 형성된 상기 제1 베이스 기판(101) 상에 상기 제1 컬러필터(140a), 상기 제2 컬러필터(140b) 및 제3 컬러필터(미도시)를 포함하는 상기 컬러필터(140)를 형성한다. 보다 구체적으로는, 상기 제1 패시베이션층(130)이 형성된 상기 제1 베이스 기판(101) 전면에 제1 컬러 포토레지스트층(미도시)을 형성하고, 상기 제1 컬러 포토레지스트층을 패터닝하여 상기 제1 컬러필터(140a)를 형성한다. 다음으로, 상기 제1 컬러필터(140a)가 형성된 상기 제1 베이스 기판(101) 전면에 제2 컬러 포토레지스트층(미도시)을 형성하고, 상기 제2 컬러 포토레지스트층을 패터닝하여 상기 제2 컬러필터(140b)를 형성한다. 상기 제1 및 제2 컬러필터들(140a, 140b)이 형성된 상기 제1 베이스 기판(101) 전면에 제3 컬러 포토레지스트층을 형성하고, 상기 제3 컬러 포토레지스트층을 패터닝하여 제2 컬러필터(140b)와 인접 배치된 제3 컬러필터를 형성할 수 있다. 이어서, 상기 드레인 전극(DE) 상의 상기 제1 컬러필터(140a)를 제거하여 상기 콘택홀(CNT)을 형성한다.

도 10 및 도 11c를 참조하면, 상기 컬러필터(140)가 형성된 상기 제1 베이스 기판(101) 상에 상기 제2 패시베이션층(150)을 형성한다. 이어서, 상기 제2 패시베이션층(150)이 형성된 상기 제1 베이스 기판(101) 상에 포토레지스트 패턴(PR)을 형성한다. 상기 포토레지스트 패턴(PR)은 상기 제2 패시베이션층(150)이 형성된 상기 제1 베이스 기판(101) 상에 포토레지스트층(미도시)을 형성하고, 마스크(MASK1)를 이용하여 노광 및 현상하여 형성할 수 있다. 상기 마스크(MASK1)는 광을 투과하는 투광부(TA) 및 광을 차단하는 차광부(BA)를 포함한다. 예를 들면, 상기 투광부(TA)에 대응하는 상기 포토레지스트층은 현상액에 의해 제거되고, 상기 차광부(BA)에 대응하는 상기 포토레지스트층은 상기 현상액에 의해 제거되지 않고 상기 제1 베이스 기판(101) 상에 잔류할 수 있다.

한편, 본 실시예에서는 상기 포토레지스트층이 광이 조사된 영역은 제거되고, 광이 차단된 영역은 잔류하는 포지티브형 포토레지스트로 형성된 경우를 예로 들어 설명하였으나, 이에 한정되는 것은 아니다. 즉, 상기 포토레지스트층은 광이 조사된 영역은 잔류하고 광이 차단된 영역은 현상액에 의해 제거되는 네가티브형 포토레지스트로 형성될 수 있다.

부분이 상기 제1 베이스 기판(101) 상에 잔류하는 포지티브형 포토레지스트인 경우를 예로

상기 포토레지스트 패턴(PR)을 식각 방지막으로 이용하여 상기 제2 패시베이션층(150)의 일부를 제거한다. 상기 제2 패시베이션층(150)의 일부가 제거됨에 따라 상기 제1 및 제2 컬러필터들(140a, 140b)이 노출된다. 이어서, 상기 포토레지스트 패턴(PR) 및 상기 제2 패시베이션층(150)을 식각 방지막으로 이용하여 상기 제1 및 제2 컬러필터들(140a, 140b)의 일부를 제거한다. 상기 포토레지스트 패턴(PR)을 제거한다. 이에 따라, 도 11d에 도시된 바와 같이, 상기 컬러필터(140)에는 상기 제1 및 제2 함몰부들(142a, 142b)이 형성되고, 상기 제2 패시베이션층(150)에는 상기 제1 함몰부(142a)와 연결된 상기 제1 홀(152a) 및 상기 제2 함몰부(142b)와 연결된 상기 제2 홀(152b)이 형성된다. 상기 제1 함몰부(142a)는 상기 스위칭 소자(TFT) 상에 형성되고, 상기 제2 함몰부(142b)는 상기 데이터 라인(DL) 상에 형성된다.

상기 제2 패시베이션층(150)이 형성된 상기 제1 베이스 기판(101) 상에 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결되는 상기 화소 전극(160)을 형성한다. 이에 따라, 도 10에 도시된 상기 제1 기판(100a)이 제조될 수 있다.

한편, 상기 제2 패시베이션층(150)은 생략될 수 있다. 이 경우, 상기 제1 함몰부(142a)는 상기 제1 컬러필터(140a)를 제거하여 상기 콘택홀(CNT)을 형성하는 과정에서 상기 콘택홀(CNT) 형성을 위한 마스크(미도시)를 이용하여 동시에 형성될 수 있다.

이하, 상기 도 10을 참조하여 상기 제2 기판(200a)의 제조 방법을 설명하기로 한다.

도 10을 참조하면, 상기 제2 베이스 기판(201) 위에 상기 블랙 매트릭스 패턴(210)을 형성한다. 상기 블랙 매트릭스 패턴(210)은 상기 제2 베이스 기판(201) 상에 블랙 매트릭스층을 형성하고 상기 블랙 매트릭스층을 패터닝하여 형성할 수 있다. 상기 블랙 매트릭스층은 크롬(Cr), 크롬산화막(CrOx)과 같은 금속물질로 형성하거나, 카본 블랙 수지와 같은 감광성의 유기막을 이용하여 형성할 수 있다.

이어서, 상기 블랙 매트릭스 패턴(210)이 형성된 상기 제2 베이스 기판(201) 상에 상기 오버 코팅층(220) 및 상기 공통 전극(230)을 순차적으로 형성한다. 상기 공통 전극(230)이 형성된 상기 제2 베이스 기판(201) 상에 상기 스페이서(240)를 형성한다. 상기 공통 전극(230)이 형성된 상기 제2 베이스 기판(201)에 포토레지스트층(미도시)을 형성하고, 상기 포토레지스트층을 패터닝하여 형성할 수 있다. 이에 따라 상기 제2 기판(200a)이 제조될 수 있다.

상기 스페이서(240)가 상기 제1 함몰부(142a) 상에 위치하도록 제1 기판(100a)과 상기 제2 기판(200a)를 결합시킨다. 도 10에 도시된 바와 같이, 상기 제1 및 제2 기판들(100a, 200a) 사이에는 상기 액정층(300)이 개재된다. 상기 액정층(300)은 상기 제1 기판(100a) 상에 액정을 적하시킨 후, 상기 제2 기판(200a)을 상기 제1 기판(100a)과 결합하여 형성할 수 있다. 이와 달리, 상기 액정층(300)은 상기 제1 및 제2 기판들(100a, 200a)을 결합시킨 후에 상기 액정을 상기 제1 및 제2 기판들(100a, 200a) 사이에 주입하여 형성할 수 있다.

본 실시예에 따르면, 상기 제1 및 제2 기판들(100a, 200a)이 결합되었을 때, 상기 스페이서(240)와 대응하는 영역의 높이를 감소시킬 수 있음으로써, 상기 스페이서(240)의 높이를 증가시킬 수 있다.

또한, 상기 제1 기판(100a)에서 다른 부위보다 두꺼운 두께로 형성되는 영역, 예를 들면, 상기 데이터 라인(DL)이 형성된 영역 및 인접한 컬러필터들이 중첩되는 영역의 높이를 감소시킬 수 있다. 따라서, 내부 단차로 인해 액정의 퍼짐성이 감소하여 얼룩이 발생하는 문제점을 개선할 수 있다.

실시예 4

도 12는 본 발명의 실시예 4에 따른 표시 패널의 평면도이다.

도 13은 도 12의 IV-IV라인을 따라 절단한 표시 패널의 단면도이다.

도 12 및 도 13을 참조하면, 본 발명의 실시예에 따른 표시 패널(600)은 제1 기판(100b), 제2 기판(200b), 및 상기 제1 및 제2 기판들(100b, 200b) 사이에 개재된 액정층(300)을 포함할 수 있다.

상기 제1 기판(100b)은 제1 베이스 기판(101), 복수의 게이트 라인들(GLn, GLn+1), 복수의 데이터 라인들(DLm, DLm+1), 복수의 스토리지 라인들(STLn, STLn+1), 게이트 절연층(110), 제1 스위칭 소자(TFT1), 제2 스위칭 소자(TFT2), 제3 스위칭 소자(TFT3), 차지다운 커패시터(125), 제1 패시베이션층(130), 컬러필터(140), 제2 패시베이션층(150) 및 화소 전극(PE)을 포함할 수 있다. 상기 n 및 m 은 자연수이다.

상기 게이트 라인들(GLn, GLn+1)은 제1 방향(D1)으로 연장되고, 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 배열된다. 상기 데이터 라인들(DLm, DLm+1)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 배열된다. 상기 스토리지 라인들(STLn, STLn+1)은 상기 화소 전극(PE)과 일부 중첩되게 형성된다.

상기 화소 전극(PE)은 제1 서브 화소 영역(SPA1)에 형성되는 제1 서브 전극(SE1)과 제2 서브 화소 영역(SPA2)에 형성되는 제2 서브 전극(SE2)을 포함한다. 제n 스토리지 라인(STLn)은 상기 제1 서브 전극(SE1)과 일부 중첩되고, 상기 제n+1 스토리지 라인(STLn+1)은 상기 제2 서브 전극(SE2)과 일부 중첩된다.

상기 게이트 절연층(110)은 상기 게이트 라인들(GL) 및 상기 제1 내지 제3 스위칭 소자들(TFT1, TFT2, TFT3)의 게이트 전극들(GE)을 커버하도록 형성된다.

상기 제1 스위칭 소자(TFT1)는 제n 게이트 라인(GLn)에 전기적으로 연결된 게이트 전극(GE)과, 제m 데이터 라인(DLm)에 전기적으로 연결된 소스 전극(SE1), 상기 제1 서브 전극(SE1)과 전기적으로 연결된 드레인 전극(DE1), 및 반도체 패턴(120)을 포함한다. 상기 반도체 패턴(122)은 액티브층(122a) 및 오믹 콘택층(122b)을 포함할 수 있다. 상기 소스 및 드레인 전극들(SE1, DE1)은 상기 반도체 패턴(122) 위에 서로 이격되어 배치된다. 상기 제1 스위칭 소자(TFT1)는 제1 연결 전극(CE1), 제1 콘택 전극(CTE1) 및 제1 콘택홀(CNT1)을 통해 상기 제1 서브 전극(SE1)과 전기적으로 연결된다. 상기 제1 연결 전극(CE1)은 일단이 상기 제1 서브 전극(SE1)과 전기적으로 연결되고, 타단이 상기 제1 콘택 전극(CTE1)과 전기적으로 연결된다. 상기 제1 콘택 전극(CTE1)은 상기 제1 콘택홀(CNT1)을 통해 상기 제1 스위칭 소자(TFT1)의 상기 드레인 전극(DE1)과 전기적으로 연결된다.

상기 제2 스위칭 소자(TFT2)는 상기 제n 게이트 라인(GLn)에 전기적으로 연결된 게이트 전극(GE)과, 상기 제1 스위칭 소자(TFT1)의 상기 소스 전극(SE1)과 전기적으로 연결된 소스 전극(SE2), 제2 콘택홀(CNT2)을 통해 상기 제3 스위칭 소자(TFT3)와 전기적으로 연결된 드레인 전극(DE2) 및 반도체 패턴(124)을 포함한다. 상기 반도체 패턴(124)은 액티브층(124a) 및 오믹 콘택층(124b)을 포함할 수 있다.

상기 제3 스위칭 소자(TFT3)는 제n+1 게이트 라인(GLn+1)에 연결된 게이트 전극(GE2)과, 상기 제2 스위칭 소자(TFT2)의 상기 드레인 전극(DE2)과 연결된 소스 전극(SE3)과, 상기 차지다운 커패시터(125)의 제1 전극(E1)과 연결된 드레인 전극(DE3) 및 반도체 패턴(미도시)를 포함한다. 상기 제3 스위칭 소자(TFT3)는 제2 연결 전극(CE2), 제2 콘택 전극(CTE2) 및 상기 제2 콘택홀(CNT2)을 통해 상기 제2 서브 전극(SE2)과 전기적으로 연결된다. 상기 제2 연결 전극(CE2)은 상기 제2 서브 전극(SE2) 및 상기 제2 콘택 전극(CTE2)과 전기적으로 연결된다. 상기 제2 콘택 전극(CTE2)은 상기 제2 콘택홀(CNT2)을 통해 상기 제2 스위칭 소자(TFT2)의 상기 드레인 전극(DE2) 및 상기 제3 스위칭 소자(TFT3)의 상기 소스 전극(SE3)과 전기적으로 연결된다.

상기 차지다운 커패시터(125)는 상기 제3 스위칭 소자(TFT3)의 상기 드레인 전극(DE3)과 전기적으로 연결된 상기 제1 전극(E1)과, 상기 제n 스토리지 라인(STLn)과 전기적으로 연결된 제2 전극(E2) 및 상기 제1 및 제2 전극들(E1, E2) 사이에 개재된 상기 게이트 절연층(110)에 의해 정의된다. 상기 차지다운 커패시터(125)는 상기 제2 서브 전극(SE2)에 인가되는 전압을 다운시킨다. 보다 자세하게는, 상기 차지다운 커패시터(125)는 상기 제2 서브 전극(SE2)과 상기 제2 기판(200b)의 공통 전극(230)에 의해 정의되는 제2 액정 커패시터에 충전된 전하를 다운시키는 역할을 한다.

상기 제1 패시베이션층(130)은 상기 제1 내지 제3 스위칭 소자들(TFT1, TFT2, TFT3)이 형성된 상기 제1 베이스 기판(101) 상에 형성된다.

상기 컬러필터(140)는 상기 제1 패시베이션층(130)이 형성된 상기 제1 베이스 기판(101) 상에 형성된다. 상기 컬러필터(140)는 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터 중 어느 하나 일 수 있다. 상기 컬러필터(140)는 제1, 제2 및 제3 함몰부들(140a, 140b, 140c)을 포함할 수 있다. 상기 제1 함몰부(140a)는 상기 제1 및 제2 스위칭 소자들(TFT1, TFT2)과 대응되는 영역에 형성될 수 있다. 상기 제2 함몰부(140b)는 상기 제n 게이트 라인(GLn)과 대응되는 영역에 형성될 수 있다. 상기 제3 함몰부(140c)는 상기 차지다운 커패시터(125)와 대응되는 영역에 형성될 수 있다. 예를 들면, 상기 제3 함몰부(140c)는 상기 차지다운 커패시터(125)의 제1 및 제2 전극들(E1, E2) 및 상기 제3 스위칭 소자(TFT3)의 드레인 전극(DE3)과 일부 중첩되게 형성될 수 있다.

상기 제2 패시베이션층(150)은 상기 컬러필터(140)가 형성된 상기 제1 베이스 기판(101) 상에 형성된다. 상기 제2 패시베이션층(150)은 제1, 제2 및 제3 홀들(150a, 150b, 150c)을 포함할 수 있다. 상기 제1 홀(150a)은 상기 제1 함몰부(140a)와 대응되는 영역에 형성되고, 상기 제2 홀(150b)은 상기 제2 함몰부(140b)에 대응하는 영역에 형성되며, 상기 제3 홀(150c)은 상기 제3 함몰부(140c)에 대응하는 영역에 형성될 수 있다.

상기 제1 함몰부(140a) 및 상기 제1 홀(150a)에 의해 제1 쓰루홀(TH1)이 정의되고, 상기 제2 함몰부(140b) 및 상기 제2 홀(150b)에 의해 제2 쓰루홀(TH2)이 정의되며, 상기 제3 함몰부(140c) 및 제3 홀(150c)에 의해 제3 쓰루홀(TH3)이 정의된다. 상기 제1 내지 제3 쓰루홀들(TH1, TH2, TH3)은 상기 제2 패시베이션층(150)과 상기 컬러필터(140)의 경계면에서 들뜬 상태가 발생하는 것을 예방하여 AUA(Active Unfilled Area) 불량이 발생하는 것을 방지하는 역할을 할 수 있다. 상기 제2 및 제3 쓰루홀들(TH2, TH3)은 생략될 수 있다.

상기 제1 내지 제3 함몰부들(140a, 140b, 140c) 및 상기 제1 내지 제3 홀들(150a, 150b, 150c)은 도 11c를 참조하여 설명한 바와 같이, 상기 제2 패시베이션층(150)이 형성된 상기 제1 베이스 기판(101) 상에 포토레지스트 패턴(미도시)을 형성한 후, 상기 포토레지스트 패턴을 식각 방지막으로 이용하여 형성할 수 있다. 예를 들면, 상기 포토레지스트 패턴을 식각 방지막으로 상기 제2 패시베이션층(150)의 일부를 제거한다. 이어서, 상기 포토레지스트 패턴 및 상기 제2 패시베이션층(150)을 식각 방지막으로 이용하여 상기 컬러필터(140)의 일부를 제거한다. 이에 따라, 도 13에 도시된 바와 같이, 상기 컬러필터(140)에는 상기 제1 내지 제3 함몰부들(140a, 140b, 140c)이 형성되고, 상기 제2 패시베이션층(150)에는 상기 제1 함몰부(140a)와 연결된 상기 제1 홀(150a), 상기 제2 함몰부(140b)와 연결된 상기 제2 홀(150b) 및 상기 제3 함몰부(140c)와 연결된 상기 제3 홀(150c)이 형성된다.

상기 화소 전극(PE)은 상기 제2 패시베이션층(150)이 형성된 상기 제1 베이스 기판(101) 상에 형성된다. 상기 화소 전극(PE)은 투명한 도전성 물질로 형성될 수 있다. 예를 들면, 상기 화소 전극(PE)은 인듐 틴 옥사이드(Indium Tin Oxide, ITO), 인듐 징크 옥사이드(Indium Zinc Oxide, IZO)로 이루어질 수 있다. 상기 화소 전극(160)은 상기 제1 서브 전극(SE1) 및 상기 제2 서브 전극(SE2)을 포함한다.

상기 제1 기판(100b)은 제3 및 제4 콘택 전극들(CTE3, CTE4)을 더 포함할 수 있다. 상기 제3 콘택 전극(CTE3)은 상기 제2 홀(150b)을 커버하도록 형성되어, 상기 제2 홀(150b)에 의해 노출되는 상기 제2 함몰부(140b)를 보호할 수 있다. 상기 제4 콘택 전극(CTE4)은 상기 제3 홀(150c)을 커버하도록 형성되어, 상기 제3 홀(150c)에 의해 노출되는 상기 제3 함몰부(140c)를 보호할 수 있다. 상기 제1 내지 제4 콘택 전극들(CTE1, CTE2, CTE3, CTE4)은 상기 화소 전극(PE)과 같이 투명한 도전성 물질로 형성될 수 있다.

상기 제2 기판(200b)은 제2 베이스 기판(201), 블랙 매트릭스 패턴(210), 오버 코팅층(220), 공통 전극(230) 및 스페이서(240)를 포함할 수 있다.

상기 공통 전극(240)은 투명한 도전성 물질로 이루어지며, 상기 오버 코팅층(220)이 형성된 상기 제2 베이스 기판(201) 위에 형성된다. 상기 공통 전극(230)은 상기 제2 기판(200b)의 전면에 형성된다.

상기 스페이서(240)는 상기 공통 전극(230) 상에 형성된다. 상기 스페이서(240)는 상기 제1 함몰부(140a)와 대응하는 상기 공통 전극(230) 상에 형성될 수 있다. 상기 제1 및 제2 기판들(100b, 200b)이 결합되었을 때, 상기 스페이서(240)는 상기 제1 기판(100a)과 접촉될 수 있다. 예를 들면, 상기 스페이서(240)는 상기 제1 홀(150a)에 의해 노출된 상기 제1 함몰부(140a)와 접촉하도록 형성될 수 있다. 상기 스페이서(240)는 상기 제1 및 제2 기판들(100a, 200b) 사이의 간격인 상기 표시 패널(500)의 셀 갭(cell gap)을 일정하게 유지시키는 역할을 할 수 있다.한편, 상기 스페이서(240)는 상기 제1 기판(100)과 일정 거리 이격되어 형성될 수 있다. 이 경우 상기 스페이서(240)는 액정 주입 공정의 마진을 확보하거나, 외부에서 가해지는 압력에 대한 내성을 확보하는 역할을 할 수 있다.

실시예 5

본 실시예에 따른 표시 패널(700)은 제1 기판(100c)의 컬러필터(140) 및 제2 패시베이션층(150) 및 제2 기판(200c)의 스페이서(242)의 위치를 제외하고는, 실시예 4에 따른 표시 패널(600)과 실질적으로 동일하므로, 동일한 구성요소에는 동일한 참조 부호를 부여하고, 중복되는 설명은 생략한다.

도 14는 본 발명의 실시예 5에 따른 표시 패널의 평면도이다.

도 15는 도 14의 V-V라인을 따라 절단한 표시 패널의 단면도이다.

도 14 및 도 15를 참조하면, 본 발명의 실시예에 따른 표시 패널(700)은 제1 기판(100c), 제2 기판(200c), 및 상기 제1 및 제2 기판들(100c, 200c) 사이에 개재된 액정층(300)을 포함할 수 있다.

상기 제1 기판(100c)은 제1 베이스 기판(101), 복수의 게이트 라인들(GLn, GLn+1), 복수의 데이터 라인들(DLm, DLm+1), 복수의 스토리지 라인들(STLn, STLn+1), 게이트 절연층(110), 제1 스위칭 소자(TFT1), 제2 스위칭 소자(TFT2), 제3 스위칭 소자(TFT3), 차지다운 커패시터(125), 제1 패시베이션층(130), 컬러필터(140), 제2 패시베이션층(150) 및 화소 전극(PE)을 포함할 수 있다. 상기 n 및 m 은 자연수이다.

상기 컬러필터(140)는 상기 제1 패시베이션층(130)이 형성된 상기 제1 베이스 기판(101) 상에 형성된다. 상기 컬러필터(140)는 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터 중 어느 하나 일 수 있다. 상기 컬러필터(140)는 제1 및 제2 함몰부들(140b, 140c)을 포함할 수 있다. 상기 제1 함몰부(140b)는 제n 게이트 라인(GLn)과 대응되는 영역에 형성될 수 있다. 상기 제2 함몰부(140c)는 상기 차지다운 커패시터(125)와 대응되는 영역에 형성될 수 있다. 예를 들면, 상기 제2 함몰부(140c)는 상기 차지다운 커패시터(125)의 제1 및 제2 전극들(E1, E2) 및 상기 제3 스위칭 소자(TFT3)의 드레인 전극(DE3)과 일부 중첩되게 형성될 수 있다.

상기 제2 패시베이션층(150)은 상기 컬러필터(140)가 형성된 상기 제1 베이스 기판(101) 상에 형성된다. 상기 제2 패시베이션층(150)은 제1 및 제2 홀들(150b, 150c)을 포함할 수 있다. 상기 제1 홀(150b)은 상기 제1 함몰부(140b)와 대응되는 영역에 형성되고, 상기 제2 홀(150c)은 상기 제2 함몰부(140c)에 대응하는 영역에 형성된다.

상기 제1 함몰부(140b) 및 상기 제1 홀(150b)에 의해 제1 쓰루홀(TH1)이 정의되고, 상기 제2 함몰부(140c) 및 상기 제2 홀(150c)에 의해 제2 쓰루홀(TH2)이 정의된다. 상기 제1 및 제2 쓰루홀들(TH1, TH2)은 상기 제2 패시베이션층(150)과 상기 컬러필터(140)의 경계면에서 들뜬 상태가 발생하는 것을 예방하여 AUA(Active Unfilled Area) 불량이 발생하는 것을 방지하는 역할을 할 수 있다. 상기 제2 쓰루홀(TH2)은 생략될 수 있다.

상기 제2 기판(200a)은 제2 베이스 기판(201), 블랙 매트릭스 패턴(210), 오버 코팅층(220), 공통 전극(230) 및 스페이서(242)를 포함할 수 있다.

상기 스페이서(242)는 상기 공통 전극(230) 상에 형성된다. 상기 스페이서(242)는 상기 제1 함몰부(140b)와 대응하는 상기 공통 전극(230) 상에 형성될 수 있다. 상기 스페이서(242)는 상기 제1 홀(150b)에 의해 노출된 상기 제1 함몰부(140b)와 접촉하도록 형성될 수 있다. 이와 달리, 상기 스페이서(242)는 상기 제1 함몰부(140b)로부터 일정 거리 이격되어 형성될 수 있다.

한편, 도면에 도시하지 않았으나, 상기 스페이서(242)는 상기 제2 함몰부(140c)와 대응되는 위치에 형성될 수 있다.

이상에서 설명한 바와 같이, 본 발명의 실시예들에 따르면, 스페이서를 상기 더미 컬러필터 상에 형성함으로써 상기 스페이서 형성을 위한 포토레지스트의 양을 증가시킬 수 있어 상기 스페이서의 균일성을 향상시킬 수 있다.

또한, 스위칭 소자가 형성되는 영역 상에 함몰부를 형성하고 상기 스페이서를 상기 함몰부 상에 배치시킴으로써, 상기 스페이서의 높이를 확보할 수 있어 셀 갭의 변화로 인한 얼룩 발생을 방지할 수 있다. 특히, 표시패널을 고속 구동시키기 위해 상기 표시패널이 로우 셀 갭을 갖도록 구성하더라도 상기 스페이서의 높이를 적정수준으로 유지시킬 수 있으므로, 상기 스페이서의 균일성 및 액정 마진을 확보할 수 있다.

이상에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100 : 제1 기판 200 : 제2 기판
210 : 블랙 매트릭스 패턴 220 : 컬러필터
222 : 더미 컬러필터 230 : 공통전극
240 : 스페이서 400 : 표시 패널

Claims

제1 베이스 기판, 상기 제1 베이스 기판 상에 형성된 화소 전극을 포함하는 제1 기판;
상기 제1 베이스 기판과 대향하는 제2 베이스 기판, 상기 제2 베이스 기판 상에 형성되고 화소 영역에 대응하는 개구부를 갖는 블랙 매트릭스 패턴, 상기 화소 영역에 형성된 컬러필터, 일 방향으로 이격 배치된 컬러필터들을 연결하고 상기 컬러필터의 폭보다 작은 폭을 갖는 더미 컬러필터, 상기 컬러필터 및 상기 더미 컬러필터가 형성된 상기 제2 베이스 기판 상에 형성된 공통 전극을 포함하는 제2 기판; 및
상기 제1 기판과 상기 제2 기판 사이에 상기 더미 컬러필터와 대응되게 형성된 스페이서를 포함하고,
상기 블랙 매트릭스 패턴은 함몰부를 포함하고, 상기 더미 컬러필터는 상기 블랙 매트릭스 패턴의 상기 함몰부 내에 형성되며, 상기 스페이서는 상기 블랙 매트릭스 패턴의 상기 함몰부 및 상기 더미 컬러필터와 중첩되게 형성되는 표시 패널.
삭제
제1항에 있어서, 상기 더미 컬러필터는 상기 스페이서의 지름의 70％ 이하의 폭을 갖는 것을 특징으로 하는 표시 패널.
제1항에 있어서, 상기 더미 컬러필터의 두께는 상기 컬러필터의 두께와 동일한 것을 특징으로 하는 표시 패널.
삭제
제1항에 있어서, 상기 더미 컬러필터의 두께는 상기 컬러필터의 두께보다 얇게 형성된 것을 특징으로 하는 표시 패널.
제1 베이스 기판, 상기 제1 베이스 기판 상에 형성된 스위칭 소자, 상기 스위칭 소자가 형성된 상기 제1 베이스 기판 상에 형성된 제1 패시베이션층, 상기 제1 패시베이션층 상에 형성되고 상기 스위칭 소자와 대응하는 영역에 제1 함몰부가 형성된 컬러필터, 상기 컬러필터가 형성된 상기 제1 베이스 기판 상에 형성되고 상기 제1 함몰부를 노출시키는 제1 홀이 형성된 제2 패시베이션층, 상기 제2 패시베이션층 상에 형성되고 상기 스위칭 소자와 전기적으로 연결된 화소 전극을 포함하는 제1 기판;
상기 제1 베이스 기판과 대향하는 제2 베이스 기판 및 상기 제2 베이스 기판 상에 형성된 공통 전극을 포함하는 제2 기판; 및
상기 제1 기판과 상기 제2 기판 사이에 상기 제1 함몰부와 대응되게 형성된 스페이서를 포함하고,
상기 스페이서는 상기 제1 홀과 마주보는 상기 공통 전극 상에 형성되는 표시 패널.
삭제
제7항에 있어서, 상기 제1 기판은,
상기 스위칭 소자와 연결되고 제1 방향으로 연장된 게이트 라인; 및
상기 스위칭 소자와 연결되고 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 라인을 더 포함하고,
상기 컬러필터는 상기 데이터 라인과 대응하는 영역에 형성된 제2 함몰부를 더 포함하며,
상기 제2 패시베이션층은 상기 제2 함몰부를 노출시키는 제2 홀을 더 포함하는 것을 특징으로 하는 표시 패널.
제1 베이스 기판에 화소 전극을 형성하는 단계;
제2 베이스 기판 상에 형성된 화소 영역들에 대응하는 영역에 개구부가 형성된 블랙 매트릭스 패턴을 형성하는 단계;
상기 블랙 매트릭스 패턴이 형성된 상기 제2 베이스 기판 상에 상기 화소 영역에 배치되는 컬러필터 및 일 방향으로 이격 배치된 컬러필터들을 연결하고 상기 컬러필터의 폭보다 작은 폭을 갖는 더미 컬러필터를 형성하는 단계;
상기 컬러필터 및 상기 더미 컬러필터가 형성된 상기 제2 베이스 기판 상에 공통 전극을 형성하는 단계;
상기 공통 전극이 형성된 상기 제2 베이스 기판 상에 상기 더미 컬러필터와 중첩되게 스페이서를 형성하는 단계; 및
상기 화소 전극과 상기 공통 전극이 마주하도록 상기 제1 및 제2 베이스 기판을 결합하는 단계를 포함하고,
상기 블랙 매트릭스 패턴은 함몰부를 포함하고, 상기 더미 컬러필터는 상기 블랙 매트릭스 패턴의 상기 함몰부 내에 형성되며, 상기 스페이서는 상기 블랙 매트릭스 패턴의 상기 함몰부 및 상기 더미 컬러필터와 중첩되게 형성되는 표시 패널의 제조 방법.
제10항에 있어서, 상기 더미 컬러필터는 상기 스페이서의 지름의 70％ 이하의 폭을 갖는 것을 특징으로 하는 표시 패널의 제조 방법.
제10항에 있어서, 상기 컬러필터 및 상기 더미 컬러필터를 형성하는 단계는,
상기 블랙 매트릭스 패턴이 형성된 상기 제2 베이스 기판 상에 컬러 포토레지스트층을 형성하는 단계;
상기 컬러 포토레지스트층 상에 배치되고, 상기 컬러필터 및 상기 더미 컬러필터와 대응하는 영역에 차광부가 형성된 마스크 상에서 광을 조사하는 단계; 및
상기 컬러 포토레지스트층을 현상하는 단계를 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
제12항에 있어서, 상기 더미 컬러필터의 두께는 상기 컬러필터의 두께와 동일한 것을 특징으로 하는 표시 패널의 제조 방법.
삭제
제10항에 있어서, 상기 컬러필터 및 상기 더미 컬러필터를 형성하는 단계는,
상기 블랙 매트릭스 패턴이 형성된 상기 제2 베이스 기판 상에 컬러 포토레지스트층을 형성하는 단계;
상기 컬러 포토레지스트층 상에 배치되고, 상기 컬러필터와 대응하는 영역에 차광부가 형성되고, 상기 더미 컬러필터와 대응하는 영역에 반투과부가 형성된 마스크 상에서 광을 조사하는 단계; 및
상기 컬러 포토레지스트층을 현상하는 단계를 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
제15항에 있어서, 상기 더미 컬러필터의 두께는 상기 컬러필터의 두께보다 얇게 형성된 것을 특징으로 하는 표시 패널의 제조 방법.
제1 베이스 기판 상에 스위칭 소자를 형성하는 단계;
상기 스위칭 소자가 형성된 상기 제1 베이스 기판 상에 제1 패시베이션층을 형성하는 단계;
상기 스위칭 소자와 대응하는 영역에 제1 함몰부가 형성된 컬러필터를 상기 제1 패시베이션층 상에 형성하는 단계;
상기 컬러필터가 형성된 상기 제1 베이스 기판 상에 형성되고 상기 제1 함몰부를 노출시키는 제1 홀이 형성된 제2 패시베이션층을 형성하는 단계;
상기 스위칭 소자와 전기적으로 연결된 화소 전극을 상기 제2 패시베이션층 상에 형성하는 단계;
제2 베이스 기판 상에 공통 전극을 형성하는 단계;
상기 공통 전극이 형성된 상기 제2 베이스 기판 상에 스페이서를 형성하는 단계; 및
상기 스페이서가 상기 제1 함몰부와 대응되는 위치에 배치되도록 상기 제1 및 제2 베이스 기판들을 결합하는 단계를 포함하고,
상기 스페이서는 상기 제1 홀과 마주보는 상기 공통 전극 상에 형성되는 표시 패널의 제조 방법.
삭제
제1 베이스 기판, 상기 제1 베이스 기판 상에 형성된 제n(n은 자연수) 게이트 라인 및 제m(m은 자연수) 데이터 라인에 연결된 제1 스위칭 소자, 상기 제1 스위칭 소자와 전기적으로 연결된 제2 스위칭 소자 및 상기 제2 스위칭 소자 및 제n+1 게이트 라인에 전기적으로 연결된 제3 스위칭 소자, 상기 제1 내지 제3 스위칭 소자들이 형성된 상기 제1 베이스 기판 상에 형성된 제1 패시베이션층, 상기 제1 패시베이션층 상에 형성되고 함몰부를 포함하는 컬러필터, 상기 컬러필터가 형성된 상기 제1 베이스 기판 상에 형성되며 상기 함몰부를 노출시키는 홀을 포함하는 제2 패시베이션층, 및 상기 제2 패시베이션층 상에 형성되고 상기 제1 스위칭 소자와 전기적으로 연결된 제1 서브 전극 및 상기 제3 스위칭 소자와 전기적으로 연결된 제2 서브 전극을 포함하는 화소 전극을 포함하는 제1 기판;
상기 제1 베이스 기판과 대향하는 제2 베이스 기판 및 상기 제2 베이스 기판 상에 형성된 공통 전극을 포함하는 제2 기판; 및
상기 제1 기판과 상기 제2 기판 사이에 상기 함몰부와 대응되게 형성된 스페이서를 포함하고,
상기 스페이서는 상기 홀과 마주보는 상기 공통 전극 상에 형성되는 표시 패널.
제19항에 있어서, 상기 제1 서브 전극과 일부 중첩되게 배치된 스토리지 라인; 및
상기 스토리지 라인 및 상기 제3 스위칭 소자의 드레인 전극과 전기적으로 연결되고, 상기 제2 서브 전극에 인가되는 전압을 다운시키는 차지다운 커패시터를 더 포함하는 것을 특징으로 하는 표시 패널.
제20항에 있어서, 상기 함몰부는 상기 제1 및 제2 스위칭 소자와 대응되는 영역에 형성되는 것을 특징으로 하는 표시 패널.
제20항에 있어서, 상기 함몰부는
상기 제1 및 제2 스위칭 소자와 대응되는 영역에 형성된 제1 함몰부;
상기 제n 게이트 라인과 대응되는 영역에 형성된 제2 함몰부; 및
상기 차지다운 커패시터와 대응되는 영역에 형성된 제3 함몰부를 포함하며,
상기 스페이서는 상기 제1 함몰부 또는 상기 제2 함몰부와 대응되는 영역에 형성되는 것을 특징으로 하는 표시 패널.
제20항에 있어서, 상기 함몰부는 상기 제n 게이트 라인과 대응되는 영역에 형성되는 것을 특징으로 하는 표시 패널.