KR101710670B1 - Schottky diode and method for preparing the same - Google Patents
Schottky diode and method for preparing the same Download PDFInfo
- Publication number
- KR101710670B1 KR101710670B1 KR1020150032458A KR20150032458A KR101710670B1 KR 101710670 B1 KR101710670 B1 KR 101710670B1 KR 1020150032458 A KR1020150032458 A KR 1020150032458A KR 20150032458 A KR20150032458 A KR 20150032458A KR 101710670 B1 KR101710670 B1 KR 101710670B1
- Authority
- KR
- South Korea
- Prior art keywords
- schottky
- electrode
- semiconductor substrate
- forming
- carbon nanotube
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000002041 carbon nanotube Substances 0.000 claims abstract description 35
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910021393 carbon nanotube Inorganic materials 0.000 claims abstract description 33
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 26
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 239000002109 single walled nanotube Substances 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims 2
- 230000004888 barrier function Effects 0.000 abstract description 16
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 30
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 24
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 229910052757 nitrogen Inorganic materials 0.000 description 9
- 229910021642 ultra pure water Inorganic materials 0.000 description 9
- 239000012498 ultrapure water Substances 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- SWXVUIWOUIDPGS-UHFFFAOYSA-N diacetone alcohol Natural products CC(=O)CC(C)(C)O SWXVUIWOUIDPGS-UHFFFAOYSA-N 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000009210 therapy by ultrasound Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 탄소나노튜브층 및 쇼트키 금속층이 반도체 기판 위에 순차적으로 적층된 다층 구조를 갖는 쇼트키 전극을 포함하여 쇼트키 다이오드의 장벽을 높임으로서, 현저히 개선된 저 누설전류 특성을 나타낼 수 있는 쇼트키 다이오드 및 그 제조방법에 관한 것이다.A Schottky electrode having a multi-layered structure in which a carbon nanotube layer and a Schottky metal layer are sequentially stacked on a semiconductor substrate is provided to increase the barrier of the Schottky diode, and a Schottky electrode capable of exhibiting remarkably improved low- A key diode and a manufacturing method thereof.
Description
본 발명은 쇼트키 다이오드 및 그 제조방법에 관한 것으로, 보다 상세하게는 쇼트키 다이오드의 장벽을 높임으로써 저 누설전류 특성을 갖는 쇼트키 다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a Schottky diode and a method of manufacturing the Schottky diode, and more particularly, to a Schottky diode having a low leakage current characteristic by increasing a barrier of the Schottky diode and a method of manufacturing the Schottky diode.
세계 경제의 불확실성 및 녹색 IT 기술 개발에 대한 요구의 증가에 따라 에너지 절감형 소자인 질화물계 반도체(GaN)을 이용한 연구가 활발히 진행되고 있다. 그린 IT 의 핵심 기술 중 하나인 전력 반도체는 전력을 시스템에 배분하는 제어 및 변환 기능을 가진 소자로, 에너지를 절약하고 제품을 축소하기 위한 전력공급 장치나 전력변환 장치에 주로 사용된다. 전력 반도체는 온-오프를 반복하는 스위칭 작동으로 전력을 조절하고 전달하기 때문에 에너지 효율 제고 및 시스템 안정성과 신뢰성을 높일 수 있어 친환경과 에너지 절감이라는 전 지구적 이슈를 해결할 수 있다. With the increasing uncertainty of the global economy and the increasing demand for green IT technology development, research using nitride based semiconductor (GaN), which is an energy saving type device, is actively being carried out. Power semiconductor, one of the core technologies of green IT, is a device with control and conversion function that distributes power to the system. It is mainly used for power supply and power conversion device to save energy and reduce the product. Since power semiconductors regulate and transmit power through switching operations that are repeated on and off, energy efficiency and system stability and reliability can be improved, thus addressing global issues such as greening and energy saving.
쇼트키 다이오드에서의 전력 반도체 물질로서 사용되는 질화물계 이종접합 물질은, 장벽층과 미도핑(un-doped) 반도체층 사이에 형성되는 고밀도의 이차원 전자 가스(2-dimensional electron gas: 2DEG)로 인해 고속 스위칭 및 고전력 트랜지스터를 구현하는 물질로 각광받고 있다. The nitride-based heterojunction material used as a power semiconductor material in a Schottky diode is a high-density two-dimensional electron gas (2DEG) formed between a barrier layer and an un-doped semiconductor layer High-speed switching and high-power transistors.
쇼트키 다이오드의 높은 구동 특성을 구현하기 위해서는 소스(souce)와 드레인(drain)을 형성하는 오믹 전극의 최적화와 더불어 게이트(gate)에 적용될 쇼트키 전극의 최적화가 가장 중요하다. Optimization of the Schottky electrode to be applied to the gate is most important as well as optimization of the ohmic electrode forming the source and drain in order to realize the high driving characteristic of the Schottky diode.
또한, 일반적으로 금속과 반도체의 접촉면에서 발생하는 정류작용을 이용한 다이오드인 쇼트키 다이오드는 순방향 바이어스에서는 전류를 용이하게 통과시키고, 역방향 바이어스에서는 전류를 차단함으로써 p-n 접합 다이오드처럼 작용을 한다. 그러나, 금속과 반도체를 접합시켰을 때 발생하는 전위 장벽의 높이에 의해 전기적 특성이 좌우되며, 높은 역방향 바이어스 누설전류의 문제점이 발생한다.In addition, a Schottky diode, which is a diode using a rectifying action occurring generally at the interface between a metal and a semiconductor, acts like a p-n junction diode by allowing a current to flow easily in a forward bias and blocking current in a reverse bias. However, the electrical characteristics depend on the height of the potential barrier generated when the metal and the semiconductor are bonded, resulting in a problem of a high reverse bias leakage current.
따라서, 장벽의 높이를 증가시켜 역방향 바이어스 누설전류를 감소시키기 위한 광범위한 연구가 진행되고 있으나, 여전히 해결해야할 과제로 남아있다.Therefore, although extensive studies have been made to reduce the reverse bias leakage current by increasing the height of the barrier, it still remains a problem to be solved.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 쇼트키 다이오드의 장벽을 높임으로써 저 누설전류 특성을 갖는 쇼트키 다이오드 및 그 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide a Schottky diode having a low leakage current characteristic by increasing the barrier of the Schottky diode and a method of manufacturing the Schottky diode.
상기 목적을 달성하기 위하여, 본 발명의 일 구현예에 따르면, 반도체 기판, 상기 반도체 기판 위에 위치하여 상기 반도체 기판과 오믹 접촉을 형성하며, 중심부에 관통 홀을 포함하는 오믹 전극, 그리고 상기 오믹 전극의 관통 홀 내로 노출된 반도체 기판 위에 오믹 전극과는 이격되어 위치하며, 상기 반도체 기판과 쇼트키 접촉을 형성하는 쇼트키 전극을 포함하며, 상기 쇼트키 전극은 반도체 기판 위에, 탄소나노튜브층 및 쇼트키 금속층이 순차적으로 적층된 다층 구조를 포함하는 것인 쇼트키 다이오드를 제공한다.According to an aspect of the present invention, there is provided a semiconductor device comprising: a semiconductor substrate; an ohmic electrode located on the semiconductor substrate and forming an ohmic contact with the semiconductor substrate, the ohmic electrode including a through- And a Schottky electrode located on the semiconductor substrate exposed to the through hole and spaced apart from the ohmic electrode and forming a Schottky contact with the semiconductor substrate, wherein the Schottky electrode comprises a carbon nanotube layer and a Schottky Layer structure in which a metal layer is sequentially stacked.
이때, 상기 반도체 기판은 질화물계 반도체를 포함하는 것이 바람직하다.At this time, the semiconductor substrate preferably includes a nitride-based semiconductor.
또한, 상기 탄소나노튜브층은 반도체성질을 가지는 단일벽 탄소나노튜브로 이루어진 것이 바람직하다.In addition, the carbon nanotube layer is preferably made of a single-walled carbon nanotube having a semiconductor property.
또한, 상기 쇼트키 금속층은 팔라듐(Pd)을 포함하는 것이 바람직하며, 상기 쇼트키 금속층은 0.1 내지 1㎛의 두께를 갖는 것이 바람직하다.In addition, the Schottky metal layer preferably includes palladium (Pd), and the Schottky metal layer preferably has a thickness of 0.1 to 1 m.
아울러, 본 발명의 다른 일 구현예에 따르면, 반도체 기판 위에, 중심부에 관통 홀을 포함하는 오믹 전극을 형성하는 단계; 상기 오믹 전극의 관통 홀 내로 노출된 반도체 기판 위에 오믹 전극과 이격하여, 탄소나노튜브층 및 쇼트키 금속층이 순차적으로 적층된 다층 구조물을 형성하는 단계; 및 상기 다층 구조물을 열처리하여 쇼트키 전극을 형성하는 단계를 포함하는 쇼트키 다이오드의 제조방법을 제공한다.According to another embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming an ohmic electrode including a through hole in a center portion on a semiconductor substrate; Forming a multi-layer structure in which a carbon nanotube layer and a Schottky metal layer are sequentially stacked on the semiconductor substrate exposed in the through hole of the ohmic electrode, the multi-layer structure being spaced apart from the ohmic electrode; And thermally treating the multi-layer structure to form a Schottky electrode.
여기서, 상기 쇼트키 금속층은 팔라듐(Pd)을 포함하는 것이 바람직하다.Here, the Schottky metal layer preferably includes palladium (Pd).
또한, 상기 열처리 공정은 400 내지 600℃의 온도에서 실시되는 것이 바람직하다.Also, it is preferable that the heat treatment is performed at a temperature of 400 to 600 ° C.
기타 본 발명의 구현예들의 구체적인 사항은 이하의 상세한 설명에 포함되어 있다.Other details of the embodiments of the present invention are included in the following detailed description.
본 발명의 제조방법에 의해 쇼트키 다이오드의 장벽 높이를 높임으로써, 저 누설전류 특성을 갖는 쇼트키 다이오드를 제공할 수 있다.By increasing the barrier height of the Schottky diode by the manufacturing method of the present invention, it is possible to provide a Schottky diode having a low leakage current characteristic.
또한, 이러한 저 누설전류 특성을 갖는 쇼트키 다이오드는 전력 밀도, 전력 손실이 적은 스위칭 소자, 역률 개선 회로, 가스 센서 등과 같은 차세대 전력용 반도체 분야에 유용하게 적용될 수 있다.Further, the Schottky diode having such a low leakage current characteristic can be effectively applied to the field of next generation power semiconductor such as a switching device with low power density, low power loss, a power factor improving circuit, a gas sensor and the like.
도 1은 본 발명의 일 구현예에 따른 쇼트키 다이오드의 구조를 개략적으로 나타낸 단면 구조도이다.
도 2는 본 발명의 일 구현예에 따른 쇼트키 다이오드의 제조시 포토리소그래피법을 이용한 오믹 접촉 전극의 형성 공정을 개략적으로 나타낸 공정도이다.
도 3은 본 발명의 일 구현예에 따른 쇼트키 다이오드의 제조시 포토리소그래피법을 이용한 쇼트키 전극 형성용 다층 구조물의 형성 공정을 개략적으로 나타낸 공정도이다.
도 4a는 실시예 1에서 제조된 쇼트키 다이오드의 주사전자현미경(scanning electron microscope, SEM) 평면 사진이다.
도 4b는 비교예 2에서 제조된 쇼트키 다이오드의 주사전자현미경 평면 사진이다.
도 5는 실시예 1에서 제조된 쇼트키 다이오드의 탄소나노튜브층의 주사전자현미경(scanning electron microscope, SEM) 사진이다.
도 6 및 도 7은 실시예 1 및 비교예 1 내지 3에서 제조한 쇼트키 다이오드의 전류-전압 특성을 관찰한 결과를 나타낸 그래프이다.1 is a cross-sectional view schematically showing a structure of a Schottky diode according to an embodiment of the present invention.
FIG. 2 is a process diagram schematically showing a process of forming an ohmic contact electrode by photolithography in manufacturing a Schottky diode according to an embodiment of the present invention. Referring to FIG.
3 is a process diagram schematically showing a process of forming a Schottky electrode-forming multilayer structure by photolithography in the production of a Schottky diode according to an embodiment of the present invention.
FIG. 4A is a scanning electron microscope (SEM) plane photograph of the Schottky diode manufactured in Example 1. FIG.
4B is a scanning electron microscope plane photograph of the Schottky diode manufactured in Comparative Example 2. FIG.
5 is a scanning electron microscope (SEM) photograph of the carbon nanotube layer of the Schottky diode manufactured in Example 1. FIG.
FIGS. 6 and 7 are graphs showing the results of observing current-voltage characteristics of the Schottky diode manufactured in Example 1 and Comparative Examples 1 to 3. FIG.
이하, 본 발명의 구현예를 상세히 설명하기로 한다. 다만, 이는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 청구항의 범주에 의해 정의될 뿐이다.Hereinafter, embodiments of the present invention will be described in detail. However, the present invention is not limited thereto, and the present invention is only defined by the scope of the following claims.
본 발명은 쇼트키 다이오드 및 그 제조방법에 관한 것으로, 보다 상세하게는 탄소나노튜브층 및 쇼트키 금속층을 쇼트키 접합함으로써, 쇼트키 다이오드의 장벽 높이를 높이고 역방향 누설전류를 감소키기 위한 쇼트키 다이오드 및 그 제조방법을 제공한다.The present invention relates to a Schottky diode and a method of manufacturing the Schottky diode. More particularly, the present invention relates to a Schottky diode for increasing the barrier height of a Schottky diode and reducing a reverse leakage current by Schottky junction of a carbon nanotube layer and a Schottky metal layer And a method for producing the same.
즉, 본 발명의 일 구현예에 따른 쇼트키 다이오드는, 반도체 기판, 상기 반도체 기판 위에 위치하여 상기 반도체 기판과 오믹 접촉을 형성하며, 중심부에 관통 홀을 포함하는 오믹 전극, 그리고 상기 오믹 전극의 관통 홀 내로 노출된 반도체 기판 위에 오믹 전극과는 이격되어 위치하며, 상기 반도체 기판과 쇼트키 접촉을 형성하는 쇼트키 전극을 포함하며, 상기 쇼트키 전극은 반도체 기판 위에, 탄소나노튜브층 및 쇼트키 금속층이 순차적으로 적층된 다층 구조를 포함한다.That is, the Schottky diode according to an embodiment of the present invention includes: a semiconductor substrate; an ohmic electrode located on the semiconductor substrate and forming an ohmic contact with the semiconductor substrate, the ohmic electrode including a through hole at the center thereof; And a Schottky electrode located on the semiconductor substrate exposed to the hole and spaced apart from the ohmic electrode and forming a Schottky contact with the semiconductor substrate, wherein the Schottky electrode is formed on the semiconductor substrate, the carbon nanotube layer and the Schottky metal layer Layered structure that is sequentially stacked.
도 1은 본 발명의 일 구현예에 따른 쇼트키 다이오드의 구조를 개략적으로 나타낸 단면 구조도이다. 도 1은 본 발명을 설명하기 위한 일 예일뿐 본 발명이 이에 한정되는 것은 아니다.1 is a cross-sectional view schematically showing a structure of a Schottky diode according to an embodiment of the present invention. FIG. 1 is an illustration for illustrating the present invention, but the present invention is not limited thereto.
본 발명에 따른 쇼트키 다이오드(10)는, 반도체 기판(1); 상기 반도체 기판 위에 위치하며, 중심부에 관통 홀을 갖는 오믹 전극(2); 그리고 상기 오믹 전극의 관통 홀 내로 노출된 반도체 기판 위에 위치하되, 상기 오믹 전극과는 접촉을 형성하지 않도록 오믹 전극과는 이격되어 위치하는 쇼트키 전극(3)을 포함한다.A Schottky diode (10) according to the present invention comprises: a semiconductor substrate (1); An ohmic electrode (2) located on the semiconductor substrate and having a through hole at the center; And a
이때, 상기 반도체 기판(1)으로는 질화물계 반도체를 포함하는 것이 바람직하며, 반절연 또는 고저항의 미도핑 GaN을 포함하는 것이 보다 바람직하다.At this time, the
또한, 상기 오믹 전극(2)은 반도체 기판과 오믹 접촉을 형성할 수 있는 금속이라면 특별한 한정없이 사용할 수 있다. 구체적으로 상기 오믹 전극(2)은 티타늄(Ti), 니켈(Ni), 금(Au) 및 알루미늄(Al)로 이루어진 군에서 선택되는 금속 또는 이들의 합금을 포함할 수 있으며, 바람직하게는 Ti/Al/Ni/Au의 합금을 포함한다. 여기서, 상기 오믹 전극의 두께는 특별히 한정되지는 않으나, 100 내지 200nm인 것이 바람직할 수 있다.The
상기 오믹 전극(2)은 중심부에 관통 홀을 포함하는 사각 링 구조를 갖는다.The
상기 관통 홀은 그 형상이 특별히 한정되지는 않으나, 원형인 것이 바람직할 수 있으며, 또한 상기 사각 링 구조에 있어서 사각형은 정사각형인 것이 바람직할 수 있다. Although the shape of the through-hole is not particularly limited, it may be preferable that the through-hole is circular, and in the rectangular ring structure, it is preferable that the square is square.
상기 오믹 전극(2)의 중심부의 관통 홀을 통해 노출되는 반도체 기판(1) 위에는 쇼트키 전극(3)이 위치한다. The Schottky
본 발명에 따른 쇼트키 다이오드(1)는 다층 구조의 쇼트키 전극(3)을 포함하는 것을 특징으로 한다. 구체적으로 상기 쇼트키 전극(3)은 반도체 기판 위에 위치하며, 쇼트키 전극의 장벽 높이를 증가시키기 위한 탄소나노튜브층(3a), 상기 탄소나노튜브층 위에 위치하는 쇼트키 금속층(3b)을 포함한다.A Schottky diode (1) according to the present invention is characterized by including a Schottky electrode (3) having a multilayer structure. Specifically, the Schottky
이때, 상기 탄소나노튜브층(3a)은 반도체성질을 가지는 단일벽 탄소나노튜브인 것이 바람직하나, 이에 한정되는 것은 아니다. At this time, the
상기 쇼트키 금속층(3b)은 5.12eV 이상의 일함수 금속, 구체적으로는 팔라듐(Pd)을 포함한다.The Schottky
상기 쇼트키 금속층에 포함되는 금속, 특히 Pd는 큰 일함수(5.12eV)를 가져 쇼트키 다이오드의 역방향 누설전류를 현저히 감소시킬 수 있다. 또한, 제조과정 중 400 내지 600℃의 온도에서의 열처리 공정을 통해 금속 계면에서의 비화학양적 결합(nonstoichimetric defect)은 줄이고, 갈륨과 팔라듐의 반응에 의한 표면 형태학(surface morphology)의 변화로 인하여 장벽이 증가함으로써, 쇼트키 다이오드의 역방향 누설전류를 더욱 감소시킬 수 있다. 상기와 같은 쇼트키 금속층(3b)은 0.1 내지 1㎛의 두께로 형성되는 것이 바람직하다.The metal contained in the Schottky metal layer, especially Pd, has a large work function (5.12 eV), which can significantly reduce the reverse leakage current of the Schottky diode. In addition, the nonstoichiometric defect in the metal interface is reduced through the heat treatment process at a temperature of 400 to 600 ° C. during the manufacturing process, and the surface morphology due to the reaction of gallium and palladium changes the barrier It is possible to further reduce the reverse leakage current of the Schottky diode. The Schottky
상기와 같은 구조를 갖는 쇼트키 다이오드는, 반도체 기판 위에, 중심부에 관통 홀을 포함하는 오믹 전극을 형성하는 단계(단계 1); 상기 오믹 전극의 관통 홀 내로 노출된 반도체 기판 위에 오믹 전극과 이격하여, 탄소나노튜브층 및 쇼트키 금속층이 순차적으로 적층된 다층 구조물을 형성하는 단계(단계 2); 그리고 상기 다층 구조물을 열처리하여 쇼트키 전극을 형성하는 단계(단계 3)를 포함하는 제조방법에 의해 제조되는 것을 특징으로 한다.The Schottky diode having the above structure includes the steps of: forming an ohmic electrode including a through hole in a central portion on a semiconductor substrate (Step 1); A step (step 2) of forming a multi-layer structure in which a carbon nanotube layer and a Schottky metal layer are sequentially stacked on the semiconductor substrate exposed in the through hole of the ohmic electrode, the ohmic electrode being spaced apart from the ohmic electrode; And a step of heat treating the multilayer structure to form a Schottky electrode (step 3).
이하 각 단계별로 보다 상세히 설명한다.Each step will be described in more detail below.
단계 1은 반도체 기판 위에 중심부에 관통 홀을 포함하는 오믹 전극을 형성하는 단계이다.
상기 반도체 기판 및 오믹 전극은 앞서 설명한 바와 동일하다.The semiconductor substrate and the ohmic electrode are the same as those described above.
상기 반도체 기판에 대한 오믹 전극 형성 전, 반도체 기판 표면에 존재하는 유기물 또는 무기물 제거를 위한 전처리를 선택적으로 실시할 수 있다. 유기물 또는 무기물 제거 공정은 통상의 방법에 따라 실시할 수 있으며, 일례로 유기물의 경우 아세톤, 이소프로필알코올 등의 유기용매 중에서 초음파처리를 통해 제거할 수 있다. 무기물의 경우 황산 등의 산용액을 이용하여 제거할 수 있으며, 이때 상기 산 용액 중에 과산화수소를 혼합하여 사용할 수도 있다. 또한 산화막이 존재하는 경우에는 BOE(Buffered Oxide Etchant)을 사용하여 제거하는 것이 바람직하다. A pretreatment for removing an organic substance or an inorganic substance existing on the surface of the semiconductor substrate may be selectively performed before the ohmic electrode is formed on the semiconductor substrate. The organic or inorganic material removal process can be performed according to a conventional method. For example, in the case of an organic material, it can be removed by an ultrasonic treatment in an organic solvent such as acetone or isopropyl alcohol. In case of an inorganic substance, it may be removed by using an acid solution such as sulfuric acid, and hydrogen peroxide may be mixed in the acid solution. When an oxide film is present, it is preferable to remove it by using BOE (Buffered Oxide Etchant).
상기 오믹 전극은 포토리소그래피법 등 통상의 전극 형성 방법을 이용하여 중심부에 관통 홀을 포함하도록 패턴화함으로써 제조될 수 있다. The ohmic electrode can be fabricated by patterning to include a through hole in the central portion using a conventional electrode forming method such as a photolithography method.
도 2는 네가티브톤 포토레지스트를 이용하여 포토리소그래피법에 의한 오믹 전극의 형성 공정을 개략적으로 나타낸 공정도이다. 도 2는 본 발명을 설명하기 위한 일례일 뿐 본 발명이 이에 한정되는 것은 아니다.2 is a schematic view showing a process of forming an ohmic electrode by photolithography using a negative tone photoresist. FIG. 2 is only an example for explaining the present invention, and the present invention is not limited thereto.
도 2를 참조하여 설명하면, 상기 오믹 전극(2)은 반도체 기판(1) 위에 포토레지스트를 도포하여 포토레지스트막(11)을 형성하는 단계(S1a), 쇼트키 전극을 형성할 부분이 노출되도록 중심부에 관통 홀에 대응하는 패턴이 형성된 마스크(12)를 상기 포토레지스트막(11) 위에 위치시킨 후 자외선을 조사하여 노광하는 단계(S1b), 노광되지 않은 포토레지스트막 부분을 현상액을 이용하여 제거하여 패턴화된 포토레지스트막을 형성하는 단계(S1c), 상기 패턴화된 포토레지스트막을 포함하는 반도체 기판에 대해 전극 형성용 금속층(13)을 형성하는 단계(S1d), 리프트 오프(lift-off)법을 이용하여 오믹 접촉을 형성하는 부분의 금속층을 제외하고는, 패턴화된 포토레지스트막 및 그 위에 형성된 전극 형성용 금속층을 제거하는 단계(S1e), 그리고 오믹 접촉을 형성하는 부분의 금속층에 대해 열처리를 실시하여 오믹 전극(2)을 형성하는 단계(S1f)에 의해 제조될 수 있다. 2, the
상기 반도체 기판은 앞서 설명한 바와 동일하다.The semiconductor substrate is the same as that described above.
상기 포토레지스트로는 통상 포토리소그래피법을 이용한 패턴 형성에 사용되는 것이라면 특별한 제한없이 사용할 수 있다. 구체적으로는 유기용매의 현상액에 용이하게 용해되는 네가티브톤 포토레지스트를 사용할 수 있다. The photoresist can be used without any particular limitation as long as it is used for forming a pattern using a photolithography method. Specifically, a negative tone photoresist which is easily dissolved in a developing solution of an organic solvent can be used.
상기 전극 형성용 금속층 형성시 금속으로는 오믹 접촉을 형성하여 전극의 역할을 할 수 있는 금속이라면 특별한 한정없이 사용할 수 있다. 구체적으로는 Ti, Ni, Au 및 Al로 이루어진 군에서 선택되는 금속 또는 이들의 합금을 사용할 수 있다. Any metal may be used as long as it is a metal capable of forming an ohmic contact with the metal during the formation of the metal layer for electrode formation to serve as an electrode. Specifically, a metal selected from the group consisting of Ti, Ni, Au, and Al, or an alloy thereof may be used.
상기 금속층은 증착법에 의해 형성될 수 있으며, 복수회의 증착 공정 실시로 다층 구조를 가질 수도 있다. 일례로 전자빔 증착기(E-beam evaporator)를 활용하여 Ti를 증착한 후 열 증착기(Thermal evaporator)를 활용하여 Al을 증착하고, 다시 전자빔 증착기(E-beam evaporator)를 활용하여 Ni 및 Au를 순서대로 증착하여 Ti/Al/Ni/Au 의 다층 구조물을 형성할 수 있다. 이때, 2종 이상의 금속 증착 공정은 동일한 반응 챔버에서 실시하는 것이 바람직하며, 금속 증착 도중 공기 중에 노출되지 않도록 하는 것이 바람직하다. The metal layer may be formed by a vapor deposition method, or may have a multilayer structure by performing a plurality of vapor deposition processes. For example, Ti is deposited using an E-beam evaporator, then Al is deposited using a thermal evaporator, and then Ni and Au are sequentially deposited using an E-beam evaporator To form a multilayered structure of Ti / Al / Ni / Au. At this time, it is preferable that the two or more kinds of metal deposition processes are performed in the same reaction chamber, and it is preferable that they are not exposed to air during metal deposition.
상기 패턴화된 포토레지스트 및 그 위에 형성된 금속 증착막의 제거를 위한 리프트 오프 공정은 상기 패턴화된 포토레지스트를 용해시킬 수 있는 용매, 구체적으로는 아세톤 등의 유기 용매를 사용하여 실시할 수 있다. The lift-off process for removing the patterned photoresist and the metal deposition film formed thereon may be carried out using an organic solvent such as acetone, which is capable of dissolving the patterned photoresist.
이때 상기 패턴화된 포토레지스트의 제거시 사용한 용매를 제거하는 공정을 선택적으로 더 실시하는 것이 바람직하다. 구체적으로는 패턴화된 포토레지스트 제거 후 잔류하는 아세톤은 이소프로필 알코올 등을 사용하여 제거하고, 아세톤 제거에 사용된 이소프로필 알코올은 초순수를 이용하여 린스한 후 질소 등의 불활성 가스를 이용하여 초순수를 블로잉하는 것이 바람직하다.At this time, it is preferable to selectively perform the step of removing the solvent used in removing the patterned photoresist. Specifically, acetone remaining after the removal of the patterned photoresist is removed by using isopropyl alcohol or the like, isopropyl alcohol used for removing acetone is rinsed with ultra pure water, and ultrapure water is removed by using an inert gas such as nitrogen Blowing is preferred.
상기 오믹 접촉 형성을 위한 열처리는 질소 등과 같은 불활성 분위기하에서 750 내지 850℃에서 실시하는 것이 바람직하다. The heat treatment for forming the ohmic contact is preferably performed at 750 to 850 ° C under an inert atmosphere such as nitrogen.
단계 2는 상기 오믹 전극 사이의 반도체 기판 위에, 탄소나노튜브층 및 쇼트키 금속층이 순차적으로 적층된 다층 구조물을 형성하는 단계이다.
상기 탄소나노튜브층 및 쇼트키 금속층은 앞서 설명한 바와 동일하며, 이들 탄소나노튜브층 및 쇼트키 금속층을 포함하는 다층 구조물은 포토리소그래피법을 이용하여 형성할 수 있다.The carbon nanotube layer and the Schottky metal layer are the same as those described above. The multi-layer structure including the carbon nanotube layer and the Schottky metal layer can be formed by photolithography.
도 3은 포토리소그래피법에 의해 쇼트키 전극 형성용 다층 구조물의 제조 공정을 개략적으로 나타낸 공정도이다. 도 3은 본 발명을 설명하기 위한 일 예일 뿐 본 발명이 이에 한정되는 것은 아니다.3 is a schematic view showing a manufacturing process of a multilayer structure for forming a Schottky electrode by photolithography. 3 is an illustration for illustrating the present invention, but the present invention is not limited thereto.
도 3을 참조하여 설명하면, 상기 쇼트키 전극(3)은 상기 오믹 전극(2)이 형성된 반도체 기판(1)에 대해 포토레지스트를 도포하여 포토레지스트막(21)을 형성하는 단계(S2a), 쇼트키 전극 형성용의 다층 구조물을 형성할 부분이 노출되도록 패턴이 형성된 마스크(22)를 상기 포토레지스트막(21) 위에 위치시킨 후 자외선을 조사하여 노광하는 단계(S2b), 노광된 포토레지스트막 부분을 현상액을 이용하여 제거하여 다층 구조물 형성 부분의 반도체 기판이 노출되도록 패턴화된 레지스트막을 형성하는 단계(S2c), 상기 패턴화된 레지스트막을 포함하는 반도체 기판에 대해 탄소나노튜브층 및 쇼트키 금속층을 순차적으로 형성하는 단계(S2d), 그리고 리프트-오프법을 이용하여 다층 구조물 형성부분을 제외하고는, 패턴화된 포토레지스트막 및 그 위에 형성된 탄소나노튜브층 및 쇼트키 금속층을 제거하여 쇼트키 전극용 다층 구조물(3')을 형성하는 단계(S2e)를 포함하는 제조방법으로 제조될 수 있다.3, the
상기 제조공정에서 포토레지스트막을 사용한 패턴화 방법은 앞서 설명한 바와 동일하다. The patterning method using the photoresist film in the above manufacturing process is the same as described above.
상기 다층 구조물(3') 형성시 탄소나노튜브층은 디핑(dipping) 방법을 이용하여 형성할 수 있으며, 쇼트키 금속층은 전자빔 증착, 열증착 등의 통상의 증착법을 이용하여 형성할 수 있다. 이때, 상기 증착 공정은 동일한 반응 챔버에서 진행하는 것이 바람직하며, 금속의 증착 중 공기 중에 노출되지 않도록 하는 것이 바람직하다.The carbon nanotube layer may be formed using a dipping method when forming the multi-layer structure 3 ', and the Schottky metal layer may be formed using a conventional deposition method such as electron beam evaporation or thermal evaporation. At this time, it is preferable that the deposition process is performed in the same reaction chamber, and it is preferable that the deposition process is not exposed to the air during deposition of the metal.
상기 탄소나노튜브층 및 쇼트키 금속층의 형성 후, 패턴화된 포토레지스트막에 대한 제거 공정 및 후속의 용매 제거 공정은 앞서 설명한 바와 동일한 방법으로 실시할 수 있다.After the formation of the carbon nanotube layer and the Schottky metal layer, the step of removing the patterned photoresist film and the step of removing the solvent may be performed in the same manner as described above.
단계 3은 상기 단계 2에서 제조한 다층 구조물을 열처리하여 쇼트키 전극을 형성하는 단계이다.
상기 열처리 공정은 다층 구조물이 형성된 반도체 기판을 질소 등의 불활성 분위기하에서 400 내지 600℃에서 실시하는 것이 바람직하다. 상기 열처리 공정에 의해 금속 계면에서의 비화학양적 결합(nonstoichimetric defect)은 줄이고, 갈륨과 팔라듐의 반응에 의한 표면 형태학(surface morphology)의 변화로 인하여 장벽이 증가함으로써, 쇼트키 다이오드의 역방향 누설전류를 더욱 감소시킬 수 있다. In the heat treatment process, it is preferable that the semiconductor substrate having the multi-layer structure formed thereon is performed at 400 to 600 ° C under an inert atmosphere such as nitrogen. The heat treatment process reduces the nonstoichiometric defect at the metal interface and increases the barrier due to the change of the surface morphology due to the reaction of gallium and palladium so that the reverse leakage current of the Schottky diode is increased Can be further reduced.
상기와 같은 제조방법에 의해 제조된 쇼트키 다이오드는 쇼트키 전극내 쇼트키 금속으로서 일함수가 큰 Pd과 탄소나노튜브를 포함하고, 이에 대한 고온 열처리를 통해 장벽의 높이를 향상시킴으로써 현저히 감소된 역방향 누설전류를 나타낼 수 있다.
The Schottky diode manufactured by the above-described manufacturing method includes Pd and CNTs having a large work function as a Schottky metal in the Schottky electrode, and improves the height of the barrier through the high-temperature heat treatment for the Schottky diode, It can indicate leakage current.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
Hereinafter, embodiments of the present invention will be described in detail so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.
실시예Example 1 One
하기와 같은 특성을 갖는 미도핑된 GaN을 반도체 웨이퍼로서 준비하였다.Undoped GaN having the following characteristics was prepared as a semiconductor wafer.
두께 (Thickness): 4.5㎛ Thickness: 4.5 탆
운송자 밀도 (Carrier concentration): 3.1×1016/cm3 Carrier concentration: 3.1 × 10 16 / cm 3
이동도 (carrier mobility): 297cm2/VsCarrier mobility: 297 cm 2 / Vs
면저항 (sheet resistance): 1499Ω/□Sheet resistance: 1499 Ω / □
먼저, 반도체 웨이퍼 표면의 유기물을 제거하기 위하여 아세톤(acetone)에 5분, 이소프로필알코올(isopropyl alcohol, IPA)에 5분간 초음파(ultra-sonic) 하에서 샘플을 세척한 후, 흐르는 초순수(deionized water)로 5분간 린스(rinse)하였다. 이후 초순수는 질소를 사용하여 블로잉하였다. 다음으로 반도체 웨이퍼 표면의 무기물을 제거하기 위하여 H2SO4과 H2O2 를 1:1 비율로 혼합하여 만든 산 용액에 5분간 담궈 샘플을 세척한 후, 흐르는 초순수에 5분간 린스하고, 초순수는 질소를 사용하여 블로잉하였다. 이후 반도체 웨이퍼 표면의 산화막 제거를 위해 BOE(Buffered Oxide Etchant) 용액에 5분간 담근 후 마찬가지로 흐르는 초순수로 린스하고, 질소로 블로잉하여 반도체 웨이퍼를 준비하였다. First, in order to remove organic substances on the surface of a semiconductor wafer, the sample was washed with acetone for 5 minutes in isopropyl alcohol (IPA) for 5 minutes under ultra-sonic condition, Rinse for 5 minutes. Ultrapure water was then blown using nitrogen. Next, in order to remove the inorganic substances on the surface of the semiconductor wafer, the sample was washed by immersing in an acid solution prepared by mixing H 2 SO 4 and H 2 O 2 in a ratio of 1: 1 for 5 minutes, rinsing the flowing ultrapure water for 5 minutes, Was blown with nitrogen. Thereafter, the wafer was immersed in BOE (Buffered Oxide Etchant) solution for 5 minutes to remove the oxide film on the surface of the semiconductor wafer, rinsed with ultra pure water flowing in the same manner, and blown with nitrogen to prepare a semiconductor wafer.
상기 반도체 웨이퍼 상에 네가티브톤 포토레지스트를 도포하여 포토레지스트막을 형성하고, 상기 포토레지스트 막 위에 오믹 금속을 증착시킬 부분을 노출시킬 수 있도록 소정의 패턴이 형성된 마스트를 위치시킨 후 자외선을 조사하여 노광하고, 노광되지 않은 부분을 현상액을 사용하여 제거하였다. 현상 결과로 패턴화된 포토레지스트막 위에 전자빔 증착기(E-beam evaporator)를 활용하여 Ti를 증착한 후 열 증착기(Thermal evaporator)를 활용하여 Al을 증착, 전자빔 증착기(E-beam evaporator)를 활용하여 Ni 및 Au를 순서대로 증착하여 Ti/Al/Ni/Au(30/70/30/70nm)의 금속 증착 다층 구조물을 형성하였다. 이때 금속의 증착은 동일한 반응 챔버에서 진행하였으며, 금속의 증착 도중 공기중에 노출되지 않도록 하였다. 증착 결과로 형성된 금속 증착 다층 구조물에 대해 아세톤(acetone)을 사용하여 오믹 접촉을 형성하는 부분을 제외한 부분을 모두 제거하였다. 이후 이소프로필알코올(IPA) 용액으로 아세톤을 제거하였으며, 초순수로 샘플을 린스한 후 초순수를 질소를 활용하여 블로잉하였다. 상기 금속 증착 다층 구조물에 대해 급속 열처리 시스템(RTA: rapid thermal annealing)을 이용하여 질소 분위기에서 850℃로 1분간 열처리를 실시하여 오믹 접촉을 형성하여, 중심부에 관통 홀이 형성된 사각형 링 구조의 오믹 전극을 형성하였다.A negative tone photoresist is coated on the semiconductor wafer to form a photoresist film, and a mast having a predetermined pattern formed thereon is exposed to expose a portion to be deposited with the ohmic metal on the photoresist film, followed by exposure to ultraviolet light , And the unexposed portions were removed using a developing solution. As a result of the development, Ti was deposited on the patterned photoresist film using an E-beam evaporator, followed by evaporation of Al using a thermal evaporator and using an E-beam evaporator Ni and Au were sequentially deposited to form a metal deposition multilayered structure of Ti / Al / Ni / Au (30/70/30 / 70nm). At this time, the deposition of the metal proceeded in the same reaction chamber, and was not exposed to the air during the deposition of the metal. The metal deposition multilayer structure formed by the deposition was removed with acetone except for the part forming the ohmic contact. Thereafter, the acetone was removed by isopropyl alcohol (IPA) solution, the sample was rinsed with ultra pure water, and ultrapure water was blown using nitrogen. The metal deposition multilayer structure was subjected to heat treatment at 850 ° C for 1 minute in a nitrogen atmosphere using rapid thermal annealing (RTA) to form ohmic contacts, thereby forming ohmic contacts having a square ring structure with through holes at the center thereof .
상기 오믹 전극이 형성된 반도체 웨이퍼에 대해 네가티브톤 포토레지스트를 도포하여 포토레지스트막을 형성하고, 쇼트키 전극이 형성될 부분이 노출되도록 하는 패턴을 가진 마스크를 상기 포토레지스트막 위에 위치시킨 후 자외선을 조사하여 노광하였다. 현상액을 이용하여 노광된 부분의 포토레지스트막을 제거하였다.A photoresist film is formed by applying a negative tone photoresist to the semiconductor wafer on which the ohmic electrode is formed and a mask having a pattern for exposing a portion where the Schottky electrode is to be formed is placed on the photoresist film, Lt; / RTI > The photoresist film of the exposed portion was removed using a developing solution.
쇼트키 전극 형성 부분의 반도체 웨이퍼가 노출되도록 패턴화된 포토레지스트막을 갖는 반도체 웨이퍼에 대해 상온에서 CNT 용액에 3분 동안 디핑(dipping)한 후, DI로 1분 동안 린스하고, 질소로 건조하는 과정을 15회 반복 실시하여 탄소나노튜브를 80nm의 두께로 디핑하여 탄소나노튜브층을 형성하고, 이어 전자빔 증착기를 이용하여 상기 탄소나노튜브층 위에 Pd을 200nm의 두께로 증착하여 쇼트키 금속층을 형성하였다. 상기 일련의 금속 증착 공정은 동일한 챔버에서 진행하였으며, 금속의 증착 도중 공기 중에 노출되지 않도록 하였다. 쇼트키 접촉을 형성하는 부분을 제외한 불필요하게 금속층이 형성된 부분들에 대해 아세톤을 사용하여 제거하고, 이어 IPA 용액으로 아세톤을 제거하고, 초순수로 린스하였다. 초순수는 질소를 활용하여 블로잉하였다. 또한, 상기 쇼트키 금속층 하단이 아닌 다른 곳에 형성되어 있는 잔여 CNT를 제거하기 위하여, 산소 플라즈마 에칭 공정(O2 plasma etching)을 실시하였다.A semiconductor wafer having a photoresist film patterned so as to expose a semiconductor wafer in a Schottky electrode forming portion is dipped in a CNT solution at room temperature for 3 minutes, rinsed for 1 minute in DI, and dried with nitrogen Was repeated 15 times to form a carbon nanotube layer by dipping the carbon nanotubes to a thickness of 80 nm and then Pd was deposited to a thickness of 200 nm on the carbon nanotube layer using an electron beam evaporator to form a Schottky metal layer . The series of metal deposition processes proceeded in the same chamber and were not exposed to air during metal deposition. Unnecessary portions of the metal layer except for the portion forming the Schottky contact were removed using acetone, then acetone was removed with IPA solution, and rinsed with ultrapure water. Ultrapure water was blown using nitrogen. An oxygen plasma etching process (O 2 plasma etching) was performed to remove remaining CNTs formed at a location other than the bottom of the Schottky metal layer.
이후, 상기 탄소나노튜브층 및 쇼트키 금속층을 포함하는 다층 구조물이 형성된 반도체 웨이퍼에 대해 RTA(Rapid Thermal Annealing) 시스템을 활용하여 500℃에서 60초 동안 열처리하여 쇼트키 다이오드를 제조하였다.
Then, the semiconductor wafer having the multi-layered structure including the carbon nanotube layer and the Schottky metal layer formed thereon was heat-treated at 500 ° C for 60 seconds by using a RTA (Rapid Thermal Annealing) system to produce a Schottky diode.
비교예Comparative Example 1 One
상기 실시예 1에서 탄소나노튜브층 및 쇼트키 금속층을 포함하는 다층 구조물에 대한 열처리 공정을 실시하지 않은 것을 제외하고는, 실시예 1과 동일한 과정을 통하여 쇼트키 다이오드를 제조하였다.
The Schottky diode was fabricated in the same manner as in Example 1, except that the heat treatment process was not performed on the multi-layered structure including the carbon nanotube layer and the Schottky metal layer.
비교예Comparative Example 2 2
상기 실시예 1에서 탄소나노튜브층을 형성하지 않고, 전자빔 증착기를 이용하여 Pd를 200nm의 두께로 증착하여 쇼트키 전극을 형성하는 것을 제외하고는, 실시예 1과 동일한 과정을 통하여 쇼트키 다이오드를 제조하였다.
A Schottky diode was fabricated in the same manner as in Example 1, except that the carbon nanotube layer was not formed in Example 1, and Pd was deposited to a thickness of 200 nm using an electron beam evaporator to form a Schottky electrode. .
비교예Comparative Example 3 3
상기 실시예 1에서 탄소나노튜브층을 형성하지 않고, 전자빔 증착기를 이용하여 Pd를 200nm의 두께로 증착하여 쇼트키 전극을 형성하고, 쇼트키 전극이 형성된 반도체 웨이퍼에 대해 열처리를 실시하지 않는 것을 제외하고는, 실시예 1과 동일한 과정을 통하여 쇼트키 다이오드를 제조하였다.
Except that a Schottky electrode was formed by depositing Pd to a thickness of 200 nm by using an electron beam evaporator without forming a carbon nanotube layer in Example 1 and the semiconductor wafer on which a Schottky electrode was formed was not subjected to heat treatment , A Schottky diode was fabricated through the same procedure as in Example 1.
시험예Test Example 1 One
본 발명에 따른 쇼트키 다이오드의 특성 평가를 위하여 상기 실시예 1 및 비교예 1 내지 3에서 각각 제조된 쇼트키 다이오드에 대해 역방향 전류-전압 곡선을 측정하였다. 그 결과는 도 6 및 7에 각각 나타내었다.In order to evaluate the characteristics of the Schottky diode according to the present invention, the reverse current-voltage curves were measured for the Schottky diodes manufactured in Example 1 and Comparative Examples 1 to 3, respectively. The results are shown in Figs. 6 and 7, respectively.
도 6 및 도 7은 실시예 1 및 비교예 1 내지 3에서 제조한 쇼트키 다이오드의 전류-전압 특성을 관찰한 결과를 나타낸 그래프이다. 도 6과 도 7은 같은 그래프를 y축의 type에 따라 다르게 표현한 것으로, 도 6은 log로 표현하여 역방향과 순방향의 전류를 확인하고, 도 7은 linear로 표현하여 주로 순방향의 전류를 확인한 것이다.FIGS. 6 and 7 are graphs showing the results of observing current-voltage characteristics of the Schottky diode manufactured in Example 1 and Comparative Examples 1 to 3. FIG. FIGS. 6 and 7 show different graphs according to the type of the y-axis. FIGS. 6 and 7 show the currents in the reverse and forward directions by log, and FIG.
도 6 및 7에 나타난 바와 같이, 탄소나노튜브층 및 쇼트키 금속층을 포함하는 쇼트키 전극을 활용한 비교예 1의 역방향 전류 전압 특성은 쇼트키 금속층만을 포함하는 쇼트키 전극으로 활용한 비교예 3의 역방향 전류-전압 특성에 비하여 현저히 개선된 것을 알 수 있었다. 또한, 비교예 1 및 3의 금속 구조에 대해 추가로 각각 열처리를 실시한 실시예 1 및 비교예 2는 열처리를 실시하지 않은 비교예 1 및 3에 비해 현저히 개선된 역방향 전류-전압 특성을 나타내었다. 이는 열처리 공정에 의해 금속 계면에서의 비화학양적 결합(nonstoichimetric defect)은 줄이고, 갈륨과 팔라듐의 반응에 의한 표면 형태학(surface morphology)의 변화로 인하여 장벽이 증가하기 때문이다.As shown in FIGS. 6 and 7, the reverse current voltage characteristic of Comparative Example 1 using a Schottky electrode including a carbon nanotube layer and a Schottky metal layer was similar to Comparative Example 3 using a Schottky electrode containing only a Schottky metal layer Which is significantly improved as compared with the reverse current-voltage characteristic of the transistor. In addition, Example 1 and Comparative Example 2, in which the heat treatment was further performed on the metal structures of Comparative Examples 1 and 3, respectively, exhibited significantly improved reverse current-voltage characteristics compared to Comparative Examples 1 and 3 without heat treatment. This is because heat treatment reduces the nonstoichiometric defect in the metal interface and increases the barrier due to the change in surface morphology due to the reaction of gallium and palladium.
따라서, 쇼트키 전극의 구조에 대해 추가로 열처리를 실시하는 경우, 열처리를 실시하지 않은 경우에 비해 장벽 높이가 증가하여 누설전류가 현저히 감소되었으며, 탄소나노튜브층을 포함하는 쇼트키 전극은 탄소나노튜브층을 포함하지 않은 쇼트키 전극에 비해 누설전류가 감소되는 것을 알 수 있다.
Therefore, when the structure of the Schottky electrode is further heat-treated, the leakage current is remarkably reduced due to an increase in the barrier height compared with the case where the heat treatment is not performed, and the Schottky electrode including the carbon nanotube layer It can be seen that the leakage current is reduced as compared with the Schottky electrode not including the tube layer.
시험예Test Example 2 2
본 발명에 따른 쇼트키 다이오드의 특성 평가를 위하여 상기 실시예 1 및 비교예 1 내지 3에서 각각 제조된 쇼트키 다이오드에 대해 이상계수(ideality factor, n) 및 장벽 높이(barrier height, φ)를 계산하였다. 이때, 도 6 및 7의 그래프와 하기 식을 이용하여 n, φ를 각각 계산하였으며, 그 결과는 하기 표 1에 나타내었다.For evaluating the characteristics of the Schottky diode according to the present invention, the ideality factor (n) and the barrier height (phi) are calculated for the Schottky diodes manufactured in Example 1 and Comparative Examples 1 to 3, respectively Respectively. At this time, n and phi were calculated using the graphs of Figs. 6 and 7 and the following equation, respectively, and the results are shown in Table 1 below.
[식 1][Formula 1]
[식 2][Formula 2]
(상기 식 1 및 2에서, I : 다이오드 전류 (diode current), I0 : 역방향 포화전류 (reverse bias saturation current), V : 다이오드 인가전압 (voltage across the diode), n : 이상계수 (ideality factor), k : 볼쯔만 상수 (Boltzmann constant), T : p-n 접합 절대 온도 (absolute temperature of the pn junction), e : 기본전하 (elementary charge)이다.)(In the
여기서, 상기 n은 다이오드의 이상계수로 이상적인 다이오드의 경우 1을 가지게 된다. 탄소나노튜브층 및 쇼트키 금속층을 포함하는 쇼트키 전극에 대해 추가로 열처리를 실시한 실시예 1의 경우, 추가로 열처리를 실시하지 않은 비교예 1의 경우에 비해 장벽 높이 0.2eV가 상승하여 역방향 누설전류가 10-9A에서 10-13A로 현저히 감소되었음을 확인하였다. 또한, 탄소나노튜브층 및 쇼트키 금속층을 포함하는 쇼트키 전극에 대해 추가로 열처리를 실시한 실시예 1의 경우, n 값이 가장 1에 가까운 것으로 나타나 이상적인 다이오드임을 알 수 있었다.
Here, n is an ideal coefficient of the diode, and has 1 in the case of an ideal diode. In the case of Example 1 in which the Schottky electrode including the carbon nanotube layer and the Schottky metal layer was further subjected to the heat treatment, the barrier height was increased by 0.2 eV as compared with the case of Comparative Example 1 in which the heat treatment was not performed further, It was confirmed that the current was significantly reduced from 10 -9 A to 10 -13 A. Also, in the case of Example 1 in which the Schottky electrode including the carbon nanotube layer and the Schottky metal layer was further heat-treated, it was found that the value of n was closest to 1, indicating that this is an ideal diode.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.
1 : 반도체 기판 2 : 오믹 전극
3, 3': 쇼트키전극 3a : 탄소나노튜브층
3b : 쇼트키 금속층 10 : 쇼트키 다이오드
11, 21 : 포토레지스트막 12, 21 : 마스크
13 : 금속층1: semiconductor substrate 2: ohmic electrode
3, 3 ':
3b: Schottky metal layer 10: Schottky diode
11, 21:
13: metal layer
Claims (8)
상기 반도체 기판 위에 위치하여 상기 반도체 기판과 오믹 접촉을 형성하며, 중심부에 관통 홀을 포함하는 오믹 전극, 그리고
상기 오믹 전극의 관통 홀 내로 노출된 상기 반도체 기판 위에 상기 오믹 전극과는 이격되어 위치하며, 상기 반도체 기판과 쇼트키 접촉을 형성하는 쇼트키 전극을 포함하며,
상기 쇼트키 전극은 상기 반도체 기판 위에, 탄소나노튜브층 및 팔라듐(Pd)을 포함하는 쇼트키 금속층이 순차적으로 적층된 다층 구조이며,
상기 다층 구조의 상기 쇼트키 전극은 400 내지 600℃의 온도에서 열처리된 것인 쇼트키 다이오드.A semiconductor substrate including a gallium nitride (GaN) semiconductor,
An ohmic electrode located on the semiconductor substrate and forming an ohmic contact with the semiconductor substrate, the ohmic electrode including a through hole at the center thereof,
And a Schottky electrode located on the semiconductor substrate exposed in the through hole of the ohmic electrode and spaced apart from the ohmic electrode and forming a Schottky contact with the semiconductor substrate,
Wherein the Schottky electrode is a multilayer structure in which a carbon nanotube layer and a Schottky metal layer including palladium (Pd) are sequentially stacked on the semiconductor substrate,
Wherein the Schottky electrode of the multi-layer structure is heat treated at a temperature of 400 to 600 占 폚.
상기 탄소나노튜브층은 반도체성질을 가지는 단일벽 탄소나노튜브로 이루어진 것인 쇼트키 다이오드.The method according to claim 1,
Wherein the carbon nanotube layer is made of a single-walled carbon nanotube having a semiconductor property.
상기 쇼트키 금속층은 0.1 내지 1㎛의 두께를 갖는 것인 쇼트키 다이오드.The method according to claim 1,
Wherein the Schottky metal layer has a thickness of 0.1 to 1 占 퐉.
상기 오믹 전극의 관통 홀 내로 노출된 상기 반도체 기판 위에 상기 오믹 전극과 이격하여, 탄소나노튜브층 및 팔라듐(Pd)을 포함하는 쇼트키 금속층이 순차적으로 적층된 다층 구조물을 형성하는 단계; 및
상기 다층 구조물을 400 내지 600℃의 온도에서 열처리하여 쇼트키 전극을 형성하는 단계
를 포함하는 쇼트키 다이오드의 제조방법.Forming an ohmic electrode including a through hole in a central portion on a semiconductor substrate including a gallium nitride (GaN) semiconductor;
Forming a multi-layer structure in which a Schottky metal layer including a carbon nanotube layer and palladium (Pd) are sequentially deposited on the semiconductor substrate exposed in the through hole of the ohmic electrode, the ohmic electrode being spaced apart from the ohmic electrode; And
Forming a Schottky electrode by heat-treating the multi-layer structure at a temperature of 400 to 600 ° C
And a second electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150032458A KR101710670B1 (en) | 2015-03-09 | 2015-03-09 | Schottky diode and method for preparing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150032458A KR101710670B1 (en) | 2015-03-09 | 2015-03-09 | Schottky diode and method for preparing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160108959A KR20160108959A (en) | 2016-09-21 |
| KR101710670B1 true KR101710670B1 (en) | 2017-02-28 |
Family
ID=57080604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150032458A KR101710670B1 (en) | 2015-03-09 | 2015-03-09 | Schottky diode and method for preparing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101710670B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101450263B1 (en) * | 2013-07-15 | 2014-10-22 | 전북대학교산학협력단 | Schottky diode and method for preparing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120124101A (en) | 2011-05-03 | 2012-11-13 | 삼성전자주식회사 | Nitride based heterostructure field effect transistor having high efficiency |
-
2015
- 2015-03-09 KR KR1020150032458A patent/KR101710670B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101450263B1 (en) * | 2013-07-15 | 2014-10-22 | 전북대학교산학협력단 | Schottky diode and method for preparing the same |
Non-Patent Citations (1)
| Title |
|---|
| Ashkan Behnam 외 9인, "Metal-semiconductor-metal photodetectors based on single-walled carbon nanotube film-GaAs Schottky contacts", Journal of Applied Physics, Vol. 103, 114315 (2008) 1부 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160108959A (en) | 2016-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5531959B2 (en) | Schottky barrier diode and method for manufacturing Schottky barrier diode | |
| US6169297B1 (en) | Metal thin film with ohmic contact for light emit diodes | |
| JP2000195818A (en) | Semiconductor ohmic contact and manufacture thereof | |
| JP2008130949A (en) | Semiconductor device and method of manufacturing the same | |
| JP5369581B2 (en) | Back electrode for semiconductor device, semiconductor device, and method for manufacturing back electrode for semiconductor device | |
| CN110828557A (en) | P-GaN ohmic contact electrode and preparation method and application thereof | |
| JP2009032803A (en) | Field effect transistor and its manufacturing method | |
| US7148149B2 (en) | Method for fabricating nitride-based compound semiconductor element | |
| JP2008078332A (en) | Manufacturing method of p-type group iii nitride semiconductor and manufacturing method of electrode for p-type group iii nitride semiconductor | |
| CN110797399A (en) | P-GaN ohmic contact electrode with low specific contact resistivity and preparation method and application thereof | |
| CN107275219B (en) | Manufacturing method of graphene device | |
| KR101450263B1 (en) | Schottky diode and method for preparing the same | |
| KR101710670B1 (en) | Schottky diode and method for preparing the same | |
| KR980011940A (en) | Ohmic Electrodes and their Machining Methods | |
| WO2023103536A1 (en) | Enhanced gan hemt radio frequency device, and manufacturing method therefor | |
| WO2021189658A1 (en) | Method for preparing electrodes of semiconductor device and semiconductor ohmic contact structure | |
| JP3905423B2 (en) | III-Nitrogen Semiconductor Device Manufacturing Method | |
| CN111681964A (en) | Preparation method of device based on two-dimensional material | |
| JP2011146639A (en) | Group iii nitride-based semiconductor element | |
| JP2010245109A (en) | Group iii nitride based semiconductor element, and method of producing electrode | |
| CN107104046B (en) | Preparation method of gallium nitride Schottky diode | |
| KR101317106B1 (en) | Method for manufacturing ohmic contact and ohmic contact manufactured by the same | |
| WO2022141353A1 (en) | Back-gate transistor and preparation method therefor | |
| CN116435417B (en) | Gallium nitride device with grid self-luminous function and preparation method | |
| KR101372352B1 (en) | Method for manufacturing p-gan ohmic electrode and p-gan ohmic electrode manufactured by the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |