KR101709821B1 - 전자 디바이스 내의 제 1 카운터를 업데이트하는 방법 및 전자 디바이스 - Google Patents

전자 디바이스 내의 제 1 카운터를 업데이트하는 방법 및 전자 디바이스 Download PDF

Info

Publication number
KR101709821B1
KR101709821B1 KR1020127013417A KR20127013417A KR101709821B1 KR 101709821 B1 KR101709821 B1 KR 101709821B1 KR 1020127013417 A KR1020127013417 A KR 1020127013417A KR 20127013417 A KR20127013417 A KR 20127013417A KR 101709821 B1 KR101709821 B1 KR 101709821B1
Authority
KR
South Korea
Prior art keywords
period
counter
oscillator
during
value
Prior art date
Application number
KR1020127013417A
Other languages
English (en)
Other versions
KR20120112413A (ko
Inventor
앤드류 엘리스
Original Assignee
에스티 에릭슨 에스에이 엔 리퀴데이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티 에릭슨 에스에이 엔 리퀴데이션 filed Critical 에스티 에릭슨 에스에이 엔 리퀴데이션
Publication of KR20120112413A publication Critical patent/KR20120112413A/ko
Application granted granted Critical
Publication of KR101709821B1 publication Critical patent/KR101709821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

배터리 전원식 디바이스가 배터리가 짧은 기간 동안 제거될 때 클럭값을 유지하는 것이 가능하다. 제 1 기간 중에, 배터리가 디바이스 내에 있는 동안, 제 1 발진기로부터 도출된 클럭 펄스는 클럭값을 표현하는 제 1 카운터 내에서 제 1 레이트로 카운트된다. 제 1 기간에 후속하는 제 2 기간 중에, 배터리가 제거되어 있는 동안, 제 1 카운터의 값은 제 1 발진기로부터 도출된 임의의 클럭 펄스에 독립적으로 유지되고, 제 2 저전력 발진기로부터 도출된 클럭 펄스는 제 2 카운터에서 카운트된다. 제 2 기간에 후속하는 복원 기간 중에, 제 2 발진기로부터 도출된 클럭 펄스는 제 2 카운터에서 재차 카운트되고, 제 1 발진기로부터 도출된 클럭 펄스는 제 2 기간 중에 제 2 카운터에서 카운트된 펄스의 수에 기초하여 결정된다.

Description

전자 디바이스 내의 제 1 카운터를 업데이트하는 방법 및 전자 디바이스{CLOC RECOVERY IN A BATTERY POWERED DEVICE}
본 발명은 배터리 전원식 디바이스의 클럭 복원에 관한 것으로서, 특히 배터리가 디바이스로부터 제거되는 경우에 시각 카운트를 복원하기 위한 방법에 관한 것이다.
무선 통신 디바이스 내에 배터리 백업 회로를 제공하는 것이 US-6,603,365호로부터 공지되어 있다. 발진기는 배터리에 의해 전력 공급되고, 카운터는 배터리에 의해 생성된 펄스를 카운트한다. 배터리가 교체될 때에, 캐패시터와 같은 백업 에너지 저장 디바이스가 카운터에 전력을 제공하여 저장된 시각이 세이브될 수 있게 된다.
그러나, 이는 배터리가 제거되는 동안 전력이 발진기에 공급되지 않고 따라서 이 기간 동안의 시각이 카운트되지 않는 단점을 갖는다.
US-6,124,764호는 슬립(sleep) 기간 동안 낮은 전력으로 동작 가능한 제 2 발진기를 갖는 디바이스를 개시하고 있다. 저전력 발진기는 웨이크업(wake-up) 기간 동안 디바이스의 메인 발진기에 대해 캘리브레이션(calibration)된다.
본 발명의 제 1 실시예에 따르면, 전자 디바이스 내의 제 1 카운터 - 제 1 카운터의 값은 시각을 표현함 - 를 업데이트하는 방법에 있어서,
제 1 기간 동안, 제 1 발진기로부터 도출된 클럭 펄스를 제 1 카운터에서 제 1 레이트로 카운트하는 단계와,
제 1 기간 후의 제 2 기간 동안, 제 2 기간 중에 제 1 발진기로부터 도출된 클럭 펄스와는 독립적으로 제 1 카운터의 값을 유지하는 단계와,
제 2 기간 동안, 제 2 발진기로부터 도출된 클럭 펄스를 제 2 카운터에서 카운트하는 단계와,
제 2 기간 후의 복원 기간 동안, 제 2 발진기로부터 도출된 클럭 펄스를 제 2 카운터에서 카운트하는 단계와,
복원 기간 동안, 제 1 발진기로부터 도출된 클럭 펄스를 제 1 카운터에서 제 1 레이트보다 높은 제 2 레이트로 카운트하는 단계 - 복원 기간의 지속기간은 제 2 기간 동안 제 2 카운터에서 카운트된 펄스의 수에 기초하여 결정됨 - 를 포함하는 방법이 제공된다.
본 발명의 제 2 실시예에 따르면,
클럭 펄스를 생성하기 위한 제 1 발진기와,
제 1 카운터 - 제 1 카운터의 값은 시각을 표현함 - 와,
클럭 펄스를 생성하기 위한 제 2 발진기와,
제 2 카운터를 포함하고,
제 1 카운터는 제 1 발진기에 접속되어, 제 1 기간 동안 제 1 발진기로부터 도출된 클럭 펄스가 제 1 레이트에서 제 1 카운터에서 카운트되고, 제 1 기간 후의 제 2 기간 동안, 제 1 카운터의 값이 제 1 발진기로부터 도출된 클럭 펄스와는 독립적으로 유지되도록 하고,
제 2 카운터는 제 2 발진기에 접속되어, 제 2 기간 동안 제 2 발진기로부터 도출된 클럭 펄스가 제 2 카운터에서 카운트되고, 제 2 기간 후의 복원 기간 동안, 제 2 발진기로부터 도출된 클럭 펄스가 제 2 카운터에서 카운트되도록 하며,
제 1 카운터는 제 1 발진기에 또한 접속되어, 복원 기간 동안 제 1 발진기로부터 도출된 클럭 펄스가 제 1 레이트보다 높은 제 2 레이트로 제 1 카운터에서 카운트되고, 복원 기간의 지속기간은 제 2 기간 동안 제 2 카운터에서 카운트된 펄스의 수에 기초하여 결정되도록 하는 전자 디바이스가 제공된다.
따라서, 제 2 발진기는 제 1 발진기에 대해 효과적으로 캘리브레이션되고, 그 결과 제 2 발진기의 특성을 양호하게 파악할 수 없더라도 복원 기간이 정확하게 제어될 수 있다.
이러한 것은 복원 기간의 주기가 제 2 발진기로부터 도출된 클럭 펄스의 주파수를 알 필요없이 제 2 기간의 주기에 정합될 수 있다는 장점을 갖는다.
도 1은 본 발명의 실시예에 따른 시스템의 개략 블록 다이어그램.
도 2는 제 1 타이밍 복원 회로를 도시하는 회로 다이어그램.
도 3은 제 1 타이밍 복원 회로의 동작의 방법을 도시하는 흐름도.
도 4는 도 2의 회로의 동작 중에 생성된 신호를 도시하는 타이밍 다이어그램.
도 5는 제 2 타이밍 복원 회로를 도시하는 회로 다이어그램.
도 6은 도 5의 회로의 동작 중에 생성된 신호를 도시하는 타이밍 다이어그램.
도 7은 제 3 타이밍 복원 회로를 도시하는 회로 다이어그램.
도 8은 제 3 타이밍 복원 회로의 동작의 방법을 도시하는 흐름도.
도 9는 도 7의 회로의 동작 중에 생성된 신호를 도시하는 타이밍 다이어그램.
도 10은 제 4 타이밍 복원 회로를 도시하는 회로 다이어그램.
도 11은 도 10의 회로의 동작 중에 생성된 신호를 도시하는 타이밍 다이어그램.
도 1은 본 발명의 실시예에 따른 무선 통신 디바이스(10)의 부분을 도시한다. 무선 통신 디바이스(10)는 배터리(12)에 의해 전력 공급되는 것으로, 대체로 통상적이므로 본 발명의 이해를 위해 필요한 경우에만 설명하도록 한다. 구체적으로, 도 1은 예를 들어 배터리 자체의 교체를 위해 또는 배터리(12)에 의해 물리적으로 커버되는 SIM 카드의 교체를 위해 배터리(12)가 짧은 기간 동안 디바이스(10)로부터 제거되는 기간 동안을 포함하는 시각을 카운트하기 위해 사용되는 클럭 복원 회로(14)를 상세히 도시한다.
따라서, 클럭 복원 회로(14)는 무선 주파수 통신을 위해 특정 주파수에서 신호를 생성하는 데에도 사용될 수 있는 메인 발진기(16)를 포함한다. 그러나, 본 명세서에서, 메인 발진기(16)의 용도는 알려진 주파수에서 펄스를 생성하는 것이다. 이들 펄스는 메인 발진기(16)로부터 펄스를 카운트하는 메인 발진기 펄스 카운터(18)에 공급된다. 카운트된 펄스의 수는 시각의 표지로서 사용되고, 이는 알람과 같은 디바이스(10) 상에서 실행하는 다양한 애플리케이션에 의해 사용될 수 있다.
배터리가 짧은 기간 동안 디바이스(10)로부터 제거될 때, 시각을 유지할 필요가 있다. 따라서, 배터리(12)가 존재할 때, 에너지가 전하 저장부(20)에 저장된다. 메인 발진기(16)의 전력 소비는 전하 저장부(20)만으로는 만족될 수 없다. 따라서, 배터리가 짧은 기간 동안 디바이스(10)로부터 제거되면, 메인 발진기(16)로 보낼 전력을 잃게된다. 배터리(12)가 디바이스(10)로부터 제거되면, 이는 제어 블록(22)에 의해 검출되어, 전하 저장부(20)로부터의 에너지가 저전력(및 비교적 저정밀도) 2차 발진기(24)에 전력을 공급하는 데 사용될 수 있게 한다. 2차 발진기(24)에 의해 생성된 펄스는 2차 발진기 펄스 카운터(26)에 의해 카운트된다.
배터리(12)가 재삽입되면, 전력이 메인 발진기(16)에 다시 공급된다. 이 때, 2차 발진기(24)에 의해 생성된 펄스의 카운트가 감소된다. 2차 발진기(24)의 주파수를 매우 정확히 알 수는 없지만, 배터리가 제거된 기간과 배터리가 재삽입된 직후의 기간 사이에는 이 주파수가 일정한 것으로 가정될 수 있다. 따라서, 복원 기간이 생성되어, 그 동안 2차 발진기(24)가 복원 기간과 전력 제거 기간 사이의 알려진 관계를 보장하는 데 사용되도록 할 수 있다.
이 때, 메인 발진기(16)에 의해 생성된 펄스는 복원 기간을 위해 증가된 레이트로 메인 발진기 펄스 카운터(18)에 의해 카운트된다. 이 증가된 레이트는, 복원 기간의 종료시에, 배터리가 제거되지 않았더라면 도달하였을 값으로 메인 발진기에 의해 생성된 펄스의 카운트를 복원하도록 설정된다.
도 2는 클럭 복원 회로(14) 및 연관 회로의 더 상세한 개략 다이어그램이다.
따라서, 도 2에 도시된 바와 같이, 배터리(12)는 전력을 제공하기 위해 발진기 회로(16)에 접속되는 핀(30)에 저전력(LP) 저드롭아웃(LDO) 레귤레이터(28)를 통해 접속된다. 발진기 회로(16)는 수정 발진기(32)에 접속되고, 32.768 kHz의 주파수에서 펄스를 발생시키는 것이 가능하다.
발진기(16)는 스위치(34)를 통해 메인 발진기 카운터(18)에 접속된다. 발진기(16)로부터의 펄스는 2로 나눔 블록(divide-by-2 block)(36)을 통해 스위치(34)의 제 1 입력으로 전달되고 스위치(34)의 제 2 입력으로 나눠지지 않고 전달된다.
레귤레이터(28)는 전하를 저장하기 위한 소형 백업 캐패시터(37) 및 저항(38)을 포함하는 전하 저장부(20)에 또한 접속된다. 전하 저장부(20)는 전력을 제공하기 위해 2차 저전력 발진기 회로(24)에 접속되는 핀(40)에 또한 접속된다. 2차 발진기(24)는 비교적 낮은 정밀도일 수 있어서, 초기 공차 및 온도 드리프트로 인해 그 주파수를 매우 정확하게 알 수는 없지만, 대략 예를 들어 26 내지 56 kHz의 범위일 수 있다. 예를 들어, 2차 발진기(24)는 클럭 복원 회로(14)를 포함하는 ASIC에 완전히 내부에 구현될 수 있는 RC 회로와 같은 매우 저전력 간단한 발진기일 수 있다. 이하에 설명되는 바와 같이, 2차 발진기(24)는 어떠한 공장 캘리브레이션이나 사용 전의 캘리브레이션도 필요로 하지 않는다.
2차 발진기(24)는 2차 카운터(26)에 접속된다. 게다가, 2차 발진기(24)는 임계 회로(44)로부터 인에이블 입력(enable input)을 또한 수용하는 안정성 카운터(42)에 접속되는데, 이 임계 회로는 배터리(12)로부터의 전압이 임계값 미만으로 하강한 것을 검출하면, 즉 배터리(12)가 제거되면 신호를 제공한다.
임계 회로(44) 및 안정성 카운터(42)로부터의 출력은 또한 OR 게이트(46)로 전달된다. OR 게이트(46)로부터의 출력은 인버터(48)를 통해 제 1 카운터(18)의 인에이블 입력으로 전달된다. OR 게이트(46)로부터의 출력은 또한 제 2 카운터(26)의 업/다운 제어 입력으로 전달된다. 제 2 카운터(26)는 그 카운트값이 0을 초과할 때 그 출력 단자(50)에 출력을 제공한다. OR 게이트(46)로부터의 출력 및 제 2 카운터(26)의 출력 단자(50) 상의 신호는 다른 OR 게이트(52) 내에서 조합되고, 그 결과 제 2 카운터(26)의 인에이블 입력으로 전달된다.
도 2에 도시된 회로는 또한 알람값, 즉 사용자가 알람을 요구한 시간값이 알람 레지스터(54) 내에 설정될 수 있게 하고, 메인 카운터(18) 내의 카운트값이 설정 알람값에 도달하여 알람이 생성될 수 있을 때를 결정하기 위한 비교기(56)를 포함한다.
도 2에 도시된 회로의 동작이 이제 도 3의 흐름도 및 도 4의 신호 타이밍 다이어그램을 참조하여 더 상세히 설명될 것이다.
도 3은 이 실시예에서 도 2의 회로에 의해 수행된 프로세스를 도시한다.
프로세스는 디바이스(10)가 동작중일 때 단계 70에서 시작한다. 단계 72에서, 배터리(12)가 존재하는지 여부가 판정된다. 배터리가 존재하면, 전압(VBATT)은 도 4의 라인(90)에 의해 도시된 바와 같이 임계 전압(VTH)보다 크다. 이 기간 중에, 펄스가 메인 발진기(16)에 의해 생성되고, 메인 카운터(18)가 인에이블링되어 펄스가 도 3에 단계 74에 도시된 바와 같이 카운트되게 되고, 메인 카운트값은 도 4의 라인(96)에 의해 도시된 바와 같이 계속 증가한다. 이 기간 중에, 2차 카운터(26)는 인에이블링되어 있지 않으므로 2차 카운트값은 0보다 크지 않고, 따라서 스위치(34)는 메인 발진기(16)에 의해 생성된 펄스가 2로 나눔 블록(36)을 통해 전달되도록 제어되며, 그 결과 펄스는 이들이 생성되는 레이트의 소정 비율(본 실시예에서는 1/2)인 제 1 레이트에서 카운트된다.
배터리(12)가 디바이스로부터 제거되면, 도 4에 도시된 시간 T1에 전압(VBA임계 전압(VTH) 미만으로 강하한다. 이 때, 배터리(12)는 존재하지 않는 것으로 판정된다. 이 시점에서, 약간의 펄스를 생성하는 것이 여전히 가능하기는 하지만, 발진기(16)에 의존하여서는 원하는 주파수에서 펄스를 더 이상 제공할 수 없다.
전압(VBATT)이 임계 전압(VTH) 미만으로 강하할 때, 임계 블록(44)은 도 4에 라인(92)에 의해 도시된 바와 같이 포지티브 신호(VA)를 출력한다. 그 결과 OR 게이트(46)가 인버터(48)에 의해 반전된 포지티브 출력을 제공하여, 포지티브 신호가 메인 카운터(18)의 인에이블 입력으로부터 제거됨으로써, 도 3의 단계 76에 도시된 바와 같이, 메인 발진기 펄스의 카운터가 디스에이블링(disabling)된다. 그로 인해, 메인 카운트값(96)이 고정되어, 도 4에 도시된 바와 같이 T1 후에 일정하게 유지된다는 것이다.
또한, OR 게이트(46)의 포지티브 출력은 OR 게이트(52)가 2차 카운터(26)의 인에이블 입력을 위한 포지티브 입력을 생성하게 하고, 또한 2차 카운터의 업/다운 입력부로 전달된다. 그 결과, 백업 전하 저장부(20)로부터 전력을 수신하는 2차 발진기(24)에 의해 생성된 펄스가 도 3의 단계 78에 도시된 바와 같이 2차 발진기(24)에서 카운트 업되는 것이다. 2차 카운트값(98)은 따라서 T1 후에 증가한다.
이 배터리 제거 기간 동안, 전압(VBATT)이 임계 전압(VTH) 미만으로 유지되는지 여부를 판정함으로써 도 3의 단계 80에 도시된 바와 같이 배터리가 재삽입되어 있는지가 계속 테스트된다.
배터리가 재삽입될 때, 전압(VBATT)은 임계 전압(VTH)을 초과하여 신속하게 상승한다. 도 4에 라인(90)에 의해 도시된 바와 같이, 전압(VA)은 0으로 하강한다. 그러나, 카운터(42)는 메인 발진기(16)가 안정한 동작을 재시작할 때까지 안정화 기간 동안 2차 발진기(24)로부터 펄스를 계속 카운트한다. 안정화 기간이 만료되고 나서야, 도 3의 단계 82에서 판정된 바와 같이, 도 4에 도시된 시간 T2에서, 전압(VB)이 도 4에 라인(94)에 의해 도시된 바와 같이 0으로 강하한다.
따라서, 카운터(42)에 의해 설정된 안정화 기간은 이 실시예에서 배터리 제거 기간의 부분을 효과적으로 형성한다.
후속하는 복원 기간 중에, 2차 카운트값은 포지티브이고, 따라서 스위치(34)는 메인 발진기(16)에 의해 생성된 펄스가 2로 나눔 블록(36)을 통해 전달되지 않도록 제어되며, 그 결과 펄스는 이들이 생성되는 레이트와 동일한 제 2 레이트로 전달된다. 동시에, 전압(VA, VB)은 모두 0이고, 따라서 OR 게이트(46)로부터 포지티브 출력이 존재하지 않는다. 따라서, 인버터(48)는 신호가 메인 카운터(18)의 인에이블 입력부로 전달하게 하고, 그 결과 메인 발진기 펄스가 도 3의 단계 84에 도시된 바와 같이 제 2 레이트로 카운트된다. 그로 인해, 메인 카운트값(96)이 T1 전에 증가되는 레이트의 2배인 레이트에서 시간 T2 후에 증가하는 것이다.
또한, 동시에, OR 게이트(46)로부터의 0 출력이 2차 카운터의 업/다운 입력부로 전달되고, 따라서 2차 카운터(26)에서 수신된 펄스는 이제 도 3의 단계 86에 도시된 바와 같이 카운트값을 감소시키는 데 사용된다.
이 상황은 2차 카운터(26)의 카운트값이 0으로 하강하는 것으로 도 3의 단계 88에서 판정되는 시간 T3까지 지속된다. 이 때, OR 게이트(52)로의 2개의 입력은 모두 0이고, 따라서 2차 카운터(26)로의 인에이블 입력은 제거되고 카운트값은 0으로 고정된다. 게다가, 2차 카운트값은 더 이상 0보다 크지 않으므로 스위치(34)는 메인 발진기(16)에 의해 생성된 펄스가 2로 나눔 블록(36)을 통해 전달되도록 재차 제어되고, 그 결과 시간 T3 후에, 펄스가 제 1 레이트, 즉 이들이 생성되는 레이트의 1/2로 재차 카운트된다.
따라서, 2차 발진기(24)는 비교적 큰 허용 공차를 갖고 그 주파수는 온도에 따라 상당히 드리프트될 수 있지만, 그 주파수는 배터리(12)가 제거되는 비교적 짧은 기간 동안 일정한 것으로 가정될 수 있다. 이 프로세스의 결과, 시간 T2에 도달되는 2차 카운트의 최대값이 어떠한 구체적인 의미를 갖는다고 장담할 수는 없지만, 배터리 제거 기간(이 실시예에서 안정화 기간을 포함함)(T1 내지 T2) 및 복원 기간(T2 내지 T3)의 길이는 동일한 것으로 가정할 수 있다. 배터리 제거 기간 중에는 메인 카운트값이 증가하지 않지만, 복원 기간 중에 정상 레이트의 2배로 증가하기 때문에, 시간 T3까지는 메인 카운트값은 전체 기간 동안 정상 레이트로 계속 증가하는 것이 허용되었더라면 도달할 수 있었던 값으로 복귀될 것이다.
따라서, 카운트값은 시각의 척도로서 사용될 수 있다. 예를 들어, 이는 설정 알람 시각과 비교될 수 있고, 카운트값이 레지스터(54) 내에 저장된 값에 동일하다고 비교기(56)가 판단하면 알람이 때 발생될 수 있다. 배터리 제거 기간 중에 또는 복원 기간 중에 발생하도록 스케쥴링되어 있는 알람이 이제는 복원 기간 중 늦게 발생할 수 있지만, 배터리 제거 기간이 짧은 경우 그 차이는 작을 것이다. 복원 기간 중에 발생하도록 스케쥴링된 알람은 의도된 시각에 발생할 수 있다.
배터리가 여전히 복원 기간에 있는 동안 제 2 시각에 제거되는 경우에, 동작은 전술된 바와 같이 재개되어야 하고, 2차 카운트(26)는 하향 카운트 중에 도달한 값으로부터 상향 카운트를 재개한다. 배터리가 재삽입되면, 연장된 복원 기간이 발생한다. 2차 카운터가 0에 도달할 때, 메인 카운터(18)가 올바른 값에 도달할 수 있다.
따라서, 도 2에 도시된 회로는 메인 발진기로부터의 펄스가 정상 레이트의 2배로 카운트되는 것과 동일한 기간인 복원 기간에 의해 배터리 제거 기간을 보상한다. 더 일반적으로, 배터리 제거 기간이 X=Y-1이면, 그 동안에 펄스가 정상 레이트의 Y배로 카운트되는 동안이면서 동시에 배터리 제거 기간을 X로 나눈 것과 동일한 기간을 갖는 복원 기간에 의해 보상될 수 있다. 도 1에 도시된 회로에서, X=1이고 Y=2이다.
더 일반적으로, Y는 2의 거듭 제곱인 것이 좋은데, 그러면 블록(36)이 임의의 Y로 나눔 블록(divide-by-Y block)으로 교체될 수 있어서, 2진 카운터에 의해 비교적 간단하게 구현될 수 있다. 도 5는 X=3 및 Y=4인 또 다른 실시예를 도시한다.
도 5에 도시된 회로는 전반적으로 도 2에 도시된 것과 유사하고, 동일한 기능을 갖는 구성 요소는 동일한 도면 부호에 의해 지시되며, 본 명세서에 더 설명되지 않을 것이다.
도 5의 회로에서, 메인 발진기(16)로부터의 펄스는 4로 나눔 블록(110)을 통해 스위치(34)의 제 1 입력부로 전달되고, 스위치(34)의 제 2 입력부로 나눠지지 않고 전달된다. 게다가, 2차 발진기(24)로부터의 펄스는 3으로 나눔 블록(114)을 통해 스위치(112)의 제 1 입력부로 전달되고 스위치(112)의 제 2 입력부로 나눠지지 않고 전달된다. 스위치(112)의 출력은 2차 카운터(26)의 입력부에 접속되고, 스위치(112)는 OR 게이트(46)의 출력에 의해 제어된다.
도 6은 도 5의 회로의 동작을 도시한다. 배터리 제거 기간(T1 내지 T2) 중에, 스위치(112)는 3으로 나눔 블록(114)을 통해 전달된 2차 발진기(24)로부터의 펄스가 2차 카운터(26)의 입력부로 전달되도록 제어된다. 그 결과, 2차 카운트값이 도 4에서 증가되는 레이트의 1/3로 증가되게 된다(도 4 및 도 6의 수직 스케일은 동일하지 않고, 따라서 이 차이는 도면 상 명확히 드러나지 않음).
복원 기간(T2 내지 T4) 중에, 스위치(112)는 3으로 나눔 블록(114)을 통해 전달되지 않은 2차 발진기(24)로부터의 펄스가 2차 카운터(26)의 입력부로 전달되도록 제어된다. 그 결과, 2차 카운트값이 배터리 제거 기간 동안 증가되는 레이트의 3배로 감소되고, 따라서 복원 기간(T2 내지 T4)의 길이가 배터리 제거 기간(T1 내지 T2) 길이의 1/3이 된다.
동시에, 카운트되는 메인 발진기(16)로부터의 펄스가 시간 T1 전에는 4로 나눔 블록(110)을 통해 메인 카운터(18)로 전달되고 복원 기간 동안은 4로 나눔 블록(110)을 통해 전달되지 않았다는 사실은 메인 카운트값이 복원 기간 중에 정상 레이트의 4배인 제 2 레이트에서 증가하는 것을 의미한다.
이러한 특징들을 조합한 결과는, 시간 T4까지는, 메인 카운트값이 배터리 제거 기간 및 복원 기간 전체에 걸쳐 제 1 레이트로 증가되어 있었더라면 도달할 수 있었던 값으로 복원된다는 것이다.
지금까지 설명된 실시예는 배터리가 디바이스 내에 재삽입되지만 디바이스가 파워다운되어 있는 상황에 특히 적합하다. 디바이스가 복원 기간 동안 파워온되어 있으면, 메인 카운트값을 즉시 복원할 수 있도록 하는 것이 유리할 수 있다.
도 7은 이러한 것이 가능한 다른 실시예의 회로 다이어그램이다. 도 7에 도시된 회로는 전반적으로 도 2에 도시된 것과 유사한데, 동일한 기능을 갖는 구성 요소는 동일한 도면 부호로 나타내었으며, 본 명세서에 더 설명되지 않을 것이다.
도 8은 도 7의 회로의 동작의 방법을 도시하는 흐름도이다. 도 8의 방법은 도 3에 도시된 것과 전반적으로 유사하여, 대응하는 단계는 동일한 도면 부호로 나타내었으며, 본 명세서에 더 설명되지 않을 것이다.
도 7의 회로에서, 메인 카운트 래치(120)가 메인 카운터(18)에 접속되고, 2차 카운트 래치(122)가 2차 카운터(26)에 접속된다.
도 8에 도시된 바와 같이, 시간 T2에 메인 카운트값은 단계 130에서 래치되고, 2차 카운트값은 단계 132에서 래치된다. 다음에, 2차 카운트값이 회복 기간 중에 감소되는 동안, 단계 134에서 디바이스가 파워온되어 있는지 여부를 판정한다. 만일 파워온되어 있으면, 단계 136에서, 시간 T5에, 메인 카운트 보정값(C1)이 계산되는데, 메인 카운트 보정값(C1)은 배터리 제거 기간 및 복원 기간 전체에 걸쳐 메인 카운트 값이 제 1 레이트에서 증가하고 있었더라면 도달할 수 있었던 값이 되게 하기 위해 메인 카운트값에 더해질 필요가 있는 값이다. 프로세스는 이어서 "시작"으로 복귀한다.
제 1 레이트, 즉 메인 카운트가 배터리 제거 기간 중에 증가되는 레이트가 R1이고, 제 2 레이트, 즉 메인 카운트가 복원 기간 동안 증가되는 레이트가 R2이면, 보정값(C1)은 이하의 식으로 주어진다.
Figure 112012041609131-pct00001
물론, 이들 파라미터값 중 어느 것도 바로 알 수는 없지만, 보정값(C1)은 시간 T2에서 단계 130에서 래치된 메인 카운트값(MCL), 시간 T2에서 단계 132에서 래치된 2차 카운트값(SCL), 시간 T5에서의 메인 카운트값(MCF), 시간 T5에서의 2차 카운트값(SCF) 및 R2 및 R1의 인지된 비(Y)을 알면 이로부터 추론할 수 있는데, Y는 물론 도 7에 도시된 실시예에서 값 2를 갖는다. 구체적으로,
Figure 112015068516949-pct00002

이다.
삭제
항 (SCL-SCF)으로 나눈 결과 발생하는 오차가 크지 않도록 복원 기간이 충분히 길다면, 이 보정값은 상당히 정확히 계산될 수 있다. 따라서, 얼마나 많은 보정이 미리 제공되어 있는지를 측정하고 어떤 다른 보정이 추가되어야 하는지를 계산함으로써 복원 프로세스 중에 손실된 카운트의 고속 복원이 가능하다.
이전과 같이, 이 계산은 정상 복원 기간을 단축시키기 위해, 2보다 큰 값인 Y값을 또한 사용하여 수행될 수 있다. 적합한 회로가 도 10에 도시되는데, 이는 도 7에 도시된 것과 전반적으로 유사하여, 동일한 기능을 갖는 구성 요소는 동일한 도면 부호로 나타냈으며, 본 명세서에 더 설명되지 않는다.
도 10의 회로에서, 메인 발진기(16)로부터의 펄스는 4로 나눔 블록(150)을 통해 스위치(34)의 제 1 입력부로 전달되고, 나눠지지 않고 스위치(34)의 제 2 입력부로 전달된다. 또한, 2차 발진기(24)로부터의 펄스는 3으로 나눔 블록(154)을 통해 스위치(152)의 제 1 입력부로 전달되고, 나눠지지 않고 스위치(152)의 제 2 입력부로 전달된다. 스위치(152)의 출력은 2차 카운터(26)의 입력부에 접속되고, 스위치(152)는 OR 게이트(46)의 출력에 의해 제어된다.
도 11은 도 10의 회로의 동작을 도시한다. 배터리 제거 기간(T1 내지 T2) 중에, 스위치(152)는 3으로 나눔 블록(154)을 통해 전달된 2차 발진기(24)로부터의 펄스가 2차 카운터(26)의 입력부로 전달되도록 제어된다. 그 결과, 2차 카운트값이 도 9에서 자신이 증가된 레이트의 1/3으로 증가하는 것이다(도 9 및 도 11의 수직 스케일은 동일하지 않고, 따라서 이 차이는 도면 상 명확히 드러나지 않음).
복원 기간(T2 내지 T6)에서, 스위치(152)는 3으로 나눔 블록(154)을 통해 전달되지 않은 2차 발진기(24)로부터의 펄스가 2차 카운터(26)의 입력부로 전달되도록 제어된다. 그 결과, 2차 카운트값이 배터리 제거 기간 동안 증가된 레이트의 3배로 감소되고 따라서 복원 기간의 최대 주기가 배터리 제거 기간(T1 내지 T2)의 주기의 1/3이 된다.
동시에, 시간 T1 전에는 카운트되는 메인 발진기(16)로부터의 펄스가 4로 나눔 블록(150)을 통해 메인 카운터(18)로 전달되고, 복원 기간 동안은 4로 나눔 블록(150)을 통해 전달되지 않았다는 사실은 메인 카운트값이 정상 레이트의 4배인, 즉 Y=4인 제 2 레이트로 복원 기간 중에 증가하는 것을 의미한다.
본 회로는 도 8 등에 개략 도시된 프로세스를 따르고, 복원 기간이 종료되기 전 시간 T6에 디바이스가 파워업되면, 요구된 부가의 보정값(C1)이 전술된 바와 같이 계산될 수 있다.
따라서, 메인 발진기로 전력을 공급하는 배터리가 회로로부터 일시적으로 제거될 때에도, 시각을 지시하는 데 사용될 수 있는 방식으로 펄스를 카운트하기 위한 방법 및 회로가 설명되었다.
12: 배터리 14: 클럭 복원 회로
16: 메인 발진기 18: 메인 발진기 펄스 카운터
20: 전하 저장부 22: 제어부
24: 2차 발진기 26: 2차 발진기 펄스 카운터

Claims (15)

  1. 전자 디바이스 내의 제 1 카운터 - 상기 제 1 카운터의 값은 시각을 표현함 - 를 업데이트하는 방법에 있어서,
    제 1 기간 동안, 제 1 발진기로부터 도출된(derived) 클럭 펄스를 상기 제 1 카운터에서 제 1 레이트로 카운트하는 단계와,
    상기 제 1 기간에 후속하는 제 2 기간 동안, 상기 제 2 기간 중에 상기 제 1 발진기로부터 도출된 클럭 펄스와는 독립적으로 상기 제 1 카운터의 값을 유지하는 단계와,
    상기 제 2 기간 동안, 제 2 발진기로부터 도출된 클럭 펄스를 제 2 카운터에서 카운트하는 단계와,
    상기 제 2 기간에 후속하는 복원 기간 동안, 상기 제 2 발진기로부터 도출된 클럭 펄스를 상기 제 2 카운터에서 카운트하는 단계와,
    상기 복원 기간 동안, 상기 제 1 발진기로부터 도출된 클럭 펄스를 상기 제 1 카운터에서 상기 제 1 레이트보다 높은 제 2 레이트로 카운트하는 단계 - 상기 복원 기간의 지속기간(duration)은 상기 제 2 기간 동안 상기 제 2 카운터에서 카운트된 펄스의 수에 기초하여 결정됨 - 를 포함하는
    방법.
  2. 제 1 항에 있어서,
    상기 제 1 발진기로부터 파워가 제거된 것으로 판정되는 경우 상기 제 2 기간을 시작하는 단계를 포함하는
    방법.
  3. 제 1 항에 있어서,
    상기 복원 기간 동안 상기 제 2 카운터에서 카운트된 상기 제 2 발진기로부터 도출된 클럭 펄스의 수가 상기 제 2 기간 동안 상기 제 2 카운터에서 카운트된 상기 제 2 발진기로부터 도출된 클럭 펄스의 수와 동일한 경우 상기 복원 기간이 종료되는
    방법.
  4. 제 1 항에 있어서,
    상기 복원 기간은 상기 제 2 기간과 동일한
    방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 2 기간 동안, 상기 제 2 카운터는 상기 제 2 기간 중에 상기 제 2 발진기로부터 도출된 각각의 클럭 펄스마다 증가하여 제 1 값으로부터 제 2 값에 이르고,
    상기 복원 기간 동안, 상기 제 2 카운터는 상기 제 2 카운터가 제 3 값에 도달할 때까지 상기 복원 기간 동안 상기 제 2 발진기로부터 도출된 각각의 클럭 펄스마다 감소하고,
    상기 복원 기간 후에, 상기 제 1 발진기로부터 도출된 클럭 펄스는 상기 제 1 카운터에서 상기 제 1 레이트로 카운트되는
    방법.
  6. 제 5 항에 있어서,
    상기 제 1 값 및 상기 제 3 값은 동일한
    방법.
  7. 제 6 항에 있어서,
    상기 제 1 값 및 상기 제 3 값은 0인
    방법.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 복원 기간 내의 한 시점에서, 상기 제 1 카운터가 상기 제 1 발진기로부터 생성되고 도출된 펄스를 상기 제 2 기간에 걸쳐 상기 한 시점까지 상기 제 1 레이트로 계속 카운팅했다면 상기 제 1 카운터가 가지게 되었을 값을 외삽법(extrapolation)에 의해 추정함으로써, 상기 제 1 카운터의 복원된 값을 결정하는 단계와,
    상기 제 1 카운터를 상기 복원된 값으로 업데이트하는 단계를 포함하는
    방법.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 2 레이트는 상기 제 1 레이트의 2배인
    방법.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 2 레이트는 상기 제 1 레이트의 (r+1)배이고, r은 정수인
    방법.
  11. 제 2 항에 있어서,
    상기 제 2 기간은, 상기 제 1 발진기가 상기 복원 기간 전에 안정화할 수 있게 하기 위해, 파워가 상기 제 1 발진기로 복원되어 있는 것으로 검출되는 시각 후의 기간을 포함하는
    방법.
  12. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 2 기간 후에, 상기 제 1 카운터의 값에 기초하여 시각을 판정하는 단계를 추가로 포함하는
    방법.
  13. 전자 디바이스에 있어서,
    클럭 펄스를 생성하기 위한 제 1 발진기와,
    제 1 카운터 - 상기 제 1 카운터의 값은 시각을 표현함 - 와,
    클럭 펄스를 생성하기 위한 제 2 발진기와,
    제 2 카운터를 포함하되,
    상기 제 1 카운터는, 제 1 기간 동안에는 상기 제 1 발진기로부터 도출된 클럭 펄스가 상기 제 1 카운터에서 제 1 레이트로 카운트되고, 상기 제 1 기간에 후속하는 제 2 기간 동안에는 상기 제 1 카운터의 값이 상기 제 1 발진기로부터 도출된 클럭 펄스와는 독립적으로 유지되도록, 상기 제 1 발진기에 접속되고,
    상기 제 2 카운터는, 상기 제 2 기간 동안에는 상기 제 2 발진기로부터 도출된 클럭 펄스가 상기 제 2 카운터에서 카운트되고, 상기 제 2 기간에 후속하는 복원 기간 동안에는 상기 제 2 발진기로부터 도출된 클럭 펄스가 상기 제 2 카운터에서 카운트되도록 상기 제 2 발진기에 접속되며,
    상기 제 1 카운터는, 상기 복원 기간 동안에는 상기 제 1 발진기로부터 도출된 클럭 펄스가 상기 제 1 레이트보다 높은 제 2 레이트로 상기 제 1 카운터에서 카운트되도록 상기 제 1 발진기에 접속되고,
    상기 복원 기간의 지속기간은 상기 제 2 기간 동안 상기 제 2 카운터에서 카운트된 펄스의 수에 기초하여 결정되는 것인
    전자 디바이스.
  14. 제 13 항에 있어서,
    상기 제 2 카운터의 상기 제 2 발진기로의 접속은,
    상기 제 2 기간 동안에는, 상기 제 2 카운터가 상기 제 2 발진기로부터 도출된 각각의 클럭 펄스마다 증가하여 제 1 값으로부터 제 2 값에 이르도록 하고,
    상기 복원 기간 동안에는, 상기 제 2 카운터가 제 3 값에 도달할 때까지 상기 제 2 카운터가 상기 제 2 발진기로부터 도출된 각각의 클럭 펄스마다 감소되도록 하며,
    상기 제 3 값은 상기 제 1 값과 동일하여, 상기 복원 기간 중에 상기 제 2 카운터에서 카운트된 상기 제 2 발진기로부터 도출된 클럭 펄스의 수가 상기 제 2 기간 동안 상기 제 2 카운터에서 카운트된 상기 제 2 발진기로부터 도출된 클럭 펄스의 수와 동일하게 될 때 상기 복원 기간이 종료되게 하는
    전자 디바이스.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 제 2 카운터는, 상기 복원 기간 전에 상기 제 1 발진기가 안정화되게 하기 위해, 파워가 상기 제 1 발진기로 복원된 것을 검출하는 시각 후의 기간을 포함하는 상기 제 2 기간을 카운트하도록 구성되는
    전자 디바이스.
KR1020127013417A 2009-11-25 2010-11-24 전자 디바이스 내의 제 1 카운터를 업데이트하는 방법 및 전자 디바이스 KR101709821B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US26444509P 2009-11-25 2009-11-25
US61/264,445 2009-11-25
EP10161688.6A EP2333954B1 (en) 2009-11-25 2010-04-30 Clock recovery in a battery powered device
EP10161688.6 2010-04-30
US33275910P 2010-05-08 2010-05-08
US61/332,759 2010-05-08
PCT/GB2010/051962 WO2011064583A1 (en) 2009-11-25 2010-11-24 Cloc recovery in a battery powered device

Publications (2)

Publication Number Publication Date
KR20120112413A KR20120112413A (ko) 2012-10-11
KR101709821B1 true KR101709821B1 (ko) 2017-02-23

Family

ID=43607864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127013417A KR101709821B1 (ko) 2009-11-25 2010-11-24 전자 디바이스 내의 제 1 카운터를 업데이트하는 방법 및 전자 디바이스

Country Status (4)

Country Link
US (1) US8630386B2 (ko)
EP (1) EP2333954B1 (ko)
KR (1) KR101709821B1 (ko)
WO (1) WO2011064583A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749313B2 (en) * 2011-06-03 2014-06-10 St-Ericsson Sa Correction of low accuracy clock
US9250695B2 (en) * 2013-03-15 2016-02-02 Google Technology Holdings LLC Method and apparatus for displaying a predetermined image on a display panel of an electronic device when the electronic device is operating in a reduced power mode of operation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943613A (en) * 1996-11-07 1999-08-24 Telefonaktiebolaget Lm Ericsson Method and apparatus for reducing standby current in communications equipment
US6029061A (en) * 1997-03-11 2000-02-22 Lucent Technologies Inc. Power saving scheme for a digital wireless communications terminal
US6044282A (en) * 1997-08-15 2000-03-28 Sharp Laboratories Of America, Inc. Dual clock power conservation system and method for timing synchronous communications
US6124764A (en) 1999-01-22 2000-09-26 Telefonaktiebolaget Lm Ericsson Stable low-power oscillator
US6725067B1 (en) * 2000-03-24 2004-04-20 International Business Machines Corporation Method and system for restarting a reference clock of a mobile station after a sleep period with a zero mean time error
US6629256B1 (en) * 2000-04-04 2003-09-30 Texas Instruments Incorporated Apparatus for and method of generating a clock from an available clock of arbitrary frequency
JP2002164841A (ja) * 2000-11-29 2002-06-07 Nec Corp 携帯電話の制御装置及び制御方法
US6603365B1 (en) 2002-03-28 2003-08-05 Denso Corporation Real-time clock backup
TWI228885B (en) * 2003-01-23 2005-03-01 Mediatek Inc Method for controlling a mobile communication device to enter a power-saving mode and to recover timing after the mobile communication device leaves the power-saving mode
US7340634B2 (en) * 2004-08-27 2008-03-04 Lsi Logic Corporation Real time clock architecture and/or method for a system on a chip (SOC) application

Also Published As

Publication number Publication date
US8630386B2 (en) 2014-01-14
WO2011064583A1 (en) 2011-06-03
KR20120112413A (ko) 2012-10-11
EP2333954A1 (en) 2011-06-15
EP2333954B1 (en) 2015-07-22
US20120230461A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
US7685449B2 (en) Communication device, semiconductor integrated circuit device, and communication system
US8076904B2 (en) Circuit for detecting remaining battery capacity
US8296588B2 (en) Microcontroller and control method therefor
US10172092B1 (en) Systems and methods for providing a sleep clock on a wireless communications device
KR101641422B1 (ko) 전원 전압 관리 회로를 구비한 스마트 배터리
RU2579716C2 (ru) Коррекция тактового генератора низкой точности
JP6898903B2 (ja) リアルタイムクロックを備えたトランシーバ装置
US7315489B2 (en) Method and apparatus for time measurement
WO2011010146A2 (en) Real-time clock
KR101709821B1 (ko) 전자 디바이스 내의 제 1 카운터를 업데이트하는 방법 및 전자 디바이스
JP2002368670A (ja) 無線通信装置及びその受信タイミング推定方法
JP2013149079A (ja) 乱数発生装置
JP2002261591A (ja) 不正確な発振器を利用した正確な時間遅延システム及び方法
US6618456B1 (en) Asynchronous timing oscillator re-synchronizer and method
JP2002228778A (ja) リアルタイムクロック及び計時回路
JP2016032196A (ja) 温度補償型発振回路、リアルタイムクロック装置及び電子機器
CN110109342B (zh) 一种晶振频率守时的方法及守时设备
US9317059B2 (en) Systems and methods for tracking elapsed time
KR101128613B1 (ko) 빠른 안정 상태를 갖는 크리스털 오실레이터 및 이의 캘리브레이션 방법
JP2011109161A (ja) 温度補償型発振装置、温度補償方法及び温度補償プログラム
JP2007263887A (ja) 電波修正時計、電子機器および時刻修正方法
US20110084738A1 (en) Low-power frequency divider and low-power phase-locked loop equipped therewith
JPH09191249A (ja) 周波数偏差補正方式
JP2024009609A (ja) 車載装置、プログラム及び情報処理方法
JP2003346265A (ja) ウェークアップセンサ・タイマ内蔵無線監視装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200212

Year of fee payment: 4