KR101709241B1 - 반도체 검사 방법, 반도체 검사 장치, 및 반도체 소자의 제조 방법 - Google Patents

반도체 검사 방법, 반도체 검사 장치, 및 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR101709241B1
KR101709241B1 KR1020167003489A KR20167003489A KR101709241B1 KR 101709241 B1 KR101709241 B1 KR 101709241B1 KR 1020167003489 A KR1020167003489 A KR 1020167003489A KR 20167003489 A KR20167003489 A KR 20167003489A KR 101709241 B1 KR101709241 B1 KR 101709241B1
Authority
KR
South Korea
Prior art keywords
defect
potential
inspection
wafer
semiconductor
Prior art date
Application number
KR1020167003489A
Other languages
English (en)
Other versions
KR20160032155A (ko
Inventor
요시노부 기무라
나츠키 츠노
히로야 오타
렌이치 야마다
히로타카 하마무라
도시유키 오노
히로유키 오키노
유키 모리
Original Assignee
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가부시끼가이샤 히다치 세이사꾸쇼
Publication of KR20160032155A publication Critical patent/KR20160032155A/ko
Application granted granted Critical
Publication of KR101709241B1 publication Critical patent/KR101709241B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)

Abstract

반도체 검사 장치에 의한 반도체 검사 방법에 있어서, 입사 에너지와 음의 전위를 선택해서 제어하고, 일차전자를 웨이퍼의 검사면에 대해서 주사해 이차전자를 검출해서 제1 검사 화상을 취득하고, 미리 정해진 이차전자의 신호량의 문턱값에 의거한 화상 처리에 의해, 제1 검사 화상에 포함되는 매크로 결함과 적층 결함과 기저면 전위와 관통 전위를 판별한다. 또한, 입사 에너지와 양의 전위를 선택해서 제어하고, 일차전자를 웨이퍼의 검사면에 대해서 주사해 이차전자를 검출해서 제2 검사 화상을 취득하고, 미리 정해진 이차전자의 신호량의 문턱값에 의거한 화상 처리에 의해, 제2 검사 화상에 포함되는 점 형상 도형의 관통 나선 전위를 판별한다.

Description

반도체 검사 방법, 반도체 검사 장치, 및 반도체 소자의 제조 방법{SEMICONDUCTOR INSPECTION METHOD, SEMICONDUCTOR INSPECTION APPARATUS, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 웨이퍼의 검사 기술에 관한 것이며, 특히 하전 입자선을 이용한 반도체 검사 기술에 있어서, 단결정 웨이퍼 또는 에피택셜층이 형성된 단결정 웨이퍼의 결함을 검출하며 판별하는 검사 방법 및 검사 장치에 관한 것이다. 또한, 본 발명은, 이 검사 기술을 이용한 반도체 소자의 제조 방법에 관한 것이다.
반도체 웨이퍼를 이용해 형성된 반도체 소자에 있어서, 반도체 웨이퍼의 매크로 결함(형태 결함)(요철, 삼각 결함, 마이크로파이프, 캐럿, 코멧, 다운폴, 스텝 번칭)이나 결정 결함(관통 나선 전위(轉位), 관통 칼날 형상 전위, 적층 결함)은 소자의 성능, 수율, 신뢰성에 크게 영향을 준다. 특히, 전력 제어용 반도체 소자에 사용되고 있는 탄화규소 웨이퍼에는 매크로 결함이나 결정 결함이 포함되어 있어, 반도체 소자 제작 전에 웨이퍼의 결함을 검사하는 것은 극히 중요하다. 따라서, 검사는 비파괴로 행해 검사에 의해 소자 제작에 영향을 주지 않는 것이 조건으로 된다.
탄화규소 웨이퍼는, 규소 웨이퍼와 같이 용융법으로 형성하는 것은 곤란해 승화법과 화학 기상 성장법으로 결정 성장시킨다. 이 때문에, 결정 결함을 없애는 것은 현행 기술로는 극히 곤란하며, 103㎝-2 내지 104㎝-2의 밀도의 관통 전위(관통 칼날 형상 전위, 관통 나선 전위), 전위 밀도가 1㎝-2 이하인 기저면 결함(기저면 전위, 적층 결함)이 존재해 있다. 또한, 결정 결함에 부가해 표면 형태를 반영한 매크로 결함이 전위 밀도 1㎝-2 이하로 존재한다. 매크로 결함은 광학 현미경을 이용한 방법으로 검사 계측이 가능하다. 또한, 웨이퍼의 평탄화 기술, 에피택셜 성장 기술을 고안함으로써 매크로 결함의 발생을 억제시키는 기술이 진전되고 있다.
전력 제어용의 반도체 소자는 웨이퍼면 내에 약 1㎜×1㎜ 내지 약 5㎜×5㎜의 다이로 분할된 영역에 제작된다. 이 때문에, 상기 기저면 결함, 상기 매크로 결함이 포함되는 다이와 포함되지 않는 다이가 존재한다. 한편, 상기 관통 전위는 다이에 102 내지 103개 포함되어 있다.
전술한 웨이퍼의 재료로는 탄화규소 웨이퍼와 질화갈륨 웨이퍼가 이용되는 경우가 많다. 탄화규소 웨이퍼는, 탄화규소 웨이퍼, 또는 탄화규소 웨이퍼에 탄화규소 에피택셜막이 형성된 웨이퍼가 이용되는 경우가 많다. 또한, 질화갈륨 웨이퍼는, 규소 웨이퍼, 사파이어 웨이퍼, 또는 질화규소 웨이퍼에 에피택셜 성장시킨 웨이퍼가 이용되는 경우가 많다. 그리고, 탄화규소 웨이퍼 또는 질화갈륨 웨이퍼에 있어서도, 상기한 매크로 결함, 결정 결함을 검사하는 것은 중요하다. 이하, 탄화규소 웨이퍼의 결함 검사에 대한 배경기술을 기술한다. 또, 특별히 언급하지 않으면 질화갈륨 웨이퍼에 있어서도 마찬가지이다.
예를 들면, 매크로 결함을 검사하는 방법으로서, 미분 간섭 현미경이나 레이저 산란 방식의 광학 검사법이 알려져 있다. 이 방법은 결정 결함이어도 표면의 형태에 특징이 있으면 검사할 수 있다(특허문헌 1 참조). 또한, 결정 결함을 검사하는 방법으로서, X선 토포그래피(특허문헌 2 참조)나 투과 전자 현미경법, 에치 피트법이 알려져 있다. 단, 투과 전자 현미경법과 에치 피트법은 웨이퍼를 파괴하는 검사법이며 비파괴 검사에 이용할 수는 없다. 또한, 광에 의해 검출하는 방법의 경우, 해상도는 광의 파장 한계의 제약을 받게 된다.
일본국 특개2011-211035호 공보 일본국 특개2009-44083호 공보
탄화규소 웨이퍼 등의 단결정 웨이퍼 및 에피택셜층이 형성된 단결정 웨이퍼를 이용한 반도체 소자 등의 장치에 있어서, 장치의 성능, 수율, 신뢰성을 향상시키기 위해서는, 표면의 요철 결함, 스텝 번칭 등의 매크로 결함이나, 관통 전위, 적층 결함 등의 결정 결함을 높은 정밀도로 검출해 분류할 필요가 있다.
또한, 각종 결함이 반도체 소자 성능에 미치는 영향을 알고 있을 필요가 있다. 특히, 반도체 소자의 초기 특성이나 신뢰성의 불량의 원인으로 되는 결함은 킬러 결함(치명적 결함)으로서 구별할 필요가 있다. 소자 제조의 후공정에서 불량 소자를 포함하는 다이를 스크리닝하기 위해서는 웨이퍼 내의 킬러 결함의 좌표와 크기를 미리 알고 있는 것이 필요해진다.
또한, 상기 웨이퍼에는 면 밀도가 103㎝-2 내지 104㎝-2인 관통 전위가 존재해 있다. 이 때문에, 소자 영역 내의 전위 밀도를 관리할 필요가 있다. 또한, 전력 제어용 반도체 소자에 있어서, 관통 전위는 전류의 방향과 일치해 있기 때문에, 드리프트층에 주는 영향은 작지만 접합 계면에서는 내압(耐壓) 불량을 야기할 가능성이 있다. 즉, 관통 전위의 검사에 있어서는, 전위의 좌표를 알고 있는 것에 부가해, 전기 특성을 알고 있어 관통 전위가 킬러 결함인지의 여부를 판단할 필요가 있다.
광학적인 방법에 의한 결함 검사는 형상적 이상에 의한 신호이다. 전술한 특허문헌 1과 같이, 결정 결함에 있어서도 형상 이상이 있으면 검출할 수 있지만 형상 이상이 없는 경우는 검사할 수 없다. 투과 전자 현미경법이나 에치 피트법은 결정 결함을 고감도, 고해상도로 검사할 수 있지만, 검사를 위해 시료를 가공, 혹은 약액에 침식시켜 에칭하기 때문에 비파괴로 검사할 수 없는 경우가 있다.
그래서, 본 발명은 전술한 과제를 해결하며, 그 대표적인 목적은, 킬러 결함의 크기와 좌표, 관통 전위의 밀도 및 관통 전위가 킬러 결함인지의 여부를 비파괴로 계측할 수 있으며, 반도체 소자 제조의 전공정에 있어서, 불량 다이를 스크리닝하는 검사 방법 및 검사 장치, 또한 결함에 의한 소자 특성에의 영향이 없는 반도체 소자의 제조 방법을 제공하는 것에 있다.
본 발명의 상기 및 그 밖의 목적과 신규인 특징은 본 명세서의 기술 및 첨부 도면으로부터 명확해질 것이다.
본원에 있어서 개시되는 발명 중 대표적인 것의 개요를 간단히 설명하면 다음과 같다.
(1) 대표적인 반도체 검사 방법은, 반도체 웨이퍼에 하전 입자선을 조사함으로써 발생하는 이차전자를 검출해서 화상 처리하며, 상기 반도체 웨이퍼를 검사하는 반도체 검사 장치를 이용해서, 상기 반도체 웨이퍼를 검사하는 반도체 검사 방법이다. 상기 반도체 웨이퍼는, 단결정 웨이퍼, 혹은 에피택셜층이 형성된 웨이퍼이다.
상기 반도체 검사 방법은, 상기 반도체 웨이퍼의 전위(電位)를 기준으로 한 양의 전위 또는 음의 전위를, 상기 반도체 웨이퍼와 대물렌즈 사이에 설치된 대향 전극에 인가하는 제1 스텝과, 상기 하전 입자선 및 상기 이차전자의 전류량에 의거해, 이차전자 방출률을 산출하는 제2 스텝과, 상기 이차전자 방출률이 1보다 커지는 입사 에너지와, 상기 입사 에너지에 있어서, 상기 이차전자 방출률이 1보다 작아지는 상기 음의 전위, 및 상기 이차전자 방출률이 1보다 커지는 상기 양의 전위를 결정하는 제3 스텝과, 상기 입사 에너지와 상기 음의 전위를 선택하는 제4 스텝과, 상기 제4 스텝 후에 실행되며, 상기 하전 입자선을 상기 반도체 웨이퍼의 검사면에 대해서 주사해 상기 이차전자를 검출하는 제5 스텝과, 상기 제5 스텝에서 얻어진 제1 검사 화상을 취득하고, 미리 정해진 상기 이차전자의 신호량의 문턱값에 의거해, 상기 제1 검사 화상에 포함되는 매크로 결함과 적층 결함과 기저면 전위와 관통 전위를 판별하는 제6 스텝을 갖는다.
(2) 대표적인 반도체 검사 장치는, 하전 입자선을 발생시키는 하전 입자총과, 시료를 지지하는 시료 홀더와, 상기 하전 입자선을 시료면에 대해 주사시키는 편향부와, 상기 하전 입자선이 상기 시료에 조사됨으로써 발생하는 이차전자를 검출하는 검출기와, 상기 검출기로부터의 출력을 화상으로서 처리하는 화상 처리부와, 상기 시료의 전위를 제어하는 시료 전위 제어부와, 상기 시료와 대물렌즈 사이에 설치된 대향 전극과, 상기 시료의 전위를 기준으로 한 양의 전위 또는 음의 전위를, 상기 대향 전극에 인가하는 전원부와, 상기 하전 입자선 및 상기 이차전자의 전류량에 의거해, 이차전자 방출률을 산출하는 방출률 산출부와, 상기 방출률 산출부의 출력에 의거해, 상기 이차전자 방출률이 1보다 커지는 입사 에너지와, 상기 입사 에너지에 있어서, 상기 이차전자 방출률이 1보다 작아지는 상기 음의 전위, 및 상기 이차전자 방출률이 1보다 커지는 상기 양의 전위를 산출하는 산출부와, 상기 시료에 있어서의 측정 조건에 따라, 상기 입사 에너지와 상기 대향 전극에의 상기 양의 전위 또는 상기 음의 전위의 인가를 제어하는 제어부를 갖는다.
상기 시료는, 단결정 웨이퍼, 혹은 에피택셜층이 형성된 웨이퍼이다. 상기 제어부는, 상기 입사 에너지로 되며, 또한 상기 대향 전극에의 인가가 상기 음의 전위로 되도록 상기 하전 입자선을 제어하고, 이 하전 입자선을 상기 시료의 검사면에 대해서 주사해 상기 이차전자를 검출하도록 제어한다. 상기 화상 처리부는, 상기 제어부에 의한 제어로 얻어진 제1 검사 화상을 취득하고, 미리 정해진 상기 이차전자의 신호량의 문턱값에 의거해, 상기 제1 검사 화상에 포함되는 매크로 결함과 적층 결함과 기저면 전위와 관통 전위를 판별한다.
(3) 대표적인 반도체 소자의 제조 방법은, 단결정 웨이퍼, 혹은 에피택셜층이 형성된 웨이퍼를 이용한 반도체 소자의 제조 방법이다. 상기 반도체 소자의 제조 방법은, 상기 웨이퍼에 격자 형상의 다이 영역을 설정하고, 상기 (1)에 기재된 반도체 검사 방법을 이용해서, 상기 매크로 결함과 상기 적층 결함과 상기 기저면 전위를 포함하는 다이를 지정하고, 이 지정한 다이를 스크리닝한다.
본원에 있어서 개시되는 발명 중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 이하와 같다.
즉, 대표적인 효과는 복수 종류의 결함을 구별해서 검출할 수 있으며, 중요도가 높은 결함 및 그 좌표를 특정해 스크리닝해야 할 다이를 추출할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 반도체 검사 장치의 일례를 나타내는 구성도.
도 2는 도 1의 반도체 검사 장치에 의한 반도체 검사 방법의 검사 플로의 일례를 나타내는 도면.
도 3은 도 1의 반도체 검사 장치에 있어서의 GUI의 일례를 나타내는 도면.
도 4는 도 2의 반도체 검사 방법에 있어서 전자 광학 조건을 정하는 일례를 설명하는 도면.
도 5는 도 2의 반도체 검사 방법에 있어서 웨이퍼의 검사 방법의 일례를 설명하는 도면.
도 6a는 도 2의 반도체 검사 방법에 있어서 결함을 검사한 화상의 일례를 설명하는 도면.
도 6b는 도 2의 반도체 검사 방법에 있어서 제1 결함군의 결함을 검사한 화상 처리의 일례를 설명하는 도면.
도 6c는 도 2의 반도체 검사 방법에 있어서 제2 결함군의 결함을 검사한 화상 처리의 일례를 설명하는 도면.
도 6d는 도 2의 반도체 검사 방법에 있어서 제1 결함군의 결함을 검사한 다른 화상의 일례를 설명하는 도면.
도 7a는 도 2의 반도체 검사 방법에 있어서 제1 결함군의 결함 분포의 일례를 설명하는 도면.
도 7b는 도 2의 반도체 검사 방법에 있어서 제1 결함군의 판별 분포의 일례를 설명하는 도면.
도 8은 도 2의 반도체 검사 방법에 있어서 제2 결함군의 결함 분포의 일례를 설명하는 도면.
도 9a는 도 2의 반도체 검사 방법에 있어서, 제2 결함군의 결함 특성 해석에 있어서의 관통 나선 전위와 관통 칼날 형상 전위를 판별하는 일례를 설명하는 도면.
도 9b는 도 2의 반도체 검사 방법에 있어서 관통 전위의 콘트라스트의 프로파일의 일례를 설명하는 도면.
도 10a는 도 2의 반도체 검사 방법에 있어서 도너 이온과 전자가 존재하는 n형 반도체에 관통 전위가 형성되었을 때의 일례를 설명하는 도면.
도 10b는 도 10a의 에너지 밴드의 일례를 설명하는 도면.
도 11은 도 1의 반도체 검사 장치 및 도 2의 반도체 검사 방법을 이용한 반도체 소자의 제조 방법의 일례를 설명하는 도면.
도 12는 도 11의 반도체 소자의 제조 방법에 있어서 다이의 일례를 설명하는 도면.
도 13은 도 11의 반도체 소자의 제조 방법에 있어서 제1 결함군의 결함 분포의 일례를 설명하는 도면.
이하의 실시형태에 있어서는, 편의상 그 필요가 있을 때에는 복수의 섹션 또는 실시형태로 분할해서 설명하지만, 특별히 명시한 경우을 제외하고 그들은 서로 무관계인 것은 아니며, 한쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다. 또한, 이하의 실시형태에 있어서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함함)으로 언급할 경우, 특별히 명시한 경우 및 원리적으로 자명하게 특정한 수로 한정되는 경우 등을 제외하고, 그 특정의 수로 한정되는 것은 아니며 특정의 수 이상이어도 되고 이하여도 된다.
또한, 이하의 실시형태에 있어서, 그 구성 요소(요소 스텝 등도 포함함)는 특별히 명시한 경우 및 원리적으로 명확하게 필수인 것으로 생각되는 경우 등을 제외하고 반드시 필수인 것이 아닌 것은 물론이다. 마찬가지로, 이하의 실시형태에 있어서, 구성 요소 등의 형상, 위치 관계 등으로 언급할 때에는, 특별히 명시한 경우 및 원리적으로 자명하게 그렇지 않은 것으로 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이것은 상기 수치 및 범위에 대해서도 마찬가지이다.
[실시형태의 개요]
우선, 실시형태의 개요에 대해 설명한다. 본 실시형태의 개요에서는 일례로서 괄호 내에 실시형태의 대응하는 구성 요소, 부호 등을 부여해 설명한다.
(1) 본 실시형태의 대표적인 반도체 검사 방법은, 반도체 웨이퍼(웨이퍼(21))에 하전 입자선을 조사함으로써 발생하는 이차전자를 검출해서 화상 처리하며, 상기 반도체 웨이퍼를 검사하는 반도체 검사 장치(반도체 검사 장치(1))를 이용해서, 상기 반도체 웨이퍼를 검사하는 반도체 검사 방법(도 2)이다. 상기 반도체 웨이퍼는 단결정 웨이퍼, 혹은 에피택셜층이 형성된 웨이퍼이다.
상기 반도체 검사 방법은, 상기 반도체 웨이퍼의 전위를 기준으로 한 양의 전위 또는 음의 전위를, 상기 반도체 웨이퍼와 대물렌즈 사이에 설치된 대향 전극에 인가하는 제1 스텝(S45)과, 상기 하전 입자선 및 상기 이차전자의 전류량에 의거해 이차전자 방출률을 산출하는 제2 스텝(S45)과, 상기 이차전자 방출률이 1보다 커지는 입사 에너지와, 상기 입사 에너지에 있어서, 상기 이차전자 방출률이 1보다 작아지는 상기 음의 전위, 및 상기 이차전자 방출률이 1보다 커지는 상기 양의 전위를 결정하는 제3 스텝(S45)과, 상기 입사 에너지와 상기 음의 전위를 선택하는 제4 스텝(S46)과, 상기 제4 스텝 후에 실행되며, 상기 하전 입자선을 상기 반도체 웨이퍼의 검사면에 대해서 주사해 상기 이차전자를 검출하는 제5 스텝(S46)과, 상기 제5 스텝에서 얻어진 제1 검사 화상을 취득하고, 미리 정해진 상기 이차전자의 신호량의 문턱값에 의거해, 상기 제1 검사 화상에 포함되는 매크로 결함과 적층 결함과 기저면 전위와 관통 전위를 판별하는 제6 스텝(S47∼S52)을 갖는다.
(2) 본 실시형태의 대표적인 반도체 검사 장치는, 하전 입자선을 발생시키는 하전 입자총(전자총(11))과, 시료(웨이퍼(21))를 지지하는 시료 홀더(웨이퍼 홀더(20))와, 상기 하전 입자선을 시료면에 대해 주사시키는 편향부(편향기(15))와, 상기 하전 입자선이 상기 시료에 조사됨으로써 발생하는 이차전자를 검출하는 검출기(검출기(14))와, 상기 검출기로부터의 출력을 화상으로서 처리하는 화상 처리부(화상 처리부(30))와, 상기 시료의 전위를 제어하는 시료 전위 제어부(리타딩 전압 제어부(26))와, 상기 시료와 대물렌즈(대물렌즈(13)) 사이에 설치된 대향 전극(대향 전극(16))과, 상기 시료의 전위를 기준으로 한 양의 전위 또는 음의 전위를 상기 대향 전극에 인가하는 전원부(전극 제어부(27))와, 상기 하전 입자선 및 상기 이차전자의 전류량에 의거해, 이차전자 방출률을 산출하는 방출률 산출부(산출부(38))와, 상기 방출률 산출부의 출력에 의거해, 상기 이차전자 방출률이 1보다 커지는 입사 에너지와, 상기 입사 에너지에 있어서, 상기 이차전자 방출률이 1보다 작아지는 상기 음의 전위, 및 상기 이차전자 방출률이 1보다 커지는 상기 양의 전위를 산출하는 산출부(산출부(38))와, 상기 시료에 있어서의 측정 조건에 따라, 상기 입사 에너지와 상기 대향 전극에의 상기 양의 전위 또는 상기 음의 전위의 인가를 제어하는 제어부(전체 제어부(37))를 갖는다.
상기 시료는 단결정 웨이퍼, 혹은 에피택셜층이 형성된 웨이퍼이다. 상기 제어부는, 상기 입사 에너지로 되며, 또한 상기 대향 전극에의 인가가 상기 음의 전위로 되도록 상기 하전 입자선을 제어하고, 이 하전 입자선을 상기 시료의 검사면에 대해서 주사해 상기 이차전자를 검출하도록 제어한다. 상기 화상 처리부는, 상기 제어부에 의한 제어로 얻어진 제1 검사 화상을 취득하고, 미리 정해진 상기 이차전자의 신호량의 문턱값에 의거해, 상기 제1 검사 화상에 포함되는 매크로 결함과 적층 결함과 기저면 전위와 관통 전위를 판별한다.
(3) 본 실시형태의 대표적인 반도체 소자의 제조 방법은, 단결정 웨이퍼, 혹은 에피택셜층이 형성된 웨이퍼를 이용한 반도체 소자의 제조 방법이다. 상기 반도체 소자의 제조 방법은, 상기 웨이퍼에 격자 형상의 다이 영역을 설정하고, 상기 (1)에 기재된 반도체 검사 방법을 이용해서, 상기 매크로 결함과 상기 적층 결함과 상기 기저면 전위를 포함하는 다이를 지정하고, 이 지정한 다이를 스크리닝한다.
이하, 전술한 실시형태의 개요에 기초한 일 실시형태를 도면에 의거해 상세히 설명한다. 또, 일 실시형태를 설명하기 위한 모든 도면에 있어서, 동일한 부재에는 원칙적으로 동일한 부호를 부여하고 그 반복된 설명은 생략한다.
본 발명은, 반도체 검사 장치로서, 하전 입자선 장치 전반에 적용하는 것이 가능하지만, 본 실시형태에서는 설명의 편의상 하전 입자의 일부인 전자를 이용한 전자선 장치에 대해 설명한다. 하전 입자선 장치로서 이해할 경우에는 전자를 하전 입자로 치환해서 본 명세서의 기재를 참작하면 된다. 또, 전자 이외의 하전 입자로서 예를 들면 이온을 생각할 수 있으며 이온을 이용한 이온 장치에 있어서도 적용할 수 있다.
또한, 본 실시형태에서는 검사해야 할 단결정 웨이퍼로서 탄화규소 웨이퍼, 또는 에피택셜층이 형성된 탄화규소 웨이퍼를 이용한다. 또한, 단결정 웨이퍼로서 규소 웨이퍼 위에 형성된 웨이퍼도 이용할 수 있다.
또한, 상기 에피택셜층에 불순물 영역이 형성, 또는 표면 가공된 프로세스 웨이퍼에도 이용할 수 있다.
그리고, 이들 단결정 웨이퍼, 에피택셜층, 및 프로세스층의 이차전자 화상을 촬상해 그 콘트라스트로부터 결함을 판별한다. 특히, 매크로 결함, 기저면 결함, 관통 전위를 높은 정밀도로 검출하고 분류한다.
즉, 하전 입자선을 이용한 검사 장치에 있어서, 웨이퍼와 대물렌즈 사이에 전극을 설치하고, 전극에 양의 전위 또는 음의 전위를 인가해 화상을 취득할 수 있는 장치를 이용한다. 이차전자 방출률을 측정해 하전 입자의 에너지를 정한다.
우선, 음 전위 조건에서 화상을 취득한다(제1 검사 화상). 제1 검사 화상의 밝은 영역은 매크로 결함, 기저면 결함이다. 또한, 제1 검사 화상의 어두운 점은 관통 전위이다. 다음으로, 양 전위 조건에서 화상을 취득한다(제2 검사 화상). 제2 검사 화상의 어두운 점은 관통 나선 전위이다. 제1 검사 화상의 어두운 점으로부터 제2 검사 화상의 어두운 점을 제외한 어두운 점은 관통 칼날 형상 전위이다. 제1 검사 화상과 제2 검사 화상의 어두운 점의 신호 프로파일의 폭과 웨이퍼의 불순물 농도로부터 관통 전위의 하전 상태를 계측할 수 있다.
[일 실시형태]
본 실시형태에 따른 반도체 검사 방법, 반도체 검사 장치, 및 반도체 소자의 제조 방법에 대해 도 1∼도 13을 이용해서 설명한다. 이하에 있어서는, 반도체 검사 장치, 이 반도체 검사 장치에 의한 반도체 검사 방법, 이 반도체 검사 방법에 의한 제1 결함군 및 제2 결함군을 검출하는 방법, 또한 결함의 특성을 해석하는 방법 등에 대해 차례로 설명한다. 그리고, 마지막으로 이 기술들을 이용한 반도체 소자의 제조 방법에 대해 설명한다.
<반도체 검사 장치>
우선, 도 1을 이용해서 본 실시형태에 따른 반도체 검사 장치에 대해 설명한다. 도 1은 이 반도체 검사 장치의 일례를 나타내는 구성도이다. 도 1에서는, 기본으로 되는 형태의 단결정 웨이퍼 또는 에피택셜층이 형성된 단결정 웨이퍼의 검사 장치를 나타내고 있다.
본 실시형태에 따른 반도체 검사 장치(1)는, 광학 현미경(34)과, 전자 광학계(2)와, 웨이퍼 반송계(4)와, 진공 배기계(5)와, 제어계(6)와, 화상 처리계(7)와, 조작부(8)로 구성되어 있다.
전자 광학계(2)에는, 전자총(11), 콘덴서 렌즈(12), 대물렌즈(13), 검출기(14), 편향기(15), 대향 전극(16), 반사판(33) 등이 구비되어 있다. 전자총(11)은 일차전자(9)를 방출하는 전자총이다. 콘덴서 렌즈(12)는 일차전자(9)를 집속하는 렌즈이다. 대물렌즈(13)는 일차전자(9)를 스로틀링하는 렌즈이다. 검출기(14)는 이차전자(또는 반사 전자)(10)를 검출하는 검출기이다. 편향기(15)는 일차전자(9)를 편향시키는 편향기이다. 대향 전극(16)은 이차전자(또는 반사 전자)(10)의 궤도를 제어하는 전극이다. 반사판(33)은 이차전자(또는 반사 전자)(10)를 검출기(14)를 향해 반사하는 반사판이다.
전자 광학계(2)에는, XY 스테이지(19), 웨이퍼 홀더(20) 등도 더 구비되어 있다. XY 스테이지(19)는 웨이퍼 홀더(20)를 XY 방향으로 이동시키는 스테이지이다. 웨이퍼 홀더(20)는 검사해야 할 웨이퍼(21)를 유지하는 홀더이다.
웨이퍼 반송계(4)에는 검사해야 할 웨이퍼(21)를 전자 광학계(2)의 웨이퍼 홀더(20)에 반송하는 반송 기구 등이 구비되어 있다. 진공 배기계(5)에는 전자 광학계(2)의 내부를 진공 배기하는 배기 기구 등이 구비되어 있다.
제어계(6)에는, 전자선 제어부(22), 검출계 제어부(23), 편향 제어부(24), 전자 렌즈 제어부(25), 리타딩 전압 제어부(26), 전극 제어부(27) 등이 구비되어 있다. 전자선 제어부(22)는 전자총(11)으로부터 방출되는 전자선을 제어하는 제어부이다. 검출계 제어부(23)는 검출기(14)로부터의 검출 신호를 제어하는 제어부이다. 편향 제어부(24)는 편향기(15)를 제어하는 제어부이다. 전자 렌즈 제어부(25)는 콘덴서 렌즈(12)와 대물렌즈(13)를 제어하는 제어부이다. 리타딩 전압 제어부(26)는 웨이퍼 홀더(20)에 유지된 웨이퍼(21)에 인가하는 리타딩 전압을 제어하는 제어부이다. 전극 제어부(27)는 대향 전극(16)을 제어하는 제어부이다.
화상 처리계(7)에는 화상 처리부(30), 화상 기억부(31) 등이 구비되어 있다. 화상 처리부(30)는 검출계 제어부(23)로부터의 검출 신호를 디지털 화상 신호로 변환한 후에 화상 신호 처리해서 결함을 판정하는 처리부이다. 화상 기억부(31)는 화상 처리부(30)에서 판정한 결함 정보 등을 저장하는 기억부이다.
조작부(8)에는, 입출력 조작을 행하는 GUI(그래피컬 유저 인터페이스 : 도 3)(36), 입출력 조작에 대한 제어나 반도체 검사 장치 전체의 제어를 맡는 전체 제어부(37), 이차전자 방출률과 입사 에너지와 이 입사 에너지에 있어서의 음의 전위 및 양의 전위를 산출하는 산출부(38) 등이 구비되어 있다.
GUI(36)에는, 웨이퍼(21)를 다이로 분할하고 다이 번호를 지정하는 입력부, 마스크 정보를 입력하는 입력부, 웨이퍼(21)의 불순물 농도를 입력하는 입력부 등이 구비되어 있다. 또한, 웨이퍼(21)의 검사로부터 제1 결함군과 제2 결함군으로 분류해서 출력하는 출력부, 제1 결함군의 좌표와 크기를 출력하는 출력부, 제1 결함군의 좌표가 포함되는 다이를 추출하는 출력부, 제2 결함군의 결함 밀도를 출력하는 출력부, 제2 결함군의 전기 특성을 출력하는 출력부, 스크리닝해야 할 다이를 추출하는 출력부 등이 구비되어 있다.
산출부(38)는, 일차전자(9) 및 이차전자(10)의 전류량에 의거해 이차전자 방출률을 산출하고, 이 이차전자 방출률에 의거해 이차전자 방출률이 1보다 커지는 입사 에너지와, 이 입사 에너지에 있어서 이차전자 방출률이 1보다 작아지는 음의 전위, 및 이차전자 방출률이 1보다 커지는 양의 전위를 산출하는 산출부이다.
전자 광학계(2)의 내부는 진공 배기계(5)에 의해 10-7 내지 10-4㎩로 진공 배기된다. 콘덴서 렌즈(12)와 대물렌즈(13)는 조작부(8)로부터 전자 렌즈 제어부(25)에 의해 제어된다. 편향기(15)는 조작부(8)로부터 편향 제어부(24)에 의해 제어된다. 대향 전극(16)은 조작부(8)로부터 전극 제어부(27)에 의해 제어된다.
전자선 제어부(22)를 이용해서, 전자총(11)으로부터 방출되는 전자선의 일차전자(9)가 콘덴서 렌즈(12)에 의해 집속된 후, 편향기(15)에 의해서 편향되어 대물렌즈(13)에 의해 검사해야 할 웨이퍼(21)의 표면에 도달한다. 일차전자(9)에 의해 웨이퍼(21)의 표면으로부터 방출된 이차전자(또는 반사 전자)(10)는, 대향 전극(16)에 의해서 양 전압(VP), 또는 음 전압(VN)을 설정해 궤도가 제어된다.
검사해야 할 웨이퍼(21)는 웨이퍼 홀더(20)에 고정된다. 또한, 웨이퍼 홀더(20)는 XY 스테이지(19)에 의해 XY 방향으로 이동시킬 수 있다. 또한, 리타딩 전압 제어부(26)에 의해, 검사해야 할 웨이퍼(21)에는 리타딩 전압(Vr)이 인가된다.
이차전자(또는 반사 전자)(10)는 반사판(33)에서 반사되어 검출기(14)에 입력된다. 검출기(14)는 입력된 이차전자(또는 반사 전자)(10)를 검출하며, 이 검출 신호를 검출계 제어부(23)에 출력한다. 검출계 제어부(23)는 검출기(14)에서 검출한 검출 신호를 화상 처리부(30)에 송신한다. 화상 처리부(30)에서는, 검출기(14)에서 검출한 검출 신호를 디지털 화상 신호로 변환하는 AD 변환을 행하고, 그 후 화상 신호 처리해서 결함을 판정하는 결함 판정을 행한다. 이 판정한 결함 정보(결함 종류, 사이즈, 좌표)는 화상 기억부(31)에 저장된다.
<반도체 검사 방법>
다음으로, 도 2를 이용해 도 3∼도 4를 참조하면서 전술한 반도체 검사 장치(1)에 의한 반도체 검사 방법에 대해 설명한다. 보다 구체적으로는, 도 1에 나타낸 반도체 검사 장치(1)를 이용해 단결정 웨이퍼 또는 에피택셜층이 형성된 단결정 웨이퍼의 검사 플로를 설명한다. 도 2는 이 반도체 검사 장치에 의한 반도체 검사 방법의 검사 플로의 일례를 나타내는 도면이다. 도 3은 반도체 검사 장치에 있어서의 GUI의 일례를 나타내는 도면이다. 도 4는 반도체 검사 방법에 있어서의 전자 광학 조건(Ep, VP, VN)을 정하는 일례를 설명하는 도면이다.
우선, 검사 정보의 입력 공정(S40)에 있어서 조작부(8)에 검사 정보를 입력한다. 이 검사 정보의 입력은 도 3에 나타내는 GUI(그래피컬 유저 인터페이스)(36)에서 행한다. 검사 정보(130)는, 풀다운이나 체크 박스(제1 결함군 검사 항목 입력란(131a), 제2 결함군 검사 항목 입력란(131b)) 등으로 리스트 표시되거나 매뉴얼로 직접 입력할 수 있다.
검사 항목 입력란(133)은, 검사하고자 하는 결함 종류, 예를 들면 표면의 범프(오목) 결함, 표면의 피트(볼록) 결함, 스텝 번칭, 캐럿 결함, 코멧 결함, 삼각 결함, 기저면 전위, 적층 결함, 관통 나선 전위, 관통 칼날 형상 전위 등을 입력한다. 또한, 유저가 독자적으로 결함 항목을 추가할 수도 있다. 또한, 매크로 결함(표면의 범프(오목) 결함, 표면의 피트(볼록) 결함, 스텝 번칭, 캐럿 결함, 코멧 결함, 삼각 결함)과 기저면 결함(기저면 전위, 적층 결함)을 제1 결함군으로 정의해 선택할 수도 있다. 또한, 관통 전위(관통 나선 전위, 관통 칼날 형상 전위)를 제2 결함군으로 정의해 선택할 수도 있다.
다음으로, 시료 정보 입력란(132)에는, 검사하고자 하는 웨이퍼(21)의 조성(137a), 웨이퍼 사이즈(137b), 구조(137c), 웨이퍼 특정 영역의 불순물 농도(137d) 등을 입력한다. 도 3의 예에서는 웨이퍼(21)의 조성(137a)으로서 SiC(탄화규소), 그 외가 있다. 웨이퍼 사이즈(137b)로서 3인치, 8인치, 그 외가 있다. 구조(137c)로서 단결정 웨이퍼, 에피택셜층 구비 단결정 웨이퍼가 있다. 단결정 웨이퍼는 두께를 입력하고, 에피택셜층 구비 단결정 웨이퍼는 에피택셜층과 단결정 웨이퍼의 각 두께를 입력한다. 웨이퍼 특정 영역의 불순물 농도(137d)로서 액티브, 그 외 1, 그 외 2의 영역마다 도전형의 n형 또는 p형, 불순물 농도의 값을 입력한다.
다음으로, 검사 영역 설정란(134)에는 검사 영역을 설정하기 위한 입력을 행한다. 검사 영역은 웨이퍼 전면(全面)이어도 된다. 또한, GUI에서 검사하고자 하는 영역을 다이(135)로 분할해서 선택할 수도 있다. 선택하는 경우는 다이 번호를 지정한다. 또한, 다이 레이아웃 정보 설정란(136)에 소자 제작 프로세스의 마스크 정보에 의거한 레이아웃을 입력해 선택할 수도 있다. 또한, 직접 좌표를 입력할 수도 있다.
이상과 같이 해서 검사 정보(130)의 입력이 완료된 후에는, 도 3의 GUI(36)에 설치된 검사 개시 버튼을 지정(클릭)함으로써, 전체 제어부(37) 및 제어계(6)에 의한 제어에 따라 자동적으로 검사가 개시된다. 또한, 검사를 중지하고자 할 경우에는 검사 중지 버튼을 지정함으로써 검사를 중지할 수 있다.
다음으로, 검사해야 할 웨이퍼(21)를 반도체 검사 장치(1)에 있어서의 웨이퍼 반송계(4)의 웨이퍼 카세트에 세팅한다. 웨이퍼 카세트에는 1매 혹은 복수 매의 검사 웨이퍼를 세팅할 수 있다. 또, 이 동작은 검사 정보(130)의 입력(S40)과 전후해도 된다.
다음으로, 웨이퍼 로딩 공정(S41)에 있어서 웨이퍼(21)를 반도체 검사 장치(1)의 XY 스테이지(19) 위의 웨이퍼 홀더(20)에 로딩한다.
다음으로, 전자 광학 조건 설정 공정(S42)에 있어서 전자 광학계(2)의 전자 광학 조건을 설정한다. 전자 광학 조건은 이하에 기술하는 Ep, VP, VN 등이 있다. 그리고, 이 조건들은 상기 검사 정보(130)에 의거해서 자동적으로 정해진다. 또한, 매뉴얼로 입력할 수도 있다.
다음으로, 전자선 조정 공정(S43)에 있어서 전자총(11)으로부터 방출할 전자선의 조정을 행한다. 전자선의 조정은 광학축의 조정, 초점, 비점(非点) 등이다. 전자선의 조정은 자동으로 행할 수도 있다.
다음으로, 웨이퍼 얼라이먼트 공정(S44)에 있어서 검사해야 할 웨이퍼(21)의 얼라이먼트를 행한다. 얼라이먼트는 검사해야 할 웨이퍼(21)의 좌표(Xsub, Ysub)와 XY 스테이지(19)의 좌표(Xs, Ys)를 맞춘 것이다.
다음으로, 캘리브레이션 공정(S45)에 있어서 캘리브레이션을 행한다. 우선, 입사 에너지(Ep)를 결정하는 방법에 대해 도 4를 이용해서 설명한다. 예를 들면, 일차전자(9)의 전류를 100㎀, 전압(Vp)를 -10㎸로 하고 리타딩 전압(Vr)을 -9.7V로 해서, 규소 웨이퍼 위에 열산화법으로 형성한 막 두께 1미크론의 이산화규소막을 교정용 시료로서 이용한다. 교정용 시료는 XY 스테이지(19)의 일부에 설치되어 있다. 예를 들면, XY 스테이지(19)의 코너부에 설치되어 있다. 그리고 우선, 교정용 시료에 일차전자(9)를 조사한다. 이때, 이산화규소막은 양으로 대전하기 때문에 일차전자(9)의 전류량에 동등한 이차전자(10)의 전류가 방출된다. 여기에서, 이차전자(10)는 소위 "진(眞)의 이차전자"와 반사 전자의 합이다. 이때, 이차전자(10)를 검출하는 검출기(14)에 접속된 프리앰프의 게인, 오프셋을 조정해, 예를 들면 출력 전압을 1V로 되도록 설정한다.
다음으로, 일차전자(9)의 전류를 200㎀로 했을 때의 출력 전압이 2V로 되는 것을 확인하고, 다음으로 일차전자(9)의 전류를 50㎀로 했을 때의 출력 전압이 0.5V로 되는 것을 확인해서 검출기(14)의 선형성(線形性)을 확인한다. 선형성이 얻어지지 않았을 경우에는 앰프의 선형성이 얻어지는 출력 전압으로 되도록 게인을 조정한다. 상기에 의해 앰프의 출력 전압으로부터 이차전자(10)의 전류량을 환산할 수 있다. 상기 캘리브레이션(S45)은 자동으로 행할 수도 있고 유저 자신이 레시피를 작성해서 행할 수도 있다.
다음으로, 검사해야 할 웨이퍼(21)(여기에서는 탄화규소 단결정 웨이퍼)에 일차전자(9)를 조사한다. 일차전자(9)의 전류를 100㎀로 하고, Vp는 -10㎸로 하고, Vr을 -9.9㎸ 내지 0V까지 가변시켜서 이차전자(10)의 전류를 계측한다. 계측은 자동 또는 매뉴얼로 행해진다. 이차전자 방출률(전(全) 전자 방출률이라고도 불림)은 이차전자 전류/일차전자 전류로 부여된다. 일차전자(9)의 에너지는 (Vr-Vp) 일렉트론 볼트(eV)로 부여된다.
도 4는 이차전자 방출률의 입사 에너지(일차전자(9)의 에너지(Ep)) 의존성을 플롯한 이차전자 방출률 커브(64)의 일례이다. 도 4에서는, 일차전자(9)의 에너지(Ep)를 가로축에 취하고, 이차전자 방출 검출 전압을 세로축에 취하고 있다. 이차전자 방출률이 1로 되는 일차전자(9)의 에너지(65)를 기준 에너지(E1)로 하고, 63을 기준 에너지(E2)로 한다. 검출기(14)로부터의 출력 신호 전압에 관해 기준 신호 전압은 1V로 했다. Ep는 기준 에너지(E1)보다 높고 기준 에너지(E2)보다 낮은 에너지이며 Ep를 1㎸로 설정한다. 이차전자 방출 검출 전압(61)은 1.8V이다.
다음으로, 대향 전극(16)의 전위(VP)는 이차전자(10)를 검출기(14)측으로 인출하는 전위로 하기 위해 2㎸로 설정하고, 대향 전극(16)의 전위(VN)는 이차전자 방출 검출 전압을 1V보다 작게 하는 전압이며, 이차전자(10)를 웨이퍼(21)의 표면측으로 되돌리는 전위로 하기 위해 (Vr-50V)로 설정된다. VN을 인가함으로써 이차전자 방출 검출 전압(62)은 0.9V로 된다. 즉, 61은 VP 조건의 이차전자 방출 검출 전압이고, 62는 VN 조건의 이차전자 방출 검출 전압이다.
다음으로, 검사 화상 취득 공정(S46)에 있어서 검사 화상을 취득한다. 검사 화상은, 검사 정보(130)에 의거해서 XY 스테이지(19)를 이동시키고, 일차전자(9)를 편향기(15)에 의해 XY 방향으로 편향시켜, 일차전자(9)의 편향과 동기해서 이차전자(10)의 신호를 검출기(14)에서 취득하고 화상 처리부(30)에서 화상을 취득한다. XY 스테이지(19)의 이동과 일차전자(9)의 편향은 독립적으로 행해도 되며 연동시켜도 된다. 또한, 도 5를 이용해서 후술하는 바와 같이, 일차전자(9)의 전자선 주사 방향(74)에 대해 스테이지 이동 방향(75)을 수직으로 해서, 일차전자(9)의 편향과 XY 스테이지(19)의 이동을 동기시켜 이차전자(10)의 신호를 취득해도 된다. 여기에서, 검사해야 할 웨이퍼(21)에 미리 기준점을 설정하고, 스테이지 좌표(Xs, Ys)와 일차전자 주사 좌표(Xe, Ye)를 일치시켜 둔다. 웨이퍼 좌표(Xsub, Ysub)는 (Xs+Xe, Ys+Ye)로 부여된다.
다음으로, 검사 처리 화상 출력 공정(S47)에 있어서, 검출기(14)로부터의 출력 신호 전압에 관한 상기 기준 신호 전압에 의거해 문턱값 필터에 의한 화상 처리를 실시한 검사 처리 화상을 출력한다.
다음으로, 결함 좌표 추출 공정(S48)에 있어서, 검사 정보(130)에 의거해 전자 광학 조건을 바꾼 검사 화상 및 검사 처리 화상을 취득하고, 결함에 대응한 도형의 취득, 정점(頂点) 좌표, 중심(重心) 좌표 등의 결함 좌표의 추출을 행한다.
다음으로, 결함 분류 공정(S49)에 있어서 결함 도형의 패턴 인식에 의해 결함을 분류한다.
다음으로, 결함 분포 맵 작성 공정(S50)에 있어서 각각의 결함마다 결함 분포 맵을 자동으로 작성한다.
다음으로, 결함 해석 공정(S51)에 있어서 검사 정보(130)의 입력(S40)의 값과 검사 화상으로부터 결함의 밀도나 전기 특성의 해석 처리를 행한다.
상기한 검사 처리 화상 출력, 결함 좌표 추출, 결함 분류, 결함 맵 작성, 결함 해석의 각 처리는 본 실시형태의 반도체 검사 장치(1)의 컴퓨터에서 처리할 수 있다. 또한, 네트워크로 접속된 컴퓨터에서 처리할 수도 있다. 또한, 복수의 검사 장치를 네트워크로 접속해 복수의 검사 웨이퍼를 병렬로 검사할 수도 있다.
다음으로, 검사 결과 출력 공정(S52)에 있어서 조작부(8)에 검사 결과를 출력한다. 검사 결과의 출력은 도 3에 나타내는 GUI(36)에서 행해진다. 검사 결과로서는, 결함 밀도 결과 출력(140), 제1 결함군의 결함 분포 출력(141), 제2 결함군의 결함 분포 출력(142), 제2 결함군의 결함 전기 특성 출력(143) 등이 표시된다. 결함 밀도 결과 출력(140)으로서, 전면(全面), 액티브, 그 외 1의 영역마다, 매크로 결함, 적층 결함, 기저면 전위, 관통 나선 전위, 관통 칼날 형상 전위의 각 결함 밀도가 표시된다. 제2 결함군의 결함 전기 특성 출력(143)으로서 관통 나선 전위, 관통 칼날 형상 전위의 각 특성값이 표시된다. 이 검사 결과들에 대한 상세는 후술한다.
다음으로, 웨이퍼 언로딩 공정(S53)에 있어서 검사 웨이퍼를 언로딩한다. 그리고, 다음의 검사 웨이퍼가 있는 경우는 웨이퍼를 로딩하고 상기 검사를 행한다. 모든 검사 웨이퍼에 대해 종료될 때까지 상기 처리를 반복한다.
<제1 결함군을 검출하는 방법>
다음으로, 도 5, 도 6a, 도 6b, 도 6d, 도 7a, 도 7b를 참조해서, 전술한 반도체 검사 장치(1) 및 반도체 검사 방법을 이용해 제1 결함군을 검출하는 방법에 대해 설명한다. 보다 구체적으로는, 도 1에 나타낸 반도체 검사 장치(1)를 이용해서, 도 2에 나타낸 반도체 검사 방법에 의해, 검사해야 할 단결정 웨이퍼의 제1 결함군(매크로 결함, 기저면 전위, 적층 결함)을 검출하는 방법을 설명한다.
도 5는 웨이퍼의 검사 방법의 일례를 설명하는 도면이다. 도 5에 있어서 검사해야 할 검사 웨이퍼(70)의 도전형은 n형이다. 검사 웨이퍼(70)의 불순물 농도는 2×1015㎝- 3이다. 검사 웨이퍼(70)의 제1 오리엔테이션 플랫(72)은 [1 -1 0 0] 방향이고, 제2 오리엔테이션 플랫(73)은 [-1 -1 2 0] 방향이다. 검사 웨이퍼(70)의 검사 영역을 격자 형상의 다이(71)로 분할한다. 다이(71)는 바람직하게는 1개의 반도체 소자의 제작 영역이다. 제1 오리엔테이션 플랫(72)을 XY 스테이지(19)의 X 방향에 맞추고, 제2 오리엔테이션 플랫(73)을 XY 스테이지(19)의 Y 방향에 맞춰서 검사 웨이퍼(70)를 XY 스테이지(19)에 고정한다.
일차전자(9)의 에너지(Ep)를 1keV로 하기 위해 Vp를 -10㎸, Vr을 -9㎸로 했다. 대향 전극(16)의 전위(VN)를 -9.05㎸로 설정했다. 일차전자(9)의 전류를 100㎀로 했다. 일차전자(9)를 편향기(15)에 의해 X 방향 및 Y 방향으로 검사 웨이퍼(70)의 표면에 주사한다. 일차전자(9)의 주사에 동기해서 이차전자(10)의 신호를 취득한다. 또한, 도 5와 같이 일차전자(9)를 Y 방향(전자선 주사 방향(74))으로 주사하고, X 방향(스테이지 이동 방향(75))으로 XY 스테이지(19)를 주사해서, 일차전자(9)의 주사와 XY 스테이지(19)의 이동에 동기해서 화상을 취득해도 된다. 또한, 일차전자(9)를 X 방향으로 주사하고 XY 스테이지(19)를 Y 방향으로 주사해도 된다.
검사 웨이퍼(70)에 미리 기준점을 설정하고 스테이지 좌표(Xs, Ys)와 일차전자 주사 좌표(Xe, Ye)를 일치시켜 둔다. 웨이퍼 좌표(Xsub, Ysub)는 (Xs+Xe, Ys+Ye)로 부여된다. 검사 웨이퍼(70)에 제1 오리엔테이션 플랫(72)과 제2 오리엔테이션 플랫(73)이 가공되어 있을 경우, XY 스테이지(19)의 X 방향을 제1 오리엔테이션 플랫(72)의 방향에 맞추고, XY 스테이지(19)의 Y 방향을 제2 오리엔테이션 플랫(73)의 방향에 맞춘다. 도 3에 나타낸 GUI(36)의 검사 영역 설정란(134)에 있어서 소자에 대응하는 다이(135)를 설정한다.
도 6a는 결함을 검사한 화상의 일례를 설명하는 도면이다. 도 6b는 제1 결함군의 결함을 검사한 화상 처리의 일례를 설명하는 도면이다. 도 6d는 제1 결함군의 결함을 검사한 다른 화상의 일례를 설명하는 도면이다.
도 6a는 웨이퍼의 결함을 검사한 검사 화상 중의 하나이다. 광학 현미경(34)으로는 검사할 수 없는 결함(관통 전위(82), 적층 결함(80), 기저면 전위(81))이 화상에 포함되어 있다. 도 6d는 웨이퍼의 다른 장소의 검사 화상이며, 86은 본 검사 장치의 광학 현미경(34)을 이용해서 관찰한 광학 현미경 화상이다. 검출된 수백 미크론 크기의 매크로 결함(87, 88)의 광학 현미경 화상(86)에 대응한 제1 검사 화상은 91a, 91b이다. 즉, 광학 현미경 화상(86)의 결함부(매크로 결함의 단부(端部)(87))와 제1 검사 화상(91a)의 결함부(매크로 결함 정점부(90))가 대응되며, 마찬가지로 광학 현미경 화상(86)의 결함부(매크로 결함(88))와 제1 검사 화상(91b)의 결함부(매크로 결함 저변부(89))가 대응해 있다. 매크로 결함은 본 검사 장치의 광학 현미경(34)만으로도 검사할 수 있다.
다음으로 화상 처리를 행한다. 검출기(14)로부터의 출력 검사 신호 전압에 관해 기준 신호 전압은 1V이다. 도 6b는 도 6a의 검사 화상에 대해서, 출력 검사 신호 전압 1.5V 이상의 신호를 문턱값 필터 처리해서 얻어진 제1A 화상이다. 도 6d의 검사 화상(91a 및 91b)도 마찬가지로 1.5V 이상의 신호를 문턱값 필터 처리함으로써 제1A 화상이 얻어진다. 도 6b에 나타낸 제1A 화상의 점 형상 도형(84)이나 다각형 도형(83)을 추출함으로써 제1 결함군의 분포가 얻어진다. 점 형상 도형(84)은 기저면 전위(81)를 나타내고 다각형 도형(83)은 적층 결함(80)을 나타낸다. 특히, 100미크론 이상의 도형을 매크로 결함으로서 추출할 수도 있다.
도 7a는 제1 결함군의 결함 분포의 일례를 설명하는 도면이다. 도 7b는 제1 결함군의 판별 분포의 일례를 설명하는 도면이다.
도 7a는 기저면 결함(103)(△표지)과 매크로 결함(102)(○표지)의 제1 결함군의 결함 분포(101)의 출력이다. 도 7b는 제1 결함군의 결함을 포함하지 않는 다이(104)와 제1 결함군의 결함을 포함하는 다이(105)를 판별한 분포의 출력이다. 다이를 6㎜×6㎜로 설정했을 경우, 전 다이 수는 76개이며 그 중 30개의 다이가 양품(良品) 다이인 것으로 판별할 수 있어 양품률은 39.4%이다. 다이를 3㎜×3㎜로 한 경우는, 전 다이 수는 304개이며 양품 다이는 238개이고 양품률은 78.2%이다. 즉, 전력 제어용 반도체 소자에서는, 정격 전류가 커지면 다이 사이즈를 크게 할 필요가 있다. 본 실시형태의 검사에 의해 반도체 소자의 정격에 따른 웨이퍼 품질이 정해진다.
<제2 결함군을 검출하는 방법>
다음으로, 도 6c, 도 8을 참조해서, 전술한 반도체 검사 장치(1) 및 반도체 검사 방법을 이용해 제2 결함군을 검출하는 방법에 대해 설명한다. 보다 구체적으로는 도 6a에 나타낸 검사 화상을 이용해 제2 결함군을 검출하는 방법을 설명한다. 제2 결함군은 관통 나선 전위와 관통 칼날 형상 전위이다. 관통 전위 단체(單體)에서는 치명적 결함으로는 되지 않고 집합에 의해 치명적 결함으로 될 수 있다. 이 때문에 검사에서는 다이의 결함 밀도를 평가한다.
도 6c는 제2 결함군의 결함을 검사한 화상 처리의 일례를 설명하는 도면이다. 도 8은 제2 결함군의 결함 분포의 일례를 설명하는 도면이다.
전술한 도 6a의 제1 검사 화상(관통 전위(82))에 있어서, 도 6c는 출력 검사 신호 전압 0.5V 이하의 신호를 문턱값 필터 처리해서 얻어진 제1B 화상이다. 도 6c에 있어서 점 형상 도형(85)은 관통 전위이다. 도 8은 관통 전위의 웨이퍼면 내 분포, 즉 제2 결함군의 결함 분포(110)이다. 도 8에 있어서 111의 다이를 확대한 결과가 112의 확대도(다이의 결함 분포의 확대도)이다. 이 화상 처리 및 결함 분포에 의해 관통 전위(113)의 밀도 1.9×103㎝-2가 얻어진다.
<제2 결함군의 결함 특성 해석에 있어서의 관통 나선 전위와 관통 칼날 형상 전위를 판별하는 방법>
다음으로, 도 9a를 참조해서, 전술한 반도체 검사 장치(1) 및 반도체 검사 방법을 이용해 제2 결함군의 결함 특성 해석에 있어서의 관통 나선 전위와 관통 칼날 형상 전위를 판별하는 방법에 대해 설명한다.
도 9a는 제2 결함군의 결함 특성 해석에 있어서의 관통 나선 전위와 관통 칼날 형상 전위를 판별하는 일례를 설명하는 도면이다. 도 9a에 있어서 120은, 전술한 도 5의 검사 조건에서 취득한 도 6a와는 다른 장소의 제1 검사 화상이다. 이에 대해 대향 전극(16)의 전위를 양으로 하고 Vp를 2㎸로 설정했을 때의 제2 검사 화상을 취득한다. 121은 이 취득한 제2 검사 화상(제1 검사 화상과 동일 장소)이다.
제1 검사 화상(120)과 동일 장소의 제2 검사 화상(121)을 비교한다. 제1 검사 화상(120)의 관통 나선 전위를 나타내는 콘트라스트(122b)와, 제2 검사 화상(121)의 관통 나선 전위를 나타내는 콘트라스트(123b)는 동등한 콘트라스트이다. 이 경우는 관통 나선 전위인 것을 수산화칼륨을 이용한 에칭법에 의해 확인할 수 있다. 또한, 제1 검사 화상(120)의 관통 칼날 형상 전위를 나타내는 콘트라스트(122a)는, 제2 검사 화상(121)의 관통 칼날 형상 전위를 나타내는 콘트라스트(123a)와 크게 다르다. 이 경우는, 관통 칼날 형상 전위인 것을 수산화칼륨을 이용한 에칭법에 의해 확인할 수 있다. 즉, 제1 검사 화상(120)과 제2 검사 화상(121)의 비교를 행함으로써 관통 나선 전위와 관통 칼날 형상 전위를 판별할 수 있다.
제1 검사 화상(120) 및 제2 검사 화상(121)에 있어서도 전술한 도 8과 마찬가지로, 출력 검사 신호 전압 0.5V 이하의 신호를 문턱값 필터 처리해서 얻어진 화상에 의해, 관통 나선 전위와 관통 칼날 형상 전위의 분포가 얻어진다.
이상으로부터, 제1 검사 화상의 밝은 영역은 매크로 결함, 기저면 결함이고, 어두운 점은 관통 전위인 것을 알 수 있다. 또한, 제2 검사 화상의 어두운 점은 관통 나선 전위인 것을 알 수 있다. 또한, 제1 검사 화상의 어두운 점으로부터 제2 검사 화상의 어두운 점을 제외한 어두운 점은 관통 칼날 형상 전위인 것을 알 수 있다.
<관통 전위의 하전 특성을 취득하는 방법>
다음으로, 도 9b, 도 10a, 도 10b를 참조해서, 전술한 도 9a의 제1 검사 화상(120)과 제2 검사 화상(121)을 이용해 관통 전위의 하전 특성을 취득하는 방법에 대해 설명한다.
도 9b는 관통 전위의 콘트라스트의 프로파일의 일례를 설명하는 도면이다. 도 10a는 도너 이온과 전자가 존재하는 n형 반도체에 관통 전위가 형성되었을 때의 일례를 설명하는 도면이다. 도 10b는 도 10a의 에너지 밴드의 일례를 설명하는 도면이다.
도 9b에 있어서, 124는 제1 검사 화상(120)의 관통 전위의 콘트라스트의 프로파일을 나타내고, 125는 제2 검사 화상(121)의 관통 전위의 콘트라스트의 프로파일을 나타낸다. 어두운 점 형상 콘트라스트인 폭(127 또는 129)(프로파일의 폭)은 공핍(空乏) 영역 폭이다.
도 10a에서는 도너 이온(151)과 전도 전자(152)가 존재하는 n형 반도체에 관통 전위(150)가 형성되었을 때의 모식도를 나타내고 있고, 도 10b는 그 에너지 밴드 도면을 나타내고 있다. 페르미 준위(準位)(160)보다 깊은 위치에 전위의 결함 준위(162)가 형성되고, 전자(158)가 결함 준위(162)에 포획되면, 쿨롬 에너지가 증가하며 또한 전위선 근방이 공핍화된다. 여기에서는, 도 10a에 나타내는 바와 같이, 전위에 포획된 전자(154)의 평균 간격(a)(155)의 등 간격으로 전자가 포획되어 공핍 반경(R)(153)의 원통 형상의 공핍 영역이 형성된다. 공핍 반경(R)은, 제1 검사 화상(120) 및 제2 검사 화상(121)의 관통 전위를 나타내는 어두운 점 형상 콘트라스트의 프로파일로부터 계측한다.
도 9b에서는, 관통 나선 전위를 나타내는 콘트라스트(122b)의 라인프로파일(124)과 관통 칼날 형상 전위를 나타내는 콘트라스트(123a)의 라인프로파일(125)을 나타내고 있다. 라인프로파일(124)에 있어서의 폭(2R)(127)의 R은 325㎚, 라인프로파일(125)에 있어서의 폭(2R)(129)의 R은 180㎚이다. 여기에서 라인프로파일(124, 125)의 세로축은 결함(SN)이며 〔정상부(正常部)(배경) 명도-결함부 명도〕/〔정상부 명도의 표준 편차〕로 정의된다.
도 9b에서 측정한 R을 이용해서 전자 트랩의 이온화 에너지(E0)를 구한다. 도 10b로부터 E0은 (1)식으로 주어진다.
[수식 1]
Figure 112016013257447-pct00001
여기에서, ΔEFT는 페르미 준위(160)와 트랩 결함 준위(Ed)(162)의 에너지차(161), ΔECF는 페르미 준위(160)와 전도대(156)의 에너지차(163), qφ는 전위 장벽(159)이다. 또, 157은 가전자대를 나타낸다. ΔECF는 (2)식으로 주어진다.
[수식 2]
Figure 112016013257447-pct00002
여기에서, 탄화규소의 배드갭 Eg=3.26eV, 불순물 농도 Nd=7.85×1014/㎤, 진성(眞性) 캐리어 농도 ni=8.2×10-9/㎤, T=300K를 대입하면, ΔECF=0.26eV가 얻어진다. 전위심(轉位芯)에 트랩된 전자의 선전하(線電荷) 밀도 Q0(=Q/a)는 전하 중성 조건에 따라 (3)식으로 주어진다.
[수식 3]
Figure 112016013257447-pct00003
ΔEFT는 (4)식으로 주어지고 qφ는 (5)식으로 주어진다.
[수식 4]
Figure 112016013257447-pct00004
[수식 5]
Figure 112016013257447-pct00005
이상에 의해, 관통 나선 전위(콘트라스트(122b))의 전위 장벽은 0.29eV, 관통 칼날 형상 전위(콘트라스트(123a))의 전위 장벽은 0.05eV가 얻어졌다. 상기 결과는, 전술한 도 3에 나타낸 GUI(36)의 제2 결함군의 결함 전기 특성 출력(143)에 출력되며, 소자 설계 시뮬레이션에 활용해 정격 전류, 정격 전압의 설계를 행할 수 있다.
<반도체 소자의 제조 방법>
다음으로, 도 11∼도 13을 참조해서, 전술한 도 1∼도 10의 반도체 검사 장치(1) 및 반도체 검사 방법 등을 이용해 반도체 소자의 제조 방법에 대해 설명한다. 보다 구체적으로는 결함에 의한 특성 영향이 없는 탄화규소 반도체 소자의 제조 방법을 설명한다.
도 11은 반도체 소자의 제조 방법의 일례를 설명하는 도면이다. 도 12는 다이의 일례를 설명하는 도면이다. 도 13은 제1 결함군의 결함 분포의 일례를 설명하는 도면이다.
도 11의 반도체 소자의 제조 방법에 있어서, 우선 n형 탄화규소 웨이퍼(180)에 대해, 전술한 도 1의 반도체 검사 장치 및 도 2의 반도체 검사 방법을 이용해서, 제1 결함군의 결함 분포를 취득하는 제1 검사 공정을 행한다.
다음으로, n형 탄화규소 웨이퍼(180)의 표면 위에 n-형 탄화규소 에피택셜층(181)을 화학 기상 성장법 등으로 형성한다. 이 탄화규소 에피택셜층(181)에 대해, 전술한 도 1의 반도체 검사 장치 및 도 2의 반도체 검사 방법을 이용해서, 제1 결함군의 결함 분포를 취득하는 제2 검사 공정을 행한다. 탄화규소 웨이퍼(180)의 결함 중에서 기저면 결함이 감소해 있는 것을 확인한다. 이때, 기저면 결함이 동등하거나 늘어난 경우는 에피택셜 성장 조건을 바꾼다.
또한, 에피택셜층이 형성된 웨이퍼로부터 반도체 소자의 제조를 개시하는 경우는, 제2 검사 공정에 있어서 제1 결함군의 결함 분포를 취득하고, 다이 사이즈에 의거해 전술한 도 7b를 이용해서 설명한 양품률을 취득한다. 양품률이 규정을 만족시키지 못하는 웨이퍼는 제조에 이용하지 않는다. 바람직하게는 양품률은 90% 이상이다. 환언하면, 다이의 사이즈는 결함 다이가 10% 이하로 되도록 다이의 크기를 정하는 것이 바람직하다.
다음으로, 에피택셜층의 결함을 불활성화하기 위해, n-형 탄화규소 에피택셜층(181)에 p형 불순물 주입 영역(182)을 이온 주입 등으로 형성한다. 이와 같이 해서 형성된 반도체 소자에 상당하는 다이의 일례를 도 12에 나타낸다. 도 12에 있어서, 190은 다이를 나타내고, 191은 p형 불순물 주입 영역, 192는 n-드리프트층, 193은 n형 채널 스토퍼, 194는 p형 가드 링이다. 전술한 도 1∼도 10의 반도체 검사 장치 및 반도체 검사 방법 등을 이용해서 액티브층인 n-드리프트층(192)의 제1 결함군 및 제2 결함군의 결함 분포를 취득한다.
제1 결함군의 결함 분포의 일례를 도 13에 나타낸다. 도 13에 나타내는 제1 결함군의 검사 결과의 일부(210)에 있어서, 다이(200)에는 기저면 결함(204)이 액티브 영역(205)에 검출되어 있으므로 불가 다이로 한다. 불가 다이란 불량 소자로서 스크리닝되는 불량 다이이다. 다이(201)에는 매크로 결함(206)이 액티브 영역(207)에 검출되어 있으므로 불가 다이로 한다. 다이(202)에는 기저면 결함(208)이 불순물 영역(209)에 검출되어 있으므로 정상 다이로 한다. 다이(203)에는 액티브 영역에 제1 결함군의 결함이 검출되어 있지 않으므로 정상 다이로 한다. 또, p형 가드 링(194), n형 채널 스토퍼(193)에는 제1 결함군의 결함이 없는 것이 바람직하다. 반도체 소자의 정격 전압에 따라서 불가 다이인지 정상 다이인지를 판단한다. 불가 다이는, 반도체 소자의 제조 후의 다이싱에 있어서 불량 소자로서 스크리닝함으로써 번인(burn-in) 검사 등의 후공정을 생략할 수 있다.
<주사 전자 현미경을 이용한 반도체 검사 장치>
다음으로, 전술한 도 1∼도 10의 반도체 검사 장치(1) 및 반도체 검사 방법 등에 있어서, 주사 전자 현미경을 이용한 반도체 검사 장치에 대해 설명한다.
전술한 도 1의 반도체 검사 장치에는, 전자 후방 산란 패턴 검출기, X선 검출기, 가공용 수속 이온빔을 구비한 주사 전자 현미경으로서, 전술한 도 3∼도 10의 반도체 검사 방법 등을 이용해 결함의 관찰, 및 물리 분석을 행할 수 있다. 본 실시형태에서는, 결함을 비파괴로 특정하고, 가공용 집속 이온빔을 이용해서 결함부를 잘라내 투과 전자 현미경에 의한 구조 해석을 행할 수 있다.
<본 실시형태의 효과>
이상 설명한 본 실시형태에 따른 반도체 검사 방법, 반도체 검사 장치, 및 반도체 소자의 제조 방법에 따르면, 웨이퍼(21)에 형성된 복수 종류의 결함을 구별해서 검출할 수 있어, 중요도가 높은 결함 및 그 좌표를 특정해 스크리닝해야 할 다이를 추출할 수 있다. 즉, 킬러 결함의 크기와 좌표, 관통 전위의 밀도 및 관통 전위가 킬러 결함인지의 여부를 비파괴로 계측할 수 있어, 반도체 소자 제조의 전(前) 공정에 있어서, 불량 다이를 스크리닝하는 검사 방법 및 검사 장치, 또한 결함에 의한 소자 특성에의 영향이 없는 반도체 소자의 제조 방법을 제공할 수 있다. 보다 상세하게는 이하와 같은 효과를 얻을 수 있다.
(1) 검사 화상 취득(S46)에서부터 결함 분류(S49)까지의 공정을 거쳐, 전체 제어부(37)는, 입사 에너지(Ep)와 음의 전위(VN)를 선택해 일차전자(9)를 웨이퍼(21)의 검사면에 대해서 주사해 이차전자(10)를 검출하도록 제어한다. 그리고, 화상 처리부(30)에 있어서, 전체 제어부(37)에 의한 제어로 얻어진 제1 검사 화상을 취득하고, 미리 정해진 이차전자(10)의 신호량의 문턱값에 의거한 화상 처리에 의해, 제1 검사 화상에 포함되는 매크로 결함과 적층 결함과 기저면 전위와 관통 전위를 판별할 수 있다.
(2) 결함 분포 맵 작성(S50)의 공정 등을 거쳐, 화상 처리부(30)에 있어서, 매크로 결함과 적층 결함과 기저면 전위를 제1 결함군으로 하고, 관통 전위를 제2 결함군으로서 구별해, 제1 결함군의 웨이퍼면 내 분포와 제2 결함군의 웨이퍼면 내 분포를 출력할 수 있다.
(3) 결함 좌표 추출(S48)의 공정 등을 거쳐, 화상 처리부(30)에 있어서, 웨이퍼를 격자 형상으로 분할한 영역에 대해 제1 결함군이 포함되는 영역을 특정할 수 있다.
(4) 검사 화상 취득(S46)에서부터 결함 분류(S49)까지의 공정을 거쳐, 전체 제어부(37)는, 입사 에너지(Ep)와 양의 전위(VP)를 선택해 일차전자(9)를 웨이퍼(21)의 검사면에 대해서 주사해 이차전자(10)를 검출하도록 제어한다. 그리고, 화상 처리부(30)에 있어서, 전체 제어부(37)에 의한 제어로 얻어진 제2 검사 화상을 취득하고, 미리 정해진 이차전자(10)의 신호량의 문턱값에 의거한 화상 처리에 의해, 제2 검사 화상에 포함되는 점 형상 도형의 관통 나선 전위를 판별할 수 있다.
(5) 결함 분류(S49)의 공정 등을 거쳐, 화상 처리부(30)에 있어서, 제1 검사 화상의 점 형상 도형과 제2 검사 화상의 점 형상 도형의 비교에 의해, 관통 나선 전위와 관통 칼날 형상 전위를 판별할 수 있다.
(6) 결함 해석(S51)의 공정 등을 거쳐, 화상 처리부(30)에 있어서, 점 형상 도형의 이차전자의 신호 프로파일로부터 관통 전위의 전하 포획 밀도(Q0) 및 장벽 전위(qφ)를 출력할 수 있다.
(7) 결함 좌표 추출(S48), 결함 분류(S49)의 공정 등을 거쳐, 화상 처리부(30)에 있어서, 웨이퍼의 격자 형상의 다이 영역에 반도체 소자의 마스크 정보에 의거해서 설정된 레이아웃에 대해, 이 레이아웃의 소정 영역에서의 매크로 결함과 적층 결함과 기저면 전위를 판별할 수 있다.
(8) 검사 화상 취득(S46)에서부터 검사 결과 출력(S52)까지의 공정을 거쳐, 매크로 결함과 적층 결함과 기저면 전위를 포함하는 다이를 지정하고, 이 지정한 다이를 스크리닝할 수 있다.
(9) 검사 화상 취득(S46)에서부터 검사 결과 출력(S52)까지의 공정을 거쳐, 레이아웃의 액티브 영역에 매크로 결함과 적층 결함과 기저면 전위가 검사된 다이를 스크리닝할 수 있다.
(10) 검사 화상 취득(S46)에서부터 검사 결과 출력(S52)까지의 공정을 거쳐, 매크로 결함과 적층 결함과 기저면 전위를 포함하는 결함 다이가 10% 이하로 되도록 다이의 크기를 정할 수 있다.
이상, 본 발명자에 의해서 이루어진 발명을 실시형태에 의거해 구체적으로 설명했지만, 본 발명은 상기 실시형태로 한정되는 것은 아니며, 그 취지를 일탈하지 않는 범위에서 각종 변경 가능한 것은 물론이다. 예를 들면, 상기한 실시형태는, 본 발명을 알기 쉽게 설명하기 위해 상세히 설명한 것이며 반드시 설명한 모든 구성을 구비하는 것으로 한정되는 것이 아니다. 또한, 실시형태의 구성의 일부에 대해 다른 구성의 추가·삭제·치환을 하는 것이 가능하다.
[부기]
본 발명의 반도체 검사 장치는 이하와 같은 특징도 갖는다. 또, 반도체 검사 방법도 마찬가지의 특징을 갖는다.
(1) 반도체 검사 장치로서,
하전 입자선을 발생시키는 하전 입자총과,
시료를 지지하는 시료 홀더와,
상기 하전 입자선을 시료면에 대해 주사시키는 편향부와,
상기 하전 입자선이 상기 시료에 조사됨으로써 발생하는 이차전자를 검출하는 검출기와,
상기 검출기로부터의 출력을 화상으로서 처리하는 화상 처리부와,
상기 시료의 전위를 제어하는 시료 전위 제어부와,
상기 시료와 대물렌즈 사이에 설치된 대향 전극과,
상기 시료의 전위를 기준으로 한 양의 전위 또는 음의 전위를, 상기 대향 전극에 인가하는 전원부와,
상기 하전 입자선 및 상기 이차전자의 전류량에 의거해, 이차전자 방출률을 산출하는 방출률 산출부와,
상기 방출률 산출부의 출력에 의거해, 상기 이차전자 방출률이 1보다 커지는 입사 에너지와, 상기 입사 에너지에 있어서, 상기 이차전자 방출률이 1보다 작아지는 상기 음의 전위, 및 상기 이차전자 방출률이 1보다 커지는 상기 양의 전위를 산출하는 산출부와,
상기 시료에 있어서의 측정 조건에 따라, 상기 입사 에너지와 상기 대향 전극에의 상기 양의 전위 또는 상기 음의 전위의 인가를 제어하는 제어부를 갖는 반도체 검사 장치.
(2) 상기 (1)의 반도체 검사 장치에 있어서,
상기 시료에 있어서의 측정 조건으로서, 상기 시료의 매크로 결함 혹은 결정 결함의 종류가 입력되는 검사 항목 입력부를 갖고,
상기 제어부는, 상기 입력에 의거해, 상기 입사 에너지와 상기 대향 전극에의 상기 양의 전위 또는 상기 음의 전위의 인가를 상기 하전 입자선에 대해 제어하고,
상기 화상 처리부는, 상기 제어에 의해 얻어진 복수의 화상에 의거해, 상기 시료의 매크로 결함 및 결정 결함을 판단해, 치명적 결함(킬러 결함)을 판단하는 반도체 검사 장치.
(3) 상기 (2)의 반도체 검사 장치에 있어서,
상기 시료는, 단결정 웨이퍼, 혹은 에피택셜층이 형성된 웨이퍼이고,
상기 화상 처리부는, 상기 시료의 치명적 결함의 판단 결과에 의거해서, 상기 웨이퍼의 품질을 수치화해 출력하는 반도체 검사 장치.
(4) 상기 (1)의 반도체 검사 장치에 있어서,
입출력 조작을 행하는 GUI를 갖고,
상기 GUI는,
웨이퍼를 다이로 분할해, 다이 번호를 지정하는 제1 입력부와, 마스크 정보를 입력하는 제2 입력부와, 상기 웨이퍼의 불순물 농도를 입력하는 제3 입력부와,
상기 웨이퍼의 검사로부터 제1 결함군과 제2 결함군으로 분류해서 출력하는 제1 출력부와, 상기 제1 결함군의 좌표와 크기를 출력하는 제2 출력부와, 상기 제1 입력부에서 지정한 다이에 상기 제1 결함군의 좌표가 포함되는 다이를 추출하는 제3 출력부와, 상기 제1 입력부에서 지정한 다이에 있어서의 상기 제2 결함군의 결함 밀도를 출력하는 제4 출력부와, 이차전자를 검사해서 얻어진 상기 제2 결함군의 주사 화상의 프로파일로부터 상기 제2 결함군의 전기 특성을 해석해서 출력하는 제5 출력부와, 상기 제2 입력부에서 지정한 마스크 정보에 의거해, 상기 제5 출력부의 출력에 의거해서 스크리닝해야 할 다이를 추출하는 제6 출력부를 갖는 반도체 검사 장치.
1 : 반도체 검사 장치 2 : 전자 광학계
4 : 웨이퍼 반송계 5 : 진공 배기계
6 : 제어계 7 : 화상 처리계
8 : 조작부 9 : 일차전자
10 : 이차전자(또는 반사 전자) 11 : 전자총
12 : 콘덴서 렌즈 13 : 대물렌즈
14 : 검출기 15 : 편향기
16 : 대향 전극 19 : XY 스테이지
20 : 웨이퍼 홀더 21 : 웨이퍼
22 : 전자선 제어부 23 : 검출계 제어부
24 : 편향 제어부 25 : 전자 렌즈 제어부
26 : 리타딩 전압 제어부 27 : 전극 제어부
30 : 화상 처리부 31 : 화상 기억부
33 : 반사판 34 : 광학 현미경
36 : GUI 37 : 전체 제어부
38 : 산출부 S40 : 검사 정보의 입력 공정
S41 : 웨이퍼 로딩 공정 S42 : 전자 광학 조건 설정 공정
S43 : 전자선 조정 공정 S44 : 웨이퍼 얼라이먼트 공정
S45 : 캘리브레이션 공정 S46 : 검사 화상 취득 공정
S47 : 검사 처리 화상 출력 공정 S48 : 결함 좌표 추출 공정
S49 : 결함 분류 공정 S50 : 결함 분포 맵 작성 공정
S51 : 결함 해석 공정 S52 : 검사 결과 출력 공정
S53 : 웨이퍼 언로딩 공정
61 : VP 조건의 이차전자 방출 검출 전압
62 : VN 조건의 이차전자 방출 검출 전압
63 : 기준 에너지(E2) 64 : 이차전자 방출률 커브
65 : 기준 에너지(E1) 70 : 검사 웨이퍼
71 : 다이 72 : 제1 오리엔테이션 플랫
73 : 제2 오리엔테이션 플랫 74 : 전자선 주사 방향
75 : 스테이지 이동 방향 80 : 적층 결함
81 : 기저면 전위 82 : 관통 전위
83 : 적층 결함을 나타내는 다각형 도형
84 : 기저면 전위를 나타내는 점 형상 도형
85 : 관통 전위를 나타내는 점 형상 도형
86 : 광학 현미경 화상 87 : 매크로 결함의 단부
88 : 매크로 결함 89 : 매크로 결함 저변부
90 : 매크로 결함 정점부
91a : 매크로 결함 정점부의 제1 검사 화상
91b : 매크로 결함 저변부의 제1 검사 화상
101 : 제1 결함군의 결함 분포 102 : 매크로 결함
103 : 기저면 결함
104 : 제1 결함군의 결함을 포함하지 않는 다이
105 : 제1 결함군의 결함을 포함하는 다이
110 : 제2 결함군의 결함 분포 111 : 다이
112 : 다이의 결함 분포의 확대도 113 : 관통 전위
120 : 제1 검사 화상 121 : 제2 검사 화상
122a : 관통 칼날 형상 전위를 나타내는 콘트라스트
122b : 관통 나선 전위를 나타내는 콘트라스트
123a : 관통 칼날 형상 전위를 나타내는 콘트라스트
123b : 관통 나선 전위를 나타내는 콘트라스트
124 : 제1 검사 화상의 관통 전위의 콘트라스트의 프로파일
125 : 제2 검사 화상의 관통 전위의 콘트라스트의 프로파일
127 : 프로파일의 폭 129 : 프로파일의 폭
130 : 검사 정보 131a : 제1 결함군 검사 항목 입력란
131b : 제2 결함군 검사 항목 입력란
132 : 시료 정보 입력란 133 : 검사 항목 입력란
134 : 검사 영역 설정란 135 : 다이
136 : 다이 레이아웃 정보 설정란 137a : 웨이퍼의 조성
137b : 웨이퍼 사이즈 137c : 구조
137d : 불순물 농도 140 : 결함 밀도 결과 출력
141 : 제1 결함군의 결함 분포 출력 142 : 제2 결함군의 결함 분포 출력
143 : 제2 결함군의 결함 전기 특성 출력
150 : 관통 전위 151 : 도너 이온
152 : 전자 153 : 공핍 반경
154 : 전위에 포획된 전자
155 : 전위에 포획된 전자의 평균 간격
156 : 전도대 157 : 가전자대
158 : 결함 준위에 포획된 전자 159 : 전위 장벽
160 : 페르미 준위
161 : 페르미 준위와 트랩 준위의 에너지차
162 : 결함 준위
163 : 전도대와 페르미 준위의 에너지차
180 : 탄화규소 웨이퍼 181 : n-형 탄화규소 에피택셜층
182 : p형 불순물 주입 영역 190 : 다이
191 : p형 불순물 주입 영역 192 : n-드리프트층
193 : n형 채널 스토퍼 194 : p형 가드 링
200 : 액티브 영역에 기저면 결함을 포함하는 다이
201 : 액티브 영역에 매크로 결함을 포함하는 다이
202 : 불순물 영역에 기저면 결함, 매크로 결함을 포함하는 다이
203 : 제1 결함군의 결함을 포함하지 않는 다이
204 : 기저면 결함 205 : 액티브 영역
206 : 매크로 결함 207 : 액티브 영역
208 : 기저면 결함 209 : 불순물 영역
210 : 제1 결함군의 검사 결과의 일부

Claims (15)

  1. 반도체 웨이퍼에 하전 입자선을 조사함으로써 발생하는 이차전자를 검출해서 화상 처리하며, 상기 반도체 웨이퍼를 검사하는 반도체 검사 장치를 이용해서, 상기 반도체 웨이퍼를 검사하는 반도체 검사 방법으로서,
    상기 반도체 웨이퍼는, 단결정 웨이퍼, 혹은 에피택셜층이 형성된 웨이퍼이고,
    상기 반도체 웨이퍼의 전위(電位)를 기준으로 한 양의 전위(電位) 또는 음의 전위(電位)를, 상기 반도체 웨이퍼와 대물렌즈 사이에 설치된 대향 전극에 인가하는 제1 스텝과,
    상기 하전 입자선 및 상기 이차전자의 전류량에 의거해, 이차전자 방출률을 산출하는 제2 스텝과,
    상기 이차전자 방출률이 1보다 커지는 입사 에너지와, 상기 입사 에너지에 있어서, 상기 이차전자 방출률이 1보다 작아지는 상기 음의 전위, 및 상기 이차전자 방출률이 1보다 커지는 상기 양의 전위를 결정하는 제3 스텝과,
    상기 입사 에너지와 상기 음의 전위를 선택하는 제4 스텝과,
    상기 제4 스텝 후에 실행되며, 상기 하전 입자선을 상기 반도체 웨이퍼의 검사면에 대해서 주사해 상기 이차전자를 검출하는 제5 스텝과,
    상기 제5 스텝에서 얻어진 제1 검사 화상을 취득하고, 미리 정해진 상기 이차전자의 신호량의 문턱값에 의거해, 상기 제1 검사 화상에 포함되는 매크로 결함과 적층 결함과 기저면 전위(轉位)와 관통 전위(轉位)를 판별하는 제6 스텝
    을 갖는 반도체 검사 방법.
  2. 제1항에 있어서,
    상기 제6 스텝에 있어서, 상기 매크로 결함과 상기 적층 결함과 상기 기저면 전위를 제1 결함군으로 하고, 상기 관통 전위를 제2 결함군으로서 구별해, 상기 제1 결함군의 상기 반도체 웨이퍼의 면 내 분포와 상기 제2 결함군의 상기 반도체 웨이퍼의 면 내 분포를 출력하는 반도체 검사 방법.
  3. 제2항에 있어서,
    상기 제6 스텝에 있어서, 상기 반도체 웨이퍼를 격자 형상으로 분할한 영역에 대해, 상기 제1 결함군이 포함되는 영역을 특정하는 반도체 검사 방법.
  4. 제1항에 있어서,
    상기 제4 스텝에 있어서, 상기 입사 에너지와 상기 양의 전위를 선택하고,
    상기 제5 스텝에 있어서, 상기 제4 스텝 후에 실행되며, 상기 하전 입자선을 상기 반도체 웨이퍼의 검사면에 대해서 주사해 상기 이차전자를 검출하고,
    상기 제6 스텝에 있어서, 상기 제5 스텝에서 얻어진 제2 검사 화상을 취득하고, 미리 정해진 상기 이차전자의 신호량의 문턱값에 의거해, 상기 제2 검사 화상에 포함되는 점 형상 도형의 관통 나선 전위(轉位)를 판별하는 반도체 검사 방법.
  5. 제4항에 있어서,
    상기 제6 스텝에 있어서, 상기 제1 검사 화상의 점 형상 도형과 상기 제2 검사 화상의 점 형상 도형의 비교에 의해, 상기 관통 나선 전위와 관통 칼날 형상 전위(轉位)를 판별하는 반도체 검사 방법.
  6. 제5항에 있어서,
    상기 제6 스텝에 있어서, 상기 제1 검사 화상의 점 형상 도형 및 상기 제2 검사 화상의 점 형상 도형 중의 하나 이상의 점 형상 도형의 상기 이차전자의 신호 프로파일로부터, 관통 전위의 전하 포획 밀도 및 장벽 전위(電位)를 출력하는 반도체 검사 방법.
  7. 제1항에 있어서,
    상기 제6 스텝에 있어서, 상기 반도체 웨이퍼의 격자 형상의 다이 영역에 반도체 소자의 마스크 정보에 의거해서 설정된 레이아웃에 대해, 상기 레이아웃의 소정 영역에서의 상기 매크로 결함과 상기 적층 결함과 상기 기저면 전위를 판별하는 반도체 검사 방법.
  8. 단결정 웨이퍼, 혹은 에피택셜층이 형성된 웨이퍼를 이용한 반도체 소자의 제조 방법으로서,
    상기 웨이퍼에 격자 형상의 다이 영역을 설정하고,
    제1항에 기재된 반도체 검사 방법을 이용해서, 상기 매크로 결함과 상기 적층 결함과 상기 기저면 전위를 포함하는 다이를 지정하고, 이 지정한 다이를 스크리닝하는 반도체 소자의 제조 방법.
  9. 제8항에 있어서,
    상기 웨이퍼의 격자 형상의 다이 영역에 상기 반도체 소자의 마스크 정보에 의거해서 설정된 레이아웃의 액티브 영역에, 상기 매크로 결함과 상기 적층 결함과 상기 기저면 전위가 검사된 다이를 스크리닝하는 반도체 소자의 제조 방법.
  10. 제8항에 있어서,
    상기 매크로 결함과 상기 적층 결함과 상기 기저면 전위를 포함하는 결함 다이가 10% 이하로 되도록 다이의 크기를 정하는 반도체 소자의 제조 방법.
  11. 하전 입자선을 발생시키는 하전 입자총과,
    시료를 지지하는 시료 홀더와,
    상기 하전 입자선을 시료면에 대해 주사시키는 편향부와,
    상기 하전 입자선이 상기 시료에 조사됨으로써 발생하는 이차전자를 검출하는 검출기와,
    상기 검출기로부터의 출력을 화상으로서 처리하는 화상 처리부와,
    상기 시료의 전위(電位)를 제어하는 시료 전위 제어부와,
    상기 시료와 대물렌즈 사이에 설치된 대향 전극과,
    상기 시료의 전위를 기준으로 한 양의 전위 또는 음의 전위를, 상기 대향 전극에 인가하는 전원부와,
    상기 하전 입자선 및 상기 이차전자의 전류량에 의거해, 이차전자 방출률을 산출하는 방출률 산출부와,
    상기 방출률 산출부의 출력에 의거해, 상기 이차전자 방출률이 1보다 커지는 입사 에너지와, 상기 입사 에너지에 있어서, 상기 이차전자 방출률이 1보다 작아지는 상기 음의 전위, 및 상기 이차전자 방출률이 1보다 커지는 상기 양의 전위를 산출하는 산출부와,
    상기 시료에 있어서의 측정 조건에 따라, 상기 입사 에너지와 상기 대향 전극에의 상기 양의 전위 또는 상기 음의 전위의 인가를 제어하는 제어부를 갖고,
    상기 시료는, 단결정 웨이퍼, 혹은 에피택셜층이 형성된 웨이퍼이고,
    상기 제어부는, 상기 입사 에너지로 되며, 또한 상기 대향 전극에의 인가가 상기 음의 전위로 되도록 상기 하전 입자선을 제어하고, 이 하전 입자선을 상기 시료의 검사면에 대해서 주사해 상기 이차전자를 검출하도록 제어하고,
    상기 화상 처리부는, 상기 제어부에 의한 제어로 얻어진 제1 검사 화상을 취득하고, 미리 정해진 상기 이차전자의 신호량의 문턱값에 의거해, 상기 제1 검사 화상에 포함되는 매크로 결함과 적층 결함과 기저면 전위와 관통 전위를 판별하는 반도체 검사 장치.
  12. 제11항에 있어서,
    상기 화상 처리부는, 상기 매크로 결함과 상기 적층 결함과 상기 기저면 전위를 제1 결함군으로 하고, 상기 관통 전위를 제2 결함군으로서 구별해, 상기 제1 결함군의 상기 시료의 면 내 분포와 상기 제2 결함군의 상기 시료의 면 내 분포를 출력하는 반도체 검사 장치.
  13. 제11항에 있어서,
    상기 제어부는, 상기 입사 에너지로 되며, 또한 상기 대향 전극에의 인가가 상기 양의 전위로 되도록 상기 하전 입자선을 제어하고, 이 하전 입자선을 상기 시료의 검사면에 대해서 주사해 상기 이차전자를 검출하도록 제어하고,
    상기 화상 처리부는, 상기 제어부에 의한 제어로 얻어진 제2 검사 화상을 취득하고, 미리 정해진 상기 이차전자의 신호량의 문턱값에 의거해, 상기 제2 검사 화상에 포함되는 점 형상 도형의 관통 나선 전위를 판별하는 반도체 검사 장치.
  14. 제13항에 있어서,
    상기 화상 처리부는, 상기 제1 검사 화상의 점 형상 도형과 상기 제2 검사 화상의 점 형상 도형의 비교에 의해, 상기 관통 나선 전위와 관통 칼날 형상 전위를 판별하는 반도체 검사 장치.
  15. 제14항에 있어서,
    상기 화상 처리부는, 상기 제1 검사 화상의 점 형상 도형 및 상기 제2 검사 화상의 점 형상 도형 중의 하나 이상의 점 형상 도형의 상기 이차전자의 신호 프로파일로부터, 관통 전위의 전하 포획 밀도 및 장벽 전위를 출력하는 반도체 검사 장치.
KR1020167003489A 2013-08-14 2013-08-14 반도체 검사 방법, 반도체 검사 장치, 및 반도체 소자의 제조 방법 KR101709241B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/071929 WO2015022739A1 (ja) 2013-08-14 2013-08-14 半導体検査方法、半導体検査装置、および半導体素子の製造方法

Publications (2)

Publication Number Publication Date
KR20160032155A KR20160032155A (ko) 2016-03-23
KR101709241B1 true KR101709241B1 (ko) 2017-02-23

Family

ID=52468140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167003489A KR101709241B1 (ko) 2013-08-14 2013-08-14 반도체 검사 방법, 반도체 검사 장치, 및 반도체 소자의 제조 방법

Country Status (6)

Country Link
US (1) US9508611B2 (ko)
JP (1) JP6052934B2 (ko)
KR (1) KR101709241B1 (ko)
CN (1) CN105453242B (ko)
DE (1) DE112013007337T5 (ko)
WO (1) WO2015022739A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102170679B1 (ko) * 2019-06-07 2020-10-27 손효근 비파괴 평가 객체 평가 시스템 및 비파괴 평가 객체 평가 시스템에서의 객체 평가 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673022B2 (en) * 2015-07-13 2017-06-06 Applied Materials Israel Ltd. Review of suspected defects using one or more reference dies
US9917189B2 (en) * 2015-07-31 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for detecting presence and location of defects in a substrate
JP6935168B2 (ja) * 2016-02-12 2021-09-15 株式会社ディスコ 加工装置
EP3521932A4 (en) 2016-09-30 2020-05-27 Nikon Corporation MEASURING SYSTEM, SUBSTRATE PROCESSING SYSTEM, AND DEVICE MANUFACTURING METHOD
KR102499036B1 (ko) 2017-09-22 2023-02-13 삼성전자주식회사 임계 치수 측정 시스템 및 임계 치수 측정 방법
DE112017008147B4 (de) * 2017-11-27 2023-09-14 Hitachi High-Tech Corporation Vorrichtung für strahl geladener teilchen und verfahren zur probenbeobachtung unter verwendung derselben
JP7126355B2 (ja) 2018-02-21 2022-08-26 株式会社ニューフレアテクノロジー 荷電粒子ビーム検査方法
KR102579007B1 (ko) * 2018-07-10 2023-09-15 삼성전자주식회사 크리스탈 결함 분석 시스템 및 크리스탈 결함 분석 방법
JP7219046B2 (ja) * 2018-10-12 2023-02-07 株式会社アドバンテスト 解析装置、解析方法および解析プログラム
US11651509B2 (en) * 2018-11-02 2023-05-16 Applied Materials Israel Ltd. Method, system and computer program product for 3D-NAND CDSEM metrology
JP6956064B2 (ja) * 2018-12-10 2021-10-27 株式会社東芝 半導体装置、基板、及び、半導体装置の製造方法。
KR102324622B1 (ko) * 2018-12-12 2021-11-12 어플라이드 머티리얼즈 이스라엘 리미티드 프로세스 모니터링
JP7358825B2 (ja) * 2019-08-01 2023-10-11 富士電機株式会社 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
CN114223047A (zh) * 2019-08-28 2022-03-22 株式会社日立高新技术 带电粒子束***以及重合偏差量测定方法
CN113298068B (zh) * 2021-05-26 2024-02-02 厦门彼格科技有限公司 一种晶圆片位错图像采集装置及其采集方法
WO2023132131A1 (ja) * 2022-01-05 2023-07-13 ソニーグループ株式会社 検査装置、検査方法およびプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001074437A (ja) 1999-09-01 2001-03-23 Hitachi Ltd 回路パターン検査装置及び回路パターン検査方法
JP2005292076A (ja) 2004-04-05 2005-10-20 Hitachi High-Technologies Corp 荷電粒子ビームによる検査方法および検査装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679153A (en) * 1994-11-30 1997-10-21 Cree Research, Inc. Method for reducing micropipe formation in the epitaxial growth of silicon carbide and resulting silicon carbide structures
US5649169A (en) * 1995-06-20 1997-07-15 Advanced Micro Devices, Inc. Method and system for declustering semiconductor defect data
JPH09320505A (ja) * 1996-03-29 1997-12-12 Hitachi Ltd 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン
US20030000921A1 (en) * 2001-06-29 2003-01-02 Ted Liang Mask repair with electron beam-induced chemical etching
JP2008164336A (ja) * 2006-12-27 2008-07-17 Olympus Corp 欠陥検査システムおよび方法
JP5000424B2 (ja) 2007-08-10 2012-08-15 一般財団法人電力中央研究所 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法
JP5286004B2 (ja) * 2008-09-12 2013-09-11 株式会社日立ハイテクノロジーズ 基板の検査装置、および、基板の検査方法
JP4716148B1 (ja) 2010-03-30 2011-07-06 レーザーテック株式会社 検査装置並びに欠陥分類方法及び欠陥検出方法
JP2012242146A (ja) * 2011-05-17 2012-12-10 Hitachi High-Technologies Corp 走査電子顕微鏡及び試料作成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001074437A (ja) 1999-09-01 2001-03-23 Hitachi Ltd 回路パターン検査装置及び回路パターン検査方法
JP2005292076A (ja) 2004-04-05 2005-10-20 Hitachi High-Technologies Corp 荷電粒子ビームによる検査方法および検査装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102170679B1 (ko) * 2019-06-07 2020-10-27 손효근 비파괴 평가 객체 평가 시스템 및 비파괴 평가 객체 평가 시스템에서의 객체 평가 방법

Also Published As

Publication number Publication date
WO2015022739A1 (ja) 2015-02-19
CN105453242A (zh) 2016-03-30
CN105453242B (zh) 2017-09-22
JP6052934B2 (ja) 2016-12-27
US9508611B2 (en) 2016-11-29
KR20160032155A (ko) 2016-03-23
JPWO2015022739A1 (ja) 2017-03-02
US20160190020A1 (en) 2016-06-30
DE112013007337T5 (de) 2016-04-28

Similar Documents

Publication Publication Date Title
KR101709241B1 (ko) 반도체 검사 방법, 반도체 검사 장치, 및 반도체 소자의 제조 방법
JP4528014B2 (ja) 試料検査方法
US6700122B2 (en) Wafer inspection system and wafer inspection process using charged particle beam
US11002687B2 (en) Defect inspection method and defect inspection device
JP2007281136A (ja) 半導体基板および基板検査方法
KR101709433B1 (ko) 시료 관찰 장치
CN108603851A (zh) 缺陷检查装置
JP2005259396A (ja) 欠陥画像収集方法およびその装置
US9472376B2 (en) Scanning electron microscope
JP4041630B2 (ja) 回路パターンの検査装置および検査方法
JP6033325B2 (ja) 半導体検査装置、及び荷電粒子線を用いた検査方法
JP2005181347A (ja) 回路パターンの検査装置、検査システム、および検査方法
JP5712073B2 (ja) 試料の検査条件・測定条件の自動判定方法及び走査型顕微鏡
JP2005061998A (ja) 表面電位測定方法及び試料観察方法
CN112868082B (zh) 图像形成方法以及图像形成***
JP2007281500A (ja) 回路パターンの検査装置、検査システム、および検査方法
JP5823136B2 (ja) 走査型荷電粒子顕微鏡及び試料観察方法
US11921063B2 (en) Lateral recess measurement in a semiconductor specimen
JP2005183881A (ja) 荷電粒子ビームを用いた半導体ウェハ試料の検査方法および装置
JP6230831B2 (ja) 荷電粒子線装置および画像取得方法
JP2011179819A (ja) パターン測定方法及びコンピュータプログラム
Kobayashi et al. Non-destructive detection of sub-micrometer-sized micropipes in silicon carbide using mirror electron microscope
TW201732280A (zh) 使用電子顯微鏡來成像缺陷的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 4