KR101706577B1 - Sensor Network Balancing Control Appartus and It's Control Method - Google Patents
Sensor Network Balancing Control Appartus and It's Control Method Download PDFInfo
- Publication number
- KR101706577B1 KR101706577B1 KR1020150095770A KR20150095770A KR101706577B1 KR 101706577 B1 KR101706577 B1 KR 101706577B1 KR 1020150095770 A KR1020150095770 A KR 1020150095770A KR 20150095770 A KR20150095770 A KR 20150095770A KR 101706577 B1 KR101706577 B1 KR 101706577B1
- Authority
- KR
- South Korea
- Prior art keywords
- digital
- signal
- analog
- sensor
- fpga
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/72—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating magnetic variables
- G01N27/82—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating magnetic variables for investigating the presence of flaws
- G01N27/90—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating magnetic variables for investigating the presence of flaws using eddy currents
- G01N27/9006—Details, e.g. in the structure or functioning of sensors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/72—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating magnetic variables
- G01N27/82—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating magnetic variables for investigating the presence of flaws
- G01N27/90—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating magnetic variables for investigating the presence of flaws using eddy currents
- G01N27/9046—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating magnetic variables for investigating the presence of flaws using eddy currents by analysing electrical signals
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Investigating Or Analyzing Materials By The Use Of Magnetic Means (AREA)
Abstract
본 발명은 가동용 전원을 공급하는 전원부(1)와; 센서의 작동을 제어하고, 통신 및 프로그래머를 위한 운영체제나 프로그램의 인터페이스인 API(application programming interface)와, 외부통신을 제어하기 위한 중앙처리장치부(CPU)(10)와; 상기 CPU의 제어를 받아 신호를 전송하기 위한 캐리어(carrier)를 발생하고, 아날로그신호를 디지털변환처리하며, 디지털 록인 증폭기(Digital Lock-in Amplifier)를 구비하여 신호를 필터링 및 복조하고, 오류발생시 수정 처리 가능한 필드 프로그래머블 게이트 어레이(FPGA; field-programmable gate array)(20)와; 상기 FPGA로부터 제공되는 디지털신호를 아날로그신호로 변환처리하여 가변가능한 캐리어를 발생하는 디지털아날로그변환기(DAC; Digital Analog Converter)(30)와; 상기 DAC로부터 제공된 아날로그신호를 증폭하여 센서를 구동하기 위한 신호를 제공하는 가변이득증폭기(VGA:Variable Gain Amplifier)(50)와; 측정대상인 오브젝트((Object)를 감지하기 위한 적어도 하나 이상의 센서(Sensor)를 구비하는 센서감지부(60)와; 상기 센서감지부에서 검출되는 변조신호를 증폭하기 위해 프로그램가능한 이득증폭기(PGA; Programmable Gain Amplifier)(70); 및 상기 PGA로부터 제공되는 아날로그신호를 디지털신호로 변환하여, 상기 FPGA에 제공하는 아날로그디지털변환기(ADC; Analog-Digital Converter)(80); 를 구비하여 이루어지는 와전류센서와 디지털신호처리를 이용한 센서 네트워크 밸런싱 조정장치에 있어서, 상기 필드 프로그래머블 게이트 어레이(FPGA; field-programmable gate array)(20)로부터 제공되는 디지털신호를 아날로그신호로 변환처리하여 가변가능한 캐리어를 발생하는 디지털아날로그변환기(DAC; Digital Analog Converter)(30)는, 상기 FPGA(20)로부터 고정된 기준 값(Reference)의 캐리어를 발생하는 제1디지털아날로그변환기(DAC0)(32)와; 상기 FPGA(20)로부터 전압 진폭 및 위상을 조정할 수 있는 캐리어를 발생하는 제2 디지털아날로그변환기(DAC1)(34);를 구비하여 이루어지는 것을 특징으로 한다. The present invention includes a power supply unit (1) for supplying power for operation; An application programming interface (API), which is an interface of an operating system or a program for a communication and a programmer, and a central processing unit (CPU) 10 for controlling external communication; A carrier for transmitting a signal under the control of the CPU is generated, a digital conversion process is performed on the analog signal, a digital lock-in amplifier is provided to filter and demodulate the signal, A programmable field-programmable gate array (FPGA) 20; A digital-to-analog converter (DAC) 30 for converting a digital signal provided from the FPGA into an analog signal to generate a variable carrier; A Variable Gain Amplifier (VGA) 50 for amplifying an analog signal provided from the DAC and providing a signal for driving the sensor; A sensor sensing unit 60 having at least one sensor for sensing an object to be measured, a programmable gain amplifier (PGA) for amplifying a modulation signal detected by the sensor sensing unit, And an analog-to-digital converter (ADC) 80 for converting an analog signal provided from the PGA into a digital signal and providing the analog signal to the FPGA, A sensor network balancing apparatus using signal processing, the apparatus comprising: a digital-to-analog converter (ADC) for converting a digital signal provided from a field-programmable gate array (FPGA) (DAC) 30 generates a carrier of a fixed reference value (Reference) from the FPGA 20 A second digital-to-analog converter (DAC1) 34 for generating a carrier capable of adjusting voltage amplitude and phase from the FPGA 20, and a second digital-to-analog converter do.
Description
본 발명은 센서 네트워크 밸런싱 조정 장치 및 그 조절방법에 관한 것으로, 더욱 구체적으로는 균형이 틀어진 센서에 대해 진폭과 위상을 조정함으로써 그 밸런싱을 정확하고 용이하게 조정하는 센서 네트워크 밸런싱 조정 장치 및 그 조절방법을 제공하기 위한 것이다.More particularly, the present invention relates to a sensor network balancing adjusting apparatus and method for adjusting the balance thereof by adjusting the amplitude and phase of a balanced sensor, .
교류가 흐르는 코일에 전도체를 가까이하면 코일 주위에 발생된 자계가 도체에 작용하게 된다. 코일의 자계는 교류에 의해 발생된 것이므로 도체를 관통하는 자속의 방향은 시간에 따라 변한다. 이때 도체에는 도체를 관통하는 자속의 변화를 방해하려는 기전력이 생긴다. 이러한 현상을 전자기 유도(Electromagnetic Induction)라 하며 상기 기전력에 의해 도체에 형성된 전류를 와전류(Eddy current)라 한다.When a conductor is brought close to a coil through which an alternating current flows, a magnetic field generated around the coil acts on the conductor. Since the magnetic field of the coil is generated by alternating current, the direction of the magnetic flux passing through the conductor changes with time. At this time, the conductor has an electromotive force to interfere with the change of the magnetic flux passing through the conductor. This phenomenon is referred to as electromagnetic induction, and the current formed in the conductor by the electromotive force is referred to as an eddy current.
와전류를 이용하여 측정하고자 하는 시험체에 불연속이 존재하는 경우, 와전류의 크기와 분포가 변화하게 되는데, 이와 같은 원리를 이용하여 시험체의 불연속부를 검출할 수 있다. 시험체에 생성된 와전류의 크기 및 분포는 주파수, 시험체의 전기 전도도와 투자율, 시험체의 크기와 형상, 균열과 같은 결함에 의해 변화한다. 따라서 시험체에 흐르는 와전류의 변화를 검출함으로써 시험체에 존재하는 결함의 유무, 재질평가 등의 시험이 가능해진다.When discontinuity exists in the test object to be measured using the eddy current, the magnitude and distribution of the eddy current are changed. The discontinuity of the test object can be detected by using this principle. The magnitude and distribution of the eddy currents produced by the test specimen are affected by the frequency, the electrical conductivity and permeability of the specimen, the size and shape of the specimen, and defects such as cracks. Therefore, by detecting the change of the eddy current flowing through the test body, it becomes possible to perform tests such as the existence of defects present in the test body, the evaluation of the material, and the like.
그러나 시험체에 흐르는 교류 또는 와전류는 시험체의 표면층에 집중하는 표피효과가 있어 내부로 들어갈수록 급격히 감소한다. 그 감소의 정도는 주파수, 시험체의 전기 전도도, 투자율 등이 크면 현저히 증가한다. 따라서 와전류 탐상검사는 시험체 내부에 존재하는 결함보다는 시험체의 표면이나 표면근처의 결함검출에 적합하다.However, the alternating current or eddy current flowing in the specimen is sharply reduced as it enters the inside due to the skin effect that concentrates on the surface layer of the specimen. The degree of the decrease is remarkably increased when the frequency, electrical conductivity of the specimen, permeability, etc. are large. Therefore, eddy current testing is suitable for detecting defects near the surface or surface of a specimen rather than defects present inside the specimen.
와전류 탐상검사는 주로 시험체의 표면층 결함 검출 방법으로서 관, 선 및 봉 등의 제조시 탐상검사 및 보수검사시 탐상검사에 주로 사용된다. 예를 들어 열 교환기 튜브의 보수검사, 항공기 부품의 보수검사 등에서 다른 검사법의 적용이 곤란한 부위까지 탐상할 수 있어 편리하게 이용된다.The eddy current test is mainly used to detect defects on the surface of the test specimens. For example, it can be conveniently used for inspection of heat exchanger tube maintenance inspection, repair of aircraft parts, and the like, where it is difficult to apply another test method.
와전류 탐상검사는 결함 탐상 이외의 검사에도 많이 활용되고 있으며 특히, 동 및 동합금, 알루미늄합금 등의 비철금속 합금의 전도도 측정 및 도금 등과 같은 재료의 피막두께 측정에도 널리 이용되고 있으며, 산업현장에서도 제품의 품질을 관리하기 위해 와전류 탐상검사를 수행한다.Eddy current testing is widely used for inspections other than defect inspection. Especially, it is widely used for measuring the film thickness of materials such as conductivity measurement and plating of copper and copper alloys, non-ferrous metal alloys such as aluminum alloys, To conduct the eddy current test.
센서는 정밀하게 제작으로 하고 측정을 하여 사용하는 제품이지만, 센서만을 고급사양으로 만드는 경우에는 비용이 과다할 뿐만 아니라 다양한 문제점이 발생한다. The sensor is a product that is manufactured by precision manufacturing and measurement. However, when the sensor is made only of advanced specification, it is not only expensive but also has various problems.
이에 따라, 적정한 정밀도를 갖는 센서를 제작하고, 센서구동회로 및 계측회로에서 일정부분 센서의 차이를 보정하는 역할을 하게 할 필요성이 있다.Accordingly, there is a need to manufacture a sensor having an appropriate accuracy, and to make the sensor driver circuit and the measurement circuit perform a function of correcting a difference of a certain portion sensor.
본원의 발명자 등은 NULL 상태(센서를 공기중에 위치하였을 때)에서 오프셋(OFFSET)을 "O"으로 설정하는 것은 매우 중요하다는 것을 발견하였다. The inventors of the present application have found that it is very important to set the offset (OFFSET) to "0 " in the NULL state (when the sensor is placed in the air).
또, 본원의 발명자 등은 비파괴 검사장치용 센서에 신호가 없을 때 브릿지회로가 평형이 되어서 아무런 신호(잡음)이 없는 상태가 되어야 측정시에 극히 작은 신호도 센싱이 가능해진다는 것을 발견하였다. 또한, 밸런싱이 되지 않는 상태로 잡음이 있는 경우에는, 소신호 증폭을 할 수 없다는 커다란 문제점이 발생한다. 이 경우, 잡음이 커져서 포화상태가 되어버리는 문제점이 존재한다. In addition, the inventors of the present invention have found that when there is no signal in the sensor for the NDT device, the bridge circuit becomes balanced so that no signal (noise) is present, so that even a very small signal can be sensed at the time of measurement. In addition, in the case where there is noise in a state in which balancing is not performed, a large problem arises that small signal amplification can not be performed. In this case, there is a problem that the noise becomes large and becomes saturated.
더우기, 브릿지 회로에 있어서 밸런싱이 이루어지지 않으면, 초기 상태의 오프셋(OffSet)이 존재하기 때문에 민감도(Sensitivity)를 높이기 위하여 회로의 이득(gain)을 높이면 신호값이 포화(Saturation) 되어 검출하고자 하는 신호가 나타나지 않는 문제점이 존재하였다. In addition, if balancing is not performed in the bridge circuit, there is an offset in the initial state. Therefore, when the gain of the circuit is increased to increase the sensitivity, the signal value is saturated, There is a problem in that no image is displayed.
본 발명은 상술한 제반 문제점을 해결하기 위하여 안출한 것으로, 그 목적으로 하는 바는, 센서의 차이를 자동으로 보정하여 주는 와전류센서와 디지털신호처리를 이용한 비파괴 검사장치를 제공하기 위한 것이다. SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems, and it is an object of the present invention to provide an eddy current sensor which automatically corrects a difference between sensors and a nondestructive inspection apparatus using digital signal processing.
또, 본 발명의 다른 목적은 센서의 밸런싱을 유지하도록 하여 소신호를 용이하게 증폭할 수 있는 와전류센서와 디지털신호처리를 이용한 비파괴 검사장치 의 센서 밸런싱 방법을 제공하기 위한 것이다. It is another object of the present invention to provide an eddy current sensor capable of easily amplifying a small signal so as to maintain balancing of the sensor and a sensor balancing method of a non-destructive testing apparatus using digital signal processing.
또한, 본 발명의 다른 목적은, 브릿지 회로에 있어서 밸런싱을 이루도록 하여, 초기 상태의 오프셋(OffSet)을 없애어, 민감도(Sensitivity)를 높이기 위하여 회로의 이득(gain)을 높이는 경우에도 신호값이 포화(Saturation)되지 않게 되어 검출하고자 하는 신호를 나타나도록 하여 초기 오프셋(OffSet)을 최소화하는 밸런싱을 수행하는 효과를 제공하기 위한 것이다. It is another object of the present invention to provide a method of balancing a bridge circuit so as to eliminate an offset in an initial state so that even if the gain of a circuit is increased in order to increase the sensitivity, So that the signal to be detected is displayed so that the initial offset is minimized.
본 발명의 실시 예에 따른 센서 네트워크의 밸런싱 조정장치는, 가동용 전원을 공급하는 전원부와; 센서의 작동을 제어하고, 통신 및 프로그래머를 위한 운영체제나 프로그램의 인터페이스인 API(application programming interface)와, 외부통신을 제어하기 위한 중앙처리장치부(CPU)와; 상기 CPU에 연결되고, 그 제어를 받아 신호를 전송하기 위한 캐리어(carrier)를 발생하고, 아날로그신호를 디지털변환처리하며, 디지털 록인 증폭기(Digital Lock-in Amplifier)를 구비하여 신호를 필터링 및 복조하고, 오류발생시 수정 처리 가능한 필드 프로그래머블 게이트 어레이(FPGA; field-programmable gate array)와; 상기 FPGA로부터 제공되는 디지털신호를 아날로그신호로 변환처리하여 가변가능한 캐리어를 발생하는 디지털아날로그변환기(DAC; Digital Analog Converter)와; 상기 DAC로부터 제공된 아날로그신호를 증폭하여 센서를 구동하기 위한 신호를 제공하는 가변이득증폭기(VGA:Variable Gain Amplifier)와; 측정대상인 오브젝트(Object)를 감지하기 위한 적어도 하나 이상의 센서(Sensor)를 구비하는 센서감지부와; 상기 센서감지부에서 검출되는 변조신호를 증폭하기 위해 프로그램가능한 이득증폭기(PGA; Programmable Gain Amplifier); 및 상기 PGA로부터 제공되는 아날로그신호를 디지털신호로 변환하여, 상기 FPGA에 제공하는 아날로그디지털변환기(ADC; Analog-Digital Converter); 를 구비하여 이루어지는 와전류센서와 디지털신호처리를 이용한 센서 네트워크 밸런싱 조정장치로서, 상기 디지털아날로그변환기(DAC; Digital Analog Converter)(30)는,
상기 FPGA(20)에 연결되어, 고정된 기준 값(Reference)의 캐리어를 발생하는 제1디지털아날로그변환부(DAC0)(32)와;
상기 FPGA(20)로부터 제공되는 전압 진폭 및 위상을 조정할 수 있는 캐리어를 발생하는 제2 디지털아날로그변환부(DAC1)(34);를 구비함으로써 이루어지는 것을 특징으로 한다. According to an embodiment of the present invention, there is provided an apparatus for balancing a sensor network, comprising: a power supply for supplying power for operation; An application programming interface (API), which is an interface of an operating system or a program for a communication and a programmer, and a central processing unit (CPU) for controlling external communication; A CPU connected to the CPU, generating a carrier for transmitting a signal under control thereof, performing a digital conversion process on the analog signal, and a digital lock-in amplifier to filter and demodulate the signal A field-programmable gate array (FPGA) capable of correcting errors; A digital-to-analog converter (DAC) for converting a digital signal provided from the FPGA into an analog signal to generate a variable carrier; A Variable Gain Amplifier (VGA) for amplifying an analog signal provided from the DAC and providing a signal for driving the sensor; A sensor sensing unit having at least one sensor for sensing an object to be measured; A programmable gain amplifier (PGA) for amplifying a modulation signal detected by the sensor sensing unit; And an analog-to-digital converter (ADC) converting an analog signal provided from the PGA to a digital signal and providing the digital signal to the FPGA. The digital-to-analog converter (DAC) 30 is a sensor network balance adjusting apparatus using an eddy current sensor and digital signal processing,
A first digital-analog converter (DAC0) 32 connected to the
And a second digital-analog converter (DAC1) 34 for generating a carrier capable of adjusting the voltage amplitude and phase provided from the
이때, 제2 디지털아날로그변환기(DAC1)(34)의 출력 값은 다음의 [수학식 1]으로 정할 수 있다. At this time, the output value of the second digital-to-analog converter (DAC1) 34 can be determined by the following equation (1).
[수학식 1][Equation 1]
여기에서, Y는 출력값, A는 진폭(Amplitude), Φ는 위상(Phase), ωt는 각속도를 각각 나타내는 것으로, 각속도(ωt)≥0 의 조건을 갖도록 함으로써 달성할 수 있다.
Here, Y represents the output value, A represents the amplitude,? Represents the phase, and? T represents the angular velocity, and can be achieved by having the condition that the angular velocity? T is? 0.
또, 상기 FPGA(20)는, 그 내부 프로세싱을 이용하여 진폭(A) 신호, 위상(Φ)신호를 조정함으로써 캐리어를 조정하는 것이 바람직하다. Further, the
또한, 센서 네트워크 밸런싱 조정방법은, 상기 제1디지털아날로그변환기(DAC0)(32)의 출력값을 기준값(Reference)으로 설정하는 단계와; 상기 제2 디지털아날로그변환기(DAC1)(34)를 통해 진폭(A) 신호와 위상(Φ)신호를 조정하여, 상기 제1디지털아날로그변환기(DAC0)(32)의 출력값인 기준값(Reference)과 일치하도록 조정하는 단계; 를 구비함으로써 달성할 수 있다. The sensor network balance adjustment method may further include setting an output value of the first digital-to-analog converter (DAC0) 32 as a reference value (Reference); (A) and phase (?) Signals through the second digital-to-analog converter (DAC1) 34 to match the reference value (Reference) which is the output value of the first digital-to- ; As shown in Fig.
본 발명의 실시 예에 따른 센서 네트워크 밸런싱 조정 장치에 의하면 센서값의 차이를 보정하여 정밀한 측정과 안정된 출력의 획득이 가능한 효과를 구현한다.According to the sensor network balancing adjusting apparatus according to the embodiment of the present invention, accurate measurement and stable output can be obtained by correcting the difference of sensor values.
또, 본 발명의 실시예에 따른 센서 네트워크 밸런싱 조정 방법에 의하면, 센서의 밸런싱을 유지하도록 하고 진폭(A) 신호와 위상(Φ)신호를 조정하여 캐리어 값을 조정할 수 있는 탁월한 효과를 구현한다. In addition, according to the sensor network balancing method according to the embodiment of the present invention, an excellent effect of balancing the sensor and adjusting the carrier value by adjusting the amplitude (A) signal and the phase (?) Signal is realized.
또한, 본 발명의 실시 예에 따른 센서 네트워크의 밸런싱 조정장치 및 그 조절방법에 의하면, 브릿지 회로에 있어서 밸런싱을 맞추고, 초기 상태의 오프셋(OffSet)을 없애어, 민감도(Sensitivity)를 높이기 위하여 회로의 이득(gain)을 높이는 경우에도 신호값이 포화(Saturation)되지 않게 되어 검출하고자 하는 신호를 나타나도록 하여 초기 오프셋(OffSet)을 최소화하는 밸런싱을 수행하는 효과를 구현하는 기술적인 효과를 구현한다. In addition, according to the balancing adjuster of the sensor network and the adjusting method of the sensor network according to the embodiment of the present invention, in order to balance the balancing in the bridge circuit, to eliminate the offset in the initial state, and to increase the sensitivity, The signal value does not saturate even when the gain is increased so that the signal to be detected is displayed and balancing is performed to minimize the initial offset.
도 1은 본 발명의 일 실시 예에 따른 와전류센서와 디지털신호처리를 이용한 비파괴 검사장치의 구성도를 도시하는 블록도,
도 2는 본 발명의 실시 예에 따른 진폭과 위상 조정을 실행하기 위한 센서 네트워크의 밸런싱 조정방법을 설명하기 위한 구성도. FIG. 1 is a block diagram showing a configuration of a non-destructive testing apparatus using an eddy current sensor and digital signal processing according to an embodiment of the present invention.
FIG. 2 is a diagram for explaining a balancing adjustment method of a sensor network for performing amplitude and phase adjustment according to an embodiment of the present invention; FIG.
이하, 본 발명의 바람직한 실시 예를 첨부도면을 참조하면서 보다 구체적으로 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
(실시 예)(Example)
본 발명의 실시 예에 따른 비파괴 검사장치의 센서 네트워크의 밸런싱 조정장치는, 본 발명의 실시 예에 따른 센서 네트워크의 밸런싱 조정장치는, 가동용 전원을 공급하는 전원부와; 센서의 작동을 제어하고, 통신 및 프로그래머를 위한 운영체제나 프로그램의 인터페이스인 API(application programming interface)와, 외부통신을 제어하기 위한 중앙처리장치부(CPU)와; 상기 CPU에 연결되고, 그 제어를 받아 신호를 전송하기 위한 캐리어(carrier)를 발생하고, 아날로그신호를 디지털변환처리하며, 디지털 록인 증폭기(Digital Lock-in Amplifier)를 구비하여 신호를 필터링 및 복조하고, 오류발생시 수정 처리 가능한 필드 프로그래머블 게이트 어레이(FPGA; field-programmable gate array)와; 상기 FPGA로부터 제공되는 디지털신호를 아날로그신호로 변환처리하여 가변가능한 캐리어를 발생하는 디지털아날로그변환기(DAC; Digital Analog Converter)와; 상기 DAC로부터 제공된 아날로그신호를 증폭하여 센서를 구동하기 위한 신호를 제공하는 가변이득증폭기(VGA:Variable Gain Amplifier)와; 측정대상인 오브젝트(Object)를 감지하기 위한 적어도 하나 이상의 센서(Sensor)를 구비하는 센서감지부와; 상기 센서감지부에서 검출되는 변조신호를 증폭하기 위해 프로그램가능한 이득증폭기(PGA; Programmable Gain Amplifier); 및 상기 PGA로부터 제공되는 아날로그신호를 디지털신호로 변환하여, 상기 FPGA에 제공하는 아날로그디지털변환기(ADC; Analog-Digital Converter); 를 구비하여 이루어지는 와전류센서와 디지털신호처리를 이용한 센서 네트워크 밸런싱 조정장치로서, 상기 디지털아날로그변환기(DAC; Digital Analog Converter)(30)는, 상기 FPGA(20)에 연결되어, 고정된 기준 값(Reference)의 캐리어를 발생하는 제1디지털아날로그변환부(DAC0)(32)와; 상기 FPGA(20)로부터 제공되는 전압 진폭 및 위상을 조정할 수 있는 캐리어를 발생하는 제2 디지털아날로그변환부(DAC1)(34);를 구비함으로써 이루어지는 것을 특징으로 한다. The apparatus for balancing the sensor network of the nondestructive test apparatus according to the embodiment of the present invention is characterized in that the apparatus for balancing the sensor network according to the embodiment of the present invention comprises a power supply unit for supplying power for operation; An application programming interface (API), which is an interface of an operating system or a program for a communication and a programmer, and a central processing unit (CPU) for controlling external communication; A CPU connected to the CPU, generating a carrier for transmitting a signal under control thereof, performing a digital conversion process on the analog signal, and a digital lock-in amplifier to filter and demodulate the signal A field-programmable gate array (FPGA) capable of correcting errors; A digital-to-analog converter (DAC) for converting a digital signal provided from the FPGA into an analog signal to generate a variable carrier; A Variable Gain Amplifier (VGA) for amplifying an analog signal provided from the DAC and providing a signal for driving the sensor; A sensor sensing unit having at least one sensor for sensing an object to be measured; A programmable gain amplifier (PGA) for amplifying a modulation signal detected by the sensor sensing unit; And an analog-to-digital converter (ADC) converting an analog signal provided from the PGA to a digital signal and providing the digital signal to the FPGA. (DAC) 30 is connected to the
도 1을 참조하면서 이하, 그 기본적인 구성 및 작용을 상세히 설명하기로 한다. Hereinafter, the basic configuration and operation thereof will be described in detail with reference to FIG.
상기 가동용 전원을 공급하는 전원부(1)는 DC Input 24[V] 2.2[A], DC 3.3[V] 3[A], 및 DC ±15[V] 0.5[A]/±5[V] 1[A] 등의 전원을 생성 및 본체에 공급한다.The
상기 중앙처리장치부(CPU)(10)는 센서의 작동을 제어하고, 센서를 설정 및 밸런싱을 제어한다(Setup Sensor Balancing). 또, 통신 및 프로그래머를 위한 운영체제나 프로그램의 인터페이스인 API(application programming interface)와, 외부통신을 제어하기 위한 마이크로컨트롤러이다. 이는, API 소프트웨어를 장착 운용한다. The central processing unit (CPU) 10 controls the operation of the sensor and controls the setting and balancing of the sensor (Setup Sensor Balancing). In addition, it is an application programming interface (API) which is an interface of an operating system or a program for a communication and a programmer, and a microcontroller for controlling external communication. It is equipped with API software.
상기 필드 프로그래머블 게이트 어레이(FPGA; field-programmable gate array)(20)는 상기 CPU의 제어를 받아 신호를 전송하기 위한 캐리어(carrier)를 발생하고, 아날로그신호를 디지털변환처리(Analog to Digital Converter)하며, 디지털 록인 증폭기(Digital Lock-in Amplifier)를 구비하여 신호를 필터링 및 복조하고, 오류발생시 수정 처리 가능한 구성을 제공한다. The field programmable gate array (FPGA) 20 generates a carrier for transmitting a signal under the control of the CPU, performs analog-to-digital conversion of the analog signal, , And a digital lock-in amplifier to provide a configuration capable of filtering and demodulating a signal and correcting the error when it occurs.
상기 디지털아날로그변환기(DAC; Digital Analog Converter)(30)는 상기 FPGA로부터 제공되는 디지털신호를 아날로그신호로 변환처리하여 가변가능한 캐리어를 발생하는 장치이다. 12/24bit의 데이터를 변환처리한다. 이 DAC(30)는 센서 구동주파수를 발생하여 위상제어를 가능하게 한다. The digital analog converter (DAC) 30 is a device for converting a digital signal provided from the FPGA into an analog signal to generate a variable carrier. 12 / 24bit data is converted and processed. The
상기 가변이득증폭기(VGA:Variable Gain Amplifier)(50)는 상기 DAC로부터 제공된 아날로그신호를 증폭하여 센서를 구동하기 위한 신호를 제공하는 증폭기이다. The Variable Gain Amplifier (VGA) 50 is an amplifier for amplifying the analog signal provided from the DAC and providing a signal for driving the sensor.
이때, 상기 DAC(30)와 VGA(50)사이에는 출력 신호가 두 입력 신호의 차에 비례하도록 증폭하는 차동증폭기(Differential Amplifier)(40)를 추가로 구비하여 이루어질 수 있다. A
상기 센서감지부(60)는 측정대상인 오브젝트((Object)를 감지하기 위한 적어도 하나 이상의 센서(Sensor)(S1, S2)를 구비하는 구성부이다. The
상기 이득증폭기(PGA; Programmable Gain Amplifier)(70)는 상기 센서감지부에서 검출되는 변조신호를 증폭하기 위해 프로그램가능한 장치이다. 즉, 상기 센서감지부의 출력을 제공받아 센서부의 출력을 되는 신호를 증폭하게 된다. The programmable gain amplifier (PGA) 70 is a programmable device for amplifying a modulated signal detected by the sensor sensing unit. That is, the signal output from the sensor unit is amplified by the output of the sensor unit.
이때, 상기 센서감지부(60)와 프로그램가능한 이득증폭기(PGA)(70) 사이에는 이득을 조정하기 위한 이득조정기(Gain Controller)(72)를 추가로 구비하여 이루어진다. A
상기 아날로그디지털변환기(ADC; Analog-Digital Converter)(80)는 상기 PGA로부터 제공되는 아날로그신호를 디지털신호로 변환하여, 상기 FPGA에 제공하는 변환장치이다. The analog-to-digital converter (ADC) 80 converts an analog signal provided from the PGA into a digital signal and provides the digital signal to the FPGA.
여기에서, 상기 이득조정기(Gain Controller)(72)를 조정하면 상기 FPGA(20)의 이득을 조정할 수 있게 된다. Here, the gain of the
이상과 같은 구성으로 본 발명의 비파괴 검사장치를 구성할 수 있다. The non-destructive inspection apparatus of the present invention can be configured with the above-described configuration.
또한, 이와 같이 구성된 장치는 상기 처리된 신호 및 제어명령들을 표출하기 위한 디스플레이(Display)(90)를 추가로 구비하여 이루어질 수 있다. 즉 본 발명에 의한 장치 및 그 조작을 표출하기 위한 별도의 디스플레이를 장착하여 사용상의 편리성 및 작동의 정확성을 구할 수 있게 된다.
In addition, the apparatus configured as described above may further include a
센서 네트워크 밸런싱 조정 장치 및 그 조절방법Sensor Network balancing control device and its adjustment method
도 2를 참조하면서, 본 발명의 실시 예에 따른 비파괴 검사장치의 센서밸런싱방법을 구체적으로 설명하기로 한다. Referring to FIG. 2, a sensor balancing method of a non-destructive testing apparatus according to an embodiment of the present invention will be described in detail.
도 2는 본 발명의 실시 예에 따른 진폭과 위상 조정을 실행하기 위한 센서 네트워크의 밸런싱 조정방법을 설명하기 위한 구성도를 도시한다. FIG. 2 is a block diagram illustrating a balancing adjustment method of a sensor network for performing amplitude and phase adjustment according to an embodiment of the present invention.
도 2에서는, 상기 필드 프로그래머블 게이트 어레이(FPGA; field-programmable gate array)(20)로부터 제공되는 디지털신호를 아날로그신호로 변환처리하여 가변가능한 캐리어를 발생하는 디지털아날로그변환기(DAC; Digital Analog Converter)(30)의 구성을 보인다. 2, a digital-to-analog converter (DAC) for converting a digital signal provided from the field-programmable gate array (FPGA) 20 into an analog signal to generate a variable carrier 30).
여기에서 알 수 있는 바와 같이, 상기 FPGA(20)로부터 고정된 기준 값(Reference)의 캐리어를 발생하는 제1디지털아날로그변환부(DAC0)(32)와; 상기 FPGA(20)로부터 전압 진폭 및 위상을 조정할 수 있는 캐리어를 발생하는 제2 디지털아날로그변환부(DAC1)(34);를 구비하여 이루어진다.
As can be seen, a first digital-analog converter (DAC0) 32 for generating a carrier of a fixed reference value from the
이때, 상기 제2 디지털아날로그변환기(DAC1)(34)의 출력 값은 다음의 [수학식 1]과 같이 정한다.At this time, the output value of the second digital-to-analog converter (DAC1) 34 is determined as shown in the following equation (1).
여기에서, Y는 출력값, A는 진폭(Amplitude), Φ는 위상(Phase), ωt는 각속도를 각각 나타내는 것으로, 각속도(ωt)≥0 의 조건을 갖도록 함으로써 달성할 수 있다. Here, Y represents the output value, A represents the amplitude,? Represents the phase, and? T represents the angular velocity, and can be achieved by having the condition that the angular velocity? T is? 0.
상기 수학식 1에서, 각속도(ωt)≥0 의 조건을 충족하게 되면, ω=0 인 경우에는 직류회로가 구동되는 것이므로, 각속도(ωt)≥0 의 조건을 포함하여, 직류회로인 경우에도 제2 디지털아날로그변환기(DAC1)(34)의 출력 값을 이용할 수 있게 된다. If the condition of the angular speed (? T)? 0 is satisfied in the above equation (1), the DC circuit is driven in the case of? = 0, so that even in the case of the direct current circuit including the condition of the angular speed? 2 digital-to-analog converter (DAC1) 34 can be used.
이는, 센서 네트워크에 코일이 사용된 교류 브리지 회로에 사용할 수 있을 뿐만 아니라, 스트레인 게이지라고 하는 저항특성을 갖는 회로에서 직류 브릿지로도 동작가능하게 되는 것을 나타낸다.
This indicates that not only can it be used for an AC bridge circuit in which a coil is used in a sensor network but also a DC bridge in a circuit having a resistance characteristic called a strain gauge.
다음으로, 상기와 같이 출력값을 조정함에 있어서, 진폭(Amplitude)(A)를 최소(Min)에서 최대(Max)로 가변하면, 이에 따른 캐리어(Carrier) 역시 최소 진폭에서 최대진폭으로 가변된다. Next, in adjusting the output value as described above, when the amplitude A is changed from the minimum (Min) to the maximum (Max), the carrier according to the variation also varies from the minimum amplitude to the maximum amplitude.
또, 위상(Phase)(Φ)를 -90도에서 +90도로 변화하면, 이에 따른 캐리어(Carrier) 역시 음(-)의 최소 진폭(Min)에서 양(+)의 최대진폭으로 변화한다. When the phase phi is changed from -90 degrees to +90 degrees, the corresponding carrier also changes from the minimum amplitude Min to the maximum amplitude.
따라서, 진폭(Amplitude)(A)와 위상(Phase)(Φ)를 교대로 적절하게 조정을 하면, 센서(S1, S2)의 양단자 사이에서 전압력값(Vmeter)을 영("0")(zero)으로 만들 수 있게 된다. Therefore, when the amplitude (A) and the phase (phi) are alternately adjusted appropriately, the voltage value Vmeter between the terminals of the sensors S1 and S2 is set to zero (" zero.
이때, 진폭(Amplitude)(A)와 위상(Phase)(Φ)는 상기 디지털아날로그변환기(DAC; Digital Analog Converter)의 데이터를 상기 필드프로그래머블 게이트어레이(FPGA; field-programmable gate array)(20) 내에서 미리 계산하여 업로드(upload) 하게 된다. In this case, the amplitude A and the phase Φ are obtained by converting the data of the digital analog converter (DAC) into the field-programmable gate array (FPGA) 20 And uploads it in advance.
본 발명의 실시 예에 의한 센서 네트워크의 밸런싱 조정방법은 이하와 같이 실시할 수 있다. 즉, 센서 네트워크 밸런싱 조정 장치의 출력값을 조정하기 위한 센서 네트워크 밸런싱 조정방법으로서, The balancing adjustment method of the sensor network according to the embodiment of the present invention can be carried out as follows. That is, a sensor network balance adjustment method for adjusting an output value of a sensor network balancing adjustment apparatus,
상기 제1디지털아날로그변환기(DAC0)(32)의 출력값을 기준값(Reference)으로 설정하는 단계(S10)와; (S10) setting an output value of the first digital-to-analog converter (DAC0) 32 as a reference value (Reference);
상기 제2 디지털아날로그변환기(DAC1)(34)를 통해 진폭(A) 신호와 위상(Φ)신호를 조정하여, 상기 제1디지털아날로그변환기(DAC0)(32)의 출력값인 기준값(Reference)과 일치하도록 조정하는 단계(S20); 를 구비하여 이루어진다. (A) and phase (?) Signals through the second digital-to-analog converter (DAC1) 34 to match the reference value (Reference) which is the output value of the first digital-to- (S20); .
도 2에 도시한 바와 같이, 상기 제1디지털아날로그변환기(DAC0)(32)의 출력값을 기준값(Reference)인 50으로 하였을 때, 상기 제2 디지털아날로그변환기(DAC1)(34)를 통해 진폭(A) 신호와 위상(Φ)을 조정하여 50이 되도록 하여 매칭시키면, 센서(S1, S2)의 양단에서 측정되는 값은 영("0")(zero)이 된다. 이러게 함으로써 상기 필드프로그래머블 게이트어레이(FPGA; field-programmable gate array)(20)에서의 설정을 통해 센서의 밸런싱을 용이하면서도 정밀하게 조정할 수 있는 효과를 구현한다. As shown in FIG. 2, when the output value of the first digital-to-analog converter (DAC0) 32 is set to a reference value (Reference) 50, the amplitude A (34) ) And the phase (phi) are adjusted so as to be 50, the value measured at both ends of the sensors S1 and S2 becomes zero (zero). By doing so, the balancing of the sensor can be easily and precisely adjusted through the setting in the field-programmable gate array (FPGA).
또한, 본 발명의 실시 예에 따른 센서 네트워크 밸런싱 조정 장치는 스트레인 게이지(Strain Gauge)의 벨런싱 및 측정에도 사용이 가능하다. Also, the sensor network balancing apparatus according to the embodiment of the present invention can be used for balancing and measuring strain gauges.
도 2에 도시한 바를 예를 들어 좀더 구체적으로 설명하면, 상술한 스트레인 게이지의 사용 예로써 게이지가 1개에서 4개까지 다양하게 적용이 가능하다. For example, as shown in FIG. 2, the strain gage may be used in a variety of ways, from one to four gages.
도 2에 도시한 S1 ~S4는 각각 스트레인 게이지를 구성한다. S1 to S4 shown in Fig. 2 constitute a strain gauge.
우선, 1 게이지 형태의 쿼터브릿지 타입(Quarter Bridge Type)('full bridge type'이라고도 함)의 스트레인 게이지 구성과, 2 게이지 형태로 하프브릿지 타입(Half Bridge Type)의 스트레인 게이지의 구성이 가능하다.First, a strain gauge configuration of a 1 gauge type of a quarter bridge type (also referred to as a "full bridge type") and a configuration of a half gauge type of a half bridge type strain gauge are possible.
상기 하프브릿지 타입의 스트레인 게이지는 센서 S4×S1 등의 직렬연결(serial conncetion)방식과, S2×S1 등의 병렬연결(parallel connection)로 구성할 수 있다. The half bridge type strain gauge may be configured by a serial connection method such as a sensor S4 S1 or a parallel connection such as S2 S1.
또한, 4게이지를 이용한 풀브릿지 방식의 구성도 가능하다.
In addition, full bridge configuration using 4 gauge is also possible.
상술한 방법으로 함으로써 본 발명에 의한 비파괴 검사장치의 센서밸런싱을 용이하고 정밀하게 조정할 수 있게 된다. By the above-described method, the sensor balancing of the non-destructive testing apparatus according to the present invention can be easily and precisely adjusted.
상기한 바와 같이 본원의 일 실시 예를 들어 그 구성 및 작용, 효과를 설명하였으나, 해당분양의 통상의 지식을 가진자라면 다양한 구성으로 변형, 부가, 추가할 수 있을 것이며, 이러한 구성들은 모두 본원의 실시 범위에 속한다고 간주 할 수 있을 것이다. While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It can be regarded as falling within the scope of the present invention.
1: 전원부
10: 중앙처리장치부(CPU)
20: 필드프로그래머블 게이트어레이(FPGA; field-programmable gate array)
30: 디지털아날로그변환기(DAC; Digital Analog Converter)
32: 제1디지털아날로그변환부(DAC0)
34: 제2 디지털아날로그변환부(DAC1)
40: 차동증폭기(Differential Amplifier)
50: 가변이득증폭기(VGA: Variable Gain Amplifier)
60: 센서감지부
70: 프로그램가능한 이득증폭기(PGA; Programmable Gain Amplifier)
72: 이득조정기(Gain Controller)
80: 아날로그디지털변환기(ADC; Analog-Digital Converter)
90: 디스플레이(Display)
Vmeter: 전압측정계
S1, S2: 센서
GND: 접지1: Power supply unit
10: central processing unit (CPU)
20: Field-programmable gate array (FPGA)
30: Digital Analog Converter (DAC)
32: first digital-analog converter (DAC0)
34: a second digital-analog converter (DAC1)
40: Differential Amplifier
50: Variable Gain Amplifier (VGA)
60: Sensor detection unit
70: Programmable Gain Amplifier (PGA)
72: Gain Controller
80: Analog-Digital Converter (ADC)
90: Display
Vmeter: voltage meter
S1, S2: Sensor
GND: Ground
Claims (4)
상기 디지털아날로그변환기(DAC; Digital Analog Converter)(30)는,
상기 FPGA(20)에 연결되어, 고정된 기준 값(Reference)의 캐리어를 발생하는 제1디지털아날로그변환부(DAC0)(32)와;
상기 FPGA(20)로부터 제공되는 전압 진폭 및 위상을 조정할 수 있는 캐리어를 발생하는 제2 디지털아날로그변환부(DAC1)(34);를 구비하여 이루어지는 것을 특징으로 하는 센서 네트워크 밸런싱 조정 장치. A power supply for supplying power for operation; An application programming interface (API), which is an interface of an operating system or a program for a communication and a programmer, and a central processing unit (CPU) for controlling external communication; A CPU connected to the CPU, generating a carrier for transmitting a signal under control thereof, performing a digital conversion process on the analog signal, and a digital lock-in amplifier to filter and demodulate the signal A field-programmable gate array (FPGA) capable of correcting errors; A digital-to-analog converter (DAC) for converting a digital signal provided from the FPGA into an analog signal to generate a variable carrier; A Variable Gain Amplifier (VGA) for amplifying an analog signal provided from the DAC and providing a signal for driving the sensor; A sensor sensing unit having at least one sensor for sensing an object to be measured; A programmable gain amplifier (PGA) for amplifying a modulation signal detected by the sensor sensing unit; And an analog-to-digital converter (ADC) converting an analog signal provided from the PGA to a digital signal and providing the digital signal to the FPGA. And a sensor network balancing controller using digital signal processing,
The digital-to-analog converter (DAC)
A first digital-analog converter (DAC0) 32 connected to the FPGA 20 for generating a carrier of a fixed reference value;
And a second digital-analog converter (DAC1) (34) for generating a carrier capable of adjusting a voltage amplitude and a phase provided from the FPGA (20).
[수학식 1]
여기에서, Y는 출력값, A는 진폭(Amplitude), Φ는 위상(Phase), ωt는 각속도를 각각 나타내는 것으로, 각속도(ωt)≥0 의 조건을 갖춘 것을 특징으로 하는 센서 네트워크 밸런싱 조정 장치. 2. The method of claim 1, wherein the output value of the second digital-analog converter (DAC1) (34) is determined by the following equation (1)
[Equation 1]
Wherein Y represents an output value, A represents an amplitude,? Represents a phase, and? T represents an angular velocity, and the angular velocity? T is? 0.
상기 제1디지털아날로그변환부(DAC0)(32)의 출력값을 기준값(Reference)으로 설정하는 단계(S10)와;
상기 제2 디지털아날로그변환부(DAC1)(34)를 통해 진폭(A) 신호와 위상(Φ)신호를 조정하여, 상기 제1디지털아날로그변환부(DAC0)(32)의 출력값인 기준값(Reference)과 일치하도록 조정하는 단계(S20); 를 구비하여 이루어지는 것을 특징으로 하는 센서 네트워크 밸런싱 조정방법.
A sensor network balance adjustment method for adjusting an output value of a sensor network balancing adjustment apparatus according to claim 1 or 2,
(S10) setting an output value of the first digital-analog converter (DAC0) 32 as a reference value (Reference);
Analog converter (DAC1) 34 and adjusts the amplitude (A) signal and the phase (?) Signal to output a reference value (Reference) which is an output value of the first digital-analog converter (DAC0) (S20); Wherein the sensor network balancing adjustment method comprises:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150095770A KR101706577B1 (en) | 2015-07-06 | 2015-07-06 | Sensor Network Balancing Control Appartus and It's Control Method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150095770A KR101706577B1 (en) | 2015-07-06 | 2015-07-06 | Sensor Network Balancing Control Appartus and It's Control Method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170005575A KR20170005575A (en) | 2017-01-16 |
| KR101706577B1 true KR101706577B1 (en) | 2017-02-27 |
Family
ID=57993399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150095770A KR101706577B1 (en) | 2015-07-06 | 2015-07-06 | Sensor Network Balancing Control Appartus and It's Control Method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101706577B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013205023A (en) | 2012-03-27 | 2013-10-07 | Dainichi Kikai Kogyo Kk | Electromagnetic induction inspection device and inspection method of the same |
| JP2014077770A (en) | 2012-10-09 | 2014-05-01 | Dainichi Kikai Kogyo Kk | Nondestructive inspection device using ac magnetic field and inspection method therefor |
| JP2014219205A (en) | 2013-05-01 | 2014-11-20 | 大日機械工業株式会社 | Method or device for nondestructive inspection using alternating magnetic field |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101501517B (en) * | 2006-08-04 | 2013-02-06 | 爱德万测试(新加坡)私人有限公司 | Test module with blocks of universal and specific resources |
-
2015
- 2015-07-06 KR KR1020150095770A patent/KR101706577B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013205023A (en) | 2012-03-27 | 2013-10-07 | Dainichi Kikai Kogyo Kk | Electromagnetic induction inspection device and inspection method of the same |
| JP2014077770A (en) | 2012-10-09 | 2014-05-01 | Dainichi Kikai Kogyo Kk | Nondestructive inspection device using ac magnetic field and inspection method therefor |
| JP2014219205A (en) | 2013-05-01 | 2014-11-20 | 大日機械工業株式会社 | Method or device for nondestructive inspection using alternating magnetic field |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170005575A (en) | 2017-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101909768B1 (en) | Surface property inspection device and surface property inspection method | |
| US10545179B2 (en) | Current sensor chip with magnetic field sensor | |
| US20090167298A1 (en) | System and method for the nondestructive testing of elongate bodies and their weldbond joints | |
| US4190804A (en) | Signal-conditioning circuits | |
| JP2009002945A5 (en) | ||
| CN105737727B (en) | A kind of probe and current vortex sensor of current vortex sensor | |
| JP2014219205A (en) | Method or device for nondestructive inspection using alternating magnetic field | |
| CN102654478A (en) | Exciting current circuit and signal extracting device based on magnetic conductivity detector | |
| US7505859B2 (en) | Method and algorithms for inspection of longitudinal defects in an eddy current inspection system | |
| JP2000088891A (en) | Bridge circuit and detector using the same | |
| US20160003775A1 (en) | Apparatus and Circuit | |
| KR101706577B1 (en) | Sensor Network Balancing Control Appartus and It's Control Method | |
| CN112629728A (en) | Aluminum alloy residual stress testing device and method based on eddy current | |
| CN116699223A (en) | Current detection system and method based on TMR sensor | |
| US9835574B2 (en) | Gas measurement device and measurement method thereof | |
| KR20150109019A (en) | Nondestructive Inspection Apparatus Using Eddy Current Sensor and Digital Signal Processing AND ITS BALANCING METHOD | |
| JP6378554B2 (en) | Nondestructive inspection apparatus and nondestructive inspection method | |
| WO2012021034A2 (en) | Conductor thickness detecting device using a double core | |
| Bera et al. | A modified Schering bridge for measurement of the dielectric parameters of a material and the capacitance of a capacitive transducer | |
| CN105765337B (en) | Inductive measuring probe and the method for operating induction type measuring probe | |
| CN107727733A (en) | A kind of conductivity meter based on impulse eddy current | |
| KR100934615B1 (en) | Eddy Current Testing Device and Method | |
| CN207379978U (en) | A kind of conductivity meter based on impulse eddy current | |
| RU93539U1 (en) | DEVICE FOR MEASURING MAGNETIC FIELD PARAMETERS | |
| KR20180093554A (en) | Modular defect measuring device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20200205 Year of fee payment: 4 |