KR101705389B1 - 전기 절연성을 갖는 다이 에지로의 콘택트 패드들의 확장 - Google Patents
전기 절연성을 갖는 다이 에지로의 콘택트 패드들의 확장 Download PDFInfo
- Publication number
- KR101705389B1 KR101705389B1 KR1020117029077A KR20117029077A KR101705389B1 KR 101705389 B1 KR101705389 B1 KR 101705389B1 KR 1020117029077 A KR1020117029077 A KR 1020117029077A KR 20117029077 A KR20117029077 A KR 20117029077A KR 101705389 B1 KR101705389 B1 KR 101705389B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive type
- led
- conductive
- layers
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims description 114
- 238000005530 etching Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 description 40
- 239000002184 metal Substances 0.000 description 40
- 239000000758 substrate Substances 0.000 description 14
- 229910002601 GaN Inorganic materials 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005289 physical deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- -1 thickness Substances 0.000 description 2
- 238000001429 visible spectrum Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
발광 다이오드(LED) 다이들은 제1 도전형 층, 발광층, 및 제2 도전형 층을 포함하는 LED 층들을 형성함으로써 제조된다. 트렌치들은 제1 도전형 층에 적어도 부분적으로 도달하는 LED 층들에 형성된다. 전기적인 절연 영역들은 다이 에지들을 따라 제1 도전형 층의 적어도 일부분들 내에 또는 옆에 형성된다. 제1 도전성 본딩 패드 층은 제1 도전형 층과 전기적으로 접촉하고 LED 다이들 사이의 개별화 선들 위로 확장하도록 형성된다. 제2 도전성 본딩 패드 층은 제2 도전형 층과 전기적으로 접촉하고, LED 다이들과 제1 도전형 층의 전기적으로 절연된 부분들 사이에서 개별화 선들 위에 확장하도록 형성된다. LED 다이들은 서브마운트들에 실장되고, LED 다이들은 LED 다이들 사이의 개별화 선들을 따라 개별화된다.
Description
관련 출원에 대한 우선권
본 발명은 "LED Assembly Having Maximum Metal Support for Laser Lift-off of Growth Substrate"라는 제목으로 2006년 12월 15일자로 출원되고 공동 양도되고 본원에 참조로 포함된 미국 특허 출원 번호 제11/611,775호를 우선권으로 한다.
본 발명은 발광 다이오드들(LED), 특히 플립 칩 LED들에 관한 것이다.
반도체 LED들은 현재 입수 가능한 것 중 가장 효율적인 광원이다. 가시 스펙트럼에 걸쳐서 동작 가능한 고휘도 발광 디바이스의 제조에서 현재 주목되고 있는 재료 계들은 III-V족 반도체들, 예를 들면, 갈륨, 알루미늄, 인듐, 질소, 인, 및 비소 중 이중 합금, 삼중 합금, 사중 합금을 포함한다. III-V 디바이스들은 가시 스펙트럼에 걸쳐서 발광한다. GaAs- 및 GaP-기반 디바이스들은 종종 노랑색에서 적색에 이르는 긴 파장에서 발광하는데 이용되고, III-질화물 디바이스들은 종종 UV 근방에서 녹색에 이르는 짧은 파장에서 발광하는데 이용된다.
질화 갈륨 LED들은 질화 갈륨의 결정 구조와 유사한 사파이어의 결정 구조에 기인하여 전형적으로 투명한 사파이어 성장 기판을 사용한다.
일부 GaN LED들은 동일 면상에 양쪽 전극들을 구비한 플립칩들로서 형성되고, LED 전극들은 와이어 본드들을 이용하지 않고 서브마운트(서브마운트)상의 전극에 본딩된다. 이 경우에, 광이 투명 사파이어 기판을 통해 전달되고, LED 층들은 서브마운트의 반대 측에 위치한다. 서브마운트는 LED와 외부 전원 사이의 인터페이스를 제공한다. LED 전극들에 본딩된 서브마운트상의 전극들은 LED를 넘어서 확장할 수 있거나 또는 와이어 본딩을 위해 서브마운트의 반대 측 또는 회로 보드에 장착하는 표면으로 확장할 수 있다.
본 발명의 일부 실시예에서, LED 다이는 본딩 패드 및 반대 극성의 하부 에피택셜층을 포함한다. 본딩 패드가 다이 에지로 확장되고 에피택셜층이 다이 에지에서 전기적으로 절연되고, 이에 의해서 본딩 패드가 다이 개별화(singulation) 동안 에피택셜층으로 변형하는 경우 회로 단락이 방지될 수 있다. 에피택셜층은 에피택셜층의 이온 주입 또는 다이 에지에서의 저항성 에피택셜 성장을 통해 전기적으로 절연될 수 있다. 대안적으로, 에피택셜층은 다이 에지에서 및 본딩 패드 아래에서 에피택셜층에 측면으로 인접하는 유전체를 제공함으로써 전기적으로 절연될 수 있다.
도 1은 LED 다이의 웨이퍼의 부분인 LED 다이의 평면도를 나타낸 도면.
도 2는 하나의 유전체층을 갖는 제1 구조를 갖는 도 1의 LED 다이의 단면을 나타낸 도면.
도 3은 두 개의 유전체를 갖는 제2 구조를 갖는 도 1의 LED 다이의 단면을 나타낸 도면.
도 4는 도 2 또는 도 3의 구조를 갖는 도 1의 LED를 형성하는 방법의 순서도를 나타낸 도면.
도 5 내지 도 8은 도 2 또는 도 3의 구조를 갖는 도 1의 LED 다이를 형성하는 프로세스들을 나타낸 도면.
도 9는 반 절연 에피택셜층을 갖는 제3 구조를 갖는 도 1의 LED 다이의 단면을 나타낸 도면.
도 10은 도 9의 구조를 갖는 도 1의 LED를 형성하는 방법의 순서도를 나타낸 도면.
도 11 내지 도 14는 본 발명의 실시예에 따라 모두 배열된 도 9의 구조를 갖는 도 1의 LED 다이를 형성하는 프로세스들을 나타낸 도면.
도 2는 하나의 유전체층을 갖는 제1 구조를 갖는 도 1의 LED 다이의 단면을 나타낸 도면.
도 3은 두 개의 유전체를 갖는 제2 구조를 갖는 도 1의 LED 다이의 단면을 나타낸 도면.
도 4는 도 2 또는 도 3의 구조를 갖는 도 1의 LED를 형성하는 방법의 순서도를 나타낸 도면.
도 5 내지 도 8은 도 2 또는 도 3의 구조를 갖는 도 1의 LED 다이를 형성하는 프로세스들을 나타낸 도면.
도 9는 반 절연 에피택셜층을 갖는 제3 구조를 갖는 도 1의 LED 다이의 단면을 나타낸 도면.
도 10은 도 9의 구조를 갖는 도 1의 LED를 형성하는 방법의 순서도를 나타낸 도면.
도 11 내지 도 14는 본 발명의 실시예에 따라 모두 배열된 도 9의 구조를 갖는 도 1의 LED 다이를 형성하는 프로세스들을 나타낸 도면.
도면이 상이해도 동일 또는 유사한 구성 요소에는 동일한 참조 번호들이 부여된다.
>85% 흡착률을 갖는 대면적 인터커넥트들(예를 들면, 본딩 패드들)은 발광 다이오드 (LED) 다이/서브마운트 구성의 열 저항을 극적으로 감소시키고, 박막 플립 칩(TFFC: thin film flip chip) 프로세싱 동안 에피택셜 및 금속층들의 언더필 없이 지원할 수 있는 것으로 나타나 있다. 전자는 LED가 높은 전류 또는 온도에서 구동될 수 있게 하고, 후자는 언더필 에폭시 재료 선택, 제공, 경화 및 제거로부터 수율/신뢰성의 변동에 독립적인 잠재적으로 더 안정적인 프로세스 및 비용 절감 둘 다로서 역할을 한다.
TFFC 프로세싱에서 에피택시를 위한 지원으로서 역할을 하기 위해서, 본딩 패드 금속은 웨이퍼 상의 개별화(singulation) "선(street)들"로 및 다이의 에지로 확장되고, 그래서 에피택셜 및 금속층들은 동시에 개별화된다. 에지 콘택트를 위해서 다이 에지에서 노출된 에피택셜층은 n-타입 또는 p-타입 중 어느 하나가 될 수 있다. 노출된 n-타입 에피택셜층에 대하여, 어떤 p-타입 본딩 패드 금속도 하부 n-타입 에피택셜층과 p-n 단락을 회피하기 위해서 다이 에지로 확장되면 안된다. p-n 단락은 p-타입 본딩 패드 금속이 스크라이빙(scribing)되고 하부 n-타입 에피택셜층으로 변형되면 개별화 동안 발생할 수 있다. 노출된 p-타입 에피택셜층에 대하여 그 역이 성립하고, 임의 n-타입 본딩 패드 금속은 다이 에지로 확장된다.
상술한 바는 LED 다이를 하나 이상의 중앙에 위치된 p-타입 본딩 패드들로 제한하고, 그 다음 LED 서브마운트를 중앙에 위치된 p-타입 본딩 패드를 액세스할 수 있는 온-서브마운트(on-submount) 재분배 또는 쓰루 비아(through-via) 중 어느 하나를 구비한 것으로 제한한다. 온 서브마운트 재분배는 실리콘 서브마운트들에만 현재 유용하고, 적당히 작은 특성을 갖는 쓰루 비아 기술은 광범위하게 사용되는 세라믹 서브마운트들에 대하여는 비용이 비싸거나 또는 유용하지 않다. 일반적으로, 다이 에지에 대한 어느 하나의 극성의 본딩 패드의 확장 능력은 서브마운트 레이아웃들을 간략화하여 전형적으로 비용 절감을 이룰 수 있다.
본 발명의 실시예들은 반대 극성의 본딩 패드들이 다이 에지로 확장될 수 있도록 하기 위해서 다이 에지에서 노출된 에피택셜층 내에 또는 인접하여 전기적인 절연 영역들을 생성한다. 이는 LED 다이와 LED 서브마운트 둘 다에서 단순화된 인터커넥트 레이아웃과 TFFC 프로세싱 동안 에피택셜 구조에 대한 향상된 지원을 둘 다 가능하게 하고, 이는 서브마운트 재료들의 입수 가능성을 더욱 크게 하고 비용 절감 가능성이 있게 한다.
도 1은 본 발명의 일부 실시예들에서 LED 다이(100)의 평면도를 나타낸 도면이다. LED 다이(100)는 LED 서브마운트에 대하여 뒤집히거나 정렬되거나 실장되기 전에 그리고 웨이퍼 상의 인접 LED 다이들로부터 개별화되기 전에 LED 다이들의 디바이스 웨이퍼(도시 생략)의 부분으로서 처리된 웨이퍼 크기가 될 수 있다. LED 다이(100)의 상부측은 네 개의 다이 에지로 확장하는 큰 n-타입 본딩 패드(102) 및 하나의 다이 에지로 각각 확장하는 네 개의 p-타입 본딩 패드(104)를 포함한다. n-타입 본딩 패드(102) 및 p-타입 본딩 패드들(104)은 갭(106)과 하부 유전체층에 의해서 서로로부터 전기적으로 절연된다. 가상으로 나타낸 바와 같이, n-타입 본딩 패드(102)와 하부 n-타입 층 사이에 n-타입 콘택트들(108)(하나만이 라벨링되어 있음)이, 네 개의 다이 에지들에 그리고 n-타입 본딩 패드와 하부 n-타입 층 사이에 n-타입 에지 콘택트(109)가, 그리고 p-타입 본딩 패드들(104)과 하부 p-타입 층 사이에 p-타입 콘택트들(110)이 존재한다. 본딩 패드들과 콘택트들의 수 및 기하학적 구조는 애플리케이션에 따라 변할 수 있다.
도 2는 본 발명의 일부 실시예들에서 선 A'A" (도 1)을 따라 취한 단면에서 LED 다이(100)의 구조(200)를 나타낸 도면이다. 다이 에지에서, 전기적인 절연 영역(202)은 n-타입 층(204) 바로 옆 그리고 유전체층(212) 및 p-타입 본딩 패드(104) 아래에 위치된다. LED 다이(100)는 n-타입 층(204), n-타입 층 위에 발광층(206)(또한 통상 활성 영역이라고 함), 및 발광층 위에 p-타입 층(208)으로 이루어진 LED 층들을 포함한다. 도전성 반사층(210)은 p-타입 층(208) 위에 형성되고, 유전체층(212)은 도전성 반사층 및 노출된 LED 층들 위에 형성되고, p-타입 본딩 패드(104)는 유전체층 위에 형성된다. LED 구조(200)를 형성하는 프로세스는 도 4의 순서도를 참조하여 후술한다.
디바이스 웨이퍼 상에서 인접하는 LED 다이들로부터 LED 다이(100)를 분리시키기 위해서, LED 다이는 다이들 사이의 선을 따라 개별화된다. 개별화 동안 p-타입 본딩 패드(104)는 전기적인 절연 영역(202)과 접촉될 수 있다. p-타입 본딩 패드(104)가 전기적인 절연 영역(202)과 접촉하게 하는 실제 메카니즘은 개별화 방법에 의존한다. 예를 들면, 스크라이빙과 소잉(sawing)은 p-타입 본딩 패드(104)로 절단할 수 있고, 이를 전기적인 절연 영역(202)으로 변형할 수 있다. 대안적으로, 레이저는 p-타입 본딩 패드(104)로 절단할 수 있고, 이를 다이 에지를 따라 용융시켜 전기적인 절연 영역(202)을 접촉시킬 수 있다. 임의의 경우에, 전기적인 절연 영역(202) 없이, p-타입 본딩 패드(104)가 그 위치에서 n-타입 층(204)과 접촉될 수 있고, LED 다이(100)에 결함을 일으키는 p-n 단락을 일으킬 수 있다.
도 3은 본 발명의 일부 실시예들에서 선 A'A" (도 1)을 따라 취한 단면에서 LED 다이(100)의 구조(300)를 나타낸 도면이다. 구조(300)는 구조(200) (도 2)에 의해서 사용되는 하나의 유전체에 비해서 전기적인 분배를 위해서 두 개의 유전체층을 사용한다. 층들(204 내지 212)은 유전체층(212)(또한 "제1 유전체층(212)"이라고도 함)이 다이 에지로 확장하지 않는 것을 제외하고는 도 2와 동일하다. n-타입 콘택트층(312)은 제1 유전체층(212) 위에 그리고 n-타입 층(204)의 노출된 부분 상에 형성되어 에지 콘택트를 만든다. 제2 유전체층(314)은 n-타입 콘택트층(312) 위에 및 전기적인 절연 영역(202) 위에 형성되고, p-타입 본딩 패드(104)는 제2 유전체층 위에 형성된다. LED 구조(300)를 형성하는 프로세스는 도 4의 순서도를 참조하여 후술한다.
상술한 바와 마찬가지로, p-타입 본딩 패드(104)는 개별화 동안 전기적인 절연 영역(202)과 접촉될 수 있다. 전기적인 절연 영역(202) 없이, p-타입 본딩 패드(104)는 그 위치에서 n-타입 층(204)과 접촉할 수 있고, LED 다이(100)에 결함을 일으키는 p-n 단락을 일으킬 수 있다.
도 4는 본 발명의 일부 실시예들에서 LED 다이(100)를 형성하는 방법(400)의 순서도를 나타낸 도면이다. 방법(400)은 구조(200)(도 2)를 형성하는 프로세스들(402 내지 414 및 426 내지 432)을 포함하고, 또한 구조(300)(도 3)를 형성하는 선택적인 프로세스들(420 내지 424)을 더 포함한다.
프로세스(402)에서, LED 층들은 성장 웨이퍼 위에 형성된다. 도 5를 참조하면, n-타입 층(204)은 사파이어 성장 웨이퍼(도시 생략) 위에서 에피택셜 성장된다. n-타입 층(204)은 예를 들면, n-타입 또는 의도적으로 도핑되지 않을 수 있는 버퍼층들 또는 핵 형성층들과 같은 준비 층들, 나중에 성장 기판의 분리를 용이하게 하도록 설계되고 기판 제거 후에 반도체 구조를 얇게 하는 릴리즈층들, 및 효율적으로 발광하도록 발광층에 대하여 바람직한 특정 광학 또는 전기적인 특성들을 위해 설계된 n-타입 디바이스 층들을 포함하는, 구성 성분들과 도펀트(dopant) 농도가 상이한 다중 층들을 나타낸다. III-질화물 발광 디바이스에서 n-타입 디바이스 층들은 GaN가 될 수 있다.
발광층(206)은 n-타입 층(204) 위에 에피택셜 성장된다. 발광층(206)은 장벽층들에 의해서 분리된 다중 박형 양자 우물 발광층들로 나타날 수 있다. 녹색광을 통해 가시광, 특히 근자외선을 발광하도록 구성된 III-질화물 발광 디바이스에서, 발광층은 InGaN이 될 수 있다.
p-타입 층(208)은 발광층(206) 위에 에피택셜 성장된다. p-타입 층(208)은 p-타입 디바이스 층들을 포함하는, 구성 성분, 두께, 도펀트 농도가 상이한 다중 층들을 나타낸다. III-질화물 발광 디바이스에서 p-타입 디바이스 층들은 GaN가 될 수 있다. 프로세스(402) 다음으로 프로세스(404)가 후속한다.
프로세스(404)에서, 도전성 반사층(210)은 도 5에 도시된 바와 같이 LED 층들 위에 형성된다. 도전성 반사층(210)은 오믹 콘택트층, 반사층, 및 보호 금속층을 포함하는 다중 층들을 나타낸다. 오믹 콘택트층은 Ni, Ag, 또는 Pd가 될 수 있고, 반사층은 Ag가 될 수 있고, 보호 금속층은 TiW/TiW:N/TiW을 포함하는 다중 층들이 될 수 있다. 도전성 반사층(210)은 리프트 오프(lift-off) 프로세스에 의해서 패터닝될 수 있다. 프로세스(404) 다음으로 프로세스(406)가 후속한다.
프로세스(406)에서, 트렌치들(trench)(602)(하나만이 단면으로 도시됨)은 도 6에 도시된 바와 같이 메사 구조들(mesa structure)을 정의하도록 LED 다이들 사이에서 개별화 선들(singulation street)을 따라 웨이퍼 상에 형성된다. 트렌치들(602)은 부분적으로 n-타입 층(204)에 도달하여, 다이 에지를 따라 n-타입 층을 노출시키고, 이에 의해서 후에 n-타입 콘택트층과 에지 콘택트를 이룰 수 있게 된다. 비록 도시되지 않았지만, n-타입 층(204)에 대한 비아들은 또한 트렌치들(602)과 동시에 형성된다. 트렌치들(602) 및 비아들은 에칭에 의해서 형성될 수 있다. 프로세스(406) 다음으로 프로세스(408)가 후속된다.
프로세스(408)에서, n-타입 층(204)의 부분들은 그 하부에 p-타입 본딩 패드들(104)이 형성될 다이 에지를 따라 전기적으로 절연된다. 결과로서, 도 7에 도시된 바와 같이, 전기적인 절연 영역들(202)이 형성된다. 전기적인 절연 영역들(202)은 후속하는 이온 주입에 의해서 주입 영역을 정의하기 위해 마스킹함으로써 형성된다. 주입을 위한 에너지는 100 keV보다 클 수 있고, 주입 종들(species)은 He, Zn, Mg, 또는 Al가 될 수 있다. 프로세스(408) 다음으로 프로세스(410)가 후속한다.
프로세스(410)에서, 유전체층(212)은 도 8에 도시된 바와 같이 디바이스 웨이퍼 상에 증착된다. 유전체층(212)은 SiNx가 될 수 있다. 프로세스(410) 다음으로 프로세스(412)가 후속한다.
프로세스(412)에서, 유전체층(212)은 n-타입 층(204)에 액세스를 제공하도록 패터닝되고, 도전성 반사층(214)은 p-타입 층(208)에 대하여 패터닝된다. 에지 콘택트들이 형성될 다이 에지를 따라 유전체층(212)의 부분들이 제거되어 n-타입 층(204)이 노출된다. 비아들의 바닥 위에 있는 유전체층(212)의 부분들이 제거되어 n-타입 층(204)이 노출된다. p-타입 본딩 패드들(104)이 형성될 도전성 반사층(210) 위에 있는 유전체층(212)에 p-타입 콘택트들(110) (도 1)을 위한 구멍들이 형성된다. 유전체층(212)은 에칭에 의해서 패터닝될 수 있다. 프로세스(412) 다음으로 프로세스(414)가 후속된다.
프로세스(414)에서, 콘택트 금속층(예를 들면, 인터커넥트들)은, 도 1에 도시된 바와 같이, 비아들을 채우는 n-타입 콘택트들(108), 다이 에지 둘레의 n-타입 에지 콘택트들(109) 및 p-타입 콘택트들(110)을 형성하도록 디바이스 웨이퍼 위에 증착된다. 콘택트 금속층은 n-타입과 p-타입 콘택트들을 전기적으로 절연하도록 패터닝된다. 콘택트 금속층은 Ti/Au 또는 Al이 될 수 있다. 콘택트 금속층은 리프트 오프 프로세스에 의해서 형성될 수 있다. 프로세스(414) 다음으로 프로세스(426)가 후속한다.
프로세스(426)에서, 본딩 금속층들은 디바이스 웨이퍼(도 2는 p-타입 본딩 금속층만 도시함) 위에 형성된다. n-타입 및 p-타입 본딩 금속층들은 프로세스(414)에서 형성된 n-타입 및 p-타입 콘택트들 각각에 전기적으로 결합된다. n-타입 및 p-타입 본딩 금속층들은 LED 다이들 사이의 개별화 선들 위로 확장한다. 후술하는 프로세스(432)에서, 개별화 후에, 본딩 금속층들은 도 1에 도시된 바와 같이 각 LED 다이의 n-타입 본딩 패드(102) 및 p-타입 본딩 패드들(104)이 된다. 본딩 금속층은 Au, Cu, Al, Ni 또는 이들 층들의 조합이 될 수 있다. 본딩 금속층은 전기 화학적(예를 들면, 전기 도금)으로 또는 다른 물리적인 증착 방법(예를 들면, 증발 또는 스퍼터링)에 의해서 형성될 수 있다. 프로세스(426) 다음으로 프로세스(428)가 후속한다.
프로세스들(410, 412, 414, 및 426)과 관련된 더 많은 정보에 대하여는, "LED Assembly Having Maximum Metal Support for Laser Lift-off of Growth Substrate"라는 제목으로 2006년 12월 15일자로 출원되고, 공동 양도되고 참조로 포함된 미국 특허 출원 번호 11/611,775호를 참조하면 알 수 있다.
프로세스(428)에서, 디바이스 웨이퍼상의 LED 다이들은 LED 서브마운트 웨이퍼상의 LED 서브마운트들에 대하여 뒤집혀 정렬되고 본딩된다. LED 다이들은 초음파 또는 열음파(thermosonic) 본딩에 의해서 LED 서브마운트들에 본딩될 수 있다. LED 서브마운트들은 LED 다이들에 대하여 기계적인 지지, 전기적인 분배, 및 열 소모를 제공한다. 프로세스(428) 다음으로 프로세스(430)가 후속한다.
프로세스(430)에서, 성장 기판이 제거된다. 성장 기판은 레이저 리프트 오프에 의해서 제거될 수 있다. 프로세스(430) 다음으로 프로세스(432)가 후속한다.
프로세스(432)에서, LED 다이들이 개별화된다. LED 다이들은 다이들 사이에서 개별화 선들을 따라 레이저, 스크라이빙 또는 소잉에 의해서 분리될 수 있다. 일단 개별화되면, 본딩 금속층들은 LED 다이들에 대하여 n-타입 본딩 패드들(102) 및 p-타입 본딩 패드들(104)이 된다. 각 LED의 본딩 패드들(102 및 104)은 서브마운트와 대면하는 LED 다이의 표면들의 적어도 85%를 덮을 수 있다.
방법(400)은 본 발명의 일부 실시예들에서 구조(300)를 형성하기 위해 수정될 수 있다. 이들 실시예들에서, 프로세스(414) 다음으로 대안적인 프로세스(420)가 후속한다.
선택적인 프로세스(420)에서, 도 3에 도시된 바와 같이 제2 유전체층(314)이 웨이퍼 위에 증착된다. 유전체층(314)은 SiNx가 될 수 있다. 선택적인 프로세스(420) 다음으로 선택적인 프로세스(422)가 후속한다.
선택적인 프로세스(422)에서, 유전체층(314)은 프로세스(414)에서 형성된 n-타입 콘택트들(108), n-타입 에지 콘택트(109), 및 도전성 반사층(214)에 대하여 액세스를 제공하도록 패터닝된다. 도전성 반사층(214)에 대하여 액세스하기 위해서, p-타입 본딩 패드들(104)가 형성될 도전성 반사층(210) 위에 있는 유전체층(212)에 p-타입 콘택트들(110)(도 1)의 구멍들이 형성된다. 유전체층(212)은 에칭에 의해서 패터닝된다. 선택적인 프로세스(422) 다음으로 선택적인 프로세스(424)가 후속한다.
선택적인 프로세스(424)에서, n-타입 콘택트들(108), n-타입 에지 콘택트(109), 및 p-타입 콘택트들(110)을 계속 유지하기 위해서 다른 콘택트 금속층 (예를 들면, 인터커넥트들)이 웨이퍼 상에 형성된다. 콘택트 금속층은 그 다음 n-타입 및 p-타입 콘택트들을 전기적으로 절연하도록 패터닝된다. 콘택트 금속층은 Ti/Au 또는 Al이 될 수 있다. 콘택트 금속층은 리프트 오프 프로세스에 의해서 형성될 수 있다. 선택적인 프로세스(424) 다음으로 상술한 프로세스(426)가 후속하고 결과적으로 도 3에 도시된 구조(300)가 형성된다.
프로세스들(410, 412, 414, 420, 422 및 424)에 관련한 더 많은 정보에 대하여는, 공동 양도되고 여기에 참조로 포함된 미국 특허 제6,828,596호를 참조하면 알 수 있다.
도 9는 본 발명의 일부 실시예들에서 선 A'A" (도 1)을 따라 취한 단면에서 LED 다이(100)의 구조(900)를 나타낸 도면이다. 구조(900)는 반 절연층(semi-insulating layer)(902) 및 반 절연층 위에 LED 층들을 포함한다. LED 층들은 반 절연층 위에 n-타입 층(904), n-타입 층 위에 발광층(906), 및 발광층 위에 p-타입 층(908)을 포함한다. 반 절연층(902)은 다이 에지로 확장되고, n-타입 층(904)은 다이 에지로 확장되지 않는다. 도전성 반사층(910)은 p-타입 층(908) 위에 형성된다. 유전체층(912)은 도전성 반사층(910), 노출된 LED 층들, 및 노출된 반 절연층(904) 위에 형성된다. p-타입 본딩 패드(104)는 유전체층(912) 위에 형성된다. LED 구조(900)를 형성하는 프로세스는 도 10의 순서도를 참조하여 후술한다.
반 절연층(902)의 존재는 n-타입 층(904)이 다이 에지로부터 뒤로 오목해지도록(recessed back) 하고 그 다음 에지를 따라 유전체층(912)과 전기적으로 절연되게 할 수 있다. 다시 말하면, 유전체층(912)은 n-타입 층(904) 옆에 전기적인 절연 영역들(916)(하나만이 단면도에 도시됨)을 형성하고, 그 아래에서 p-타입 본딩 패드들(104)이 다이 에지로 확장한다. 전기적인 절연 영역들(916)은 p-타입 본딩 패드들(104)이 n-타입 층(904)과 접촉하는 것을 방지하고 개별화 동안 p-n 단락을 일으킨다.
도 10은 본 발명의 일부 실시예들에서 구조(900)를 갖는 LED 다이(100)를 형성하는 방법(1000)의 순서도를 나타낸 도면이다. 방법(1000)은 프로세스들(1002 내지 1014 및 1026 내지 1032)을 포함한다.
프로세스(1002)에서, 반 절연층(902)은 성장 웨이퍼 위에 형성되고, LED 층들은 반 절연층 위에 형성된다. 도 11을 참조하면, 반 절연층(902)은 사파이어 성장 기판(도시 생략) 위에서 에피택셜 성장된다. III-질화물 발광 디바이스에서 반 절연층(902)은 GaN가 될 수 있고, 이는 p-타입, n-타입, 함께 도핑(codoped), 또는 비 도핑(undoped)이 될 수 있다. 반 절연층(902)은 4미크론 두께(micron thick) 에피택셜층을 위해서 
및 400 keV의 근사량(approximate dose) 및 에너지를 각각 갖는 이온 주입에 의해서 형성될 수 있다. 주입 종들(implantation species)은 He, Zn, Al, 또는 Mg가 될 수 있다.
반 절연층(902)은 이온 주입에 의해서 또는 에피택셜 성장 동안 Fe, C, Co, Mn, Cr, V, Ni, 및/또는 다른 전이 금속 도펀트들과 같은 깊은 준위(準位)(deep level) 불순물로 도핑될 수 있다. 깊은 준위 도펀트는 약 1×1017cm-3보다 작은 농도에서 Si, Ge, O, Mg, 또는 Zn와 같은 얕은 준위 도펀트와 조합하여 사용될 수 있다. 깊은 준위 불순물은 약 1×1017cm-3보다 큰 농도를 가질 수 있다.
n-타입 층(904)은 반 절연층(902) 위에 에피택셜 성장된다. n-타입 층(904)은 예를 들면, n-타입 또는 의도적으로 도핑되지 않을 수 있는 버퍼층들 또는 핵 형성층들과 같은 준비 층들, 나중에 성장 기판의 분리를 용이하게 하도록 설계되고 기판 제거 후에 반도체 구조를 얇게 하는 릴리즈층들, 및 효율적으로 발광하도록 발광층에 대하여 바람직한 특정 광학 또는 전기적인 특성들을 위해 설계된 n-타입 디바이스 층들을 포함하는, 구성 성분들과 도펀트(dopant) 농도가 상이한 다중 층들을 나타낸다. III-질화물 발광 디바이스에서 n-타입 디바이스 층들은 GaN가 될 수 있다.
발광층(906)은 n-타입 층(904) 위에 에피택셜 성장된다. 발광층(906)은 장벽층들에 의해서 분리된 다중 박형 양자 우물 발광층들에 의해서 나타낼 수 있다. 녹색광을 통해, 가시광, 특히 근자외선을 발광하도록 구성된 III-질화물 발광 디바이스에서, 발광층은 InGaN가 될 수 있다.
p-타입 층(908)은 발광층(906) 위에 에피택셜 성장된다. p-타입 층(208)은 p-타입 디바이스 층들을 포함하는 구성 성분, 두께, 및 도펀트 농도가 상이한 다중 층들을 나타낸다. III-질화물 발광 디바이스에서 p-타입 디바이스 층들은 GaN가 될 수 있다. 프로세스(1002) 다음으로 프로세스(1004)가 후속한다.
프로세스(1004)에서, 도전성 반사층(910)은 도 11에 도시된 바와 같이 LED 층들 위에 형성된다. 도전성 반사층(910)은 오믹 콘택트층, 반사층, 및 보호 금속층을 포함하는 다중 층들을 나타낸다. 오믹 콘택트층은 Ni, Ag, 또는 Pd가 될 수 있고, 반사층은 Ag가 될 수 있고, 보호 금속층은 TiW/TiW:N/TiW을 포함하는 다중 층들이 될 수 있다. 도전성 반사층(910)은 리프트 오프 프로세스에 의해서 패터닝될 수 있다. 프로세스(1004) 다음으로 프로세스(1006)가 후속한다.
프로세스(1006)에서, 트렌치들(1202)(하나만이 단면도에 도시됨)은 도 12에 나타낸 바와 같이 메사 구조들을 정의하기 위해 LED 다이들 사이의 선들을 따라 웨이퍼 상에 에칭된다. 트렌치들(1202)은 부분적으로 n-타입 층(904)에 도달되어, 다이 에지를 따라 n-타입 층이 노출되고, 이는 후에 n-타입 콘택트층과 에지 콘택트를 이룰 수 있게 한다. 비록 도시되지 않았지만, n-타입 층(904)에 대하여 비아들이 또한 트렌치들(1202)과 동시에 형성된다. 트렌치들(1202) 및 비아들은 에칭에 의해서 형성될 수 있다. 프로세스(1006) 다음으로 프로세스(1008)가 후속한다.
프로세스(1008)에서, 트렌치들(1202)은 다이 에지를 따라 반 절연층(902)까지 재차 에칭 다운되고, 도 13에 도시된 바와 같이 그 아래에서 p-타입 본딩 패드들(104)이 다이 에지로 확장된다. n-타입 층(904)은 이제 다이 에지로부터 에치백(etched back)된다. 프로세스(1008) 다음으로 프로세스(1010)가 후속한다.
프로세스(1010)에서, 유전체층(912)은 도 14에 나타낸 바와 같이 웨이퍼 위에 증착된다. 유전체층(912)은 n-타입 층(904)의 노출된 수직 에지의 부분들을 덮어 전기적인 절연 영역들(916)을 형성한다. 유전체층(212)은 SiNx가 될 수 있다. 프로세스(1010) 다음으로 프로세스(1012)가 후속한다.
프로세스(1012)에서, 유전체층(912)은 n-타입 층(904)에 대하여 액세스를 제공하도록 패터닝되고, 도전성 반사층(910)은 p-타입 층(908)에 대하여 패터닝된다. 에지 콘택트들이 이루어질 다이 에지를 따라 유전체층(912)의 부분들이 제거되어 n-타입 층(904)이 노출된다. 비아들의 바닥 위에서 유전체층(912)의 부분들이 제거되어 n-타입 층(904)이 노출된다. p-타입 본딩 패드들(104)이 형성될 도전성 반사층(910) 위에 있는 유전체층(912)에 p-타입 콘택트들(110)(도 1)의 구멍들이 형성된다. 유전체층(912)은 에칭에 의해서 패터닝될 수 있다. 프로세스(1012) 다음으로 프로세스(1014)가 후속한다.
프로세스(1014)에서, 콘택트 금속층(예를 들면, 인터커넥트들)은 도 1에 도시된 바와 같이 비아들을 채우는 n-타입 콘택트들(108), 다이 에지 둘레의 n-타입 에지 콘택트(109) 및 p-타입 콘택트들(110)을 형성하도록 디바이스 웨이퍼 위에 증착된다. 콘택트 금속층은 n-타입 및 p-타입 콘택트들을 전기적으로 절연하도록 패터닝된다. 콘택트 금속층은 Ti/Au 또는 Al가 될 수 있다. 콘택트 금속층은 리프트 오프 프로세스에 의해서 형성될 수 있다. 프로세스(1014) 다음으로 프로세스(1026)가 후속한다.
프로세스(1026)에서, 본딩 금속층들은 도 9에 도시된 바와 같이 디바이스 웨이퍼 위에 형성된다. n-타입 및 p-타입 본딩 금속층들은 프로세스(1014)에서 형성된 n-타입 및 p-타입 콘택트들 각각에 전기적으로 결합된다. n-타입 및 p-타입 본딩 금속층들은 LED 다이들 사이의 개별화 선들 위로 확장한다. 후술하는 프로세스(1032)에서 개별화 후에, 본딩 금속층들은 도 1에 도시된 바와 같이 각 LED 다이의 n-타입 본딩 패드(102) 및 p-타입 본딩 패드들(104)이 될 수 있다. 본딩 금속층은 Au, Cu, Al, Ni 또는 이들 층들의 조합이 될 수 있다. 본딩 금속층은 전기 화학적으로(예를 들면, 전기 도금) 또는 다른 물리적인 증착 방법(예를 들면, 증발 또는 스퍼터링)에 의해서 형성될 수 있다. 프로세스(1026) 다음으로 프로세스(1028)가 후속한다.
프로세스들(1010, 1012, 1014, 및 1026)에 관련된 더 많은 정보에 대해서는, "LED Assembly Having Maximum Metal Support for Laser Lift-off of Growth Substrate"라는 제목으로 2006년 12월 15일자로 출원되고 공동 양도되고 여기에 참조로 포함된 미국 특허 출원 번호 제11/611,775호를 참조하면 알 수 있다.
프로세스(1028)에서, 디바이스 웨이퍼 상의 LED 다이들은 LED 서브마운트 웨이퍼 상에서 LED 서브마운트들에 대하여 뒤집혀 정렬되고 본딩된다. LED 다이들은 초음파 또는 열 음파 본딩에 의해서 LED 서브마운트들에 본딩될 수 있다. LED 서브마운트들은 LED 다이들에 대하여 기계적인 지지, 전기적인 분배, 및 열 소모를 제공한다. 프로세스(1028) 다음으로 프로세스(1030)가 후속한다.
프로세스(1030)에서, 성장 기판이 제거된다. 성장 기판은 레이저 리프트 오프에 의해서 제거된다. 프로세스(1030) 다음으로 프로세스(1032)가 후속한다.
프로세스(1032)에서, LED 다이들이 개별화된다. LED 다이들은 다이들 사이에서 개별화 선들을 따라 레이저, 스크라이빙 또는 소잉에 의해서 분리될 수 있다. 일단 개별화되면, 본딩 금속층들은 LED 다이들에 대하여 n-타입 본딩 패드들(102) 및 p-타입 본딩 패드들(104)이 된다. 각 LED의 본딩 패드들(102 및 104)은 서브마운트와 대면하는 LED 다이의 표면의 적어도 85%를 덮을 수 있다.
개시된 실시예들의 각종 다른 적응들 및 특징들의 조합들은 본 발명의 범주 내에 있다. 비록 사파이어 성장 기판을 갖는 GaN 기반 LED가 기술되었지만, (InAlGaN LED를 형성하기 위해 사용되는) SiC 및 (AlInGaP LED를 형성하기 위해 사용되는) GaAs와 같은 다른 기판들을 사용하는 다른 타입들의 LED들이 본 발명의 이점을 취할 수 있다. 비록 n-타입, 발광, 및 p-타입 층들이 특정 방향으로 정렬되어 있지만, 순서는 다른 실시예들에서 역이 될 수 있다. 각종 실시예들은 이하 청구범위에 의해서 포함된다.
Claims (17)
- 발광 다이오드(LED) 구조체를 제조하는 방법으로서,
성장 웨이퍼 위에 제1 도전형 층, 상기 제1 도전형 층 위에 발광층, 및 상기 발광층 위에 제2 도전형 층을 에피택셜 성장시킴으로써 LED 층들을 형성하는 단계;
다이 에지(die edge)들에서 상기 제1 도전형 층을 노출시키기 위해 상기 다이 에지들을 따라 트렌치(trench)들을 형성하는 단계 - 상기 트렌치들은 상기 제1 도전형 층에 적어도 부분적으로 도달하고, 상기 트렌치들은 LED 다이들의 메사 구조체(mesa structure)들을 형성함 - ;
상기 다이 에지들에서 전기적인 절연 영역들을 형성함으로써 상기 다이 에지들에서 상기 노출된 제1 도전형 층의 영역들을 전기적으로 절연하는 단계; 및
상기 제1 도전형 층에 전기적으로 연결된 제1 도전형 본딩 패드 층 및 상기 제2 도전형 층에 전기적으로 연결된 제2 도전형 본딩 패드 층을 형성하는 단계 - 상기 제1 도전형 본딩 패드 층 및 상기 제2 도전형 본딩 패드 층은 동일한 다이 에지들 및 상기 LED 다이들 사이의 동일한 개별화 선들(singulation streets)로 확장하고, 상기 제2 도전형 본딩 패드 층은 상기 전기적인 절연 영역들 위에서 확장함 - ;
를 포함하는 발광 다이오드 구조체를 제조하는 방법. - 제1항에 있어서,
상기 다이 에지들에서 상기 노출된 제1 도전형 층의 영역들을 전기적으로 절연하는 단계는 상기 전기적인 절연 영역들을 형성하기 위해 상기 다이 에지들에서 상기 노출된 제1 도전형 층의 영역들에 이온들을 주입하는 단계를 포함하는 발광 다이오드 구조체를 제조하는 방법. - 제1항에 있어서,
상기 LED 층들을 형성하기 전에 성장 웨이퍼 위에 반 절연층을 에피택셜 성장시키는 단계를 더 포함하고,
상기 LED 층들은 상기 반 절연층 위에 형성되고,
상기 다이 에지들에서 상기 제1 도전형 층을 노출시키기 위해 상기 다이 에지들을 따라 트렌치들을 형성하는 단계는 상기 제1 도전형 층으로 적어도 부분적으로 아래로 상기 LED 층들의 제1 에칭을 수행하는 단계 및 상기 반 절연층까지 아래로 상기 LED 층들의 제2 에칭을 수행하는 단계를 포함하고,
상기 다이 에지들에서 상기 노출된 제1 도전형 층의 영역들을 전기적으로 절연하는 단계는 상기 LED 층들 위에 유전체층을 형성하는 단계를 포함하고,
상기 전기적인 절연 영역들은 상기 다이 에지들에서 상기 노출된 제1 도전형 층의 영역들 위에 상기 유전체층을 포함하는 발광 다이오드 구조체를 제조하는 방법. - 제1항에 있어서,
상기 LED 다이들을 서브마운트 웨이퍼 상의 서브마운트들에 실장하는 단계;
LED 다이들로부터 상기 성장 웨이퍼를 제거하는 단계; 및
상기 LED 다이들 사이의 개별화 선들(singulation streets)을 따라 상기 LED 다이들을 개별화하는(singulating) 단계 - 상기 제1 도전형 및 상기 제2 도전형 본딩 패드 층들은 개별화 동안 상기 LED 다이들의 제1 도전형 본딩 패드들 및 제2 도전형 본딩 패드들로 각각 분할됨 -;
를 더 포함하는 발광 다이오드 구조체를 제조하는 방법. - 제4항에 있어서,
상기 제1 도전형 및 상기 제2 도전형 본딩 패드들은 갭들(gap) 및 상기 제1 도전형 및 상기 제2 도전형 본딩 패드들 사이에서 형성된 유전체층에 의해서 전기적으로 절연되고, 각 LED 다이의 상기 제1 도전형 및 상기 제2 도전형 본딩 패드들은 서브마운트와 대면하는 상기 LED 다이의 표면의 적어도 85%를 덮는 발광 다이오드 구조체를 제조하는 방법. - 제4항에 있어서,
상기 LED 층들 위에 유전체층을 형성하는 단계를 더 포함하고, 상기 제1 도전형 및 상기 제2 도전형 본딩 패드 층들은 상기 유전체층 위에 형성되는 발광 다이오드 구조체를 제조하는 방법. - 제4항에 있어서,
상기 LED 층들 위에 제1 유전체층을 형성하는 단계;
상기 제1 유전체층 위에 인터커넥트들을 형성하는 단계 - 상기 인터커넥트들은 상기 제1 도전형 층 및 상기 제2 도전형 층에 전기적으로 결합됨 - ; 및
상기 제1 유전체층 및 상기 인터커넥트들 위에 제2 유전체층을 형성하는 단계 - 상기 제1 도전형 및 상기 제2 도전형 본딩 패드 층들은 상기 제1 도전형 및 상기 제2 도전형 층들에 상기 인터커넥트들에 의해서 전기적으로 결합됨 - ;
를 더 포함하는 발광 다이오드 구조체를 제조하는 방법. - 발광 다이오드(LED) 다이로서,
제1 도전형 층, 상기 제1 도전형 층 위에 발광층, 및 상기 발광층 위에 제2 도전형 층을 포함하는 LED 층들;
하나 이상의 다이 에지들에서 상기 제1 도전형 층에 횡방향으로 인접하여 형성된 하나 이상의 전기적인 절연 영역들;
상기 제1 도전형 층에 전기적으로 결합된 제1 도전형 본딩 패드; 및
상기 제2 도전형 층에 전기적으로 결합된 하나 이상의 제2 도전형 본딩 패드들 - 상기 제1 도전형 본딩 패드 및 상기 제2 도전형 본딩 패드들은 동일한 다이 에지들로 확장하고, 상기 제2 도전형 본딩 패드들은 상기 전기적인 절연 영역들 위에서 확장함 - ;
을 포함하는 LED 다이. - 제8항에 있어서,
상기 전기적인 절연 영역들은 상기 제1 도전형 층의 이온 주입된 영역들을 포함하는 LED 다이. - 제8항에 있어서,
상기 전기적인 절연 영역들은 저항성으로 성장한 에피택셜층을 포함하는 LED 다이. - 제8항에 있어서,
반 절연층(semi-insulating layer) - 상기 LED 층들은 상기 반 절연층 위에 형성됨 - ;
상기 반 절연층까지 아래로 상기 다이 에지들에서 노출되는 상기 제1 도전형 층의 영역들; 및
상기 LED 층들 위에 있는 유전체층 - 상기 전기적인 절연 영역들은 상기 다이 에지들에서 노출된 상기 제1 도전형 층의 영역들 위에 상기 유전체층을 포함함 - ;
을 더 포함하는 LED 다이. - 삭제
- 제8항에 있어서,
상기 제1 도전형 및 상기 제2 도전형 본딩 패드들은 갭들과 상기 제1 도전형 및 상기 제2 도전형 본딩 패드들 사이에서 형성된 유전체층에 의해서 전기적으로 절연되고, 상기 제1 도전형 및 상기 제2 도전형 본딩 패드들은 서브마운트와 대면하는 상기 LED 다이의 표면의 적어도 85%를 덮는 LED 다이. - 제8항에 있어서,
상기 LED 층들 위에 유전체층을 더 포함하고, 상기 제1 도전형 및 상기 제2 도전형 본딩 패드 층들은 상기 유전체층 위에 형성되는 LED 다이. - 제8항에 있어서,
LED 구조체는,
상기 LED 층들 위에 제1 유전체층;
상기 제1 유전체층 위에 인터커넥트들 - 상기 인터커넥트들은 상기 제1 도전형 층 및 상기 제2 도전형 층에 전기적으로 결합됨 - ; 및
상기 제1 유전체층 및 상기 인터커넥트들 위에 제2 유전체층 - 상기 제1 도전형 및 상기 제2 도전형 본딩 패드들은 상기 제1 도전형 및 상기 제2 도전형 층들에 상기 인터커넥트들에 의해서 전기적으로 결합됨 - ;
을 더 포함하는 LED 다이. - 삭제
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/436,442 US7977132B2 (en) | 2009-05-06 | 2009-05-06 | Extension of contact pads to the die edge via electrical isolation |
| US12/436,442 | 2009-05-06 | ||
| PCT/IB2010/051627 WO2010128415A1 (en) | 2009-05-06 | 2010-04-14 | Extension of contact pads to the die edge with electrical isolation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120017443A KR20120017443A (ko) | 2012-02-28 |
| KR101705389B1 true KR101705389B1 (ko) | 2017-02-22 |
Family
ID=42465400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117029077A KR101705389B1 (ko) | 2009-05-06 | 2010-04-14 | 전기 절연성을 갖는 다이 에지로의 콘택트 패드들의 확장 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7977132B2 (ko) |
| EP (1) | EP2427923B1 (ko) |
| JP (1) | JP5616960B2 (ko) |
| KR (1) | KR101705389B1 (ko) |
| CN (1) | CN102422447B (ko) |
| RU (1) | RU2523777C2 (ko) |
| TW (1) | TWI523257B (ko) |
| WO (1) | WO2010128415A1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8471282B2 (en) | 2010-06-07 | 2013-06-25 | Koninklijke Philips Electronics N.V. | Passivation for a semiconductor light emitting device |
| CN103828073B (zh) * | 2011-09-16 | 2016-09-21 | 首尔伟傲世有限公司 | 发光二极管及制造该发光二极管的方法 |
| US9847372B2 (en) * | 2011-12-01 | 2017-12-19 | Micron Technology, Inc. | Solid state transducer devices with separately controlled regions, and associated systems and methods |
| EP3022778B1 (en) * | 2013-07-18 | 2019-06-26 | Lumileds Holding B.V. | A highly reflective led chip |
| JP6637886B2 (ja) * | 2013-11-19 | 2020-01-29 | ルミレッズ ホールディング ベーフェー | 半導体発光デバイスおよび半導体発光デバイスを製造する方法 |
| US11024611B1 (en) * | 2017-06-09 | 2021-06-01 | Goertek, Inc. | Micro-LED array transfer method, manufacturing method and display device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044498A (ja) * | 1999-07-28 | 2001-02-16 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
| JP4121536B2 (ja) * | 2004-09-27 | 2008-07-23 | 松下電器産業株式会社 | 半導体発光素子、その製造方法及びその実装方法、並びに発光装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59155981A (ja) * | 1983-02-25 | 1984-09-05 | Nec Corp | 埋め込み型半導体レーザ素子の製造方法 |
| JPH0396928A (ja) * | 1989-09-11 | 1991-04-22 | Hitachi Ltd | 半導体光増幅装置 |
| JPH08330623A (ja) * | 1995-05-29 | 1996-12-13 | Oki Electric Ind Co Ltd | 発光ダイオードアレイおよびその製造方法 |
| JPH10294493A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 半導体発光デバイス |
| US6281524B1 (en) * | 1997-02-21 | 2001-08-28 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device |
| JPH11330548A (ja) * | 1998-05-15 | 1999-11-30 | Showa Denko Kk | Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法 |
| JP3531475B2 (ja) * | 1998-05-22 | 2004-05-31 | 日亜化学工業株式会社 | フリップチップ型光半導体素子 |
| JP2001196631A (ja) * | 1999-10-29 | 2001-07-19 | Nichia Chem Ind Ltd | 窒化ガリウム系化合物半導体素子とその製造方法 |
| US6828596B2 (en) | 2002-06-13 | 2004-12-07 | Lumileds Lighting U.S., Llc | Contacting scheme for large and small area semiconductor light emitting flip chip devices |
| US6958498B2 (en) | 2002-09-27 | 2005-10-25 | Emcore Corporation | Optimized contact design for flip-chip LED |
| RU2231171C1 (ru) * | 2003-04-30 | 2004-06-20 | Закрытое акционерное общество "Инновационная фирма "ТЕТИС" | Светоизлучающий диод |
| KR100568269B1 (ko) * | 2003-06-23 | 2006-04-05 | 삼성전기주식회사 | 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법 |
| JP4330476B2 (ja) * | 2004-03-29 | 2009-09-16 | スタンレー電気株式会社 | 半導体発光素子 |
| US7736945B2 (en) | 2005-06-09 | 2010-06-15 | Philips Lumileds Lighting Company, Llc | LED assembly having maximum metal support for laser lift-off of growth substrate |
| JP5016808B2 (ja) | 2005-11-08 | 2012-09-05 | ローム株式会社 | 窒化物半導体発光素子及び窒化物半導体発光素子製造方法 |
| EP1966833A1 (en) | 2005-12-19 | 2008-09-10 | Showa Denko K.K. | Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device-and light-emitting diode lamp |
| JP2007329464A (ja) * | 2006-05-09 | 2007-12-20 | Mitsubishi Chemicals Corp | 半導体発光素子 |
| EP2111640B1 (en) * | 2007-01-22 | 2019-05-08 | Cree, Inc. | Fault tolerant light emitter and method of fabricating the same |
| CN102779918B (zh) | 2007-02-01 | 2015-09-02 | 日亚化学工业株式会社 | 半导体发光元件 |
| DE102007019775A1 (de) | 2007-04-26 | 2008-10-30 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| DE102007046743A1 (de) | 2007-09-28 | 2009-04-02 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement sowie Verfahren zu dessen Herstellung |
-
2009
- 2009-05-06 US US12/436,442 patent/US7977132B2/en active Active
-
2010
- 2010-04-14 RU RU2011149475/28A patent/RU2523777C2/ru active
- 2010-04-14 JP JP2012509116A patent/JP5616960B2/ja active Active
- 2010-04-14 EP EP10723317.3A patent/EP2427923B1/en active Active
- 2010-04-14 CN CN201080020069.0A patent/CN102422447B/zh active Active
- 2010-04-14 KR KR1020117029077A patent/KR101705389B1/ko active IP Right Grant
- 2010-04-14 WO PCT/IB2010/051627 patent/WO2010128415A1/en active Application Filing
- 2010-05-03 TW TW099114093A patent/TWI523257B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044498A (ja) * | 1999-07-28 | 2001-02-16 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
| JP4121536B2 (ja) * | 2004-09-27 | 2008-07-23 | 松下電器産業株式会社 | 半導体発光素子、その製造方法及びその実装方法、並びに発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2011149475A (ru) | 2013-06-20 |
| CN102422447A (zh) | 2012-04-18 |
| TW201104916A (en) | 2011-02-01 |
| JP2012526378A (ja) | 2012-10-25 |
| CN102422447B (zh) | 2018-08-07 |
| US7977132B2 (en) | 2011-07-12 |
| EP2427923B1 (en) | 2019-06-12 |
| EP2427923A1 (en) | 2012-03-14 |
| WO2010128415A1 (en) | 2010-11-11 |
| RU2523777C2 (ru) | 2014-07-20 |
| JP5616960B2 (ja) | 2014-10-29 |
| TWI523257B (zh) | 2016-02-21 |
| US20100283080A1 (en) | 2010-11-11 |
| KR20120017443A (ko) | 2012-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110018013A1 (en) | Thin-film flip-chip series connected leds | |
| US7736945B2 (en) | LED assembly having maximum metal support for laser lift-off of growth substrate | |
| EP1727218B1 (en) | Method of manufacturing light emitting diodes | |
| US8470621B2 (en) | Method for fabricating a flip-chip semiconductor optoelectronic device | |
| US7244630B2 (en) | A1InGaP LED having reduced temperature dependence | |
| EP3561883A1 (en) | Gallium nitride material devices and methods including backside vias | |
| KR101658838B1 (ko) | 발광 소자 및 그 제조방법 | |
| KR101705389B1 (ko) | 전기 절연성을 갖는 다이 에지로의 콘택트 패드들의 확장 | |
| US20120074384A1 (en) | Protection for the epitaxial structure of metal devices | |
| JP6470677B2 (ja) | 封止された半導体発光デバイス | |
| US20160276538A1 (en) | Light Emitting Diodes With Current Spreading Material Over Perimetric Sidewalls | |
| KR101719623B1 (ko) | 발광소자 | |
| KR20080053180A (ko) | 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자 | |
| TW201547053A (zh) | 形成發光裝置的方法 | |
| US9018643B2 (en) | GaN LEDs with improved area and method for making the same | |
| KR20070076895A (ko) | 수직형 발광 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |