KR101698292B1 - Semiconductor module - Google Patents

Semiconductor module Download PDF

Info

Publication number
KR101698292B1
KR101698292B1 KR1020160000906A KR20160000906A KR101698292B1 KR 101698292 B1 KR101698292 B1 KR 101698292B1 KR 1020160000906 A KR1020160000906 A KR 1020160000906A KR 20160000906 A KR20160000906 A KR 20160000906A KR 101698292 B1 KR101698292 B1 KR 101698292B1
Authority
KR
South Korea
Prior art keywords
semiconductor devices
semiconductor
substrate
external wiring
molding part
Prior art date
Application number
KR1020160000906A
Other languages
Korean (ko)
Inventor
정지영
김승모
나도현
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020160000906A priority Critical patent/KR101698292B1/en
Application granted granted Critical
Publication of KR101698292B1 publication Critical patent/KR101698292B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

The present invention relates to a semiconductor module, in which a plurality of semiconductor devices are electrically connected through a connection member instead of an additional mother board, so that an overall structure is simplified and miniaturized, and the semiconductor devices having different functions are individually packaged through a molding unit and an electromagnetic wave-shielding film is individually formed so as to cover the molding unit, so that electromagnetic interference between the semiconductor devices is minimized. To this end, the present invention discloses the semiconductor module including: a plurality of semiconductor devices including a substrate provided with a plurality of wiring patterns, a semiconductor die electrically connected to the substrate, a molding unit for molding the semiconductor die, and an electromagnetic wave-shielding film for covering the molding unit, in which at least one external wiring pattern among the wiring patterns is exposed to the outside of the molding unit; and a connection member for electrically connecting an external wiring pattern of one semiconductor device among the semiconductor devices and an external wiring pattern of another semiconductor device adjacent to the one semiconductor device.

Description

반도체 모듈{Semiconductor module}Semiconductor module

본 발명은 반도체 모듈에 관한 것이다.The present invention relates to a semiconductor module.

각종 전자기기에는 다양한 구조로 제조된 다수 개의 반도체 패키지뿐만 아니라, 각종 신호 교환용 전자소자들이 집적화되어 설치되어 있기 때문에, 반도체 소자와 전자소자들은 전기적인 작동 중에 전자파를 발산시키는 것으로 알려져 있다.BACKGROUND ART [0002] Various electronic devices are known to radiate electromagnetic waves during electrical operation because a plurality of semiconductor packages manufactured in various structures, as well as various signal exchange electronic devices are integrated and installed.

일반적으로, 전자파는 전계(electric field)와 자계(magnetic field)의 합성파로 정의 되며, 도체에 흐르는 전류에 의해서 형성되는 전계와 자계에 의해서 전자파가 발생될 수 있다.Generally, an electromagnetic wave is defined as a composite wave of an electric field and a magnetic field, and an electromagnetic wave can be generated by an electric field and a magnetic field formed by a current flowing in a conductor.

이러한 전자파들은 각종 전자기기의 마더보드에 좁은 간격으로 실장된 반도체 디바이스 및 전자 소자들로부터 발산될 수 있으며, 그 주변에 인접하여 실장된 반도체 디바이스까지 직간접으로 영향을 미치게 되어 손상을 입힐 수 있다.These electromagnetic waves can be emitted from the semiconductor devices and the electronic devices mounted at narrow intervals on the mother board of various electronic devices and can directly or indirectly affect the semiconductor devices mounted adjacent to the periphery of the electronic devices.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 복수의 반도체 디바이스들의 전기적 연결을 위해 별도의 마더 보드를 대신하여, 연결 부재를 통해 연결할 수 있으므로 전체적인 구성을 간소화 및 소형화할 수 있는 반도체 모듈을 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to overcome the above-mentioned problems of the prior art, and it is an object of the present invention to provide a semiconductor device which can be connected to a plurality of semiconductor devices via a connection member instead of a separate motherboard for electrical connection, And a semiconductor module.

또한, 본 발명의 다른 목적은 반도체 모듈을 하나의 패키지로 구성하는 것이 아니라, 각 기능별 반도체 디바이스를 개별적으로 몰딩부를 통해 패키지하고, 몰딩부를 덮도록 개별적으로 전자파 쉴드막을 형성할 수 있으므로, 각 반도체 디바이스 사이의 전자기적 간섭현상을 최소화할 수 있는 반도체 모듈을 제공하는데 있다.It is another object of the present invention to provide a semiconductor device in which each semiconductor device is individually packaged through a molding part and the electromagnetic shielding film can be individually formed so as to cover the molding part, The present invention provides a semiconductor module that can minimize the electromagnetic interference between a semiconductor chip and a semiconductor module.

상기한 목적을 달성하기 위해 본 발명에 의한 반도체 모듈은 다수의 배선패턴이 구비된 기판과, 상기 기판과 전기적으로 접속된 반도체 다이와, 상기 반도체 다이를 몰딩하는 몰딩부 및, 상기 몰딩부를 덮도록 형성된 전자파 쉴드막을 포함하며, 상기 기판의 다수의 배선 패턴 중 적어도 하나의 외부 배선 패턴이 상기 몰딩부의 외부로 노출된 복수의 반도체 디바이스들 및, 상기 복수의 반도체 디바이스들 중, 하나의 반도체 디바이스의 상기 외부 배선 패턴과, 상기 하나의 반도체 디바이스와 인접한 다른 반도체 디바이스의 외부 배선 패턴 사이를 전기적으로 연결하는 연결 부재를 포함할 수 있다.According to an aspect of the present invention, there is provided a semiconductor module comprising: a substrate having a plurality of wiring patterns; a semiconductor die electrically connected to the substrate; a molding part molding the semiconductor die; A plurality of semiconductor devices including an electromagnetic wave shielding film and at least one external wiring pattern of a plurality of wiring patterns of the substrate exposed to the outside of the molding part; And a connecting member for electrically connecting a wiring pattern and an external wiring pattern of another semiconductor device adjacent to the one semiconductor device.

상기 복수의 반도체 디바이스들은 상기 외부 배선 패턴이 상기 기판의 상면에 구비될 수 있다.The plurality of semiconductor devices may include the external wiring pattern on an upper surface of the substrate.

상기 연결 부재는 도전성 와이어 또는 도전성 클립일 수 있다.The connecting member may be a conductive wire or a conductive clip.

상기 복수의 반도체 디바이스들은 각각 상기 반도체 다이가 상기 기판의 상면에 접속되며, 상기 몰딩부가 상기 반도체 다이를 덮도록 형성되어 상기 기판으로부터 상부 방향으로 돌출되고, 상기 전자파 쉴드막이 상부로 돌출된 상기 몰딩부를 덮도록 형성되며, 상기 연결 부재는 상기 복수의 반도체 디바이스들의 상기 전자파 쉴드막과 이격되도록 상기 기판의 상면으로 노출된 상기 외부 배선 패턴사이를 각각 전기적으로 연결하도록 복수개 구비될 수 있다.Wherein the plurality of semiconductor devices each have the semiconductor die connected to the upper surface of the substrate and the molding part is formed so as to cover the semiconductor die and protrudes upward from the substrate and the molding part having the electromagnetic shielding film protruded upward And the connection member may be provided to electrically connect between the external wiring patterns exposed on the upper surface of the substrate so as to be spaced apart from the electromagnetic shielding film of the plurality of semiconductor devices.

상기 복수의 반도체 디바이스들에서 인접한 두 개의 반도체 디바이스들의 하면에 접착된 고정 수단을 더 포함할 수 있다.And may further include fixing means attached to a lower surface of two adjacent semiconductor devices in the plurality of semiconductor devices.

상기 연결 부재는 복수의 연결 패턴을 구비한 테이프 회로 또는 연성 회로 기판일 수 있다. The connecting member may be a tape circuit or a flexible circuit board having a plurality of connection patterns.

상기 연결 부재는 바 형태로, 상기 복수의 반도체 디바이스들 중에서 측방향으로 이격된 인접한 두 개의 반도체 디바이스들의 기판에 접착되어, 상기 인접한 두 개의 반도체 디바이스들에 각각 구비된 다수의 외부 배선 패턴 사이를 상기 복수의 연결 패턴을 통해 각각 전기적으로 연결할 수 있다.Wherein the connecting member is adhered to a substrate of two adjoining semiconductor devices spaced laterally out of the plurality of semiconductor devices in a bar shape so as to form a plurality of external wiring patterns And can be electrically connected to each other through a plurality of connection patterns.

상기 연결 부재는 복수개 구비되어, 상기 복수의 반도체 디바이스들 중에서 인접한 두 개의 반도체 디바이스들을 각각 전기적으로 연결할 수 있다. The plurality of semiconductor devices may be electrically connected to the two semiconductor devices adjacent to each other.

상기 복수의 반도체 디바이스들의 각각의 상기 몰딩부는 상기 반도체 다이가 상기 기판의 상면에 접속되며, 상기 몰딩부가 상기 반도체 다이를 덮도록 형성되어 상기 기판으로부터 상부 방향으로 돌출되고, 상기 전자파 쉴드막이 상부로 돌출된 상기 몰딩부를 덮도록 형성될 수 있다.Wherein the molding portion of each of the plurality of semiconductor devices is formed such that the semiconductor die is connected to an upper surface of the substrate, the molding portion is formed so as to cover the semiconductor die and protrudes upward from the substrate, The molding part may be formed to cover the molding part.

상기 연결 부재는 복수의 홀을 구비하고, 상기 복수의 반도체 디바이스들의 상부로 돌출된 상기 몰딩부와 상기 전자파 쉴드막이 상기 복수의 홀을 통해 상기 연결 부재를 관통하여 상부로 돌출될 수 있다.The connection member may have a plurality of holes, and the molding part protruded to the upper portion of the plurality of semiconductor devices and the electromagnetic shielding film may protrude upward through the connecting member through the plurality of holes.

상기 연결 부재는 상기 복수의 반도체 디바이스들의 상기 기판의 상면을 모두 덮는 일체형일 수 있다. The connecting member may be integrally formed to cover the entire upper surface of the substrate of the plurality of semiconductor devices.

상기 연결 부재는 상기 복수의 반도체 디바이스들의 복수의 외부 배선 패턴 사이를 상기 복수의 연결 패턴을 통해 각각 전기적으로 연결할 수 있다.The connection member may electrically connect a plurality of external wiring patterns of the plurality of semiconductor devices through the plurality of connection patterns.

상기 복수의 반도체 디바이스들은 상기 기판에 접속된 수동 소자를 더 포함하며, 상기 수동 소자는 상기 몰딩부에 의해서 감싸여질 수 있다.The plurality of semiconductor devices may further include a passive element connected to the substrate, and the passive element may be surrounded by the molding portion.

상기 복수의 반도체 디바이스들은 측방향으로 서로 이격되도록 일렬로 배치될 수 있다.The plurality of semiconductor devices may be arranged in a line so as to be laterally spaced from each other.

상기 복수의 반도체 디바이스들은 서로 수직한 두 개의 측방향으로 서로 이격되도록 배치되어, 매트릭스 형태로 배치될 수 있다.The plurality of semiconductor devices may be arranged in a matrix in such a manner that they are spaced apart from each other in two lateral directions perpendicular to each other.

본 발명에 의한 반도체 모듈은 복수의 반도체 디바이스들의 전기적 연결을 위해 별도의 마더 보드를 대신하여, 연결 부재를 통해 연결할 수 있으므로 전체적인 구성을 간소화 및 소형화할 수 있게 된다.The semiconductor module according to the present invention can be connected to a plurality of semiconductor devices through a connection member instead of a separate mother board for electrical connection, thereby making it possible to simplify and miniaturize the overall structure.

또한 본 발명에 의한 반도체 모듈은 반도체 모듈을 하나의 패키지로 구성하는 것이 아니라, 각 기능별 반도체 디바이스를 개별적으로 몰딩부를 통해 패키지하고, 몰딩부를 덮도록 개별적으로 전자파 쉴드막을 형성할 수 있으므로, 각 반도체 디바이스 사이의 전자기적 간섭현상을 최소화할 수 있게 된다.In addition, the semiconductor module according to the present invention can package the semiconductor devices of the respective functions individually through the molding part and form the electromagnetic wave shielding films individually so as to cover the molding parts, instead of constituting the semiconductor modules as one package. It is possible to minimize the electromagnetic interference phenomenon.

도 1은 본 발명의 일실시예에 따른 반도체 모듈을 도시한 단면도이다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 반도체 모듈의 사시도, 분해사시도 및 일부단면도이다.
도 3a 내지 도 3b는 본 발명의 다른 실시예에 따른 반도체 모듈의 사시도 및 분해사시도이다.1 is a cross-sectional view illustrating a semiconductor module according to an embodiment of the present invention.
2A to 2C are a perspective view, an exploded perspective view, and a partial cross-sectional view of a semiconductor module according to another embodiment of the present invention.
3A and 3B are a perspective view and an exploded perspective view of a semiconductor module according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments of the present invention are described in order to more fully explain the present invention to those skilled in the art, and the following embodiments may be modified into various other forms, The present invention is not limited to the embodiment. Rather, these embodiments are provided so that this disclosure will be more faithful and complete, and will fully convey the scope of the invention to those skilled in the art.

또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 "연결된다"라는 의미는 A 부재와 B 부재가 직접 연결되는 경우뿐만 아니라, A 부재와 B 부재의 사이에 C 부재가 개재되어 A 부재와 B 부재가 간접 연결되는 경우도 의미한다.In the following drawings, thickness and size of each layer are exaggerated for convenience and clarity of description, and the same reference numerals denote the same elements in the drawings. As used herein, the term "and / or" includes any and all combinations of one or more of the listed items. In the present specification, the term " connected "means not only the case where the A member and the B member are directly connected but also the case where the C member is interposed between the A member and the B member and the A member and the B member are indirectly connected do.

본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used herein, the singular forms "a," "an," and "the" include singular forms unless the context clearly dictates otherwise. Also, " comprise "and / or" comprising "when used herein should be interpreted as specifying the presence of stated shapes, numbers, steps, operations, elements, elements, and / And does not preclude the presence or addition of one or more other features, integers, operations, elements, elements, and / or groups.

본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.Although the terms first, second, etc. are used herein to describe various elements, components, regions, layers and / or portions, these members, components, regions, layers and / It is obvious that no. These terms are only used to distinguish one member, component, region, layer or section from another region, layer or section. Thus, a first member, component, region, layer or section described below may refer to a second member, component, region, layer or section without departing from the teachings of the present invention.

"하부(beneath)", "아래(below)", "낮은(lower)", "상부(above)", "위(upper)"와 같은 공간에 관련된 용어가 도면에 도시된 한 요소 또는 특징과 다른 요소 또는 특징의 용이한 이해를 위해 이용된다. 이러한 공간에 관련된 용어는 반도체 디바이스의 다양한 공정 상태 또는 사용 상태에 따라 본 발명의 용이한 이해를 위한 것이며, 본 발명을 한정하기 위한 것은 아니다. 예를 들어, 도면의 반도체 디바이스가 뒤집어지면, "하부" 또는 "아래"로 설명된 요소는 "상부" 또는 "위에"로 된다. 따라서 "아래"는 "상부" 또는 "아래"를 포괄한다.It is to be understood that the terms related to space such as "beneath," "below," "lower," "above, But is used for an easy understanding of other elements or features. The term related to such a space is for easy understanding of the present invention depending on various process states or usage states of semiconductor devices, and is not intended to limit the present invention. For example, if the semiconductor device in the figures is inverted, the elements described as "lower" or "lower" will be "upper" or "above." "Lower" therefore covers "upper" or "lower".

도 1을 참조하면, 본 발명의 일실시예에 따른 반도체 모듈을 도시한 단면도가 도시되어 있다. 도 1에 도시된 바와 같이 반도체 모듈(10)은 복수의 반도체 디바이스들(100a, 100b)과, 복수의 반도체 디바이스들(100a, 100b) 사이를 전기적으로 연결하는 연결 부재(200)를 포함한다.Referring to FIG. 1, a cross-sectional view illustrating a semiconductor module according to an embodiment of the present invention is shown. As shown in FIG. 1, the semiconductor module 10 includes a plurality of semiconductor devices 100a and 100b and a connecting member 200 that electrically connects between the plurality of semiconductor devices 100a and 100b.

상기 복수의 반도체 디바이스들(100a, 100b)은 각각 기판(110)과, 상기 기판(110)과 전기적으로 접속된 반도체 다이(120)와 상기 기판(110)과 전기적으로 접속된 수동소자(130)와, 상기 반도체 다이(120)와 수동소자(130)를 덮는 몰딩부(140) 및, 상기 몰딩부(140)를 덮도록 형성된 전자파 쉴드막(150)으로 이루어질 수 있다. 이와 같은 복수의 반도체 디바이스들(100a, 100b)는 각각 기판(110), 반도체 다이(120)와, 수동소자(130), 몰딩부(140) 및 전자파 쉴드막(150)을 포함하는 것은 동일할 수 있다. 다만 복수의 반도체 디바이스들(100a, 100b)은 기능 및 특성에 따라, 각각에 구비된 반도체 다이(120)의 종류 및 개수와, 수동소자(130)의 종류 및 개수가 상이할 수 있으며, 반도체 다이(120)와 수동소자(130) 및 기판(110) 사이의 전기적 연결 구조를 변경 가능 할 수 있다. 따라서 도 1에서는 복수의 반도체 디바이스들(100a, 100b)의 구조를 동일하게 도시하였으나, 각각의 반도체 디바이스(100a, 100b) 내에 포함된 반도체 다이(120)와, 수동소자(130) 및 기판(110)의 연결 관계와, 반도체 다이(120)와 수동소자(130)의 개수는 각각의 반도체 디바이스들(100a, 100b)의 기능 및 특성에 따라 변경 가능하다. 상기 복수의 반도체 디바이스들(100a, 100b)은 각각 로직 디바이스, RF(Radio Frequence) 디바이스, 메모리 디바이스, 메모리 디바이스(PMIC) 및 이와 같은 소자일 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. Each of the plurality of semiconductor devices 100a and 100b includes a substrate 110, a semiconductor die 120 electrically connected to the substrate 110, a passive element 130 electrically connected to the substrate 110, A molding part 140 covering the semiconductor die 120 and the passive element 130 and an electromagnetic wave shielding film 150 covering the molding part 140. [ The plurality of semiconductor devices 100a and 100b may include a substrate 110, a semiconductor die 120, a passive element 130, a molding part 140, and an electromagnetic wave shielding film 150, . However, the number and type of the semiconductor die 120 provided in each of the plurality of semiconductor devices 100a and 100b may be different from each other depending on functions and characteristics, The electrical connection structure between the passive element 120 and the passive element 130 and the substrate 110 can be changed. 1, the structure of the plurality of semiconductor devices 100a and 100b is the same, but the semiconductor die 120 included in each semiconductor device 100a and 100b, the passive device 130, and the substrate 110 And the number of the semiconductor die 120 and the passive elements 130 can be changed according to the functions and characteristics of the respective semiconductor devices 100a and 100b. Each of the plurality of semiconductor devices 100a and 100b may be a logic device, a radio frequency (RF) device, a memory device, a memory device (PMIC), and the like, but is not limited thereto.

이하에서는 복수의 반도체 디바이스들(100a, 100b)에서, 일예로 하나의 반도체 디바이스(100a)의 구조를 설명하고자 한다. Hereinafter, the structure of one semiconductor device 100a in the plurality of semiconductor devices 100a and 100b will be described.

상기 기판(110)은 판 형상으로 상면(110a)과 상면(110a)의 반대면인 하면(110b)을 갖는다. 상기 기판(110)은 평평한 절연체(111)를 중심으로, 그 내부 및/또는 표면에 형성된 다수의 배선패턴(112)을 포함한다. 이러한 기판(110)은 반도체 다이(120) 및 수동소자(130)를 안정적으로 지지하는 역할을 하는 동시에, 반도체 다이(120) 및 수동소자(130)와 외부 장치 사이의 전기적 신호 경로를 제공한다. The substrate 110 has a top surface 110a and a bottom surface 110b opposite to the top surface 110a. The substrate 110 includes a plurality of wiring patterns 112 formed on the inside and / or the surface thereof with a flat insulator 111 as a center. The substrate 110 serves to stably support the semiconductor die 120 and the passive elements 130 while providing an electrical signal path between the semiconductor die 120 and the passive elements 130 and the external device.

상기 기판(110)은 경성인쇄기판, 연성인쇄기판, 세라믹기판, 인터포저 및 그 등가물 중에서 선택된 어느 하나일 수 있다. 경성인쇄기판은 주로 페놀 수지 또는 에폭시 수지를 기본 재료로 하여, 그 표면 및/또는 내측에 다수의 배선 패턴이 형성된 형태를 할 수 있다. 연성인쇄기판은 폴리이미드 수지를 기본 재료로 하여, 그 표면 및/또는 내측에 다수의 배선 패턴이 형성된 형태를 할 수 있다. 세라믹기판은 주로 세라믹을 기본 재료로 하여, 그 표면 및/또는 내측에 다수의 배선 패턴이 형성된 형태를 할 수 있다. 인터포저는 실리콘 기반 인터포저이거나 또는 유전체 기반 인터포저일 수 있다. 이밖에도 본 발명에서는 다양한 종류의 기판(110)이 이용될 수 있으며, 본 발명에서 기판(110)의 종류가 한정되지 않는다.The substrate 110 may be any one selected from a rigid printed substrate, a flexible printed substrate, a ceramic substrate, an interposer, and equivalents thereof. The hard printed board may be formed mainly of a phenol resin or an epoxy resin as a base material and having a plurality of wiring patterns formed on the surface and / or inside thereof. The flexible printed board can be formed by using polyimide resin as a base material and having a plurality of wiring patterns formed on the surface and / or inside thereof. The ceramic substrate may be mainly formed of ceramic as a base material and having a plurality of wiring patterns formed on the surface and / or inside thereof. The interposer may be a silicon based interposer or a dielectric based interposer. In addition, various types of substrates 110 may be used in the present invention, and the type of the substrate 110 is not limited in the present invention.

상기 반도체 다이(120)는 기판(110)의 배선 패턴(112)에 전기적으로 접속된다. 반도체 다이(120)는, 예를 들면, 도전성 범프(121)를 통하여 기판(110)의 배선 패턴(112)에 전기적으로 접속되거나, 도전성 와이어(122)를 통하여 기판(110)의 배선 패턴(112)에 전기적으로 접속될 수 있다. 이와 같은 반도체 다이(120)는 기판(110)의 상면(110a) 또는 하면(110b)에 구비된 배선 패턴(112)과 접촉 및 접속될 수 있다. 물론, 반도체 다이(120)는 다수개가 수평 방향 및/또는 수직 방향으로 다수개 구비될 수 있으며, 반도체 디바이스(100a)의 기능에 따라 다양하게 변경 가능하고 본 발명에서 이를 한정하는 것은 아니다. The semiconductor die 120 is electrically connected to the wiring pattern 112 of the substrate 110. The semiconductor die 120 is electrically connected to the wiring pattern 112 of the substrate 110 through the conductive bump 121 or electrically connected to the wiring pattern 112 of the substrate 110 via the conductive wire 122 As shown in Fig. The semiconductor die 120 may be in contact with and connected to the wiring patterns 112 provided on the upper surface 110a or the lower surface 110b of the substrate 110. [ Of course, a plurality of semiconductor dies 120 may be provided in the horizontal direction and / or the vertical direction, and may be variously changed according to the functions of the semiconductor device 100a, but the present invention is not limited thereto.

더욱이, 각각의 반도체 다이(120)는 각각 반도체 웨이퍼로부터 분리된 집적 회로 칩을 포함할 수 있다. 또한, 각각의 반도체 다이(120)는, 예를 들면, 중앙처리장치(CPUs), 디지털 신호 프로세서(DSPs), 네트워크프로세서, 파워 매니지먼트 유닛, 오디오 프로세서, RF 회로, 와이어리스 베이스밴드 시스템 온 칩(SoC) 프로세서, 센서 및 주문형 집적 회로들과 같은 전기적 회로를 포함할 수 있다. 여기서, 반도체 다이(120)의 도전성 범프(121)는 솔더볼과 같은 도전성 볼, 카파 필라와 같은 도전성 필라, 및/또는 카파 필라 위에 솔더 캡이 형성된 도전성 포스트를 포함하는 개념이다.Moreover, each semiconductor die 120 may comprise an integrated circuit chip separate from the semiconductor wafer. Each semiconductor die 120 may also include a central processing unit (CPUs), a digital signal processor (DSPs), a network processor, a power management unit, an audio processor, an RF circuit, a wireless baseband system- ) Processors, sensors, and electrical circuits such as application specific integrated circuits. Here, the conductive bump 121 of the semiconductor die 120 is a concept including a conductive ball such as a solder ball, a conductive pillar such as a kappa pillar, and / or a conductive post on which a solder cap is formed.

상기 수동소자(130)는 각 전극(131)이 기판(110)의 배선 패턴(112)과 전기적으로 접속된다. 수동소자(130)는 기판(110)의 상면(110a) 및/또는 하면(110b)으로 노출된 다수의 배선 패턴(112)과 접속되거나, 기판(110) 내측에 구비된 배선 패턴(112)과 접속되어 기판(110) 내부에 매립될 수 도 있다. 상기 수동소자(130)는 각각 저항, 커패시터, 인덕터 및 커넥터와 같은 소자일 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 이와 같은 수동소자(130)는 기판(110)의 상면(110a), 하면(110b) 및 내부에 다수개 구비될 수 있으며, 반도체 디바이스(100a)의 기능에 따라 다양하게 변경 가능하고 본 발명에서 이를 한정하는 것은 아니다.Each of the electrodes 131 is electrically connected to the wiring pattern 112 of the substrate 110 in the passive device 130. The passive element 130 may be connected to a plurality of wiring patterns 112 exposed on the upper surface 110a and / or the lower surface 110b of the substrate 110 or may be connected to wiring patterns 112 provided on the inside of the substrate 110 And may be embedded in the substrate 110. The passive elements 130 may be elements such as resistors, capacitors, inductors, and connectors, but the present invention is not limited thereto. The passive element 130 may be provided on the upper surface 110a and the lower surface 110b of the substrate 110 and may be variously changed according to the function of the semiconductor device 100a. But is not limited to.

상기 몰딩부(140)는 기판(110)의 상면(110a) 및/또는 하면(110b)에 안착된 반도체 다이(120)와, 수동소자(130)를 감쌈으로써, 외부의 기계적/전기적/화학적 오염이나 충격으로부터 반도체 다이(120)와 수동소자(130)를 보호한다. 이때, 기판(110)의 배선 패턴(112) 중 적어도 하나의 배선 패턴(112a)은 몰딩부(140)의 외부로 노출될 수 있다. 이와 같이 몰딩부(140)의 외부로 노출된 외부 배선 패턴(112a)은 연결 부재(200)와 접촉 및 전기적으로 접속될 수 있다. 도 1에서 외부 배선 패턴(112a)은 기판(110)의 상면(110a)에 구비된 구성을 도시하였으나, 하면(110b)에 구비된 배선 패턴(112)이 몰딩부(140)의 외부로 노출될 수도 있으며 본 발명에서 이를 한정하는 것은 아니다. The molding part 140 includes a semiconductor die 120 seated on the upper surface 110a and / or the lower surface 110b of the substrate 110 and a passive element 130 to cover the external mechanical / electrical / And protects the semiconductor die 120 and the passive element 130 from impact. At this time, at least one wiring pattern 112a of the wiring patterns 112 of the substrate 110 may be exposed to the outside of the molding part 140. The external wiring pattern 112a exposed to the outside of the molding part 140 can be contacted and electrically connected to the connection member 200. [ The external wiring patterns 112a are provided on the upper surface 110a of the substrate 110 but the wiring patterns 112 provided on the lower surface 110b are exposed to the outside of the molding part 140 And the present invention is not limited thereto.

상기 몰딩부(140)는 기판(110)의 상면(110a)에 안착된 반도체 다이(120)와, 수동소자(130)를 감싸는 몰딩부와, 기판(110)의 하면(110b)에 안착된 반도체 다이(120)와, 수동소자(130)를 감싸는 몰딩부를 포함할 수 있다. 이때, 기판(110)의 상면(110a)을 덮도록 형성된 몰딩부(140)는 상기 외부 배선 패턴(112a)이 구비된 기판(110)의 상면(110a)으로부터 상부 방향으로 돌출될 수 있다. The molding part 140 includes a semiconductor die 120 mounted on the upper surface 110a of the substrate 110, a molding part surrounding the passive element 130, A die 120, and a molding part that surrounds the passive element 130. The molding part 140 formed to cover the upper surface 110a of the substrate 110 may protrude upward from the upper surface 110a of the substrate 110 having the external wiring pattern 112a.

이러한 몰딩부(140)는, 예를 들면, 에폭시 몰딩 컴파운드, 에폭시 레진 몰딩 컴파운드와 같은 인캡슐란트에 의해 형성될 수 있으며, 대표적으로 트랜스퍼 몰딩, 컴프레션 몰딩 또는 인젝션 몰딩에 의해 형성될 수 있다. 그러나 본 발명에서 이러한 몰딩부(140)의 재료 및 형성 방법을 한정하는 것은 아니다.The molding part 140 may be formed by an encapsulant such as an epoxy molding compound or an epoxy resin molding compound and may be formed by transfer molding, compression molding or injection molding. However, the material and the forming method of the molding part 140 are not limited in the present invention.

상기 전자파 쉴드막(150)은 기판(110)의 상면(110a)에 형성된 몰딩부(140)를 덮거나 감싸도록 형성될 수 있다. 이러한 전자파 쉴드막(150)은 반도체 디바이스(100a)와 인접한 다른 반도체 디바이스(100b)와 사이에 발생될 수 있는 전자기적 간섭현상을 최소화하기 위해서 구비된다. 또한 전자파 쉴드막(150)은 외부 배선 패턴(112a)과는 이격되어, 전기적으로 분리될 수 있다. 이러한 전자파 쉴드막(150)과 외부 배선 패턴(112a)은 기판(110)의 동일면에 위치할 수 있다. 도 1에 도시된 바와 같이, 외부 배선 패턴(112a)이 기판(110)의 상면(110a)에 구비될 경우, 전자파 쉴드막(150)이 기판(110)의 상면(110a)에 형성된 몰딩부(140)를 덮도록 형성된다. 이러한 전자파 쉴드막(150)은 각각의 반도체 디바이스(100a, 100b)의 외부 배선 패턴(112a) 사이를 연결하는 연결 부재(200)에서 발생될 수 있는 전자파의 유입도 방지할 수 있다. 또한 추가적으로 전자파 쉴드막(150)은 기판(110)의 하면(110b)에 형성된 몰딩부(140)도 덮거나 감싸도록 형성될 수도 있다. 상기 전자파 쉴드막(150)은 기판(110)에 형성된 배선 패턴(112) 중 그라운드용 배선 패턴에 전기적으로 접속될 수도 있다. 상기 전자기파 쉴드층(150)은 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 팔라듐(Pd), 크롬(Cr) 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다. The electromagnetic wave shielding film 150 may be formed to cover or encapsulate the molding part 140 formed on the upper surface 110a of the substrate 110. [ The electromagnetic shielding film 150 is provided to minimize the electromagnetic interference phenomenon that may occur between the semiconductor device 100a and another adjacent semiconductor device 100b. Further, the electromagnetic shielding film 150 can be electrically separated from the external wiring pattern 112a. The electromagnetic shielding film 150 and the external wiring pattern 112a may be located on the same surface of the substrate 110. [ 1, when the external wiring pattern 112a is provided on the upper surface 110a of the substrate 110, the electromagnetic shielding film 150 is formed on the upper surface 110a of the substrate 110, 140). The electromagnetic wave shielding film 150 can prevent the introduction of electromagnetic waves that may be generated in the connecting member 200 connecting between the external wiring patterns 112a of the semiconductor devices 100a and 100b. In addition, the electromagnetic shielding film 150 may be formed so as to cover or encapsulate the molding part 140 formed on the lower surface 110b of the substrate 110. [ The electromagnetic wave shielding film 150 may be electrically connected to the ground wiring pattern among the wiring patterns 112 formed on the substrate 110. [ The electromagnetic wave shield layer 150 may be formed of any one selected from silver (Ag), copper (Cu), aluminum (Al), nickel (Ni), palladium (Pd), chromium (Cr) The invention is not limited thereto.

상기 연결 부재(200)는 복수의 반도체 디바이스들(100a, 100b)의 외부 배선 패턴(112a) 사이를 전기적으로 연결한다. 즉, 연결 부재(200)는 반도체 디바이스(100a)의 외부 배선 패턴(112a)과, 인접한 다른 반도체 디바이스(100b)의 외부 배선 패턴(112a) 사이를 전기적으로 연결한다. 상기 연결 부재(200)는 도전성 와이어 또는 도전성 클립으로 이루어질 수 있다. 상기 연결 부재(200)는 금(Au), 알루미늄(Al) 및 구리(Cu)와 같은 도전성 금속 물질 중 어느 하나 또는 그 합금을 이용하게 되는데, 본 발명에서 이를 한정하는 것은 아니다. 또한 반도체 디바이스(100a)의 외부 배선 패턴(112)이 다수개이고, 인접한 다른 반도체 디바이스(100b)의 외부 배선 패턴(112a)도 다수개일 경우, 연결 부재(200)도 다수개 구비될 수 있다. 이때 다수의 연결 부재(200)는 반도체 디바이스(100a)의 다수의 외부 배선 패턴(112)과 인접한 다른 반도체 디바이스(100b)의 다수의 외부 배선 패턴(112a) 사이를 각각 전기적으로 연결할 수 있다. The connection member 200 electrically connects external wiring patterns 112a of the plurality of semiconductor devices 100a and 100b. That is, the connection member 200 electrically connects the external wiring pattern 112a of the semiconductor device 100a and the external wiring pattern 112a of another adjacent semiconductor device 100b. The connecting member 200 may be formed of a conductive wire or a conductive clip. The connection member 200 may be made of any one or combination of conductive metal materials such as gold (Au), aluminum (Al), and copper (Cu), but the present invention is not limited thereto. A plurality of connecting members 200 may be provided when a plurality of external wiring patterns 112 of the semiconductor device 100a and a plurality of external wiring patterns 112a of adjacent semiconductor devices 100b are provided. At this time, the plurality of connecting members 200 can electrically connect a plurality of external wiring patterns 112 of the semiconductor device 100a and a plurality of external wiring patterns 112a of the adjacent semiconductor devices 100b, respectively.

또한 연결 부재(200)가 반도체 디바이스(100a)의 기판(110)의 상면(110a)에 구비된 외부 배선 패턴(112a)과, 인접한 다른 반도체 디바이스(100b)의 기판(110)의 상면(110a)에 구비된 외부 배선 패턴(112)사이를 전기적으로 연결한 경우, 반도체 디바이스(100a)의 하면과, 인접한 다른 반도체 디바이스(100b)의 하면 사이는 고정 수단(201)에 의해서 추가적으로 고정될 수 있다. 이와 같은 고정 수단(201)은 복수의 반도체 디바이스들(100a, 100b)에서 기판(110)의 하면(110b)을 덮도록 형성된 몰딩부(140)에 접착될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 예를 들어 복수의 반도체 디바이스들(100a, 100b)에서 기판(110)의 하면(110b)에 몰딩부(140)가 형성되지 않을 경우, 고정 수단(201)은 복수의 반도체 디바이스들(100a, 100b)의 기판(110)의 하면(110b)사이를 접착 및 고정할 수 있다.The connecting member 200 is connected to the external wiring pattern 112a provided on the upper surface 110a of the substrate 110 of the semiconductor device 100a and the upper surface 110a of the substrate 110 of another adjacent semiconductor device 100b, The lower surface of the semiconductor device 100a and the lower surface of the adjacent other semiconductor device 100b can be additionally fixed by the fixing means 201 when the external wiring patterns 112 provided on the semiconductor device 100a are electrically connected. Such a fixing means 201 may be adhered to the molding part 140 formed to cover the lower surface 110b of the substrate 110 in the plurality of semiconductor devices 100a and 100b, no. For example, in the case where the molding part 140 is not formed on the lower surface 110b of the substrate 110 in the plurality of semiconductor devices 100a and 100b, the fixing device 201 includes a plurality of semiconductor devices 100a and 100b The lower surface 110b of the substrate 110 can be bonded and fixed.

이와 같은 반도체 모듈(10)는 복수의 반도체 디바이스들(100a, 100b)의 전기적 연결을 위해 별도의 마더 보드를 대신하여, 도전성 와이어 또는 도전성 클립인 연결 부재(200)를 통해 연결할 수 있으므로 전체적인 반도체 모듈(10)의 구성을 간소화 및 소형화 할 수 있다. 또한 반도체 모듈(10)는 하나의 패키지로 구성하는 것이 아니라, 각 기능별 반도체 디바이스(100a, 100b)를 개별적으로 몰딩부(140)를 통해 패키지하고, 몰딩부(140)를 덮도록 개별적으로 전자파 쉴드막(150)을 형성할 수 있으므로, 각 반도체 디바이스(100a, 100b) 사이의 전자기적 간섭현상을 최소화할 수 있다. Since the semiconductor module 10 can be connected to the plurality of semiconductor devices 100a and 100b through a connection member 200 that is a conductive wire or a conductive clip instead of a separate motherboard for electrical connection of the plurality of semiconductor devices 100a and 100b, It is possible to simplify and miniaturize the structure of the display device 10. The semiconductor module 10 is not formed as one package but the semiconductor devices 100a and 100b for each function are individually packaged through the molding part 140 and the electromagnetic shielding Since the film 150 can be formed, the electromagnetic interference phenomenon between the semiconductor devices 100a and 100b can be minimized.

도 2a를 참조하면, 본 발명의 다른 실시예에 따른 반도체 모듈의 사시도가 도시되어 있고, 도 2b를 참조하면 도 2a의 반도체 모듈의 분해 사시도가 도시되어 있으며, 도 2c를 참조하면 도 2a의 2c-2c선을 절단한 부분단면도가 도시되어 있다. Referring to FIG. 2A, a perspective view of a semiconductor module according to another embodiment of the present invention is shown. FIG. 2B is an exploded perspective view of the semiconductor module of FIG. 2A. Referring to FIG. 2C, Sectional view of a portion cut along line II-c.

도 2a 내지 도 2c에 도시된 바와 같이 반도체 모듈(20)은 복수의 반도체 디바이스들(100a, 100b, 100c)과 복수의 연결 부재(300a, 300b)을 포함한다. 2A to 2C, the semiconductor module 20 includes a plurality of semiconductor devices 100a, 100b, and 100c and a plurality of connection members 300a and 300b.

상기 복수의 반도체 디바이스들(100a, 100b, 100c)은 도 1에 도시된 복수의 반도체 디바이스들(100a, 100b)과 같이 각각 기판(110)과, 상기 기판(110)과 전기적으로 접속된 반도체 다이(120)와, 상기 기판(110)과 전기적으로 접속된 수동소자(130)와, 상기 반도체 다이(120)와 수동소자(130)를 덮는 몰딩부(140) 및, 상기 몰딩부(140)를 덮도록 형성된 전자파 쉴드막(150)으로 이루어질 수 있다. 즉, 복수의 반도체 디바이스들(100a, 100b, 100c)는 각각 기판(110), 반도체 다이(120)와, 수동소자(130), 몰딩부(140) 및 전자파 쉴드막(150)을 포함하는 것은 도 1에 도시된 복수의 반도체 디바이스들(100a, 100b)과 동일할 수 있다. 다만 복수의 반도체 디바이스들(100a, 100b, 100c)은 기능 및 특성에 따라, 각각에 구비된 반도체 다이(120)의 종류 및 개수와, 수동소자(130)의 종류 및 개수가 상이할 수 있으며, 반도체 다이(120)와 수동소자(130) 및 기판(110) 사이의 전기적 연결 구조를 변경 가능 할 수 있다. The plurality of semiconductor devices 100a, 100b, and 100c may include a plurality of semiconductor devices 100a and 100b as shown in FIG. 1 and a plurality of semiconductor devices 100a and 100b, A passive element 130 electrically connected to the substrate 110; a molding part 140 covering the semiconductor die 120 and the passive element 130; and the molding part 140 And an electromagnetic wave shielding film 150 formed to cover the electromagnetic wave shielding film 150. That is, the plurality of semiconductor devices 100a, 100b, and 100c include the substrate 110, the semiconductor die 120, the passive element 130, the molding portion 140, and the electromagnetic shielding film 150 May be the same as the plurality of semiconductor devices 100a and 100b shown in FIG. However, the number and type of the semiconductor die 120 and the type and number of the passive elements 130 may be different depending on the functions and characteristics of the semiconductor devices 100a, 100b, and 100c, The electrical connection structure between the semiconductor die 120 and the passive element 130 and the substrate 110 can be changed.

이와 같은 복수의 반도체 디바이스들(100a, 100b, 100c)은 일 측방향으로 서로 이격 되도록 일렬로 배치된 후, 복수의 연결 부재(300a, 300b)에 의해서 인접한 반도체 디바이스들 사이가 전기적으로 연결될 수 있다. 상기 복수의 반도체 디바이스들(100a, 100b, 100c)은 각각 외부 배선 패턴(112a)이 기판(110)의 상면(110a)의 외주연에 서로 이격되도록 다수개 구비될 수 있다. 또한 상기 복수의 반도체 디바이스들(100a, 100b, 100c)는 도 2a 내지 도 2b에서 3개로 도시하였으나, 그 개수를 한정하는 것은 아니다. 또한 복수의 반도체 디바이스들(100a, 100b, 100c)은 일측 방향으로 서로 이격되도록 배치된 구성을 도시하였으나, 서로 수직한 두 개의 측방향으로 서로 이격되어 매트릭스(matrix) 형태로 배치될 수도 있다. The plurality of semiconductor devices 100a, 100b, and 100c may be arranged in a line so as to be spaced apart from each other in one direction, and then electrically connected between adjacent semiconductor devices by a plurality of connecting members 300a and 300b . A plurality of semiconductor devices 100a, 100b and 100c may be provided such that the external wiring patterns 112a are spaced apart from each other on the outer periphery of the upper surface 110a of the substrate 110. [ Although the plurality of semiconductor devices 100a, 100b, and 100c are shown in FIG. 2A and FIG. 2B, the number of the semiconductor devices is not limited thereto. In addition, although the plurality of semiconductor devices 100a, 100b, and 100c are arranged to be spaced apart from each other in one direction, they may be disposed in a matrix in a manner that they are spaced apart from each other in two lateral directions perpendicular to each other.

이러한 복수의 반도체 디바이스들(100a, 100b, 100c)의 각각의 다수의 외부 배선 패턴(112a)은 인접한 다른 반도체 디바이스의 외부 배선 패턴(112a)과 연결 부재(300a, 300b)를 통해 전기적으로 연결될 수 있다. 예를 들어, 제1반도체 디바이스(100a)의 외부 배선 패턴(112a)은 제1연결부재(300a)를 통해, 인접한 반도체 디바이스인 제2반도체 디바이스(100b)의 외부 배선 패턴(112a)과 전기적으로 접속될 수 있다. 또한 제2반도체 디바이스(100b)의 외부 배선 패턴(112a)은 제1반도체 디바이스(100a)의 외부 배선 패턴(112a)과 제1연결부재(300a)를 통해 전기적으로 접속되고, 제3반도체 디바이스(100c)의 외부 배선 패턴(112a)과 제2연결부재(300b)를 통해 전기적으로 접속될 수 있다. Each of the plurality of external wiring patterns 112a of the plurality of semiconductor devices 100a, 100b and 100c can be electrically connected to the external wiring patterns 112a of the adjacent other semiconductor devices through the connecting members 300a and 300b have. For example, the external wiring pattern 112a of the first semiconductor device 100a is electrically connected to the external wiring pattern 112a of the second semiconductor device 100b, which is an adjacent semiconductor device, through the first connecting member 300a Can be connected. The external wiring pattern 112a of the second semiconductor device 100b is electrically connected to the external wiring pattern 112a of the first semiconductor device 100a through the first connection member 300a, 100c and the second connection member 300b.

이때 제1연결 부재(300a)는 제1반도체 디바이스(100a)의 기판(110)의 상면(110a)과 제2반도체 디바이스(100b)의 기판(110)의 상면(100a)사이에 접착될 수 있다. 또한 제2연결 부재(300b)는 제2반도체 디바이스(100b)의 기판(110)의 상면(110a)과 제3반도체 디바이스(100c)의 기판(110)의 상면(100a)사이에 접착될 수 있다. 즉, 복수의 연결 부재들(300a, 300b)은 각각 인접한 두개의 반도체 디바이스 사이에 접착되어, 인접한 두 개의 반도체 디바이스 사이를 전기적으로 연결할 수 있다. The first connection member 300a may be bonded between the upper surface 110a of the substrate 110 of the first semiconductor device 100a and the upper surface 100a of the substrate 110 of the second semiconductor device 100b . The second connection member 300b can be bonded between the upper surface 110a of the substrate 110 of the second semiconductor device 100b and the upper surface 100a of the substrate 110 of the third semiconductor device 100c . That is, the plurality of connecting members 300a and 300b may be bonded between two adjacent semiconductor devices, thereby electrically connecting the adjacent two semiconductor devices.

상기 복수의 연결 부재(300a, 300b)는, 인접한 반도체 디바이스들의 외부 배선 패턴(112a)사이를 전기적으로 각각 연결하기 위한 복수의 연결 패턴(301)을 구비하는 바 형태(bar type)일 수 있다. 또한 복수의 연결 부재(300a, 300b)는 각각 복수의 연결 패턴(301)이 하면으로 노출될 수 있으며, 그 이외의 면은 절연 부재(302)에 의해서 감싸진 형태를 가질 수 있다. The plurality of connection members 300a and 300b may be of a bar type having a plurality of connection patterns 301 for electrically connecting between external wiring patterns 112a of adjacent semiconductor devices. The plurality of connecting members 300a and 300b may have a shape in which a plurality of connecting patterns 301 are exposed at the bottom surface and other surfaces are surrounded by the insulating member 302.

상기 복수의 연결 부재(300a, 300b)은 각각 복수의 연결 패턴(301)을 구비한 테이프 회로(tape circuit) 또는 연성 회로 기판일 수 있다. 이러한 복수의 연결 부재들(300a, 300b)은 복수의 반도체 디바이스들(100a, 100b, 100c)사이에 접착되면서, 복수의 반도체 디바이스들(100a, 100b, 100c)의 외부 배선 패턴(112a) 사이를 전기적으로 연결할 수 있다. 상기 복수의 연결 부재들(300a, 300b)의 각각에 포함된 복수의 연결 패턴(301)은 복수의 반도체 디바이스들(100a, 100b, 100c)의 외부 배선 패턴(112a)이 형성된 위치와, 동일한 위치에 구비될 수 있다. 상기 복수의 연결 부재(300a, 300b)는 하면으로 노출된 복수의 연결 패턴(301)이 복수의 반도체 디바이스들(100a, 100b, 100c)의 외부 배선 패턴(112a)과 접촉 및 전기적으로 접속될 수 있다. The plurality of connection members 300a and 300b may be a tape circuit having a plurality of connection patterns 301 or a flexible circuit board. The plurality of connecting members 300a and 300b are adhered between the plurality of semiconductor devices 100a to 100c so that the distance between the outer wiring patterns 112a of the plurality of semiconductor devices 100a to 100c Can be electrically connected. A plurality of connection patterns 301 included in each of the plurality of connection members 300a and 300b may be formed at a position where the external wiring patterns 112a of the plurality of semiconductor devices 100a, 100b, and 100c are formed, As shown in FIG. The plurality of connection patterns 300a and 300b may be connected to the plurality of semiconductor devices 100a to 100c so that the plurality of connection patterns 301 exposed at the bottom surface are in contact with and electrically connected to the external wiring patterns 112a of the plurality of semiconductor devices 100a, have.

상기 복수의 연결 부재들(300a, 300b) 각각에 포함된 연결 패턴(301)은 금(Au), 알루미늄(Al) 및 구리(Cu)와 같은 도전성 금속 물질 중 어느 하나 또는 그 합금으로 이루어질 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.The connection pattern 301 included in each of the plurality of connection members 300a and 300b may be formed of any one or combination of conductive metal materials such as gold (Au), aluminum (Al), and copper (Cu) , But the present invention is not limited thereto.

이와 같은 반도체 모듈(20)는 복수의 반도체 디바이스들(100a, 100b, 100c)의 전기적 연결을 위해 별도의 마더 보드를 대신하여, 바 형태의 연결 부재(300a, 300b)를 통해 연결할 수 있으므로 전체적인 반도체 모듈(20)의 구성을 간소화 및 소형화 할 수 있다. 또한 반도체 모듈(20)는 하나의 패키지로 구성하는 것이 아니라, 각 기능별 반도체 디바이스(100a, 100b, 100c)를 개별적으로 몰딩부(140)를 통해 패키지하고, 몰딩부(140)를 덮도록 개별적으로 전자파 쉴드막(150)을 형성할 수 있으므로, 각 반도체 디바이스(100a, 100b, 100c) 사이의 전자기적 간섭현상을 최소화할 수 있다. Since the semiconductor module 20 can be connected to the plurality of semiconductor devices 100a, 100b, and 100c through the bar-shaped connecting members 300a and 300b instead of a separate mother board for electrical connection, The structure of the module 20 can be simplified and downsized. In addition, the semiconductor module 20 is not constituted by a single package, but the semiconductor devices 100a, 100b and 100c for each function are individually packaged through the molding part 140, and individually packaged to cover the molding part 140 The electromagnetic wave shielding film 150 can be formed, so that the electromagnetic interference phenomenon between the semiconductor devices 100a, 100b, and 100c can be minimized.

도 3a를 참조하면 본 발명의 다른 실시예에 따른 반도체 모듈의 사시도가 도시되어 있으며, 도 3b를 참조하면 도 3a에 도시된 반도체 모듈(30)의 분해사시도가 도시되어 있다. 3A is a perspective view of a semiconductor module according to another embodiment of the present invention, and FIG. 3B is an exploded perspective view of the semiconductor module 30 shown in FIG. 3A.

도 3a 및 도 3b에 도시된 바와 같이 반도체 모듈(30)은 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f)와 연결 부재(400)를 포함한다. As shown in FIGS. 3A and 3B, the semiconductor module 30 includes a plurality of semiconductor devices 100a, 100b, 100c, 100d, 100e, and 100f and a connection member 400.

상기 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f)는 도 1에 도시된 복수의 반도체 디바이스들(100a, 100b)과 같이 각각 기판(110)과, 상기 기판(110)과 전기적으로 접속된 반도체 다이(120)와, 상기 기판(110)과 전기적으로 접속된 수동소자(130)와, 상기 반도체 다이(120)와 수동소자(130)를 덮는 몰딩부(140) 및, 상기 몰딩부(140)를 덮도록 형성된 전자파 쉴드막(150)으로 이루어질 수 있다. 즉, 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f)는 각각 기판(110), 반도체 다이(120)와, 수동소자(130), 몰딩부(140) 및 전자파 쉴드막(150)을 포함하는 것은 도 1에 도시된 복수의 반도체 디바이스들(100a, 100b)와 동일할 수 있다. 다만 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f)는 기능 및 특성에 따라, 각각에 구비된 반도체 다이(120)의 종류 및 개수와, 수동소자(130)의 종류 및 개수가 상이할 수 있으며, 반도체 다이(120)와 수동소자(130) 및 기판(110) 사이의 전기적 연결 구조를 변경 가능 할 수 있다. The plurality of semiconductor devices 100a, 100b, 100c, 100d, 100e, and 100f may include a substrate 110 and a plurality of semiconductor devices 100a and 100b, A passive device 130 electrically connected to the substrate 110; a molding part 140 covering the semiconductor die 120 and the passive device 130; And an electromagnetic wave shielding film 150 formed to cover the molding part 140. That is, the plurality of semiconductor devices 100a, 100b, 100c, 100d, 100e, and 100f includes a substrate 110, a semiconductor die 120, a passive element 130, a molding portion 140, 150 may be the same as the plurality of semiconductor devices 100a, 100b shown in FIG. The number and type of the semiconductor die 120 and the type and number of the passive elements 130 are determined depending on the functions and characteristics of the semiconductor devices 100a, 100b, 100c, 100d, And the electrical connection structure between the semiconductor die 120 and the passive element 130 and the substrate 110 can be changed.

이와 같은 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f)는 서로 수직한 두 개의 측방향으로 서로 이격되도록 매트릭스(matrix) 형태로 배치된 후, 연결 부재(400)에 의해서 전기적으로 연결될 수 있다. 상기 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f)은 각각 외부 배선 패턴(112a)이 기판(110)의 상면(110a)의 외주연에 서로 이격되도록 다수개 구비될 수 있다. 상기 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f)는 도 3a 및 도 3b에서 6개로 도시하였으나, 그 개수를 한정하는 것은 아니다. The plurality of semiconductor devices 100a, 100b, 100c, 100d, 100e, and 100f may be arranged in a matrix such that they are spaced apart from each other in two lateral directions perpendicular to each other, . A plurality of semiconductor devices 100a, 100b, 100c, 100d, 100e and 100f may be provided such that the external wiring patterns 112a are spaced apart from each other on the outer periphery of the upper surface 110a of the substrate 110 . Although the plurality of semiconductor devices 100a, 100b, 100c, 100d, 100e, and 100f are shown in FIGS. 3A and 3B, the number of the semiconductor devices is not limited thereto.

상기 연결 부재(400)은 도 2c에 도시된 복수의 연결 부재(300a, 300b)와 같이 복수의 연결 패턴을 구비한 테이프 회로(tape circuit) 또는 연성 회로 기판일 수 있다. 상기 연결 부재(400)는 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f)의 외부 배선 패턴(112a)을 모두 덮도록 일체형으로 이루어질 수 있다. 여기서, 상기 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f) 각각은 기판(110)의 상면(110a)에 접속된 반도체 다이(120) 및 수동소자(130)를 덮도록 몰딩부(140)가 구비되며, 상기 몰딩부(140)는 기판(110)의 상면(110a)으로부터 상부 방향으로 돌출 될 수 있다. 또한 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f) 각각의 전자파 쉴드막(150)은 기판(110)의 상면(110a)으로부터 상부로 돌출된 몰딩부(140)를 덮도록 구비된다.The connection member 400 may be a tape circuit or a flexible circuit board having a plurality of connection patterns like the plurality of connection members 300a and 300b shown in FIG. The connection member 400 may be integrally formed so as to cover all the external wiring patterns 112a of the plurality of semiconductor devices 100a, 100b, 100c, 100d, 100e, and 100f. Each of the plurality of semiconductor devices 100a, 100b, 100c, 100d, 100e and 100f includes a semiconductor die 120 and a passive element 130 connected to the upper surface 110a of the substrate 110, And the molding part 140 may protrude upward from the upper surface 110a of the substrate 110. In this case, The electromagnetic wave shielding film 150 of each of the plurality of semiconductor devices 100a, 100b, 100c, 100d, 100e and 100f is formed so as to cover the molding part 140 protruding upward from the upper surface 110a of the substrate 110. [ Respectively.

또한 연결 부재(400)는 각각의 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f)의 몰딩부(140)를 덮도록 형성된 전자파 쉴드막(150)과 대응되는 크기의 다수의 홀(401a, 401b, 401c, 401d, 401e, 401f)을 구비할 수 있다. 즉, 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f)의 전자파 쉴드막(150)은 연결 부재(400)의 다수의 홀(401a, 401b, 401c, 401d, 401e, 401f)을 각각 관통하여 상부로 돌출될 수 있다. 상기 연결 부재(400)는 도 2c에 도시된 연결부재(300b)와 같이 복수의 연결 패턴을 구비할 수 있으며, 이는 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f)사이를 전기적으로 연결할 수 있다. 상기 연결 부재(400)는 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f)의 기판(110)의 상면(110a)에 모두 덮도록 접착 또는 고정될 수 있으며, 복수의 연결 패턴을 통해 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f)의 외부 배선 패턴(112a)사이들을 전기적으로 연결한다.The connecting member 400 may also include a plurality of electromagnetic shielding films 150 formed to cover the molding portions 140 of the plurality of semiconductor devices 100a, 100b, 100c, 100d, 100e, Holes 401a, 401b, 401c, 401d, 401e, and 401f. That is, the electromagnetic wave shielding film 150 of the plurality of semiconductor devices 100a, 100b, 100c, 100d, 100e, and 100f is electrically connected to the plurality of holes 401a, 401b, 401c, 401d, 401e, Respectively, and protrude upward. The connection member 400 may have a plurality of connection patterns like the connection member 300b shown in FIG. 2C, and the connection member 400 may include a plurality of semiconductor devices 100a, 100b, 100c, 100d, 100e, Can be electrically connected. The connection member 400 may be adhered or fixed to cover the entire upper surface 110a of the substrate 110 of the plurality of semiconductor devices 100a, 100b, 100c, 100d, 100e, and 100f, 100b, 100c, 100d, 100e, and 100f through the external wiring patterns 112a of the plurality of semiconductor devices 100a, 100b, 100c, 100d, 100e, and 100f.

이와 같은 반도체 모듈(30)는 복수의 반도체 디바이스들(100a, 100b, 100c, 100d, 100e, 100f)의 전기적 연결을 위해 별도의 마더 보드를 대신하여, 다수의 홀이 구비된 연결 부재(400)를 통해 연결할 수 있으므로 전체적인 반도체 모듈(30)의 구성을 경량화 및 소형화 할 수 있다. 또한 반도체 모듈(30)는 하나의 패키지로 구성하는 것이 아니라, 각 기능별 반도체 디바이스(100a, 100b, 100c, 100d, 100e, 100f)를 개별적으로 몰딩부(140)를 통해 패키지하고, 몰딩부(140)를 덮도록 개별적으로 전자파 쉴드막(150)을 형성할 수 있으므로, 각 반도체 디바이스(100a, 100b, 100c, 100d, 100e, 100f) 사이의 전자기적 간섭현상을 최소화할 수 있다. The semiconductor module 30 may include a connection member 400 having a plurality of holes instead of a separate motherboard for electrical connection of the plurality of semiconductor devices 100a, 100b, 100c, 100d, 100e, The overall structure of the semiconductor module 30 can be reduced in weight and size. The semiconductor module 30 is not formed as a single package but the semiconductor devices 100a, 100b, 100c, 100d, 100e and 100f for each function are individually packaged through the molding part 140 and the molding part 140 The electromagnetic wave shielding film 150 can be individually formed so as to cover the respective semiconductor devices 100a, 100b, 100c, 100d, 100e, and 100f.

이상에서 설명한 것은 본 발명에 의한 반도체 모듈을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.It is to be understood that the present invention is not limited to the above-described embodiment, but may be modified in various ways within the spirit and scope of the present invention as set forth in the following claims It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention.

10, 20, 30; 반도체 모듈
100a, 100b, 100c, 100d, 100e, 100f; 반도체 디바이스
200, 300a, 300b, 400; 연결 부재10, 20, 30; Semiconductor module
100a, 100b, 100c, 100d, 100e, 100f; Semiconductor device
200, 300a, 300b, 400; Connecting member

Claims (15)

다수의 배선패턴이 구비된 기판과, 상기 기판과 전기적으로 접속된 반도체 다이와, 상기 반도체 다이를 몰딩하는 몰딩부 및, 상기 몰딩부를 덮도록 형성된 전자파 쉴드막을 포함하며, 상기 기판의 다수의 배선 패턴 중 적어도 하나의 외부 배선 패턴이 상기 몰딩부의 외부로 노출된 복수의 반도체 디바이스들; 및
상기 복수의 반도체 디바이스들 중, 하나의 반도체 디바이스의 상기 외부 배선 패턴과, 상기 하나의 반도체 디바이스와 인접한 다른 반도체 디바이스의 외부 배선 패턴 사이를 전기적으로 연결하는 연결 부재를 포함하여 이루어진 것을 특징으로 하는 반도체 모듈.1. A semiconductor device, comprising: a substrate having a plurality of wiring patterns; a semiconductor die electrically connected to the substrate; a molding part molding the semiconductor die; and an electromagnetic wave shielding film formed to cover the molding part, A plurality of semiconductor devices in which at least one external wiring pattern is exposed outside the molding portion; And
And a connecting member for electrically connecting the external wiring pattern of one semiconductor device among the plurality of semiconductor devices and an external wiring pattern of another semiconductor device adjacent to the one semiconductor device. module. 청구항 1에 있어서,
상기 복수의 반도체 디바이스들은 상기 외부 배선 패턴이 상기 기판의 상면에 구비된 것을 특징으로 하는 반도체 모듈.The method according to claim 1,
Wherein the plurality of semiconductor devices are provided on the upper surface of the substrate with the external wiring pattern. 청구항 2에 있어서,
상기 연결 부재는 도전성 와이어 또는 도전성 클립인 것을 특징으로 하는 반도체 모듈.The method of claim 2,
Wherein the connecting member is a conductive wire or a conductive clip. 청구항 3에 있어서,
상기 복수의 반도체 디바이스들은 각각 상기 반도체 다이가 상기 기판의 상면에 접속되며, 상기 몰딩부가 상기 반도체 다이를 덮도록 형성되어 상기 기판으로부터 상부 방향으로 돌출되고, 상기 전자파 쉴드막이 상부로 돌출된 상기 몰딩부를 덮도록 형성되며,
상기 연결 부재는 상기 복수의 반도체 디바이스들의 상기 전자파 쉴드막과 이격되도록 상기 기판의 상면으로 노출된 상기 외부 배선 패턴사이를 각각 전기적으로 연결하도록 복수개 구비된 것을 특징으로 하는 반도체 모듈.The method of claim 3,
Wherein the plurality of semiconductor devices each have the semiconductor die connected to the upper surface of the substrate and the molding part is formed so as to cover the semiconductor die and protrudes upward from the substrate and the molding part having the electromagnetic shielding film protruded upward Respectively,
Wherein the connection member is electrically connected to the external wiring pattern exposed on the upper surface of the substrate so as to be spaced apart from the electromagnetic shielding film of the plurality of semiconductor devices. 청구항 4에 있어서,
상기 복수의 반도체 디바이스들에서 인접한 두 개의 반도체 디바이스들의 하면에 접착된 고정 수단을 더 포함하는 것을 특징으로 하는 반도체 모듈.The method of claim 4,
Further comprising fixing means bonded to a bottom surface of two adjacent semiconductor devices in the plurality of semiconductor devices. 청구항 1에 있어서,
상기 연결 부재는 복수의 연결 패턴을 구비한 테이프 회로 또는 연성 회로 기판인 것을 특징으로 하는 반도체 모듈.The method according to claim 1,
Wherein the connecting member is a tape circuit or a flexible circuit board having a plurality of connection patterns. 청구항 6에 있어서,
상기 연결 부재는 바 형태로, 상기 복수의 반도체 디바이스들 중에서 측방향으로 이격된 인접한 두 개의 반도체 디바이스들의 기판에 접착되어, 상기 인접한 두 개의 반도체 디바이스들에 각각 구비된 다수의 외부 배선 패턴 사이를 상기 복수의 연결 패턴을 통해 각각 전기적으로 연결하는 것을 특징으로 하는 반도체 모듈.The method of claim 6,
Wherein the connecting member is adhered to a substrate of two adjoining semiconductor devices spaced laterally out of the plurality of semiconductor devices in a bar shape so as to form a plurality of external wiring patterns And electrically connected to each other through a plurality of connection patterns. 청구항 7에 있어서,
상기 연결 부재는 복수개 구비되어, 상기 복수의 반도체 디바이스들 중에서 인접한 두 개의 반도체 디바이스들을 각각 전기적으로 연결하는 것을 특징으로 하는 반도체 모듈.The method of claim 7,
Wherein a plurality of connecting members are provided to electrically connect two adjacent semiconductor devices of the plurality of semiconductor devices, respectively. 청구항 6에 있어서,
상기 복수의 반도체 디바이스들의 각각의 상기 몰딩부는 상기 반도체 다이가 상기 기판의 상면에 접속되며, 상기 몰딩부가 상기 반도체 다이를 덮도록 형성되어 상기 기판으로부터 상부 방향으로 돌출되고, 상기 전자파 쉴드막이 상부로 돌출된 상기 몰딩부를 덮도록 형성된 것을 특징으로 하는 반도체 모듈.The method of claim 6,
Wherein the molding portion of each of the plurality of semiconductor devices is formed such that the semiconductor die is connected to an upper surface of the substrate, the molding portion is formed so as to cover the semiconductor die and protrudes upward from the substrate, Wherein the molding part is formed to cover the molding part. 청구항 9에 있어서,
상기 연결 부재는 복수의 홀을 구비하고, 상기 복수의 반도체 디바이스들의 상부로 돌출된 상기 몰딩부와 상기 전자파 쉴드막이 상기 복수의 홀을 통해 상기 연결 부재를 관통하여 상부로 돌출된 것을 특징으로 하는 반도체 모듈.The method of claim 9,
Wherein the connection member has a plurality of holes and the molding part protruding to the upper portion of the plurality of semiconductor devices and the electromagnetic shielding film protrude upward through the connecting member through the plurality of holes. module. 청구항 10에 있어서,
상기 연결 부재는 상기 복수의 반도체 디바이스들의 상기 기판의 상면을 모두 덮는 일체형인 것을 특징으로 하는 반도체 모듈.The method of claim 10,
Wherein the connecting member is integrally formed to cover all the upper surfaces of the substrate of the plurality of semiconductor devices. 청구항 10에 있어서,
상기 연결 부재는 상기 복수의 반도체 디바이스들의 복수의 외부 배선 패턴 사이를 상기 복수의 연결 패턴을 통해 각각 전기적으로 연결하는 것을 특징으로 하는 반도체 모듈.The method of claim 10,
Wherein the connecting member electrically connects a plurality of external wiring patterns of the plurality of semiconductor devices with each other through the plurality of connection patterns. 청구항 1에 있어서,
상기 복수의 반도체 디바이스들은 상기 기판에 접속된 수동 소자를 더 포함하며, 상기 수동 소자는 상기 몰딩부에 의해서 감싸여진 것을 특징으로 하는 반도체 모듈.The method according to claim 1,
Wherein the plurality of semiconductor devices further comprises a passive element connected to the substrate, the passive element being surrounded by the molding part. 청구항 1에 있어서,
상기 복수의 반도체 디바이스들은 측방향으로 서로 이격되도록 일렬로 배치된 것을 특징으로 하는 반도체 모듈.The method according to claim 1,
Wherein the plurality of semiconductor devices are arranged in a line so as to be laterally spaced from each other. 청구항 1에 있어서,
상기 복수의 반도체 디바이스들은 서로 수직한 두 개의 측방향으로 서로 이격되도록 배치되어, 매트릭스 형태로 배치된 것을 특징으로 하는 반도체 모듈.The method according to claim 1,
Wherein the plurality of semiconductor devices are arranged to be spaced from each other in two lateral directions perpendicular to each other and arranged in a matrix form.
KR1020160000906A 2016-01-05 2016-01-05 Semiconductor module KR101698292B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160000906A KR101698292B1 (en) 2016-01-05 2016-01-05 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160000906A KR101698292B1 (en) 2016-01-05 2016-01-05 Semiconductor module

Publications (1)

Publication Number Publication Date
KR101698292B1 true KR101698292B1 (en) 2017-01-19

Family

ID=57990794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160000906A KR101698292B1 (en) 2016-01-05 2016-01-05 Semiconductor module

Country Status (1)

Country Link
KR (1) KR101698292B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180101131A (en) * 2017-03-02 2018-09-12 앰코 테크놀로지 인코포레이티드 Semiconductor package and fabricating method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645755B1 (en) * 2000-11-07 2006-11-13 앰코 테크놀로지 코리아 주식회사 Semiconductor package and method for manufacturing the same
KR20090121011A (en) * 2008-05-21 2009-11-25 삼성전자주식회사 Stacked semiconductor package having film substrate and fabrication method thereof
KR101573283B1 (en) * 2014-02-05 2015-12-02 앰코 테크놀로지 코리아 주식회사 Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645755B1 (en) * 2000-11-07 2006-11-13 앰코 테크놀로지 코리아 주식회사 Semiconductor package and method for manufacturing the same
KR20090121011A (en) * 2008-05-21 2009-11-25 삼성전자주식회사 Stacked semiconductor package having film substrate and fabrication method thereof
KR101573283B1 (en) * 2014-02-05 2015-12-02 앰코 테크놀로지 코리아 주식회사 Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180101131A (en) * 2017-03-02 2018-09-12 앰코 테크놀로지 인코포레이티드 Semiconductor package and fabricating method thereof
KR102490537B1 (en) * 2017-03-02 2023-01-19 앰코 테크놀로지 인코포레이티드 Semiconductor package and fabricating method thereof

Similar Documents

Publication Publication Date Title
US10424556B2 (en) Shielded electronic component package
US9076789B2 (en) Semiconductor device having a high frequency external connection electrode positioned within a via hole
US6770955B1 (en) Shielded antenna in a semiconductor package
KR100782774B1 (en) System in package module
KR100703090B1 (en) A Back Side Ground Type Flip Chip Semiconductor Package
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
US8058714B2 (en) Overmolded semiconductor package with an integrated antenna
KR101564070B1 (en) Printed circuit board and semiconductor package using the same
US20130078915A1 (en) Interposer Package Structure for Wireless Communication Element, Thermal Enhancement, and EMI Shielding
US8841759B2 (en) Semiconductor package and manufacturing method thereof
KR20090060132A (en) Integrated circuit package system for electromagnetic isolation
US11670607B2 (en) Electronic package
US11165143B2 (en) Antenna module and electronic system including the same
CN111244067B (en) Semiconductor package, semiconductor package with compartment-in-package shielding and method of making the same
US20120273946A1 (en) Semiconductor device
KR20090071443A (en) Electronic apparatus and method of manufacturing the same, and wiring substrate and method of manufacturing the same
US9780047B1 (en) Semiconductor package
CN108074826A (en) Electronic package and manufacturing method thereof
CN113555348A (en) Semiconductor device with a plurality of semiconductor chips
US9412703B1 (en) Chip package structure having a shielded molding compound
CN107887698B (en) Electronic package structure and method for fabricating the same
JP7001445B2 (en) Semiconductor devices and their manufacturing methods
KR101698292B1 (en) Semiconductor module
KR101286571B1 (en) Manufacturing Method of Semiconductor Package and Semiconductor Package Using the Same
KR101787882B1 (en) Semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200113

Year of fee payment: 4