KR101697412B1 - 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법 - Google Patents

금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR101697412B1
KR101697412B1 KR1020147017669A KR20147017669A KR101697412B1 KR 101697412 B1 KR101697412 B1 KR 101697412B1 KR 1020147017669 A KR1020147017669 A KR 1020147017669A KR 20147017669 A KR20147017669 A KR 20147017669A KR 101697412 B1 KR101697412 B1 KR 101697412B1
Authority
KR
South Korea
Prior art keywords
forming
thin film
metal oxide
inorganic
oxide thin
Prior art date
Application number
KR1020147017669A
Other languages
English (en)
Other versions
KR20140097475A (ko
Inventor
유키 나카무라
나오유키 우에다
유키코 아베
유지 소네
신지 마츠모토
미키코 다카다
료이치 사오토메
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20140097475A publication Critical patent/KR20140097475A/ko
Application granted granted Critical
Publication of KR101697412B1 publication Critical patent/KR101697412B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명의 금속 산화물 박막 형성용 도포액은 무기 인듐 화합물; 무기 칼슘 화합물 또는 무기 스트론튬 화합물, 또는 둘다; 및 유기 용매를 포함한다. 상기 도포액을 도포하여 형성된 산화물 반도체는 전계 효과형 트랜지스터의 활성층에 사용된다.

Description

금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법{COATING LIQUID FOR FORMING METAL OXIDE THIN FILM, METAL OXIDE THIN FILM, FIELD-EFFECT TRANSISTOR, AND METHOD FOR MANUFACTURING FIELD-EFFECT TRANSISTOR}
본 발명은 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법에 관한 것이다.
종래에, 안티몬 도핑 산화주석(ATO) 및 주석 도핑 산화인듐(ITO)과 같은 금속 산화물은 투명 전도막으로서 액정 디스플레이 부재 및 전계발광 디스플레이 부재와 같은 디스플레이 부재의 전극, 및 자동차, 항공기 또는 건축물의 창유리의 흐림 방지 또는 결로 방지를 위한 발열 저항체로서 사용되었다.
최근, 금속 산화물의 하나의 유형으로서 ZnO, In2O3 및 In-Ga-Zn-O와 같은 산화물 반도체가 비정질 규소에 비해 높은 캐리어 이동도를 나타내는 반도체임이 밝혀져, 이들 산화물 반도체가 활성층에 사용되는 전계 효과형 트랜지스터(FET)의 개발이 활발해지고 있다.
이러한 금속 산화물의 박층의 형성 방법으로서, 증착법 및 스퍼터링법이 일반적이다. 예컨대, 스퍼터링과 같은 증착 기술을 이용하고, 인듐, 양 2가 원소(특히 아연, 마그네슘, 구리, 코발트, 니켈, 칼슘) 및 산소를 포함하며 비저항이 10-1Ωcm 내지 108Ωcm인 반도체 박층이 제안되어 있다(특허문헌 1 참조).
그러나, 복잡하고 고가인 장치가 이 방법의 수행에 필요하다는 문제가 있다. 또한, 박층을 대면적으로 형성하기 어렵다는 문제가 있다.
따라서, 더 쉽고 대면적을 가능하게 하는 방법으로서, 무기 금속 화합물 또는 유기 금속 화합물을 유기 용매에 용해시키고 다른 금속을 활성화제로서 첨가하여 더 높은 전기 전도도를 부여한 도포액, 및 이 도포액을 사용하는 도포 방법이 연구되어 왔다.
예컨대, 높은 전기 전도도 및 투과율을 갖는 박막의 형성을 목적으로, 무기 인듐 화합물, 마그네슘 화합물 및 인듐에 배위될 수 있는 유기 화합물을 포함하는 투명 전도막의 형성을 위한 조성물이 제안되어 있다(특허문헌 2 참조). 또한, 질산인듐, 다가 알콜의 농축물 및 활성화제를 유기 용매에 용해시킨 투명 전도막의 형성을 위한 조성물이 제안되어 있다(특허문헌 3 참조).
그러나, 이들 제안된 기술은 투명 전도막의 형성을 위한 조성물의 기술이고, 얻어진 투명 전도막으로는 전계 효과형 트랜지스터의 활성층으로서의 충분한 기능을 얻을 수 없어서, 이용 가능한 용도가 제한된다는 문제가 있다.
또한, 금속 산화물 전구체로서의 무기 금속 염을 용매로서의 물 또는 에탄올에 용해시키는 금속 산화물 전구체 용액, 및 기재 상에 금속 산화물 전구체 용액을 도포하여 산화물 반도체를 제조하는 방법이 제안되어 있다(특허문헌 4 참조). 이 제안된 기술에 있어서, 산화물 반도체는 전계 효과형 트랜지스터의 활성층으로서 검토된다.
그러나, 이 제안된 기술에 있어서, 금속 산화물 전구체 용액을 기재 상에 도포시 도포액이 확산되어, 얻어진 산화물 반도체의 형상의 정확도가 낮다는 문제가 있다.
따라서, 현재 소정의 체적 저항율을 갖는 금속 산화물 박막을 용이하게 그리고 대면적으로 제조 가능하게 하고 소정 형상의 금속 산화물의 형성을 위한 높은 정확도를 갖는 금속 산화물 박막 형성용 도포액의 제공이 요망된다.
특허문헌 1 국제 공개 제WO 2007/058248호 특허문헌 2 일본 특허 출원 공개(JP-A) 제06-96619호 특허문헌 3 JP-A 제07-320541호 특허문헌 4 JP-A 제2009-177149호
본 발명은 종래 기술에서의 상기 문제를 해결하고 하기 목적을 달성하는 것을 과제로 한다. 즉, 본 발명은 소정의 체적 저항율을 갖는 금속 산화물 박막을 용이하게 그리고 대면적으로 제조 가능하게 하고 소정 형상의 금속 산화물의 형성을 위한 높은 정확도를 갖는 금속 산화물 박막 형성용 도포액의 제공을 목적으로 한다.
상기 문제의 해결 수단은 하기와 같다.
즉, 본 발명의 금속 산화물 박막 형성용 도포액은 무기 인듐 화합물; 무기 칼슘 화합물 또는 무기 스트론튬 화합물, 또는 둘다; 및 유기 용매를 포함한다.
본 발명에 따르면, 종래 기술에서의 다양한 문제를 해결할 수 있으며, 소정의 체적 저항율을 갖는 금속 산화물 박막을 용이하게 그리고 대면적으로 제조 가능하게 하고 소정 형상의 금속 산화물의 형성을 위한 높은 정확도를 갖는 금속 산화물 박막 형성용 도포액을 제공할 수 있다.
도 1은 바텀(bottom) 게이트/바텀 컨택트 전계 효과형 트랜지스터의 일례를 도시하는 개략 구성도이다.
도 2는 바텀 게이트/탑(top) 컨택트 전계 효과형 트랜지스터의 일례를 도시하는 개략 구성도이다.
도 3는 탑 게이트/바텀 컨택트 전계 효과형 트랜지스터의 일례를 도시하는 개략 구성도이다.
도 4는 탑 게이트/탑 컨택트 전계 효과형 트랜지스터의 일례를 도시하는 개략 구성도이다.
도 5A는 본 발명의 전계 효과형 트랜지스터의 제조 방법의 일례를 도시하는 도면이다(파트 1).
도 5B는 본 발명의 전계 효과형 트랜지스터의 제조 방법의 일례를 도시하는 도면이다(파트 2).
도 5C는 본 발명의 전계 효과형 트랜지스터의 제조 방법의 일례를 도시하는 도면이다(파트 3).
도 5D는 본 발명의 전계 효과형 트랜지스터의 제조 방법의 일례를 도시하는 도면이다(파트 4).
도 6은 금속 산화물 박막 형성용 도포액의 도포 특성이 양호한 상태에 있는 것을 도시하는 개략도이다.
도 7은 금속 산화물 박막 형성용 도포액의 도포 특성이 불량한 상태에 있는 것을 도시하는 개략도이다.
도 8은 실시예 1에서 제조된 전계 효과형 트랜지스터의 게이트 전압 Vgs와 소스-드레인 전류 사이의 관계를 도시하는 플롯이다.
구체예의 설명
(금속 산화물 박막 형성용 도포액)
본 발명의 금속 산화물 박막 형성용 도포액은 무기 인듐 화합물; 무기 칼슘 화합물 또는 무기 스트론튬 화합물, 또는 둘다; 및 유기 용매를 포함하며, 이는 필요에 따라 다른 성분을 더 포함한다.
금속 산화물 박막 형성용 도포액을 사용함으로써, 소정 체적 저항율을 갖는 금속 산화물 박막을 얻을 수 있다.
여기서, 금속 산화물 박막 형성용 도포액에 있어서, 이의 조건, 구체적으로 용해를 위한 용매의 유형 및 무기 화합물의 농도를 변경함으로써, 얻어지는 금속 산화물 박막(예컨대 산화물 반도체 박막)의 체적 저항율을 제어할 수 있다. 다른 금속에 의해 In-Mg 산화물 및 In-Zn 산화물을 구성하는 각각의 원소의 일부를 대체하여 체적 저항율을 제어할 수도 있다.
도포 후의 열 처리 조건, 구체적으로 소성 온도, 소성 시간, 가열 속도, 냉각 속도 및 소성 동안의 분위기(가스 분획 및 압력)에 의해 체적 저항율을 제어할 수도 있다.
또한, 빛에 의한 원료의 반응 및 분해의 촉진 효과를 이용할 수 있다. 또한, 체적 저항율은 막 형성 후의 어닐링에 의해서도 변화하므로, 어닐링 온도 및 분위기의 최적화도 효과적이다.
<무기 인듐 화합물>
무기 인듐 화합물은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 인듐 옥소산, 할로겐화인듐, 수산화인듐 및 시안화인듐을 포함한다.
인듐 옥소산의 예는 질산인듐, 황산인듐, 탄산인듐 및 인산인듐을 포함한다.
할로겐화인듐의 예는 염화인듐, 브롬화인듐 및 요오드화인듐을 포함한다.
이들 중에서, 인듐 옥소산 및 할로겐화인듐이 바람직하고, 질산인듐, 황산인듐 및 염화인듐이 다양한 용매에 대한 높은 용해도의 관점에서 더욱 바람직하다.
질산인듐은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 질산인듐의 수화물을 포함한다. 질산인듐의 수화물의 예는 질산인듐 삼수화물 및 질산인듐 오수화물을 포함한다.
황산인듐은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 무수 황산인듐 및 황산인듐의 수화물을 포함한다. 황산인듐의 수화물의 예는 황산인듐 구수화물을 포함한다.
염화인듐은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 염화인듐의 수화물을 포함한다. 염화인듐의 수화물의 예는 염화인듐 사수화물을 포함한다.
이들 무기 인듐 화합물로서, 합성된 것을 사용할 수 있거나, 또는 시판품을 사용할 수 있다.
<무기 칼슘 화합물 및 무기 스트론튬 화합물>
-무기 칼슘 화합물-
무기 칼슘 화합물은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 칼슘 옥소산, 할로겐화칼슘, 수산화칼슘 및 시안화칼슘을 포함한다.
칼슘 옥소산의 예는 질산칼슘, 황산칼슘, 탄산칼슘 및 인산칼슘을 포함한다.
할로겐화칼슘의 예는 염화칼슘, 브롬화칼슘 및 요오드화칼슘을 포함한다.
이들 중에서, 칼슘 옥소산 및 할로겐화칼슘이 바람직하고, 질산칼슘, 황산칼슘 및 염화칼슘이 다양한 용매에 대한 높은 용해도의 관점에서 더욱 바람직하다.
질산칼슘은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 질산칼슘의 수화물을 포함한다. 질산칼슘의 수화물의 예는 질산칼슘 삼수화물 및 질산칼슘 육수화물을 포함한다.
황산칼슘은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 황산칼슘의 수화물을 포함한다. 황산칼슘의 수화물의 예는 황산칼슘 일수화물 및 황산칼슘 칠수화물을 포함한다.
염화칼슘은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 염화칼슘의 수화물을 포함한다. 염화칼슘의 수화물의 예는 염화칼슘 육수화물을 포함한다.
이들 무기 칼슘 화합물로서, 합성된 것을 사용할 수 있거나, 또는 시판품을 사용할 수 있다.
-무기 스트론튬 화합물-
무기 스트론튬 화합물은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 스트론튬 옥소산, 할로겐화스트론튬, 수산화스트론튬 및 시안화스트론튬을 포함한다.
스트론튬 옥소산의 예는 질산스트론튬, 황산스트론튬, 탄산스트론튬 및 인산스트론튬을 포함한다.
할로겐화스트론튬의 예는 염화스트론튬, 브롬화스트론튬 및 요오드화스트론튬을 포함한다.
이들 중에서, 스트론튬 옥소산 및 할로겐화스트론튬이 바람직하고, 질산스트론튬, 황산스트론튬 및 염화스트론튬이 다양한 용매에 대한 높은 용해도의 관점에서 더욱 바람직하다.
질산스트론튬은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 질산스트론튬의 수화물을 포함한다. 질산스트론튬의 수화물의 예는 질산스트론튬 삼수화물 및 질산스트론튬 육수화물을 포함한다.
황산스트론튬은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 무수 황산스트론튬 및 황산스트론튬의 수화물을 포함한다. 황산스트론튬의 수화물의 예는 황산스트론튬 이수화물 및 황산스트론튬 칠수화물을 포함한다.
염화스트론튬은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 무수 염화스트론튬 및 염화스트론튬의 무수물을 포함한다. 염화스트론튬의 수화물의 예는 염화스트론튬 이수화물 및 염화스트론튬 사수화물을 포함한다.
이들 무기 스트론튬 화합물로서, 합성된 것을 사용할 수 있거나, 또는 시판품을 사용할 수 있다.
금속 산화물 박막 형성용 도포액 중의 무기 인듐 화합물 중 인듐 이온의 수(A) 및 무기 칼슘 화합물 중 칼슘 이온의 수와 무기 스트론튬 화합물 중 스트론튬 이온의 수의 합(B)은 바람직하게는 하기 식 (1)을 만족시킨다:
0.040 ≤ [B/(A + B)] ≤ 0.200 … 식 (1).
상기 식 (1)을 만족시키는 금속 산화물 박막 형성용 도포액을 또한 산화물 박도체 박막 형성용 도포액으로서 지칭할 수 있다.
스퍼터링법에 의한 산화인듐 막으로서, 수% 내지 약 20%의 주석, 아연 또는 갈륨을 첨가하여 저항율이 약 10-3Ωcm 내지 10-4Ωcm으로 낮은 막을 얻을 수 있음이 공지되어 있다. 그러나, 이러한 낮은 체적 저항율을 갖는 막은 전계 효과형 트랜지스터의 활성층으로서 효과적으로 기능하지 않는다.
금속 산화물 박막 형성용 도포액이 상기 식 (1)을 만족시킬 때, 금속 산화물 박막 형성용 도포액을 도포하여 형성된 산화물 반도체 박막은 전계 효과형 트랜지스터의 활성층으로서 효과적으로 기능하기 위한 체적 저항율을 갖는다.
[B/(A + B)]가 0.040 미만일 경우, 얻어진 산화물 반도체 박막의 체적 저항율이 너무 낮아서, 활성층으로서 산화물 반도체 박막을 사용하는 전계 효과형 트랜지스터는 트랜지스터로서 기능하지 않는데, 왜냐하면 활성층이 게이트 전압의 인가의 유무와 관계 없이 항상 통전 상태가 되기 때문이다. [B/(A + B)]가 0.200을 초과할 경우, 얻어진 산화물 반도체 박막의 체적 저항율이 너무 높아서, 활성층으로서 산화물 반도체 박막을 사용하는 전계 효과형 트랜지스터는 낮은 온/오프 비로 인해 바람직한 트랜지스터 특성을 나타내지 않는다.
예컨대 디스플레이의 구동 회로에 사용되는 전계 효과형 트랜지스터의 활성층에 사용되는 산화물 반도체 박막은 높은 캐리어 이동도 및 소위 노멀리-오프(normally-off) 특성을 가질 것이 요구된다. 높은 캐리어 이동도 및 노멀리-오프 특성을 달성하기 위해, 산화물 반도체 박막의 체적 저항율은 더욱 바람직하게는 10-2Ωcm 내지 109Ωcm이다.
활성층에 사용되는 금속 산화물 박막의 체적 저항율이 높을 경우, 게이트 전압 제어에 의해 온 상태에서 높은 캐리어 이동도를 달성하는 것이 어려울 수 있다. 따라서, 금속 산화물 박막의 체적 저항율은 더욱 바람직하게는 106Ωcm 이하이다.
활성층에 사용되는 금속 산화물 박막의 체적 저항율이 낮을 경우, 게이트 전압 제어에 의해 오프 상태에서 Ids(드레인-소스 전류)를 감소시키는 것이 어려울 수 있다. 따라서, 금손 산화물 박막의 체적 저항율은 더욱 바람직하게는 10-1Ωcm 이상이다.
금속 산화물의 체적 저항율 ρ(Ωcm)은 하기 식 (2)에 따른다.
ρ = 1/nQμ … 식 (2)
여기서, 식에서, Q(C)는 캐리어 전하를 나타내고, n(수/m3)은 캐리어 밀도를 나타내며, μ(m2/V/s)는 캐리어 이동도를 나타낸다.
따라서, 체적 저항율은 이들 n, Q 및 μ를 변경하여 제어할 수 있다.
금속 산화물 박막의 체적 저항율의 구체적인 제어 방법의 예는 일반적으로 막 내 산소의 양(산소 결함의 밀도)을 조정하는 것에 의한 캐리어 밀도의 변경 방법을 포함한다.
체적 저항율이 제안된 전계 효과형 트랜지스터의 활성층으로서 효과적인 산화물 반도체 박막은 금속 산화물 박막 형성용 도포액의 상기 식 (1)을 만족시켜 얻을 수 있다.
금속 산화물 박막 형성용 도포액으로 형성된 산화물 반도체 박막의 체적 저항율을 제어하기 위한 방법으로서 상기 식 (1)의 범위를 만족시키는 것이 가장 효과적이다.
<유기 용매>
유기 용매는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 글리콜 에테르 및 디올이 바람직하다, 즉, 금속 산화물 박막 형성용 도포액은 바람직하게는 글리콜 에테르 또는 디올, 또는 이의 임의의 조합을 포함한다.
-글리콜 에테르-
글리콜 에테르는 무기 인듐 화합물, 무기 칼슘 화합물 및 무기 스트론튬 화합물을 잘 용해시키며, 용해 후의 안정성이 높다. 따라서, 금속 산화물 박막 형성용 도포액에 글리콜 에테르를 사용함으로써 높은 균일성 및 소수의 결함을 갖는 금속 산화물 박막(예컨대 산화물 반도체 박막)을 얻을 수 있다.
또한, 금속 산화물 박막 형성용 도포액에 글리콜 에테르를 사용함으로써, 소정 형상을 갖는 금속 산화물 박막(예컨대 산화물 반도체 박막)을 높은 정확도로 형성할 수 있다.
또한, 글리콜 에테르는 환원제로서 작용하는 것으로 생각된다. n형 반도체로서의 In-Ca 산화물 반도체 및 In-Sr 산화물 반도체는 산화 결함의 발생으로 인해 전도 전자를 생성시켜, 환원측으로 평형을 이동시켜서 재료가 더 높은 전도도를 가질 수 있다. 따라서, 금속 산화물 박막 형성용 도포액에 글리콜 에테르를 혼입하는 것은 도포 후의 열 처리 동안 환원 작용을 유도하여, 더 작은 체적 저항율을 갖는 산화물 반도체 박막을 얻을 수 있다.
글리콜 에테르는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 알킬렌 글리콜 모노알킬 에테르가 바람직하다. 글리콜 에테르는 바람직하게는 3~6개의 탄소 원자를 갖는다.
알킬렌 글리콜 모노알킬 에테르로서, 에틸렌 글리콜 모노에틸 에테르, 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노-프로필 에테르, 에틸렌 글리콜 모노-이소프로필 에테르, 에틸렌 글리콜 모노부틸 에테르, 또는 에틸렌 글리콜 모노-이소부틸 에테르, 또는 이의 임의의 조합이 바람직하다. 금속 산화물 박막 형성용 도포액은 빠르게 건조되고 비점이 약 120℃~180℃인 이들 알킬렌 글리콜 모노알킬 에테르와 함께 잘 확산되지 않는다. 이러한 바람직한 화합물로, 소성 온도가 감소되고, 비교적 짧은 기간으로의 소성이 가능해진다. 또한, 불순물이 적은 금속 산화물 박막(예컨대 산화물 반도체 박막)을 소성 후에 얻을 수 있다. 그 결과, 캐리어 이동도가 증가하고, 산화물 반도체 박막이 활성층으로서 사용되는 전계 효과형 트랜지스터에서 게이트 전압 Vgs와 소스-드레인 전류 Ids 사이의 관계를 나타내는 플롯에서 오프에서 온으로의 전환을 위한 기울기가 커진다. 따라서, 전환 특성이 개선되어, 필요한 온 상태 전류를 얻기 위한 구동 전압이 감소된다.
이들은 단독으로 사용하거나 또는 2 이상 병용할 수 있다.
금속 산화물 박막 형성용 도포액 중의 글리콜 에테르의 함량은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이는 바람직하게는 10 질량%~80 질량%이다. 함량이 10 질량% 미만일 경우, 상기 언급한 글리콜 에테르 첨가 효과를 얻을 수 없다. 이것이 80 질량%를 초과시, 단일 도포에 의해 형성된 금속 산화물 박막(예컨대 산화물 반도체 박막)의 두께가 감소할 수 있다.
-디올-
글리콜 에테르는 바람직하게는 디올과 병용한다. 글리콜 에테르를 디올과 병용함으로써, 디올의 작용에 의해, 잉크젯법 이용시 도포 동안 용매 건조로 인한 잉크젯 노즐의 막힘을 제거할 수 있다. 또한, 글리콜 에테르의 작용으로 인해, 예컨대 기재에 부착된 도포액이 빠르게 건조되어, 원하지 않는 영역으로의 도포액의 확산이 억제된다. 예컨대, 전계 효과형 트랜지스터의 제조에서 채널에 부착된 도포액을 빠르게 건조시키고 이것이 채널 영역 이외의 영역으로 확산되는 것을 방지할 수 있다.
또한, 글리콜 에테르는 약 1.3cP~3.5cP의 저점도를 보통 가지므로, 고점도를 갖는 디올과 이를 혼합함으로써, 금속 산화물 박막 형성용 도포액의 점도를 용이하게 조정할 수 있다.
디올은 인듐 염, 칼슘 염, 스트론튬 염, 마그네슘 염 또는 아연 염에 배위하여 금속 염의 열 안정성을 향상시키는 것으로 여겨진다.
디올은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 알칸 디올 및 디알킬렌 글리콜이 바람직하다. 디올은 바람직하게는 2~4개의 탄소 원자를 갖는다. 탄소 원자의 수가 5 이상일 경우, 디올은 낮은 휘발성을 가지며 형성된 금속 산화물 박막(예컨대 산화물 반도체 박막) 내에 남는 경향이 있어서, 소성 후의 금속 산화물 박막(예컨대 산화물 반도체 박막)의 치밀성을 저하시킨다. 산화물 반도체 박막의 치밀성이 감소될 경우, 캐리어 이동도가 증가하여, 온 상태 전류가 감소할 수 있다.
2~4개의 탄소 원자를 갖는 디올은 약 180℃~250℃의 비점을 가지므로, 이는 금속 산화물 박막 형성용 도포액의 도포 후 소성 동안 휘발되어, 금속 산화물 박막(예컨대 산화물 반도체 박막)에 거의 남지 않는다. 또한, 이는 약 10cP~110cP의 점도를 가져서, 잉크젯법에 의한 금속 산화물 박막 형성용 도포액의 도포에서 예컨대 기재 상의 금속 산화물 박막 형성용 도포액의 확산 억제 효과를 달성할 수 있다.
디올로서, 디에틸렌 글리콜, 1,2-에탄디올, 1,2-프로판디올 또는 1,3-부탄디올, 또는 이의 임의의 조합이, 소성 후의 금속 산화물 박막(예컨대 산화물 반도체 박막)의 치밀성 및 소성 온도의 관점에서 더욱 바람직하다.
이들은 단독으로 사용하거나 또는 2 이상 병용할 수 있다.
금속 산화물 박막 형성용 도포액 중의 유기 용매의 함량은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이는 바람직하게는 50 질량%~97 질량%, 더욱 바람직하게는 80 질량%~97 질량%이다. 함량이 50 질량% 미만일 경우, 무기 금속 화합물의 농도가 너무 높아서, 노즐 선단에서 용매의 휘발로 인해 무기 금속 화합물이 침전될 수도 있다. 또한, 잔부(balance)의 대부분이 통상적인 무기 용매인 물일 경우, 노즐이 쉽게 막히는데, 왜냐하면 물의 표면 장력이 72dyn/cm로 커서 배출 특성이 불량하고, 물의 비점이 100℃로 낮아서 잉크가 노즐의 선단에서 빠르게 건조되기 때문이다. 함량이 97 질량%를 초과할 경우, 도포액 건조 후의 무기 금속 화합물의 양이 적어서, 필요한 두께를 갖는 금속 산화물 박막을 얻기 위한 재도포 수가 증가하여, 생산성이 감소한다. 함량이 더욱 바람직한 범위 내에 있을 경우, 표면 장력이 감소하는데, 이는 배출 특성 및 건조 특성의 관점에서 유리하다.
금속 산화물 박막 형성용 도포액 중의 금속 염과 유기 용매(예컨대 디올 및 글리콜 에테르)의 비율은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이는 바람직하게는 유기 용매 1L에 대해 금속 염 0.1 몰~0.5 몰이다. 금속 염의 비율이 0.1 몰 미만일 경우, 소성 후에 형성된 금속 산화물 박막의 두께가 너무 작아서, 연속막의 형성이 어려워질 수 있다. 또한, 필요한 두께를 얻기 위해 도포 및 건조를 반복 실시할 필요가 생길 수 있다. 금속 염의 비율이 0.5 몰을 초과시, 잉크젯 노즐의 선단에서의 노즐의 막힘이 잉크젯법의 적용에 있어서 더욱 빈번하게 발생할 수 있다.
<다른 성분>
다른 성분의 예는 무기 마그네슘 화합물 및 무기 아연 화합물을 포함한다.
-무기 마그네슘 화합물 및 무기 아연 화합물-
무기 마그네슘 화합물에 포함되는 마그네슘 및 무기 아연 화합물에 포함되는 아연은 인듐 위치를 대체하는 도펀트로서 작용하여, 금속 산화물 박막 형성용 도포액의 도포에 의해 얻어진 금속 산화물 박막(예컨대 산화물 반도체 박막) 내 홀 도핑의 효과를 갖는다.
무기 마그네슘 화합물은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 마그네슘 옥소산, 할로겐화마그네슘, 수산화마그네슘 및 시안화마그네슘을 포함한다.
마그네슘 옥소산의 예는 질산마그네슘, 황산마그네슘, 탄산마그네슘 및 인산마그네슘을 포함한다.
할로겐화마그네슘의 예는 염화마그네슘, 브롬화마그네슘 및 요오드화마그네슘을 포함한다.
이들은 무수물 또는 수화물일 수 있다.
무기 아연 화합물은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 아연 옥소산, 할로겐화아연, 수산화아연 및 시안화아연을 포함한다.
아연 옥소산의 예는 질산아연, 황산아연, 탄산아연 및 인산아연을 포함한다.
할로겐화아연의 예는 염화아연, 브롬화아연 및 요오드화아연을 포함한다.
이들은 무수물 또는 수화물일 수 있다.
이들은 단독으로 사용하거나 또는 2 이상 병용할 수 있다.
금속 산화물 박막 형성용 도포액 중의 무기 마그네슘 화합물 및 무기 아연 화합물의 함량은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 마그네슘 이온의 수와 아연 이온의 수의 합(C)은 인듐 이온의 수(A)에 대해 바람직하게는 1%~30%이다.
<금속 산화물 박막 형성용 도포액의 제조 방법>
금속 산화물 박막 형성용 도포액의 제조 방법은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 질산염 디올 용액 및 질산염 글리콜 에테르 용액을 따로 제조하여 혼합하는 방법을 포함한다.
제조 방법의 구체예를 하기에 설명한다.
우선, 질산인듐(In(NO3)3·3H2O) 및 질산칼슘(Ca(NO3)2·4H2O)을 디올에 용해시키고, 질산염 디올 용액을 제조한다. 교반에 의해, 질산인듐 및 질산칼슘을 실온에서 디올로서의 디에틸렌 글리콜, 1,2-에탄디올, 1,2-프로판디올 및 1,3-부탄디올에 1 몰/L 이상의 각각의 농도로 용해시킬 수 있다. 용해 동안 가열에 의해 용해 시간을 감소시킬 수 있다.
다음으로, 질산인듐(In(NO3)3·3H2O) 및 질산칼슘(Ca(NO3)2·4H2O)을 글리콜 에테르에 용해시키고, 질산염 글리콜 에테르 용액을 제조한다. 교반에 의해, 질산인듐 및 질산칼슘을 실온에서 글리콜 에테르로서의 에틸렌 글리콜 모노에틸 에테르, 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노-프로필 에테르, 에틸렌 글리콜 모노-이소프로필 에테르, 에틸렌 글리콜 모노부틸 에테르 및 에틸렌 글리콜 모노-이소부틸 에테르에 1 몰/L 이상의 각각의 농도로 용해시킬 수 있다. 용해 동안 가열에 의해 용해 시간을 감소시킬 수 있다.
각각 제조한 질산염 디올 용액 및 질산염 글리콜 에테르 용액을 소정 비율로 혼합한다.
본 발명의 금속 산화물 박막 형성용 도포액은 금속 산화물 박막의 제조를 위한 도포액으로서 적절하다. 특히, 식 (1)을 만족시키는 금속 산화물 박막 형성용 도포액(산화물 반도체 박막의 형성용 도포액)은 전계 효과형 트랜지스터의 활성층 제조용 도포액으로서 적절하다.
(금속 산화물 박막)
본 발명의 금속 산화물 박막은 본 발명의 금속 산화물 박막 형성용 도포액을 도포물에 도포 및 건조시킨 후 소성시켜 얻을 수 있다.
금속 산화물 박막의 예는 산화물 반도체 박막을 포함한다.
상기 식 (1)을 만족시키는 금속 산화물 박막 형성용 도포액(산화물 반도체 박막 형성용 도포액)을 금속 산화물 박막 형성용 도포액으로서 사용시, 전계 효과형 트랜지스터의 활성층으로서 적절한 산화물 반도체 박막을 얻을 수 있다.
도포물은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 유리 기재 및 플라스틱 기재를 포함한다.
또한, 금속 산화물 박막을 전계 효과형 트랜지스터의 활성층에 대한 산화물 반도체 박막으로서 사용시, 도포물의 예는 기재 및 게이트 절연층을 포함한다. 기재의 형상, 구조 및 크기는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 기재의 재료는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 유리 기재 및 플라스틱 기재를 포함한다.
도포 방법은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 스크린 인쇄법, 롤코트법, 딥코트법, 스핀코트법, 잉크젯법 및 나노임프린트법을 포함한다. 이들 중에서, 도포액의 부착량의 제어를 가능하게 하는 잉크젯법 및 나노임프린트법이 바람직한데, 왜냐하면, 전계 효과형 트랜지스터와 같은 소정 형상을 갖는 금속 산화물 박막의 제조에서 설계된 채널 폭(즉, 소정 활성층 형상)을 얻을 수 있기 때문이다. 잉크젯법 및 나노임프린트법에 의한 도포에서는, 실온에서의 도포가 가능하지만, 약 40℃~100℃로의 기재(도포물)의 가열이 바람직한데, 왜냐하면 기재의 표면 상의 도포 확산 직후의 도포액을 억제할 수 있기 때문이다.
건조는 금속 산화물 박막 형성용 도포액 중 휘발 성분을 제거하는 조건에서 실시할 수 있는 한, 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 건조에서는, 휘발 성분을 완전히 제거할 필요는 없으며, 소성을 저해하지 않을 정도로 휘발 성분을 제거한다.
소성 온도는, 인듐, 칼슘, 스트론튬, 마그네슘 및 아연이 산화물을 형성하는 온도와, 기재(도포물)가 열 변형되는 온도 사이인 한, 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이는 바람직하게는 250℃~600℃이다.
소성 분위기는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 산소를 포함하는 분위기, 예컨대 산소 중 또는 공기 중을 포함한다. 또한, 소성 분위기로서의 질소 가스와 같은 불활성 가스에 있어서, 형성되는 금속 산화물 박막(예컨대 산화물 반도체 박막) 막 중의 산소의 함량을 감소시킬 수 있어서, 낮은 저항율을 갖는 금속 산화물 박막(예컨대 산화물 반도체 박막)을 얻을 수 있다.
소성 후, 공기, 불활성 가스 또는 환원 가스의 분위기에서 추가로 어닐링 처리함으로써, 금속 산화물 박막(예컨대 산화물 반도체 박막)의 전기 특성, 신뢰성 및 균일성을 더 개선시킬 수 있다.
소성 시간은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다.
형성되는 금속 산화물 박막(예컨대 산화물 반도체 박막)의 평균 두께는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이는 바람직하게는 1nm~200nm, 더욱 바람직하게는 5nm~100nm이다.
금속 산화물 박막의 용도는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 예컨대, 이는 금속 산화물 박막이 10-2Ωcm 미만의 체적 저항율을 가질 경우 투명 전도막에 사용될 수 있고; 체적 저항율이 10-2Ω~109Ωcm일 경우 이는 전계 효과형 트랜지스터의 활성층에 사용될 수 있으며; 체적 저항율이 109Ωcm 초과시에는 대전 방지 박막에 사용될 수 있다.
(전계 효과형 트랜지스터)
본 발명의 전계 효과형 트랜지스터는 적어도 게이트 전극, 소스 전극, 드레인 전극, 활성층 및 게이트 절연층을 포함하며, 필요에 따라 다른 부재를 더 포함한다.
본 발명의 전계 효과형 트랜지스터는 예컨대 본 발명의 전계 효과형 트랜지스터의 제조 방법에 의해 제조될 수 있다.
<게이트 전극>
게이트 전극은 게이트 전압을 인가하기 위한 전극인 한, 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다.
게이트 전극의 재료는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 금속, 예컨대 백금, 팔라듐, 금, 은, 구리, 아연, 알루미늄, 니켈, 크롬, 탄탈, 몰리브덴 및 티타늄; 이의 합금; 및 이들 금속의 혼합물을 포함한다. 예는 추가로 전기 전도성 산화물, 예컨대 산화인듐, 산화아연, 산화주석, 산화갈륨 및 산화니오븀; 이의 복합 화합물; 및 이의 혼합물을 포함한다.
게이트 전극의 평균 두께는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이는 바람직하게는 40nm~2μm, 더욱 바람직하게는 70nm~1μm이다.
<게이트 절연층>
게이트 절연층은, 게이트 전극과 활성층 사이에 형성된 절연층인 한, 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다.
게이트 절연층의 재료는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 무기 절연 재료 및 유기 절연 재료를 포함한다.
무기 절연 재료의 예는 산화규소, 산화알루미늄, 산화탄탈, 산화티타늄, 산화이트륨, 산화란탄, 산화하프늄, 산화지르코늄, 질화규소, 질화알루미늄 및 이의 혼합물을 포함한다.
유기 절연 재료의 예는 폴리이미드, 폴리아미드, 폴리아크릴레이트, 폴리비닐 알콜 및 노볼락 수지를 포함한다.
게이트 절연층의 평균 두께는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이는 바람직하게는 50nm~3μm, 더욱 바람직하게는 100nm~1μm이다.
<소스 전극 및 드레인 전극>
소스 전극 및 드레인 전극은 전류를 취출하기 위한 전극인 한, 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다.
소스 전극 및 드레인 전극의 재료는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 게이트 전극의 설명에 대해 기재한 재료를 포함한다.
소스 전극 및 드레인 전극의 평균 두께는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이는 바람직하게는 40nm~2μm, 더욱 바람직하게는 70nm~1μm이다.
<활성층>
활성층은 상기 소스 전극과 상기 드레인 전극 사이에 형성된 산화물 반도체로 형성된 활성층이며, 본 발명의 금속 산화물 박막 형성용 도포액을 도포하여 형성된 산화물 반도체로 형성된다.
활성층의 평균 두께는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이는 바람직하게는 1nm~200μm, 더욱 바람직하게는 5nm~100μm이다.
전계 효과형 트랜지스터의 구조는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 바텀 게이트/바텀 컨택트 구조(도 1); 바텀 게이트/탑 컨택트 구조(도 2); 탑 게이트/바텀 컨택트 구조(도 3); 및 탑 게이트/탑 컨택트 구조(도 4)를 포함한다.
여기서, 도 1~도 4에서, 참조 부호 1, 2, 3, 4, 5 및 6은 각각 기재, 게이트 전극, 게이트 절연층, 소스 전극, 드레인 전극 및 활성층을 나타낸다.
본 발명의 전계 효과형 트랜지스터는 액정 디스플레이, 유기 EL 디스플레이 및 엘렉트로크로믹(electrochromic) 디스플레이와 같은 화소 구동 회로 및 이론 회로용의 전계 효과형 트랜지스터로서 적합하게 사용될 수 있다.
(전계 효과형 트랜지스터의 제조 방법)
본 발명의 전계 효과형 트랜지스터의 제조 방법(제1 제조 방법)은
기재 상에 게이트 전극을 형성하는 게이트 전극 형성 단계;
게이트 전극 상에 게이트 절연층을 형성하는 게이트 절연층 형성 단계;
상기 게이트 절연층 상에 소스 전극 및 드레인 전극을 이격하여 형성하는 소스 전극 및 드레인 전극 형성 단계; 및
상기 소스 전극과 드레인 전극 사이의 채널 영역으로서 상기 게이트 절연층 상에 산화물 반도체로 형성된 활성층을 형성하는 활성층 형성 단계
를 포함한다.
또한, 본 발명의 전계 효과형 트랜지스터의 제조 방법(제2 제조 방법)은
기재 상에 소스 전극 및 드레인 전극을 이격하여 형성하는 소스 전극 및 드레인 전극 형성 단계;
상기 소스 전극과 상기 드레인 전극 사이의 채널 영역으로서 상기 기재 상에 산화물 반도체로 형성된 활성층을 형성하는 활성층 형성 단계;
상기 활성층 상에 게이트 절연층을 형성하는 게이트 절연층 형성 단계; 및
상기 게이트 절연층 상에 게이트 전극을 형성하는 게이트 전극 형성 단계
를 포함한다.
<제1 제조 방법>
제1 제조 방법을 설명한다.
-기재-
기재는 이의 형상, 구조 및 크기의 관점에서 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다.
기재는 이의 재료의 관점에서 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 유리 기재 및 플라스틱 기재를 포함한다.
유리 기재는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 무알칼리 유리 및 실리카 유리를 포함한다.
플라스틱 기재는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 폴리카르보네이트(PC), 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET) 및 폴리에틸렌 나프탈레이트(PEN)를 포함한다.
여기서, 기재는 산소 플라즈마, UV 오존 및 UV 조사 세정과 같은 예비 처리를 받는 것이 이의 표면의 부착 개선 및 세정의 관점에서 바람직하다.
-게이트 전극 형성 단계-
게이트 전극 형성 단계는 기재 상에 게이트 전극을 형성하는 단계인 한, 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 (i) 스퍼터링법 또는 딥코트법에 의해 막을 형성한 후 포토리소그래피에 의해 패턴화하는 단계; 및 (ii) 잉크젯, 나노임프린트 또는 그라비아 인쇄 공정에 의해 소정 형상의 막을 직접 형성하는 단계를 포함한다.
-게이트 절연층 형성 단계-
게이트 절연층 형성 단계는 게이트 전극 상에 게이트 절연층을 형성하는 단계인 한, 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 (i) 스퍼터링법 또는 딥코트법에 의해 막을 형성한 후 포토리소그래피에 의해 패턴화하는 단계; 및 (ii) 잉크젯, 나노임프린트 또는 그라비아 인쇄 공정에 의해 소정 형상의 막을 직접 형성하는 단계를 포함한다.
- 소스 전극 및 드레인 전극 형성 단계-
소스 전극 및 드레인 전극 형성 단계는 게이트 절연층 상에 소스 전극 및 드레인 전극을 이격하여 형성하는 한, 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 (i) 스퍼터링법 또는 딥코트법에 의해 막을 형성한 후 포토리소그래피에 의해 패턴화하는 단계; 및 (ii) 잉크젯, 나노임프린트 또는 그라비아 인쇄 공정에 의해 소정 형상의 막을 직접 형성하는 단계를 포함한다.
-활성층 형성 단계-
활성층 형성 단계는 게이트 소스 전극과 드레인 전극 사이의 채널 영역으로서 게이트 절연층 상에 본 발명의 금속 산화물 박막 형성용 도포액을 도포하여 산화물 반도체로 형성된 활성층을 형성하는 단계인 한, 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다.
활성층 형성 단계에서, 금속 산화물 박막 형성용 도포액 중의 무기 인듐 화합물 중 인듐 이온의 수(A) 및 무기 칼슘 화합물 중 칼슘 이온의 수와 무기 스트론튬 화합물 중 스트론튬 이온의 수의 합(B)의 비[B/(A + B)]를 조정하여 산화물 반도체의 체적 저항율, 캐리어 이동도 또는 캐리어 밀도, 또는 이의 임의의 조합을 제어하는 것이 바람직하다. 이에 의해, 소정 특성(예컨대 온/오프 비)을 갖는 전계 효과형 트랜지스터를 얻을 수 있다.
활성층 형성 단계에서, 금속 산화물 박막 형성용 도포액은 바람직하게는 글리콜 에테르 및 디올을 포함하고, 금속 산화물 박막 형성용 도포액 중의 글리콜 에테르 및 디올의 혼합비를 조정하여 금속 산화물 박막 형성용 도포액의 점도를 제어하는 것이 바람직하다. 이에 의해, 우수한 도포 특성 및 적합한 채널 형성 상태를 갖는 전계 효과형 트랜지스터를 얻을 수 있다.
금속 산화물 박막 형성용 도포액의 도포에 의한 산화물 반도체의 형성 방법은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다.이의 예는 게이트 절연층이 형성된 기재 상에 금속 산화물 박막 형성용 도포액을 도포 및 건조시킨 후 소성하는 방법을 포함한다.
도포 방법은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 스크린 인쇄법, 롤코트법, 딥코트법, 스핀코트법, 잉크젯법 및 나노임프린트법을 포함한다. 이들 중에서, 도포액의 부착량의 제어를 가능하게 하는 잉크젯법 및 나노임프린트법이 바람직한데, 왜냐하면, 전계 효과형 트랜지스터의 제조에서 설계된 채널 폭(즉, 소정 활성층 형상)을 얻을 수 있기 때문이다.
건조는 금속 산화물 박막 형성용 도포액 중의 휘발성 성분이 제거될 수 있는 한, 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 여기서, 건조에서 휘발성 성분을 완전히 제거할 필요는 없으며, 소성을 저해하지 않을 정도로 휘발성 성분을 제거한다.
소성 온도는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이는 바람직하게는 250℃~600℃이다.
제1 제조 방법에서, 소스 전극 및 드레인 전극 형성 단계 및 활성층 형성 단계의 순서는 중요하지 않다. 소스 전극 및 드레인 전극 형성 단계 후 활성 단계 형성 단계를 실시할 수 있거나, 또한 활성층 형성 단계 후 소스 전극 및 드레인 전극 형성 단계를 실시할 수 있다.
제1 제조 방법에서, 소스 전극 및 드레인 전극의 형성 단계 후에 활성층 형성 단계를 실시할 경우, 바텀 게이트/바텀 컨택트 전계 효과형 트랜지스터를 제조할 수 있다.
제1 제조 방법에서, 활성층 형성 단계 후 소스 전극 및 드레인 전극 형성 단계를 실시할 경우, 바텀 게이트/탑 컨택트 전계 효과형 트랜지스터를 제조할 수 있다.
여기서, 바텀 게이트/바텀 컨택트 전계 효과형 트랜지스터의 제조 방법을 도5A~5D를 참조로 하여 설명한다.
우선, 유리 기재 등으로 형성된 기재(1) 상에, 알루미늄 등으로 형성된 전도막을 스퍼터링법 등에 의해 형성하고, 이렇게 형성된 전도막을 에칭에 의해 패턴화한다. 이에 의해, 게이트 전극(2)을 형성한다(도 5A).
다음으로, 게이트 전극(2)을 피복하도록, SiO2 등으로 형성된 게이트 절연층(3)을 스퍼터링 등에 의해 게이트 전극(2) 및 기재(1) 상에 형성한다(도 5B).
다음으로, ITO 등으로 형성된 전도막을 스퍼터링 등에 의해 게이트 절연층(3) 상에 형성하고, 이렇게 형성된 전도막을 에칭에 의해 패턴화하여, 소스 전극(4) 및 드레인 전극(5)을 형성한다(도 5C).
다음으로, 소스 전극(4)과 드레인 전극(5) 사이에 형성된 채널 영역을 피복하도록, 잉크젯법 등에 의해 게이트 절연층(3) 상에 금속 산화물 박막 형성용 도포액을 도포한 후, 열 처리하여, 산화물 반도체로 형성된 활성층(6)을 형성한다(도 5D).
이렇게 하여, 전계 효과형 트랜지스터를 제조한다.
<제2 제조 방법>
제2 제조 방법을 설명한다.
-기재-
기재는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 제1 제조 방법에 대해 예시한 것들과 동일한 기재를 포함한다.
-소스 전극 및 드레인 전극 형성 단계-
소스 전극 및 드레인 전극 형성 단계는, 소스 전극 및 드레인 전극을 기재 상에 이격하여 형성하는 한, 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 제1 제조 방법의 소스 전극 및 드레인 전극 형성 단계에 대해 예시한 단계를 포함한다.
-활성층 형성 단계-
활성층 형성 단계는 본 발명의 금속 산화물 박막 형성용 도포액을 소스 전극과 드레인 전극 사이의 채널 영역으로서 게이트 기재 상에 도포하여 산화물 반도체로 형성된 활성층을 형성하는 한, 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다.
금속 산화물 박막 형성용 도포액의 도포에 의한 산화물 반도체의 형성 방법은 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 제1 제조 방법의 활성층 형성 단계에 대해 예시한 방법을 포함한다.
활성층 형성 단계에서, 금속 산화물 박막 형성용 도포액 중의 무기 인듐 화합물 중 인듐 이온의 수(A) 및 무기 칼슘 화합물 중 칼슘 이온의 수와 무기 스트론튬 화합물 중 스트론튬 이온의 수의 합(B)의 비[B/(A + B)]를 조정하여 산화물 반도체의 체적 저항율, 캐리어 이동도 또는 캐리어 밀도, 또는 이의 임의의 조합을 제어하는 것이 바람직하다. 이에 의해, 소정 특성(예컨대 온/오프 비)을 갖는 전계 효과형 트랜지스터를 얻을 수 있다.
활성층 형성 단계에서, 금속 산화물 박막 형성용 도포액은 바람직하게는 글리콜 에테르 및 디올을 포함하고, 금속 산화물 박막 형성용 도포액 중의 글리콜 에테르 및 디올의 혼합비를 조정하여 금속 산화물 박막 형성용 도포액의 점도를 제어하는 것이 바람직하다. 이에 의해, 우수한 도포 특성 및 적합한 채널 형성 상태를 갖는 전계 효과형 트랜지스터를 얻을 수 있다.
-게이트 절연층 형성 단계-
게이트 절연층 형성 단계는 활성층 상에 게이트 절연층을 형성하는 단계인 한, 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 제1 제조 방법의 게이트 절연층 형성 단계에 대해 예시한 단계를 포함한다.
-게이트 전극 형성 단계-
게이트 전극 형성 단계는 게이트 절연층 상에 게이트 전극을 형성하는 단계인 한, 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있다. 이의 예는 제1 제조 방법의 게이트 전극 형성 단계에 대해 예시한 단계를 포함한다.
제2 제조 방법에서, 소스 전극 및 드레인 전극 형성 단계 및 활성층 형성 단계의 순서는 중요하지 않다. 소스 전극 및 드레인 전극 형성 단계 후 활성 단계 형성 단계를 실시할 수 있거나, 또한 활성층 형성 단계 후 소스 전극 및 드레인 전극 형성 단계를 실시할 수 있다.
제2 제조 방법에서, 소스 전극 및 드레인 전극의 형성 단계 후에 활성층 형성 단계를 실시할 경우, 탑 게이트/바텀 컨택트 전계 효과형 트랜지스터를 제조할 수 있다.
제2 제조 방법에서, 활성층 형성 단계 후 소스 전극 및 드레인 전극 형성 단계를 실시할 경우, 탑 게이트/탑 컨택트 전계 효과형 트랜지스터를 제조할 수 있다.
실시예
이하, 실시예를 참고로 하여 본 발명을 더 상세히 설명하지만, 이는 본 발명의 범위를 한정하는 것으로 해석되어서는 안 된다.
(실시예 1)
<금속 산화물 박막 형성용 도포액의 제조>
비이커에, 3.55g의 질산인듐(In(NO3)3·3H2O) 및 0.236g의 질산칼슘(Ca(NO3)2·4H2O)을 칭량하여 넣고, 20mL의 1,2-프로판디올 및 20mL의 에틸렌 글리콜 모노메틸 에테르를 첨가하고, 실온에서 혼합하여 용해시켜서, 금속 산화물 박막 형성용 도포액을 제조하였다.
비[B/(A + B)](A는 인듐 이온의 수를 나타내고, B는 칼슘 이온의 수와 스트론튬 이온수의 합을 나타냄), 글리콜 에테르의 함량(질량%), 디올 및 글리콜 에테르 1L에 대한 금속 염의 비율, 및 얻어진 금속 산화물 박막 형성용 도포액 중의 인듐 이온의 수(A) 및 아연 이온의 수와 마그네슘 이온의 수의 합(C)의 비((C)/(A)(%))를 하기 표 2에 나타낸다.
<전계 효과형 트랜지스터의 제조>
-게이트 전극의 형성-
몰리브덴 막이 약 100nm의 두께를 갖도록, DC 스퍼터링에 의해 유리 기재 상에 몰리브덴 막을 형성하였다. 그 후, 포토레지스트를 도포한 후 예비 소성하고, 노광 장치에 의한 노광 및 현상을 실시하여, 형성되는 게이트 전극의 패턴과 유사한 레지스트 패턴을 형성하였다. 또한, 인산-질산-아세트산으로 형성된 에칭액으로 에칭을 실시하고, 레지스트 패턴이 형성되지 않은 영역의 몰리브덴 막을 제거하였다. 그 후, 레지스트 패턴을 제거하고, 게이트 전극을 형성하였다.
-게이트 절연층의 형성-
이렇게 형성된 게이트 전극 및 유리 기재 상에, 막 두께가 약 200nm가 되도록 RF 스퍼터링에 의해 SiO2 막을 형성하였다. 그 후, 포토레지스트를 도포한 후 예비 소성하고, 노광 장치에 의한 노광 및 현상을 실시하여, 형성되는 게이트 절연층의 패턴과 유사한 레지스트 패턴을 형성하였다. 또한, 완충 염화플루오르산으로의 에칭을 실시하고, 레지스트 패턴이 형성되지 않은 영역의 SiO2 막을 제거하였다. 그 후, 레지스트 패턴을 제거하고, 게이트 전극을 형성하였다.
-소스 전극 및 드레인 전극의 형성-
ITO 막의 두께가 약 100 nm가 되도록, DC 스퍼터링에 의해 게이트 절연층 상에 ITO 막(In2O3-SnO2(5 질량%))을 형성하였다. 그 후, ITO 막 상에 포토레지스트를 도포한 후 예비 소성하고, 노광 장치에 의한 노광 및 현상을 실시하여, 형성되는 소스 전극 및 드레인 전극의 패턴과 유사한 레지스트 패턴을 형성하였다. 또한, 옥살산을 주성분으로 하는 에칭액으로의 에칭을 실시하고, 레지스트 패턴이 형성되지 않은 영역의 ITO 막을 제거하였다. 그 후, 레지스트 패턴을 제거하고, ITO 막으로 형성된 소스 전극 및 드레인 전극을 형성하였다. 이 때, 소스 전극 폭에 의해 한정된 채널 폭은 50μm였고, 소스-드레인 전극 사이에 한정된 채널 길이는 50μm였다.
-활성층의 형성-
이렇게 형성된 소스 전극과 드레인 전극 사이의 채널 상에 잉크젯 장치로 금속 산화물 박막 형성용 도포액을 도포하였다.
기재를 120℃로 가열된 핫플레이트 상에서 10 분 동안 건조시킨 후, 대기 중에서 1 시간 동안 350℃에서 소성하고, 대기 중에서 3 시간 동안 300℃에서 추가로 어닐링하여 활성층을 얻었다. 이렇게 얻어진 활성층의 채널 단면은 두께가 약 15nm였다.
이에 따라, 전계 효과형 트랜지스터를 제조하였다.
<평가>
-채널 형성 상태(도포 특성)-
전계 효과형 트랜지스터의 제조에 있어서, 잉크젯 장치에 의해 금속 산화물 박막 형성용 도포액을 도포시의 도포액의 확산을 광학 현미경으로 관찰하고, 하기 평가 기준에 따라 채널 형성 상태를 평가하였다. 결과를 하기 표 3에 나타낸다.
A: 활성층이 게이트 전극으로부터 확산되지 않고 소스 전극과 드레인 전극 사이에 확산됨(도 6 참조).
B: 소스 전극과 드레인 전극 사이 이외로 활성층이 확산되고, 게이트 전극으로부터 확산됨(도 7 참조).
-체적 저항율-
얻어진 전계 효과형 트랜지스터에 대해, 전도체 파라미터 분석기 장치(Semiconductor Parameter Analyzer 4156C, Agilent Technologies 제조)를 이용하여 소스와 드레인 사이에 0V~±20V의 전압을 인가시의 전류를 2단자법에 의해 측정하고, 활성층의 체적 저항율을 측정하였다. 결과를 표 3에 나타낸다.
-캐리어 이동도 및 온/오프 비-
얻어진 전계 효과형 트랜지스터에 대해, 전도체 파라미터 분석기 장치(Semiconductor Parameter Analyzer 4156C, Agilent Technologies 제조)를 이용하여 소스-드레인 전압이 20V일 때의 게이트 전압 Vgs와 소스-드레인 전류 Ids 사이의 관계를 측정하였다. 결과를 도 8의 플롯에 도시한다. 적합한 트랜지스터 특성이 얻어졌음이 도 8로부터 확인되었다. 여기서, 도 8에서, "E"는 "10의 멱수"를 나타낸다. 예컨대 "E-04"는 "0.0001"을 나타낸다.
캐리어 이동도는 포화 영역에서 산출하였다. 또한, 온/오프 비를 얻었다. 여기서, 온/오프 비에서, ON 값은 30V에서의 Ids 값이다. 결과를 표 3에 나타낸다.
(실시예 2~39 및 비교예 1~5)
<금속 산화물 박막 형성용 도포액의 제조>
실시예 2~39 및 비교예 1~5의 금속 산화물 박막의 형성용 도포액을, 실시예 1의 금속 산화물 박막 형성용 도포액을 표 1에 나타낸 조성으로 변경한 것 외에는, 실시예 1과 동일한 방식으로 제조하였다.
비[B/(A + B)], 글리콜 에테르의 함량(질량%), 디올 및 글리콜 에테르 1L에 대한 금속 염의 비율, 및 얻어진 금속 산화물 박막 형성용 도포액 중의 인듐 이온의 수(A)와 아연 이온의 수 및 마그네슘 이온의 수의 합(C)의 비((C)/(A)(%))를 하기 표 2에 나타낸다.
비교예 3에서, B는 구리 이온의 수를 나타낸다. 비교예 4에서, B는 코발트 이온의 수를 나타낸다. 비교예 5에서, B는 니켈 이온의 수를 나타낸다.
<전계 효과형 트랜지스터의 제조 및 평가>
실시예 2~39 및 비교예 1~5에서 얻어진 금속 산화물 박막 형성용 도포액을 사용하여, 실시예 1과 유사하게 전계 효과형 트랜지스터를 제조 및 평가하였다. 결과를 표 3에 나타낸다.
[표 1-1]
Figure 112014060080913-pct00001
[표 1-2]
Figure 112014060080913-pct00002
표 1에서, (*1)은 물을 나타낸다.
표 1에서, 질산인듐은 In(NO3)3·3H2O을 나타내고; 황산인듐은 In2(SO4)3·9H2O를 나타내고; 염화인듐은 InCl3·4H2O를 나타내고; 질산칼슘은 Ca(NO3)2·4H2O를 나타내고; 황산칼슘은 Ca(SO4)·1H2O을 나타내고; 염화칼슘은 CaCl2·2H2O를 나타내고; 염화스트론튬은 SrCl2·6H2O를 나타내고; 황산스트론튬은 무수 Sr(SO4)를 나타내고; 질산스트론튬은 Sr(NO3)2·4H2O를 나타내고; 질산아연은 Zn(NO3)2·6H2O를 나타내고; 질산마그네슘은 Mg(NO3)2·6H2O를 나타내고; 질산구리는 Cu(NO3)2·3H2O를 나타내고; 질산코발트는 Co(NO3)2·6H2O를 나타내고; 질산니켈은 Ni(NO3)2·6H2O를 나타낸다.
[표 2]
Figure 112014060080913-pct00003
[표 3]
Figure 112014060080913-pct00004
표 3에서, "-"는 측정 불가를 나타낸다.
실시예 1~39의 본 발명의 금속 산화물 박막 형성용 도포액은 이의 우수한 도포 특성으로 인해 적합한 채널 형성 상태를 가지며, 활성층으로서 금속 산화물 박막 형성용 도포액을 형성하여 얻은 산화물 반도체를 사용하는 전계 효과형 트랜지스터는 전계 효과형 트랜지스터의 활성층에 필요한 적절한 활성층의 체적 저항율을 가지며, 높은 캐리어 이동도 및 큰 온/오프 비를 가져서, 적합한 트랜지스터 특성을 나타냈다.
또한, 비교예 1 및 2의 산화물 반도체 박막 형성용 도포액은 불량한 도포 특성 및 불충분한 채널 형성 상태를 가져서, 전계 효과형 트랜지스터의 평가를 수행할 수 없었다.
비교예 3~5의 산화물 박막 형성용 도포액에 관해서는, 게이트 전압 Vgs를 변경하더라도 소스-드레인 전류가 거의 변하지 않아서, 반도체 특성을 나타내지 않았다.
본 발명의 측면은 하기와 같다.
<1> 무기 인듐 화합물;
무기 칼슘 화합물 또는 무기 스트론튬 화합물, 또는 둘다; 및
유기 용매
를 포함하는 금속 산화물 박막 형성용 도포액.
<2> 무기 인듐 화합물은 질산인듐, 황산인듐 또는 염화인듐, 또는 이의 임의의 조합이고,
무기 칼슘 화합물은 질산칼슘, 황산칼슘 또는 염화칼슘, 또는 이의 임의의 조합이며,
무기 스트론튬 화합물은 질산스트론튬, 황산스트론튬 또는 염화스트론튬, 또는 이의 임의의 조합인 <1>에 따른 금속 산화물 박막 형성용 도포액.
<3> 무기 인듐 화합물 중 인듐 이온의 수(A) 및 무기 칼슘 화합물 중 칼슘 이온의 수와 무기 스트론튬 화합물 중 스트론튬 이온의 수의 합(B)이 하기 식 (1)을 만족시키는 <1> 또는 <2>에 따른 금속 산화물 박막 형성용 도포액:
0.040 ≤ [B/(A + B)] ≤ 0.200 … 식 (1).
<4> 유기 용매는 글리콜 에테르 또는 디올, 또는 이의 임의의 조합인 <1> 내지 <3> 중 어느 하나에 따른 금속 산화물 박막 형성용 도포액.
<5> <1> 내지 <4> 중 어느 하나에 따른 금속 산화물 박막 형성용 도포액을 도포물에 도포 및 건조시킨 후 소성을 행하여 얻어지는 금속 산화물 박막.
<6> 게이트 전압을 인가하기 위한 게이트 전극;
전류를 취출하기 위한 소스 전극 및 드레인 전극;
상기 소스 전극과 상기 드레인 전극 사이에 형성된 산화물 반도체로 형성된 활성층; 및
상기 게이트 전극과 상기 활성층 사이에 형성된 게이트 절연층
을 포함하는 전계 효과형 트랜지스터로서,
상기 산화물 반도체가 <1> 내지 <4> 중 어느 하나에 따른 금속 산화물 박막 형성용 도포액을 도포하여 형성된 산화물 반도체인 전계 효과형 트랜지스터.
<7> 기재 상에 게이트 전극을 형성하는 게이트 전극 형성 단계;
상기 게이트 전극 상에 게이트 절연층을 형성하는 게이트 절연층 형성 단계;
상기 게이트 절연층 상에 소스 전극 및 드레인 전극을 이격하여 형성하는 소스 전극 및 드레인 전극 형성 단계; 및
상기 소스 전극과 상기 드레인 전극 사이의 채널 영역으로서 상기 게이트 절연층 상에 산화물 반도체로 형성된 활성층을 형성하는 활성층 형성 단계
를 포함하는 전계 효과형 트랜지스터의 제조 방법으로서,
상기 활성층 형성 단계가 상기 게이트 절연층 상에 <1> 내지 <4> 중 어느 하나에 따른 금속 산화물 박막 형성용 도포액을 도포하여 상기 산화물 반도체로 형성된 상기 활성층을 형성하는 단계인 전계 효과형 트랜지스터의 제조 방법.
<8> 기재 상에 소스 전극 및 드레인 전극을 이격하여 형성하는 소스 전극 및 드레인 전극 형성 단계,
상기 소스 전극과 상기 드레인 전극 사이의 채널 영역으로서 상기 기재 상에 산화물 반도체로 형성된 활성층을 형성하는 활성층 형성 단계,
상기 활성층 상에 게이트 절연층을 형성하는 게이트 절연층 형성 단계, 및
상기 게이트 절연층 상에 게이트 전극을 형성하는 게이트 전극 형성 단계
를 포함하는 전계 효과형 트랜지스터의 제조 방법으로서,
상기 활성층 형성 단계가 상기 기재 상에 <1> 내지 <4> 중 어느 하나에 따른 금속 산화물 박막 형성용 도포액을 도포하여 상기 산화물 반도체로 형성된 상기 활성층을 형성하는 단계인 전계 효과형 트랜지스터의 제조 방법.
<9> 활성층 형성 단계에서, 금속 산화물 박막 형성용 도포액 중의 무기 인듐 화합물 중 인듐 이온의 수(A) 및 무기 칼슘 화합물 중 칼슘 이온의 수와 무기 스트론튬 화합물 중 스트론튬 이온의 수의 합(B)의 비[B/(A + B)]를 조정함으로써, 산화물 반도체의 체적 저항율, 캐리어 이동도 또는 캐리어 밀도, 또는 이의 임의의 조합을 제어하는 <7> 또는 <8>에 따른 전계 효과형 트랜지스터의 제조 방법.
<10> 상기 금속 산화물 박막 형성용 도포액이 글리콜 에테르 및 디올을 포함하고,
상기 활성층 형성 단계에서, 금속 산화물 박막 형성용 도포액 중의 글리콜 에테르 및 디올의 혼합비를 조정함으로써, 상기 금속 산화물 박막 형성용 도포액의 점도를 제어하는 <7> 내지 <9> 중 어느 하나에 따른 전계 효과형 트랜지스터의 제조 방법.
1 기재
2 게이트 전극
3 게이트 절연층
4 소스 전극
5 드레인 전극
6 활성층

Claims (13)

  1. 무기 인듐 화합물;
    무기 칼슘 화합물 또는 무기 스트론튬 화합물, 또는 둘다; 및
    유기 용매를 포함하고,
    상기 무기 스트론튬 화합물은 황산스트론튬 또는 염화스트론튬, 또는 둘다이며,
    상기 유기 용매는 글리콜 에테르 및 디올을 포함하는 금속 산화물 박막 형성용 도포액.
  2. 무기 인듐 화합물;
    무기 칼슘 화합물 또는 무기 스트론튬 화합물, 또는 둘다;
    무기 마그네슘 화합물 또는 무기 아연 화합물, 또는 둘다; 및
    유기 용매를 포함하고,
    인듐 이온의 수에 대한 마그네슘 이온의 수와 아연 이온의 수의 합이 1%~30%이며,
    상기 무기 스트론튬 화합물은 황산스트론튬 또는 염화스트론튬, 또는 둘다이며,
    상기 유기 용매는 글리콜 에테르 및 디올을 포함하는 금속 산화물 박막 형성용 도포액.
  3. 제1항 또는 제2항에 있어서,
    무기 인듐 화합물은 질산인듐, 황산인듐 또는 염화인듐, 또는 이의 임의의 조합이고,
    무기 칼슘 화합물은 질산칼슘, 황산칼슘 또는 염화칼슘, 또는 이의 임의의 조합인 금속 산화물 박막 형성용 도포액.
  4. 제1항 또는 제2항에 있어서, 무기 인듐 화합물 중 인듐 이온의 수(A) 및 무기 칼슘 화합물 중 칼슘 이온의 수와 무기 스트론튬 화합물 중 스트론튬 이온의 수의 합(B)이 하기 식 (1)을 만족시키는 금속 산화물 박막 형성용 도포액:
    0.040 ≤ [B/(A + B)] ≤ 0.200 … 식 (1).
  5. 삭제
  6. 제1항 또는 제2항에 따른 금속 산화물 박막 형성용 도포액을 도포물에 도포 및 건조시킨 후 소성을 행하여 얻어지는 금속 산화물 박막.
  7. 게이트 전압을 인가하기 위한 게이트 전극;
    전류를 취출하기 위한 소스 전극 및 드레인 전극;
    상기 소스 전극과 상기 드레인 전극 사이에 형성된 산화물 반도체로 형성된 활성층; 및
    상기 게이트 전극과 상기 활성층 사이에 형성된 게이트 절연층;
    을 포함하는 전계 효과형 트랜지스터로서,
    상기 산화물 반도체가 제1항 또는 제2항에 따른 금속 산화물 박막 형성용 도포액을 도포하여 형성된 산화물 반도체인 전계 효과형 트랜지스터.
  8. 기재 상에 게이트 전극을 형성하는 게이트 전극 형성 단계;
    상기 게이트 전극 상에 게이트 절연층을 형성하는 게이트 절연층 형성 단계;
    상기 게이트 절연층 상에 소스 전극 및 드레인 전극을 이격하여 형성하는 소스 전극 및 드레인 전극 형성 단계; 및
    상기 소스 전극과 상기 드레인 전극 사이의 채널 영역으로서 상기 게이트 절연층 상에 산화물 반도체로 형성된 활성층을 형성하는 활성층 형성 단계
    를 포함하는 전계 효과형 트랜지스터의 제조 방법으로서,
    상기 활성층 형성 단계가 상기 게이트 절연층 상에 제1항 또는 제2항에 따른 금속 산화물 박막 형성용 도포액을 도포하여 상기 산화물 반도체로 형성된 상기 활성층을 형성하는 단계인 전계 효과형 트랜지스터의 제조 방법.
  9. 기재 상에 소스 전극 및 드레인 전극을 이격하여 형성하는 소스 전극 및 드레인 전극 형성 단계;
    상기 소스 전극과 상기 드레인 전극 사이의 채널 영역으로서 상기 기재 상에 산화물 반도체로 형성된 활성층을 형성하는 활성층 형성 단계;
    상기 활성층 상에 게이트 절연층을 형성하는 게이트 절연층 형성 단계; 및
    상기 게이트 절연층 상에 게이트 전극을 형성하는 게이트 전극 형성 단계
    를 포함하는 전계 효과형 트랜지스터의 제조 방법으로서,
    상기 활성층 형성 단계가 상기 기재 상에 제1항 또는 제2항에 따른 금속 산화물 박막 형성용 도포액을 도포하여 상기 산화물 반도체로 형성된 상기 활성층을 형성하는 단계인 전계 효과형 트랜지스터의 제조 방법.
  10. 제8항에 있어서, 활성층 형성 단계에서, 금속 산화물 박막 형성용 도포액 중의 무기 인듐 화합물 중 인듐 이온의 수(A) 및 무기 칼슘 화합물 중 칼슘 이온의 수와 무기 스트론튬 화합물 중 스트론튬 이온의 수의 합(B)의 비[B/(A + B)]를 조정함으로써, 산화물 반도체의 체적 저항율, 캐리어 이동도 또는 캐리어 밀도, 또는 이의 임의의 조합을 제어하는 전계 효과형 트랜지스터의 제조 방법.
  11. 제8항에 있어서,
    상기 활성층 형성 단계에서, 금속 산화물 박막 형성용 도포액 중의 글리콜 에테르 및 디올의 혼합비를 조정함으로써, 상기 금속 산화물 박막 형성용 도포액의 점도를 제어하는 전계 효과형 트랜지스터의 제조 방법.
  12. 제9항에 있어서, 활성층 형성 단계에서, 금속 산화물 박막 형성용 도포액 중의 무기 인듐 화합물 중 인듐 이온의 수(A) 및 무기 칼슘 화합물 중 칼슘 이온의 수와 무기 스트론튬 화합물 중 스트론튬 이온의 수의 합(B)의 비[B/(A + B)]를 조정함으로써, 산화물 반도체의 체적 저항율, 캐리어 이동도 또는 캐리어 밀도, 또는 이의 임의의 조합을 제어하는 전계 효과형 트랜지스터의 제조 방법.
  13. 제9항에 있어서,
    상기 활성층 형성 단계에서, 금속 산화물 박막 형성용 도포액 중의 글리콜 에테르 및 디올의 혼합비를 조정함으로써, 상기 금속 산화물 박막 형성용 도포액의 점도를 제어하는 전계 효과형 트랜지스터의 제조 방법.
KR1020147017669A 2011-11-30 2012-11-28 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법 KR101697412B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-261991 2011-11-30
JP2011261991A JP5929132B2 (ja) 2011-11-30 2011-11-30 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
PCT/JP2012/081426 WO2013081167A1 (en) 2011-11-30 2012-11-28 Coating liquid for forming metal oxide thin film, metal oxide thin film, field-effect transistor, and method for manufacturing field-effect transistor

Publications (2)

Publication Number Publication Date
KR20140097475A KR20140097475A (ko) 2014-08-06
KR101697412B1 true KR101697412B1 (ko) 2017-01-17

Family

ID=48535613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147017669A KR101697412B1 (ko) 2011-11-30 2012-11-28 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법

Country Status (8)

Country Link
US (1) US9418842B2 (ko)
EP (1) EP2786405B1 (ko)
JP (1) JP5929132B2 (ko)
KR (1) KR101697412B1 (ko)
CN (2) CN107403716A (ko)
IN (1) IN2014CN04267A (ko)
TW (1) TWI559540B (ko)
WO (1) WO2013081167A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6454974B2 (ja) 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
CN105408244B (zh) * 2013-08-07 2019-04-12 株式会社尼康 金属氧化物膜的制造方法和晶体管的制造方法
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6672611B2 (ja) 2014-07-03 2020-03-25 株式会社リコー エレクトロクロミック化合物、エレクトロクロミック組成物及び表示素子及び調光素子
TWI560781B (en) * 2014-09-10 2016-12-01 Au Optronics Corp Method for fabricating thin film transistor and apparatus thereof
GB201418610D0 (en) * 2014-10-20 2014-12-03 Cambridge Entpr Ltd Transistor devices
CN104934444B (zh) * 2015-05-11 2018-01-02 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板结构及其制作方法
US10115828B2 (en) 2015-07-30 2018-10-30 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6828293B2 (ja) 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
US10269293B2 (en) * 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
JP6607013B2 (ja) 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10600916B2 (en) 2015-12-08 2020-03-24 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10170635B2 (en) 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6848405B2 (ja) * 2016-12-07 2021-03-24 株式会社リコー 電界効果型トランジスタの製造方法
CN107546262A (zh) * 2017-07-17 2018-01-05 华南理工大学 一种基于锶铟氧化物的薄膜晶体管及其制备方法
EP3544047A3 (en) 2018-03-19 2019-11-20 Ricoh Company, Ltd. Coating liquid for forming oxide, method for producing oxide film, and method for producing field-effect transistor
CN111370495B (zh) * 2018-12-26 2022-05-03 Tcl科技集团股份有限公司 薄膜晶体管有源层墨水及一种薄膜晶体管的制备方法
JP7326795B2 (ja) 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN113314614A (zh) * 2021-05-28 2021-08-27 电子科技大学 基于纳米压印法的氧化物薄膜晶体管器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001234343A (ja) * 2000-02-17 2001-08-31 Asahi Denka Kogyo Kk 金属化合物溶液及びこれを用いた薄膜の製造方法
US20090173938A1 (en) * 2007-12-26 2009-07-09 Konica Minolta Holdings, Inc. Metal oxide semiconductor, semiconductor element, thin film transistor and method of manufacturing thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696619A (ja) 1992-09-14 1994-04-08 Matsushita Electric Ind Co Ltd 透明導電膜形成用組成物とその形成方法
JPH07320541A (ja) 1994-05-19 1995-12-08 Matsushita Electric Ind Co Ltd 透明導電膜形成用組成物および透明導電膜の製造方法
US7442408B2 (en) * 2002-03-26 2008-10-28 Hewlett-Packard Development Company, L.P. Methods for ink-jet printing circuitry
US7062848B2 (en) * 2003-09-18 2006-06-20 Hewlett-Packard Development Company, L.P. Printable compositions having anisometric nanostructures for use in printed electronics
WO2006118291A1 (en) * 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4969141B2 (ja) 2005-04-27 2012-07-04 株式会社半導体エネルギー研究所 記憶素子、半導体装置、及び記憶素子の作製方法
EP1950177A4 (en) * 2005-11-18 2009-02-25 Idemitsu Kosan Co SEMICONDUCTOR THIN FILM, MANUFACTURING METHOD AND THIN FILM TRANSISTOR
KR101206661B1 (ko) * 2006-06-02 2012-11-30 삼성전자주식회사 동일 계열의 소재로 형성된 반도체층 및 소스/드레인전극을 포함하는 유기 전자 소자
KR101390022B1 (ko) * 2007-02-16 2014-04-29 삼성전자주식회사 질소를 포함하는 헤테로아로마틱계 리간드/전이금속착화합물, 이를 포함하는 버퍼층 및 상기 버퍼층을포함하는 유기박막 트랜지스터
JP2009120873A (ja) 2007-11-12 2009-06-04 Dainippon Printing Co Ltd 金属酸化物膜の製造方法
JP2009177149A (ja) 2007-12-26 2009-08-06 Konica Minolta Holdings Inc 金属酸化物半導体とその製造方法および薄膜トランジスタ
US20100072435A1 (en) * 2008-09-20 2010-03-25 Konica Minolta Holdings, Inc. Production method of metal oxide precursor layer, production method of metal oxide layer, and electronic device
JP5277832B2 (ja) 2008-09-24 2013-08-28 大日本印刷株式会社 積層体の製造方法
US20100163861A1 (en) * 2008-12-29 2010-07-01 Motorola, Inc. Method and apparatus for optically transparent transistor
JP2010258057A (ja) * 2009-04-22 2010-11-11 Konica Minolta Holdings Inc 金属酸化物半導体、その製造方法、及びそれを用いた薄膜トランジスタ
KR20110056127A (ko) * 2009-11-20 2011-05-26 삼성전자주식회사 트랜지스터용 반도체 제조 방법 및 트랜지스터의 제조 방법
JP6064314B2 (ja) * 2010-11-29 2017-01-25 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001234343A (ja) * 2000-02-17 2001-08-31 Asahi Denka Kogyo Kk 金属化合物溶液及びこれを用いた薄膜の製造方法
US20090173938A1 (en) * 2007-12-26 2009-07-09 Konica Minolta Holdings, Inc. Metal oxide semiconductor, semiconductor element, thin film transistor and method of manufacturing thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Journal of Crystal Growth, Investigation of solution-processed amorphous SrInZnO thin film transistors. 2011.02.03. Vol.326, P.171~174.*

Also Published As

Publication number Publication date
TWI559540B (zh) 2016-11-21
EP2786405A4 (en) 2015-04-08
KR20140097475A (ko) 2014-08-06
CN104081510A (zh) 2014-10-01
JP2013115328A (ja) 2013-06-10
WO2013081167A1 (en) 2013-06-06
EP2786405A1 (en) 2014-10-08
US9418842B2 (en) 2016-08-16
CN107403716A (zh) 2017-11-28
IN2014CN04267A (ko) 2015-07-31
JP5929132B2 (ja) 2016-06-01
TW201327831A (zh) 2013-07-01
US20140299877A1 (en) 2014-10-09
EP2786405B1 (en) 2017-03-29

Similar Documents

Publication Publication Date Title
KR101697412B1 (ko) 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
KR101835194B1 (ko) 금속 산화물 막 형성용 도포액, 금속 산화물 막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
JP6064314B2 (ja) 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
JP6236778B2 (ja) 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
CN108028270B (zh) 用于形成n-型氧化物半导体膜的涂布液、n-型氧化物半导体膜制造方法和场效应晶体管制造方法
JP2016111360A (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
KR101043854B1 (ko) 투명 박막 트랜지스터 및 그 제조 방법
CN106876475A (zh) 场效应晶体管、显示元件、图像显示装置以及***
EP4391083A2 (en) Coating liquid for forming n-type oxide semiconductor film, method for producing n-type oxide semiconductor film, and method for producing field-effect transistor

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 4