KR101668202B1 - 스케일러블 비디오 코딩을 위한 인터레이어 샘플 적응 필터 파라미터 재사용 - Google Patents
스케일러블 비디오 코딩을 위한 인터레이어 샘플 적응 필터 파라미터 재사용 Download PDFInfo
- Publication number
- KR101668202B1 KR101668202B1 KR1020157004552A KR20157004552A KR101668202B1 KR 101668202 B1 KR101668202 B1 KR 101668202B1 KR 1020157004552 A KR1020157004552 A KR 1020157004552A KR 20157004552 A KR20157004552 A KR 20157004552A KR 101668202 B1 KR101668202 B1 KR 101668202B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer bitstream
- sao
- enhancement layer
- bitstream
- sao filter
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/117—Filters, e.g. for pre-processing or post-processing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/46—Embedding additional information in the video signal during the compression process
- H04N19/463—Embedding additional information in the video signal during the compression process by compressing encoding parameters before transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
- H04N19/82—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation involving filtering within a prediction loop
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
스케일러블 비디오 인코딩에서 강화 레이어 비트스트림을 코딩하기 위해 필터 파라미터, 특히, 하위 레이어 비트스트림 또는 코딩된 강화 레이어 비트스트림의 SAO(sample adaptive offset) 파라미터를 재사용하는 것에 관한 기법이 본 명세서에 개시되어 있다.
Description
비디오 코딩은 비디오(비디오 데이터)를 준비하는 프로세스이며, 여기서 비디오는 기록 및 재생(playback)을 위한 적절한 포맷 및 사양을 충족하도록 인코딩된다. 코딩 시스템은 비압축 비디오 프레임을 생성하는 비디오 프레임 소스를 포함할 수 있다. 비압축 비디오 프레임은 H.264 AVC(advance video coding) 표준의 원리에 따라 코딩되어 인코더 버퍼로 송신될 수 있는데, 인코더 버퍼에서 코딩된 프레임이 송신 매체를 향해 전송된다.
현재의 스케일러블 코딩 방식(scalable coding scheme)에서, 코딩된 프레임은 베이스 레이어(base layer) 비트스트림을 생성하기 위한 베이스 레이어 인코딩 스테이지 및 강화 레이어(enhancement layer) 코딩된 비트스트림을 생성하기 위한 강화 레이어 인코딩 스테이지를 이용함으로써 생성되며, 강화 레이어 코딩된 비트스트림은 베이스 레이어 프레임에서 빠진 이미지 정보를 나타내는 잔여 신호(residual signal)이고, 따라서 베이스 레이어 비트스트림에 부가될 수 있다. 구현예에 있어서, SAO(sample adaptive offset)는 상기 코딩된 프레임의 디코딩 동안, 재구축된 픽쳐의 품질을 향상시키기 위해 고 효율 비디오 코딩(high efficiency video coding : HEVC) 표준에 채택되는 인루프(in-loop) 필터 기법이다. 필터 제어 플래그, SAO 타입, 오프셋 값 등을 포함하는 SAO 필터 파라미터는 인코더에 의해 결정되고 그 다음에 디코더에 송신된다.
비디오 코딩 및 압축에서, 연산 리소스와 같은, 리소스의 사용을 최소화하는 방법 및 프로세스를 제공하기 위한 도전이 계속해서 존재한다. 특히, HEVC-SVC 표준에서와 같이, 인코딩 및 디코딩을 위한 리소스 효율적인 코딩 및 압축 방식을 제공할 필요성이 계속해서 존재한다.
도 1은 SVC(Scalable Video Coding)(스케일러블 비디오 코딩)를 위한 인터레이어(inter-layer) SAO 파라미터 재사용을 구현하는 예시적인 시스템을 도시하고,
도 2는 SVC를 위한 인터레이어 SAO 파라미터 재사용을 구현하는 예시적인 비디오 인코더를 도시하고,
도 3은 SVC를 위한 인터레이어 SAO 파라미터 재사용을 구현하는 예시적인 비디오 디코더를 도시하고,
도 4는 HEVC에서 SAO 타입 및 에지 타입을 도시하는 테이블을 도시하고,
도 5는 현재의 프레임에서 현재의 코딩 유닛을 인코딩하기 위해 재사용되는 SAO 파라미터를 갖는 가능한 레퍼런스 코딩 유닛을 도시하고,
도 6a 및 도 6b는 SVC를 위한 인터레이어 SAO 파라미터 재사용을 위한 예시적인 프로세스의 플로우차트이고,
도 7은 3차원 비디오를 위한 SAO 재사용을 구현하는 예시적인 시스템을 도시하고,
도 8은 본 개시 내용의 적어도 몇몇 구현예에 따라 모두 구성되는 예시적인 디바이스를 도시한다.
후술하는 상세한 설명은 첨부 도면을 참조하여 제공된다. 도면에서, 참조 번호의 가장 왼쪽의 숫자(들)는 통상적으로 참조 번호가 먼저 나타나는 도면을 특정한다. 각종 도면에서 동일한 참조 번호의 사용은 유사하거나 동일한 항목을 나타낸다.
도 2는 SVC를 위한 인터레이어 SAO 파라미터 재사용을 구현하는 예시적인 비디오 인코더를 도시하고,
도 3은 SVC를 위한 인터레이어 SAO 파라미터 재사용을 구현하는 예시적인 비디오 디코더를 도시하고,
도 4는 HEVC에서 SAO 타입 및 에지 타입을 도시하는 테이블을 도시하고,
도 5는 현재의 프레임에서 현재의 코딩 유닛을 인코딩하기 위해 재사용되는 SAO 파라미터를 갖는 가능한 레퍼런스 코딩 유닛을 도시하고,
도 6a 및 도 6b는 SVC를 위한 인터레이어 SAO 파라미터 재사용을 위한 예시적인 프로세스의 플로우차트이고,
도 7은 3차원 비디오를 위한 SAO 재사용을 구현하는 예시적인 시스템을 도시하고,
도 8은 본 개시 내용의 적어도 몇몇 구현예에 따라 모두 구성되는 예시적인 디바이스를 도시한다.
후술하는 상세한 설명은 첨부 도면을 참조하여 제공된다. 도면에서, 참조 번호의 가장 왼쪽의 숫자(들)는 통상적으로 참조 번호가 먼저 나타나는 도면을 특정한다. 각종 도면에서 동일한 참조 번호의 사용은 유사하거나 동일한 항목을 나타낸다.
본 개시 내용은 HEVC 표준에 의해 구현되는 SVC(scalable video coding)에 대해 SAO 필터를 구현하는 하나 이상의 시스템, 장치, 방법 등을 개시한다. 구현예에 있어서, SVC 비트스트림은 하나의 베이스 레이어 비트스트림 및 적어도 하나의 강화 레이어 비트스트림을 포함할 수 있다. 이 구현예에 있어서, 하위 레이어(lower-layer) 비트스트림은 베이스 레이어 또는 하위 강화 레이어 비트스트림을 포함할 수 있다.
구현예에 있어서, 하위 레이어 비트스트림 또는 코딩된 하위 레이어 비트스트림의 SAO 필터 파라미터를 직접적으로 재사용하여 강화 레이어 비트스트림을 인코딩하거나 또는 하위 레이어 비트스트림의 SAO 필터 파라미터의 일부만을 재사용하여 다른 강화 레이어 비트스트림을 인코딩할 수 있다. 이 구현예에 있어서, 강화 레이어 비트스트림을 인코딩하기 위해 코딩된 하위 레이어 비트스트림으로부터의 SAO 필터 파라미터를 재사용하는 것은 인터레이어 SAO 파라미터 재사용으로서 지칭될 수 있다. 인터레이어 SAO 파라미터 재사용은 차세대 SVC 강화 레이어 코딩에서 SAO 필터링 프로세스를 향상시킬 수 있다.
도 1은 각종의 기술된 실시예를 구현하는데 이용될 수 있는 예시적인 시스템/컴퓨팅 디바이스(100)를 도시한다. 그러나, 본 명세서에서 개시된 기법은 다른 컴퓨팅 디바이스, 시스템 및 환경에서 구현될 수 있음을 용이하게 이해할 것이다. 도 1에 도시된 컴퓨팅 디바이스(100)는 컴퓨팅 디바이스의 일례이며 컴퓨터 및 네트워크 아키텍처의 사용 또는 기능의 범위에 대한 제한을 암시하려고 한 것은 아니다.
적어도 하나의 구현예에 있어서, 컴퓨팅 디바이스(100)는 적어도 하나의 프로세싱 유닛(102) 및 시스템 메모리(104)를 포함한다. 컴퓨팅 디바이스의 실제 구성 및 타입에 따라, 시스템 메모리(104)는 (RAM과 같은) 휘발성이거나, (ROM, 플래시 메모리 등과 같은) 비휘발성이거나 또는 이들의 조합일 수 있다. 시스템 메모리(104)는 특정의 구현예에 있어서 본 명세서에서 기술된 알고리즘 방법 및 기법을 구현할 수 있는 오퍼레이팅 시스템(106), 하나 이상의 프로그램 모듈(108)을 포함할 수 있다. 시스템 메모리(104)는 이 문서에서 이하에 기술되는 바와 같은 매크로블록/형상 데이터베이스(들)를 포함할 수 있는 프로그램 데이터(110)를 더 포함할 수 있다. 또한, 이 예에서 인코더(112)가 포함된다. 인코더(112)는 본 명세서에서 기술된 인터레이어 SAO 파라미터 재사용을 구현하는데 사용될 수 있다. 인코더(112)는 프로세싱 유닛(102), 시스템 메모리(104), 본 명세서에서 더 기술되는 다른 메모리, 입/출력 디바이스, 및 도시되지 않은 다른 컴포넌트/디바이스에 동작 가능하게 결합되고 이들과 통신할 수 있다.
이 예에서, 인코더(112)는 SAO 필터(114)를 포함한다. 더 기술되는 바와 같이, SAO 필터(114)는 강화 레이어 비트스트림 코딩에 사용될 수 있고, 하위 레이어 비트스트림 또는 코딩된 하위 레이어 비트스트림의 SAO 필터 파라미터를 직접 재사용하여 다른 강화 레이어 비트스트림을 인코딩하는 데에 이용될 수 있다. 특정의 경우에, SAO 필터(114)는 하위 레이어의 SAO 필터 파라미터의 일부만을 재사용하여 다른 강화 레이어 비트스트림을 인코딩하는 데에 이용된다. 또한, 디바이스(100)는 디코더(116)를 포함할 수 있다. 인코더(112) 및 디코더(116)의 예시적인 기능이 이하 더 기술된다.
컴퓨팅 디바이스(100)의 기본 구현은 점선(118)에 의해 표시된다. 예를 들어, 특정의 구현예에서, 인코더(112) 및/또는 디코더(116)는 3D 및 미디어를 포함하고 비디오, 구체적으로는 비디오 디코드/인코드를 포함하는 미디어 기능을 갖는 CPU(central processing units)의 집적된 그래픽 칩 세트의 일부일 수 있다 특정의 구현예에서, ASIC(application specific integrated circui)는 고정된 기능 인코더/디코더로서 인코더(112) 및/또는 디코더(116)를 포함할 수 있다.
비디오 인코딩을 갖는 디바이스는 기술된 기법, 방법 및 디바이스를 이용할 수 있다. 이러한 디바이스의 예는 미디어 플레이어, 비디오 컨퍼런싱 디바이스 등을 포함한다.
특정의 구현예에서, 프로그램 모듈(108)은 본 명세서에서 기술된 비디오 인코딩 기법 및 방법을 구현하도록 구성되는 코덱 또는 소프트웨어/펌웨어 기반 인코더와 같은 특정의 모듈(도시되지 않음)을 포함할 수 있다. 예를 들어, 특정의 구현예에서 이러한 모듈은 인코더(112)의 프로세스를 수행할 수 있다. 예시적인 코덱은 AVC, VC1, 및 SVC를 포함한다.
컴퓨팅 디바이스(100)는 추가적인 피쳐 또는 기능을 가질 수 있다. 예를 들어, 컴퓨팅 디바이스(100)는 착탈 가능한 스토리지(120) 및 착탈 불가능한 스토리지(122)와 같은 추가적인 데이터 저장 디바이스를 또한 포함할 수 있다. 특정의 구현예에서, 착탈 가능한 스토리지(120) 및 착탈 불가능한 스토리지(122)는 상술한 각종 기능을 수행하도록 프로세싱 유닛(102)에 의해 실행 가능한 인스트럭션을 저장하는 컴퓨터 액세스 가능한 매체의 예이다. 통상적으로, 도면을 참조하여 기술된 임의의 기능은 소프트웨어, 하드웨어(예를 들어, 고정된 논리 회로) 또는 이들 구현의 조합을 이용하여 구현될 수 있다. 프로그램 코드는 하나 이상의 컴퓨터 액세스 가능한 매체 또는 다른 컴퓨터 판독 가능한 저장 디바이스에 저장될 수 있다. 따라서, 본 명세서에서 기술된 프로세스 및 컴포넌트는 컴퓨터 프로그램 제품에 의해 구현될 수 있다. 상술한 바와 같이, 컴퓨터 액세스 가능한 매체는 컴퓨터 판독 가능한 인스트럭션, 데이터 구조, 프로그램 제품, 또는 다른 데이터와 같이, 정보의 저장을 위해 임의의 방법 또는 기술로 구현되는 휘발성 및 비휘발성의 착탈 가능한 매체 및 착탈 불가능한 매체를 포함한다. "컴퓨터 액세스 가능한 매체"란 용어는 비일시적인 저장 디바이스를 지칭하며, 컴퓨팅 디바이스, 예를 들어, 컴퓨팅 디바이스(100)에 의해 액세스되는 정보를 저장하는데 사용될 수 있는 RAM, ROM, EEPROM, 플래시 메모리 또는 다른 메모리 기술, CD-ROM, DVD(digital versatile disks) 또는 광학 스토리지, 자기 카세트, 자기 테이프, 자기 디스크 스토리지 또는 다른 자기 저장 디바이스, 또는 임의의 다른 비일시적인 매체를 포함하되, 이들로만 제한되지 않는다. 이러한 컴퓨터 액세스 가능한 매체 중 어느 것은 컴퓨팅 디바이스(100)의 일부일 수 있다.
일 구현예에서, 컴퓨터 액세스 가능한 매체인 착탈 가능한 스토리지(120)는 인스트럭션 세트가 저장되어 있는다. 프로세싱 유닛(102)에 의해 실행되는 경우, 인스트럭션 세트는 프로세싱 유닛(102)으로 하여금 본 명세서에서 기술된 바와 같은 동작, 태스크, 기능 및/또는 방법, 및 그 임의의 변형예를 실행하게 한다.
컴퓨팅 디바이스(100)는 키보드, 마우스, 펜, 음성 입력 디바이스, 터치 입력 디바이스 등과 같은 하나 이상의 입력 디바이스(124)를 또한 포함할 수 있다. 컴퓨팅 디바이스(100)는 디스플레이, 스피커, 프린터 등과 같은 하나 이상의 출력 디바이스(126)를 추가적으로 포함할 수 있다.
컴퓨팅 디바이스(100)는, 컴퓨팅 디바이스(100)가 접속(130)을 통해 하나 이상의 다른 디바이스(도시되지 않음)와 유선 또는 무선으로 통신하게 하는 하나 이상의 통신 접속(128)을 또한 포함할 수 있다. 도시된 컴퓨팅 디바이스(100)는 적절한 디바이스의 일례이고, 기술된 각종 실시예의 사용 또는 기능의 범위에 대한 제한을 암시하려고 한 것이 아님을 이해해야 한다.
도 2는 하위 레이어 또는 코딩된 강화 레이어 비트스트림의 SAO 필터 파라미터를 직접 재사용하여 다른 강화 레이어 비트스트림을 인코딩하거나, 또는 하위 레이어의 SAO 필터 파라미터의 일부만을 재사용하여 다른 강화 레이어 비트스트림을 인코딩하는, 강화 레이어 비트스트림 코딩을 위한 HEVC-SVC 표준에 대한 SAO 필터(114)를 구현하는 예시적인 비디오 인코더(112)를 도시한다. 특정의 구현예에서, 비디오 인코더(112)는 CPU의 일부, 집적 회로 칩셋의 일부로서, 또는 개별적인 컴포넌트/디바이스로서 구현될 수 있다. 상술한 바와 같이, 특정의 구현예에서, 비디오 인코더(112)는 코덱과 같은 펌웨어 또는 소프트웨어로서 구현될 수 있다. 또한, 도 2는 단지 예시적인 것이고 추가적인 블록 또는 컴포넌트 및/또는 상이한 구성의 블록 또는 컴포넌트를 포함할 수 있다.
기술된 바와 같이, 베이스 레이어 비트스트림 및 강화 레이어 비트스트림으로서 알려지거나 또는 지시되는 바와 같은 복수 레이어 비트스트림이 SVC 시스템에 존재한다. 베이스 레이어 비트스트림은, 예를 들어, HEVC 표준 인코더(예를 들어, 인코더(112))를 이용하여 코딩되고 베이스 레이어 비트스트림은 베이스 레이어 비디오 출력(도시되지 않음)을 재구축하기 위해 독립적으로 디코딩될 수 있다. 한편, 강화 레이어 비트스트림은, 예를 들어, HEVC-SVC 코딩 툴을 이용하여 코딩되고, 강화 레이어 비디오 출력(도시되지 않음)을 구축하기 위해 하위 레이어 데이터와 함께 디코딩될 수 있다.
구현예에서, 강화 레이어 비트스트림을 코딩하는 인터레이어 코딩 툴은 인터레이어 움직임 보상 예측(motion-compensated prediction, MCP)을 포함하고, 이 인터레이어 MCP는 인트라레이어(intra-layer) MCP에 대한 대안으로서 추가된다. 인트라레이어 MCP는 동일한 레이어의 기존의 코딩된 픽쳐를 사용하는 인터 픽쳐 예측을 지칭할 수 있는 한편, 인터레이어 MCP는 다른 레이어의 기존의 코딩된 픽쳐를 사용하는 인터 픽쳐 예측을 지칭할 수 있다.
구현예에서, 비디오 인코더(112)는 SVC 비트스트림(202)의 형태로 대응하는 인코딩된 프레임을 생성하기 위해 인코딩될 이미지 프레임을 포함하는 인코딩되지 않은 또는 비압축 비디오(200)를 수신할 수 있다. 이 구현예에서, 비디오 인코더(112)의 하나 이상의 컴포넌트 또는 블록은 하나 이상의 표준 및 본 명세서에서 기술된 프로세스 및 기법과 부합하는 SVC 인코딩을 수행하도록 구성될 수 있다.
예를 들어, 비디오 인코더(112)는 다음과 같은 하나 이상의 컴포넌트를 포함한다. 다른 컴포넌트가 포함될 수 있고, 컴포넌트가 결합(즉, 컴포넌트의 기능이 결합됨)될 수 있음이 이해될 것이다. 또한, 코딩 유닛 또는 CU에 대한 참조는 코딩될 픽쳐의 부분 또는 슬라이스에 관한 것일 수 있다.
1) 컴포넌트(204-1)는 SVC 강화 레이어 재구축의 품질을 향상시키기 위해 SAO 필터(114)를 적용하는 메커니즘일 수 있다.
2) 컴포넌트(204-2)는 이미 코딩된 하위 레이어 픽쳐로부터의 SAO 파라미터를 재사용하여 강화 레이어 픽쳐를 인코딩하는 메커니즘으로서 소위 인터레이어 SAO 파라미터 재사용일 수 있다. 구현예에서, SAO 파라미터는 SAO 제어 플래그, SAO 타입, 및 SAO 오프셋 값 등을 포함할 수 있고, 재사용은 픽쳐 레벨, 슬라이스 레벨 또는 코딩 유닛 레벨에서 구현될 수 있다. 이 구현예에서, 하위 레이어 픽쳐는 현재의 강화 레이어 픽쳐와 동일한 시간 인스턴스(instance)에서 캡쳐되는 픽쳐이거나, 또는 하위 레이어 픽쳐는 현재의 강화 레이어 픽쳐와 상이한 시간 인스턴스에서 캡쳐될 수 있다.
3) 컴포넌트(204-3)는 강화 레이어 픽쳐를 인코딩하기 위해 하위 레이어 픽쳐의 SAO 파라미터를 직접 재사용하는 메커니즘일 수 있다.
4) 컴포넌트(204-4)는 강화 레이어 픽쳐를 인코딩하기 위해 하위 레이어 픽쳐로부터의 SAO 파라미터의 일부를 직접 재사용하는 메커니즘으로서, 인코더(112)로 하여금 강화 레이어 픽쳐에 대한 SAO 파라미터의 나머지 부분을 생성하게 하고 생성된 파라미터를 디코더에 전송하게 하는 메커니즘일 수 있다. 예를 들어, 하위 레이어 픽쳐로부터의 SAO 제어 플래그 및 SAO 타입만을 재사용하지만, 강화 레이어 픽쳐에 대한 새로운 SAO 오프셋 값을 재생성한다.
5) 컴포넌트(204-5)는 하위 레이어 픽쳐로부터의 SAO 파라미터를 직접 재사용하지 않고 인코더(112)로 하여금 현재의 강화 레이어 픽쳐에 대한 모든 SAO 파라미터를 생성하게 하고 생성된 파라미터를 디코더에 전송하게 하는 메커니즘일 수 있다.
6) 컴포넌트(204-6)는 인코더(112)로 하여금 하위 레이어 픽쳐로부터의 SAO 파라미터를 재사용할지를 적응적으로 결정하고, 그 다음에 결정 플래그를 디코더에 전송하게 하는 메커니즘일 수 있다. 결정 플래그는 시퀀스 레벨 플래그, GOP 레벨 플래그, 슬라이스 레벨 플라그, 또는 코딩 유닛 레벨 플래그일 수 있다. 구현예에서, 3개의 비디오 컴포넌트, 즉, Y, Cb, 및 Cr은 동일한 결정 플래그를 공유하거나 또는 별도의 개별적인 결정 플래그를 포함할 수 있다.
7) 컴포넌트(204-7)는 Y, Cb 및 Cr 컴포넌트에 대해 상이한 SAO 파라미터 재사용 방식을 적용하는 메커니즘, 예를 들어, Y 컴포넌트에 대해 적응적인 재사용을 적용하지만, Cb 및 Cr 컴포넌트에 대해 필수적인(mandatory) 재사용을 적용하는 메커니즘일 수 있다.
8) 컴포넌트(204-8)는 강화 레이어 픽쳐의 현재의 코딩 유닛을 인코딩하기 위해 공간적 또는 시간적 인접 코딩 유닛으로부터 SAO 파라미터를 재사용하거나 또는 부분적으로 재사용하는 메커니즘으로서, 인트라레이어 SAO 파라미터 재사용으로서 지칭될 수 있다. 공간적 인접 코딩 유닛은 왼쪽 인접 코딩 유닛, 위쪽 인접 코딩 유닛, 왼쪽 위 인접 코딩 유닛, 또는 다른 이용 가능한 코딩된 공간적 인접 코딩 유닛일 수 있다. 시간적 인접 코딩 유닛은 인트라레이어 레퍼런스 프레임의 동일 위치 코딩 유닛이거나 움직임 벡터에 의해 포인팅되는 인트라레이어 레퍼런스 프레임의 코딩 유닛일 수 있다. 일 실시예에서, 인코더(112)는 어느 인접 코딩 유닛이 재사용되는지를 결정하고 그 다음에 그 결정 결과를 디코더에 보낼 수 있다.
9) 컴포넌트(204-9)는 인코더(112)로 하여금 인트라레이어 또는 인터레이어 SAO 파라미터 재사용을 적용하는 것을 적응적으로 결정하게 하고, 그 다음에 인코더(112)의 결정을 표시하기 위한 플래그를 디코더에 전송하게 하는 메커니즘일 수 있다.
10) 컴포넌트(204-10)는 인코딩 유닛의 예측 모드에 근거하여 인터레이터 또는 인트라레이어 SAO 파라미터 재사용을 적용하는 메커니즘일 수 있다. 예를 들어, 코딩 유닛이 인트라레이어 예측되면, 인트라레이어 SAO 파라미터 재사용을 적용한다. 코딩 유닛이 인터레이어 예측되면, 인터레이어 SAO 파라미터 재사용을 적용한다. 이 경우에, 어떠한 플래그도 요구되지 않으며 디코더는 코딩 유닛의 디코딩된 예측 모드에 근거하여 어떤 종류의 재사용 방식을 사용할지를 결정할 수 있다.
11) 출력(206)은 베이스 레이어 및 강화 레이어 비트스트림을 포함할 수 있는 SVC 비트스트림(202)에 대한 버퍼 컴포넌트를 포함할 수 있다.
도 3은 2 레이어 SVC 비트스트림의 예시적인 비디오 디코더(116)를 도시한다. 구현예에서, 비디오 디코더는 SVC 비트스트림(202)을 수신하고 디멀티플렉서(300)를 통한 SVC 비트스트림(202)의 디멀티플렉싱을 수행하여 베이스 레이어에 대한 별도의 레이어 제로(0) 비트스트림 및 강화 레이어에 대한 레이어 1 비트스트림을 제공한다. 이 구현예에서, 레이어 0(302)은 베이스 레이어 0 출력 비디오(304)를 재구축하도록 독립적으로 디코딩될 수 있는 한편, 레이어 1(304)은 재구축된 레이어 1 출력 비디오(308)를 제공하도록 재구축된 베이스 레이어 0 출력 비디오(304)와 함께 디코딩될 수 있다.
구현예에서, 베이스 레이어 디코딩 흐름 블록(310)은 레이어 0 비트스트림(302)을 프로세싱하고, 강화 레이어 디코딩 흐름 블록(312)은 레이어 1 비트스트림(306)을 프로세싱한다. HEVC 표준 기반 SVC의 경우, 레이어 0 비트스트림(302)은 HEVC 디코더에 의해 디코딩될 수 있다.
구현예에서, 레이어 1 비트스트림(306)은 레이어 1 출력 비디오(308)를 재구축하도록 독립적으로 디코딩될 수 있다. 다른 강화 레이어 코딩 유닛의 인코딩을 위해 인터레이어 예측이 사용될 수 있으므로 레이어 1 비트스트림(306)은 레이어 0 비트스트림의 재구축된 출력 비디오(304)와 함께 디코딩된다.
구현예에서, 레이어 0 비트스트림(302)은 인터레이터 예측에 대해 적용되기 전에 프로세싱될 수 있다. 예를 들어, 레이어 0 비트스트림(302)은 인터레이어 SAO 파라미터 재사용을 이용하여 레이어 1 비트스트림(306)을 프로세싱하기 전에 먼저 프로세싱된다. 구현예에서, "프로세싱"은 공간적 스케일러빌러티(scalability)를 위한 픽쳐 업 샘플링, 비트 깊이(bit-length) 스케일러빌러티를 위한 픽쳐 톤 매핑, 인터페이스 프로그레시브 스케일러빌러티를 위한 디인터레이싱, 또는 몇몇 다른 종류의 프로세싱을 포함할 수 있다.
도 3을 계속해서 참조하면, 인터레이어 SAO 파라미터 재사용은 베이스 레이어 디코딩 흐름(310)에서의 SAO 필터를 강화 레이어 디코딩 흐름(312)의 SAO 필터에 접속하는 라인(314)에 의해 도시된다. 구현예에서, 레이어 0 비트스트림(302) 또는 하위 강화 레이어 코딩 유닛의 디코딩된 SAO 파라미터는 강화 레이어 코딩 유닛의 SAO 파라미터로서 사용되어, 레이어 1 비트스트림(306)을 디코딩할 수 있다.
구현예에서, 각각의 레이어 0 비트스트림(302) 또는 레이어 1 비트스트림(306)에 대해, SVC를 적용함에 있어, SAO는 재구축된 신호의 객관적 및 주관적 품질을 향상시키기 위해 디블로킹 필터 이후에 조건적으로 수행될 수 있다. 이 구현예에서, 하위 레이어 및 강화 레이어 비트스트림에 대한 SAO 필터링은 개별적인 SAO 파라미터를 이용하여 구현될 수 있다.
구현예에서, SAO는 재구축된 픽셀을 상이한 카테고리로 분류하고 그 다음에 각각의 픽셀 카테고리에 대해 루마(luma) 및/또는 크로마(chroma) 성분에 오프셋을 부가함으로써 왜곡(distortion)을 저감하는데 사용될 수 있다. 예를 들어, 오프셋 테이블은 특정의 카테고리에 부가될 수 있고 오프셋 테이블은 인코더(112)에서 결정되고 디코더(116)에 송신된다. 인코더(112) 및 디코더(116)가 상이한 디바이스에 상주하고, SVC 비트스트림(202)이 인코더(112)로부터 디코더(116)로 송신될 수 있는 특정의 구현예가 제공된다.
도 4의 테이블 1은 5개의 상이한 SAO 타입을 도시하는 한편, 도 4의 테이블 2는 5개의 상이한 종류의 에지 타입의 예를 도시한다.
구현예에서, 인코더(112)측에서의 SAO 필터링은 다음과 같이 구현될 수 있다.
1) 픽쳐를 최대 코딩 유닛(LCU : largest coding unit) - 정렬 영역(aligned regions)으로 분할한다. HEVC에서, 하나의 LCU는 하나의 영역과 같다.
2) RDO(rate distortion optimization) 프로세스를 통해 각각의 영역을 상이한 SAO 타입으로 분류한다. 이 구현예에서, 도 4의 테이블 1에 도시된 바와 같이, "saoTypeldx"에 의해 표시되는 5개의 가능한 SAO 타입이 존재한다.
3) 특정의 영역에 대해
a) "saoTypeIdx" = 4이면
i) 픽셀의 강도(intensity)에 따라 픽셀을 상이한 밴드 타입으로 분류한다. 0 내지 255의 강도는 "bandldx"로 표시되는 32개의 밴드 타입으로 균등하게 분할된다. 예를 들어, 특정의 영역에 대해 송신되는 연속적인 4개의 밴드에 대해 4개의 오프셋 값을 갖는 오프셋 테이블이 존재한다. 한편, "sao_band_position"는 SAO가 적용될 제 1 밴드를 시그널링하는데 사용될 수 있다. 따라서, 특정의 오프셋 값은 그 밴드 타입에 따라 각각의 픽셀에 대해 도출될 수 있다.
ii) 각각의 픽셀에 대해, 오프셋 값을 원래의 픽셀 값에 부가한다.
b) 그렇지 않고, "saoTypeldx" =0, 1, 2, 또는 3이면
i) 각각의 픽셀에 대해 에지 타입을 연산한다. 이 예에서, 테이블 2에 도시된 바와 같이, "edgeldx"로 표시되는 각각의 EDO(edge offset) 타입에 대해 5 종류의 에지 타입이 존재한다. 오프셋 값은 그 에지 타입에 따라 특정의 픽셀에 대해 획득된다.
ii) 각각의 픽셀에 대해, 오프셋 값을 원래의 픽셀 값에 부가한다.
c) 그외이면, SAO를 수행하지 않는다.
구현예에서, 디코더(116)측에서의 SAO 필터링은 다음과 같이 구현될 수 있다.
1) 특정의 영역 내의 모든 픽셀에 대해, 픽셀 당(per-pixel) SAO 필터링을 수행한다.
2) 각각의 영역은 자신이 속하는 SAO 타입을 나타내는 "saoTypeldx"를 수신한다. "saoTypeIdx=4"이면, 현재의 영역은 밴드 위치(band position)를 또한 수신할 것이다.
3) 특정의 영역 내의 각각의 픽셀에 대해
a) saoTypeldx" =0, 1, 2, 또는 3이면, 그 "edgeldx"를 연산하고, 에지 타입의 수신된 오프셋을 픽셀 값에 부가한다.
b) 그렇지 않고 "saoTypeldx" =4이면, 그 밴드 Idx를 연산하고 밴드 타입의 수신된 오프셋을 픽셀 값에 부가한다.
c) 그외이면 SAO를 수행하지 않는다.
도 5는 베이스 레이어 비트스트림(502)의 코딩 유닛과 강화 레이어 비트스트림(504)의 코딩 유닛 간의 매핑(500)을 도시한다. 구현예에서, 강화 레이어 비트스트림(504)에 대한 SAO 필터링은 하위 레이어 비트스트림(502)으로부터 부분적으로 또는 전체적으로 계승(inherit)될 수 있는 SAO 제어 플래그, SAO 타입, 및 SAO 오프셋 값, SAO 밴드 위치 같은 상이한 SAO 파라미터를 이용할 수 있다. 예를 들어, a) 강화 레이어 비트스트림(504)을 위해 베이스 레이어 비트스트림(502)으로부터 SAO 제어 플래그 및 SAO 타입만을 복사하거나, 또는 b) 강화 레이어 비트스트림(504)을 위해 하위 레이어 비트스트림(502)으로부터의 SAO 제어 플래그, SAO 타입, SAO 오프셋 값 및/또는 SAO 밴드 위치 등을 포함하는 모든 SAO 파라미터를 복사한다. 구현예에서, 재사용되고 및/또는 계승될 수 있는 SAO 파라미터는 인코더(112) 및 디코더(116)가 동일한 SAO 파라미터를 사용하기 위해 표준 사양에서 정의될 수 있다.
구현예에서, 강화 레이어 코딩 유닛에 대해(즉, 강화 레이어 비트스트림(504)에서) SAO 파라미터를 재사용하는 경우, 공간적, 시간적 및 인터레이어 인접 코딩 유닛으로부터의 복수의 대응하는 코딩 유닛은 도 3에 도시된 바와 같이 계승된 SAO 파라미터를 생성하는데 이용될 수 있다. 예를 들어, fB(t)는 시간 t에서의 베이스 레이어 픽쳐(506)를 나타내고, fE(t)는 시간 t에서의 강화 레이어 픽쳐(508)를 나타내고, SAOB(t, x, y)는 베이스 레이어 픽쳐 fB(t)(506)의 (x, y)에 위치하는 코딩 유닛의 SAO 파라미터를 나타내고, SAOF(t, x, y)는 강화 레이어 픽쳐 fE(t)(508)의 (x, y)에 위치하는 코딩 유닛의 SAO 파라미터를 나타낸다.
구현예에서, 강화 레이어 코딩 픽쳐 fE(t-m)(510)의 그레이 코딩 유닛은 시간 t-m에서의 현재의 강화 레이어 픽쳐 이전의 코딩된 강화 레이어 픽쳐이고,
a) fE(t+n)는 시간 (t+n)에서의 현재의 강화 레이어 이후의 코딩된 강화 레이어 픽쳐이고,
b) fB(t)는 시간 t에서의 베이스 레이어 또는 하위 강화 레이어 픽쳐이고,
c) fB(t-m)는 시간 (t-m)에서의 fB(t) 이전의 코딩된 베이스 레이어 또는 하위 강화 레이어 픽쳐이고,
d) fB(t+n)는 시간 (t+n)에서의 fB(t) 이후의 코딩된 베이스 레이어 또는 하위 강화 레이어 픽쳐라 가정하면, 현재의 강화 레이어 코딩 유닛(512)을 인코딩하기 위해 SAOE(t, xc, yc)로서 표시된 다음에 열거되는 코딩 유닛의 SAO 파라미터가 재사용될 수 있다.
- fB(t)내의 공간적 인접 코딩 유닛; SAOE(t, xk, yk). 공간적 인접 코딩 유닛은 현재의 코딩 유닛에 대해 왼쪽, 위쪽, 왼쪽 위 또는 오른쪽 위의 코딩된 인접 코딩 유닛을 포함할 수 있다.
- fE(t-m)로부터의 시간적 인접 코딩 유닛; SAOE(t-m, xi, yi)
- fE(t+n)로부터의 시간적 인접 코딩 유닛; SAOE(t+n, xj, yj)
- fB(t)로부터의 인터레이어 인접 코딩 유닛; SAOB(t, xs, ys)
- fB(t-m)로부터의 시간적 인접 코딩 유닛; SAOB(t-m, xh, yh)
- fB(t+n)로부터의 시간적 인접 코딩 유닛; SAOB(t+n, xl, yl)
어느 블록이 선택되는지 및 어느 종류의 SAO 정보가 계승되어야 하는지에 대한 표준 사양을 제공하는 것에 관해 일관성이 존재해야 하므로, 인코더 및 디코더는 동일한 SAO 필터링을 생성할 수 있다. 레퍼런스 프레임에서의 대응하는 블록은 블록 위치, 코딩된 인트라레이어/인터레이어 움직임 벡터 등과 같은 알려진 정보를 이용하여 상이한 방법에 의해 도출될 수 있다. 예를 들어, 대응하는 코딩 유닛은 (a) 현재의 코딩 유닛의 동일한 위치를 갖는 인트라레이어/인터레이어 비트스트림 레퍼런스 프레임내의 동일 위치 코딩 유닛, (b) 기존의 코딩된 인트라레이어/인터레이어 움직임 벡터 등을 이용하는 인트라레이어/인터레이어 움직임 보상 코딩 유닛일 수 있다.
또한, 인트라레이어/인터레이어 비트스트림 대응 코딩 유닛은 블록 기반 예측으로 인해 복수의 블록을 중첩할 수 있으므로, 대응 블록을 나타내기 위해 우세한 중첩 블록과 같은 각종 방법이 이용될 수 있다.
예시적인 구현예의 상기 설명에서, 청구된 본 발명을 가장 잘 설명하기 위서, 설명의 목적으로, 특정의 수, 특정의 재료 구성, 및 다른 세부 사항이 개시되어 있다. 그러나, 당 분야에서 통상의 지식을 가진 자라면 본 발명은 본 명세서에서 개시된 예시적인 것과 상이한 세부 사항을 이용하여 실시될 수 있음을 이해할 것이다. 다른 예에서, 예시적인 구현예의 설명을 명확하게 하기 위해 잘 알려진 특징은 생략되거나 간략화되어 있다.
본 발명자는 기술된 예시적인 구현예를 주요 예인 것으로 의도한다. 본 발명자는 이들 예시적인 구현예가 첨부된 청구범위의 범위를 제한하도록 하려는 것은 아니다. 그 대신에, 본 발명자는 청구된 발명은 다른 현재의 또는 추후의 기법과 관련하여 다른 방식으로 또한 구체화되고 구현될 수 있음을 상정하였다.
본 출원에서 사용되는 바와 같이, 용어 "또는"은 배타적인 "또는"이 아니라 포괄적인 "또는"을 의미하는 것으로 의도된다. 즉, 달리 특정하지 않거나 문맥으로부터 명확하지 않은 한, "X가 A 또는 B를 채용한다"는 임의의 자연적인 포괄적 치환을 의미하는 것으로 의도된다. 즉, X가 A를 채용하거나, X가 B를 채용하거나, X가 A 및 B를 모두 채용하면, "X가 A 또는 B를 채용한다"는 임의의 전술한 예들 하에서 충족된다. 또한, 본 출원 및 첨부되는 특허청구범위에서 사용되는 바와 같은 어구는 달리 특정하지 않거나 단수 형태에 관한 문맥으로부터 명확하지 않은 한, 통상적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
이들 프로세스는 하드웨어, 소프트웨어, 및/또는 펌웨어 단독으로 또는 조합하여 미신으로 구현될 수 있는 동작의 시퀀스를 나타내는 논리 흐름 그래프내의 블록의 집합체로서 도시되어 있다. 소프트웨어/펌웨어의 문맥에서, 블록은 하나 이상의 프로세서에 의해 실행되는 경우, 개시된 동작을 수행하는 하나 이상의 컴퓨터 판독 가능한 저장 매체에 저장된 인스트럭션을 나타낸다.
프로세스가 기술되는 순서는 제한되는 것으로 해석되어서는 안 되고, 임의의 수의 기술된 프로세스 블록은 프로세스들 또는 다른 프로세스를 구현하기 위한 임의의 순서로 결합될 수 있음에 주목해야 한다. 게다가, 개별적인 블록은 본 명세서에서 기술되는 청구 대상의 사상 및 범위로부터 벗어나지 않고 프로세스로부터 제거될 수 있다.
인접하는 뷰들(views) 간의 높은 상관에 근거하여, 현재의 코딩 유닛과 인터레이어 비트스트림 레퍼런스 프레임내의 대응하는 코딩 유닛 간의 SAO 파라미터는 매우 유사할 수 있다. 제안된 SAO 파라미터 재사용 방법을 이용함으로써, 제안된 방법 및 기법은 SAO 정보를 나타내는 비트(즉, 비디오의 프로세싱)를 절약할 수 있다. 기술된 바와 같이, 방법 및 기법은 인코더(112) 및 디코더(116)에서 수행될 수 있다. 특정의 구현예에서, 이러한 SAO 파라미터 재사용을 사용할지를 나타내기 위해 인코더(112)로부터 디코더(116)로 플래그가 설정되고 제공될 수 있다.
도 6은 인터레이어 SAO 파라미터 재사용을 위한 예시적인 방법을 도시하는 예시적인 프로세스 플로우차트(600)를 도시한다. 이것은 코딩 유닛 또는 CU인, SAO 파라미터 재사용 프로세스 및 기법의 기본 유닛에 근거한다. 각각의 픽쳐는 인코딩 및 디코딩 이전에 CU로 분할될 수 있다. SAO 파라미터 재사용 프로세스 및 기법을 수행하는 경우, 먼저 레퍼런스 프레임에서 대응하는 CU를 발견하고, 그 다음에 현재의 CU를 인코딩하기 위해 그 대응하는 CU로부터 SAO 필터 플래그, saoTypeldx, 밴드 위치 및 오프셋 값과 같은 SAO 정보를 재사용한다.
블록(602)에서, 현재의 코딩 유닛(CU)에 대해, SAO 필터링이 수행된다. 현재의 CU가 베이스 레이어 비트스트림으로부터의 것인지의 판정이 행해진다. 판정이 "YES"이고, 블록(604)의 YES 브랜치를 따르면, 블록(606)에서, CU에 대한 SAO 필터링이 수행된다. 이것은 현재의 CU에 적용되는 HEVC 표준에서 통상적인 SAO 필터 프로세스일 수 있다.
현재의 CU가 베이스 레이어 비트스트림이 아니면, 즉, 현재의 CU가 강화 레이어 비트스트림이면, 블록(604)의 NO 브랜치를 따르고, SAO 재사용(예를 들면, 인터레이어 SAO 파라미터 재사용)이 현재의 CU에 적용된다. 강화 레이어 비트스트림에서의 현재의 CU가 인터레이어 움직임 보상으로 코딩되어 있으면, 블록(610)의 YES 브랜치를 따르고, 인터레이어 비트스트림 레퍼런스 프레임으로부터의 레퍼런스 CU의 SAO 파라미터가 현재의 CU를 필터링하기 위해 재사용된다. 그렇지 않으면, 블록(614)에서 인트라레이어 비트스트림 레퍼런스 프레임으로부터의 레퍼런스 프레임의 SAO 파라미터가 현재의 CU를 필터링하기 위해 재사용된다.
SAO 타입(도 5의 테이블 1 참조)이 [0, 4]위 범위에 있지 않으면, 블록(616)의 NO 브랜치를 따르고, 블록(618)에서 SAO 필터링이 수행되지 않는다. 이것은 SAO 필터링이 디스에이블되는 것을 나타낼 수 있다. 즉, 현재의 CU에 대해 SAO 필터링이 존재하지 않을 것이다.
SAO 타입(도 5의 테이블 1 참조)이 [0, 4]위 범위에 있으면, SAO 필터링이 수행된다. SAO 타입이 4이면, 블록(622)에서, 블록(620)의 YES 브랜치를 따르고, 블록(624)에서 현재의 CU를 필터링하기 위해 밴드 위치 및 오프셋 값이 재사용된다. 한편, SAO 타입이 4가 아니면, 현재의 CU를 필터링하기 위해 에지 오프셋 타입 및 오프셋 값이 재사용된다.
도 7은 본 개시 내용에 따른 다른 예시적인 시스템(700)을 도시한다. 각종 구현예에서, 시스템(700)이 이 문맥으로 제한되지 않지만 시스템(700)은 미디어 시스템일 수 있다. 예를 들어, 시스템(700)은 퍼스널 컴퓨터(PC), 랩탑 컴퓨터, 울트라 랩탑 컴퓨터, 태블릿, 터치 패드, 포터블 컴퓨터, 핸드헬드 컴퓨터, 팜탑 컴퓨터, PDA(personal digital assistant), 셀룰라 폰, 결합 셀룰라 폰/PDA, 텔레비전, 스마트 디바이스(예를 들어, 스마트 폰, 스마트 태블릿 또는 스마트 텔레비전), MID(mobile internet device), 메시징 디바이스, 데이터 통신 디바이스 등에 포함될 수 있다.
각종 구현예에서, 시스템(700)은 디스플레이(720)에 연결된 플랫폼(702)을 포함한다. 플랫폼(702)은 콘텐츠 서비스 디바이스(들)(730) 또는 콘텐츠 전달 디바이스(들)(740)와 같은 콘텐츠 디바이스 또는 다른 유사한 콘텐츠 소스로부터 콘텐츠를 수신할 수 있다. 하나 이상의 네비게이션 특징을 포함하는 네비게이션 콘트롤러(750)는, 예를 들어, 플랫폼(702) 및/또는 디스플레이(720)와 상호 작용하기 위해 사용될 수 있다. 이들 컴포넌트의 각각은 이하 보다 상세하게 기술된다.
각종 구현예에서, 플랫폼(702)은 칩셋(705), 프로세서(710), 메모리(712), 스토리지(714), 그래픽 서브시스템(715), 애플리케이션(716) 및/또는 무선장치(radio)(718)의 임의의 조합을 포함할 수 있다. 칩셋(705)은 프로세서(710), 메모리(712), 스토리지(714), 그래픽 서브시스템(715), 애플리케이션(716) 및/또는 무선장치(718) 간에 상호 접속을 제공할 수 있다. 예를 들어, 칩셋(705)은 스토리지(714)와의 상호 접속을 제공알 수 있는 스토리지 어댑터(도시되지 않음)를 포함할 수 있다.
프로세서(710)는 CISC(Complex Instruction Set Computer) 또는 RISC(Reduced Instruction Set Computer) 프로세서, x86 인스트럭션 세트 호환성 프로세서, 멀티코어, 또는 임의의 다른 마이크로프로세서 또는 CPU(central processing unit)로서 구현될 수 있다. 각종 구현예에서, 프로세서(710)는 듀얼코어 프로세서(들), 듀얼코어 모바일 프로세서(들) 등일 수 있다.
메모리(712)는 RAM(Random Access Memory), DRAM(Dynamic Random Access Memory), 또는 SRAM(Static RAM)과 같은 휘발성 메모리 디바이스로서 구현될 수 있다.
스토리지(714)는 자기 디스크 드라이브, 광학 디스크 드라이브, 테이프 드라이브, 내부 저장 디바이스, 부착형 저장 디바이스, 플래시 메모리, 배터리 맥업 SDRAM(synchronous DRAM), 및/또는 네트워크 액세스 가능한 저장 디바이스를 포함하되, 이들로만 제한되지 않는 비휘발성 저장 디바이스로서 구현될 수 있다. 각종 구현예에서, 스토리지(714)는, 예를 들어, 복수의 하드 드라이브가 포함되는 경우 중요한 디지털 매체에 대해 저장 성능이 증대된 정밀도를 증가시키기 위한 기술을 포함할 수 있다.
그래픽 서브시스템(715)은 디스플레이를 위한 정지화상 또는 비디오와 같은 이미지의 프로세싱을 수행할 수 있다. 그래픽 서브시스템(715)은, 예를 들면, GPU(graphics processing unit) 또는 VPU(visual processing unit)일 수 있다. 아날로그 또는 디지털 인터페이스는 그래픽 서브시스템(715)과 디스플레이(720)를 통신 가능하게 연결하는데 사용될 수 있다. 예를 들어, 인터페이스는 HDMI(High-Definition Multimedia Interface), DisplayPort, 무선 HDMI, 및/또는 무선 HD 순응 기법 중 임의의 것일 수 있다. 그래픽 서브시스템(715)은 프로세서(710) 또는 칩셋(705)에 통합될 수 있다. 몇몇 구현예에서, 그래픽 서브시스템(715)은 칩셋(705)에 통신 가능하게 연결되는 스탠드 얼론(stand-alone) 카드일 수 있다.
본 명세서에서 기술된 그래픽 및/또는 비디오 프로세싱 기법은 각종 하드웨어 아키텍처로 구현될 수 있다. 예를 들어, 그래픽 및/또는 비디오 기능은 칩셋 내에서 통합될 수 있다. 이와 달리, 별도의 그래픽 및/또는 비디오 프로세서가 사용될 수 있다. 또 다른 구현예에서, 그래픽 및/또는 비디오 기능은 멀티코어 프로세서를 포함하는 범용 프로세서에 의해 제공될 수 있다. 다른 실시예에서, 기능은 컴퓨터 전자 디바이스로 구현될 수 있다.
무선장치(718)는 각종의 적절한 무선 통신 기법을 이용하여 신호를 송신하고 수신할 수 있는 하나 이상의 무선장치를 포함할 수 있다. 이러한 기법은 하나 이사의 무선 네트워크상에서의 통신을 포함할 수 있다. 예시적인 무선 네트워크는 WLAN(wireless local area networks), WPAN(wireless personal area networks), WMAN(wireless metropolitan area network), 셀룰라 네트워크, 및 위성 네트워크를 포함하며 이들로만 제한되지 않는다. 이러한 네트워크상에서 통신함에 있어, 무선장치(718)는 임의의 버전의 하나 이상의 애플리케이션 표준에 따라 동작할 수 있다.
각종 구현예에서, 디스플레이(720)는 임의의 텔레비전 타입 모니터 또는 디스플레이를 포함할 수 있다. 디스플레이(720)는, 예를 들어, 컴퓨터 디스플레이 스크린, 터치 스크린 디스플레이, 비디오 모니터, 텔레비전과 유사한 디바이스, 및/또는 텔레비전을 포함할 수 있다. 디스플레이(720)는 디지털 및/또는 아날로그일 수 있다. 각종 구현예에서, 디스플레이(720)는 홀로그래픽 디스플레이일 수 있다. 또한, 디스플레이(720)는 시각적인 프로젝션을 수신할 수 있는 투명한 표면일 수 있다. 이러한 프로젝션은 각종 형태의 정보, 이미지, 및/또는 객체를 전달할 수 있다. 예를 들어, 이러한 프로젝션은 MAR(mobile augmented reality) 애플리케이션에 대한 시각적인 오버레이일 수 있다. 하나 이상의 소프트웨어 애플리케이션(716)의 제어 하에, 플랫폼(702)은 디스플레이(720)에 사용자 인터페이스(722)를 디스플레이할 수 있다.
각종 구현예에서, 콘텐츠 서비스 디바이스(들)(730)는 임의의 국내적, 국제적 및/또는 독립적 서비스에 의해 호스팅될 수 있고 이에 따라 인터넷을 통해 플랫폼(702)에 액세스 가능하다. 콘텐츠 서비스 디바이스(들)(730)는 플랫폼(702) 및/또는 디스플레이(720)에 연결될 수 있다. 플랫폼(702) 및/또는 콘텐츠 서비스 디바이스(들)(730)는 네트워크(760)로 및 네트워크(760)로 미디어 정보를 통신하기 위해(예를 들러, 송신하고 및/또는 수신하기 위해) 네트워크(760)에 연결될 수 있다. 콘텐츠 전달 디바이스(들)(740)는 플랫폼(702) 및/또는 디스플레이(720)에 또한 연결될 수 있다.
각종 구현예에서, 콘텐츠 서비스 디바이스(들)(730)는 디지털 정보 및/또는 콘텐츠를 전달할 수 있는 케이블 텔레비전 박스, 퍼스널 컴퓨터, 네트워크, 전화, 인터넷 인에이블형 디바이스 또는 기기, 및 콘텐츠 공급자와 플랫폼(702) 및/또는 디스플레이(720) 사이에서 네트워크(760)를 통해 또는 직접, 콘텐츠를 단방향으로 또는 양방향으로 통신할 수 있는 임의의 다른 유사한 디바이스를 포함할 수 있다. 네트워크(760)를 통해 시스템(700) 내의 컴포넌트 중 임의의 하나와 시스템 공급자로 및 이들로부터 단방향으로 및/또는 양방향으로 콘텐츠가 통신될 수 있음을 이해할 것이다. 콘텐츠의 예는, 예를 들어, 비디오, 음악, 의료 및 게임 정보 등을 포함하는 임의의 매체 정보를 포함할 수 있다.
콘텐츠 서비스 디바이스(들)(730)는 매체 정보, 디지털 정보, 및/또는 다른 콘텐츠를 포함하는 케이블 텔레비전 프로그래밍과 같은 콘텐츠를 수신할 수 있다. 콘텐츠 제공자의 예는 임의의 케이블 또는 위성 텔레비전 또는 무선장치 또는 인터넷 콘텐츠 제공자를 포함할 수 있다. 제공된 예는 본 개시 내용에 따라 임의의 방식으로 구현예를 제한하는 것을 의미하지는 않는다.
각종 구현예에서, 플랫폼(702)은 하나 이상의 네비게이션 특징을 갖는 네비게이션 콘트롤러(750)로부터 제어 신호를 수신할 수 있다. 콘트롤러(750)의 네비게이션 특징은, 예를 들어, 사용자 인터페이스(722)와 상호 작용하도록 사용될 수 있다. 실시예에서, 네비게이션 콘트롤러(750)는 사용자로 하여금 공간적(예를 들어, 연속적이고 다차원) 데이터를 컴퓨터에 입력하게 하는 컴퓨터 하드웨어 컴포넌트(구체적으로, 휴먼 인터페이스 디바이스)일 수 있는 포인팅 디바이스일 수 있다. 그래픽 사용자 인터페이스(GUI)와 같은 다수의 시스템, 및 텔레비전과 모니터는 사용자로 하여금 물리적 제스터를 이용하여 데이터를 제공하고 컴퓨터 또는 텔레비전에 제공하게 한다.
콘트롤러(750)의 네비게이션 특징의 이동은 디스플레이에 디스플레이되는 포인터, 커서, 포커스 링, 또는 다른 시각적 표시자의 이동에 의해 디스플레이(예를 들어, 디스플레이(720))에 복제될 수 있다. 예를 들어, 소프트웨어 애플리케이션(710)의 제어 하에, 네비게이션 콘트롤러(750)상에 위치하는 네비게이션 특징은, 예를 들어, 사용자 인터페이스(722)에 디스플레이되는 시각적 네비게이션 특징에 매핑될 수 있다. 실시예에서, 네비게이션 콘트롤러(750)는 개별적인 컴포넌트가 아니라 플랫폼(702) 및/또는 디스플레이(720)에 통합될 수 있다. 그러나, 본 개시 내용은 본 명세서에서 도시되거나 기술된 요소 또는 문맥으로 제한되지 않는다.
각종 구현예에서, 드라이버(도시되지 않음)는, 예를 들어, 인에이블되는 경우, 사용자로 하여금 초기 부팅 업 이후에 버튼의 터치와 함께 텔레비전과 같은 플랫폼(702)을 즉시 턴 온 및 오프시키도록 하는 기술을 포함할 수 있다. 프로그램 로직은 플랫폼이 턴 "오프"되는 경우에도 플랫폼(702)으로 하여금 매체 어댑터 또는 다른 콘텐츠 서비스 디바이스(들)(730) 또는 콘텐츠 전달 디바이스(들)(740)로 콘텐츠를 스트리밍하게 할 수 있다. 또한, 칩셋(705)은, 예를 들어, 5.1 서라운드 사운드 오디오 및/또는 고화질 7.1 서라운드 사운드 오디오에 대한 하드웨어 및/또는 소프트웨어 지원을 포함할 수 있다. 실시예에서, 그래픽 드라이버는 PCI(peripheral component interconnect) 익스프레스 그래픽 카드를 포함할 수 있다.
각종 구현예에서, 시스템(700)에 도시된 임의의 하나 이상의 컴포넌트가 통합될 수 있다. 예를 들어, 플랫폼(702) 및 콘텐츠 서비스 디바이스(들)(730)가 통합될 수 있거나, 또는 플랫폼(702) 및 및 콘텐츠 전달 디바이스(들)(740)가 통합될 수 있거나, 또는 예를 들어, 플랫폼(702), 콘텐츠 서비스 디바이스(들)(730) 및 콘텐츠 전달 디바이스(들)(740)가 통합될 수 있다. 각종 실시예에서, 플랫폼(702) 및 디스플레이(720)는 통합된 유닛일 수 있다. 예를 들어, 디스플레이(720) 및 콘텐츠 서비스 디바이스(들)(730)가 통합될 수 있거나, 또는 디스플레이(720) 및 콘텐츠 전달 디바이스(들)(740)가 통합될 수 있다. 이들 예는 본 개시 내용을 제한하는 것을 의미하지 않는다.
각종 실시예에서, 시스템(700)은 무선 시스템, 유선 시스템, 또는 양자의 조합으로서 구현될 수 있다. 무선 시스템으로서 구현되는 경우, 시스템(700)은 하나 이상의 안테나, 송신기, 수신기, 트랜시버, 증폭기, 필터, 제어 로직 등과 같은 무선 공유 매체를 통해 통신에 적합한 컴포넌트 및 인터페이스를 포함할 수 있다. 무선 공유 매체의 예는 RF 스펙트럼 등과 같은 무선 스펙트럼의 부분을 포함할 수 있다. 유선 시스템으로서 구현되는 경우, 시스템(700)은 입/출력(I/O) 어댑터, I/O 어댑터를 대응하는 유선 통신 매체와 접속하기 위한 물리적 커넥터, NIC(network interface card), 디스크 콘트롤러, 비디오 콘트롤러, 오디오 콘트롤러 등과 같은 유선 통신 매체를 통해 통신하는데 적합한 컴포넌트 및 인터페이스를 포함할 수 있다. 유선 통신 매체의 예는 유선, 케이블, 금속 리드, PCB(printed circuit board), 백플레인(backplane), 스위치 페브릭, 반도체 재료, 트위스트 페어 와이어(twisted-pair wire), 동축 케이블, 광 피어버 등을 포함할 수 있다.
플랫폼(702)은 정보를 통신하기 위한 하나 이상의 논리적 또는 물리적 채널을 확립할 수 있다. 정보는 매체 정보 및 제어 정보를 포함할 수 있다. 매체 정보는 사용자에 대한 콘텐츠 매체를 나타내는 임의의 데이터를 지칭할 수 있다. 콘텐츠의 예는, 예를 들어, 음성 대화, 비디오 컨퍼런스, 스트리밍 비디오, 전자 우편("email") 메시지, 음성 우편 메시지, 영숫자 심볼, 그래픽, 이미지, 비디오, 텍스트 등으로부터의 데이터를 포함할 수 있다. 음성 대화로부터의 데이터는, 예를 들어, 음성 정보, 무음 구간, 배경 잡음, 통신 소음, 톤 등일 수 있다. 제어 정보는 자동화된 시스템에 대해 의미하는 커맨드, 인스트럭션 또는 제어 워드를 나타내는 임의의 데이터를 지칭할 수 있다. 예를 들어, 제어 정보는 시스템을 통해 라우팅하거나, 또는 매체 정보를 사전 결정된 방식으로 프로세싱하도록 노드에 지시하는데 사용될 수 있다. 그러나, 실시예는 도 7에 도시되고 기술된 요소 또는 문맥으로 제한되지 않는다.
상술한 바와 같이, 시스템(700)은 다양한 물리적 스타일 또는 폼 팩터로 구체화될 수 있다. 도 8은 시스템(700)이 구체화될 수 있는 소형의 폼 팩터 디바이스(800)의 구현예를 도시한다. 실시예에서, 예를 들어, 디바이스(800)는 무선 능력을 갖는 모바일 컴퓨팅 디바이스로서 구현될 수 있다. 모바일 컴퓨팅 디바이스는 프로세싱 시스템과, 예를 들어, 하나 이상의 배터리와 같은 모바일 전원을 갖는 임의의 디바이스를 지칭할 수 있다.
상술한 바와 같이, 모바일 컴퓨팅 디바이스의 예는 퍼스널 컴퓨터(PC), 랩탑 컴퓨터, 울트라 랩탑 컴퓨터, 태블릿, 터피 패드, 포터블 컴퓨터, 핸드헬드 컴퓨터, 팜탑 컴퓨터, PDA(personal digital assistant), 셀룰라 폰, 결합 셀룰라 폰/PDA, 텔레비전, 스마트 디바이스(예를 들어, 스마트 폰, 스마트 태블릿 또는 스마트 텔레비전), MID(mobile internet device), 메시징 디바이스, 데이터 통신 디바이스 등을 포함할 수 있다.
모바일 컴퓨팅 디바이스의 예는 리스트(wrist) 컴퓨터, 핑거 컴퓨터, 링 컴퓨터, 아이글래스 컴퓨터, 벨트 칩 컴퓨터, 암 핸드 컴퓨터, 슈(shoe) 컴퓨터, 콜로딩(clothing) 컴퓨터, 및 다른 착용 가능한 컴퓨터와 같이, 사람에 의해 착용되도록 구성되는 컴퓨터를 포함할 수 있다. 각종 실시예에서, 예를 들어, 모바일 컴퓨팅 디바이스는 컴퓨터 애플리케이션을 실행할 수 있는 스마트 폰 뿐만 아니라, 음선 통신 및/또는 데이터 통신으로서 구현될 수 있다. 몇몇 실시예는 일례로서 스마트 폰으로서 구현되는 모바일 컴퓨팅 디바이스로 기술되었으나, 다른 실시예는 다른 무선 모바일 컴퓨팅 디바이스를 이용하여 역시 구현될 수 있음을 이해할 수 있다. 실시예는 이 문맥으로 제한되지 않는다.
도 8에 도시된 바와 같이, 디바이스(800)는 하우징(802), 디스플레이(804), 입/출력(I/O) 디바이스(806) 및 안테나(808)를 포함할 수 있다. 디바이스(800)는 네비게이션 특징(812)을 또한 포함할 수 있다. 디스플레이(804)는 모바일 컴퓨팅 디바이스에 적합한 정보를 디스플레이하는 임의의 적절한 디스플레이 유닛을 포함할 수 있다. I/O 디바이스(806)는 모바일 컴퓨팅 디바이스에 정보를 입력하는 임의의 적절한 I/O 디바이스를 포함할 수 있다. I/O 디바이스(806)에 대한 예는 영숫자 키보드, 숫자 피캐드, 터치 패드, 입력 키, 버튼, 스위치, 록커 스위치, 마이크로폰, 스피커, 음성 인식 디바이스 및 소프트웨어 등을 포함할 수 있다. 정보는 마이크로폰(도시되지 않음)에 의해 디바이스(800)에 또한 입력될 수 있다. 이러한 정보는 음성 인식 디바이스(도시되지 않음)에 의해 디지털화될 수 있다. 실시예는 이 문맥으로 제한되지 않는다.
각종 실시예는 하드웨어 요소, 소프트웨어 요소, 또는 양자의 조합을 이용하여 구현될 수 있다. 하드웨어 요소의 예는 프로세서, 마이크로프로세서, 회로, 회로 요소(예를 들어, 트랜지스터, 저항, 캐패시터, 인덕터 등), 집적 회로, ASIC(application specific integrated circuits), PLD(programmable logic devices), DSP(digital signal processors), FPGA(field programmable gate array), 논리 게이트, 레지스터, 반도체 디바이스, 칩, 마이크로칩, 칩셋 등을 포함할 수 있다. 소프트웨어의 예는 소프트웨어 컴포넌트, 프로그램, 애플리케이션, 컴퓨터 프로그램, 애플리케이션 프로그램, 시스템 프로그램, 머신 프로그램, 오퍼레이팅 시스템 소프트웨어, 미들웨어, 펌웨어, 소프트웨어 모듈, 루틴, 서브루틴, 기능, 방법, 프로시쥬어, 소프트웨어 인터페이스, API(application program interfaces), 인스트럭션 세트, 컴퓨팅 코드, 컴퓨터 코드, 코드 세그먼트, 컴퓨터 코드 세그먼트, 워드, 값, 심볼, 또는 임의의 그 조합을 포함할 수 있다. 하드웨어 요소 및/또는 소프트웨어 요소를 이용하여 실시예가 구현될지를 결정하는 것은 원하는 연산 레이트, 전력 레벨, 열 허용량, 프로세싱 사이클 버짓(budget), 입력 데이터 레이트, 출력 데이터 레이트, 메모리 리소스, 데이터 버스 속도 및 다른 설계 또는 성능 제약과 같은 임의의 개수의 인자에 따라 변화할 수 있다.
적어도 하나의 실시예의 하나 이상의 측면은 머신에 의해 판독되는 경우 로직을 제조하는 머신으로 하여금 본 명세서에서 기술된 기법을 수행하게 하는 프로세서 내의 각종 로직을 나타내는 머신 판독 가능한 매체에 저장된 대표적인 인스트럭션에 의해 구현될 수 있다. "IP 코어"로서 알려진 이러한 표현은 로직 또는 프로세서를 실제로 제조하는 제조 머신에 로드하기 위해 유형의 머신 판독 가능한 매체에 저장되어 각종 고객 또는 제조 설비에 공급될 수 있다.
본 명세서에 개시된 특정의 특징은 각종 구현예를 참조하여 기술되었으나, 이 설명은 제한적인 의미로 해석되도록 의도되지 않는다. 따라서, 본 명세서에서 기술된 구현예의 각종 수정예 뿐만 아니라, 본 개시 내용이 속하는 분야에서 통상의 지식을 가진 자에게 명백한 다른 구현예는 본 개시 내용의 사상 및 범위 내에 있는 것으로 간주된다.
본 발명에 따른 실현은 특정의 실시예의 문맥으로 기술되었다. 이들 실시예는 예시적인 것이며 제한적인 것이 아님을 의미한다. 다수의 변형예, 수정예, 추가예, 및 구현예가 가능하다. 따라서, 본 명세서에서 기술된 컴포넌트에 대해 복수의 예는 단수의 예로서 제공될 수 있다. 각종 컴포넌트, 동작 및 데이터 스토어 간의 경계는 다소 임의적이며, 특정의 동작은 특정의 예시적인 구성의 문맥으로 도시된다. 기능의 다른 할당이 고안될 수 있고 후술하는 특허청구범위의 범위 내에 있을 수 있다. 마지막으로, 각종 구성에서 이산적인 컴포넌트로서 제시된 구조 및 기능은 결합된 구조 또는 컴포넌트로서 구현될 수 있다. 이들 및 다른 변형예, 수정예, 추가예, 및 구현예는 후술하는 특허청구범위에서 정의되는 바와 같은 본 발명의 범위 내에 있을 수 있다.
Claims (30)
- 스케일러블 비디오 코딩(scalable video coding : SVC) 비트스트림을 제공하기 위해 SVC를 구현하는 비디오 인코더에 있어서,
코딩되지 않거나 비압축된 비디오 스트림을 수신하여, SAO(sample adaptive offset) 필터 파라미터를 갖는, 코딩되지 않거나 비압축된 비디오 스트림의 하위 레이어(lower-layer) 비트스트림을 인코딩하고, 상기 하위 레이어 비트스트림의 상기 SAO 필터 파라미터를 사용하여 강화 레이어(enhancement layer) 비트스트림을 인코딩하는 SAO 필터와,
인코딩된 하위 레이어 비트스트림 및 강화 레이어 비트스트림을 수신하여 상기 SVC 비트스트림을 출력하는 출력 컴포넌트를 포함하는
비디오 인코더.
- 제 1 항에 있어서,
상기 하위 레이어 비트스트림은 베이스 레이어(base layer) 비트스트림 또는 하위 강화 레이어(lower enhancement layer) 비트스트림을 포함하고, 베이스 레이어 인코더로부터의 상기 SAO 필터는 강화 레이어 디코더의 상기 SAO 필터에서 재사용될 선택된 수의 상기 SAO 필터 파라미터를 제공하는
비디오 인코더.
- 제 1 항에 있어서,
상기 SAO 필터 파라미터는 제어 플래그, SAO 타입, 및 SAO 오프셋 값 중 하나 이상을 포함하는
비디오 인코더.
- 제 1 항에 있어서,
인코딩된 하위 레이어 비트스트림의 상기 SAO 필터 파라미터는 상기 강화 레이어 비트스트림을 인코딩하기 위해 직접 재사용되는
비디오 인코더.
- 제 1 항에 있어서,
상기 하위 레이어 비트스트림의 상기 SAO 필터 파라미터의 일부는 상기 강화 레이어 비트스트림을 인코딩하기 위해 직접 재사용되고, 상기 비디오 인코더는 상기 강화 레이어 비트스트림을 코딩하기 위해 나머지 SAO 필터 파라미터를 생성하는
비디오 인코더.
- 제 1 항에 있어서,
상기 하위 레이어 비트스트림으로부터의 상기 SAO 필터 파라미터는 재사용되지 않고, 상기 비디오 인코더는 현재의 강화 레이어 비트스트림에 대한 또 다른 SAO 필터 파라미터를 생성하는
비디오 인코더.
- 제 1 항에 있어서,
상기 강화 레이어 비트스트림을 위해 상기 비디오 인코더에 의한 상기 SAO 필터 파라미터의 재사용에 대한 결정이 행해지는
비디오 인코더.
- 제 1 항에 있어서,
상기 SAO 필터 파라미터는 Y, Cb, 및 Cr 컬러 공간에 대해 재사용 방식(schemes)을 적용하는데 사용되는
비디오 인코더.
- 제 1 항에 있어서,
상기 SAO 필터 파라미터는 공간적, 시간적 또는 인터레이어 인접(inter-layer neighbor) 코딩 유닛으로부터의 복수의 대응하는 코딩 유닛을 포함하도록 상기 하위 레이어 비트스트림으로부터 승계된(inherited) SAO 필터 파라미터를 포함하는
비디오 인코더.
- 제 1 항에 있어서,
상기 SAO 필터 파라미터는 공간적, 시간적 또는 하위 레이어 인접 코딩 유닛의 파라미터이며 상기 강화 레이어 비트스트림에서 현재의 코딩 유닛을 인코딩하는데 사용되는
비디오 인코더.
- SVC 비트스트림을 프로세싱하는 비디오 인코더에 있어서,
상기 SVC 비트스트림을 수신하여 상기 SVC 비트스트림을 베이스 레이어 비트스트림 및 하나 이상의 강화 레이어 비트스트림으로 분리하는 디멀티플렉서로서, 상기 베이스 레이어 비트스트림이 SAO 필터 파라미터를 포함하는 상기 디멀티플렉서와,
상기 베이스 레이어 비트스트림을 프로세싱하고 상기 SAO 필터 파라미터를 사용하는 베이스 레이어 비트스트림 디코딩 블록과,
상기 강화 레이어 비트스트림을 프로세싱하는 강화 레이어 비트스트림 디코딩 블록으로서, 베이스 레이어 또는 하위 강화 레이어 비트스트림의 상기 SAO 필터 파라미터가 상기 강화 레이어 비트스트림에 대해 선택적으로 재사용되는 상기 강화 레이어 비트스트림 디코딩 블록
을 포함하는 비디오 디코더.
- 제 11 항에 있어서,
상기 베이스 레이어 비트스트림은 독립적으로 디코딩되는 한편, 강화 레이어 비트스트림은 베이스 레이어 및 하위 강화 레이어 출력과 함께 디코딩되는
비디오 디코더.
- 제 11 항에 있어서,
상기 베이스 레이어 비트스트림 및 상기 강화 레이어 비트스트림의 디코딩은 인코딩 동안에 사용되는 상기 SAO 필터 파라미터를 적응시키는
비디오 디코더.
- 제 11 항에 있어서,
상기 베이스 레이어 비트스트림 또는 하위 강화 레이어 비트스트림의 상기 SAO 필터 파라미터는 상기 강화 레이어 비트스트림을 디코딩하기 위해 직접 재사용되는
비디오 디코더.
- 제 11 항에 있어서,
상기 베이스 레이어 비트스트림 또는 하위 강화 레이어 비트스트림의 상기 SAO 필터 파라미터의 일부는 상기 강화 레이어 비트스트림을 디코딩하기 위해 직접 재사용되고, 상기 비디오 디코더는 상기 강화 레이어 비트스트림을 코딩하기 위해 비디오 인코더에 의해 생성되었던 나머지 SAO 필터 파라미터를 적응시키는
비디오 디코더.
- 제 11 항에 있어서,
상기 베이스 레이어 비트스트림 또는 하위 강화 레이어 비트스트림으로부터의 상기 SAO 필터 파라미터는 재사용되지 않고, 상기 비디오 디코더는 상기 강화 레이어 비트스트림을 코딩하기 위해 비디오 인코더에 의해 생성되었던 상기 SAO 필터 파라미터를 적응시키는
비디오 디코더.
- 제 11 항에 있어서,
상기 SAO 필터 파라미터는 공간적, 시간적 또는 인터레이어 인접 코딩 유닛으로부터의 복수의 대응하는 코딩 유닛을 포함하도록 상기 베이스 레이어 비트스트림 또는 하위 강화 레이어 비트스트림으로부터 승계된 SAO 필터 파라미터를 포함하는
비디오 디코더.
- 하나 이상의 프로세서와,
상기 프로세서에 대해 구성된 메모리와,
상기 프로세서와 메모리에 대해 구성된 비디오 인코더
를 포함하고,
상기 비디오 인코더는
코딩되지 않거나 비압축된 비디오 스트림을 수신하여, SAO 필터 파라미터를 갖는, 코딩되지 않거나 비압축된 비디오 스트림의 베이스 레이어 비트스트림을 인코딩하고, 상기 베이스 레이어 비트스트림의 상기 SAO 필터 파라미터를 사용하여 강화 레이어 비트스트림을 인코딩하는 SAO 필터와,
인코딩된 베이스 레이어 비트스트림 및 강화 레이어 비트스트림을 수신하여 송신을 위해 SVC 비트스트림을 출력하는 출력 컴포넌트를 포함하는
디바이스.
- 제 18 항에 있어서,
상기 SAO 필터 파라미터는 디코더와 통신되는 제어 플래그, SAO 타입, 및 SAO 오프셋 값 중 하나 이상을 포함하는
디바이스.
- 제 18 항에 있어서,
베이스 레이어 디코더으로부터의 상기 SAO 필터는 강화 레이어 디코더의 상기 SAO 필터에서 재사용될 선택된 수의 상기 SAO 필터 파라미터를 제공하는
디바이스.
- 제 18 항에 있어서,
상기 베이스 레이어 비트스트림 또는 하위 강화 레이어 비트스트림의 상기 SAO 필터 파라미터는 상기 강화 레이어 비트스트림을 인코딩하기 위해 직접 재사용되는
디바이스.
- 제 18 항에 있어서,
상기 베이스 레이어 비트스트림 또는 하위 강화 레이어 비트스트림의 상기 SAO 필터 파라미터의 일부는 상기 강화 레이어 비트스트림을 인코딩하기 위해 직접 재사용되고, 상기 비디오 인코더는 강화 레이어 비트스트림을 코딩하기 위해 나머지 SAO 필터 파라미터를 생성하는
디바이스.
- 제 18 항에 있어서,
상기 베이스 레이어 비트스트림 또는 하위 강화 레이어 비트스트림로부터의 상기 SAO 필터 파라미터는 재사용되지 않고, 상기 비디오 인코더는 현재의 강화 레이어 비트스트림에 대한 또 다른 SAO 필터 파라미터를 생성하는
디바이스.
- 제 18 항에 있어서,
상기 강화 레이어 비트스트림을 위해 상기 비디오 인코더에 의한 상기 SAO 필터 파라미터의 재사용에 대한 결정이 행해지는
디바이스.
- SVC에 대한 인터레이어 SAO 파라미터 재사용을 구현하는 방법에 있어서,
하위 레이어 비트스트림의 코딩 유닛(CU)에 대해 SAO 필터링을 수행하여 SAO 필터 파라미터를 생성하는 단계와,
상기 SAO 필터 파라미터가 강화 레이어 비트스트림의 코딩 유닛에 대해 재사용되는지를 판정하는 단계와,
상기 강화 레이어 비트스트림의 상기 코딩 유닛을 SAO 필터링하는 데에 상기 SAO 필터 파라미터를 재사용하는 단계를 포함하는
SAO 파라미터 재사용 구현 방법.
- 제 25 항에 있어서,
현재의 강화 레이어 비트스트림 코딩 유닛 이전에 코딩된 강화 레이어 코딩으로부터의 시간적 인접 코딩 유닛은 현재의 강화 레이어 코딩 유닛을 인코딩하는데 재사용되는
SAO 파라미터 재사용 구현 방법.
- 제 25 항에 있어서,
상기 하위 레이어 비트스트림으로부터의 인터레이어 코딩 유닛은 현재의 강화 레이어 코딩 유닛을 인코딩하는데 재사용되는
SAO 파라미터 재사용 구현 방법.
- 제 25 항에 있어서,
상기 강화 레이어 비트스트림으로부터의 공간적 인접 코딩 유닛은 현재의 강화 레이어 코딩 유닛을 인코딩하는데 재사용되고, 상기 공간적 인접 코딩 유닛은 현재의 코딩 유닛에 대해 왼쪽, 위쪽, 왼쪽 위 또는 오른쪽 위의 코딩된 인접 코딩 유닛을 포함하는
SAO 파라미터 재사용 구현 방법.
- 제 25 항에 있어서,
현재의 베이스 레이어 픽쳐 이전에 코딩된 베이스 레이어 픽쳐로부터의 시간적 인터레이어 인접 코딩 유닛은 현재의 강화 레이어 코딩 유닛을 인코딩하는데 재사용되는
SAO 파라미터 재사용 구현 방법.
- 제 25 항에 있어서,
현재의 베이스 레이어 픽쳐 이후에 코딩된 베이스 레이어 픽쳐로부터의 시간적 인터레이어 인접 코딩 유닛은 현재의 강화 레이어 코딩 유닛을 인코딩하는데 재사용되는
SAO 파라미터 재사용 구현 방법.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2012/081908 WO2014047776A1 (en) | 2012-09-25 | 2012-09-25 | Inter-layer sample adaptive filter parameters re-use for scalable video coding |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150038229A KR20150038229A (ko) | 2015-04-08 |
KR101668202B1 true KR101668202B1 (ko) | 2016-10-20 |
Family
ID=50386768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020157004552A KR101668202B1 (ko) | 2012-09-25 | 2012-09-25 | 스케일러블 비디오 코딩을 위한 인터레이어 샘플 적응 필터 파라미터 재사용 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10277908B2 (ko) |
EP (1) | EP2901675B1 (ko) |
KR (1) | KR101668202B1 (ko) |
CN (1) | CN104584552B (ko) |
WO (1) | WO2014047776A1 (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10277908B2 (en) | 2012-09-25 | 2019-04-30 | Intel Corporation | Inter-layer sample adaptive filter parameters re-use for scalable video coding |
EP2903281A4 (en) * | 2012-09-28 | 2016-04-27 | Sony Corp | ENCLOSURE DEVICE, ENCRYPTION METHOD, DECOMPOSITION DEVICE AND DECOMPOSITION METHOD |
TW201424397A (zh) * | 2012-09-28 | 2014-06-16 | Samsung Electronics Co Ltd | 可調式視訊解碼、編碼方法及其裝置與非暫時性電腦可讀記錄體 |
CN103716628B (zh) * | 2012-09-29 | 2017-08-18 | 华为技术有限公司 | 编解码处理方法、编码器和解码器 |
GB2509563A (en) * | 2013-01-04 | 2014-07-09 | Canon Kk | Encoding or decoding a scalable video sequence using inferred SAO parameters |
KR102166335B1 (ko) * | 2013-04-19 | 2020-10-15 | 삼성전자주식회사 | Sao 파라미터를 시그널링하는 비디오 부호화 방법 및 그 장치, 비디오 복호화 방법 및 그 장치 |
CN105306940B (zh) * | 2015-10-27 | 2019-10-18 | 中星技术股份有限公司 | 一种视频编解码样值偏移补偿中边界补偿模式处理方法 |
EP3209022A1 (en) * | 2016-02-19 | 2017-08-23 | Thomson Licensing | A method for encoding and a method for decoding a block of color samples and corresponding devices |
US20200236355A1 (en) * | 2017-08-01 | 2020-07-23 | Sharp Kabushiki Kaisha | Systems and methods for filtering reconstructed video data using adaptive loop filtering techniques |
GB2574421A (en) * | 2018-06-05 | 2019-12-11 | Canon Kk | Video coding and decoding |
CN113475074A (zh) | 2019-03-04 | 2021-10-01 | 北京字节跳动网络技术有限公司 | 视频处理中的环路滤波 |
EP3959878A4 (en) * | 2020-06-03 | 2022-07-27 | Beijing Dajia Internet Information Technology Co., Ltd. | IMPROVEMENT OF CHROMA CODING IN INTER-COMPONENT CORRELATION |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140146891A1 (en) | 2011-06-10 | 2014-05-29 | Mediatek Inc. | Method and Apparatus of Scalable Video Coding |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2126467A1 (en) * | 1993-07-13 | 1995-01-14 | Barin Geoffry Haskell | Scalable encoding and decoding of high-resolution progressive video |
BRPI0509563A (pt) * | 2004-04-02 | 2007-09-25 | Thomson Licensing | codificação de vìdeo de complexidade escalonável |
CN101218826A (zh) * | 2005-07-08 | 2008-07-09 | Lg电子株式会社 | 用于建模视频信号的编码信息来压缩/解压该信息的方法 |
ATE466453T1 (de) | 2006-05-05 | 2010-05-15 | Thomson Licensing | Vereinfachte bewegungsprädiktion zwischen schichten für die skalierbare videocodierung |
US8577168B2 (en) * | 2006-12-28 | 2013-11-05 | Vidyo, Inc. | System and method for in-loop deblocking in scalable video coding |
WO2009000110A1 (en) | 2007-06-27 | 2008-12-31 | Thomson Licensing | Method and apparatus for encoding and/or decoding video data using enhancement layer residual prediction for bit depth scalability |
BRPI0915795A2 (pt) * | 2008-07-16 | 2015-11-10 | Thomson Licensing | método de codificação de vídeo escalonável para mudança rápida de canal para aumentar eficácia de codificação |
US9571856B2 (en) * | 2008-08-25 | 2017-02-14 | Microsoft Technology Licensing, Llc | Conversion operations in scalable video encoding and decoding |
KR102062821B1 (ko) | 2010-09-29 | 2020-01-07 | 한국전자통신연구원 | 필터 정보 예측을 이용한 영상 부호화/복호화 방법 및 장치 |
US9055305B2 (en) * | 2011-01-09 | 2015-06-09 | Mediatek Inc. | Apparatus and method of sample adaptive offset for video coding |
CN103621081B (zh) * | 2011-06-10 | 2016-12-21 | 寰发股份有限公司 | 可伸缩视频编码方法及装置 |
WO2013006310A1 (en) * | 2011-07-01 | 2013-01-10 | Vidyo, Inc. | Loop filter techniques for cross-layer prediction |
US20150043639A1 (en) * | 2012-03-20 | 2015-02-12 | Samsung Electronics Co., Ltd. | Method and device for coding scalable video on basis of coding unit of tree structure, and method and device for decoding scalable video on basis of coding unit of tree structure |
EP2838262A4 (en) | 2012-04-16 | 2016-01-06 | Samsung Electronics Co Ltd | METHOD FOR MULTIPLE VIEW VIDEO CODING BASED ON A TREE STRUCTURE CODING UNIT AND DEVICE THEREFOR AND METHOD FOR MULTIPLE VIDEO VIDEO DECODING BASED ON A TREE STRUCTURE CODING UNIT AND DEVICE THEREFOR |
US10136144B2 (en) * | 2012-05-21 | 2018-11-20 | Mediatek Singapore Pte. Ltd. | Method and apparatus of inter-layer filtering for scalable video coding |
US10277908B2 (en) | 2012-09-25 | 2019-04-30 | Intel Corporation | Inter-layer sample adaptive filter parameters re-use for scalable video coding |
-
2012
- 2012-09-25 US US13/976,541 patent/US10277908B2/en active Active
- 2012-09-25 CN CN201280075375.3A patent/CN104584552B/zh not_active Expired - Fee Related
- 2012-09-25 KR KR1020157004552A patent/KR101668202B1/ko active IP Right Grant
- 2012-09-25 EP EP12885777.8A patent/EP2901675B1/en active Active
- 2012-09-25 WO PCT/CN2012/081908 patent/WO2014047776A1/en active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140146891A1 (en) | 2011-06-10 | 2014-05-29 | Mediatek Inc. | Method and Apparatus of Scalable Video Coding |
Non-Patent Citations (1)
Title |
---|
Video coding technology proposal by Samsung (and BBC), K. McCann et al, JCTVC-A124,2012.3.19 |
Also Published As
Publication number | Publication date |
---|---|
US20150131747A1 (en) | 2015-05-14 |
EP2901675A1 (en) | 2015-08-05 |
CN104584552B (zh) | 2019-02-12 |
CN104584552A (zh) | 2015-04-29 |
US10277908B2 (en) | 2019-04-30 |
WO2014047776A1 (en) | 2014-04-03 |
KR20150038229A (ko) | 2015-04-08 |
EP2901675B1 (en) | 2018-03-14 |
EP2901675A4 (en) | 2016-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101668202B1 (ko) | 스케일러블 비디오 코딩을 위한 인터레이어 샘플 적응 필터 파라미터 재사용 | |
KR101636269B1 (ko) | 3차원 비디오 코딩을 위한 뷰 간 필터 파라미터 재사용 | |
US10462467B2 (en) | Refining filter for inter layer prediction of scalable video coding | |
US10075709B2 (en) | Cross-channel residual prediction | |
US20150181216A1 (en) | Inter-layer pixel sample prediction | |
US9503719B2 (en) | Inter-layer coding unit quadtree pattern prediction | |
US9769475B2 (en) | Enhanced reference region utilization for scalable video coding | |
CN104756498B (zh) | 跨层运动向量预测 | |
WO2014047877A1 (en) | Inter-layer residual prediction | |
US10536710B2 (en) | Cross-layer cross-channel residual prediction | |
US20140192880A1 (en) | Inter layer motion data inheritance | |
US9860533B2 (en) | Cross-layer cross-channel sample prediction | |
US10979703B2 (en) | Adaptive filtering for scalable video coding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |