KR101665182B1 - 슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치 - Google Patents

슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치 Download PDF

Info

Publication number
KR101665182B1
KR101665182B1 KR1020140090634A KR20140090634A KR101665182B1 KR 101665182 B1 KR101665182 B1 KR 101665182B1 KR 1020140090634 A KR1020140090634 A KR 1020140090634A KR 20140090634 A KR20140090634 A KR 20140090634A KR 101665182 B1 KR101665182 B1 KR 101665182B1
Authority
KR
South Korea
Prior art keywords
current mirror
current
terminal
transistor
voltage
Prior art date
Application number
KR1020140090634A
Other languages
English (en)
Other versions
KR20160009986A (ko
Inventor
최성진
Original Assignee
울산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산대학교 산학협력단 filed Critical 울산대학교 산학협력단
Priority to KR1020140090634A priority Critical patent/KR101665182B1/ko
Publication of KR20160009986A publication Critical patent/KR20160009986A/ko
Application granted granted Critical
Publication of KR101665182B1 publication Critical patent/KR101665182B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source

Landscapes

  • Led Devices (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

본 발명은 슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치에 관한 것이다.
본 발명에 따른 전류 미러형 엘이디 구동장치는 전류원과, 상기 전류원에 병렬 연결된 복수의 엘이디 스트링(LED string)으로 이루어진 발광부 및 상기 엘이디 스트링과 상기 전류원 사이에 설치되어 있으며 상기 복수의 엘이디 스트링마다 동일 구조를 갖도록 설치된 복수의 전류 미러 회로로 이루어진 전류 미러부를 포함하여 구성되고, 상기 전류 미러부를 구성하는 각각의 전류 미러 회로는 상기 엘이디 스트링과 상기 전류원 사이에 설치된 트랜지스터 및 상기 트랜지스터의 콜렉터 단자와 베이스 단자 사이에 설치된 버퍼 증폭기와 다이오드로 이루어진 피드백 회로부를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 추가적인 헤드룸 전압(headroom voltage)을 사용하지 않으면서 정확성(accuracy)과 균일성(uniformity)으로 평가되는 전류 밸런싱 성능(current balancing capability)을 향상시키고 전력 손실을 최소화할 수 있는 효과가 있다.

Description

슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치{CURRENT MIRROR TYPE LED DRIVING APPARATUS SUPER DIODE CONFIGURATION}
본 발명은 전류 미러형 엘이디 구동장치에 관한 것으로, 더욱 상세하게는 추가적인 헤드룸 전압(headroom voltage)을 사용하지 않으면서 전류 밸런싱 성능(current balancing capability)을 향상시킴으로써 전력 손실을 최소화할 수 있는 슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치에 관한 것이다.
최근 친환경적인 특성과 긴 수명연한 특성 등에 기인하여 발광다이오드(Light Emitting Diode, LED)가 조명 및 디스플레이 분야에서 광범위하게 사용되고 있다.
조명 성능을 높이기 위하여, 여러 개의 LED를 직렬 연결하여 사용하며, 직렬 연결된 LED들은 LED 스트링(string)이라 지칭된다.
또한, 원하는 밝기를 얻기 위하여 직렬 연결된 하나의 LED 스트링을 사용하는 경우, 구동 전압이 매우 높아지고 한 지점에서의 고장으로 인해 전체 LED 스트링이 동작하지 않는 이른바 블랙아웃(blackout)이 발생할 수 있다. 이를 방지하기 위하여, 여러 개의 LED 스트링을 병렬 연결하여 사용한다.
한편, 개별 LED들이 갖는 미세한 소자 특성의 차이는 순방향 전압 편차를 야기하고, 상기 LED들이 병렬 연결되어 사용되는 경우, 상기 순방향 전압 편차로 인해 고유한 전류 불균형이 유발된다는 문제점이 있다. 이러한 문제점을 해결하기 위하여, LED 드라이버는 각각의 LED 스트링에 실질적으로 동일한 크기의 전류를 공급함으로써, LED의 수명 단축을 방지하고 균일한 휘도를 확보할 수 있어야 한다.
특히 모니터 등의 광원으로 사용되는 LED 백라이트 유닛(backlight unit)과 같이 순방향 전류가 크지 않고 LED 패키지의 수가 많지 않은 저 전력 응응 제품의 경우에는, 회로의 단순성과 저비용 등의 장점으로 인해 전류 미러형 드라이버가 사용되어 다수의 병렬 연결된 LED 스트링의 전류간 편차를 줄인다.
통상, 이러한 전류 미러형 드라이버를 구성하는 트랜지스터들이 잘 매칭되어 순방향 활성 모드(forward active mode)에서 동작하는 경우, 우수한 전류 밸런싱(current balancing) 성능을 획득할 수 있다.
그러나 현실적으로 대량생산 과정에서 LED 스트링 전압은 편차를 가지기 때문에 전류 미러를 구성하는 트랜지스터가 포화모드(saturation mode)로 동작하게 되어 전류 밸런싱이 무너질 수 있다. 이때 트랜지스터의 포화(saturation)를 방지하기 위해 헤드룸(headroom)이라 불리는 전압 마진이 확보되어야 하며, 이로 인해 구동회로의 전력 소비가 증가하는 문제점이 있다.
한국공개특허공보 제10-2009-0015609호
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 추가적인 헤드룸 전압(headroom voltage)을 사용하지 않으면서 전류 밸런싱 성능(current balancing capability)을 향상시키도록 하여 전력 손실을 최소화할 수 있는 전류 미러형 엘이디 구동장치를 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 특징에 따르면, 슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치에 있어서, 전류원(current source); 상기 전류원에 병렬 연결된 복수의 엘이디 스트링(LED string)으로 이루어진 발광부; 및 상기 엘이디 스트링과 상기 전류원 사이에 설치되어 있으며 상기 복수의 엘이디 스트링마다 동일 구조를 갖도록 설치된 복수의 전류 미러 회로로 이루어진 전류 미러부를 포함하여 구성되고, 상기 전류 미러부를 구성하는 각각의 전류 미러 회로는, 상기 엘이디 스트링과 상기 전류원 사이에 설치된 트랜지스터 및 상기 트랜지스터의 콜렉터 단자와 베이스 단자 사이에 설치된 버퍼 증폭기와 다이오드로 이루어진 피드백 회로부를 포함하는 전류 미러형 엘이디 구동장치를 제공한다.
상기 버퍼 증폭기의 비반전 입력단자는 상기 트랜지스터의 콜렉터 단자에 연결되어 있고, 상기 버퍼 증폭기의 반전 단자는 상기 트랜지스터의 베이스 단자에 연결된다.
상기 다이오드의 캐소드 단자는 상기 버퍼 증폭기의 출력 단자에 연결되어 있고 상기 다이오드의 애노드 단자는 상기 버퍼 증폭기의 반전 입력단자와 상기 트랜지스터의 베이스 단자에 공통 연결된다.
상기 다이오드에서의 전압 강하는 상기 버퍼 증폭기의 개방 루프 이득에 의해 나누어진 순방향 전압 강하까지 감소한다.
상기 전류 미러부를 구성하는 복수의 전류 미러 회로 중에서, 가장 낮은 콜렉터 전압을 갖는 전류 미러 회로가 기준 회로로 선택된다.
상기 기준 회로에 포함된 버퍼 증폭기의 피드백 작용에 의해 상기 기준 회로에 포함된 트랜지스터의 콜렉터 단자와 베이스 단자는 실질적으로 단락되어 콜렉터 전압과 베이스 전압이 실질적으로 동일해짐으로써, 상기 기준회로에 포함된 트랜지스터의 포화(saturation)가 방지된다.
상기 엘이디 스트링과 트랜지스터에 인가되는 전압(VS)은 현재 사용된 엘이디 스트링 전압의 최대값에 따라 가변적으로 결정된다.
이와 같은 본 발명에 따른 슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치는 다음과 같은 효과가 있다.
즉, 추가적인 헤드룸 전압(headroom voltage)을 사용하지 않으면서 전류 밸런싱 성능(current balancing capability)을 향상시킬 수 있게 되어 전력 손실을 최소화할 수 있는 효과가 있다.
도 1은 LED 스트링 전압의 분포를 설명하기 위한 도면
도 2는 전류 밸런싱 성능의 두 가지 지표인 정확성(accuracy)과 균일성(uniformity)을 설명하기 위한 도면
도 3은 일반적인 전류 미러형 LED 드라이버를 나타낸 도면
도 4는 도 3의 전류 미러형 LED 드라이버를 구성하는 트랜지스터의 포화를 방지하기 위한 헤드룸 전압을 설명하기 위한 도면
도 5는 본 발명의 일 실시 예에 따른 슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치를 나타낸 도면
본 발명의 바람직한 실시 예를 설명하기에 앞서, LED의 순방향 전압 편차, 전류 밸런싱 성능의 두 가지 지표인 정확성(accuracy)과 균일성(uniformity) 및 이에 따른 일반적인 전류 미러형 LED 드라이버가 갖는 한계에 대하여 설명한다.
도 1은 LED 스트링 전압의 분포를 설명하기 위한 도면이다.
도 1을 참조하면, 대량 생산 과정에서, 각각의 LED는 미세하게 다른 순방향 전압 특성을 갖게 되고, 여러 개의 LED가 직렬 연결되어 LED 스트링을 구성하기 때문에, LED 스트링의 순방향 전압은 확률적인 분포를 갖게 된다. 또한, 직렬 연결된 LED의 수가 커지면 LED 스트링의 순방향 전압은 가우시안(gaussian) 분포를 갖게 된다.
이러한 사실에 따르면, LED 스트링의 전압(VD)은 도 1에 개시된 바와 같이, 정상 분포를 상한 전압 VUL, 하한 전압 VLL로 줄인 랜덤 변수(random variable)로 간주될 수 있다. 대량 생산된 LED 중에서 임의로 선택된 LED가 사용되기 때문에, LED 스트링의 전압(VD)의 정확한 값은 알 수 없으나, 각각의 LED 스트링의 순방향 전압은 상한 전압 VUL와 하한 전압 VLL 사이의 값이 된다.
다수의 스트링으로 구성된 LED 드라이버에 있어서, LED스트링은 실제의 제조공정에서 LOT중 임의 선택되므로, 기 구성된 LED스트링 전압들 중 최대 스트링 전압(Vmax)과 최소 스트링 전압(Vmin)을 정의하면, 다음 수학식 1이 성립한다.
Figure 112014067422099-pat00001
도 2는 전류 밸런싱 성능의 두 가지 지표인 정확성(accuracy)과 균일성(uniformity)을 설명하기 위한 도면이다.
도 2를 참조하면, 전류 밸런싱 성능을 높이기 위해서는 정확성(accuracy)과 균일성(uniformity)이 함께 고려되어야 한다. 정확성(accuracy)은 목표 전류에의 근접 정도이고, 균일성(uniformity)은 각각의 브랜치(branch) 즉, LED 스트링 전류 값이 동일한지 여부에 대한 특성이다.
도 3은 일반적인 전류 미러형 LED 드라이버를 나타낸 도면이고, 도 4는 도 3의 전류 미러형 LED 드라이버를 구성하는 트랜지스터의 포화를 방지하기 위한 헤드룸 전압을 설명하기 위한 도면이다.
도 3 및 도 4를 참조하면, 스트링 전류들의 정확성(accuracy)을 높이기 위하여 보조 전압(VAUX)를 타이트하게 조절하고, 고 정밀도를 갖는 저항(RREF)을 선택해야 한다. 또한, 스트링 전류들의 균일성(uniformity)을 높이기 위하여 소자 특성이 잘 매치(match)되고 전류 이득이 높은 트랜지스터가 적용되어야 한다.
그러나 트랜지스터들이 잘 매칭되어 있는 경우에도, 트랜지스터들을 바이어싱하기 위해 기준 브랜치로부터 흘러나가는 베이스 전류들이 전류 복제(current replication)를 불완전하게 하여 정확성(accuracy)에 있어서 에러(error)를 유발한다.
이러한 정확성 에러(accuracy error)는 브랜치의 수에 따라 증가하며, 이를 수식으로 표현하면 다음 수학식 2와 같다.
Figure 112014067422099-pat00002
수학식 2에서, N은 LED 스트링의 수이다.
또한 대량 생산된 LED 패키지가 갖는 순방향 전압 편차에 대처하기 위하여, DC 구동전압은 트랜지스터의 포화(saturation)를 방지하기 위하여 헤드룸(headroom)이라 불리우는 추가적인 마진을 갖도록 설계되어야하기 때문에, 이에 따른 영향으로 추가적인 전력 손실이 발생한다.
도 4를 참조하면, 임의의 트랜지스터 Q1이 포화 모드에 들어가지 않는 조건을 수학식 3으로 나타낼 수 있다.
Figure 112014067422099-pat00003
즉, VD가 큰 값을 가지게 되면 VCE값이 포화 임계값인 VCE,sat 보다 작아지므로 LED스트링 전압이 매우 큰 브랜치에 직렬연결된 트랜지스터는 포화 영역에서 동작하게 된다. 만약 적절한 헤드룸 전압이 없다면 이 트랜지스터가 속해있는 브랜치는 전류 미러 특성을 잃게 되고, 이에 따라, LED 전류에 있어서의 균일성(uniformity)을 얻을 수 없게 된다.
가능한 가장 높은 LED 스트링 전압인 상한 전압(VUL)에서의 포화를 방지하기 위하여, LED 스트링과 트랜지스터 양단에 인가되는 공급전압(VS)은 다음 수학식 4를 만족하도록 일정하게 선택되어야 한다.
Figure 112014067422099-pat00004
수학식 4에서, Vh는 트랜지스터의 선형 영역을 보장하기 위한 헤드룸 전압으로서 통상 0.4V이상의 값을 갖는다. 이 헤드룸 전압에 의해 모든 브랜치에는 필연적으로 추가적인 전력 손실이 발생한다.
헤드룸 전압에 의해 각 브랜치에서 소모되는 전력을 나타내면 다음 수학식 5와 같으며, 헤드룸 전압이 커질수록 소모되는 전력이 커지는 것을 알 수 있다.
Figure 112014067422099-pat00005
도 5는 본 발명의 일 실시 예에 따른 슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치를 나타낸 도면이다.
도 5를 참조하면, 본 발명의 일 실시 예에 따른 슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치는 전류원(10), 발광부(21, 22) 및 전류 미러부(31, 32)를 포함하여 구성되고, 전류 미러부(31, 32)를 구성하는 각각의 전류 미러 회로는 트랜지스터(Q1, Q2) 및 피드백 회로부(F1, F2)를 포함하여 구성된다.
전류원(10)은 병렬 연결된 복수의 LED 스트링(21, 22)으로 구성된 발광부에 구동 전류를 공급하기 위한 수단이다. 이러한 전류원(10)의 양극 단자는 LED 스트링의 애노드에 연결되어 있고, 전류원(10)의 음극 단자는 트랜지스터의 에미터 단자에 연결되어 있다.
발광부는 전류원(10)에 병렬 연결된 복수의 엘이디 스트링(LED string, 21, 22)으로 이루어지며, 각각의 엘이디 스트링(21, 22)은 상호 직렬 연결된 복수개의 LED로 이루어진다. 이러한 발광부는 엘이디 스트링(21, 22)을 흐르는 전류의 크기에 의해 발광량이 정해지며, 본 실시 예에 따르면, 슈퍼 다이오드 구조를 이용한 전류 미러 회로를 통해 각각의 엘이디 스트링을 흐르는 전류의 크기가 실질적으로 동일해지기 때문에, LED의 발광량을 균일하게 제어할 수 있다. 도 5에서는, 설명의 편의상 2개의 LED 스트링만을 표현하였으나, LED 스트링의 수는 설계상의 요구에 맞춰 확장될 수 있다.
전류 미러부(31, 32)는 엘이디 스트링(21, 22)과 전류원(10) 사이에 설치되어 있으며, 복수의 엘이디 스트링(21,22)마다 동일 구조를 갖도록 설치된 복수의 전류 미러 회로로 이루어진다.
이러한 전류 미러부(31, 32)를 구성하는 각각의 전류 미러 회로)는 트랜지스터(Q1, Q2) 및 피드백 회로부(F1, F2)를 포함하여 구성된다.
트랜지스터(Q1, Q2)는 엘이디 스트링(21, 22)과 전류원(10) 사이에 설치되어 있다. 보다 구체적으로, 트랜지스터의 Q1의 콜렉터 단자는 제1 LED 스트링(21)의 캐소드에 연결되어 있고, 에미터 단자는 전류원(10)의 음극 단자에 연결되어 있다. 또한, 트랜지스터의 Q2의 콜렉터 단자는 제2 LED 스트링(22)의 캐소드에 연결되어 있고, 에미터 단자는 전류원(10)의 음극 단자에 연결되어 있다.
각각의 피드백 회로부(F1, F2)는 트랜지스터(Q1, Q2)의 콜렉터 단자와 베이스 단자 사이에 설치된 버퍼 증폭기(AMP1, AMP2)와 다이오드(D1, D2)로 구성된다.
보다 구체적으로, 버퍼 증폭기 AMP1의 비반전 입력단자는 트랜지스터 Q1의 콜렉터 단자에 연결되어 있고, 버퍼 증폭기 AMP1의 반전 단자는 트랜지스터 Q1의 베이스 단자에 연결되어 있고, 다이오드 D1의 캐소드 단자는 버퍼 증폭기 AMP1의 출력 단자에 연결되어 있고, 다이오드 D1의 애노드 단자는 버퍼 증폭기 Q1의 반전 입력단자와 트랜지스터 Q1의 베이스 단자에 공통 연결되어 있다.
또한, 버퍼 증폭기 AMP2의 비반전 입력단자는 트랜지스터 Q2의 콜렉터 단자에 연결되어 있고, 버퍼 증폭기 AMP2의 반전 단자는 트랜지스터 Q2의 베이스 단자에 연결되어 있고, 다이오드 D2의 캐소드 단자는 버퍼 증폭기 AMP2의 출력 단자에 연결되어 있고, 다이오드 D2의 애노드 단자는 버퍼 증폭기 Q2의 반전 입력단자와 트랜지스터 Q2의 베이스 단자에 공통 연결되어 있다.
또한, 다이오드 D1, D2의 애노드 단자에는 저항 RB를 매개로 보조 전압(VAUX)가 걸려있다.
본 실시 예에 따르면, 통상의 전류 미러 회로와 비교하여 피드백 루프에 다이오드를 갖는 버퍼 증폭기가 추가된다. 다이오드에서의 전압 강하는 버퍼 증폭기의 개방 루프 이득에 의해 나누어진 순방향 전압 강하까지 감소하며, 이론적으로는 거의 제로 수준까지 감소하기 때문에, 이러한 구조를 슈퍼 다이오드 구조로 지칭한다.
사실상 다이오드가 턴온될 때 마다 슈퍼 다이오드의 입력단과 출력단 사이에는 매우 작은 옵셋 전압(offset voltage)이 존재한다. 이 특성은 전류 미러 회로의 동작을 향상시키는데 유용하다. 즉, LED 순방향 전압의 미세한 차이는 오직 하나의 다이오드만을 턴온시켜 전류 미러 레퍼런스를 셋업시킨다.
본 실시 예에 따르면, 전류 미러부(31, 32)를 구성하는 복수의 전류 미러 회로 중에서, 가장 낮은 콜렉터 전압을 갖는 전류 미러 회로가 기준 회로로 선택된다. 선택된 기준 회로에 포함된 버퍼 증폭기의 피드백 작용에 의해 기준 회로에 포함된 트랜지스터의 콜렉터 단자와 베이스 단자는 실질적으로 단락되어 콜렉터 전압과 베이스 전압이 실질적으로 동일해짐으로써, 기준회로에 포함된 트랜지스터의 포화(saturation)가 방지된다.
이를 보다 구체적으로 설명하면 다음과 같다.
각 LED 스트링의 애노드는 공통이므로 LED 스트링 전압이 가장 높은 브랜치에 직렬 연결된 트랜지스터가 가장 낮은 컬렉터 전압을 가지므로, 앞서 언급한 수학식 3의 트랜지스터 포화방지 조건에서 최악의 조건에 해당하기 때문에 나머지 트랜지스터들의 포화를 방지하기 위해서는 이 브랜치가 전류 미러 회로의 전류 레퍼런스로 선택되어야 함을 의미한다.
본 실시 예에 따르면, 가장 낮은 콜렉터-에미터간 전압을 선택하도록, 슈퍼 다이오드가 와이어드-OR 게이트(wired-OR gate)로 구현되었다. 어느 쪽이 선택되든, 버퍼 증폭기의 피드백 메카니즘에 따른 가상 단락은 콜렉터 전압을 베이스 전압과 거의 같은 값을 갖도록 하고, 이에 따라, 트랜지스터의 포화가 방지된다. 또한, 콜렉터로부터 베이스로 흐르는 전류가 없기 때문에, 균일한 전류 복제율(current replication ratio)을 얻을 수 있다.
전류의 균일성(uniformity)을 분석하기 위하여, 제1 LED 스트링(21)이 가장 높은 LED 스트링 전압을 갖는다고 가정한다. 즉, VCE1이 VCE2보다 낮은 값이라고 가정한다.
이 조건은 다이오드 D1을 턴온시키고, 버퍼 증폭기 AMP1의 피드백 작용으로 VCE와 VBE는 같아진다. 이에 따라 LED 스트링과 트랜지스터에 인가되는 전압(VS)는 다음 수학식 6과 같이 LED 스트링 전압의 고정된 상한값에 의해 일정한 값을 가지는 것이 아니라, 현재 사용된 LED 스트링 전압의 최대값에 의해 상황에 맞게 가변적으로 결정된다.
Figure 112014067422099-pat00006
VCE1은 통상 약 0.7V를 갖는 베이스-이미터 전압 VBE와 같으므로 포화 임계 전압인 통상 0.3V의 VCE , sat보다 항상 크기 때문에, 수학식 3의 포화 방지 조건을 만족하므로 트랜지스터 Q1이 포화 모드로 이동하는 것을 방지한다.
또한 초기 가정에 따르면, 나머지 트랜지스터의 VCE2가 VCE1 보다 높으므로 트랜지스터 Q2도 순방향 활성 모드에서 동작한다. 결과적으로, 모든 트랜지스터는 순방향 활성 모드에서 동작하므로 전류 미러 회로는 항상 안정적으로 동작하고 트랜지스터 Q1과 Q2가 적절히 매치되어 있다면, 다음 수학식 7과 8이 성립한다.
Figure 112014067422099-pat00007
Figure 112014067422099-pat00008
따라서 상기의 식에 의해 LED 스트링의 전압은 모두 균일함을 알 수 있다.
한편 본 실시 예는 정확성(accuracy)을 향상시키기 위해 IS값을 갖는 전류원(10)을 사용하였다. 도면에 도시하지는 않았으나, 전류원(10)을 구현하기 위해 전체 브랜치의 전류를 모니터링하기 위한 작은 값을 갖는 전류 감지 저항이 삽입되었다. 감지된 값은 목표 LED 전류(Itarget)의 2배 값인 전류 레퍼런스와 비교되고, 다음 수학식 9에 표현된 바와 같이 폐루프 전류 제어가 완성된다.
Figure 112014067422099-pat00009
이와 같이 본 실시 예에 따르면, 전류 미러 회로의 전체 전류 제어 루프와 개별적인 정밀한 전류 밸런싱 기능으로 인해, 각 브랜치 전류는 목표 LED 전류(Itarget)에 정확하게 일치하게 된다.
따라서, 전류의 정확도 또한 향상됨을 알 수 있다.
한편, 각 브랜치에서 소모되는 전력은 다음 수학식 10으로 표현될 수 있다.
Figure 112014067422099-pat00010
수학식 5와 10을 비교하였을 때 통상의 헤드룸 전압이 0.4V 이상임을 감안할 때 수학식 1의 관계에 의해 수학식 10의 값은 항상 수학식 5의 값보다 작게 되므로, 즉 고안된 발명에 의한 구동회로의 손실은 항상 종래의 방법보다 줄게 된다.
이상의 분석을 통해, 본 실시 예는 슈퍼 다이오드의 가상 단락 작용을 이용하여 트랜지스터의 포화를 방지할 수 있기 때문에, 종래의 방법과 같이 LED 스트링 전압의 상한값인 VUL 기준으로 설정된 인위적인 헤드룸 전압을 필요로 하지 않고, 현재 장착된 LED스트링 전압의 최대값인 Vmax에 따라 LED스트링과 트랜지스터에 인가되는 전압이 유동적으로 변하기 때문에 구동회로의 전력 손실이 최소화되는 것을 알 수 있다.
좀더 실질적인 분석을 위해 구동회로의 효율을 비교 계산해 본다면 다음과 같다.
구동회로의 효율은 투입전력 대비 LED에 전달되는 전력으로 정의되므로 수학식 11과 같이 주어진다.
Figure 112014067422099-pat00011
이때, 구동회로가 제대로 동작한다면 각 스트링 전류 편차가 거의 없으므로 수학식 11은 수학식 12와 같이 간략화할 수 있다.
Figure 112014067422099-pat00012
수학식 12를 통해 실제 사용되는 LED 스트링의 값을 적용하여 종래의 회로와 고안된 회로간의 예상 효율을 모의 시뮬레이션해서 비교하여 보았다. 60mA 정전류 구동 실험에서 순방향 전압이 2.8V부터 3.3V의 산포를 가지는 LED 패키지를 3개를 연결하여 샘플 LED 스트링을 구성하면, VUL=9.9V 이고 VLL=8.7V인 LED 스트링을 얻을 수 있다.
이때, LED 스트링 전압 VD1과 VD2는 VUL과 VLL사이의 임의의 값을 가지므로 LED 스트링 샘플의 조합에 따라 효율은 특정 범위를 가지게 될 것이다. 이를 비교 정리하면 표 1과 같다.

방법
 비교항목
VS (V) 효율(%)
최소값 최대값 최소값 최대값
종래방법(Vh = 0.5V 가정) 10.7 (고정됨) 81 93
고안된 방법 9.0 10.2 91 97
표 1로부터 종래의 회로의 경우 채택되는 LED 스트링의 전압분포에 따라, 효율은 80%에서 93%까지 큰 범위를 가지면서 변하게 되는데, 고안된 회로의 경우는 Vs값이 LED 스트링에 따라 가변적으로 조절되어 91%에서 97%까지의 효율을 보이므로 결과적으로 효율 편차도 줄어들고 전체적인 효율이 향상되는 것을 알 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명에 따르면, 추가적인 헤드룸 전압(headroom voltage)을 사용하지 않으면서 전류 밸런싱 성능(current balancing capability)을 향상시키고 전력 손실을 최소화할 수 있는 전류 미러형 엘이디 구동장치가 제공되는 효과가 있다.
이상과 같이 본 발명의 도시된 실시 예를 참고하여 설명하고 있으나, 이는 예시적인 것들에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진자라면 본 발명의 요지 및 범위에 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적인 사상에 의해 정해져야 할 것이다.
10: 전류원(current source)
21: 제1 LED 스트링(string)
22: 제2 LED 스트링
31, 32:전류 미러 회로
F1, F2 : 피드백 회로부
AMP1, AMP2 : 버퍼 증폭기
D1, D2 : 다이오드

Claims (7)

  1. 슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치에 있어서,
    전류원(current source);
    상기 전류원에 병렬 연결된 복수의 엘이디 스트링(LED string)으로 이루어진 발광부; 및
    상기 엘이디 스트링과 상기 전류원 사이에 설치되어 있으며 상기 복수의 엘이디 스트링마다 동일 구조를 갖도록 설치된 복수의 전류 미러 회로로 이루어진 전류 미러부를 포함하여 구성되고,
    상기 전류 미러부를 구성하는 각각의 전류 미러 회로는,
    상기 엘이디 스트링과 상기 전류원 사이에 설치된 트랜지스터 및 상기 트랜지스터의 콜렉터 단자와 베이스 단자 사이에 상호 연결된 버퍼 증폭기와 다이오드가 배치된 피드백 회로부를 포함하고,
    상기 버퍼 증폭기의 비반전 입력단자는 상기 트랜지스터의 콜렉터 단자에 연결되어 있고, 상기 버퍼 증폭기의 반전 단자는 상기 트랜지스터의 베이스 단자에 연결되고, 상기 다이오드의 캐소드 단자는 상기 버퍼 증폭기의 출력 단자에 연결되어 있고 상기 다이오드의 애노드 단자는 상기 버퍼 증폭기의 반전 입력단자와 상기 트랜지스터의 베이스 단자에 공통 연결되는 전류 미러형 엘이디 구동장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 다이오드에서의 전압 강하는 상기 버퍼 증폭기의 개방 루프 이득에 의해 나누어진 순방향 전압 강하까지 감소하는 전류 미러형 엘이디 구동장치.
  5. 제 1 항에 있어서,
    상기 전류 미러부를 구성하는 복수의 전류 미러 회로 중에서, 가장 낮은 콜렉터 전압을 갖는 전류 미러 회로가 기준 회로로 선택되는 전류 미러형 엘이디 구동장치.
  6. 제 5 항에 있어서,
    상기 기준 회로에 포함된 버퍼 증폭기의 피드백 작용에 의해 상기 기준 회로에 포함된 트랜지스터의 콜렉터 단자와 베이스 단자는 실질적으로 단락되어 콜렉터 전압과 베이스 전압이 실질적으로 동일해짐으로써, 상기 기준회로에 포함된 트랜지스터의 포화(saturation)가 방지되는 전류 미러형 엘이디 구동장치.
  7. 제 6 항에 있어서,
    상기 엘이디 스트링과 트랜지스터에 인가되는 전압(VS)은 현재 사용된 엘이디 스트링 전압의 최대값에 따라 가변적으로 결정되는 전류 미러형 엘이디 구동장치.
KR1020140090634A 2014-07-17 2014-07-17 슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치 KR101665182B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140090634A KR101665182B1 (ko) 2014-07-17 2014-07-17 슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140090634A KR101665182B1 (ko) 2014-07-17 2014-07-17 슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치

Publications (2)

Publication Number Publication Date
KR20160009986A KR20160009986A (ko) 2016-01-27
KR101665182B1 true KR101665182B1 (ko) 2016-10-12

Family

ID=55309322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140090634A KR101665182B1 (ko) 2014-07-17 2014-07-17 슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치

Country Status (1)

Country Link
KR (1) KR101665182B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028860B1 (ko) * 2009-11-19 2011-04-12 주식회사 그린씨앤씨텍 병렬 발광다이오드 구동 회로
JP2011172213A (ja) * 2010-01-18 2011-09-01 Rohm Co Ltd カレントミラー回路ならびにそれを用いた発光素子の駆動回路および発振器、電流駆動回路およびそれを用いた発光装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786895A (ja) * 1993-09-16 1995-03-31 Toshiba Corp 出力回路
US6052027A (en) * 1997-04-07 2000-04-18 Bhc Consulting Pty Ltd. Wideband operational amplifier having a plurality of feedback loops
KR20090015609A (ko) 2007-08-09 2009-02-12 엘지이노텍 주식회사 엘이디 구동 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028860B1 (ko) * 2009-11-19 2011-04-12 주식회사 그린씨앤씨텍 병렬 발광다이오드 구동 회로
JP2011172213A (ja) * 2010-01-18 2011-09-01 Rohm Co Ltd カレントミラー回路ならびにそれを用いた発光素子の駆動回路および発振器、電流駆動回路およびそれを用いた発光装置

Also Published As

Publication number Publication date
KR20160009986A (ko) 2016-01-27

Similar Documents

Publication Publication Date Title
TWI474751B (zh) 具複數個發光二極體之負載電流控制裝置與方法
KR101159931B1 (ko) 전기 부하 작동을 위한 전력 공급 시스템 및 방법
US8786194B2 (en) Constant current driving apparatus for LEDs
US8941325B2 (en) Light emitting device array driver circuit and current splitter circuit and method of splitting current therefor
US20090096739A1 (en) Light source driving circuit for backlight module
JP4973814B2 (ja) 有機ｅｌ素子用駆動装置および有機ｅｌ照明装置
KR101128680B1 (ko) 교류 직결형 발광다이오드 조명장치
US20080185975A1 (en) System and method for wide-range high-accuracy-low-dropout current regulation
US9538591B2 (en) Lighting apparatus
WO2012157351A1 (ja) 発光素子駆動回路
US20110199008A1 (en) Current source, current source arrangement and their use
US7714812B2 (en) Driving circuit for providing constant current
US20100052572A1 (en) Light emitting element driving apparatus
US7781983B1 (en) Closed-loop feedback circuit for controlling LEDs
US20120062132A1 (en) Regulated Voltage Protection Circuit, Display Controller and LED Driving Method of the Same
US8952623B2 (en) Multi-channel driver equalizer
KR101665182B1 (ko) 슈퍼 다이오드 구조를 이용한 전류 미러형 엘이디 구동장치
US9961729B1 (en) Trimming system and method for regulated current mirrors
KR20110104819A (ko) 발광 다이오드 어레이 회로
US20100244711A1 (en) Self-Calibrating White Light Emitting Diode Module
TWI441141B (zh) 電流控制級、定電流控制系統、以及電流控制方法
Choi Adaptive current-mirror LED driver employing super-diode configuration
KR101611588B1 (ko) Ｌｅｄ 구동 장치
US11632841B1 (en) LED driving device providing high LED utilization and lighting apparatus including the same
US20070126376A1 (en) Driving circuit capable of reducing power consumption

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 4