KR101664737B1 - 증폭기 회로 - Google Patents

증폭기 회로 Download PDF

Info

Publication number
KR101664737B1
KR101664737B1 KR1020150120112A KR20150120112A KR101664737B1 KR 101664737 B1 KR101664737 B1 KR 101664737B1 KR 1020150120112 A KR1020150120112 A KR 1020150120112A KR 20150120112 A KR20150120112 A KR 20150120112A KR 101664737 B1 KR101664737 B1 KR 101664737B1
Authority
KR
South Korea
Prior art keywords
frequency
matching
amplifier
transmission line
line group
Prior art date
Application number
KR1020150120112A
Other languages
English (en)
Inventor
김동현
이재성
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020150120112A priority Critical patent/KR101664737B1/ko
Application granted granted Critical
Publication of KR101664737B1 publication Critical patent/KR101664737B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 다중 주파수에서 정합이 가능한 매칭 네트워크를 가지는 증폭기 회로에 관한 것이다.
본 발명의 일실시예에 의한 증폭기 회로는 제1증폭기; 제2증폭기; 및 상기 제1증폭기와 상기 제2증폭기 사이에 삽입되어 제1주파수 및 제2주파수에서의 정합이 가능한 매칭 네트워크를 포함할 수 있다.

Description

증폭기 회로{AN AMPLIFIER CIRCUIT}
본 발명은 증폭기 회로에 관한 것으로, 보다 상세하게는 다중 주파수에서 정합이 가능한 매칭 네트워크를 가지는 증폭기 회로에 관한 것이다.
고성능의 트랜스 임피던스 증폭기(TIA) 회로는 초당 20기가바이트(Gb/s)보다 높은 데이터 전송률의 광학적 칩-투-칩(chip-to-chip) 결합과 같은 고속 데이터 통신에 있어서 중요한 빌딩 블록이다. 칩-투-칩 광학적 상호접속에 있어서 상보적 금속 산화물 반도체(CMOS) 수신기에서 가능한 최대한 이득/대역폭 성능을 획득하기 위해, 일반적으로 인덕티브 피킹(inductive peaking)이 대역폭을 확장하고 기생 커패시턴스를 공명시키는 데에 사용된다. 보다 큰 입력 디바이스 또는 보다 큰 저항성 로드를 삽입함으로써 추가의 이득이 종종 획득되지만, 이것은 대역폭을 감소시킬 수 있다. 이와 달리, 추가적인 전력을 소비하는 추가적인 이득단(gain stages)이 삽입될 수도 있다. 또한, CMOS가 나노미터 게이트 길이 범위를 갖는 크기로 스케일링됨에 따라, 트랜스 컨덕턴스 및 드레인 저항이 감소될 수 있지만, 이것은 이득의 감소를 나타낼 수 있다. 관련 선행 문헌으로 대한민국 공개특허 제1998-701804호가 있다.
종래의 증폭기 회로는 단일 주파수에서 matching(정합)이 되므로 gain(이득)과의 trade-off를 통해 bandwidth를 확보하였기에, bandwidth를 넓히기 위해서는 gain이 희생되었다.
따라서 넓은 대역폭도 확보하면서 gain의 희생도 없는 증폭기 회로에 대한 연구가 필요한 실정이다.
본 발명의 목적은 다중 주파수에서 임피던스 매칭이 가능한 매칭 네트워크를 가지는 증폭기 회로를 제공하는 데 있다.
상기 목적을 달성하기 위해 본 발명의 일실시예에 의하면, 제1증폭기; 제2증폭기; 및 상기 제1증폭기와 상기 제2증폭기 사이에 삽입되어 제1주파수 및 제2주파수에서의 정합이 가능한 매칭 네트워크를 포함하는 증폭기 회로가 개시된다.
본 발명의 일실시예에 의한 다중 주파수에서 임피던스 매칭이 이루어지기 때문에, 이득(gain)과 대역폭(bandwidth) 모두가 향상될 수 있다.
도 1은 본 발명의 일실시예와 관련된 증폭기 회로를 나타내는 도면이다.
도 2 내지 도 4는 일실시예와 관련된 증폭기 회로에서 트랜스미션 라인에 따라 변화되는 임피던스의 자취를 나타낸다.
도 5는 본 발명의 일실시예와 관련된 증폭기 회로에 의해 2개 주파수에서 매칭하는 방법과 종래 1개 주파수에서 매칭하는 방법에 의한 MSG/MAG를 비교한 그래프이다.
이하, 본 발명의 일실시예와 관련된 증폭기 회로에 대해 도면을 참조하여 설명하도록 하겠다.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
도 1은 본 발명의 일실시예와 관련된 증폭기 회로를 나타내는 도면이다.
도시된 바와 같이, 증폭기 회로는 제1증폭기(100) 및 제2증폭기(200) 사이에 인터-스테이지 매칭 네트워크(inter-stage matching network, 이하, '매칭 네트워크'라 함)가 삽입되어 있다. 상기 매칭 네트워크는 하나의 주파수가 두 개의 주파수(f1 및 f2)에서 임피던스 매칭을 수행할 수 있다. 두 개의 주파수(f1 및 f2)는 application에 따라 주어질 수도 있고, 설계자가 단순히 선택할 수도 있다.
상기 매칭 네트워크는 복수 개의 트랜스미션 라인(T1, T2, T3, T4, T5)을 포함할 수 있다. 상기 매칭 네트워크는 제1주파수(f1)에서 상기 제1증폭기(100)의 아웃풋 임피던스(output impedance) 매칭을 위한 제1트랜스미션 라인 그룹(T1, T2), 제1주파수(f1)에서 상기 제2증폭기(200)의 인풋 임피던스(input impedance) 매칭을 위한 제2트랜스미션 라인 그룹(T3, T4)을 포함할 수 있다.
또한, 매칭 네트워크는 제2주파수(f2)에서 임피던스 매칭을 위한 제3트랜스미션 라인 그룹(T5)을 더 포함
Z1(f)은 제1증폭기(100, A1)의 아웃풋 임피던스(output impedance)를 나타내고, Z2(f)는 제2증폭기(200, A2)의 인풋 임피던스(input impedance)를 나타낸다. 그리고 Z1(f) 및 Z2(f)는 주파수의 함수로, 주파수가 주어지면 결정될 수 있다.
그리고 Z1a(f), Z1b(f), 및 Z1c(f) 각각은 평면 1a, 1b, 및 2b에서 왼쪽으로 향하게 보여지는 임피던스이다. Z2a(f) 및 Z2b(f)는 평면 2a 및 2b에서 오른쪽으로 향하게 보여지는 임피던스이다.
Z01은 트랜스미션 라인(transmission line) T1 및 T2의 특성 임피던스(characteristic impedance)이고, Z02은 트랜스미션 라인 T3및 T4의 특성 임피던스이다. Z03는 트랜스미션 라인 T5의 특성 임피던스이다.
이하 실시예에서는 단순화를 위해 Z03로 50Ω의 글로벌 시스템 임피던스(Z0)를 사용하도록 하겠다.
θ1, θ2, θ3, θ4, 및 θ5는 트랜스미션 라인(T1, T2, T3, T4, 및 T5) 각각의 전기적 길이(electrical length)를 나타낸다. 전기적 길이는 특정 주파수에 대해서　트랜스미션 라인의 길이를 phase로 표현한 것이다. 만약에 주파수 1 GHz의 전자기파가 있다고 하면, 공기중이라 가정 했을 때, 파장은 30 cm가 된다. 이 때 30cm를　전기적 길이(electrical length)로 표현하면 360도가 된다. 15cm 는 180도, 7.5cm 는 90도　이러한 식으로 전기적 길이가 표현될 수 있다.
이하에서는 디자인 파라미터(θ1, θ2, θ3, θ4, θ5, Z01, 및 Z02)가 제1주파수(f1) 및 제2주파수(f2) 모두에서 매칭 조건을 만족시키기 위해 결정되는 방법에 대해 설명하도록 하겠다. 단순화를 위해 트랜스미션 라인은 손실이 없는 것으로 가정하기로 한다.
제1주파수(f1) 및 제2주파수(f2) 모두에서의 임피던스 매칭은 크게 두 단계로 진행될 수 있다. 도 2 내지 도 4를 이용하여 상기 두 단계의 매칭 단계에 대해 설명하도록 하겠다.
도 2는 스미스 챠트(Smith chart) 위에서 평면 1a의 좌측, 2a의 우측을 바라보았을 때 임피던스의 자취를 나타내고, 도 3은 스미스 챠트(Smith chart) 위에서 평면 2a의 좌측, 2b의 우측을 바라보았을 때 임피던스의 자취를 나타내며, 도 4는 스미스 챠트(Smith chart) 위에서 평면 2b의 좌측과 우측을 바라보았을 때 임피던스의 자취를 나타낸다.
먼저, 제1단계는 제1주파수(f1)에서 매칭을 수행하는 단계이다.
제1트랜스미션 라인 그룹(T1, T2)을 통해 제1증폭기(100)의 아웃풋 임피던스(output impedance) Z1이 Z0로 매칭된다. 유사하게 제2트랜스미션 라인 그룹(T3, T4)을 통해 제2증폭기(200)의 인풋 임피던스(output impedance) Z2가 Z0로 매칭된다(도 2 및 도 3 참조). 도 2는 T1, T3를 썼을 때 임피던스가 어떻게 변하는지 보여주고, 도 3은 그 상태에서 T2, T4가 추가되었을 때 임피던스가 어떻게 변하는지 보여준다.
제2단계는 제2주파수(f2)에서, Z1b와 Z2b를 complex conjugate로 맞추기 위해 T5를 삽입하는 단계이다. T5를 삽입하여도　주파수 f1에서의 임피던스는 변화가 없기 때문에 제1주파수(f1)에서의 매칭이 유지가 되고, 동시에, 제2주파수(f2)에서는 T5로 인해 Z1b(f2)는 Z1c(f2)로 이동을 하기 때문에, 두 개의 주파수에서 동시에 매칭이 이루어질 수 있다(도 4 참조).
도 4에 도시된 바와 같이, 상기와 같은 매칭을 위해 Z1b와 Z2b는 동일한 일정한 원 위에 위치할 필요가 있다. 적절한 Z01과 Z02 값의 선택이 단일의 트랜스미션 라인을 이용하여 제2주파수(f2)에서의 단순한 매칭을 가능하게 할 수 있다.
표준 트랜스미션 라인 이론(the standard transmission line theory)에 의해 이하에서의 분석이 뒷받침될 수 있다.
이하에서 사용되는 기호 중 Y는 어드미턴스(admittance)를 나타내고, 는 반사 계수(reflection coefficient)를 나타낸다.
Z01 및 Z22에 대해서 반사 계수는 하기 수학식 1 및 수학식 2로 정의될 수 있다.
Figure 112015082773760-pat00001
Figure 112015082773760-pat00002
시리즈 트랜스미션 라인(series transmission line) T1 및 T3는 반사 계수의 위상을 이동시킨다. 그리고 제1주파수(f1)에서 반사 계수는 하기 수학식 3 및 4로 표현될 수 있다.
Figure 112015082773760-pat00003
Figure 112015082773760-pat00004
T2 및 T4의 shunt-stub 어드미턴스를 추가하면 수학식 5 및 6이 얻어질 수 있다.
Figure 112015082773760-pat00005
Figure 112015082773760-pat00006
전술한 바와 같이, Z1b 및 Z2b는 Z0로 변화된다. 따라서 수학식 5 및 수학식 6의 실수와 허수 부분은 각각 Y0 및 0과 동일해야만 한다. 이는 수학식 7 내지 수학식 10으로 표현될 수 있다.
Figure 112015082773760-pat00007
Figure 112015082773760-pat00008
Figure 112015082773760-pat00009
Figure 112015082773760-pat00010
수학식 7 내지 10이 만족되면, T5의 길이와 상관없이 제1주파수(f1)에서 매칭이 수행될 수 있다.
이하에서는 하나의 트랜스미션 라인을 이용하여 제2주파수(f2)에서 매칭에 대해 설명하도록 하겠다.
제2주파수(f2), 평면 1b 및 2b에서의 어드미턴스 전기적 길이를 스케일링함으로써, 하기 수학식 11 및 12와 같이 얻어질 수 있다.
Figure 112015082773760-pat00011
Figure 112015082773760-pat00012
그리고 추가된 T5는 옆의 T2에 대해 반사계수의 위상을 이동시킨다.
제2주파수(f2)에서 반사 계수는 수학식 13과 같다.
Figure 112015082773760-pat00013
컨쥬게이트 매칭(conjugate matching)을 위해 수학식 14 및 15가 만족되어야 한다.
Figure 112015082773760-pat00014
수학식 15의 좌 항 및 우 항 모두 6개 변수(θ1, θ2, θ3, θ4, Z01, 및 Z02)의 함수이다. 그렇지만 수학식 4 내지 수학식 10으로부터 θ1, θ2, θ3, θ4는 다음의 수학식 16 내지 21과 같이 다른 주어진 파라미터와 Z01, 및 Z02으로 표현될 수 있다.
Figure 112015082773760-pat00016
Figure 112015082773760-pat00017
Figure 112015082773760-pat00018
Figure 112015082773760-pat00019
Figure 112015082773760-pat00020
Figure 112015082773760-pat00021
수학식 15에서의 θ1-θ4 가 수학식 16 내지 수학식 19으로 대체되면, 수학식 15는 두 개의 변수(Z01 및 Z02)를 가지는 방정식이 된다. 그리하여 제2주파수(f2)에서 컨쥬게이트 매칭(conjugate matching)이 수행될 수 있다.
Z01 및 Z02의 적절한 페어 값이 선택되면, θ5 값은 수학식 14로부터 수학식 22와 같이 재표현될 수 있다.
Figure 112015082773760-pat00022
위의 수학식 1 내지 수학식 22를 통해 얻어진 디자인 파라미터(θ1, θ2, θ3, θ4, θ5, Z01, 및 Z02)를 도 1의 회로에 적용함으로써, 본 발명의 일실시예에 의한 증폭기 회로가 설계될 수 있다.
도 5는 본 발명의 일실시예와 관련된 증폭기 회로에 의해 2개 주파수에서 매칭하는 방법과 종래 1개 주파수에서 매칭하는 방법에 의한 이득을 비교한 그래프이다.
도시된 바와 같이, 종래 1개 주파수에서 매칭하는 방법(Single)에 비해 본 발명의 일실시예에 의한 2개 주파수에서 매칭하는 방법(Dual)이 더 넓은 주파수 범위에서 더 높은 MAG(maximum available gain)/MSG(maximum stable gain)를 가지는 것을 확인할 수 있다.
전술한 바와 같이, 본 발명의 일실시예에 의한 다중 주파수에서 임피던스 매칭이 이루어지기 때문에, 이득(gain)과 대역폭(bandwidth) 모두가 향상될 수 있다.
상기와 같이 설명된 증폭기 회로는 상기 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
100: 제1증폭기
200: 제2증폭기

Claims (5)

  1. 제1증폭기;
    제2증폭기; 및
    상기 제1증폭기와 상기 제2증폭기 사이에 삽입되어 제1주파수 및 제2주파수에서의 정합이 가능한 매칭 네트워크를 포함하되,
    상기 매칭 네트워크는
    상기 제1증폭기 출력단에 연결되어 제1주파수에서 상기 제1증폭기의 아웃풋 임피던스 매칭을 위한 제1트랜스미션 라인 그룹;
    상기 제2증폭기 입력단에 연결되어 상기 제1주파수에서 상기 제2증폭기의 인풋 임피던스 매칭을 위한 제2트랜스미션 라인 그룹; 및
    상기 제1트랜스미션 라인 그룹과 상기 제2트랜스미션 라인 그룹을 연결하고 제2주파수에서 임피던스 매칭을 위한 제3트랜스미션 라인 그룹을 포함하되,
    상기 제1트랜스미션 라인 그룹, 상기 제2트랜스미션 라인 그룹에 속하는 트랜스미션 라인에 각각 대응되는 특성 임피던스 및 전기적 길이(electrical length)는 상기 제1주파수 매칭을 위해 결정되고,
    상기 제3트랜스미션 라인 그룹에 속하는 트랜스미션 라인에 각각 대응되는 특성 임피던스 및 전기적 길이(electrical length)는 상기 제2주파수 매칭을 위해 결정되는 것을 특징으로 하는 증폭기 회로.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제3트랜스미션 라인 그룹은 상기 제2주파수에서 상기 제1트랜스미션 라인 그룹으로 향하는 임피던스와 상기 제1트랜스미션 라인 그룹으로 향하는 임피던스를 컴플렉스 컨쥬게이트(complex conjugate)로 맞추는 것을 특징으로 하는 증폭기 회로.
KR1020150120112A 2015-08-26 2015-08-26 증폭기 회로 KR101664737B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150120112A KR101664737B1 (ko) 2015-08-26 2015-08-26 증폭기 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150120112A KR101664737B1 (ko) 2015-08-26 2015-08-26 증폭기 회로

Publications (1)

Publication Number Publication Date
KR101664737B1 true KR101664737B1 (ko) 2016-10-12

Family

ID=57173887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150120112A KR101664737B1 (ko) 2015-08-26 2015-08-26 증폭기 회로

Country Status (1)

Country Link
KR (1) KR101664737B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0837559A1 (en) * 1996-10-18 1998-04-22 Matsushita Electric Industrial Co., Ltd. High efficiency linear power amplifier of plural frequency bands and high efficiency power amplifier
EP2267886A1 (en) * 2009-06-11 2010-12-29 Alcatel Lucent Class E amplifier
US20140065991A1 (en) * 2010-11-01 2014-03-06 Cree, Inc. Matching network for transmission circuitry

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0837559A1 (en) * 1996-10-18 1998-04-22 Matsushita Electric Industrial Co., Ltd. High efficiency linear power amplifier of plural frequency bands and high efficiency power amplifier
EP2267886A1 (en) * 2009-06-11 2010-12-29 Alcatel Lucent Class E amplifier
US20140065991A1 (en) * 2010-11-01 2014-03-06 Cree, Inc. Matching network for transmission circuitry

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
논문1 *

Similar Documents

Publication Publication Date Title
US8339216B2 (en) Duplexer and method for separating a transmit signal and a receive signal
US9214918B2 (en) Power distributing duplexer system
US20140062601A1 (en) Doherty amplifier having compact output matching and combining networks
TWI442695B (zh) 在接收器射頻前端達成高選擇性之方法
US10530314B2 (en) Gain-dependent impedance matching and linearity
US20060245485A1 (en) Continuous-time equalizer
KR20210076138A (ko) 저역-통과 유형 광대역 정합, 제2 고조파 반사 위상 시프팅, 및 고역 통과 복소 공액 정합을 조합하여 이용하는 광대역 임피던스 정합 네트워크
KR102456843B1 (ko) 발룬을 포함하는 고주파 신호 증폭기
US8421554B2 (en) Filtering device for filtering RF signals and method for filtering RF signals
US10700655B2 (en) Gain-dependent impedance matching and linearity
KR20140025208A (ko) 윌킨슨 전력 분배 및 합성 장치
Caddemi et al. Optical control of gain amplifiers at microwave frequencies
KR102200380B1 (ko) 소형 저손실 밀리미터파 전력 분배 결합 장치
KR101664737B1 (ko) 증폭기 회로
CN106202634A (zh) 一种crlh传输线结构的等效电路结构及其设计方法
US9735989B1 (en) Continuous time linear equalizer that uses cross-coupled cascodes and inductive peaking
US9923531B2 (en) Power processing circuit, two-path power processing circuit and multiplex power processing circuit
KR101661151B1 (ko) 테이퍼링된 캐패시터를 갖는 비균일 분산 전력 증폭기
JP2006005848A (ja) 電力増幅器及び高周波通信装置
JP6109849B2 (ja) ミリメートル波電力増幅器
JP4925096B2 (ja) 高周波増幅器
Yousef et al. CMOS Ultra‐Wideband Low Noise Amplifier Design
KR100459064B1 (ko) 광대역증폭기의 대역폭 확장 회로
JP2008300956A (ja) 受信機入力回路
US20220122757A1 (en) Transformer-based matching network for enhanced ic design flexibility

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 4