KR101664481B1 - Wafer and substrate having structure for penetrationn of solder ball and method for manufacturing same - Google Patents
Wafer and substrate having structure for penetrationn of solder ball and method for manufacturing same Download PDFInfo
- Publication number
- KR101664481B1 KR101664481B1 KR1020090084351A KR20090084351A KR101664481B1 KR 101664481 B1 KR101664481 B1 KR 101664481B1 KR 1020090084351 A KR1020090084351 A KR 1020090084351A KR 20090084351 A KR20090084351 A KR 20090084351A KR 101664481 B1 KR101664481 B1 KR 101664481B1
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- filler
- solder ball
- solder
- pad
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13562—On the entire exposed surface of the core
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은, 실리콘 칩; 상기 실리콘 칩 상에 적층된 메탈패드; 상기 메탈패드의 상면 중 일부를 노출시키도록 형성된 절연층; 상기 메탈패드의 노출된 부분 중 적어도 일부에 형성된 UBM (Under Bump Metallurgy) 층; 상기 UBM 층상의 외부로 돌출된 범프 필러 (Bump Pillar); 및 상기 범프 필러를 매립하는 솔더볼을 포함하되, 상기 솔더볼은 상기 범프 필러에 의해 내부가 관통되는 것을 특징으로 하는 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 웨이퍼에 관한 것이다.The present invention relates to a silicon chip, A metal pad stacked on the silicon chip; An insulating layer formed to expose a part of an upper surface of the metal pad; An under bump metallurgy (UBM) layer formed on at least a portion of the exposed portions of the metal pad; A bump pillar protruding outward from the UBM layer; And a solder ball for burying the bump filler, wherein the solder ball is penetrated by the bump filler. The present invention also relates to a wafer having a solder ball internal through bumping structure.
또한, 본 발명은, 절연 기판; 상기 절연기판상에 형성된 범프 패드 (bump pad); 상기 범프패드 중 적어도 일부를 노출시키도록 형성된 절연층; 상기 노출된 범프패드 상에 형성된 범프 필러 (Bump Pillar); 및 상기 범프 필러를 매립하는 솔더볼을 포함하되, 상기 솔더볼은 상기 범프 필러에 의해 내부가 관통되는 것을 특징으로 하는 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 기판에 관한 것이다.According to another aspect of the present invention, A bump pad formed on the insulating substrate; An insulating layer formed to expose at least a part of the bump pads; A bump pillar formed on the exposed bump pad; And a solder ball for embedding the bump filler, wherein the solder ball is penetrated internally by the bump filler.
또한, 이러한 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 웨이퍼, 및 기판을 제조하는 방법에 관한 것이다. 이에 의해 솔더볼 내부에 범프 필러를 관통시켜 기계적, 전기적 특성치를 향상시킴으로, 칩 장착시 조인트 크랙, 및 변형 (휨, 뒤틀림)에 의한 기판과의 젖음성 불량 (Non-wetting) 을 방지하며, 칩과 기판 사이의 높은 Stand-off 를 확보하여 세정력 및 한외여과 (UF; ultra-filtration) 흐름성을 향상시킴으로써, 높은 신뢰도의 플립칩 패키지를 구현할 수 있다. The present invention also relates to a wafer having such a solder ball internal through bumping structure, and a method of manufacturing the substrate. Thus, the bump filler is penetrated into the solder ball to improve the mechanical and electrical characteristics, thereby preventing non-wetting with the substrate due to joint cracks and deformation (warping and distortion) upon chip mounting, High flush-chip package can be realized by improving cleaning power and ultrafiltration (UF) flowability.
플립칩, 솔더볼, 범핑 Flip Chip, Solder Ball, Bump
Description
본 발명은 솔더볼 내부 관통 범핑 구조를 갖는 웨이퍼 및 기판 및 이들의 제조 방법에 관한 것이다.The present invention relates to a wafer and a substrate having a solder ball internal through bumping structure and a method of manufacturing the same.
인쇄회로 기판 (PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 라인 인쇄회로 기판 (line pattern)을 인쇄 형성시킨 것으로, 전자 부품을 탑재하기 직전의 기판을 말한다. 즉 여러 종류의 많은 전자 부품을 평판 위에 밀집 탑재시키기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 라인을 평판 표면에 인쇄하여 고정시킨 회로 기판을 뜻한다.A printed circuit board (PCB) is a printed circuit board printed on an electrically insulating substrate with a conductive material such as copper, which is a substrate immediately before mounting electronic components. In other words, in order to densely mount many kinds of electronic components on a flat plate, it is a circuit board in which a mounting position of each component is determined and a circuit line connecting components is printed and fixed on the surface of the flat plate.
최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서 CSP(Chip-Sized Package) 실장 또는 와이어 본딩 (wire bonding) 실장을 대신하여 반도체 칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있다. 인쇄회로기판에 반도체 칩을 직접 실장하기 위하여, 반도체의 고밀도화에 대응할 수 있는 고밀도 및 높은 신뢰도의 인쇄회로기판 개발이 필요하다.Recently, there has been a demand for a technology for directly mounting a semiconductor chip on a printed circuit board instead of a CSP (Chip-Sized Package) mounting or a wire bonding mounting as a technology for coping with high density of a semiconductor chip and high- . In order to directly mount a semiconductor chip on a printed circuit board, it is necessary to develop a high-density and high-reliability printed circuit board capable of coping with high density semiconductor.
이에 대해 플립칩 접합 (FCB; Flip Chip Bonding)이 사용된다. FCB 는 웨이퍼에서 절단된 개개의 반도체 칩을 패키징 (packaging) 하지 않고, 그대로 인쇄회로 기판에 접합하여 실장하는 기술로서 칩이 뒤집혀저 접합 된다 하여 '플립칩'이라 지칭된다.Flip Chip Bonding (FCB) is used for this. The FCB is a technique for bonding individual semiconductor chips cut from a wafer to a printed circuit board without packaging them, and is referred to as a 'flip chip' because the chips are flipped over and bonded together.
이러한 플립칩 접합에 의한 실장 방식은 반도체 칩과 접속 패드간의 접속 거리가 매우 짧아 전기적 특성이 우수하고, 반도체 칩의 배면 (back side)이 외부로 노출되어 있어 열적 특성이 우수하며, 솔더볼 (solder ball)의 자기 정렬 (self-alignment) 특성 때문에 접합이 용이하며, 소형, 결량화 및 칩 밑면에 입출력 단자가 있어 신호의 전송 속도가 기존 와이어 (wire) 방식의 패키지보다 약 20배 이상 빠르다는 장점이 있다.The mounting method using the flip-chip bonding has an advantage that the connection distance between the semiconductor chip and the connection pad is very short to provide excellent electrical characteristics and the back side of the semiconductor chip is exposed to the outside, ), Self-alignment characteristics, small size, longevity, and input / output terminals on the underside of the chip, the signal transmission speed is about 20 times faster than the conventional wire type package have.
도 1a 및 도 1b 는 종래 기술에 의한 플립칩과 기판의 접착 구조가 도시된다.Figs. 1A and 1B show a bonding structure of a flip chip and a substrate according to the prior art.
도 1a 를 참조하면, 기판측으로서, 절연기판 (170) 상에 범프패드 (180)가 형성되고, 범프패드 (180) 양 측면을 감싸고 상면 중 일부를 노출하도록 형성된 절연층 (190), 및 범프패드 (180) 상에 형성되어 절연층 (190) 외부로 볼 모양으로 돌출된 솔더 (160b)를 포함한다.1A, an
또한, 웨이퍼 측으로서, 실리콘 칩 (110), 실리콘 (110) 칩 상에 적층된 메탈패드 (120); 메탈패드 (120)의 상면 중 일부를 노출시키고 양측면을 감싸도록 실리콘 칩 (110) 상에 적층된 폴리이미드층 (130); 메탈패드 (120)의 노출된 부분 및 상기 폴리이미드층 (130)의 상면 중 적어도 일부에 형성된 UBM (Under Bump Metallurgy) 층 (140); 및 UBM (140) 상에 형성된 솔더볼 (160a)를 포함한다. Further, as the wafer side, a
또한, 도 1b 를 참조하면, 기판측은 도 1a 와 동일하며, 웨이퍼 측으로서, 솔더볼 (160a)과 UBM (140) 사이에 구리 필러 (Cu Pillar; 150)가 형성된 구조이다.Referring to FIG. 1B, the substrate side is the same as FIG. 1A, and a
한편, 인쇄회로기판은 SNMD (Non-solder Mask Defined) 구조에서, 회로의 밀집도를 증가시킬 수 있으며, 이러한 증가된 밀집도에 적합하도록 칩을 실장하기 위해서는 SRO 가 작아야 한다. 특히, 도 1a 및 1b 에 도시된 바와 같이, 범프 피치 (Bump Pitch)가 작아질수록, 예를 들어 100㎛보다 작아지면, SRO 사이즈는 50㎛ 이하로 형성되어야 한다. On the other hand, the printed circuit board can increase the circuit density in the SNMD (Non-solder Mask Defined) structure, and the SRO must be small in order to mount the chip to the increased density. Particularly, as shown in Figs. 1A and 1B, as the bump pitch becomes smaller, for example, smaller than 100 mu m, the SRO size must be formed to be 50 mu m or less.
그러나 SRO 가 작아지면, 회로의 밀집도는 증가시킬 수 있으나, 웨이퍼와 기판의 접속면적인 SRO (Silicon-rich Oxide)가 작아짐에 따라 기판과 칩의 단면적 감소에 따른 기계적 스트레스가 급격히 증가한다. However, if the SRO is reduced, the density of the circuit can be increased. However, as the SRO (Silicon-rich Oxide), which is the connection area between the wafer and the substrate, becomes smaller, the mechanical stress due to the reduction of the sectional area of the substrate and chip sharply increases.
또한, 솔더볼 (160a)과 솔더 (160b)가 접촉되는 부분에서는 열 기계적 스트레스에 의해 크랙 (crack)이 발생하며, 솔더링 후 범프의 높이가 낮아짐으로써, 세정이 어려워진다. 따라서, 파인 범프 피치의 경우에도 기계적, 전기성 신뢰성이 확보되는 솔더 구조가 필요하다.In addition, cracks are generated due to thermomechanical stress at the portions where the
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 회로 밀집도를 높이기 위해 작은 SRO 을 유지함과 동시에 전기적, 기계적 특성이 향상된 웨이퍼 및 기판의 범프 구조 및 이들을 제조하는 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a bump structure of a wafer and a substrate having improved electrical and mechanical characteristics while maintaining a small SRO in order to increase circuit density, and a method of manufacturing the same. I have to.
상술한 과제를 해결하기 위한 본 발명에 따른 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 웨이퍼는, 실리콘 칩; 상기 실리콘 칩 상에 적층된 메탈패드; 상기 메탈패드의 상면 중 일부를 노출시키도록 형성된 절연층; 상기 메탈패드의 노출된 부분 중 적어도 일부에 형성된 UBM (Under Bump Metallurgy) 층; 상기 UBM 층상의 외부로 돌출된 범프 필러 (Bump Pillar); 및 상기 범프 필러를 매립하는 솔더볼을 포함하되, 상기 솔더볼은 상기 범프 필러에 의해 내부가 관통되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a wafer having a solder ball internal bumping structure, comprising: a silicon chip; A metal pad stacked on the silicon chip; An insulating layer formed to expose a part of an upper surface of the metal pad; An under bump metallurgy (UBM) layer formed on at least a portion of the exposed portions of the metal pad; A bump pillar protruding outward from the UBM layer; And a solder ball for embedding the bump filler, wherein the solder ball penetrates the inside by the bump filler.
특히, 상기 범프 필러의 재료는 구리 (Cu)인 것을 특징으로 한다.Particularly, the material of the bump filler is copper (Cu).
또한, 본 발명에 따른, 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 기판은, 절연 기판; 상기 절연기판상에 형성된 범프 패드 (bump pad); 상기 범프패드 중 적어도 일부를 노출시키도록 형성된 절연층; 상기 노출된 범프패드 상에 형성된 범프 필러 (Bump Pillar); 및 상기 범프 필러를 매립하는 솔더볼을 포함하되, 상기 솔더볼은 상기 범프 필러에 의해 내부가 관통되는 것을 특징으로 하여, 웨이퍼와 인쇄회로기판이 접속시 작은 SRO 을 유지함과 동시에 전기적, 기계적 특성이 향상시킬 수 있다.Further, a substrate having a solder ball internal through bumping structure according to the present invention includes: an insulating substrate; A bump pad formed on the insulating substrate; An insulating layer formed to expose at least a part of the bump pads; A bump pillar formed on the exposed bump pad; And a solder ball for burying the bump filler, wherein the solder ball penetrates the solder ball through the bump filler, thereby maintaining a small SRO when the wafer and the printed circuit board are connected, and improving the electrical and mechanical characteristics .
특히, 상기 절연층은, 상기 범프 필러와 상기 범프패드의 접촉면과 이격거리를 갖도록 적층된 것을 특징으로 하여, NSMD 형태의 설계를 취함으로써 회로의 밀집도를 향상시킬 수 있다.Particularly, the insulating layer is laminated so as to have a distance from the contact surface between the bump filler and the bump pad. By adopting the NSMD type design, the circuit density can be improved.
또한, 상기 범프 패드 또는 범프 필러의 재료는 구리 (Cu) 인 것을 특징으로 한다.Further, the material of the bump pad or the bump filler is copper (Cu).
본 발명에 따라 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 웨이퍼 제조 방법은, (a) 실리콘 칩 상에 메탈패드를 적층하는 단계; (b) 상기 메탈패드의 상면 중 일부를 노출시키도록 절연층을 적층하는 단계; (c) 상기 메탈패드의 노출된 부분 중 적어도 일부에 UBM (Under Bump Metallurgy) 층을 형성하는 단계; (d) 상기 UBM 상에 범프 필러 (Bump Pillar)를 형성하는 단계; (e) 상기 범프 필러에 의해 내부가 관통되도록 상기 범프 필러를 솔더볼 (solder ball)로 매립하는 단계를 포함하는 것을 특징으로 한다.A method of manufacturing a wafer having a solder ball internal through bumping structure according to the present invention includes the steps of: (a) stacking metal pads on a silicon chip; (b) laminating an insulating layer to expose a part of the upper surface of the metal pad; (c) forming an under bump metallurgy (UBM) layer on at least a portion of the exposed portions of the metal pad; (d) forming a bump pillar on the UBM; (e) embedding the bump filler with a solder ball so that the bump filler passes through the inside of the bump filler.
특히, 상기 (d) 단계는, (d1) 상기 절연층 상에 포토 레지스트 (PR; Photo Resist)를 라미네이팅하고 상기 UBM 이 노출되도록 패터닝하는 단계; (d2) 상기 PR 및 상기 UBM의 외면에 시드층 (seed layer)을 형성하는 단계; (d3) 상기 PR 패턴 내부에 범프 필러를 형성하는 단계; (d4) 상기 PR 을 제거하는 단계를 포함하는 것을 특징으로 한다Particularly, the step (d) may include: (d1) laminating a photoresist (PR) on the insulating layer and patterning the UBM to expose the UBM; (d2) forming a seed layer on an outer surface of the PR and the UBM; (d3) forming a bump filler in the PR pattern; (d4) removing the PR
또한, 상기 (e) 단계는, (e1) 상기 범프 필러와 이격거리를 갖도록 상기 절 연층 상에 폴리이미드, 메탈 마스크, 및 DFR 중 하나를 부착하는 단계; (e2) 상기 범프 필러와 상기 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것과의 이격공간에 액상 솔더 주입 또는 솔더 페이스트 프린팅 또는 솔더 도금하는 단계; (e3) 상기 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것을 제거하는 단계; 및 (e4) 상기 주입된 액상 솔더 또는 프린팅된 솔더 페이스트 또는 도금된 솔더를 리플로우 (reflow) 시켜, 상기 범프 필러에 의해 내부가 관통되도록 상기 범프 필러를 매립하는 솔더볼을 형성하는 단계를 포함하는 것을 특징으로 한다.The step (e) may further include the steps of: (e1) attaching one of polyimide, metal mask, and DFR on the insulating layer so as to have a distance from the bump filler; (e2) liquid solder injection or solder paste printing or solder plating in a space between the bump filler and the polyimide, the metal mask, and the DFR; (e3) removing the polyimide, the metal mask, and the attached DFR; And (e4) reflowing the injected liquid solder or printed solder paste or plated solder to form a solder ball for burying the bump filler such that the inside is penetrated by the bump filler .
또한, 상기 (e) 단계는, (e1) 상기 범프 필러와 이격거리를 갖도록 상기 절연층 상에 폴리이미드, 메탈 마스크, 및 DFR 중 하나를 부착하는 단계; (e2) 상기 범프 필러 상면에 플럭스 (flux) 및 마이크로볼 (Micro Ball)을 순차로 배치하는 단계; (e3) 상기 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것을 제거하는 단계; 및 (e4) 상기 배치된 플럭스를 디플럭스 (deflux) 시키고, 상기 마이크로볼을 리플로우시켜, 상기 범프 필러에 의해 내부가 관통되도록 상기 범프 필러를 매립하는 솔더볼을 형성하는 단계를 포함하는 것을 특징으로 한다.The step (e) may further include: (e1) attaching one of polyimide, metal mask, and DFR on the insulating layer so as to have a distance from the bump filler; (e2) disposing a flux and a micro ball on the upper surface of the bump filler in sequence; (e3) removing the polyimide, the metal mask, and the attached DFR; And (e4) deflowing the disposed flux, reflowing the microball, and forming a solder ball for burying the bump filler such that the inside is penetrated by the bump filler. do.
본 발명에 따라 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 기판 제조 방법은, (a) 절연 기판상에 범프 패드를 형성하는 단계; (b) 상기 범프패드의 상면 중 일부를 노출시키도록 절연층을 형성하는 단계; (c) 상기 범프패드상에 범프 필러 (Bump Pillar)를 형성하는 단계; 및 (d) 상기 범프 필러에 의해 내부가 관통되도록 상기 범프 필러를 솔더볼 (solder ball)로 매립하는 단계를 포함하는 것을 특징으로 한다. A method of manufacturing a substrate having a solder ball internal through bumping structure according to the present invention includes the steps of: (a) forming a bump pad on an insulating substrate; (b) forming an insulating layer to expose a part of the upper surface of the bump pad; (c) forming a bump pillar on the bump pad; And (d) embedding the bump filler with a solder ball so that the bump filler passes through the inside of the bump filler.
또한, 상기 (c) 단계는, (c1) 상기 절연층상에 드라이 필름 레지스트 (DFR; Dry Film Resist)를 라미네이팅하고 상기 범프 패드가 노출되도록 패터닝하는 단계; (c2) 상기 DFR 및 상기 절연층의 외면에 시드층 (seed layer)을 형성하는 단계; (c3) 상기 DFR 패턴 내부에 범프 필러를 형성하는 단계; 및 (c4) 상기 DFR 을 제거하는 단계를 포함하는 것을 특징으로 한다.The step (c) may further include: (c1) laminating a dry film resist (DFR) on the insulating layer and patterning the bump pad to expose the bump pad; (c2) forming a seed layer on an outer surface of the DFR and the insulating layer; (c3) forming a bump filler in the DFR pattern; And (c4) removing the DFR.
또한, 상기 (d) 단계는, (d1) 상기 범프 필러와 이격거리를 갖도록 상기 절연층 상에 폴리이미드, 메탈 마스크, 및 DFR 중 하나를 부착하는 단계;; (d2) 상기 범프 필러와 상기 폴리 이미드 또는 메탈 마스크의 이격공간에 액상 솔더 주입 또는 솔더 페이스트 프린팅 또는 솔더 도금하는 단계; (d3) 상기 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것을 제거하는 단계; 및 (d4) 상기 주입된 액상 솔더 또는 프린팅된 솔더 페이스트 또는 도금된 솔더를 리플로우 (reflow) 시켜, 상기 범프 필러에 의해 내부가 관통되도록 상기 범프 필러를 매립하는 솔더볼을 형성하는 단계를 포함하는 것을 특징으로 한다.The step (d) may further include the steps of: (d1) attaching one of polyimide, metal mask, and DFR on the insulating layer so as to have a distance from the bump filler; (d2) liquid-phase solder injection or solder paste printing or solder plating in a space between the bump filler and the polyimide or metal mask; (d3) removing the polyimide, the metal mask, and the attached DFR; And (d4) reflowing the injected liquid solder or printed solder paste or plated solder to form a solder ball for burying the bump filler such that the inside is penetrated by the bump filler .
또한, 상기 (d) 단계는, (d1) 상기 범프 필러와 이격거리를 갖도록 상기 절연층 상에 폴리이미드, 메탈 마스크, 및 DFR 중 하나를 부착하는 단계;; (d2) 상기 범프 필러 상면에 플럭스 (flux) 및 마이크로볼 (Micro Ball)을 순차로 배치하는 단계; (d3) 상기 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것을 제거하는 단계; 및 (d4) 상기 배치된 플럭스를 디플럭스 (deflux) 시키고, 상기 마이크로볼을 리플로우시켜, 상기 범프 필러에 의해 내부가 관통되도록 상기 범프 필러를 매립하는 솔더볼을 형성하는 단계를 포함하는 것을 특징으로 한다.The step (d) may further include the steps of: (d1) attaching one of polyimide, metal mask, and DFR on the insulating layer so as to have a distance from the bump filler; (d2) disposing a flux and a micro ball on the upper surface of the bump filler in sequence; (d3) removing the polyimide, the metal mask, and the attached DFR; And (d4) deflowing the disposed flux, reflowing the microball, and forming a solder ball for burying the bump filler such that the inside is penetrated by the bump filler. do.
본 발명에 따른 또 다른 솔더볼 내부 관통 범핑 구조를 갖는 기판 제조 방법은, (a) 절연 기판상에 범프 패드를 형성하는 단계; (b) 상기 범프패드의 상면 중 일부를 노출시키도록 절연층을 형성하는 단계; (c) 상기 범프 패드 및 상기 절연층의 외면에 시드층 (seed layer)을 형성하는 단계; (d) 상기 시드층상에 제 1 DFR 을 라미네이팅하고, 상기 범프패드를 하나 이상 포함하는 범프 영역을 노출시키도록 노광, 현상하는 단계; (e) 상기 노출된 범프 영역을 금속으로 도금하고, 상기 제 1 DFR 을 제거하는 단계; (f) 상기 도금된 금속상에 제 2 DFR 을 라미네이팅하고, 상기 범프영역 중 상기 절연층 위에 도금된 금속 부분을 노출시키도록 노광, 현상하는 단계; (h) 상기 노출된 금속 부분을 에칭하여, 금속 범프 필러를 형성하는 단계; 및 (i) 제 2 DFR 을 제거하고, 상기 범프 필러에 의해 내부가 관통되도록 상기 범프 필러를 솔더볼 (solder ball)로 매립하는 단계를 포함하는 것을 특징으로 한다.Another substrate manufacturing method having a solder ball internal through bumping structure according to the present invention includes the steps of: (a) forming a bump pad on an insulating substrate; (b) forming an insulating layer to expose a part of the upper surface of the bump pad; (c) forming a seed layer on an outer surface of the bump pad and the insulating layer; (d) laminating the first DFR on the seed layer and exposing and developing to expose a bump region comprising at least one bump pad; (e) plating the exposed bump region with a metal and removing the first DFR; (f) laminating the second DFR on the plated metal and exposing and developing the exposed portion of the bump region to expose the plated metal portion; (h) etching the exposed metal portion to form a metal bump filler; And (i) removing the second DFR, and embedding the bump filler with a solder ball so that the inside passes through the bump filler.
본 발명에 의하면, 솔더볼 내부에 범프 필러를 관통시켜 기계적, 전기적 특성치를 향상시킴으로, 칩 장착시 조인트 크랙, 및 변형 (휨, 뒤틀림)에 의한 기판과의 젖음성 불량 (Non-wetting) 을 방지하며, 칩과 기판 사이의 높은 Stand-off 를 확보하여 세정력 및 한외여과 (UF; ultra-filtration) 흐름성을 향상시킴으로써, 높은 신뢰도의 플립칩 패키지를 구현할 수 있다. According to the present invention, the bump filler is penetrated into the solder ball to improve the mechanical and electrical characteristics, thereby preventing joint cracking and non-wetting with the substrate due to deformation (warping and warping) By providing a high stand-off between the chip and the substrate to improve cleaning power and ultrafiltration (UF) flowability, a highly reliable flip-chip package can be realized.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 인쇄회로 기판 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, a printed circuit board and a method of manufacturing the same according to a preferred embodiment will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.
실시형태의 설명에 있어서, "상 (on)"과 "아래(under)"는 직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다. In the description of the embodiments, the terms "on" and "under" all include being formed "directly" or "indirectly" through another element. The sizes of the respective components in the drawings may be exaggerated for the sake of explanation and do not mean the sizes actually applied.
도 2는 본 발명의 일 실시형태에 따른 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 웨이퍼 구조의 단면도이다.2 is a cross-sectional view of a wafer structure having a solder ball internal through bumping structure in accordance with one embodiment of the present invention.
도 2를 참조하면, 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 웨이퍼는, 실리콘 칩 (210), 실리콘 칩 (210) 상에 적층된 메탈패드 (220), 메탈패드 (220)의 상면 중 일부를 노출시키도록 형성된 절연층 (230), 메탈패드 (220)의 노출된 부분 중 적어도 일부에 형성된 UBM (Under Bump Metallurgy) 층 (240), UBM 층 (240) 상의 외부로 돌출된 범프 필러 (Bump Pillar; 250), 및 범프 필러 (250)를 매립하는 솔더볼 (260)을 포함한다. 특히 본 발명의 솔더볼 (260)은 범프 필러 (250)에 의해 내부가 관통된다.2, a wafer having a solder ball internal bumping structure includes a
여기서 솔더볼 (260)의 솔더 재료는 주석 (Sn), 은 (Ag), 납 (Pb), 및 인듐 (In) 중 하나 이상을 선택할 수 있지만, 반드시 이에 한정되지는 않는다. 또한, 범프 필러 (250)의 형상은 도면에는 사다리꼴도 도시되었지만, 직사각형이 될 수 있 으며, 기타 다각형의 구조가 될 수도 있다. 다만, 이러한 범프 필러 (250)는 솔더볼 (260) 내부를 관통하지만, 솔더볼 (260)의 외부로 돌출되지 않도록 매립되도록 구성된다. 또한, 범프 필러 (250)의 재료는 구리 (Cu) 인 것이 바람직하다.Here, the solder material of the
도 3은 본 발명의 일 실시형태에 따른 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 기판 구조의 단면도이다.3 is a cross-sectional view of a substrate structure having a solder ball internal through bumping structure in accordance with one embodiment of the present invention.
도 3을 참조하면, 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 기판은, 절연 기판 (310), 절연기판 (310) 상에 형성된 범프 패드 (bump pad) (320), 범프패드 (320)의 상면 중 적어도 일부를 노출시키도록 형성된 절연층 (solder resist; 330); 노출된 범프패드 (320) 상에 형성된 범프 필러 (Bump Pillar; 340); 및 범프 필러 (340)를 매립하는 솔더볼 (350)을 포함한다. 특히 본 발명의 솔더볼 (260)은 범프 필러 (250)에 의해 내부가 관통된다.3, a substrate having a solder ball internal bumping structure includes an
솔더볼 (350)의 재료와 범프 필러 (340)의 형태는 도 2의 웨이퍼의 솔더볼 (350)의 재료와 범프 필러 (250)의 형태와 동일하다. 또한, 기판의 범프 필러 (340)도 솔더볼 (350) 내부를 관통하지만, 솔더볼 (350)의 외부로 돌출되지 않도록 매립되도록 구성된다. 또한, 범프 필러 (340)의 재료는 구리 (Cu) 인 것이 바람직하다.The material of the
또한, 도면에는 절연층 (330) 이 범프 필러 (340)와 범프패드 (320)의 접촉면과 이격거리를 갖도록 적층되도록 도시되었다. 즉, 회로의 밀집도를 향상시킬 수 있는 NSMD 구조의 기판을 도시하였으나, 본 발명은 NSMD 구조에 한정되지 않으며, 범프 필러 (340)와 범프패드 (320)의 접촉면과 이격거리가 없는 SMD 구조에도 적용 이 가능하다.It is also shown that the
도 4는 본 발명에 따른 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 웨이퍼와 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 기판이 접착된 구조를 나타내는 단면도이다.4 is a cross-sectional view showing a structure in which a wafer having a solder ball internal through bumping structure and a substrate having a solder ball internal through bumping structure are adhered to each other.
도 4a 에 도시된 바와 같이, 웨이퍼와 기판을 플립칩 접합한다. 그 후, 도 4b 에 도시된 바와 같이, 결합이 되며 솔더 내부의 범프 필러로 인해 솔더간의 접착력이 향상된다. 즉, 열 기계적 스트레스에 대한 저항력이 증가하여 기계적, 전기적 특성치가 향상된 신뢰성 높은 플립칩 패키지를 구현할 수 있다.As shown in Fig. 4A, the wafer and the substrate are flip-chip bonded. Thereafter, as shown in FIG. 4B, bonding is performed, and the bonding force between the solder is improved due to the bump filler inside the solder. That is, resistance to thermomechanical stress is increased, and a highly reliable flip chip package with improved mechanical and electrical characteristics can be realized.
또한, 도 4b 아래에 도시된 바와 같이, 기판을 NSMD 로 구성하는 경우, 인쇄회로기판의 회로 밀집도를 크게 향상시킬 수 있다.Further, as shown in the lower portion of FIG. 4B, when the substrate is composed of the NSMD, the circuit density of the printed circuit board can be greatly improved.
도 5a 내지 도 5h는 본 발명의 일 실시형태에 따른 솔더볼 내부 관통 범핑 구조를 갖는 웨이퍼 제조 방법의 순서도이다.5A to 5H are flowcharts of a wafer manufacturing method having a solder ball internal through bumping structure according to an embodiment of the present invention.
우선 도 5a에서, 실리콘 칩 (210) 상에 메탈패드 (220)를 적층하고, 메탈패드 (220)의 상면 중 일부를 노출시키도록 절연층 (230)을 적층한다. 그 후, 도 5b 에서, 메탈패드 (220)의 노출된 부분 중 적어도 일부에 UBM (Under Bump Metallurgy) 층 (240)을 형성한다.5A, a
다음으로, 도 5c 에서, 상기 절연층 (230) 상에 포토 레지스트 (PR; Photo Resist: 270)를 라미네이팅하고 UBM (240)이 노출되도록 패터닝한다. 여기서 도면에서는, 사다리꼴 형상으로 패터닝하였으나, 직사각형 또는 다른 다각형 형상이 되도록 패터닝될 수 있다. 5C, a photoresist (PR) 270 is laminated on the insulating
도 5d 에서, 패터닝된 내부를 금속으로 도금한다. 여기서 도면에는 도시되지 않았지만, 금속을 도금하기 이전에 PR (270) 및 UBM (240)의 외면을 구리 시드층 (Cu seed layer)으로 도금한 후, 도금을 수행할 수도 있다. 이와 같이 금속을 도금함으로써 범프 필러 (250)를 형성한다.In Figure 5D, the patterned interior is plated with metal. Although not shown in the drawing, plating may be performed after plating the outer surface of the
그 후, 도 5e 에서, PR (270)의 상면을 연마하여, PR 위로 돌출된 범프 필러 (250)의 높이를 일정하게 평탄화한다. 5E, the upper surface of the
도 5f에서는, PR (270)을 제거하여 범프 필러 (250)만을 남게 한다. 그 후, 도 5g 에서, 범프 필러 (250)와 이격거리를 갖도록 절연층 (230) 상에 폴리이미드, 메탈 마스크, 및 DFR 중 하나 (280)를 부착한다. 그리고 도 5h에 도시된 바와 같이, 범프 필러 (250)가 내부에 관통되도록 솔더볼 (260)을 형성한다.In FIG. 5F, the
이러한 솔더볼 (260)을 형성하는 다양한 실시형태를 도 6을 참조하여 설명한다.Various embodiments for forming such a
도 6은 본 발명의 실시형태에 따른 솔더볼을 형성하는 과정을 도시한다.6 shows a process of forming a solder ball according to an embodiment of the present invention.
도 6a 에서, 범프 필러 (250)와 상기 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것 (280)과의 이격공간에 액상 솔더 (molten solder; 610)를 주입한다. 그 후, 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것 (280)을 제거하고, 주입된 액상 솔더를 리플로우 (reflow) 시켜, 도 5h 에 도시된 바와 같이, 범프 필러 (250)에 의해 내부가 관통하는 솔더볼을 형성한다.6A, a
도 6b 에서는, 상기 범프 필러 (250)와 상기 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것 (280)과의 이격공간에 솔더 페이스트 (620)를 프린팅한다. 그 후, 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것 (280)을 제거하고, 프린팅된 솔더 페이스트 (620)를 리플로우 (relow) 시켜, 도 5h 에 도시된 바와 같이, 범프 필러 (250)에 의해 내부가 관통하는 솔더볼을 형성한다.6B, the
도 6c 에서는, 범프 필러 (250) 상면에 플럭스 (flux; 640) 및 마이크로볼 (630)을 순차로 배치한다. 여기서 플럭스 (640)를 배치하는 이유는 마이크로볼 (630)과 범프 필러 (250) 간의 산화막을 방지하기 위함이다. 그 후, 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것 (280)을 제거하고, 배치된 플럭스 (640)를 디플럭스 (deflux) 시키고, 마이크로볼 (630)을 리플로우시켜, 도 5h 에 도시된 바와 같이, 범프 필러 (250)에 의해 내부가 관통하는 솔더볼 (260)을 형성한다. 6C, a
도 6d 에서는, 상기 범프 필러 (250)와 상기 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것 (280)과의 이격공간에 솔더 (650)를 도금한다. 그 후, 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것 (280)을 제거하고, 도금된 솔더 (650)를 리플로우 (relow) 시켜, 도 5h 에 도시된 바와 같이, 범프 필러 (250)에 의해 내부가 관통하는 솔더볼을 형성한다.6D, the
또한, 여기서 사용된 솔더는 1&2&3원계의 솔더인 것이 바람직하다.In addition, it is preferable that the solder used here is a solder of 1 & 2 & ternary system.
도 7a 내지 도 7h는 본 발명의 일 실시형태에 따른 솔더볼 내부 관통 범핑 구조를 갖는 기판 제조 방법의 순서도이다.7A to 7H are flowcharts of a method of manufacturing a substrate having a solder ball internal through bumping structure according to an embodiment of the present invention.
우선 도 7a 에서, 절연 기판 (310) 상에 범프 패드 (320)를 형성하고, 절연기판 (310) 상에, 범프패드 (320)의 상면 중 일부를 노출시키도록 절연층 (330)을 형성한다. 그 후, 도 7b에서, 절연층 (330) 상에 드라이 필름 레지스트 (DFR; Dry Film Resist; 360)를 라미네이팅하고 상기 범프 패드가 노출되도록 패터닝한다. 여기서 도면에서는, 사다리꼴 형상으로 패터닝하였으나, 직사각형 또는 다른 다각형 형상이 되도록 패터닝될 수 있다. 7A, a
다음으로, 도 7c 에서, DFR (360) 및 절연층 (330)의 외면을 시드층 (seed layer; 370) 으로 도금한다. 여기서 시드층 (370)의 재료는 구리인 것이 바람직하다. 그 후, 도 7d 에서, 시드층 (370)으로 도금된 DFR 패턴 내부에 금속을 도금하여 범프 필러 (340)를 형성한다. 그 후, 도 7e 에서, DFR (370)의 상면을 연마하여, DFR (370) 위로 돌출된 범프 필러 (340)의 높이를 일정하게 평탄화한다.Next, in FIG. 7C, the outer surfaces of the
그리고 도 7f 에서, DFR (370)을 제거한 후, 범프 필러 (340)와 이격거리를 갖도록 절연층 (330) 상에 폴리이미드, 메탈 마스크, 및 DFR 중 하나 (380)를 부착한다. 그리고 도 7g에 도시된 바와 같이, 범프 필러 (340)가 내부에 관통되도록 솔더볼 (350)을 형성한다.7F, after removing the
이러한 솔더볼 (350)을 형성하는 다양한 실시형태를 도 8을 참조하여 설명한다.Various embodiments for forming such a
도 8은 본 발명의 실시형태에 따른 솔더볼을 형성하는 과정을 도시한다.8 shows a process of forming a solder ball according to an embodiment of the present invention.
도 8a 에서, 범프 필러 (350)와 상기 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것 (380)과의 이격공간에 액상 솔더 (molten solder; 810)를 주입한다. 그 후, 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것 (380)을 제거하고, 주입된 액상 솔더를 리플로우 (reflow) 시켜, 도 7g에 도시된 바와 같이, 범프 필러 (350)에 의해 내부가 관통하는 솔더볼 (350)을 형성한다.8A, a
도 8b 에서는, 상기 범프 필러 (350)와 상기 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것 (380)과의 이격공간에 솔더 페이스트 (820)를 프린팅한다. 그 후, 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것 (380)을 제거하고, 프린팅된 솔더 페이스트 (820)를 리플로우 (relow) 시켜, 도 7g에 도시된 바와 같이, 범프 필러 (350)에 의해 내부가 관통하는 솔더볼 (350)을 형성한다.In FIG. 8B, the
도 8c 에서는, 범프 필러 (350) 상면에 플럭스 (flux; 840) 및 마이크로볼 (830)을 순차로 배치한다. 여기서 플럭스 (840)를 배치하는 이유는 마이크로볼 (830)과 범프 필러 (350) 간의 산화막을 방지하기 위함이다. 그 후, 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것 (380)을 제거하고, 배치된 플럭스 (840)를 디플럭스 (deflux) 시키고, 마이크로볼 (830)을 리플로우시켜, 도 7g에 도시된 바와 같이, 범프 필러 (350)에 의해 내부가 관통하는 솔더볼 (350)을 형성한다. 8C, a
도 8d 에서는, 상기 범프 필러 (350)와 상기 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것 (380)과의 이격공간에 솔더 (850)를 도금한다. 그 후, 폴리이미드, 메탈 마스크, 및 DFR 중 부착된 것 (380)을 제거하고, 도금된 솔더 (850)를 리플로우 (relow) 시켜, 도 7g에 도시된 바와 같이, 범프 필러 (350)에 의해 내부가 관통하는 솔더볼 (350)을 형성한다.In FIG. 8D, the
또한, 여기서 사용된 솔더는 1&2&3원계의 솔더인 것이 바람직하다.In addition, it is preferable that the solder used here is a solder of 1 & 2 & ternary system.
도 9a 내지 도 9h는 본 발명의 일 실시형태에 따른 또 다른 솔더볼 내부 관통 범핑 구조를 갖는 기판 제조 방법의 순서도이다.9A-9H are flowcharts of a method of manufacturing a substrate having another solder ball internal through bumping structure according to an embodiment of the present invention.
도 9a 에서, 절연 기판상 (310)에 범프 패드 (320)를 형성하고, 절연기판 (310) 상에, 범프패드 (320)의 상면 중 일부를 노출시키도록 절연층 (330)을 적층한 후, 범프 패드 (320) 및 절연층 (330)의 외면을 시드층 (335) 으로 도금한다.9A, a
그 후, 도 9b 에서, 시드층 (335) 상에 제 1 DFR (30) 을 라미네이팅하고, 범프패드 (320)를 하나 이상 포함하는 범프 영역을 노출시키도록 노광, 현상한다. 이는, 범프 영역은 실질적으로 수많은 범프 패드가 포함되어 있으며, 이러한 범프 영역을 제외환 부분까지 도금을 하는 것은 경제적이지 못하기 때문이다. 여기서 범프 영역은, 예를 들어, 도 9d 에서, 제 2 DFR (50) 이 라미네이팅되는 부분까지를 의미한다.9B, the
다음으로, 도 9c 에서, 노출된 범프 영역을 금속으로 도금한다. 그리고 도 9d 에서, 제 1 DFR (30)을 제거한 후, 도금된 금속상에 제 2 DFR (50)을 라미네이팅한다. Next, in FIG. 9C, the exposed bump region is plated with metal. 9D, after removing the
도 9e 에서, 범프영역 중에서 절연층 (330) 위에 도금된 금속 부분을 노출시키도록 노광, 현상한다. 즉, 범프 필러 (340)를 형성할 부분을 제외한 부분 위의 제 2 DFR (50)을 제거하는 것이다.In FIG. 9E, exposed and developed to expose the plated metal portion on the insulating
그 후, 도 9f 에서, 노출된 금속 부분을 에칭하여, 금속 범프 필러를 형성한다. 도면에서는 금속 범프 필러 (340)가 사다리꼴 모양을 하고 있지만, 반드시 이에 한정되지 않음은 전술한 바와 같다. 또한, 이러한 에칭으로 인해, 솔더 범프 영역을 포함한 전체 절연 기판 (310) 상에서, 범프 필러 (340)를 제외한 절연층 (330) 부분이 노출된다.Then, in FIG. 9F, the exposed metal portion is etched to form a metal bump filler. Although the
그리고 도 9g 에서, 남이있는 제 2 DFR (50)을 제거하여, 범프 필러 (340)만 이 돌출되도록 형성한다. 그 후, 도 9h 에서, 솔더볼 (350) 이 범프 필러 (340)에 의해 내부가 관통되도록 매립한다.9G, the
이러한 솔더볼 (350)이 범프 필러 (340)을 매립, 즉 감싸도록 하는 방법은, 예를 들어, 솔더 도금, 솔더 페이스트 도금, 유-볼 (U-Ball) 등의 방법을 사용할 수 있지만, 반드시 이에 한정되는 것은 아니다.For example, solder plating, solder paste plating, U-Ball, or the like can be used to embed or wrap the
따라서, 전술한 방법들에 의해 칩 장착시 조인트 크랙, 및 변형 (휨, 뒤틀림)에 의한 기판과의 젖음성 불량 (Non-wetting) 을 방지하며, 칩과 기판 사이의 높은 Stand-off 를 확보된 높은 신뢰도의 플립칩 패키지를 제조할 수 있다. Therefore, by the above-described methods, it is possible to prevent non-wetting with the substrate due to joint cracks and deformation (warping and distortion) upon chip mounting, and to provide a high stand- A flip chip package of reliability can be manufactured.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.
도 1a 및 도 1b 는 종래 기술에 의한 플립칩과 기판의 접착 구조를 도시.Figs. 1A and 1B show a bonding structure of a flip chip and a substrate according to a conventional technique. Fig.
도 2는 본 발명의 일 실시형태에 따른 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 웨이퍼 구조의 단면도.2 is a cross-sectional view of a wafer structure having a solder ball internal through bumping structure in accordance with one embodiment of the present invention.
도 3은 본 발명의 일 실시형태에 따른 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 기판 구조의 단면도.3 is a cross-sectional view of a substrate structure having a solder ball internal through bumping structure in accordance with one embodiment of the present invention.
도 4는 본 발명에 따른 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 웨이퍼와 솔더볼 내부 관통 범핑 (bumping) 구조를 갖는 기판이 접착된 구조를 나타내는 단면도.4 is a cross-sectional view showing a structure in which a wafer having a solder ball internal through bumping structure and a substrate having a solder ball internal through bumping structure are adhered to each other.
도 5a 내지 도 5h는 본 발명의 일 실시형태에 따른 솔더볼 내부 관통 범핑 구조를 갖는 웨이퍼 제조 방법의 순서도.5A through 5H are flowcharts of a method of manufacturing a wafer having a solder ball internal through bumping structure according to an embodiment of the present invention.
도 6은 본 발명의 실시형태에 따른 솔더볼을 형성하는 과정을 도시.6 illustrates a process of forming a solder ball according to an embodiment of the present invention.
도 7a 내지 도 7h는 본 발명의 일 실시형태에 따른 솔더볼 내부 관통 범핑 구조를 갖는 기판 제조 방법의 순서도.7A to 7H are flowcharts of a method of manufacturing a substrate having a solder ball internal through bumping structure according to an embodiment of the present invention.
도 8은 본 발명의 실시형태에 따른 솔더볼을 형성하는 과정을 도시.8 illustrates a process of forming a solder ball according to an embodiment of the present invention.
도 9a 내지 도 9h는 본 발명의 일 실시형태에 따른 또 다른 솔더볼 내부 관통 범핑 구조를 갖는 기판 제조 방법의 순서도.9A through 9H are flowcharts of a method of manufacturing a substrate having another solder ball internal through bumping structure according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호 설명>Description of the Related Art [0002]
110, 210: 실리콘 칩 120, 220: 메탈 패드110, 210:
130, 190, 230, 330: 절연층 140, 240: UBM 130, 190, 230, 330:
150, 250, 340: 범프 (구리) 필러 160a, 260, 350: 솔더볼150, 250, 340: bump (copper)
160b, 650, 850: 솔더 170, 310: 절연기판160b, 650, 850:
180, 320: 범프 패드 335: 시드층 180, 320: Bump pad 335: Seed layer
30: 제 1 DFR 50: 제 2 DFR30: First DFR 50: Second DFR
610, 810: 액상 솔더 620, 820: 솔더 페이스트610, 810:
640, 840: 플럭스 630, 830: 마이크로볼640, 840:
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090084351A KR101664481B1 (en) | 2009-09-08 | 2009-09-08 | Wafer and substrate having structure for penetrationn of solder ball and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090084351A KR101664481B1 (en) | 2009-09-08 | 2009-09-08 | Wafer and substrate having structure for penetrationn of solder ball and method for manufacturing same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110026619A KR20110026619A (en) | 2011-03-16 |
KR101664481B1 true KR101664481B1 (en) | 2016-10-10 |
Family
ID=43933571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090084351A KR101664481B1 (en) | 2009-09-08 | 2009-09-08 | Wafer and substrate having structure for penetrationn of solder ball and method for manufacturing same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101664481B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140100144A (en) | 2013-02-05 | 2014-08-14 | 삼성전자주식회사 | Semiconductor device and method of formigng the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7569935B1 (en) | 2008-11-12 | 2009-08-04 | Powertech Technology Inc. | Pillar-to-pillar flip-chip assembly |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3378334B2 (en) * | 1994-01-26 | 2003-02-17 | 株式会社東芝 | Semiconductor device mounting structure |
KR100553562B1 (en) * | 2003-09-23 | 2006-02-22 | 삼성전자주식회사 | Solder bump structure and manufacturing method thereof |
-
2009
- 2009-09-08 KR KR1020090084351A patent/KR101664481B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7569935B1 (en) | 2008-11-12 | 2009-08-04 | Powertech Technology Inc. | Pillar-to-pillar flip-chip assembly |
Also Published As
Publication number | Publication date |
---|---|
KR20110026619A (en) | 2011-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8022553B2 (en) | Mounting substrate and manufacturing method thereof | |
US7170170B2 (en) | Bump for semiconductor package, semiconductor package applying the bump, and method for fabricating the semiconductor package | |
US7728429B2 (en) | Semiconductor device having recessed connector portions | |
US8119451B2 (en) | Method of manufacturing semiconductor package and method of manufacturing substrate for the semiconductor package | |
US20100044084A1 (en) | Printed circuit board and method of manufacturing the same | |
US7214604B2 (en) | Method of fabricating ultra thin flip-chip package | |
US20110049707A1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
JP2011142185A (en) | Semiconductor device | |
KR20010070094A (en) | Semiconductor device and method for manufacturing same | |
US20090102050A1 (en) | Solder ball disposing surface structure of package substrate | |
JP4965989B2 (en) | Electronic component built-in substrate and method for manufacturing electronic component built-in substrate | |
JP2009200067A (en) | Semiconductor chip and semiconductor device | |
JP2009267149A (en) | Part built-in wiring board, and method for manufacturing part built-in wiring board | |
JP2009111307A (en) | Wiring board with built-in components | |
KR101211724B1 (en) | Semiconductor package with nsmd type solder mask and method for manufacturing the same | |
EP3971963A1 (en) | Semiconductor package assembly | |
KR101103302B1 (en) | Printed circuit board and method for manufacturing same | |
US7544599B2 (en) | Manufacturing method of solder ball disposing surface structure of package substrate | |
KR100713912B1 (en) | Flip chip package by wafer level process and manufacture method thereof | |
KR101664481B1 (en) | Wafer and substrate having structure for penetrationn of solder ball and method for manufacturing same | |
JP4728079B2 (en) | Semiconductor device substrate and semiconductor device | |
WO2011043102A1 (en) | Circuit board | |
JP4525148B2 (en) | Semiconductor device and manufacturing method thereof | |
US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
TWI420989B (en) | Printed circuit board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190916 Year of fee payment: 4 |