KR101662159B1 - Mosfet circuit, apparatus of reducing flicker noise of amplifier copring the same, amprifier comprising the same, method for reducing fliker noise of mosfet - Google Patents
Mosfet circuit, apparatus of reducing flicker noise of amplifier copring the same, amprifier comprising the same, method for reducing fliker noise of mosfet Download PDFInfo
- Publication number
- KR101662159B1 KR101662159B1 KR1020150116006A KR20150116006A KR101662159B1 KR 101662159 B1 KR101662159 B1 KR 101662159B1 KR 1020150116006 A KR1020150116006 A KR 1020150116006A KR 20150116006 A KR20150116006 A KR 20150116006A KR 101662159 B1 KR101662159 B1 KR 101662159B1
- Authority
- KR
- South Korea
- Prior art keywords
- mosfet
- bulk
- clock
- input
- amplifier
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45646—Indexing scheme relating to differential amplifiers the LC comprising an extra current source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
본 발명은 MOSFET에서 발생하는 플리커 노이즈를 감소시키는 기술에 관한 것으로, 더욱 상세하게는 MOSFET의 벌크를 스위칭함으로써 MOSFET의 플리커 노이즈를 감소시키고 특히 입력단에 MOSFET을 채용한 증폭기의 플리커 노이즈를 효과적으로 감소시킬 수 있는 MOSFET 회로 구조, 이를 이용한 증폭기의 플리커 노이즈 감소 장치, 이를 포함하는 증폭기 및 MOSFET 플리커 노이즈 감소 방법에 관한 것이다.The present invention relates to a technique for reducing flicker noise generated in a MOSFET, and more particularly, to a method for reducing flicker noise of a MOSFET by switching a bulk of the MOSFET and effectively reducing flicker noise of an amplifier employing a MOSFET at an input terminal A MOSFET circuit structure of the MOSFET, a flicker noise reduction device of an amplifier using the same, an amplifier including the MOSFET circuit, and a MOSFET flicker noise reduction method.
바이오 신호 측정에 적용되는 어플리케이션(예를 들어, 증폭기(Instrumentation Amplifier))의 경우, 낮은 주파수 대역에서 발생하는 플리커 노이즈(flicker noise)는 신호 측정의 성공을 결정하는 매우 중요한 이슈이다. 이는 측정하고자 하는 바이오 신호와 플리커 노이즈의 주파수 대역이 서로 중첩되기 때문이다.In applications such as instrumentation amplifiers that are applied to biosignal measurements, flicker noise occurring in low frequency bands is a very important issue that determines the success of signal measurements. This is because the frequency band of the biosignal to be measured and the flicker noise overlap each other.
종래에 바이오 신호 측정에 사용되는 어플리케이션 분야에서 플리커 노이즈를 감소시키기 위한 기술로서, 큰 사이즈의 MOSFET을 사용하는 방법, Auto Zeroing 및 Chopper stabilization 등과 같은 기법이 알려져있다.Techniques such as a method of using a large-sized MOSFET, auto zeroing and chopper stabilization are known as techniques for reducing flicker noise in applications conventionally used for measuring bio-signals.
큰 사이즈의 MOSFET을 사용하는 것은 최근의 CMOS 기술 발전에 따른 초소형화 및 초고집적화에 반하는 기술로서, 어플리케이션의 전체 사이즈가 커지는 문제가 발생한다.The use of a large-sized MOSFET is contrary to the miniaturization and ultra-high integration due to the recent development of CMOS technology, and there arises a problem that the total size of the application becomes large.
또한, Auto Zeroing 및 Chopper stabilization 기법은 어플리케이션의 입력단에 추가적으로 CMOS 스위치를 구비하여야 하므로, 추가된 스위치에 의한 전류 노이즈가 발생하게 된다. 추가된 스위치에서 발생된 전류 노이즈는 입력단의 임피던스와 만나 매우 큰 잡음을 발생시키게 되는 문제가 발생하며, 이에 따라 바이오 신호 측정 어플리케이션에서는 적용이 불가하다.In addition, the auto zeroing and chopper stabilization techniques require additional CMOS switches at the input of the application, resulting in current noise due to the added switches. The current noise generated from the added switch causes a problem that the impedance of the input terminal is very large and the noise is generated. Therefore, it is not applicable to the bio signal measurement application.
이에 본 발명은 측정하고자 하는 신호의 주파수 대역과 중첩되는 주파수 대역을 갖는 플리커 노이즈를 효과적으로 감소시킬 수 있는 MOSFET 회로 구조, 이를 이용한 증폭기의 플리커 노이즈 감소 장치, 이를 포함하는 증폭기 및 MOSFET 플리커 노이즈 감소 방법을 제공하는 것을 해결하고자 하는 기술적 과제로 한다.Accordingly, it is an object of the present invention to provide a MOSFET circuit structure capable of effectively reducing flicker noise having a frequency band overlapping with a frequency band of a signal to be measured, a flicker noise reduction device for an amplifier using the same, an amplifier including the same, and a MOSFET flicker noise reduction method To provide a solution to the problem.
본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.
상기 기술적 과제를 해결하기 위한 수단으로서 본 발명은,According to an aspect of the present invention,
MOSFET; 및MOSFET; And
상기 MOSFET의 벌크로 제공되는 사전 설정된 주기의 클럭을 입력받는 클럭 입력부를 포함하며,And a clock input for receiving a clock of a predetermined period provided in a bulk of the MOSFET,
상기 MOSFET의 구동시 상기 MOSFET의 상기 클럭을 제공하여 상기 MOSFET을 스위칭함으로써 상기 MOSFET에서 발생하는 플리커 노이즈를 감소시키는 것을 특징으로 하는 MOSFET 회로 구조를 제공한다.
And the flicker noise generated in the MOSFET is reduced by switching the MOSFET by providing the clock of the MOSFET when the MOSFET is driven.
상기 기술적 과제를 해결하기 위한 다른 수단으로서 본 발명은,According to another aspect of the present invention,
증폭하고자 하는 입력 신호를 입력받는 MOSFET을 포함하는 증폭기의 플리커 노이즈 감소 장치에 있어서,A flicker noise reduction apparatus of an amplifier including a MOSFET which receives an input signal to be amplified,
상기 MOSFET의 벌크로 제공되는 사전 설정된 주기의 클럭을 입력받는 클럭 입력부를 포함하며,And a clock input for receiving a clock of a predetermined period provided in a bulk of the MOSFET,
상기 MOSFET의 벌크에 상기 클럭을 제공하여 상기 MOSFET을 스위칭함으로써 상기 MOSFET에서 발생하는 플리커 노이즈를 감소시키는 것을 특징으로 하는 증폭기의 플리커 노이즈 감소 장치를 제공한다.
And a flicker noise reducing device for reducing the flicker noise generated in the MOSFET by switching the MOSFET by providing the clock to the bulk of the MOSFET.
상기 기술적 과제를 해결하기 위한 또 다른 수단으로서 본 발명은,According to another aspect of the present invention,
증폭하고자 하는 입력 신호를 입력받는 신호 입력단;A signal input terminal for receiving an input signal to be amplified;
상기 입력 신호가 입력되는 MOSFET; 및 A MOSFET to which the input signal is input; And
상기 MOSFET의 벌크로 제공되는 사전 설정된 주기의 클럭을 입력받는 클럭 입력부를 포함하며,And a clock input for receiving a clock of a predetermined period provided in a bulk of the MOSFET,
상기 MOSFET의 벌크에 상기 클럭을 제공하여 상기 MOSFET을 스위칭함으로써 상기 MOSFET에서 발생하는 플리커 노이즈를 감소시키는 것을 특징으로 하는 증폭기를 제공한다.
And the flicker noise generated in the MOSFET is reduced by switching the MOSFET by providing the clock to the bulk of the MOSFET.
상기 기술적 과제를 해결하기 위한 또 다른 수단으로서 본 발명은,According to another aspect of the present invention,
구동하는 MOSFET의 벌크로 사전 설정된 주기의 클럭을 입력하여 상기 MOSFET을 스위칭함으로써 상기 MOSFET에서 발생하는 플리커 노이즈를 감소시키는 것을 특징으로 하는 MOSFET 플리커 노이즈 감소 방법을 제공한다.And the flicker noise generated in the MOSFET is reduced by switching the MOSFET by inputting a clock of a predetermined cycle into the bulk of the driving MOSFET.
상기와 같은 해결수단을 갖는 MOSFET 회로 구조, 이를 이용한 증폭기의 플리커 노이즈 감소 장치, 이를 포함하는 증폭기 및 MOSFET 플리커 노이즈 감소 방법은 MOSFET의 벌크에 일정 주기의 클럭을 제공함으로써 MOSFET의 온/오프 상태를 순환시킴으로써 플리커 노이즈를 현저하게 감소시킬 수 있으며, 특히 벌크 스위칭을 통해 스위칭에 따른 스위칭 노이즈의 추가 발생을 최소화할 수 있는 효과를 갖는다.The MOSFET circuit structure having the above-mentioned solution, the flicker noise reduction device of the amplifier using the same, the amplifier including the same, and the MOSFET flicker noise reduction method may be provided by circulating the MOSFET on / The flicker noise can be remarkably reduced, and in particular, the additional occurrence of switching noise due to switching can be minimized through bulk switching.
상기와 같은 해결수단을 갖는 MOSFET 회로 구조, 이를 이용한 증폭기의 플리커 노이즈 감소 장치, 이를 포함하는 증폭기 및 MOSFET 플리커 노이즈 감소 방법은 측정하고자 하는 신호의 주파수 대역이 플리커 노이즈의 주파수 대역과 중첩되는 바이오 신호 측정 분야에서 매우 적합하다. The MOSFET circuit structure having the above-mentioned solution, the flicker noise reduction device of the amplifier using the same, the amplifier including the same, and the MOSFET flicker noise reduction method include a bio signal measurement method in which a frequency band of a signal to be measured overlaps with a frequency band of flicker noise It is very suitable in the field.
도 1은 본 발명의 일 실시형태에 따른 MOSFET 회로구조, 증폭기의 플리커 노이즈 감소 장치 및 이를 포함하는 증폭기를 개략적으로 도시한 회로도이다.
도 2는 MOSFET의 동작 영역을 도시한 그래프이다.
도 3은 본 발명의 일 실시형태에 따른 증폭기의 MOSFET의 벌크 스위칭에 따른 출력단 출력 파형을 도시한 도면이다.
도 4는 본 발명의 일 실시형태에 따른 MOSFET 회로 구조 또는 증폭기의 플리커 노이즈 감소 장치가 적용된 증폭기의 일례를 도시한 회로도이다.
도 5는 본 발명의 일 실시형태에 따른 MOSFET 회로 구조를 적용한 폴디드-캐스코드(folded-cascode) 연산 상호 컨덕턴스 증폭기(Operational Transconductance Amplifier: OTA)의 일례를 도시한 회로도이다.1 is a circuit diagram schematically showing a MOSFET circuit structure, an amplifier flicker noise reduction apparatus, and an amplifier including the same, according to an embodiment of the present invention.
2 is a graph showing the operating region of the MOSFET.
3 is a diagram showing an output stage output waveform according to bulk switching of a MOSFET of an amplifier according to an embodiment of the present invention.
4 is a circuit diagram showing an example of an amplifier to which a flicker noise reduction device of a MOSFET circuit structure or an amplifier according to an embodiment of the present invention is applied.
5 is a circuit diagram showing an example of a folded-cascode operational transconductance amplifier (OTA) to which a MOSFET circuit structure according to an embodiment of the present invention is applied.
본 발명에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 발명에서 사용되는 기술적 용어는 본 발명에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 발명에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.It is noted that the technical terms used in the present invention are used only to describe specific embodiments and are not intended to limit the present invention. In addition, the technical terms used in the present invention should be construed in a sense generally understood by a person having ordinary skill in the art to which the present invention belongs, unless otherwise defined in the present invention, Should not be construed to mean, or be interpreted in an excessively reduced sense. In addition, when a technical term used in the present invention is an erroneous technical term that does not accurately express the concept of the present invention, it should be understood that technical terms can be understood by those skilled in the art. In addition, the general terms used in the present invention should be interpreted according to a predefined or prior context, and should not be construed as being excessively reduced.
또한, 본 발명에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 본 발명에서, "구성된다" 또는 "포함한다" 등의 용어는 발명에 기재된 여러 구성 요소들, 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
Furthermore, the singular expressions used in the present invention include plural expressions unless the context clearly dictates otherwise. In the present invention, terms such as "comprising" or "comprising" and the like should not be construed as encompassing various elements or stages of the invention, Or may further include additional components or steps.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, wherein like reference numerals refer to like or similar elements throughout the several views, and redundant description thereof will be omitted.
도 1은 본 발명의 일 실시형태에 따른 MOSFET 회로구조, 증폭기의 플리커 노이즈 감소 장치 및 이를 포함하는 증폭기를 개략적으로 도시한 회로도이다.1 is a circuit diagram schematically showing a MOSFET circuit structure, an amplifier flicker noise reduction apparatus, and an amplifier including the same, according to an embodiment of the present invention.
도 1에 도시한 것과 같이, 본 발명의 일 실시형태에 따른 MOSFET 회로구조는 MOSFET(11-1, 11-2) 및 MOSFET(11-1, 11-2)의 벌크로 제공되는 사전 설정된 주기의 클럭(CLK)을 입력받는 클럭 입력부(12)를 포함한다.1, a MOSFET circuit structure according to an embodiment of the present invention is a MOSFET circuit structure having a predetermined period of time provided in bulk of MOSFETs 11-1 and 11-2 and MOSFETs 11-1 and 11-2 And a
또한, 본 발명의 일 실시형태에 따른 증폭기의 플리커 노이즈 감소 장치는, 증폭하고자 하는 입력 신호(vi)를 입력받는 MOSFET(11-1, 11-2)을 포함하는 증폭기(10)의 플리커 노이즈를 감소 장치이다. 본 발명의 일 실시형태에 따른 증폭기의 플리커 노이즈 감소 장치는, MOSFET(11-1, 11-2)의 벌크로 제공되는 사전 설정된 주기의 클럭(CLK)을 입력받는 클럭 입력부(12)를 포함한다.Further, the flicker noise reduction in an amplifier device according to an embodiment of the present invention, flicker of an
또한, 본 발명의 일 실시형태에 따른 증폭기(10)는 전술한 MOSFET 회로구조 또는 플리커 노이즈 감소 장치를 포함하는 증폭기로서, 증폭하고자 하는 입력 신호(vi)를 입력받는 신호 입력단(13)과, 입력 신호(vi)가 입력되는 MOSFET(11-1, 11-2) 및 MOSFET(11-1, 11-2)의 벌크로 제공되는 사전 설정된 주기의 클럭(CLK)을 입력받는 클럭 입력부(12)를 포함한다.The
전술한 구성을 갖는 MOSFET 회로 구조, 이를 이용한 증폭기의 플리커 노이즈 감소 장치 및 이를 포함하는 증폭기는 MOSFET(11-1, 11-2)의 벌크에 일정 주기의 클럭(CLK)을 제공하여 MOSFET(11-1, 11-2)을 스위칭하여 MOSFET의 동작 영역을 순환(cycling)함으로써 MOSFET(11-1, 11-2)에서 발생하는 플리커 노이즈를 감소시킬 수 있다.The MOSFET circuit structure having the above-described structure, the flicker noise reduction device of the amplifier using the same, and the amplifier including the same provide a clock CLK of a certain period to the bulk of the MOSFETs 11-1 and 11-2, 1 and 11-2 are switched and the operating region of the MOSFET is cyclically cycled to reduce the flicker noise generated in the MOSFETs 11-1 and 11-2.
도 2는 MOSFET의 동작 영역을 도시한 그래프이다.2 is a graph showing the operating region of the MOSFET.
MOSFET을 주기적으로 턴온/턴오프하는 스위칭은 intrinsic 플리커 노이즈를 감소시킬 수 있다. 특히, 본 발명의 일 실시형태와 같이, MOSFET의 벌크를 이용한 스위칭은 MOSFET을 완전히 턴오프시키지 않는 특징을 갖는다. 이와 같이, MOSFET을 완전히 턴오프 시키지 않는 특징을 통해, 심각한 스위칭 노이즈를 발생시키지 않으면서 도 2에 도시된 것과 같은 accumulation 영역과 inversion 영역 사이를 순환한다(cycle). 이러한 스위칭 기법은 스위치와 입력 신호(vi) 사이의 직접적인 커플링을 회피하기에 바람직하다. MOSFET의 벌크 전위는 소스/드레인-벌크 및 벌크-기판 접합이 역 바이어스 되는 동안 제어될 수 있다.Switching the MOSFET on and off periodically can reduce intrinsic flicker noise. In particular, as in an embodiment of the present invention, the switching using the bulk of the MOSFET has the feature of not completely turning off the MOSFET. Thus, through the feature of not completely turning off the MOSFET, it cycles between the accumulation region and the inversion region as shown in Fig. 2 without generating significant switching noise. This switching scheme is desirable to avoid direct coupling between the switch and the input signal v i . The bulk potential of the MOSFET can be controlled while the source / drain-bulk and bulk-substrate junctions are reverse biased.
이와 같이, 본 발명의 일 실시형태는 종래 기술과 같이 어플리케이션(증폭기)의 입력단에 부가적인 스위치를 사용하지 않고 어플리케이션에 사용되는 MOSFET의 벌크를 온/오프 시켜 상태를 순환시키는 기술을 제안한다. 본 발명의 일 실시형태와 같이 MOSFET의 벌크에 클럭을 제공하여 MOSFET을 온과 오프 상태를 순환시키면, MOSFET은 도 2에 도시된 것과 같이 Inversion 영역과 Accumulation 영역을 순환하게 된다. 이러한 순환에 의해 MOSFET 계면의 전위차가 변화되고, 이러한 변화가 계면의 Trap과 De-trap의 비율을 변화시킨다. 이러한 Trap과 De-trap의 비율이 플리커 잡음에 관계되어 있기 때문에 전체적으로 MOSFET의 on/off 순환을 통해 플리커 잡음이 감소할 수 있다. 특히, 본 발명의 일 실시형태는 MOSFET의 벌크를 이용하여 MOSFET의 상태를 순환시켜 MOSFET을 완전히 턴오프시키지 않음으로써 심각한 스위칭 노이즈를 발생시키지 않으면서 accumulation 영역과 inversion 영역 사이의 순환을 통해 플리커 노이즈를 감소시킬 수 있다.As described above, one embodiment of the present invention proposes a technique for circulating a state by turning on / off a MOSFET used in an application without using an additional switch at an input terminal of an application (amplifier) as in the prior art. When the MOSFET is turned on and off by providing a clock to the bulk of the MOSFET as in an embodiment of the present invention, the MOSFET is cycled between the Inversion region and the Accumulation region as shown in FIG. This circulation changes the potential difference of the MOSFET interface, and this change changes the ratio of the trap and de-trap at the interface. Since the ratio of the trap and de-trap is related to the flicker noise, flicker noise may be reduced through the on / off cycle of the MOSFET as a whole. Particularly, an embodiment of the present invention uses a bulk of MOSFETs to circulate the state of the MOSFET so that the MOSFET is not completely turned off, thereby generating flicker noise through circulation between the accumulation region and the inversion region without generating significant switching noise .
도 3은 본 발명의 일 실시형태에 따른 MOSFET 회로 구조 또는 증폭기의 플리커 노이즈 감소 장치가 적용된 증폭기의 MOSFET의 벌크 스위칭에 따른 출력단 출력 파형을 도시한 도면이다.3 is a diagram showing an output stage output waveform according to bulk switching of MOSFET of an amplifier to which a flicker noise reduction apparatus of an amplifier or a MOSFET circuit structure according to an embodiment of the present invention is applied.
특히, 도 3은 사인파 형태의 입력(vi)이 인가되었을 때 그 출력을 도시한 것으로, 도 3의 (b)와 같이 증폭기 MOSFET의 벌크에 클럭(CLK)이 입력됨에 따라 도 3의 (a)와 같이 출력(vo)이 나타날 수 있다. 도 3의 (a)와 같은 출력(vo)을 샘플 앤드 홀드(sample and hold) 회로를 통해 도 3의 (c)와 같은 비교적 명확한 사인파 형태의 출력을 얻을 수 있다.Particularly, FIG. 3 shows the output when a sinusoidal input (v i ) is applied. As the clock CLK is input to the bulk of the amplifier MOSFET as shown in FIG. 3 (b) (V o ) as shown in Fig. A relatively definite sinusoidal output like the one shown in FIG. 3 (c) can be obtained through the sample and hold circuit of the output v o as shown in FIG. 3 (a).
도 4는 본 발명의 일 실시형태에 따른 MOSFET 회로 구조 또는 증폭기의 플리커 노이즈 감소 장치가 적용된 증폭기의 일례를 도시한 회로도이다.4 is a circuit diagram showing an example of an amplifier to which a flicker noise reduction device of a MOSFET circuit structure or an amplifier according to an embodiment of the present invention is applied.
도 4에 도시된 본 발명의 일 실시형태에 따른 증폭기에서 벌크 전위 변화의 문턱 전압값은 다음의 식 1과 같이 구할 수 있다.The threshold voltage value of the bulk potential change in the amplifier according to the embodiment of the present invention shown in FIG.
상기 식 1에서 Vt0는 VSB=0일 때 문턱 전압값이고, γ는 바디 효과(body effect) 상수이고, φf는 substrate 및 진성 실리콘(intrinsic silicon)의 페르미 전위(Fermi potential)이고, VSB는 소스와 벌크 사이의 전압이다. 이러한 벌크 스위칭은 MOSFET은 완전히 턴오프 시키지 않는다. 오히려, 심각한 스위칭 노이즈를 발생시키지 않고 accumulation 영역과 inversion 영역 간을 순환한다. 이러한 스위칭 기법은 스위치 및 입력 신호 사이의 직접적인 연결을 회피하는데 적절하다. 벌크 전위는 소스/드레인-벌크 접합 및 벌크-substrat 접합이 역으로 바이어스 되는 동안 제어될 수 있다. Where V t0 is the threshold voltage value when V SB = 0, γ is the body effect constant, φ f is the Fermi potential of the substrate and intrinsic silicon, V SB is the voltage between the source and the bulk. This bulk switching does not completely turn off the MOSFET. Rather, it circulates between the accumulation region and the inversion region without generating significant switching noise. This switching technique is suitable for avoiding a direct connection between the switch and the input signal. The bulk potential can be controlled while the source / drain-bulk junction and the bulk-substrat junction are biased in reverse.
이러한 본 발명의 일 실시형태에 따른 MOSFET 회로 구조를 적용한 증폭기는 도 5에 도시한 것과 같은 폴디드-캐스코드(folded-cascode) 연산 상호 컨덕턴스 증폭기(Operational Transconductance Amplifier: OTA)로 구현될 수 있다. The amplifier to which the MOSFET circuit structure according to one embodiment of the present invention is applied may be implemented as a folded-cascode operational transconductance amplifier (OTA) as shown in FIG.
도 5에서, OTA의 입력 차동쌍에 의해 입력 기준(input-refered) 플리커 노이즈가 월등하기 때문에 벌크 스위칭은 PMOS 입력 트랜지스터에만 적용된다. 낮은 플리커 노이즈 발생을 위해 입력 트랜지스터의 사이즈는 폭이 800 ㎛이고 길이가 0.1 ㎛ 이다.In Figure 5, bulk switching applies only to PMOS input transistors because the input-referred flicker noise is superior by the input differential pair of OTA. For low flicker noise generation, the size of the input transistor is 800 [micro] m wide and 0.1 [micro] m long.
전극의 소스 임피던스를 고려하여, 증폭기의 전체 입력 참조 전압 노이즈 파워는 다음의 식 2와 같이 주어질 수 있다.In consideration of the source impedance of the electrode, the total input reference voltage noise power of the amplifier can be given by
상기 식 2에서, vn , IA는 증폭기의 입력 기준 노이즈이고, k는 볼츠만 상수이며, T는 절대온도이고, Rs1 ,2는 차동 소스 저항이고, in , IA는 입력 참조 전류 노이즈이다. 전체 입력 참조 전압 노이즈는 증폭기 자체, 입력 임피던스에 의한 열 노이즈 및 입력 임피던스와 결합된 과도한 전류 노이즈에 기인한 것이다. In the formula 2, v n, IA is the input-referred noise of the amplifier, k is Boltzmann's constant, T is the absolute temperature, R s1, 2 is a differential source resistance, i n, IA is an input reference current noise. The total input reference voltage noise is due to the amplifier itself, the thermal noise due to the input impedance, and the excessive current noise coupled with the input impedance.
초퍼 증폭기는 플리커 노이즈를 초핑 주파수로 변조하여 증폭기가 플리커 노이즈를 제거할 수 있게 하는 반면, 스위치 바이어싱 및 벌크 스위칭은 MOSFET 자체에서 노이즈 발생을 억제함으로써 플리커 노이즈를 감소시킬 수 있다. 그러므로 소스 저항의 개입 없이, 증폭기의 입력 참조 노이즈가 그의 열 노이즈 레벨에 의해 결정될 수 있다. 이러한 특징은 입력 전류 노이즈의 상상한 상승을 일으키며 이는 높은 임피던스의 소스를 갖는 경우 전체 입력 참조 전압 노이즈의 소스가 될 수 있다. 입력 전류 노이즈는 주로 MOSFET 스위치, 클럭 드라이버, 및 기생 캐패시터에 의해 발생한다. 하기 표 1은 세가지 종류의 증폭기에서 전류 노이즈 파워 스펙트럼 밀도(Power Spectral Density: PSD)를 나타낸다. Chopper amplifiers modulate the flicker noise to the chopping frequency to allow the amplifier to remove flicker noise, while switch biasing and bulk switching can reduce flicker noise by suppressing noise generation in the MOSFET itself. Thus, without the intervention of the source resistance, the input reference noise of the amplifier can be determined by its thermal noise level. This feature causes an imaginary rise in the input current noise, which can be the source of the total input reference voltage noise with a source of high impedance. Input current noise is mainly caused by MOSFET switches, clock drivers, and parasitic capacitors. Table 1 below shows the current noise power spectral density (PSD) in three kinds of amplifiers.
바이어스 스위칭 증폭기 및 벌크 스위칭 증폭기는 기생 캐패시터의 전류 노이즈 발생에 기여하지 않음을 확인할 수 있다. 입력 초퍼 스위치와 함깨 기생 캐패시터(Cp)의 충방전에 의한 것으로, 초퍼 증폭기 이력에서 기생 스위치드 캐패시터 저항을 생성하게 된다. 기생 커패시터에 의한 전류 노이즈 PSD(
상기 식 3에서, q는 전자 전하이다. 초퍼 증폭기는 입력에서 초핑 스위치를 사용하므로, 초퍼 스위치의 전하 주입 및 클럭 피드스루에 관련된 전류 노이즈 PSD는 다음 식 4와 같이 표현될 수 있다.In
상기 식 4에서 Col은 게이트 및 소스(드레인) 사이의 중첩 커패시턴스이고, Vod는 오버드라이브 전압이며, Vclk는 클럭 스윙이고, Cgs는 초퍼 스위치의 게이트-소스 캐패시턴스이다. 클럭 피드 스루에 수반하는 클럭 노이즈는 중첩 커패시턴스가 매우 작으므로 무시할 수 있다. 초퍼 증폭기와는 달리, 스위치드 바이어싱 증폭기에 의해 발생하는 전류 노이즈는 증폭기의 전달 함수(Zi/Zf)에 의해 감쇠된다. Zi는 입력 커패시터로 구성되는 입력 임피던스이고, Zf는 저항을 갖는 병렬 피드백 커패시터로 구성되는 피드백 임피던스이다. 더하여, 전류 노이즈는 오버드라이브 및 스위치드 바이어싱된 증폭기에서의 차동 쌍의 전하 주입과 관련된 테일 전류(tail current)와 입력 차동 쌍 MOSFET에 의해 생성된다. 그러나, 본 발명의 일 실시형태에 따른 벌크 스위칭 증폭기의 전류 노이즈 PSD는 스위치드 바이어싱 증폭기보더 더 적다. 이는 오직 입력 차동 쌍에 의해 노이즈가 생성되고, 오버드라이브는 스위치드 바이어싱 증폭기의 그것보다 더 작기 때문이다.In the equation (4), C ol is the superposition capacitance between the gate and the source (drain), V od is the overdrive voltage, V clk is the clock swing and C gs is the gate-source capacitance of the chopper switch. The clock noise associated with the clock feedthrough can be ignored because the superposition capacitance is very small. Unlike the chopper amplifier, the current noise generated by the switched biasing amplifier is attenuated by the transfer function (Z i / Z f ) of the amplifier. Z i is the input impedance consisting of the input capacitors and Z f is the feedback impedance consisting of the parallel feedback capacitors with resistances. In addition, the current noise is generated by the input differential pair MOSFETs with the tail current associated with the charge injection of the differential pair in the overdrive and switched biased amplifiers. However, the current noise PSD of the bulk switching amplifier according to an embodiment of the present invention is smaller than that of the switched biasing amplifier. This is because only noise is generated by the input differential pair, and the overdrive is smaller than that of the switched biasing amplifier.
스위칭 클럭 드라이버는 전류 노이즈의 소스가 될 수 있다. 스위칭 MOSFET의 게이트에서 열 변동(thermal fluctuation)은 채널 전하에 영향을 주며, 노이즈 전하는 모든 오프 스위칭 순간에 소스와 드레인으로 주입될 수 있다. 스위칭 클럭의 게이트 저항이 게이트-소스 및 게이트-드레인 캐패시터와 직렬로 연결되므로, 결과적인 전류 노이즈 PSD는 kTC 노이즈 및 스위칭 주파수의 함수이다.The switching clock driver can be the source of the current noise. The thermal fluctuation at the gate of the switching MOSFET affects the channel charge, and the noise charge can be injected into the source and drain at every off-switching instant. Since the gate resistance of the switching clock is connected in series with the gate-source and gate-drain capacitors, the resulting current noise PSD is a function of kTC noise and switching frequency.
초퍼 증폭기의 전류 노이즈 PSD는 입력 초퍼 스위치에 의해 직접 결정되는 반면, 스위치드 바이어싱 증폭기 및 벌크 스위칭 증폭기의 노이즈 PSD는 전달함수에 의해 완화된다.The current noise PSD of the chopper amplifier is directly determined by the input chopper switch, while the noise PSD of the switched biasing amplifier and the bulk switching amplifier is mitigated by the transfer function.
하기 표 2는 세가지 증폭기에 대해 설계된 파라미터로부터 각 노이즈 소스의 연산된 기여도를 나타낸다. 전류 노이즈 PSD의 연산 결과는 SPICE 시뮬레이션 결과와 함께 라인으로 나타난다. 이 결과는 벌크 스위칭 증폭기의 전류 노이즈가 초퍼 증폭기의 그것보다 현저하게 낮은 크기임을 확인할 수 있다.Table 2 below shows the calculated contribution of each noise source from the parameters designed for the three amplifiers. The result of the calculation of the current noise PSD appears as a line with the SPICE simulation result. This result shows that the current noise of the bulk switching amplifier is significantly lower than that of the chopper amplifier.
본 발명은 MOSFET의 플리커 노이즈를 감소시키기 위한 방법도 제공한다. 본 발명의 일 실시형태에 따른 MOSFET 플리커 노이즈 감소 방법은, 구동하는 MOSFET의 벌크로 사전 설정된 주기의 클럭을 입력하여 상기 MOSFET을 스위칭함으로써 상기 MOSFET에서 발생하는 플리커 노이즈를 감소시킬 수 있다. 이와 같은 본 발명의 일 실시형태에 따른 방법은 전술한 MOSFET 회로 구조, 이를 이용한 증폭기의 플리커 노이즈 감소 장치 및 이를 포함하는 증폭기에 대한 상세한 설명을 통해 당업자가 용이하게 실시할 수 있을 정도로 설명된 것으로 볼 수 있을 것이다.
The present invention also provides a method for reducing flicker noise in a MOSFET. The MOSFET flicker noise reduction method according to an embodiment of the present invention can reduce the flicker noise generated in the MOSFET by switching the MOSFET by inputting a clock of a predetermined cycle into the bulk of the driven MOSFET. The method according to an embodiment of the present invention has been described so far as to be easily carried out by those skilled in the art through the detailed description of the MOSFET circuit structure, the flicker noise reduction device of the amplifier using the same, and the amplifier including the same. It will be possible.
이상에서 설명한 바와 같이, 본 발명의 다양한 실시형태에 따른 MOSFET 회로 구조, 이를 이용한 증폭기의 플리커 노이즈 감소 장치, 이를 포함하는 증폭기 및 MOSFET 플리커 노이즈 감소 방법은 MOSFET의 벌크에 일정 주기의 클럭을 제공함으로써 MOSFET의 온/오프 상태를 순환시킴으로써 플리커 노이즈를 현저하게 감소시킬 수 있다. 특히, 벌크 스위칭을 통해 스위칭에 따른 스위칭 노이즈 발생을 최소화할 수 있다.As described above, the MOSFET circuit structure according to various embodiments of the present invention, the flicker noise reduction device of an amplifier using the same, the amplifier including the same, and the MOSFET flicker noise reduction method provide a constant period clock to the MOSFET, The flicker noise can be remarkably reduced by circulating the on / off states of the flicker. Particularly, it is possible to minimize switching noise due to switching through bulk switching.
이와 같은 본 발명의 다양한 실시형태는 특히 측정하고자 하는 신호의 주파수 대역이 플리커 노이즈의 주파수 대역과 중첩되는 바이오 신호 측정 분야에서 매우 적합하다. 즉, 본 발명의 다양한 실시형태는, 바이오 신호를 측정하기 위한 전체 어플리케이션의 프론트엔드(Front-end) 부분, 즉 아날로그 신호를 측정하는 Instrumentation Amplifier 회로 구성에 최적화된 기술이다.
Such various embodiments of the present invention are particularly well suited for the field of bio-signal measurement in which the frequency band of a signal to be measured overlaps with the frequency band of flicker noise. That is, various embodiments of the present invention are techniques optimized for the front-end part of an entire application for measuring bio-signals, that is, an instrumentation amplifier circuit configuration for measuring analog signals.
전술한 내용은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or essential characteristics thereof. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.
10: 증폭기 11-1, 11-2: MOSFET
12: 클럭 입력부 13: 신호 입력단
14: 신호 출력단10: Amplifiers 11-1 and 11-2: MOSFET
12: Clock input part 13: Signal input part
14: Signal output stage
Claims (12)
상기 MOSFET의 벌크로 제공되는 사전 설정된 주기의 클럭을 입력받는 클럭 입력부를 포함하며,
상기 MOSFET의 구동시 상기 MOSFET의 벌크로 상기 클럭을 제공하여 상기 MOSFET을 스위칭함으로써 상기 MOSFET에서 발생하는 플리커 노이즈를 감소시키고,
MOSFET의 스위칭시의 벌크 전위 변화의 문턱 전압값은,
상기 입력부로 입력되는 클럭을 통해 상기 MOSFET은 완전히 턴오프되지 않는 상태로 스위칭되는 것을 특징으로 하는 MOSFET 회로 구조.MOSFET; And
And a clock input for receiving a clock of a predetermined period provided in a bulk of the MOSFET,
The flicker noise generated in the MOSFET is reduced by switching the MOSFET by providing the clock to the bulk of the MOSFET when driving the MOSFET,
The threshold voltage value of the bulk potential change at the time of switching the MOSFET is,
And the MOSFET is switched to a state in which the MOSFET is not completely turned off through a clock input to the input unit.
상기 입력부로 입력되는 클럭을 통해 상기 MOSFET은 accumulation 영역과 inversion 영역 사이를 순환하도록 스위칭되는 것을 특징으로 하는 MOSFET 회로 구조.The method according to claim 1,
Wherein the MOSFET is switched to circulate between an accumulation region and an inversion region through a clock input to the input unit.
상기 MOSFET의 벌크로 제공되는 사전 설정된 주기의 클럭을 입력받는 클럭 입력부를 포함하며,
상기 MOSFET의 벌크에 상기 클럭을 제공하여 상기 MOSFET을 스위칭함으로써 상기 MOSFET에서 발생하는 플리커 노이즈를 감소시키고,
MOSFET의 스위칭시의 벌크 전위 변화의 문턱 전압값은,
상기 입력부로 입력되는 클럭을 통해 상기 MOSFET은 완전히 턴오프되지 않는 상태로 스위칭되는 것을 특징으로 하는 증폭기의 플리커 노이즈 감소 장치.A flicker noise reduction apparatus of an amplifier including a MOSFET which receives an input signal to be amplified,
And a clock input for receiving a clock of a predetermined period provided in a bulk of the MOSFET,
The flicker noise generated in the MOSFET is reduced by providing the clock to the bulk of the MOSFET to switch the MOSFET,
The threshold voltage value of the bulk potential change at the time of switching the MOSFET is,
Wherein the MOSFET is switched to a state in which the MOSFET is not completely turned off through a clock input to the input unit.
상기 입력부로 입력되는 클럭을 통해 상기 MOSFET은 accumulation 영역과 inversion 영역 사이를 순환하도록 스위칭되는 것을 특징으로 하는 증폭기의 플리커 노이즈 감소 장치.5. The method of claim 4,
Wherein the MOSFET is switched to circulate between an accumulation region and an inversion region through a clock input to the input unit.
상기 입력 신호가 입력되는 MOSFET; 및
상기 MOSFET의 벌크로 제공되는 사전 설정된 주기의 클럭을 입력받는 클럭 입력부를 포함하며,
상기 MOSFET의 벌크에 상기 클럭을 제공하여 상기 MOSFET을 스위칭함으로써 상기 MOSFET에서 발생하는 플리커 노이즈를 감소시키고,
MOSFET의 스위칭시의 벌크 전위 변화의 문턱 전압값은,
상기 입력부로 입력되는 클럭을 통해 상기 MOSFET은 완전히 턴오프되지 않는 상태로 스위칭되는 것을 특징으로 하는 증폭기.A signal input terminal for receiving an input signal to be amplified;
A MOSFET to which the input signal is input; And
And a clock input for receiving a clock of a predetermined period provided in a bulk of the MOSFET,
The flicker noise generated in the MOSFET is reduced by providing the clock to the bulk of the MOSFET to switch the MOSFET,
The threshold voltage value of the bulk potential change at the time of switching the MOSFET is,
And the MOSFET is switched to a state in which the MOSFET is not completely turned off through a clock input to the input unit.
상기 입력부로 입력되는 클럭을 통해 상기 MOSFET은 accumulation 영역과 inversion 영역 사이를 순환하도록 스위칭되는 것을 특징으로 하는 증폭기.8. The method of claim 7,
Wherein the MOSFET is switched to circulate between an accumulation region and an inversion region through a clock input to the input unit.
MOSFET의 스위칭시의 벌크 전위 변화의 문턱 전압값은,
입력부로 입력되는 클럭을 통해 상기 MOSFET은 완전히 턴오프되지 않는 상태로 스위칭되는 것을 특징으로 하는 MOSFET 플리커 노이즈 감소 방법.A flicker noise generated in the MOSFET is reduced by switching the MOSFET by inputting a clock of a predetermined cycle into the bulk of the driving MOSFET,
The threshold voltage value of the bulk potential change at the time of switching the MOSFET is,
Wherein the MOSFET is switched to a state in which the MOSFET is not completely turned off via a clock input to the input section.
상기 입력부로 입력되는 클럭을 통해 상기 MOSFET은 accumulation 영역과 inversion 영역 사이를 순환하도록 스위칭되는 것을 특징으로 하는 MOSFET 플리커 노이즈 감소 방법.
11. The method of claim 10,
Wherein the MOSFET is switched to circulate between an accumulation region and an inversion region through a clock input to the input unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150116006A KR101662159B1 (en) | 2015-08-18 | 2015-08-18 | Mosfet circuit, apparatus of reducing flicker noise of amplifier copring the same, amprifier comprising the same, method for reducing fliker noise of mosfet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150116006A KR101662159B1 (en) | 2015-08-18 | 2015-08-18 | Mosfet circuit, apparatus of reducing flicker noise of amplifier copring the same, amprifier comprising the same, method for reducing fliker noise of mosfet |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101662159B1 true KR101662159B1 (en) | 2016-10-10 |
Family
ID=57145665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150116006A KR101662159B1 (en) | 2015-08-18 | 2015-08-18 | Mosfet circuit, apparatus of reducing flicker noise of amplifier copring the same, amprifier comprising the same, method for reducing fliker noise of mosfet |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101662159B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392465B1 (en) * | 2000-12-18 | 2002-05-21 | National Semiconductor Corporation | Sub-threshold CMOS integrator |
| JP2003504905A (en) * | 1999-06-30 | 2003-02-04 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Manufacturing method of low noise integrated amplifier circuit |
| KR20070068893A (en) | 2005-12-27 | 2007-07-02 | 삼성전자주식회사 | Apparatus and method for reducing flicker noise of cmos amplifier |
| KR20070077882A (en) * | 2006-01-25 | 2007-07-30 | 주식회사 하이닉스반도체 | Device for controlling bulk voltage of semiconductor device |
| KR20080039082A (en) * | 2006-10-31 | 2008-05-07 | 삼성전자주식회사 | Mosfet circuit architecture and cmos amplifier of having the mosfet circuit architecture |
-
2015
- 2015-08-18 KR KR1020150116006A patent/KR101662159B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003504905A (en) * | 1999-06-30 | 2003-02-04 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Manufacturing method of low noise integrated amplifier circuit |
| US6392465B1 (en) * | 2000-12-18 | 2002-05-21 | National Semiconductor Corporation | Sub-threshold CMOS integrator |
| KR20070068893A (en) | 2005-12-27 | 2007-07-02 | 삼성전자주식회사 | Apparatus and method for reducing flicker noise of cmos amplifier |
| KR20070077882A (en) * | 2006-01-25 | 2007-07-30 | 주식회사 하이닉스반도체 | Device for controlling bulk voltage of semiconductor device |
| KR20080039082A (en) * | 2006-10-31 | 2008-05-07 | 삼성전자주식회사 | Mosfet circuit architecture and cmos amplifier of having the mosfet circuit architecture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Magnelli et al. | Design of a 75‐nW, 0.5‐V subthreshold complementary metal–oxide–semiconductor operational amplifier | |
| Xu et al. | Measurement and analysis of current noise in chopper amplifiers | |
| US8766696B2 (en) | Fast voltage level shifter circuit | |
| US7453318B2 (en) | Operational amplifier for outputting high voltage output signal | |
| JP4991785B2 (en) | Semiconductor integrated circuit device | |
| JP5833370B2 (en) | High frequency circuit | |
| US9722538B2 (en) | Constant voltage circuit and oscillation device | |
| US8604844B2 (en) | Output circuit | |
| EP2077615A1 (en) | Operational amplifier and integrating circuit | |
| US20130099825A1 (en) | Voltage comparator | |
| JP2011216982A (en) | Mixer circuit, and common voltage adjustment method therefor | |
| Zhou et al. | A bootstrapped pseudo resistor by reusing OTA-C filter for neural signal processing | |
| US9436023B2 (en) | Operational amplifier | |
| KR101662159B1 (en) | Mosfet circuit, apparatus of reducing flicker noise of amplifier copring the same, amprifier comprising the same, method for reducing fliker noise of mosfet | |
| US20110012664A1 (en) | Clock signal amplifier circuit | |
| KR20050034596A (en) | Amplification circuit | |
| US8779833B2 (en) | Current-mode CMOS logarithmic function circuit | |
| US9401679B1 (en) | Apparatus and method for improving power supply rejection ratio | |
| US7629846B2 (en) | Source follower circuit and semiconductor apparatus | |
| Dubey et al. | A low power low noise amplifier for biomedical applications | |
| US20090167361A1 (en) | High-speed amplitude detector with a digital output | |
| Yang et al. | Using moderate inversion to optimize voltage gain, thermal noise, and settling time in two-stage CMOS amplifiers | |
| US8416021B2 (en) | Amplifier circuit | |
| Chauhan et al. | Low power and low noise instrumentation amplifier | |
| EP3806334A1 (en) | Switched capacitor circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20191205 Year of fee payment: 4 |