KR101660546B1 - 충전용 기재 및 그것을 이용한 충전방법 - Google Patents

충전용 기재 및 그것을 이용한 충전방법 Download PDF

Info

Publication number
KR101660546B1
KR101660546B1 KR1020110037191A KR20110037191A KR101660546B1 KR 101660546 B1 KR101660546 B1 KR 101660546B1 KR 1020110037191 A KR1020110037191 A KR 1020110037191A KR 20110037191 A KR20110037191 A KR 20110037191A KR 101660546 B1 KR101660546 B1 KR 101660546B1
Authority
KR
South Korea
Prior art keywords
metal layer
metal
melting point
filling
substrate
Prior art date
Application number
KR1020110037191A
Other languages
English (en)
Other versions
KR20110118093A (ko
Inventor
시게노부 세키네
유리나 세키네
요시하루 구와나
Original Assignee
유겐가이샤 나프라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유겐가이샤 나프라 filed Critical 유겐가이샤 나프라
Publication of KR20110118093A publication Critical patent/KR20110118093A/ko
Application granted granted Critical
Publication of KR101660546B1 publication Critical patent/KR101660546B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12632—Four or more distinct components with alternate recurrence of each type component

Abstract

본 발명은, 충전시의 용융 온도가 낮고, 응고 후는 높은 융점을 확보할 수 있으며, 게다가, 작업 조작성이 뛰어난 충전용 기재 및 그것을 이용한 충전방법을 제공한다. 충전용 기재는, 제1 금속층과 제2 금속층을 포함한 금속층을 지지 기체의 일면상에 형성한 구조로 되어 있다. 제1 금속층은, 나노 금속 입자가 집합된 것으로 이루어지고, 그 융점보다 낮은 온도로 용융 가능한 막두께를 가진다. 제2 금속층은, 그 융점이 제1 금속층의 융점보다 낮은 금속 입자가 집합된 것으로 이루어진다. 충전용 기재의 일면측을, 미세 공간이 개구하는 기판의 일면상에 쌓는다. 그리고, 충전용 기재를 가열하고, 또한, 가압하여, 금속층의 용융물을 미세 공간내에 충전한다.

Description

충전용 기재 및 그것을 이용한 충전방법{FILLING MATERIAL AND FILLING METHOD USING THE SAME}
본 발명은, 미세 공간내에 금속 또는 합금의 도체를 충전하기 위해서 이용되는 충전용 기재(基材) 및 그것을 이용한 충전방법에 관한 것이다.
각종 스케일의 집적회로, 각종 반도체소자 혹은 그 칩 등의 전자 디바이스에서, 삼차원 회로 배치를 실현하는 수법으로서, 회로기판에 다수의 관통 전극을 마련해 두고, 이 회로기판을 적층하는 TSV(Through-Silicon-Via) 기술이 제안되어 있다. TSV 기술을 사용하면, 대량의 기능을 작은 점유 면적 속에 담을 수 있게 된다. 게다가, 소자끼리의 중요한 전기 경로를 극적으로 짧게 할 수 있기 때문에, 처리의 고속화에 기여할 수 있다. 일본 공개특허공보2002-237468호, 일본 공개특허공보2002-368082호에는, TSV 기술에 불가결한 관통 전극 형성 기술로서, 용융 금속 충전법이 개시되어 있다.
상술한 용융 금속 충전법을 이용하여, 이미, 반도체 회로 요소가 형성되어 있는 반도체 칩 또는 웨이퍼에 대하여 관통 전극을 형성할 경우(비어·라스트), 용융열에 의한 반도체 회로 요소의 열적 열화나, 웨이퍼에 부대하는 유기물의 열적 열화를 회피해야 한다. 이 열적 열화를 회피하기 위해서는, 관통 전극을 구성하는 금속재료로서 약 200℃ 이하의 융점을 가지는 금속재료를 사용하지 않을 수 없었다.
한편, 삼차원 회로 배치를 실현하는 데에는, TSV 기술을 적용하여 얻어지는 웨이퍼의 복수매를 적층하고, 또한, 300℃ 이상의 분위기 중에서 접합할 필요가 있다.
그런데, 관통 전극을 구성하는 금속재료의 융점이 200℃ 이하인데 비해, 웨이퍼의 적층 접합시의 열처리 온도가 약 300℃ 이상이기 때문에, 웨이퍼의 접합 공정에서, 관통 전극이 용융되어 버릴 우려가 있다.
본 발명의 과제는, 충전시의 용융 온도가 낮고, 응고후에는 높은 융점을 확보할 수 있는 충전용 기재 및 그것을 이용한 충전 방법을 제공하는 것이다.
본 발명의 또 하나의 과제는, 조작성이 뛰어난 충전용 기재 및 그것을 이용한 충전 방법을 제공하는 것이다.
상술한 과제를 해결하기 위해서, 본 발명에 관한 충전용 기재는, 지지 기체(基體)와, 금속층을 포함한다. 상기 금속층은, 제1 금속층과 제2 금속층을 포함하고, 상기 지지 기체의 일면상에 형성되어 있다. 상기 제1 금속층은, 나노 금속 입자가 집합된 것으로 이루어지며, 그 융점보다 낮은 온도에서 용융 가능한 막두께를 가진다. 상기 제2 금속층은, 그 융점이 상기 제1 금속층의 상기 융점보다 낮은 금속 입자가 집합된 것으로 이루어진다.
대부분의 금속 입자는, 입자지름이 작으면 작을수록, 융점보다 낮은 온도에서 녹는 것이 알려져 있다. 이 미세화에 의한 융점 저하 효과를, 본 명세서에서는, 미세 사이즈 효과라 부른다. 이 미세 사이즈 효과는, 입자지름을 막두께로 바꾸어 두어도 얻을 수 있다. 즉, 금속층의 막두께를 작게 하면, 그 융점보다 낮은 온도에서 녹는 미세 사이즈 효과를 일으킨다.
본 발명에서는, 상기 제1 금속층은, 나노 금속 입자가 집합된 것으로 이루어지고, 그 융점보다 낮은 온도에서 용융 가능한 막두께를 가진다. 즉, 제1 금속층은, 그 나노 금속 입자 또는 막두께가 미세 사이즈 효과를 일으키는 영역에 있다. 따라서, 미세 사이즈 효과에 의한 융점 저하 효과를 얻을 수 있다.
금속층의 입자지름(막두께)을, 원자의 드·브로이 파장(수nm∼20nm) 정도까지 작게 하면, 양자(量子) 사이즈 효과를 일으킨다. 양자 사이즈 효과에 의해, 고융점 금속재료인 제1 금속층을, 예를 들면, 250℃ 이하, 바람직하게는 200℃ 이하, 더 바람직하게는 180℃ 이하의 온도로 용융시키는 것이 가능하게 된다.
본 발명에 따른 충전용 기재는, 제1 금속층(21) 외에, 제2 금속층도 포함하고 있다. 상기 제2 금속층은, 그 융점이 상기 제1 금속층의 상기 융점보다 낮은 금속 입자의 집합으로 이루어진다. 즉, 저융점 금속재료로 구성한다.
본 발명에 따른 충전용 기재를 이용하여, 기판에 형성된 미세 공간내에 금속을 충전하고, 경화시키려면, 상기 충전용 기재의 상기 일면측을, 상기 미세 공간이 개구하는 상기 기판의 일면상에 쌓고, 이어서, 상기 충전용 기재를 가열하고, 또한, 가압하여, 상기 금속층의 용융물을 상기 미세 공간내에 충전한다.
상술한 가열·가압 공정에서, 제1 금속층은, 재료적으로는 고융점이면서, 미세 사이즈 효과 또는 양자 사이즈 효과에 의해, 그 융점보다 낮은 온도에서 용융하며, 이 제1 금속층의 용융열을 받아, 제2 금속층이 용융하여, 미세 공간내에 가압 충전된다.
따라서, 이미 형성된 반도체 회로 요소나, 부대하는 유기물에 대한 열적 열화를 일으키는 경우가 없는 저온에서 용융하여, 미세 공간내에 충전하는 것이 가능하게 된다.
게다가, 응고 후에는, 제1 금속층이 가진 높은 융점에 의한 내열성이 확보되기 때문에, 웨이퍼의 적층·접합시의 열에 의해서, 미세 구멍내의 금속 도체가 용해하는 경우가 없어진다.
또한, 본 발명에 따른 충전용 기재는, 지지 기체의 적어도 일면에, 금속층을 갖기 때문에, 금속만으로 이루어진 금속 시트와 달리, 지지 기체에 의한 강도 보강 작용을 얻을 수 있다. 이 때문에, 기판에 형성된 미세 공간내에, 금속을 충전할 때, 조작하기 쉬워지고, 그 만큼, 작업성이 좋아진다.
또한, 금속층에 대하여, 지지 기체에 의한 강도 보강 작용을 얻을 수 있으므로, 금속층의 파손, 손상을 회피할 수 있다.
충전용 기재를 구성하는 지지 기체는, 미세 공간내에 충전된 금속의 금속 도체가 경화한 후에 박리한다. 따라서, 사후 처리 작업도 극히 간단해진다.
바람직하게는, 금속층의 용융물을 상기 미세 공간내에 흘려 넣은 후, 경화할 때까지, 가압을 유지한다. 이에 따라, 열수축에 의한 충전 금속 도체의 변형을 억제할 수 있다.
한편, 본 발명에서, '금속'이란, 단일 금속 원소로 이루어진 것, 및, 그들 합금을 말한다. 합금에는, 고용체, 공정(共晶) 및 금속간 화합물이 포함된다.
본 발명은 이하의 상세한 설명 및 실시예에 관한 첨부도면으로부터 더욱 충분하게 이해될 수 있을 것이지만, 본 발명이 상기 실시예로 제한되도록 간주되어서는 안될 것이다.
도 1은 본 발명에 따른 충전용 기재의 일부를 도시한 단면도이다.
도 2는 본 발명에 따른 충전 방법의 공정을 도시한 도면이다.
도 1을 참조하면, 본 발명에 따른 충전용 기재는, 지지 기체(1)의 적어도 일면에, 금속층(2)을 가진다. 지지 기체(1)는, 1∼200㎛ 정도의 두께를 가진 필름 또는 시트 형상으로서, 유리나 내열성 합성수지 필름으로 구성할 수 있다. 내열성 합성수지 필름으로서는, 단기적 내열성이 200℃ 이상, 장기적 내열성이 150℃ 이상인 것이 바람직하다. 그러한 내열성 합성수지 필름은, 이미 시판되고 있다.
금속층(2)은, 제1 금속층(21)과 제2 금속층(22)을 포함하고 있다. 제1 금속층(21) 및 제2 금속층(22)은, 지지 기체(1)의 일면상에서 적층되어 있다. 도시한 금속층은, 제1 금속층(21) 및 제2 금속층(22)의 조합을, 복수조 n(n=1,2,3…) 가지고 있다. 이들 제1 금속층(21) 및 제2 금속층(22)은, 진공 증착, 스퍼터링, 이온 도금 등의 박막 형성 기술을 이용하여, 지지 기체(1)상에 직접 형성할 수 있다. 도면에서는, 제1 금속층(21) 상에 제2 금속층(22)이 적층된 형태이지만, 그 반대이더라도 좋다.
제1 금속층(21)은, 그 막두께가, 금속재료 본래의 융점보다 낮은 온도에서 용융 가능한 영역, 예를 들면, 500nm 이하, 바람직하게는 200nm 이하, 더 바람직하게는 100nm 이하의 영역에 있는 나노 금속 입자의 집합으로 이루어진다. 특히, 나노 금속 입자의 입자지름이, 20nm 이하가 되면, 양자 사이즈 효과를 발휘하게 되므로, 구성 재료가 가진 융점으로부터 대폭 저하한 낮은 온도, 예를 들면 250℃ 이하, 바람직하게는 200℃ 이하, 더 바람직하게는 180℃ 이하에서 용융시키는 것이 가능하게 된다. 제1 금속층(21)의 막두께는, 금속 입자의 입자지름에 의해서 컨트롤할 수 있다.
제1 금속층(21)은, 천이 원소, Al, Zn 또는 반도체 배선 도체용 금속의 군으로부터 선택된 적어도 1종을 포함한 재료에 의해서 구성할 수 있다. 천이 원소는, 구체적으로는, Ag, Cu, Au, Pt, Ni, Pd, Ir, W, Mo, Ta, Hf, Ru, Rh, Sc, Zr, Os, Y, V, Fe, Co, Cr, Mn, Nb이다. 이 경우, 예를 들면, Ag의 융점은 961.93℃, Cu의 융점은 1083.4℃, Au의 융점은 1064.43℃, Pt의 융점은 1769℃, Ti의 융점은 1660℃, Zn의 융점은 419.58℃, Al의 융점은 660.4℃, Ni의 융점은 1453℃, W의 융점은 3387℃, Mo의 융점은 2623℃이다. 이러한 고융점 금속재료로 구성된 제1 금속층(21)이, 양자 사이즈 효과에 의해, 예를 들면 250℃ 전후의 온도, 바람직하게는 200℃ 이하의 온도에서 용융하게 되는 것이다.
제2 금속층(22)은, 그 융점이 제1 금속층(21)의 융점보다 낮고, 제1 금속층(21)의 용융열에 의해 용융한다. 따라서, 제1 금속층(21)의 용융과 함께, 제2 금속층(22)도 용융시킬 수 있다. 제2 금속층(22)을 구성하는 금속재료의 구체적인 예는, Sn, In, Bi 또는 Ga의 군으로부터 선택된 적어도 1종이다. Sn의 융점은 232℃, In의 융점은 156.61℃, Bi의 융점은 271.3℃이다. 제2 금속층(22)는, 막두께 1㎛∼300㎛의 범위로 설정하는 것이, 용융성의 관점에서 바람직하다.
또한, 미세 공간에 형성된 금속 도체를 다른 금속 도체와 접속할 때, 금속 도체에 형성되는 경우가 있는 산화막을 환원하여, 전기 저항이 낮은 접합을 형성하기 때문에, 금속층(2)은, 귀금속층을 함유하고 있어도 좋다. 귀금속층은, Au, Ag, Pt, Pd, Rh, Ir, Ru 또는 Os로부터 선택된 적어도 일종에 의해서 구성할 수 있다. 이들 원소 중에서도, Au, Pt 또는 Pd로부터 선택된 적어도 일종을 함유하는 것이 바람직하다.
다음에, 도 2를 참조하여, 도 1에 도시한 충전용 기재를 이용한 충전 방법에 대하여 설명한다. 먼저, 도 2(a)에 도시한 바와 같이, 진공 챔버의 내부에 마련된 지지구(4) 상에, 처리 대상이 되는 기판(3)을 설치한다. 기판(3)은, 그 두께 방향으로 이어지는 미세 공간(세로구멍)(30)을 가지고 있다. 미세 공간(30)은, 기판(3)의 바깥면에 개구하고 있을 필요는 있지만, 그 구멍 형태, 경로 및 수 등은 임의이다. 도시한 관통구멍일 필요는 없고, 비관통구멍이어도 좋다. 혹은, 도시한 세로 방향뿐만 아니라, 이것과 직교하는 가로 방향으로 이어지도록 한 복잡한 형상이더라도 좋다.
기판(3)의 대표적인 예는, 반도체 디바이스용 웨이퍼이지만, 이것에 한정되지 않는다. 본 발명은, 기판(3)에 존재하는 미세 공간(30)에 금속을 충전하여 고체화할 필요가 있는 경우에, 넓게 적용할 수 있는 것으로, 예를 들면, 다른 전자 디바이스나, 마이크로 머신 등에 있어서, 내부에 미세한 금속 도체 충전 구조 또는 기능 부분을 형성하는 경우에, 넓게 적용할 수 있다.
또한, 기판(3)은, 용융 처리시에 가해지는 열에 대한 내열성을 가진 것이면, 금속, 합금, 금속 산화물, 세라믹스, 유리, 플라스틱 혹은 그들 복합재, 또는, 그들 적층체의 종류에 상관없이, 널리 이용할 수 있다.
기판(3)의 물성, 구조 등은, 대상으로 하는 디바이스의 종류에 따라서 다르다. 예를 들면, 반도체 디바이스의 경우에는, Si 웨이퍼, SiC 웨이퍼 또는 SOI 웨이퍼 등이 이용된다. 수동 전자 회로 디바이스의 경우에는, 유전체, 자성체 또는 그들 복합체의 형태를 취하는 경우가 있다. MRAM(Magnetoresistive Random Access Memory), MEMS(Micro Electro Mechanical Systems) 또는 광디바이스 등의 제조에서도, 그 요구에 따른 물성 및 구조를 가진 웨이퍼가 이용된다. 웨이퍼에 있어서, 미세 공간(30)은, 일반적으로는, 관통구멍, 비관통구멍(맹공) 또는 비어·홀이라 불린다. 이 미세 공간(30)은, 예를 들면, 구멍 지름이 60㎛ 이하이다. 웨이퍼 자체의 두께는, 통상, 수십 ㎛이다.
다음에, 진공 챔버에 대하여 진공 흡인을 실행하고, 진공 챔버의 내압을, 예를 들면 진공도 10-3Pa정도까지 감압한다. 무엇보다, 이 진공도는 일례로서, 이것에 한정되는 것은 아니다.
다음에, 도 2(b)에 도시한 바와 같이, 도 1에 도시한 충전용 기재(5)의 일면측, 즉, 금속층(2)이 있는 측을, 미세 공간(30)이 개구하는 기판(3)의 일면상에 쌓는다. 본 발명에 따른 충전용 기재는, 지지 기체(1)의 적어도 일면에, 금속층(2)을 갖기 때문에, 금속만으로 이루어진 금속 시트와 달리, 지지 기체(1)에 의한 강도 보강 작용을 얻을 수 있다. 이 때문에, 기판(3)에 마련된 미세 공간(30) 내에, 금속을 충전할 때, 조작하기 쉬워지고, 그만큼, 작업성이 좋아진다.
다음에, 도 2(c)에 도시한 바와 같이, 충전용 기재(5)를 가열하고, 또한, 가압(F1)하여, 금속층(2)을 용융시키면서, 미세 공간(30) 내에 눌러 넣는다. 충전용 기재(5)의 가열·가압은, 예를 들면, 열프레스에 의해서 실행할 수 있다. 도 2(a)∼도 2(c)까지의 공정은, 진공 챔버의 내부의 감압 분위기내에서 실행되는 것을 기본으로 한다. 이에 따라, 용융 금속(201)이 미세 공간(30) 내에 진공 흡입되어 미세 공간(30)의 내부에 용융 금속(201)이 충전되게 된다.
용융을 위한 열처리 온도는, 예를 들면, 200∼300℃의 범위로 설정된다. 본 발명에 따른 충전용 기재에 있어서, 제1 금속층(21)은, 막두께의 미세 사이즈 효과 또는 양자 사이즈 효과에 의해, 열처리 온도 200∼300℃보다 낮은 온도로 용융시킬 수 있다. 게다가, 이 제1 금속층(21)의 용융열을 받아, 제2 금속층(22)이 용융하여, 미세 공간(30)내에 가압 충전된다. 따라서, 이미 형성된 반도체 회로 요소나, 부대하는 유기물에 대한 열적 열화를 일으키는 경우 없이, 종도체를 형성하는 것이 가능하게 된다.
가압(F1)은, 기계적인 프레스 수단을 이용한 프레스압으로서 부여해도 좋고, 전압에 의해서 부여해도 좋으며, 진공 챔버 내의 분위기 가스압을, 감압 상태로부터 증압하는 것에 의해서 부여해도 좋다.
가압(F1)의 크기는, 기판(3)의 기계적 강도 및 미세 공간(30)의 어스펙트비 등을 고려하여 정한다. 일례로서 기판(3)이 실리콘 웨이퍼인 경우, 가압(F1)은, 대기압 초과∼2kgf/cm2 이하의 범위에서 설정하는 것이 바람직하다. 기판(3)의 기계적 강도 및 미세 공간(30)의 어스펙트비가 큰 경우에는, 더 높은 압력을 인가할 수 있다.
진공 챔버의 내부의 가스압을 증압하는 경우에는, 진공 챔버 내에 N2가스 등의 불활성 가스를 공급하여, 용융 금속재료의 산화를 방지하면서, 그 가스압을 가압하는 것이 바람직하다.
또한, 초음파 진동을 이용한 충전, 자력을 이용한 충전을 행할 수도 있다. 초음파 진동 충전에서는, 기판(3)에 초음파 진동을 부여하거나, 프레스 수단에 초음파 진동을 부여하는 것을 고려할 수 있다.
다음에, 미세 공간(30)내의 용융 금속(201)을, 가압(F1)한 상태에서, 냉각하여 경화시키는 경화 공정으로 이행한다. 이에 따라, 도 2(d)에 도시한 바와 같이, 금속 도체(종도체)(202)를 얻을 수 있다. 응고 후에는, 제1 금속층(21)이 가진 높은 융점에 의한 내열성이 확보되기 때문에, 웨이퍼의 적층·접합시의 열에 의해서도, 금속 도체(202)가 용해하는 경우가 없어진다.
가압(F1)은, 경화가 완료될 때까지, 계속하여 인가되는 것을 기본으로 하지만, 경화가 어느 정도 진행된 단계에서 정지해도 좋다. 가압 냉각은, 기본적으로는 실온중에서의 서랭이지만, 실온보다 낮은 온도 조건을 설정해도 좋고, 경우에 따라서는, 실온보다 높은 온도 조건을 설정해도 좋다. 또한, 시간 경과와 함께, 연속적 또는 단계적으로 온도를 저하시키는 냉각 방법을 취하여도 좋다.
경화 공정에서의 가압은, 흘려 넣기 공정에서의 가압 공정으로부터 독립적으로 실행하여도 좋고, 연속적인 관계로 실행하여도 좋다. 연속적인 관계로 실행된 경우는, 양 가압 공정은, 하나의 가압 공정으로서 흡수되게 된다. 그 전형예는, 진공 챔버 내의 가스압을 대기압을 넘는 정도까지 증압하는 경우이다.
충전용 기재(5)를 구성하는 지지 기체(1)는, 도 2(e)에 도시한 바와 같이, 미세 공간(30)내에 경화한 금속 도체(202)가 얻어진 후에 박리한다.
도 2(e)에 도시한 바와 같이, 개구면 상에 금속 박막(203)이 남은 경우는, 개구면 상의 금속 박막(203)을 재용융하여, 재용융된 금속 박막(203)을 닦아내는 공정을 채택할 수 있다.
무엇보다, 이 후속 공정은, 금속 박막(203)을 제거하고, 기판(3)의 일면을 평탄화하기 위한 것이기 때문에, 평탄화의 필요가 없는 경우에는, 생략할 수도 있다. 또한, 금속 박막(203)을, 포토리소그래피 등의 파인·패턴 형성 기술을 이용하여, 패턴화해도 좋다.
한편, 상술한 각 공정의 전부가, 진공 챔버 내에서 실행될 필요는 없다. 경화 공정이나, 후속 공정은, 진공 챔버의 외부에서 실행되어도 좋다.
본 발명에 따른 충전용 기재 및 충전 방법은, 삼차원 배치의 전자 디바이스 및 그것을 위한 회로기판의 실현에, 널리 적용할 수 있다. 보다 구체적으로는, 시스템 LSI, 메모리 LSI, 이미지 센서 또는 MEMS 등이다. 아날로그나 디지털의 회로, DRAM과 같은 메모리 회로, CPU와 같은 로직 회로 등을 포함한 전자 디바이스이더라도 좋고, 아날로그 고주파 회로와 저주파이고 저소비 전력의 회로와 같은 다른 종류의 회로를, 별도의 프로세스에 의해서 만들어, 그것들을 적층한 전자디바이스이더라도 좋다. 더 구체적으로는, 센서 모듈, 광전기 모듈, 유니폴라 트랜지스터, MOS FET, CMOS FET, 메모리 셀, 혹은, 그들 집적회로 부품(IC), 또는 각종 스케일의 LSI 등, 대략, 전자 회로를 기능 요소로 하는 전자 디바이스의 대부분의 것이 포함될 수 있다.
본 발명이 상기의 바람직한 실시예에 관하여 보여지고 설명되었지만, 당업자라면 본 발명의 정신, 범위, 개시사항으로부터 벗어나지 않는 범위에서 다양한 형태나 상세한 사항의 변형이 이루어질 수 있다는 것을 이해할 수 있을 것이다.

Claims (8)

  1. 지지 기체(基體)와, 금속층을 포함한 충전용 기재(基材)로서,
    상기 금속층은, 제1 금속층과 제2 금속층을 포함하고, 상기 지지 기체의 일면상에 형성되어 있으며,
    상기 제1 금속층은, 나노 금속 입자가 집합된 것으로 이루어지고, 그 융점보다 낮은 온도에서 용융 가능한 막두께를 가지고 있으며, 상기 나노 금속 입자의 직경이 500nm 이하이며,
    상기 제2 금속층은, 그 융점이 상기 제1 금속층의 상기 융점보다 낮은 금속 입자가 집합된 것으로 이루어진 충전용 기재.
  2. 제 1 항에 있어서, 상기 제1 금속층 및 상기 제2 금속층의 조합을 복수조 가진 충전용 기재.
  3. 제 1 항에 있어서, 상기 제1 금속층은, Ag, Cu, Au, Pt, Ni, Pd, Ir, W, Mo, Ta, Hf, Ru, Rh, Sc, Zr, Os, Y, V, Fe, Co, Cr, Mn, Nb, Al, Zn, 또는 반도체 배선 도체용 금속의 군으로부터 선택된 적어도 1종을 포함하고, 상기 제2 금속층은, Ga, Sn, In 또는 Bi의 군으로부터 선택된 적어도 1종을 포함하는 충전용 기재.
  4. 제 2 항에 있어서, 상기 제1 금속층은, Ag, Cu, Au, Pt, Ni, Pd, Ir, W, Mo, Ta, Hf, Ru, Rh, Sc, Zr, Os, Y, V, Fe, Co, Cr, Mn, Nb, Al, Zn, 또는 반도체 배선 도체용 금속의 군으로부터 선택된 적어도 1종을 포함하고, 상기 제2 금속층은, Ga, Sn, In 또는 Bi의 군으로부터 선택된 적어도 1종을 포함하는 충전용 기재.
  5. 충전용 기재를 이용하여, 기판에 형성된 공간내에 금속을 충전하여, 경화시키는 방법으로서,
    상기 충전용 기재는, 지지 기체와, 금속층을 포함하고,
    상기 금속층은, 제1 금속층과 제2 금속층을 포함하고, 상기 지지 기체의 일면상에 형성되어 있으며,
    상기 제1 금속층은, 나노 금속 입자가 집합된 것으로 이루어지고, 그 융점보다 낮은 온도에서 용융 가능한 막두께를 가지고 있으며, 상기 나노 금속 입자의 직경이 500nm 이하이며,
    상기 제2 금속층은, 나노 금속 입자가 집합된 것이고, 일정 막두께를 가지며, 상기 제1 금속층의 상기 융점보다 낮은 융점을 가지고 있으며,
    상기 지지 기체의 일면측을, 상기 공간이 개구하는 상기 기판의 일면상에 쌓고,
    상기 충전용 기재를 가열하고, 또한, 가압하여, 상기 금속층의 용융물을 상기 공간내에 충전하는 공정을 포함한 충전방법.
  6. 제 5 항에 있어서, 상기 충전용 기재는, 상기 제1 금속층 및 상기 제2 금속층의 조합을 복수조 가진 충전방법.
  7. 제 5 항에 있어서, 상기 제1 금속층은, Ag, Cu, Au, Pt, Ni, Pd, Ir, W, Mo, Ta, Hf, Ru, Rh, Sc, Zr, Os, Y, V, Fe, Co, Cr, Mn, Nb, Al, Zn, 또는 반도체 배선 도체용 금속의 군으로부터 선택된 적어도 1종을 포함하고, 상기 제2 금속층은, Ga, Sn, In 또는 Bi의 군으로부터 선택된 적어도 1종을 포함하는 충전방법.
  8. 제 5 항에 있어서, 상기 금속층의 용융물을 상기 공간내에 충전한 후, 경화할 때까지, 상기 가압을 유지하는 충전방법.
KR1020110037191A 2010-04-22 2011-04-21 충전용 기재 및 그것을 이용한 충전방법 KR101660546B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-098664 2010-04-22
JP2010098664A JP5250582B2 (ja) 2010-04-22 2010-04-22 充填用基材及びそれを用いた充填方法

Publications (2)

Publication Number Publication Date
KR20110118093A KR20110118093A (ko) 2011-10-28
KR101660546B1 true KR101660546B1 (ko) 2016-09-27

Family

ID=44118373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110037191A KR101660546B1 (ko) 2010-04-22 2011-04-21 충전용 기재 및 그것을 이용한 충전방법

Country Status (6)

Country Link
US (1) US8377565B2 (ko)
EP (1) EP2381469A1 (ko)
JP (1) JP5250582B2 (ko)
KR (1) KR101660546B1 (ko)
CN (1) CN102237325B (ko)
TW (1) TWI463605B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168719B1 (ko) * 2011-07-12 2012-07-30 한국생산기술연구원 가압유닛이 구비된 웨이퍼 비아 솔더 필링장치 및 이를 이용한 웨이퍼 비아 솔더 필링방법
JP5687175B2 (ja) * 2011-11-28 2015-03-18 有限会社 ナプラ 微細空間内に機能部分を形成する方法
CN102569251B (zh) * 2012-02-22 2014-07-02 华进半导体封装先导技术研发中心有限公司 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法
JP5914076B2 (ja) * 2012-03-21 2016-05-11 住友精密工業株式会社 充填用金属シート、充填用金属シートを用いた金属充填方法及び充填用金属シートの製造方法
JP5950648B2 (ja) * 2012-03-23 2016-07-13 住友精密工業株式会社 金属充填装置、金属充填方法
JP5450780B1 (ja) * 2012-12-21 2014-03-26 有限会社 ナプラ 微細空間内に導体を形成する方法
US9305866B2 (en) 2014-02-25 2016-04-05 International Business Machines Corporation Intermetallic compound filled vias
JP5859162B1 (ja) * 2015-08-06 2016-02-10 住友精密工業株式会社 金属充填装置および金属充填方法
JP6723128B2 (ja) * 2016-09-27 2020-07-15 東京エレクトロン株式会社 ニッケル配線の製造方法
JP7119583B2 (ja) * 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法
CN110676214B (zh) * 2019-09-24 2022-04-12 浙江集迈科微电子有限公司 一种金属填充弯管的垂直互联方法
CN110648962A (zh) * 2019-09-24 2020-01-03 浙江集迈科微电子有限公司 一种弯管互联金属填充方法
JP6890201B1 (ja) * 2020-08-27 2021-06-18 有限会社 ナプラ 接合材用合金インゴット
CN113543527B (zh) * 2021-07-09 2022-12-30 广东工业大学 载板填孔工艺的填充基材选型方法及载板填孔工艺
CN116322279A (zh) * 2021-12-17 2023-06-23 腾讯科技（深圳）有限公司 硅片及其硅孔的填充方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5143867A (en) 1991-02-13 1992-09-01 International Business Machines Corporation Method for depositing interconnection metallurgy using low temperature alloy processes
JP2008160150A (ja) * 2008-02-15 2008-07-10 Matsushita Electric Ind Co Ltd 基板の製造方法
JP2010023133A (ja) 2008-07-16 2010-02-04 Yokogawa Electric Corp 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821257B2 (ja) * 1974-04-25 1983-04-28 富士写真フイルム株式会社 キンゾクガゾウケイセイザイリヨウ
JP2002217510A (ja) * 2001-01-15 2002-08-02 Matsushita Electric Ind Co Ltd 基板の接続構造とその製造方法
JP3599325B2 (ja) * 2001-02-09 2004-12-08 株式会社フジクラ 基板の貫通電極形成方法および貫通電極を有する基板
JP2002368082A (ja) * 2001-06-08 2002-12-20 Fujikura Ltd 微細空間への金属充填方法および装置
US8308886B2 (en) * 2006-07-17 2012-11-13 E I Du Pont De Nemours And Company Donor elements and processes for thermal transfer of nanoparticle layers
US7910837B2 (en) * 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
KR100975652B1 (ko) 2007-10-05 2010-08-17 한국과학기술원 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
JP4278007B1 (ja) * 2008-11-26 2009-06-10 有限会社ナプラ 微細空間への金属充填方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5143867A (en) 1991-02-13 1992-09-01 International Business Machines Corporation Method for depositing interconnection metallurgy using low temperature alloy processes
JP2008160150A (ja) * 2008-02-15 2008-07-10 Matsushita Electric Ind Co Ltd 基板の製造方法
JP2010023133A (ja) 2008-07-16 2010-02-04 Yokogawa Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW201203460A (en) 2012-01-16
KR20110118093A (ko) 2011-10-28
TWI463605B (zh) 2014-12-01
JP2011228571A (ja) 2011-11-10
JP5250582B2 (ja) 2013-07-31
US20110262762A1 (en) 2011-10-27
CN102237325B (zh) 2015-05-20
EP2381469A1 (en) 2011-10-26
US8377565B2 (en) 2013-02-19
CN102237325A (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
KR101660546B1 (ko) 충전용 기재 및 그것을 이용한 충전방법
KR100967019B1 (ko) 미세공간으로의 금속 충전 방법
JP7001659B2 (ja) 焼結材料、及びそれを用いる接着方法
KR101660673B1 (ko) 전극 재료
US8546185B2 (en) Method for manufacturing semiconductor device
US9837381B2 (en) Method of forming a chip assembly with a die attach liquid
JP5815880B2 (ja) 少なくとも一種の金属粉末から成る焼結可能な層及びはんだ層を含む層系と支持体シートとから成る層結合体
US20180076165A1 (en) Method of forming solder bumps
CN109037160A (zh) 半导体装置封装
US9003654B2 (en) Method for metalizing blind vias
JP4611429B2 (ja) 微細空間への金属充填方法
Khorramdel et al. Inkjet filling of TSVs with silver nanoparticle ink
JP6340215B2 (ja) 半導体接合方法
US9355984B2 (en) Electronic device and method for fabricating an electronic device
KR101096677B1 (ko) 이방성 도전 접속제, 이를 이용한 나노 도전성 패턴의 형성방법 및 전자부품의 실장방법
CN204696104U (zh) 一种***级mems双载体芯片封装件
Sha et al. Demonstration of silver micro-joints for flip-chip interconnect
JP5450780B1 (ja) 微細空間内に導体を形成する方法
JP5822977B2 (ja) 電子デバイス、その製造方法、金属粒子及び導電性ペースト
CN111200062B (zh) 一种基于纳米颗粒填充工艺的微型化电感制作方法和电感
JP2008277757A (ja) 半導体チップと基板との間の半田接続部およびその製造
Khorramdel Additive and Digital Fabrication of 3D Interconnects in MEMS Packaging Using Printing Technologies
Robogiannakis et al. Metallic bonding methodology for heterogeneous integration of optoelectronic dies to CMOS circuits
US20090008430A1 (en) Solder-bonding process
JP2005353669A (ja) バンプを有する構造体とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 4