KR101657915B1 - 질화 알루미늄층의 증착 방법 - Google Patents

질화 알루미늄층의 증착 방법 Download PDF

Info

Publication number
KR101657915B1
KR101657915B1 KR1020157002024A KR20157002024A KR101657915B1 KR 101657915 B1 KR101657915 B1 KR 101657915B1 KR 1020157002024 A KR1020157002024 A KR 1020157002024A KR 20157002024 A KR20157002024 A KR 20157002024A KR 101657915 B1 KR101657915 B1 KR 101657915B1
Authority
KR
South Korea
Prior art keywords
substrate
aluminum nitride
aluminum
deposited
silicon substrate
Prior art date
Application number
KR1020157002024A
Other languages
English (en)
Other versions
KR20150023882A (ko
Inventor
로렌조 카스탈디
마틴 크라처
하인츠 펠처
로베르트 주니어 마마짜
베른트 하인츠
Original Assignee
에바텍 어드벤스드 테크놀로지스 아크티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에바텍 어드벤스드 테크놀로지스 아크티엔게젤샤프트 filed Critical 에바텍 어드벤스드 테크놀로지스 아크티엔게젤샤프트
Publication of KR20150023882A publication Critical patent/KR20150023882A/ko
Application granted granted Critical
Publication of KR101657915B1 publication Critical patent/KR101657915B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/06—Epitaxial-layer growth by reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

실리콘 기판을 제공하는 단계; 상기 기판을 진공 챔버에 위치시키는 단계; 에칭에 의해 기판의 표면을 콘디쇼닝하여 콘디쇼닝된 표면을 제공하는 단계; 아르곤 분위기하에서 스퍼터링법에 의해 기판의 콘디쇼닝된 표면 상에 알루미늄 필름을 증착하는 단계; 및 질소 및 아르곤 분위기하에서 스퍼터링법에 의해 상기 알루미늄 필름 상에서 질화 알루미늄층을 에피택셜 증착하는 단계;를 포함하는, 기판 상에 질화 알루미늄 층을 증착하는 방법이 개시되어 있다.

Description

질화 알루미늄층의 증착 방법{METHOD FOR DEPOSITING AN ALUMINIUM NITRIDE LAYER}
질화 알루미늄층의 증착 방법이 개시되어 있다.
AlGaN/GaN계 반도체는 발광 다이오드, 레이저 다이오드, 광전 태양전 및 고 전자 이동도 트랜지스터와 같은 전력 장치와 같은 다양한 장치에서 사용된다.
발광 다이오드(LED)의 기본 구조는 pn-반도체 다이오드에 상응하므로 이들은 그에 필적하는 특징을 나타낸다. LED용으로 사용된 반도체 물질에서 약간의 차이가 존재한다. 비발광 다이오드는 실리콘으로부터 제조되거나, 또는 때때로 게르마늄 또는 셀레늄으로부터 제조되며, LED용 반도체 물질은 III-V 반도체, 통상 갈륨 화합물이다.
전압이 정방향으로 인가되면, 전자는 LED의 n-도핑 측에서부터 p-도핑 측으로 이동하여 광이 방출된다. 방출된 광의 파장 및 그의 색상은 pn-접합을 형성하는 물질의 밴드 갭 에너지를 기본으로 한다. 실리콘 또는 게르마늄 다이오드에서, 전자 및 정공은 비-방사성 천이(non-radiative transition)에 의해 재결합하여 어떠한 광학적 방출도 생성하지 않는데, 이는 이들이 간접 밴드 갭 물질이기 때문이다. LED용으로 사용된 물질은 근적외선, 가시광선, 또는 근-자외광선에 상응하는 에너지에 의해 직접 밴드 갭을 갖는다.
LED는 통상 표면에 증착된 p-형층에 부착된 전극과 함께 n-형 기판 상에서 형성된다. P-형 기판은, 덜 일반적이긴 하지만, 또한 사용된다. 일부 시판되는 LED, 특히 GaN/InGaN은 실리콘 기판을 사용한다.
GaN과 실리콘 기판 사이의 큰 격자(lattice) 부정합(mismatch)은 다수의 성장 단계를 이용하는 것에 의해 정합되어서 격자 응력(strain)을 수용하고 고품질 GaN 필름의 성장을 가능하게 한다.
에피택셜 성장한 AlN 중간층이 상기 기판 상에 증착되어, AlN과 실리콘 기판 사이의 작은 격자 부정합으로 인하여, GaN이 성장할 수 있는 템플레이트(template)로서 작용할 수 있다. 따라서, AlN 버퍼층을 이용하여 실리콘과 같은 다양한 기판 상에서 GaN을 성장시키기 위한 MOCVD 공정에 필요한 도전이 되는 핵생성 단계를 우회할 수 있다.
US 6,391,748 Bl호는 분자 빔 에피택셜 성장에 의해 실리콘 기판 상에 질화 알루미늄층을 제조할 수 있는 에피택셜 필름 형성 방법을 개시한다. AlN 층은 상기 실리콘 기판을 백그라운드 암모니아에 처리한 다음 1) 암모니아를 갖지 않는 Al 및 2) Al을 갖지 않는 암모니아의 플럭스를 반복적으로 교대하는 것에 의해 먼저 성장된다. 실리콘 구조의 표면이 AlN에 의해 충분히 덮힌 후, 상기 웨이퍼는 상기 에피택셜 성장 공정을 지속하기 위하여 동시에 가해진 암모니아 및 알루미늄의 플럭스에 더 처리된다. 상기 공정은 분자 빔 에피택셜 성장 장치에서 백그라운드 질소 수준으로 인하여 형성하는 기판의 표면 상에서 비정질 질화 실리콘, SiNx, 화합물의 형성을 최소화한다. 고품질 AlN을 형성하기 위해서는 비정질 질화 실리콘을 갖지 않는 표면이 필요하다.
그러나, 교대되는 플럭스의 반복적인 제공은 매우 시간 소모적이고 또 MBE 공정에 필요한 초-고진공을 생성하기 위한 노력은 매우 높다. 10-12의 대기압 미만인 상기 압력을 달성하기 위하여, 몇 개의 진공 펌프 및 펌핑을 위한 장시간을 필요로 한다. 또한, 하나의 웨이퍼 만이 동시에 처리될 수 있고 또 상기 성장은 시간당 약 1 미크론에 불과하다.
따라서, 질화 알루미늄층이 실리콘 기판 상에 증착될 수 있는 다른 방법이 요청되고 있다.
실리콘 기판을 제공하는 단계; 상기 기판을 진공 챔버에 위치시키는 단계; 에칭에 의해 기판의 표면을 콘디쇼닝하여 콘디쇼닝된 표면을 제공하는 단계; 상기 기판을 온도 T1로 가열하는 단계; 아르곤 분위기하에서 스퍼터링법에 의해 기판의 콘디쇼닝된 표면 상에 알루미늄 필름을 증착하는 단계; 및 질소 및 아르곤 분위기하에서 스퍼터링법에 의해 상기 알루미늄 필름 상에서 질화 알루미늄층을 에피택셜 증착하는 단계;를 포함하는, 실리콘 기판 상에 질화 알루미늄 반도체 층을 증착하는 방법이 제공된다.
콘디쇼닝된 표면을 제공하기 위한 에칭 공정 및 상기 콘디쇼닝된 표면 상에 알루미늄 필름을 증착하는 공정의 조합이 본질적으로 Al-종단(Al-terminated) 실리콘 기판의 형성을 용이하게 하는 것으로 밝혀졌다. 이러한 특징이 제공될 수 있는 한가지 가능한 메카니즘은, 에칭 단계 후 Al-종단 콘디쇼닝된 구조가 형성되어 이 Al-종단 기판 표면 상에 증착된 N-면 극성 질화 알루미늄 반도체 층의 형성을 촉진하는 것에 존재할 수 있다.
일 실시양태에서, 상기 기판 표면의 콘디쇼닝은 진공하에서 표면을 플라즈마 연질 에칭하는 것을 포함한다. 이 플라즈마 연질 에칭은 기판을 온도 T2로 가열하고, Ar 가스를 진공 챔버에 도입하며 또 상기 기판의 표면을 플라즈마에 처리하는 것을 포함할 수 있다. 상기 온도 T2는 35℃ 내지 70℃ 범위, 예컨대 50℃일 수 있다. 일 실시양태에서, 상기 플라즈마 연질 에칭은 Ar+ 이온을 포함하는 RF 플라즈마를 이용하여 2.10-4 mbar 내지 8.10-4 mbar의 압력에서 실시된다. 예를 들어 50W의 RF 전력이 이용될 수 있다.
플라즈마 연질 에칭이 실시되는 온도 T2는 알루미늄 필름이 증착되는 기판의 온도 T1 보다 낮을 수 있다. T1은 650℃ 내지 800℃ 범위에 있을 수 있다.
일 실시양태에서, 상기 실리콘 기판은 <111> 실리콘 기판이다. 실리콘 기판의 <11l>-배향을 이용하여 육방정 A1N의 에피택셜 성장을 촉진하는 것으로 밝혀져 있다.
일 실시양태에서, 기판 표면의 콘디쇼닝은 표면의 플라즈마 연질 에칭 대신 또는 그에 부가적으로 표면을 화학적으로 에칭하는 것을 포함한다.
에칭한 후, 상기 콘디쇼닝된 실리콘 표면은 천연 산화물을 갖지 않을 수 있다. 상기 에칭은 실리콘 기판 상에 본질적으로 Si-종단 표면을 제공하기 위하여 화학적으로 결합된 산소를 기판으로부터 우선적으로 제거하는 것을 포함할 수 있다.
일 실시양태에서, 상기 방법은 기판을 온도 T1 로 가열하는 동안 기판 위로 아르곤(Ar) 가스를 흘려주는 것을 더 포함한다. 이는 알루미늄 필름이 증착되기 전에, 예컨대 상기 콘디쇼닝 표면 상에 오염물이 축적되지 않게 일조할 수 있다.
상기 기재된 실시양태의 어느 하나의 방법은 클러스터 툴(cluster tool)과 같은 다수의 챔버 시스템에서 실시될 수 있다. 이 경우에서, 상기 콘디쇼닝은 제1 진공 챔버에서 실시될 수 있고 또 알루미늄 필름의 증착 및 질화 알루미늄 필름 층의 증착은 제2의 상이한 진공 챔버에서 실시될 수 있다. 상기 기판은 역시 진공하에 있는 전달 챔버를 통하여 제1 챔버와 제2 챔버 사이에서 전달될 수 있다.
상기 콘디쇼닝 후, 상기 방법은 진공 챔버 중의 압력을 감압하는 것을 더 포함할 수 있다. 이는 진공 챔버을 세정하는데 이용될 수 있다. 상기 챔버 중의 압력은 상기 콘디쇼닝 이전 및/또는 증착하기 전에 감소되어 진공 챔버를 세정할 수 있다.
상기 스퍼터링 공정은 RF 마그네트론 스퍼터링, DC 스퍼터링 또는 펄스 DC 스퍼터링일 수 있다.
일 실시양태에서, 상기 알루미늄 필름은 DC 스퍼터링에 의해 상기 기판의 콘디쇼닝된 표면 상에 증착된다. 상기 표적은 알루미늄 표적일 수 있고, 또 상기 공정 가스는 아르곤을 포함할 수 있다. 알루미늄 표적으로부터 DC 스퍼터링하는 경우에서, DC 전원은 표적에 대한 전원으로 이용될 수 있다. 일 실시양태에서, 100 W의 DC 전력을 이용하여 알루미늄 필름을 상기 콘디쇼닝된 표면 상에 스퍼터링한다.
일 실시양태에서, 상기 질화 알루미늄층은 반응성 스퍼터링에 의해 알루미늄 필름 상에 증착된다. 상기 표적은 알루미늄 표적일 수 있고, 또 상기 공정 가스는 질소 및 경우에 따라 아르곤을 포함할 수 있다. 상기 공정 가스의 질소는 표적으로부터 제거되거나 스퍼터링된 알루미늄과 반응하여 상기 알루미늄 필름 상에 질화 알루미늄층을 형성한다. 전기적 도전성 표적으로부터 반응성 스퍼터링하는 경우에서, DC 전원은 표적에 대한 전원으로 이용될 수 있다. 일 실시양태에서, 1.0 kW 내지 3 kW의 DC 전력을 이용하여 상기 콘디쇼닝된 표면 상에 질화 알루미늄층을 스퍼터링한다.
일 실시양태에서, 상기 질화 알루미늄층은 RF 스퍼터링에 의해 알루미늄 필름 상에 증착된다. RF 스퍼터링은 상기 표적이 비-전기적 도전성일 때 이용될 수 있다. 예컨대, 상기 표적은 알루미늄 필름 상에 증착될 질화 알루미늄을 포함할 수 있다. 이 실시양태에서, 상기 공정 가스는 아르곤과 같은 불활성 가스일 수 있다.
상기 질화 알루미늄층을 증착한 후, 상기 기판은 능동적으로 냉각될 수 있다. 능동적 냉각은 기판이 냉각되는 동안 기판 상의 열적 스트레스를 감소시키는데 보조하기 위해 이용될 수 있다.
실시양태는 도면을 참조하여 자세하게 설명될 것이다.
도 1은 몇 개의 독립적인 공정 단계를 포함하는 반도체 제조 장비의 개략적 다이아그램을 도시한다.
도 2는 기판 상에 알루미늄 필름 및 질화 알루미늄층을 증착하기 위한 장치를 도시한다.
실리콘 기판 상에 에피택셜 성장한 AlN 층을 제조하는 일개의 예시적 방법은 <111> 실리콘 기판을 제공하는 단계 및 진공 환경에서 상기 실리콘 기판의 적어도 하나의 표면에 플라즈마 연질 에칭을 제공하는 단계를 포함한다. 경우에 따라, 플라즈마 연질 에칭 이후, 상기 세정된 기판 표면은 질소 가스에 노출될 수 있다. 기판을 650℃ 초과하는 온도로 유지하는 동안 아르곤 분위기에서 알루미늄 필름을 스퍼터링한다. 이어서 질화 알루미늄층을 상기 알루미늄 필름 상에 스퍼터링한다.
본 명세서에 개시된 방법은 일반적인 전달 모듈에 부착된 몇 개의 독립적인 공정 스테이션을 포함하는 반도체 제조 장비에서 실시될 수 있다. 도 1은 4개의 독립적인 공정 스테이션(11, 12, 13, 14), 일반적 전달 모듈(15) 및 주위에 대한 인터페이스를 제공하는 로드 록(16)을 갖는 적합한 반도체 제조 장비(10)의 개략적 다이아그램을 도시한다. 이러한 전달 모듈(15)은 바람직하게는 평가가능한 로드 록(16)과 공정 스테이션(11, 12, 13, 14) 사이에 기판을 전달할 수 있는 취급 시스템을 포함하는 진공 조건하의 인클로져이다. 상기 공정 스테이션(11, 12, 13, 14)은 이들이 상기 일반 전달 모듈(16)로부터 단리되게 하는 밸브를 가질 수 있어 교차 오염을 피할 수 있다. 공정 스테이션(11, 12, 13, 14) 및 상기 일반적 전달 모듈(15)과 로드 록(load lock)(16)의 이러한 배열은 클러스터 툴로서 당해 분야에 공지되어 있다. 상기 공정 챔버(11, 12, 13, 14)는 실시될 공정에 따라 구비될 수 있고 또 세정, 가열, 조사, 증착, 에칭 등과 같은 기판에 대한 다양한 처리를 위한 공급을 포함할 수 있다.
상기 공정 스테이션(11)의 하나는 상기 실리콘 기판을 콘디쇼닝하기 위해 사용되며 또 다른 공정 스테이션(12)은 스퍼터링하는 것에 의해 알루미늄 필름을 상기 콘디쇼닝된 표면 상에 증착하고 또 이어 반응성 스퍼터링에 의해 질화 알루미늄층을 알루미늄 필름 상에 증착하기 위해 이용된다.
상기 공정 스테이션(11)은 상기 실리콘 기판을 플라즈마 연질 에칭하여 천연 산화물을 갖지 않을 수 있는 콘디쇼닝된 표면을 생성하기 위해 이용되는 Ar+ 이온을 포함하는 RF 플라즈마(18)를 제조하기 위한 RF 전원(17)을 포함한다.
상기 기판의 표면을 콘디쇼닝하기 위하여, 상기 기판을 공정 스테이션(11)에 위치시키고, 진공 챔버를 펌핑다운하고 또 기판의 온도는 예를 들어 약 50℃로 승온시킨다. An 아르곤 가스 유동을 도입하고 또 상기 RF 전원을 스위칭-온하여 기판의 표면을 플라즈마 연질 에칭하여 천연 산화물을 갖지 않는 콘디쇼닝된 표면을 생성하기 위해 이용되는 기판의 표면에서 플라즈마를 생성한다. 이어 상기 기판을 공정 스테이션(12)으로 전달한다.
상기 공정 스테이션(12)은 표적, 예컨대 알루미늄 표적, 및 DC 스퍼터링을 사용하여 알루미늄 필름을 증착시킬 수 있도록 알루미늄 표적에 대한 펄스된 DC 전원을 포함한다. 도 2는 상기 공정 스테이션(12)을 더욱 자세하게 설명한다.
상기 공정 스테이션(12)은 진공 챔버(20), 알루미늄의 표적(233)을 지지하는 표적 홀더(21) 및 콘디쇼닝된 표면(25)을 갖는 기판(24) 아래에 배치된 가열기(23)를 포함한다. 상기 공정 스테이션(12)은 공정 가스가 진공 챔버(20)로 흘러갈 수 있도록 하는 질소 가스 공급원(26) 및 아르곤 가스 공급원(27)을 더 포함한다. 상기 가열기(23)는 가열기 요소(28) 및 기판(24)의 후방측(31)으로부터 소정 거리(30)로 떨어져 있는 표면(29)과 대면하는 기판을 포함한다. 상기 기판(24)은 기판(24)의 후방측(31)의 주변부를 지지하기 위해 이용된 링(33)을 갖는 높이 조정가능한 기판 홀더(32)에 의해 소정 거리(30)에서 유지될 수 있다. 상기 기판(24)은 표적(22)과 직접 대향하도록 배치된다. 상기 표적(22)은 DC 전원(34)에 커플링된다.
알루미늄 필름을 기판(24)에 증착하기 위하여, 상기 진공 챔버(20)는 펌핑해내고, 가열기(23)에 의해 770℃와 같은 공정 온도로 기판(24)을 가열한다. 상기 기판(24)을 가열하는 동안, 아르곤 공정 가스는 진공 챔버(20)로 흘러 들어가고 또 DC 전원을 표적(22)에 인가하여 알루미늄이 표적(22)으로부터 스퍼터링되어 기판(24)의 상기 콘디쇼닝된 표면(25) 상에 알루미늄 필름을 형성한다.
질화 알루미늄층을 알루미늄 필름에 증착하기 위하여, 상기 진공 챔버(20)를 펌핑해 낸다. 이어, 질소 및 아르곤 공정 가스가 진공 챔버(20)에 흘러들어가고 또 DC 전원이 표적(22)에 인가되어 알루미늄이 표적(22)으로부터 스퍼터링되고, 질소 공정 가스와 반응하여 기판(24)의 상기 콘디쇼닝된 표면(25) 상에 질화 알루미늄층을 형성한다.
일개의 예시적 방법은 개별 처리 챔버에서 6인치 <111> 실리콘 기판의 단일-기판-처리를 포함한다. 상기 <111> 실리콘 기판을 반도체 제조 장비에 도입하고 또 에칭 단계를 실시하도록 구성된 공정 스테이션으로 전달된다. 상기 공정 환경은 예컨대 10초 동안 펌핑다운되어서 원하지 않은 가스 및 이전의 공정 단계의 잔류물을 제거하며, 또 동시에 기판의 온도는 예컨대 약 50℃일 수 있는 온도 T2로 조정된다. Ar 가스가 도입되고, 또 압력 및 가스 유동은 예컨대 5xl0-4 mbar의 챔버 압력에서 안정화된다. 기판 표면은 RF 플라즈마의 Ar 이온에 의해 연질 에칭된다. 약 50 W의 조건이 10초 내지 30초간 이용될 수 있다. 경우에 따라, 상기 챔버는, 에칭 공정 스테이션으로부터 기판을 제거하기 전에 펌핑다운되어서 사용된 가스로부터 세정된다.
연질 에칭에 의해 콘디쇼닝된 표면을 갖는 기판은 A1N 증착 단계를 실시하도록 구성된 공정 스테이션으로 전달된다. 상기 공정 챔버는 Al 표적(300mm 직경) 및 펄스화 DC 전원을 구비한 PVD/스퍼터링 챔버일 수 있다. 상기 공정 환경은 펌핑 다운되어 원하지 않는 가스와 이전 공정 단계의 잔류물을 예컨대 10초간 제거한다. 상기 기판은 650-800℃ 범위, 예컨대 770℃일 수 있는 온도 T1로 가열된다. 상기 가열 지속 시간은 기판 온도를 안정화시키기 위한 가열기 전원 및 시간에 따라 다르며, 100 내지 600초일 수 있다. 경우에 따라 상기 세정되고 가열된 표면은 수소 함유 가스, 예컨대 암모니아에 노출된다. 경우에 따라, Ar 가스 유량, 예컨대 15 sccm이 상기 가열에 사용될 수 있다. Ar이 도입되고 또 예컨대 약 5초 동안 안정화된다. Ar 유량을 제어하는 동안 얇은 알루미늄 필름이 증착된다. Ar의 유량은 35 sccm일 수 있다. 스퍼터링은 예컨대, 대략 0.9 nm의 두께를 갖는 박층에 충분할 수 있는 100 W의 DC 전원을 이용하여 4초간 실시될 수 있다.
이어, 공정 환경은 펌핑다운되어 원하지 않은 가스와 상기 공정 단계의 잔류물을 예컨대 60초 동안 제거한다.
상기 공정 가스(Ar 및 N2)가 도입되고 또 예컨대 약 10초 동안 안정화된다. N2 및 Ar의 유량을 제어하는 동안 A1N 층이 증착된다. N2의 유량은 60 sccm일 수 있고 또 Ar의 유량은 30 sccm일 수 있다. 스퍼터링은 100 nm의 두께를 갖는 층에 충분할 수 있는 예컨대 1.25kW의 DC 전원을 470초 동안 사용하여 실시될 수 있다. 따라서, 이 실시양태에서 상기 증착율은 약 0.2 nm/s 이다.
경우에 따라, 상기 공정 챔버는 공정 가스로부터 펌프 세정되어 존재한다. 상기 기판은 기판에 대한 과도한 열적 스트레스를 피하기 위하여 예컨대 10-300초에 걸쳐 냉각되며, 취급 장치 및 처리된 기판의 제한은 반도체 제조 장비로부터 제거된다.
경우에 따라, 기판을 상기 공정 환경으로부터 제거하기 전에, 예컨대 냉각 스테이션에서 능동 냉각을 실시할 수 있다. 상기 온도 감소는 기판 상에서 과도한 열적 스트레스를 피하도록 조정될 수 있다.
상기 취급 및 전달 단계는 다른 방식 또는 다양한 방식으로 실시될 수 있다. 또한, 가열 및 냉각 시간은 이용된 하드웨어에 따라 부분적으로 달라질 수 있다. 이들은, 각 능력에 따라서, 기본 기판 처리 및 증착 공정으로부터 벗어나지 않고 상이한 가열 및 냉각에 처리될 수 있다.
상기 AlN 층의 증착은 RF 스퍼터링에 의해 실시될 수 있고 또 다양한 RF 전원을 이용한 RF 스퍼터링에 의해 실시될 수 있다.
일부 질화 방법은 마그네트론 스퍼터링에는 흔히 적합하지 않은 매우 높은 온도에서 질소 플라즈마 에칭 또는 암모니아 노출의 이용을 필요로 하는 MOCVD 및 MBE 증착 시스템을 이용한다. 그러나, 질소 플라즈마 에칭은 실리콘 기판 내에서 이온 폭발 및/또는 비정질 옥시니트라이드의 형성에 의해 질소의 혼입을 증진할 수 있다. 마그네트론 스퍼터링에 대한 암모니아에 의한 질화의 일개 제한은 이것이 부가적 단계로 인하여 증착 공정을 복잡하게 할 수 있다는 것이다.

Claims (20)

  1. 실리콘 기판을 제공하는 단계;
    상기 기판을 진공 챔버에 위치시키는 단계;
    상기 기판을 35℃ 내지 70℃인 온도 T2로 가열하고, Ar 가스를 진공 챔버에 도입하여 진공하에서 플라즈마 연질 에칭을 진행하여 기판의 표면을 콘디쇼닝하여 콘디쇼닝된 표면을 제공하는 단계;
    상기 기판을 온도 T1로 가열하는 단계;
    아르곤 분위기하에서 스퍼터링법에 의해 상기 기판의 콘디쇼닝된 표면 상에 알루미늄 필름을 증착하는 단계; 및
    질소 및 아르곤 분위기하에서 스퍼터링법에 의해 상기 알루미늄 필름 상에서 질화 알루미늄층을 에피택셜 증착하는 단계;를 포함하고,
    상기 플라즈마 연질 에칭이 Ar+ 이온을 포함하는 RF 플라즈마를 이용하여 2.10-4 mbar 내지 8.10-4 mbar의 압력에서 실시되는, 실리콘 기판 상에 질화 알루미늄 층을 증착하는 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, T2 < T1 인 실리콘 기판 상에 질화 알루미늄 층을 증착하는 방법.
  7. 제1항에 있어서, 상기 실리콘 기판의 제공은 <111> 실리콘 기판의 제공을 포함하는 실리콘 기판 상에 질화 알루미늄 층을 증착하는 방법.
  8. 삭제
  9. 제1항에 있어서, 상기 에칭은 화학적으로 결합된 산소를 상기 기판으로부터 우선적으로 제거하는 것을 포함하는 실리콘 기판 상에 질화 알루미늄 층을 증착하는 방법.
  10. 제1항에 있어서, 알루미늄 필름을 증착한 후, 표면이 주로 Al-종단되어 있는 실리콘 기판 상에 질화 알루미늄 층을 증착하는 방법.
  11. 제1항에 있어서, 콘디쇼닝 이후, 상기 콘디쇼닝된 표면을 진공 챔버에서 수소 함유 가스 유량에 처리시키는 것을 포함하는 실리콘 기판 상에 질화 알루미늄 층을 증착하는 방법.
  12. 제1항 또는 제 6항에 있어서, T1이 650℃ 내지 800℃ 범위인 실리콘 기판 상에 질화 알루미늄 층을 증착하는 방법.
  13. 제1항에 있어서, 상기 기판을 온도 T1로 가열하는 동안 아르곤 가스를 기판 위로 흘려주는 것을 더 포함하는 실리콘 기판 상에 질화 알루미늄 층을 증착하는 방법.
  14. 제1항에 있어서, 콘디쇼닝은 제1 진공 챔버에서 실시되고 증착은 제2 진공 챔버에서 실시되는 실리콘 기판 상에 질화 알루미늄 층을 증착하는 방법.
  15. 제1항 또는 제14항에 있어서, 콘디쇼닝 후 진공 챔버에서 압력을 감소시키는 것을 더 포함하는 실리콘 기판 상에 질화 알루미늄 층을 증착하는 방법.
  16. 제1항에 있어서, 질화 알루미늄 필름이 반응성 스퍼터링에 의해 상기 기판의 콘디쇼닝된 표면 상에 증착되는 실리콘 기판 상에 질화 알루미늄 층을 증착하는 방법.
  17. 제16항에 있어서, 100 W의 DC 전원을 이용하여 알루미늄 필름을 콘디쇼닝된 표면 상에 스퍼터링하는 실리콘 기판 상에 질화 알루미늄 층을 증착하는 방법.
  18. 제1항에 있어서, 질화 알루미늄층은 반응성 스퍼터링에 의해 알루미늄 필름 상에 증착되는 실리콘 기판 상에 질화 알루미늄 층을 증착하는 방법.
  19. 제18항에 있어서, 1.0 내지 3 kW의 DC 전력을 사용하여 질화 알루미늄층을 알루미늄 필름 상에 스퍼터링하는 실리콘 기판 상에 질화 알루미늄 층을 증착하는 방법.
  20. 제1항 또는 제18항에 있어서, 질화 알루미늄 층을 증착한 후 기판을 능동적으로 냉각하는 단계를 더 포함하는 실리콘 기판 상에 질화 알루미늄 층을 증착하는 방법.
KR1020157002024A 2012-08-31 2013-08-29 질화 알루미늄층의 증착 방법 KR101657915B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261695551P 2012-08-31 2012-08-31
US61/695,551 2012-08-31
PCT/IB2013/058101 WO2014033649A1 (en) 2012-08-31 2013-08-29 Method for depositing an aluminium nitride layer

Publications (2)

Publication Number Publication Date
KR20150023882A KR20150023882A (ko) 2015-03-05
KR101657915B1 true KR101657915B1 (ko) 2016-09-19

Family

ID=49382553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157002024A KR101657915B1 (ko) 2012-08-31 2013-08-29 질화 알루미늄층의 증착 방법

Country Status (7)

Country Link
US (1) US9607831B2 (ko)
EP (1) EP2890835B1 (ko)
KR (1) KR101657915B1 (ko)
CN (1) CN104583468A (ko)
SG (1) SG11201500330VA (ko)
TW (1) TWI601855B (ko)
WO (1) WO2014033649A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328759B (zh) * 2016-08-24 2018-03-02 山西潞安太阳能科技有限责任公司 一种提高多晶硅双面太阳能电池背面开压的镀膜工艺
US10715099B2 (en) * 2016-10-28 2020-07-14 Samsung Electro-Mechanics Co., Ltd. Bulk acoustic wave resonator and method for manufacturing the same
CN110534403B (zh) * 2018-05-25 2022-09-16 北京北方华创微电子装备有限公司 硅衬底上沉积氮化铝薄膜的方法和硅片
CN111005072B (zh) * 2019-12-27 2021-07-02 河北工业大学 一种可优化表面平整度的氮化铝单晶薄膜制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040230271A1 (en) * 2002-03-04 2004-11-18 Xingwu Wang Magnetically shielded assembly
WO2011066518A1 (en) * 2009-11-30 2011-06-03 Oc Oerlikon Balzers Ag Lithium ion battery and method for manufacturing of such battery

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0170387B1 (ko) * 1989-10-03 1999-03-30 제임스 조셉 드롱 고주파 반도체 웨이퍼 가공장치 및 방법
US5759360A (en) 1995-03-13 1998-06-02 Applied Materials, Inc. Wafer clean sputtering process
CA2147198A1 (en) * 1995-04-18 1996-10-19 Chettypalayam R. Selvakumar Low temperature ion-beam assisted deposition method for realizing sige/si heterostructures
US6255179B1 (en) 1999-08-04 2001-07-03 International Business Machines Corporation Plasma etch pre-silicide clean
DE10006108A1 (de) * 2000-02-11 2001-08-16 Wolfgang Richter Verfahren zur Epitaxie einkristalliner Aluminiumnitrid-Schichten
US6391748B1 (en) 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
US20060124956A1 (en) * 2004-12-13 2006-06-15 Hui Peng Quasi group III-nitride substrates and methods of mass production of the same
TWI408733B (zh) * 2006-08-18 2013-09-11 Toyoda Gosei Kk Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈
WO2009129353A1 (en) 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040230271A1 (en) * 2002-03-04 2004-11-18 Xingwu Wang Magnetically shielded assembly
WO2011066518A1 (en) * 2009-11-30 2011-06-03 Oc Oerlikon Balzers Ag Lithium ion battery and method for manufacturing of such battery

Also Published As

Publication number Publication date
EP2890835A1 (en) 2015-07-08
CN104583468A (zh) 2015-04-29
US20150179430A1 (en) 2015-06-25
TW201418530A (zh) 2014-05-16
TWI601855B (zh) 2017-10-11
SG11201500330VA (en) 2015-02-27
US9607831B2 (en) 2017-03-28
KR20150023882A (ko) 2015-03-05
EP2890835B1 (en) 2021-09-08
WO2014033649A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
US9478420B2 (en) Method for depositing a group III nitride semiconductor film
JP3994623B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
EP2820173B1 (en) Template for gallium-nitride-on-diamond wafer deposition
KR102207804B1 (ko) Gan-기반 광전자 및 전자 장치를 위한 산소 제어된 pvd aln 버퍼
WO2011136016A1 (ja) エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP5576507B2 (ja) エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
KR101687595B1 (ko) 질화물 반도체층의 성막 방법 및 반도체 장치의 제조 방법
JP2006210578A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
WO2012162195A2 (en) Methods for pretreatment of group iii-nitride depositions
KR101657915B1 (ko) 질화 알루미늄층의 증착 방법
US20100248458A1 (en) Coating apparatus and coating method
TW201413783A (zh) 碳化矽紋層
US6911079B2 (en) Method for reducing the resistivity of p-type II-VI and III-V semiconductors
JP5314233B2 (ja) 制御された導電率を有する半導体材料および半導体デバイスの製造方法
US20130171811A1 (en) Method for manufacturing compound semiconductor
JP5708033B2 (ja) Ｉｉｉ族窒化物半導体素子、及びｉｉｉ族窒化物半導体素子を作製する方法
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP6364079B2 (ja) 少なくとも１つの機能層を有する複合体を生産するための方法、または電子もしくは光電子部品をさらに生産するための方法
JP7296614B2 (ja) 窒化物半導体の製造方法、窒化物半導体、及び発光素子
JP2001298030A (ja) ｐ型ＩＩＩ族窒化物半導体、その製造方法およびそれを用いた半導体発光素子の製造方法
US20230039342A1 (en) Heteroepitaxial growth method of compound semiconductor materials on multi-oriented semiconductor substrates and devices
JP2009038253A (ja) Ｉｉｉ−ｖ化合物半導体層を形成する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant