KR101654433B1 - 센서 패키지 및 그 제조 방법 - Google Patents

센서 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101654433B1
KR101654433B1 KR1020140172090A KR20140172090A KR101654433B1 KR 101654433 B1 KR101654433 B1 KR 101654433B1 KR 1020140172090 A KR1020140172090 A KR 1020140172090A KR 20140172090 A KR20140172090 A KR 20140172090A KR 101654433 B1 KR101654433 B1 KR 101654433B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor die
wiring layer
conductive bump
passivation layer
Prior art date
Application number
KR1020140172090A
Other languages
English (en)
Other versions
KR20160066832A (ko
Inventor
백종식
박노선
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020140172090A priority Critical patent/KR101654433B1/ko
Priority to US14/815,435 priority patent/US9466580B2/en
Publication of KR20160066832A publication Critical patent/KR20160066832A/ko
Application granted granted Critical
Publication of KR101654433B1 publication Critical patent/KR101654433B1/ko
Priority to US15/289,738 priority patent/US9929113B2/en
Priority to US15/936,877 priority patent/US10535620B2/en
Priority to US16/740,755 priority patent/US11121102B2/en
Priority to US17/473,378 priority patent/US11842970B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 일 실시예는 센서 패키지 및 그 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 두께 및 제조 비용을 낮추는데 있다.
이를 위해 본 발명은 제1본드 패드가 형성된 제1반도체 다이를 준비하는 단계; 제2본드 패드가 형성된 제2반도체 다이를 제1반도체 다이에 접착하는 단계; 제1,2반도체 다이에 제1패시베이션층을 형성하되, 제1,2본드 패드가 외부로 노출되도록 하는 단계; 제1,2본드 패드를 재배선층으로 상호간 연결하는 단계; 및, 재배선층에 도전성 범프를 접속하는 단계로 이루어진 센서 패키지의 제조 방법 및 이에 따른 센서 패키지를 개시한다.

Description

센서 패키지 및 그 제조 방법{Sensor package and manufacturing method thereof}
본 발명의 일 실시예는 센서 패키지 및 그 제조 방법에 관한 것이다.
최근들어, 휴대폰, 스마트폰 등의 이동 통신용 단말기나, 태블릿 PC, MP3 플레이어 등과 같은 소형 전자 장치들은 보다 소형화 및 경량화되고 있는 추세이다. 이러한 추세에 따라 소형 전자 장치들을 구성하는 부품 또한 더욱 소형화 및 경량화되어가고 있다.
그러나 소형 전자기기에 사용되던 센서 패키지는 와이어 본딩 구조를 채택하기 때문에, 센서 패키지의 두께가 두꺼운 문제가 있고, 또한 TSV(Through Silicon Via) 구조를 채택하기 때문에 제조 비용이 높은 문제가 있다.
본 발명의 일 실시예는 두께 및 제조 비용을 낮출 수 있는 센서 패키지 및 그 제조 방법을 제공한다.
본 발명의 일 실시예에 따른 센서 패키지의 제조 방법은 제1본드 패드가 형성된 제1반도체 다이를 준비하는 단계; 제2본드 패드가 형성된 제2반도체 다이를 상기 제1반도체 다이에 접착하는 단계; 상기 제1,2반도체 다이에 제1패시베이션층을 형성하되, 상기 제1,2본드 패드가 외부로 노출되도록 하는 단계; 상기 제1,2본드 패드를 재배선층으로 상호간 연결하는 단계; 및, 상기 재배선층에 도전성 범프를 접속하는 단계를 포함한다.
상기 제1,2본드 패드와 상기 도전성 범프가 상기 재배선층에 의해 상호간 전기적으로 접속될 수 있다.
상기 재배선층은 상기 제1,2본드 패드를 상호간 연결하는 제1재배선층과, 상기 제2본드 패드와 상기 도전성 범프를 상호간 연결하는 제2재배선층을 포함할 수 있다.
상기 재배선층에 제2패시베이션층을 형성하되, 상기 도전성 범프가 외부로 노출되도록 하는 단계를 더 포함할 수 있다. 상기 제2패시베이션층에 인캡슐란트층을 형성하되, 상기 도전성 범프가 외부로 노출되도록 하는 단계를 더 포함할 수 있다.
상기 제1반도체 다이의 넓이가 상기 제2반도체 다이의 넓이보다 넓을 수 있다.
상기 도전성 범프와 상기 재배선층 사이에 언더 범프 메탈이 더 형성될 수 있다. 상기 재배선층에 제2패시베이션층을 형성하되, 상기 도전성 범프가 외부로 노출되도록 하는 단계를 더 포함할 수 있다.
상기 재배선층에 인캡슐란트층을 형성하되, 상기 도전성 범프가 외부로 노출되도록 하는 단계를 더 포함할 수 있다.
상기 제1반도체 다이는 상기 제1본드 패드가 형성된 제1면과, 이의 반대면인 제2면을 포함하고, 상기 제2반도체 다이는 상기 제2본드 패드가 형성된 제1면과, 이의 반대면인 제2면을 포함하며, 상기 제1반도체 다이의 제2면이 상기 제2반도체 다이의 제1면에 접착될 수 있다.
본 발명의 다른 실시예에 따른 센서 패키지는 제1본드 패드가 형성된 제1반도체 다이; 상기 제1반도체 다이에 접착되며, 제2본드 패드가 형성된 제2반도체 다이; 상기 제1,2반도체 다이에 형성되되, 상기 제1,2본드 패드가 외부로 노출되도록 하는 제1패시베이션층; 상기 제1,2본드 패드를 상호간 연결하는 재배선층; 및, 상기 재배선층에 접속된 도전성 범프를 포함한다.
본 발명의 일 실시예는 두께 및 제조 비용을 낮출 수 있는 센서 패키지 및 그 제조 방법을 제공한다. 즉, 본 발명에서 제1반도체 다이와 제2반도체 다이 및/또는 도전성 범프가 루프 하이트가 없는 재배선층으로 연결됨으로써 센서 패키지의 두께가 감소되고, 또한 TSV가 필요없음으로써 센서 패키지의 제조 비용이 저렴해진다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 센서 패키지의 제조 방법을 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 센서 패키지를 도시한 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 센서 패키지를 도시한 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 센서 패키지를 도시한 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 센서 패키지를 도시한 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 센서 패키지를 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 부분을 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise, comprising, includes)" 및/또는 "포함한다(including)"는 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
도 1a 내지 도 1g를 참조하면, 본 발명의 일 실시예에 따른 센서 패키지(100)의 제조 방법에 대한 단면도가 도시되어 있다.
본 발명에 따른 센서 패키지(100)의 제조 방법은 제1반도체 다이(110)의 준비 단계와, 제2반도체 다이(120)의 접착 단계와, 제1패시베이션층(130)의 형성 단계와, 재배선층(140)의 형성 단계와, 제2패시베이션층(150)의 형성 단계와, 도전성 범프(160)의 접속 단계를 포함한다. 또한, 본 발명은, 웨이퍼, 스트립 또는 패널 위에서 다수의 센서 패키지(100)가 동시에 제조될 경우, 소잉 단계를 더 포함할 수 있다.
도 1a에 도시된 바와 같이, 제1반도체 다이(110)의 준비 단계에서는, 평평한 제1면(111)과, 제1면(111)의 반대면으로서 평평한 제2면(112)과, 제1면(111)에 형성된 제1본드 패드(113)로 이루어진 제1반도체 다이(110)가 준비된다. 여기서, 제1반도체 다이(110)는, 예를 들면, 지자기 센서, GPS 센서 및 그 등가물 중에서 선택된 어느 하나일 수 있으나, 이로서 본 발명이 한정되지 않는다.
도 1b에 도시된 바와 같이, 제2반도체 다이(120)의 접착 단계에서는, 평평한 제1면(121)과, 제1면(121)의 반대면으로서 평평한 제2면(122)과, 제1면(121)에 형성된 제2본드 패드(123)로 이루어진 제2반도체 다이(120)가 준비되고, 이와 같은 제2반도체 다이(120)의 제2면(122)이 제1반도체 다이(110)의 제1면(111)에 접착제(125)로 접착된다. 여기서, 제1반도체 다이(110)는, 예를 들면, 제1반도체 다이(110)로부터 센싱된 센싱 신호를 처리하는 제어 집적 회로칩 및 그 등가물 중에서 선택된 어느 하나일 수 있으나, 이로서 본 발명이 한정되지 않는다.
더불어, 접착제(125)는 통상의 에폭시 수지, 양면 접착 테이프 및 그 등가물 중에서 선택된 어느 하나일 수 있으나, 이로서 본 발명이 한정되지 않는다.
또한, 제1반도체 다이(110)의 넓이가 제2반도체 다이(120)의 넓이보다 상대적으로 넓음으로써, 제1반도체 다이(110)의 양측 단부(114)가 제2반도체 다이(120)의 양측 단부(124)를 통과하여 외측으로 일정 길이 더 연장되어 있다. 또한, 제1반도체 다이(110)의 제1본드 패드(113)는 제2반도체 다이(120)에 의해 덮이지 않으며, 외부로 노출된다. 따라서, 제1반도체 다이(110)의 제1면(111) 위에 하기할 제1패시베이션층(130), 재배선층(140), 제2패시베이션층(150) 및 도전성 범프(160)가 형성될 수 있다.
도 1c에 도시된 바와 같이, 제1패시베이션층(130)의 형성 단계에서는, 제1반도체 다이(110)의 제1면(111) 및 제2반도체 다이(120)의 제1면(121)에 일정 두께의 제1패시베이션층(130)이 형성된다. 물론, 제2반도체 다이(120)는 제1면(121)뿐만 아니라 양측 단부(124)까지 제1패시베이션층(130)으로 둘러 싸인다.
이러한 제1패시베이션층(130)은 스크린 프린팅, 스핀 코팅 및 그 등가 방법 중 어느 하나로 형성될 수 있으나, 이로서 본 발명이 한정되지 않는다.
또한, 제1패시베이션층(130)에는 포토 공정 및 식각 공정에 의해 일정 직경을 갖는 오프닝(131a,131b)이 형성되며, 이러한 오프닝(131a,131b)에 의해 제1반도체 다이(110)의 제1본드 패드(113) 및 제2반도체 다이(120)의 제2본드 패드(123)가 외부로 노출된다. 즉, 제1본드 패드(113)는 제1오프닝(131a)을 통해 외부로 노출되고, 제2본드 패드(123)는 제2오프닝(131b)을 통해 외부로 노출된다.
여기서, 제1패시베이션층(130)의 상면으로부터 제1반도체 다이(110)의 제1면(111)까지의 거리가 제1패시베이션층(130)의 상면으로부터 제2반도체 다이(120)의 제1면(121)까지의 거리보다 크기 때문에, 제1오프닝(131a)의 깊이가 제2오프닝(131b)의 깊이보다 깊게 형성된다.
일례로, 제1패시베이션층(130)은 비스말레이미드트리아진(BT; bismaleimidetriazine), 페놀 수지(phenolic resin), 폴리이미드(PI; polyimide), 벤조사이클로부틴(BCB; Benzo Cyclo Butene), 폴리벤즈옥사졸(PBO; Poly Benz Oxazole, 에폭시(epoxy) 및 그 등가물 중에서 선택된 어느 하나 또는 그 혼합물일 수 있으나, 이로서 본 발명이 한정되지 않는다. 예를 들면, 제1패시베이션층(130)은 실리콘 산화막, 실리콘 질화막 및 그 등가물 중에서 선택된 어느 하나로 형성될 수도 있다. 물론, 이러한 무기막은 CVD(Chemical Vapor Deposition), PVD(Physical Vapor Deposition) 및 그 등가 방법중 어느 하나에 의해 형성된다.
도 1d에 도시된 바와 같이, 재배선층(140)의 형성 단계에서는, 제1본드 패드(113)와 제2본드 패드(123)가 상호간 전기적으로 연결되도록 재배선층(140)이 형성된다. 이러한 재배선층(140)은 제1패시베이션층(130) 위에 형성되며, 재배선층(140) 위에는 하기할 도전성 범프(160)가 접속된다. 좀더 구체적으로, 재배선층(140)은 제1본드 패드(113)와 제2본드 패드(123)를 상호간 연결하는 제1재배선층(141)과, 제2본드 패드(123)와 도전성 범프(160)를 상호간 연결하는 제2재배선층(142)을 포함한다. 물론, 제1재배선층(141)과 제2재배선층(142)은 상호간 연결된다.(도 1g 참조)
이러한 재배선층(140)은 제1,2오프닝(131a,131b) 및 제1패시베이션층(130) 위에 텅스텐(W) 또는 텅스텐티타늄(WTi)으로 이루어진 시드층을 도금 방식으로 형성하는 단계와, 시드층 위에 상대적으로 두꺼운 구리(Cu)로 된 재배선층(140)을 도금 방식으로 형성하는 단계와, 포토 공정 및 식각 공정에 의해 재배선층(140)을 원하는 모양으로 패턴화하는 단계에 의해 형성될 수 있으나, 이로서 본 발명이 한정되지 않는다.
도 1e에 도시된 바와 같이, 제2패시베이션층(150)의 형성 단계에서는, 재배선층(140) 및 그 주변의 제1패시베이션층(130)에 제2패시베이션층(150)이 형성된다.
상술한 바와 유사하게, 제2패시베이션층(150)은 스크린 프린팅, 스핀 코팅 및 그 등가 방법 중 어나 하나로 형성될 수 있으나, 이로서 본 발명이 한정되지 않는다.
이때, 제2패시베이션층(150)에는 포토 공정 및 식각 공정에 의해 일정 직경을 갖는 오프닝(151)이 형성되며, 이러한 오프닝(151)에 의해 재배선층(140) 중 도전성 범프(160)가 접속될 랜드 영역(141a,142a)이 외부로 노출된다.
여기서, 제2패시베이션층(150)은 비스말레이미드트리아진(BT; bismaleimidetriazine), 페놀 수지(phenolic resin), 폴리이미드(PI; polyimide), 벤조사이클로부틴(BCB; Benzo Cyclo Butene), 폴리벤즈옥사졸(PBO; Poly Benz Oxazole, 에폭시(epoxy ) 및 그 등가물 중에서 어느 하나 또는 그 혼합물일 수 있으나, 이로서 본 발명이 한정되지 않는다. 예를 들면, 제2패시베이션층(150)은 실리콘 산화막, 실리콘 질화막 및 그 등가물 중에서 선택된 어느 하나로 형성될 수도 있다. 물론, 이러한 무기막은 CVD(Chemical Vapor Deposition), PVD(Physical Vapor Deposition) 및 그 등가 방법중 어느 하나에 의해 형성된다.
도 1f 및 도 1g에 도시된 바와 같이, 도전성 범프(160)의 접속 단계에서는, 제2패시베이션층(150)의 오프닝(151)을 통해 외부로 노출된 재배선층(140), 예를 들면, 랜드 영역(141a,142a)에 도전성 범프(160)가 접속되고, 이에 따라 도전성 범프(160)가 제2패시베이션층(150)의 외측으로 돌출된 형태를 한다.
이러한 도전성 범프(160)의 접속 방법은, 예를 들면, 다음과 같다.
휘발성 플럭스가 랜드 영역(141a,142a)에 도포된 후, 고체 도전성 범프(160)가 휘발성 플럭스 위에 임시로 접속된다. 이후, 대략 150 ℃ 내지 250 ℃의 리플로우 온도가 제공되며, 이에 따라 플럭스는 휘발되어 제거되고, 도전성 범프(160)가 용융되어 랜드 영역에 직접 접속된다. 이때 표면 장력에 의해 도전성 범프(160)는 대략 구 형태가 되며, 냉각 공정에 의해 도전성 범프(160)가 다시 고체화된다.
도전성 범프는 공융점 솔더(eutectic solder: Sn37Pb), 고융점 솔더(High lead solder: Sn95Pb), 납이 없는 솔더(lead-free solder: SnAg, SnAu, SnCu, SnZn, SnZnBi, SnAgCu, SnAgBi 등) 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 이로서 본 발명이 한정되지 않는다.
한편, 상술한 바와 같이 본 발명에서는 웨이퍼, 스트립 또는 패널 형태로 다수의 센서 패키지(100)가 동시에 제조될 수 있으며, 이 경우 도전성 범프(160)의 접속 단계 이후 소잉 단계가 수행될 수 있다.
이러한 소잉 단계에서는 제1반도체 다이(110), 제1패시베이션층(130) 및 제2패시베이션층(150)의 순서, 또는 제2패시베이션층(150), 제1패시베이션층(130) 및 제1반도체 다이(110)의 순서로 소잉이 수행됨으로써, 제1반도체 다이(110), 제1패시베이션층(130) 및 제2패시베이션층(150)의 양측 단부가 모두 동일한 평면을 이룬다.
여기서, 소잉은 다이아몬드 블레이드, 레이저 빔 및 그 등가물 중에서 선택된 어느 하나로 수행될 수 있으나, 이로서 본 발명이 한정되지 않는다.
이와 같이 하여, 본 발명의 일 실시예는 두께를 낮추고, 또한 제조 비용을 낮출 수 있는 센서 패키지(100) 및 그 제조 방법을 제공하게 된다. 즉, 본 발명에서 제1반도체 다이(110)와 제2반도체 다이(120) 및/또는 도전성 범프(160)가 루프 하이트(loop height)가 없는 재배선층(140)으로 상호간 연결됨으로써 센서 패키지(100)의 두께가 감소되고, 또한 TSV(Through Silicon Via)가 필요없음으로써 센서 패키지(100)의 제조 비용이 저렴해진다.
이하에서는, 본 발명의 다른 실시예에 대해 설명하되, 상술한 센서 패키지(100)와 다른 구조를 중심으로 설명한다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 센서 패키지(200)의 단면도가 도시되어 있다.
도 2에 도시된 바와 같이, 재배선층(140)에는, 예를 들면, 언더 범프 메탈(210)이 더 형성됨으로써, 도전성 범프(160)가 더욱 안정적으로 재배선층(140)에 전기적으로 접속된다. 특히, 언더 범프 메탈(210)에 의해 도전성 범프(160)와 재배선층(140)의 사이에 금속간 화합물이 형성되지 않음으로써, 도전성 범프(160)와 재배선층(140) 사이의 접촉 저항이 작아지고, 이에 따라 도전성 범프(160)와 재배선층(140) 사이의 접속 신뢰성이 향상된다.
언더 범프 메탈(210)은, 예를 들면, 재배선층(140) 위에 도금된 팔라듐(Pd)층과, 팔라듐층 위에 도금된 니켈(Ni)층과, 니켈층 위에 도금된 금(Au)층 또는 은(Ag)층을 포함한다. 그러나, 본 발명에서, 이러한 언더 범프 메탈(210)의 종류가 한정되지 않으며, 이밖에도 다양한 구조의 언더 범프 메탈이 형성될 수 있다.
물론, 언더 범프 메탈(210)이 형성되지 않는다고 해도, 도전성 범프(160)가 접속되는 재배선층(140)의 표면(즉, 랜드)에는 금(Au)층 또는 은(Ag)과 같은 산화 방지층이 형성될 수 있다.
도 3을 참조하면, 본 발명의 또 다른 실시예에 따른 센서 패키지(300)의 단면도가 도시되어 있다.
도 3에 도시된 바와 같이, 재배선층(140) 및 제1패시베이션층(130)에는 제2패시베이션층이 형성되지 않고, 인캡슐란트층(320)이 형성될 수 있다. 이러한 인캡슐란트층(320)은 도전성 범프(160)의 전체 높이중 대략 1/4 내지 3/4의 높이까지 형성됨으로써, 도전성 범프(160)의 외곽 영역이 인캡슐란트층(320)에 의해 단단하게 고정되도록 한다. 따라서, 도전성 범프(160)와 재배선층(140) 사이의 접속 신뢰성이 향상된다. 물론, 이러한 구조에 의해 도전성 범프(160)는 인캡슐란트층(320)을 통해 외부로 노출된다.
인캡슐란트층(320)은 금형을 이용한 통상의 트랜스퍼 몰딩 공정, 디스펜서를 이용한 디스펜싱 공정에 의해 형성될 수 있다. 또한, 인캡슐란트층(320)은 필러, 에폭시 수지, 경화제, 난연제 등으로 이루어진 에폭시 몰딩 컴파운드 및 그 등가물로 형성될 수 있으나, 이로서 본 발명이 한정되지 않는다.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 센서 패키지(400)의 단면도가 도시되어 있다.
도 4에 도시된 바와 같이, 재배선층(140)에는, 예를 들면, 언더 범프 메탈(410)이 형성됨으로써, 도전성 범프(160)가 언더 범프 메탈(410)에 접속된다. 더욱이, 재배선층(140) 및 제1패시베이션층(130)에는 인캡슐란트층(420)이 형성되며, 이러한 인캡슐란트층(420)은 도전성 범프(160)의 전체 높이 중 대략 1/4 내지 3/4의 높이까지 형성될 수 있다.
이와 같이 하여, 언더 범프 메탈(410)에 의해 도전성 범프(160)와 재배선층(140) 사이의 접속 신뢰성이 향상되고, 또한 인캡슐란트층(420)에 의해 도전성 범프(160)와 인캡슐란트층(420)의 결속력이 향상된다.
도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 센서 패키지(500)의 단면도가 도시되어 있다.
도 5에 도시된 바와 같이, 제2패시베이션층(150)에는 인캡슐란트층(520)이 더 형성될 수 있다. 이러한 인캡슐란트층(520)은 도전성 범프(160)의 전체 높이중 대략 1/4 내지 3/4의 높이까지 형성됨으로써, 도전성 범프(160)의 외곽 영역이 인캡슐란트층(520)에 의해 단단하게 고정되도록 한다. 따라서, 도전성 범프(160)와 재배선층(140) 사이의 접속 신뢰성이 향상된다.
도 6을 참조하면, 본 발명의 또 다른 실시예에 따른 센서 패키지(600)의 단면도가 도시되어 있다.
도 6에 도시된 바와 같이, 재배선층(140)에는, 예를 들면, 언더 범프 메탈(410)이 더 형성됨으로써, 도전성 범프(160)가 더욱 안정적으로 재배선층(140)에 전기적으로 접속된다. 특히, 언더 범프 메탈(410)에 의해 도전성 범프(160)와 재배선층(140)의 사이에 금속간 화합물이 형성되지 않음으로써, 도전성 범프(160)와 재배선층(140) 사이의 접촉 저항이 작아지고, 이에 따라 도전성 범프(160)와 재배선층(140) 사이의 접속 신뢰성이 향상된다.
언더 범프 메탈(410)은, 예를 들면, 재배선층(140) 위에 도금된 팔라듐(Pd)층과, 팔라듐층 위에 도금된 니켈(Ni)층과, 니켈층 위에 도금된 금(Au)층 또는 은(Ag)층을 포함한다. 그러나, 본 발명에서, 이러한 언더 범프 메탈(410)의 종류가 한정되지 않으며, 이밖에도 다양한 구조의 언더 범프 메탈이 형성될 수 있다.
물론, 언더 범프 메탈(410)이 형성되지 않는다고 해도, 도전성 범프(160)가 접속되는 재배선층(140)의 표면(즉, 랜드)에는 금(Au)층 또는 은(Ag)과 같은 산화 방지층이 형성될 수 있다.
이상에서 설명한 것은 본 발명에 따른 센서 패키지 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100,200,300,400,500, 600; 본 발명에 따른 센서 패키지
110; 제1반도체 다이 111; 제1면
112; 제2면 113; 제1본드 패드
120; 제2반도체 다이 121; 제1면
122; 제2면 123; 제2본드 패드
130; 제1패시베이션층 131a,131b; 제1오프닝
140; 재배선층 141; 제1재배선층
142; 제2재배선층 150; 제2패시베이션층
151; 제2오프닝 160; 도전성 범프

Claims (20)

  1. 제1본드 패드가 형성된 제1반도체 다이를 준비하는 단계;
    제2본드 패드가 형성된 제2반도체 다이를 상기 제1반도체 다이에 접착하는 단계;
    상기 제1,2반도체 다이에 제1패시베이션층을 형성하되, 상기 제1,2본드 패드가 외부로 노출되도록 하는 단계;
    상기 제1,2본드 패드를 재배선층으로 상호간 연결하되, 상기 재배선층은 상기 제1,2반도체 다이를 동시에 덮는 상기 제1패시베이션층의 표면을 따라 형성되는 단계; 및,
    상기 재배선층에 도전성 범프를 접속하는 단계를 포함함을 특징으로 하는 센서 패키지의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1,2본드 패드와 상기 도전성 범프가 상기 재배선층에 의해 상호간 전기적으로 접속됨을 특징으로 하는 센서 패키지의 제조 방법.
  3. 제 1 항에 있어서,
    상기 재배선층은 상기 제1,2본드 패드를 상호간 연결하는 제1재배선층과, 상기 제2본드 패드와 상기 도전성 범프를 상호간 연결하는 제2재배선층을 포함함을 특징으로 하는 센서 패키지의 제조 방법.
  4. 제 1 항에 있어서,
    상기 재배선층에 제2패시베이션층을 형성하되, 상기 도전성 범프가 외부로 노출되도록 하는 단계를 더 포함함을 특징으로 하는 센서 패키지의 제조 방법.
  5. 제 4 항에 있어서,
    상기 제2패시베이션층에 인캡슐란트층을 형성하되, 상기 도전성 범프가 외부로 노출되도록 하는 단계를 더 포함함을 특징으로 하는 센서 패키지의 제조 방법.
  6. 제 1 항에 있어서,
    상기 제1반도체 다이의 넓이가 상기 제2반도체 다이의 넓이보다 넓은 것을 특징으로 하는 센서 패키지의 제조 방법.
  7. 제 1 항에 있어서,
    상기 도전성 범프와 상기 재배선층 사이에 언더 범프 메탈이 더 형성된 것을 특징으로 하는 센서 패키지의 제조 방법.
  8. 제 7 항에 있어서,
    상기 재배선층에 제2패시베이션층을 형성하되, 상기 도전성 범프가 외부로 노출되도록 하는 단계를 더 포함함을 특징으로 하는 센서 패키지의 제조 방법.
  9. 제 1 항에 있어서,
    상기 재배선층에 인캡슐란트층을 형성하되, 상기 도전성 범프가 외부로 노출되도록 하는 단계를 더 포함함을 특징으로 하는 센서 패키지의 제조 방법.
  10. 제 1 항에 있어서,
    상기 제1반도체 다이는 상기 제1본드 패드가 형성된 제1면과, 이의 반대면인 제2면을 포함하고,
    상기 제2반도체 다이는 상기 제2본드 패드가 형성된 제1면과, 이의 반대면인 제2면을 포함하며,
    상기 제1반도체 다이의 제2면이 상기 제2반도체 다이의 제1면에 접착된 것을 특징으로 하는 센서 패키지의 제조 방법.
  11. 제1본드 패드가 형성된 제1반도체 다이;
    상기 제1반도체 다이에 접착되며, 제2본드 패드가 형성된 제2반도체 다이;
    상기 제1,2반도체 다이에 형성되되, 상기 제1,2본드 패드가 외부로 노출되도록 하는 제1패시베이션층;
    상기 제1,2본드 패드를 상호간 연결하는 재배선층; 및,
    상기 재배선층에 접속된 도전성 범프를 포함하고,
    상기 재배선층은 상기 제1,2반도체 다이를 동시에 덮는 상기 제1패시베이션층의 표면을 따라 형성됨을 특징으로 하는 센서 패키지.
  12. 제 11 항에 있어서,
    상기 제1,2본드 패드와 상기 도전성 범프가 상기 재배선층에 의해 상호간 전기적으로 접속됨을 특징으로 하는 센서 패키지.
  13. 제 11 항에 있어서,
    상기 재배선층은 상기 제1,2본드 패드를 상호간 연결하는 제1재배선층과, 상기 제2본드 패드와 상기 도전성 범프를 상호간 연결하는 제2재배선층을 포함함을 특징으로 하는 센서 패키지.
  14. 제 11 항에 있어서,
    상기 재배선층에 제2패시베이션층이 형성되되, 상기 도전성 범프가 외부로 노출됨을 특징으로 하는 센서 패키지.
  15. 제 14 항에 있어서,
    상기 제2패시베이션층에 인캡슐란트층이 형성되되, 상기 도전성 범프가 외부로 노출됨을 특징으로 하는 센서 패키지.
  16. 제 11 항에 있어서,
    상기 제1반도체 다이의 넓이가 상기 제2반도체 다이의 넓이보다 넓은 것을 특징으로 하는 센서 패키지.
  17. 제 11 항에 있어서,
    상기 도전성 범프와 상기 재배선층 사이에 언더 범프 메탈이 더 형성된 것을 특징으로 하는 센서 패키지.
  18. 제 17 항에 있어서,
    상기 재배선층에 제2패시베이션층이 형성되되, 상기 도전성 범프가 외부로 노출됨을 특징으로 하는 센서 패키지.
  19. 제 11 항에 있어서,
    상기 재배선층에 인캡슐란트층이 형성되되, 상기 도전성 범프가 외부로 노출됨을 특징으로 하는 센서 패키지.
  20. 제 11 항에 있어서,
    상기 제1반도체 다이는 상기 제1본드 패드가 형성된 제1면과, 이의 반대면인 제2면을 포함하고,
    상기 제2반도체 다이는 상기 제2본드 패드가 형성된 제1면과, 이의 반대면인 제2면을 포함하며,
    상기 제1반도체 다이의 제2면이 상기 제2반도체 다이의 제1면에 접착된 것을 특징으로 하는 센서 패키지.
KR1020140172090A 2014-12-03 2014-12-03 센서 패키지 및 그 제조 방법 KR101654433B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020140172090A KR101654433B1 (ko) 2014-12-03 2014-12-03 센서 패키지 및 그 제조 방법
US14/815,435 US9466580B2 (en) 2014-12-03 2015-07-31 Semiconductor package and manufacturing method thereof
US15/289,738 US9929113B2 (en) 2014-12-03 2016-10-10 Semiconductor package and manufacturing method thereof
US15/936,877 US10535620B2 (en) 2014-12-03 2018-03-27 Semiconductor package and manufacturing method thereof
US16/740,755 US11121102B2 (en) 2014-12-03 2020-01-13 Semiconductor package and manufacturing method thereof
US17/473,378 US11842970B2 (en) 2014-12-03 2021-09-13 Semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140172090A KR101654433B1 (ko) 2014-12-03 2014-12-03 센서 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160066832A KR20160066832A (ko) 2016-06-13
KR101654433B1 true KR101654433B1 (ko) 2016-09-05

Family

ID=56095005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140172090A KR101654433B1 (ko) 2014-12-03 2014-12-03 센서 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (5) US9466580B2 (ko)
KR (1) KR101654433B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101654433B1 (ko) 2014-12-03 2016-09-05 앰코 테크놀로지 코리아 주식회사 센서 패키지 및 그 제조 방법
KR101631406B1 (ko) * 2015-02-09 2016-06-17 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US10600748B2 (en) * 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR101942745B1 (ko) * 2017-11-07 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10665572B2 (en) * 2018-08-15 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
JP6927179B2 (ja) 2018-10-12 2021-08-25 Tdk株式会社 電気部品の積層体とその製造方法
EP3869554A4 (en) * 2018-11-09 2022-03-23 Huawei Technologies Co., Ltd. CHIP INTEGRATED IN AT LEAST TWO DICE
KR20210084736A (ko) * 2019-12-27 2021-07-08 삼성전자주식회사 반도체 패키지
US11532524B2 (en) * 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
CN116895573B (zh) * 2023-07-21 2024-03-05 鑫祥微电子(南通)有限公司 一种免焊线芯片封装设备及其封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040070064A1 (en) * 2002-10-15 2004-04-15 Tae Yamane Semiconductor device and fabrication method of the same
KR100784388B1 (ko) * 2006-11-14 2007-12-11 삼성전자주식회사 반도체 패키지 및 제조방법
US20120001326A1 (en) * 2007-12-07 2012-01-05 Stats Chippac, Ltd. Semiconductor Package and Method of Forming Similar Structure for Top and Bottom Bonding Pads

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234253B (en) * 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
US8241954B2 (en) * 2007-12-03 2012-08-14 Stats Chippac, Ltd. Wafer level die integration and method
WO2011125380A1 (ja) * 2010-04-08 2011-10-13 日本電気株式会社 半導体素子内蔵配線基板
US8354747B1 (en) * 2010-06-01 2013-01-15 Amkor Technology, Inc Conductive polymer lid for a sensor package and method therefor
US9006580B2 (en) * 2011-06-09 2015-04-14 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
KR101654433B1 (ko) 2014-12-03 2016-09-05 앰코 테크놀로지 코리아 주식회사 센서 패키지 및 그 제조 방법
TWI606563B (zh) * 2016-04-01 2017-11-21 力成科技股份有限公司 薄型晶片堆疊封裝構造及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040070064A1 (en) * 2002-10-15 2004-04-15 Tae Yamane Semiconductor device and fabrication method of the same
KR100784388B1 (ko) * 2006-11-14 2007-12-11 삼성전자주식회사 반도체 패키지 및 제조방법
US20120001326A1 (en) * 2007-12-07 2012-01-05 Stats Chippac, Ltd. Semiconductor Package and Method of Forming Similar Structure for Top and Bottom Bonding Pads

Also Published As

Publication number Publication date
US20220148987A1 (en) 2022-05-12
US20170062364A1 (en) 2017-03-02
US11121102B2 (en) 2021-09-14
US20180240768A1 (en) 2018-08-23
US10535620B2 (en) 2020-01-14
US11842970B2 (en) 2023-12-12
US9929113B2 (en) 2018-03-27
US20160163662A1 (en) 2016-06-09
US20200328170A1 (en) 2020-10-15
US9466580B2 (en) 2016-10-11
KR20160066832A (ko) 2016-06-13

Similar Documents

Publication Publication Date Title
KR101654433B1 (ko) 센서 패키지 및 그 제조 방법
US11961742B2 (en) Semiconductor device and manufacturing method thereof
US10903190B2 (en) Semiconductor package using a coreless signal distribution structure
TWI707439B (zh) 半導體封裝以及製造其之方法
US8446017B2 (en) Stackable wafer level package and fabricating method thereof
KR101514137B1 (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
TWI502663B (zh) 半導體元件和形成強化之凸塊下金屬化結構的方法以改善焊料接合可靠度
US9905551B2 (en) Method of manufacturing wafer level packaging including through encapsulation vias
US9406632B2 (en) Semiconductor package including a substrate with a stepped sidewall structure
TWI518811B (zh) 半導體裝置及以多層凸塊底層金屬形成凸塊結構於凸塊形成區周圍之方法
US10475719B2 (en) Semiconductor structure and manufacturing method thereof
TWI714603B (zh) 半導體裝置及其製造方法
KR101843621B1 (ko) 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
KR101982905B1 (ko) 반도체 패키지 및 그 제조 방법
JP2012190939A (ja) 半導体装置およびその製造方法
US20240258253A1 (en) Semiconductor package and manufacturing method thereof
KR100927771B1 (ko) 반도체 장치의 제조 방법
KR20170115840A (ko) 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스
KR101488580B1 (ko) 반도체 패키지의 제조 방법 및 이에 따른 반도체 패키지
KR20180099336A (ko) 반도체 패키지 및 그의 제조 방법
KR20050104207A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190813

Year of fee payment: 4