KR101650430B1 - 발광 장치 및 이의 제조 방법 - Google Patents
발광 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101650430B1 KR101650430B1 KR1020100028818A KR20100028818A KR101650430B1 KR 101650430 B1 KR101650430 B1 KR 101650430B1 KR 1020100028818 A KR1020100028818 A KR 1020100028818A KR 20100028818 A KR20100028818 A KR 20100028818A KR 101650430 B1 KR101650430 B1 KR 101650430B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- chip mounting
- base layer
- mounting portion
- protective layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 66
- 239000011241 protective layer Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000000465 moulding Methods 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 238000006467 substitution reaction Methods 0.000 claims description 14
- 239000012298 atmosphere Substances 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims 2
- 238000002161 passivation Methods 0.000 claims 1
- 238000002845 discoloration Methods 0.000 abstract description 12
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 239000000463 material Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004954 Polyphthalamide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- -1 arsenic nitride Chemical class 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920006375 polyphtalamide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
변색을 방지하고 광 방출 효율을 향상시킬 수 있는 발광 장치 및 이의 제조 방법이 개시된다. 발광 장치의 제조를 위하여, 칩 실장부에 발광 칩을 실장한 후, 칩 실장부의 칩 실장면 상에 치환용 베이스층을 형성한다. 이후, 치환용 베이스층을 투명한 산화물로 치환하여 보호층을 형성한다. 이후, 보호층 상에 몰딩부를 형성한다. 이와 같이, 칩 실장부 상에 형성된 치환용 베이스층을 열처리 공정을 통해 투명한 산화물로 치환시킴으로써, 발광 장치의 장시간 사용에 따른 칩 실장부의 산화 및 변색을 방지하고 광 효율을 향상시킬 수 있다.
Description
본 발명은 발광 장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 칩실장부의 변색을 방지하고 광 효율을 향상시킬 수 있는 발광 장치 및 이의 제조 방법에 관한 것이다.
일반적으로, 발광 다이오드(light emitting diode ; LED)는 화합물 반도체의 특성을 이용하여 전기 신호를 빛으로 변환시켜 출력하는 반도체 소자의 일종으로 발광 효율이 높고, 수명이 길고, 소비전력이 낮으며, 친환경적이라는 많은 장점들을 가지고 있어 발광 다이오드를 사용하는 기술 분야가 점점 증가하고 있는 추세이다.
이러한 발광 다이오드는 통상 광을 발생시키는 발광 칩이 리드 프레임(lead frame), 슬러그(slug) 또는 기판 등에 탑재된 패키지의 구조로 제작되며, 패키지 몸체부 내에는 발광 칩을 보호하기 위하여 투명한 실리콘 수지나 에폭시 수지로 이루어진 몰딩 부재가 채워지도록 구성된다.
그러나, 몰딩 부재로 사용되는 재료의 물성과 패키지 몸체부로 사용되는 재료의 물성이 달라 이들이 서로 만나는 계면의 특성이 좋지 않아 계면을 통해 수분 등의 이물질이 침투할 수 있다. 따라서, 패키지 몸체부와 몰딩 부재의 계면을 통해 침투하는 이물질에 의해 리드 프레임 또는 슬러그 등의 금속이 산화되고 변색이 발생되어 발광 다이오드의 광 효율을 떨어뜨리는 문제가 발생되고 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 발광 칩이 실장되는 칩 실장부의 산화 및 변색을 방지하여 광 효율을 향상시킬 수 있는 발광 장치를 제공한다.
또한, 본 발명은 칩 실장부의 산화 및 변색을 방지할 수 있는 발광 장치의 제조 방법을 제공한다.
본 발명의 일 특징에 따른 발광 장치의 제조 방법에 따르면, 칩 실장부에 발광 칩을 실장한 후, 상기 칩 실장부의 칩 실장면 상에 치환용 베이스층을 형성한다. 이후, 상기 치환용 베이스층을 투명한 산화물로 치환하여 보호층을 형성하고, 상기 보호층 상에 몰딩부를 형성한다. 상기 치환용 베이스층은 규소를 포함하며, 상기 보호층은 규소 산화물을 포함할 수 있다. 상기 치환용 베이스층은 다결정 규소, 단결정 규소 및 비정질 규소 중 적어도 하나를 포함할 수 있다. 상기 보호층을 형성하기 위해, 상기 치환용 베이스층을 열처리 공정을 통해 투명한 산화물로 치환할 수 있다. 상기 치환용 베이스층의 열처리는 저온 고압 조건 하에서 진행된다. 상기 규소층의 열처리는 1 ~ 10기압의 비활성 기체에 1 ~ 2기압의 수증기가 포함된 분위기에서 100℃ ~ 200℃의 온도로 진행할 수 있다.
본 발명의 일 특징에 따른 발광 장치는 광을 발생시키는 발광 칩, 상기 발광 칩이 실장되는 칩 실장부, 상기 칩 실장부의 칩 실장면 상에 형성되고 치환용 베이스층의 열처리 공정을 통해 투명한 산화물로 치환된 보호층 및 상기 보호층 상에 형성되는 몰딩부를 포함한다. 상기 치환용 베이스층은 규소를 포함하고, 상기 보호층은 규소 산화물을 포함할 수 있다.
이와 같은 발광 장치 및 이의 제조 방법에 따르면, 발광 칩이 실장되는 리드 프레임, 슬러그, 기판 등의 칩 실장부의 칩 실장면 상에 계면 특성이 우수한 투명 산화물을 포함하는 보호층을 형성함으로써, 발광 장치의 장시간 사용에 따른 칩 실장부의 산화 및 변색을 방지할 수 있다. 또한, 투명 산화물을 포함하는 보호층을 형성하기 위하여, 칩 실장부 상에 치환용 베이스층을 형성한 후, 저온 고압의 열처리 공정을 통해 투명 산화물로 치환함으로써, 계면 특성이 우수한 보호층을 용이하게 형성할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 장치를 나타낸 단면도이다.
도 2 내지 도 4는 도 1에 도시된 발광 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 5는 도 1에 도시된 발광 장치의 신뢰성을 측정한 결과를 나타낸 그래프이다.
도 6 내지 도 8은 본 발명의 다른 실시예들에 따른 발광 장치들을 나타낸 단면도들이다.
도 2 내지 도 4는 도 1에 도시된 발광 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 5는 도 1에 도시된 발광 장치의 신뢰성을 측정한 결과를 나타낸 그래프이다.
도 6 내지 도 8은 본 발명의 다른 실시예들에 따른 발광 장치들을 나타낸 단면도들이다.
상술한 본 발명의 특징 및 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
본 발명에 따른 발광 장치는 광을 발생시키는 발광 칩, 상기 발광 칩이 실장되는 칩 실장부, 상기 칩 실장부의 칩 실장면 상에 형성되어 상기 칩 실장부의 변색을 방지하는 보호층 및 상기 보호층 상에 형성되는 몰딩부를 포함한다. 본 발명에서, 상기 칩 실장부는 상기 발광 칩이 실장될 수 있는 다양한 구성으로 이루어질 수 있으며, 예를 들어, 슬러그, 리드 프레임, 기판 등의 구성을 포함할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광 장치를 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 발광 장치(100)는 광을 발생시키는 발광 칩(110), 발광 칩(110)이 실장되는 칩 실장부(120), 칩 실장부(120)의 칩 실장면 상에 형성되는 보호층(130) 및 보호층(130) 상에 형성되는 몰딩부(140)를 포함한다.
발광 칩(110)은 칩 실장부(120)의 상부면 즉, 칩 실장면에 실장되며, 외부로부터 인가되는 전원에 반응하여 광을 발생시킨다. 발광 칩(110)은 예를 들어, 질화갈륨, 질화비소 또는 질화인 등과 같은 반도체 물질로 제조될 수 있다. 발광 칩(110)은 그 용도에 따라 다양한 파장대의 광을 발생시킬 수 있다. 예를 들어, 발광 칩(110)은 청색, 적색, 황색 또는 자외선 파장대의 광을 발생시킬 수 있다.
칩 실장부(120)는 발광 칩(110)을 지지하고 발광 칩(110)에 전원을 인가하기 위한 부분으로, 본 실시예에서는 리드 프레임(122) 및 하우징(124)을 포함한다.
리드 프레임(122)은 발광 칩(110)을 지지하며, 발광 칩(110)의 발광에 필요한 전원을 외부로부터 인가받아 발광 칩(110)에 공급한다. 리드 프레임(122)은 서로 다른 극성의 전원을 발광 칩(110)에 공급하기 위하여 전기적으로 분리된 2개 이상의 리드 단자들을 포함할 수 있다. 리드 프레임(122)과 발광 칩(110)은 도전성 와이어(미도시)를 통해 전기적으로 연결될 수 있다. 리드 프레임(122)의 일부분은 외부의 전원인가기판과의 전기적 연결을 위하여 하우징(124)의 외부로 노출된다. 한편, 리드 프레임(122)의 표면에는 광 반사율이 높이기 위하여 은(Ag) 또는 금(Au) 등의 반사율이 높은 금속이 도금되어 있다.
하우징(124)은 리드 프레임(122)의 적어도 일부분을 감싸도록 형성되어 리드 프레임(122)을 고정시킨다. 하우징(124)에는 발광 칩(110) 및 발광 칩(110)이 실장된 리드 프레임(122)의 일부 영역을 노출시키기 위한 개구부가 형성된다. 상기 개구부는 리드 프레임(122)과 인접한 하부로부터 상부로 갈수록 개구면적이 넓어지는 깔대기 형상으로 형성될 수 있다. 하우징(124)은 절연성 수지로 형성된다. 예를 들어, 하우징(124)은 폴리프탈아미드(Polyphthalamide : PPA) 수지 등으로 형성될 수 있다.
보호층(130)은 칩 실장부(120)의 산화 및 변색을 방지하기 위한 것으로, 칩 실장부(120)의 칩 실장면 상에 형성된다. 즉, 보호층(130)은 발광 칩(110)과 발광 칩(110)이 실장된 칩 실장부(120)의 칩 실장면을 덮도록 형성된다. 보호층(130)은 형성 방법에 따라 발광 칩(110)이 실장된 칩 실장면 뿐만아니라, 칩 실장부(120)에 형성된 상기 개구부의 내면과 최상단면에도 형성될 수 있다.
보호층(130)은 수분 등의 이물질이 칩 실장부(120)의 내부로 침투하는 것을 방지하기 위하여 계면 특성이 우수한 투명한 산화물로 형성된다. 이를 위해, 보호층(130)은 치환용 베이스층을 형성한 후, 상기 치환용 베이스층의 열처리 공정을 통해 투명한 산화물로 치환된다. 예를 들어, 상기 치환용 베이스층은 규소를 포함하며, 상기 투명한 산화물은 규소 산화물을 포함할 수 있다.
몰딩부(140)는 발광 칩(110) 및 보호층(130)을 덮도록 칩 실장부(120)의 개구부 내부에 채워진다. 몰딩부(140)는 발광 칩(110)을 외력으로부터 보호하기 위한 것으로, 예를 들어, 투명한 실리콘 또는 에폭시 수지로 형성된다. 한편, 몰딩부(140) 내에는 발광 칩(110)으로부터 발생된 광의 파장을 변환시키기 위한 형광체 등의 파장변환수단이 형성될 수 있다. 예를 들어, 몰딩부(140) 내에는 적색, 녹색 및 청색 형광체들 중 어느 하나 이상이 포함되어 백색 광 등의 원하는 색상의 광을 구현할 수 있다.
이와 같이, 칩 실장부(120)의 칩 실장면과 몰딩부(140) 사이에 이물질의 침투를 방지하기 위해 투명 산화막을 포함하는 보호층(130)을 형성함으로써, 리드 프레임(122)의 산화 및 변색을 효율적으로 방지할 수 있다.
도 2 내지 도 4는 도 1에 도시된 발광 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 발광 장치(100)의 제조를 위해, 우선 칩 실장부(120)의 칩 실장면 상에 발광 칩(110)을 실장한다. 즉, 발광 칩(110)을 칩 실장부(120)의 개구부에 의해 노출된 리드 프레임(122) 부분에 실장한다. 발광 칩(110)의 실장은 다이 본딩 공정을 통해 이루어질 수 있다. 이후, 와이어 본딩 공정을 통해 도전성 와이어(미도시)를 발광 칩(110)과 리드 프레임(122)에 전기적으로 연결한다.
도 3을 참조하면, 발광 칩(110)을 실장한 후, 칩 실장부(120)의 칩 실장면 상에 치환용 베이스층(132)을 형성한다. 치환용 베이스층(132)은 투명한 산화물로 치환될 수 있으며, 치환시 조밀한 막질을 가질 수 있는 물질로 형성된다. 예를 들어, 치환용 베이스층(132)은 규소(Si)를 포함한다. 이때, 치환용 베이스층(132)은 다결정 규소(multicrystalline silicon), 단결정 규소(monocrystalline silicon) 및 비정질 규소(amorphous silicon) 중 적어도 하나를 포함할 수 있다.
치환용 베이스층(132)의 형성은 다양한 방법을 통해 진행될 수 있다. 일 예로, 치환용 베이스층(132)은 규소 타겟을 스퍼터링하는 스퍼터링(sputtering) 공정을 통해 형성할 수 있다. 예를 들어, 스퍼터링 공정은 초기압력 10-6 torr, 아르곤 분위기, 플라즈마 증착 압력 5 mtorr, 증착시간 1 ~ 20분, 등의 공정조건을 통해 이루어질 수 있다. 이 외에도, 치환용 베이스층(132)은 저압 화학기상 증착법(LPCVD, VLPCVD), 열처리에 의한 고상 재결정법(SPC, RTA), 급속 열처리에 의한 재결정법(PRTA), 직접 증착법(PECVD, RPCVD, ECR-CVD, ICP-CVD), 엑시머 레이저 열처리법(ELA) 등의 방법들을 통해 형성할 수 있다. 여기서, 치환용 베이스층(132)을 형성하기 위한 공정은 저온에서 실시되는 것이 바람직하다. 예를 들어, 치환용 베이스층(132)은 약 20 ~ 200℃의 온도에서 형성하는 것이 바람직하다. PECVD 공정의 경우, 아르곤(Ar)과 실란(SiH4)의 혼합가스를 공급하고 RF(13.56MHz)와 극초단파(2.54GHz)를 사용하면, 100℃의 낮은 조건에서도 얇은 두께의 비정질 실리콘을 손쉽게 형성할 수 있다.
도 3 및 도 4를 참조하면, 치환용 베이스층(132)의 형성 후, 치환용 베이스층(132)을 투명한 산화물로 치환하여 보호층(130)을 형성한다. 스퍼터링 공정이나 PECVD 공정 등을 통해 형성된 치환용 베이스층(132)은 결정성이 불규칙적이고, 입경이 작으며, 비정질층이 형성된다는 단점이 있다. 그러나, 이러한 치환용 베이스층(132)을 적절한 공정을 거쳐 광 투과율이 높은 재료로 치환시키는 경우, 발광 장치(100)의 광 특성을 변화시키지 않고 오히려 보호층으로서 계면 특성을 개선하는 효과를 얻을 수 있다. 이를 위해, 치환용 베이스층(132)이 형성된 패키지에 대해 열처리 공정을 실시하여 치환용 베이스층(132)을 투명한 산화물로 치환을 시킨다. 예를 들어, 치환용 베이스층(132)은 규소를 포함하며, 보호층(130)은 규소의 치환을 통해 형성된 규소 산화물을 포함한다.
규소로 이루어진 치환용 베이스층(132)을 규소 산화물로 치환시키기 위한 열처리 공정은 저온 고압의 조건 하에서 진행된다. 일반적인 고온 저압의 열처리 공정을 진행할 경우, 리드 프레임(122)의 은(Ag) 성분이 산화되거나, 폴리머로 형성된 하우징(124)이 손상되는 등의 문제가 발생될 수 있으므로, 치환용 베이스층(132)의 열처리 공정은 저온 고압의 조건 하에서 진행하는 것이 바람직하다.
구체적으로, 치환용 베이스층(132)을 규소 산화물을 포함하는 보호층(130)으로 치환하는 열처리 공정은 약 100℃ ~ 200℃의 온도에서, 질소 또는 아르곤 등의 비활성 기체 분위기에 수증기를 공급하여 고압의 분위기에서 열처리를 수행한다. 여기서, 비활성 기체는 약 1 ~ 10 기압으로 공급하고, 수증기는 약 1 ~ 2기압으로 공급하는 것이 바람직하다. 또한, 필요에 따라, 기체 분위기에 산소, 실란 등을 적절히 가미함으로써, 규소 산화막으로의 치환 속도를 더욱 증가시킬 수 있다. 치환용 베이스층(132)의 열처리는, 이미 형성되어 있는 치환용 베이스층(132)이 산소나 수증기와 반응하는 것을 기본 반응식으로 하므로, 치환용 베이스층(132)을 계속하여 열처리하는 경우, 치환용 베이스층(132)의 구성요소인 규소가 급격히 소모되며, 그 결과 시간이 지날수록 치환용 베이스층(132)의 두께는 얇아지고 규소 산화막은 지속적으로 두꺼워지게 된다. 이러한 열처리 공정은 불투명한 규소가 투명한 규소 산화막으로 완전히 치환되고, 규소 산화막이 발광 장치의 동작시에 보호층(130)의 기능을 가질 수 있는 두께로 형성되도록 규소의 두께 및 열처리 시간을 설정하여 수행한다. 예를 들어, 약 3000Å의 산화 규소막을 형성하기 위해서는 약 1650Å의 규소를 형성한 후, 약 1 ~ 100분간 열처리를 실시 할 수 있다.
도 1을 참조하면, 치환용 베이스층(132)의 열처리를 통해 보호층(130)을 형성한 후, 보호층(130) 상에 몰딩부(140)를 형성한다. 몰딩부(140)는 발광 칩(110)을 보호하기 위한 것으로서, 예를 들어, 투명한 실리콘 또는 에폭시 수지로 형성되며, 발광 칩(110) 및 보호층(130)을 덮도록 칩 실장부(120)의 개구부 내부에 채워진다.
도 5는 도 1에 도시된 발광 장치의 신뢰성을 측정한 결과를 나타낸 그래프이다. 도 5의 그래프는 온도 85℃, 습도 85%, 통전 40㎃에서 1000시간 동안 구동시킨 후의 광도를 측정한 결과이며, 실시예는 도 1에 도시된 바와 같이 규소 산화막을 포함하는 보호층을 형성한 발광 장치에 대한 결과이고, 비교예는 종래와 같이 보호층을 형성하지 않은 발광 장치에 대한 결과를 나타낸다.
도 1 및 도 5를 참조하면, 실시예와 같이 규소의 저온 고압 열처리를 통해 규소 산화막이 포함된 보호층(130)을 형성할 경우, 칩 실장부(120)와 몰딩부(140)의 경계면을 타고 들어오는 산소나 습기가 제거되어 발광 장치(100)의 동작시에 경계면이 보호되고 있음을 확인할 수 있다. 즉, 칩 실장부(120)와 몰딩부(140) 사이에 형성된 규소 산화막을 포함하는 보호층(130)이 산소나 습기 등의 침투를 방지하여, 발광 장치(100)의 광도를 저하시키는 경계면에서의 산화 및 변색이 발생되는 것을 현저히 감소시키는 것을 확인할 수 있다.
한편, 도 1 내지 도 4에 도시된 투명한 산화물을 포함하는 보호층(130)과 상기 보호층(130)을 형성하는 방법은 슬러그 타입의 발광 장치와 기판 타입의 발광 장치 등에도 적용될 수 있다.
도 6 내지 도 8은 본 발명의 다른 실시예들에 따른 발광 장치들을 나타낸 단면도들이다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 발광 장치(200)는 광을 발생시키는 발광 칩(210), 발광 칩(210)이 실장되는 칩 실장부(220), 칩 실장부(220)의 칩 실장면 상에 형성되는 보호층(230) 및 보호층(230) 상에 형성되는 몰딩부(240)를 포함한다. 또한, 발광 장치(200)는 칩 실장부(220)와 몰딩부(240)의 상부에 형성되는 렌즈부(250) 및 발광 칩(210)에 전원을 인가하기 위한 리드 프레임(260)을 더 포함할 수 있다.
본 실시예에서, 칩 실장부(220)는 발광 칩(210)을 지지하고 발광 칩(210)의 방열 효율을 높이기 위한 슬러그(222) 및 슬러그(222)를 위치 고정시키기 위한 하우징(224)으로 구성된다.
본 실시예는 상기한 도 1의 실시예와 비교하여 칩 실장부(220)의 구성이 일부 다를 뿐, 칩 실장면 상에 투명한 산화물을 포함하는 보호층(240)이 형성된다는 점에서는 서로 동일하며, 보호층(240)의 형성 방법 또한 앞서 도 2 및 도 3을 참조하여 설명한 바와 같이, 치환용 베이스층의 저온 고압 열처리를 통해 형성한다는 점에서 서로 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.
도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 발광 장치(300)는 광을 발생시키는 발광 칩(310), 발광 칩(310)이 실장되는 칩 실장부(320), 칩 실장부(320) 상에 발광 칩(310)을 둘러싸도록 형성되는 스터브(330), 칩 실장부(320)의 칩 실장면 상에 형성되는 보호층(340) 및 보호층(340) 상에 형성되는 몰딩부(350)를 포함한다.
본 실시예에서, 칩 실장부(320)는 발광 칩(310)을 지지하고 발광 칩(310)에 전원을 인가하기 위한 도전 패턴이 형성된 기판으로 구성된다.
본 실시예는 칩 실장부(320)가 기판으로 이루어지며, 보호층(340)이 기판 상에 형성된다는 점에서 도 1의 실시예와 구조적으로 서로 상이하나, 기판의 상부면에 치환용 베이스층을 형성한 후, 저온 고압의 열처리를 통해 투명한 산화물을 포함하는 보호층(350)을 형성하는 방법은 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다. 한편, 기판 상에 치환용 베이스층을 형성함에 있어, 스터드(330) 외곽에 식각 마스크를 형성한 후, 식각을 통해 스터드(330) 내부를 제외한 나머지 부분의 치환용 베이스층을 제거함으로써, 스터드(330) 내부에만 보호층(340)을 형성할 수 있다.
도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 발광 장치(400)는 광을 발생시키는 발광 칩(410), 발광 칩(410)이 실장되는 칩 실장부(420), 칩 실장부(420)의 칩 실장면 상에 형성되는 보호층(430) 및 보호층(430) 상에 형성되는 몰딩부(440)를 포함한다.
본 실시예에서, 칩 실장부(420)는 도 7에 도시된 바와 같이 발광 칩(410)을 지지하고 발광 칩(410)에 전원을 인가하기 위한 도전 패턴이 형성된 기판으로 구성된다.
본 실시예는 칩 실장부(420)가 기판으로 이루어지며, 보호층(430)이 기판 상에 클러스터 구조로 형성된다는 점에서 도 1의 실시예와 구조적으로 서로 상이하나, 기판의 상부면에 치환용 베이스층을 형성한 후, 저온 고압의 열처리를 통해 투명한 산화물을 포함하는 보호층(430)을 형성하는 방법은 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다. 한편, 기판 상에 치환용 베이스층을 형성함에 있어, 클러스터를 중심으로 일정 반경을 갖는 식각 마스크를 형성한 후, 식각을 통해 클러스터 부분을 제외한 나머지 부분의 치환용 베이스층을 제거함으로써, 발광 칩(410)에 인접한 영역에만 보호층(430)을 형성할 수 있다.
이상과 같이, 발광 칩이 실장되는 리드 프레임, 슬러그, 기판 등의 칩 실장부의 칩 실장면 상에 계면 특성이 우수한 투명 산화물을 포함하는 보호층을 형성함으로써, 발광 장치의 장시간 사용에 따른 칩 실장부의 산화 및 변색을 방지할 수 있다. 또한, 보호층을 형성함에 있어, 칩 실장부 상에 치환용 베이스층을 형성한 후, 저온 고압의 조건으로 치환용 베이스층을 열처리하여 투명한 산화물로 치환함으로써, 계면 특성이 우수한 보호층을 용이하게 형성할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 발광 장치 110 : 발광 칩
120 : 칩 실장부 130 : 보호층
132 : 치환용 베이스 140 : 몰딩부
120 : 칩 실장부 130 : 보호층
132 : 치환용 베이스 140 : 몰딩부
Claims (7)
- 칩 실장부에 발광 칩을 실장하는 단계;
상기 칩 실장부의 칩 실장면 상에 치환용 베이스층을 형성하는 단계;
상기 치환용 베이스층을 투명한 산화물로 치환하여 보호층을 형성하는 단계; 및
상기 보호층 상에 몰딩부를 형성하는 단계를 포함하고,
상기 치환용 베이스층을 형성하는 단계는,
증착 공정을 통해 형성하는 것을 특징으로 하는 발광 장치의 제조 방법. - 제1항에 있어서,
상기 치환용 베이스층은 규소를 포함하며, 상기 보호층은 규소 산화물을 포함하는 것을 특징으로 하는 발광 장치의 제조 방법. - 제2항에 있어서,
상기 치환용 베이스층은 다결정 규소, 단결정 규소 및 비정질 규소 중 적어도 하나를 포함하는 것을 특징으로 하는 발광 장치의 제조 방법. - 제2항에 있어서, 상기 보호층을 형성하는 단계는,
상기 치환용 베이스층을 열처리 공정을 통해 투명한 산화물로 치환하는 것을 특징으로 하는 발광 장치의 제조 방법. - 제4항에 있어서,
상기 치환용 베이스층의 열처리는 1 ~ 10기압의 비활성 기체에 1 ~ 2기압의 수증기가 포함된 분위기에서 100℃ ~ 200℃의 온도로 진행되는 것을 특징으로 하는 발광 장치의 제조 방법. - 광을 발생시키는 발광 칩;
상기 발광 칩이 실장되는 칩 실장부;
상기 칩 실장부의 칩 실장면 상에 형성되며, 치환용 베이스층의 열처리 공정을 통해 투명한 산화물로 치환된 보호층; 및
상기 보호층 상에 형성되는 몰딩부를 포함하고,
상기 치환용 베이스층은 증착 공정을 통해 형성하는 것을 특징으로 하는 발광 장치. - 제6항에 있어서,
상기 치환용 베이스층은 규소를 포함하며, 상기 보호층은 규소 산화물을 포함하는 것을 특징으로 하는 발광 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100028818A KR101650430B1 (ko) | 2010-03-30 | 2010-03-30 | 발광 장치 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100028818A KR101650430B1 (ko) | 2010-03-30 | 2010-03-30 | 발광 장치 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110109207A KR20110109207A (ko) | 2011-10-06 |
| KR101650430B1 true KR101650430B1 (ko) | 2016-08-23 |
Family
ID=45026514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100028818A KR101650430B1 (ko) | 2010-03-30 | 2010-03-30 | 발광 장치 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101650430B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281218A (ja) | 2006-04-07 | 2007-10-25 | Renesas Technology Corp | 発光ダイオードおよびその製造方法 |
| JP2007324256A (ja) | 2006-05-31 | 2007-12-13 | Toyoda Gosei Co Ltd | Ｌｅｄ装置 |
| JP2009224536A (ja) * | 2008-03-17 | 2009-10-01 | Citizen Holdings Co Ltd | Ｌｅｄデバイスおよびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100826426B1 (ko) * | 2006-02-22 | 2008-04-29 | 삼성전기주식회사 | 발광다이오드 패키지 |
-
2010
- 2010-03-30 KR KR1020100028818A patent/KR101650430B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281218A (ja) | 2006-04-07 | 2007-10-25 | Renesas Technology Corp | 発光ダイオードおよびその製造方法 |
| JP2007324256A (ja) | 2006-05-31 | 2007-12-13 | Toyoda Gosei Co Ltd | Ｌｅｄ装置 |
| JP2009224536A (ja) * | 2008-03-17 | 2009-10-01 | Citizen Holdings Co Ltd | Ｌｅｄデバイスおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110109207A (ko) | 2011-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8470621B2 (en) | Method for fabricating a flip-chip semiconductor optoelectronic device | |
| EP2710645B1 (en) | Semiconductor light emitting diode | |
| US10490712B2 (en) | Light emitter device packages, components, and methods for improved chemical resistance and related methods | |
| JP5414579B2 (ja) | 半導体発光装置 | |
| KR100652133B1 (ko) | 플립칩 구조의 발광 소자 | |
| KR102086365B1 (ko) | 반도체 발광소자 | |
| US9059149B2 (en) | Electronic device package and packaging substrate for the same | |
| CN103403895B (zh) | 半导体发光器件 | |
| KR101515310B1 (ko) | 발광 다이오드 칩 | |
| JP2008010591A (ja) | 発光装置およびその製造方法、パッケージ、発光素子実装用の基板 | |
| KR20050114632A (ko) | 조명용 모듈 및 그 제조 방법 | |
| US11942569B2 (en) | Methods and packages for enhancing reliability of ultraviolet light-emitting devices | |
| KR102006390B1 (ko) | 발광 다이오드 패키지의 제조 방법 | |
| JP2009224536A (ja) | Ｌｅｄデバイスおよびその製造方法 | |
| US9837591B2 (en) | Light-emitting semiconductor component and method of producing light-emitting semiconductor components | |
| US10651337B2 (en) | Supporting substrate for semiconductor device, semiconductor apparatus comprising the same, and method for manufacturing the same | |
| US8637893B2 (en) | Light emitting device package, method of manufacturing the same, and lighting system | |
| US8258538B2 (en) | Light emitting device package | |
| US8143618B2 (en) | ZnO based semiconductor device and its manufacture method | |
| WO2007123310A1 (en) | Method of fabricating light emitting diode package with surface treated resin encapsulant and the package fabricated by the method | |
| JP3275308B2 (ja) | 半導体発光装置及びその製法 | |
| KR101650430B1 (ko) | 발광 장치 및 이의 제조 방법 | |
| US9780263B2 (en) | Optoelectronic semiconductor component | |
| KR20050010110A (ko) | 발광 다이오드 및 그 제조방법 | |
| US20190140145A1 (en) | Light-Emitting Device and Method for Manufacturing a Light-Emitting Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |