KR101644903B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101644903B1
KR101644903B1 KR1020140149352A KR20140149352A KR101644903B1 KR 101644903 B1 KR101644903 B1 KR 101644903B1 KR 1020140149352 A KR1020140149352 A KR 1020140149352A KR 20140149352 A KR20140149352 A KR 20140149352A KR 101644903 B1 KR101644903 B1 KR 101644903B1
Authority
KR
South Korea
Prior art keywords
substrate
liquid crystal
layer
crystal material
loop
Prior art date
Application number
KR1020140149352A
Other languages
English (en)
Other versions
KR20160053056A (ko
Inventor
배광수
김유진
김상일
채경태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140149352A priority Critical patent/KR101644903B1/ko
Priority to US14/831,532 priority patent/US9785002B2/en
Priority to CN201510708488.8A priority patent/CN105572934A/zh
Priority to EP15191863.8A priority patent/EP3015910A1/en
Publication of KR20160053056A publication Critical patent/KR20160053056A/ko
Application granted granted Critical
Publication of KR101644903B1 publication Critical patent/KR101644903B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133371—Cells with varying thickness of the liquid crystal layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액정 표시 장치를 제공한다. 본 발명의 일실시예에 따른 액정 표시 장치는 기판, 상기 기판 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터 위에 위치하는 화소 전극 그리고 상기 화소 전극과 마주보는 루프층을 포함하고, 상기 화소 전극과 상기 루프층 사이에 복수의 미세 공간(Microcavity)이 형성되어 있고, 상기 미세 공간은 액정 물질을 포함하는 액정층을 형성하고, 상기 기판의 중앙부에서 외곽부로 갈수록 상기 각각의 미세 공간에서 셀갭의 최대값과 최소값의 차이가 커진다.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND METHOD OF MANUFACTURING THE SAME}
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어진다.
전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 가운데 하나로써, 픽셀에 복수의 미세 공간(micro cavity)을 형성하고, 여기에 액정을 채워 디스플레이를 구현하는 기술이 개발되고 있다. 종래의 액정 표시 장치에서는 두 장의 기판이 사용되었으나, 이 기술은 하나의 기판 위에 구성 요소들을 형성함으로써 장치의 무게, 두께 등을 줄일 수 있다.
이러한 디스플레이 장치는 곡률이 적용된 커브드 패널에 적용할 수 있다. 일정한 곡률을 갖도록 패널을 구부리면 패널 중앙부와 외곽부에서 광학 시인성에 차이가 발생한다.
본 발명이 해결하고자 하는 과제는 패널 전체에서 중앙부에서 외곽부로 갈수록 셀 갭이 점진적으로 변하는 액정 표시 장치 및 그 제조 방법을 제공하는데 있다.
본 발명의 일실시예에 따른 액정 표시 장치는 기판, 상기 기판 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터 위에 위치하는 화소 전극 그리고 상기 화소 전극과 마주보는 루프층을 포함하고, 상기 화소 전극과 상기 루프층 사이에 복수의 미세 공간(Microcavity)이 형성되어 있고, 상기 미세 공간은 액정 물질을 포함하는 액정층을 형성하고, 상기 기판의 중앙부에서 외곽부로 갈수록 상기 각각의 미세 공간에서 셀갭의 최대값과 최소값의 차이가 커진다.
상기 미세 공간의 상부에 위치하는 상기 액정 물질과 상기 미세 공간의 하부에 위치하는 상기 액정 물질의 선경사각은 서로 다를 수 있다.
상기 미세 공간의 상부에 위치하는 상기 액정 물질과 상기 미세 공간의 하부에 위치하는 상기 액정 물질의 선경사각의 차이는 상기 중앙부에서 상기 외곽부로 갈수록 커질 수 있다.
상기 루프층은 상기 미세 공간을 향하는 하부면과 상기 미세 공간과 멀어지는 방향에서 상기 하부면과 대응하는 상부면을 포함하고, 상기 상부면은 상기 기판에 평행하고, 상기 하부면은 곡률을 가질 수 있다.
상기 기판을 구부렸을 때, 상기 루프층의 하부면은 상기 기판에 평행하고, 상기 상부면은 곡률을 가질 수 있다.
상기 외곽부에 위치하는 상기 미세 공간에서 상기 기판에 인접한 상기 액정 물질은 수직 배향되고, 상기 루프층에 인접한 상기 액정 물질은 경사각을 가질 수 있다.
상기 기판을 구부렸을 때, 상기 외곽부에 위치하는 상기 미세 공간에서 상기 루프층에 인접한 상기 액정 물질은 수직 배향되고, 상기 기판에 인접한 상기 액정 물질은 경사각을 가질 수 있다.
상기 기판의 중앙부에서 외곽부로 갈수록 상기 복수의 미세 공간에 대응하는 각각의 상기 루프층 부분에서 두께의 최대값과 최소값의 차이가 커질 수 있다.
상기 기판을 구부렸을 때, 상기 기판 전체에서 상기 루프층의 두께는 균일할 수 있다.
상기 기판의 중앙부에서 상기 외곽부로 진행하는 방향은 상기 기판의 장변과 평행할 수 있다.
상기 기판의 장변 기준으로 상기 기판의 중앙부에 위치하는 상기 복수의 미세 공간에서의 셀 갭은 동일할 수 있다.
상기 기판의 중앙부에서 상기 외곽부로 갈수록 상기 미세 공간에서 상기 루프층에 인접한 상기 액정 물질의 경사각이 점점 커질 수 있다.
본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법은 기판 위에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계, 상기 화소 전극 위에 희생층을 형성하는 단계, 상기 희생층 위에 루프층을 형성하는 단계, 상기 희생층을 제거하여 복수의 미세 공간을 형성하는 단계, 상기 복수의 미세 공간에 액정 물질을 주입하여 액정층을 형성하는 단계 그리고 상기 루프층 위에 캐핑층을 형성하는 단계를 포함하고, 상기 희생층을 형성하는 단계는 상기 기판의 중앙부에서 외곽부로 갈수록 복수의 희생층 패턴 각각이 갖는 높이의 최대값과 최소값의 차이가 커진다.
상기 복수의 희생층 패턴을 형성하는 것은 슬릿 마스크를 사용할 수 있다.
상기 루프층은 상기 미세 공간을 향하는 하부면과 상기 미세 공간과 멀어지는 방향에서 상기 하부면과 대응하는 상부면을 포함하고, 상기 루프층의 상부면은 상기 기판과 평행하도록 형성하고, 상기 하부면은 곡률을 가지도록 형성할 수 있다.
상기 기판을 구부리는 단계를 더 포함하고, 상기 기판이 구부러진 상태에서 상기 루프층의 하부면은 상기 기판에 평행하고, 상기 상부면은 곡률을 가지도록 형성할 수 있다.
상기 기판의 중앙부에서 상기 외곽부로 갈수록 상기 복수의 미세 공간에 대응하는 각각의 상기 루프층 부분에서 두께의 최대값과 최소값이 차이가 커지도록 형성할 수 있다.
상기 기판을 구부리는 단계를 더 포함하고, 상기 기판이 구부러진 상태에서 상기 기판 전체에서 상기 루프층의 두께가 균일하도록 형성할 수 있다.
상기 기판의 중앙부에서 상기 외곽부로 진행하는 방향은 상기 기판의 장변과 평행할 수 있다.
상기 기판의 장변 기준으로 상기 기판의 중앙부 위치하는 상기 복수의 미세 공간에서 셀 갭은 동일하도록 형성할 수 있다.
본 발명의 일실시예에 따르면, 화소 단위로 비대칭한 셀 갭을 갖도록 설계하고, 패널의 중앙부에서 외곽부로 갈수록 비대칭한 셀 갭 차이가 점진적으로 변하도록 설계하여 패널의 위치에 따른 리타데이션 변동 폭을 최소화하여 구부러진 패널에서 시인성을 향상시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 액정 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 절단선 II-II를 따라 자른 단면도이다.
도 3은 패널 전체에서 셀 갭을 일정하게 형성한 액정 표시 장치를 개략적으로 나타내는 단면도이다.
도 4는 도 3의 액정 표시 장치를 구부린 모양을 개략적으로 나타내는 단면도이다.
도 5는 본 발명의 일실시예에 따른 액정 표시 장치에서 패널 전체의 액정 배열을 개략적으로 나타내는 단면도이다.
도 6은 도 5의 액정 표시 장치를 구부린 모양을 개략적으로 나타내는 단면도이다.
도 7은 본 발명의 일실시예에 따른 액정 표시 장치를 나타내는 평면도이다.
도 8은 도 7의 절단선 VIII-VIII을 따라 자른 단면도이다.
도 9는 패널의 중앙부에서 도 7의 절단선 IX-IX를 따라 자른 단면도이다.
도 10은 패널의 외곽부에서 도 7의 절단선 IX-IX를 따라 자른 단면도이다.
도 11 내지 도 26은 본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도들이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 일실시예에 따른 액정 표시 장치를 나타내는 평면도이다. 도 2는 도 1의 절단선 II-II를 따라 자른 단면도이다.
본 발명의 일실시예에 따른 액정 표시 장치는 표시 영역(DA)과 표시 영역(DA)을 둘러싸는 주변 영역(PA)을 포함한다.
표시 영역(DA)은 실제 이미지를 출력하는 영역이며, 주변 영역(PA)은 게이트 구동부 또는 데이터 구동부가 형성되거나 외부 회로와 연결되는 부분인 게이트 패드 또는 데이터 패드 등을 포함하는 게이트 패드부(미도시) 및 데이터 패드부(미도시)가 위치한다. 일반적으로, 게이트 패드는 게이트선의 끝단에 위치하는 넓은 부분이고, 데이트 패드는 데이터선의 끝단에 위치하는 넓은 부분이다.
본 발명의 일실시예에 따른 액정 표시 장치의 표시 영역(DA)에 복수의 미세 공간(305)이 형성되어 있다. 미세 공간(305)은 빈 공간으로 액정 물질이 들어가 액정층을 형성한다. 박막 트랜지스터 표시판(100) 위에 액정층에 대응하는 복수의 미세 공간(305)이 배치되어 있다. 미세 공간(305)은 루프층(360)으로 덮여 있다. 박막 트랜지스터 표시판(100)은 액정 표시 장치를 구동하기 위한 박막 트랜지스터 및 배선 등을 포함하고 있고, 이에 대해서는 이후 자세히 설명하기로 한다.
본 실시예에 따르면, 패널 또는 박막 트랜지스터 표시판(100)의 중앙부의 미세 공간(305)에서 셀 갭의 최대값과 최소값이 차이보다 외곽부의 미세 공간(305)에서 셀 갭의 최대값과 최소값이 차이가 크다. 구체적으로, 박막 트랜지스터 표시판(100)의 중앙부에 위치하는 미세 공간(305)의 좌우 셀 갭(d1)은 실질적으로 동일하고, 외곽부에 위치하는 미세 공간(305)의 좌우 셀 갭(d1, d2)는 서로 다르다. 복수의 미세 공간(305)에서 셀 갭의 최대값과 최소값의 차이는 박막 트랜지스터 표시판(100)의 중앙부에서 외곽부로 갈수록 점진적으로 커진다. 중앙부에 위치하는 미세 공간(305)의 셀갭의 최대값과 최소값은 실질적으로 동일하므로 셀갭의 최대값과 최소값이 차이는 0 부터 제1 셀 갭(d1)과 제2 셀 갭(d2)의 차이값만큼 변할 수 있다.
본 실시예에서 박막 트랜지스터 표시판(100)의 가로 방향의 길이는 세로 방향의 길이보다 클 수 있다. 박막 트랜지스터 표시판(100)의 중앙부에서 외곽부로 진행하는 방향은 가로 방향의 장변과 평행한 제1 방향(D1) 또는 제2 방향(D2)일 수 있다. 제1 방향(D1)과 제2 방향(D2)은 서로 반대이다. 장변 기준으로 박막 트랜지스터 표시판(100)의 중앙부에 위치하는 복수의 미세 공간(305)에서의 셀 갭은 실질적으로 동일할 수 있다.
이하에서는 도 3 내지 도 6을 참고하여 본 발명의 일실시예에 따른 액정 표시 장치에서 액정 물질의 배열에 대해 종래와 비교하여 설명하기로 한다.
도 3은 패널 전체에서 셀 갭을 일정하게 형성한 액정 표시 장치를 개략적으로 나타내는 단면도이다. 도 4는 도 3의 액정 표시 장치를 구부린 모양을 개략적으로 나타내는 단면도이다. 도 5는 본 발명의 일실시예에 따른 액정 표시 장치에서 패널 전체의 액정 배열을 개략적으로 나타내는 단면도이다. 도 6은 도 5의 액정 표시 장치를 구부린 모양을 개략적으로 나타내는 단면도이다.
도 3 내지 도 6에 도시한 단면도는 설명의 편의를 위해 도 2와 달리 액정 표시 장치의 표시 영역 전체에 대응하는 복수의 미세 공간(305)을 구획하지 않고 하나로 도시한 것이다.
도 3을 참고하면, 박막 트랜지스터 표시판(100)의 중앙부와 외곽부에 위치하는 미세 공간(305)에서 셀 갭이 동일한 경우에 액정 물질(310)은 실질적으로 수직으로 배향되어 있다. 도 4를 참고하면, 도 3에 도시한 액정 표시 장치를 일정한 곡률 반경(600R을 적용)을 갖도록 구부렸을 때, 박막 트랜지스터 표시판(100)의 중앙부는 보는 사람의 시인 방향(view point)과 액정 물질의 광축이 일치하지만, 박막 트랜지스터 표시판(100)의 외곽부는 곡률에 의해 시인 방향과 액정 물질의 광축 사이에 일정한 각도가 생긴다. 도 4에서는 시인 방향과 액정 물질의 광축 사이의 각도가 대략 8도 가량 외곽부에 생긴다. 이 때, 셀 갭의 변화가 없다고 가정하더라도 박막 트랜지스터 표시판(100)의 중앙부와 외곽부에서 광학 시인성에 차이가 발생할 수 있다. 예를 들어, 전계가 가해지지 않은 블랙 상태에서 곡률을 부여하면 박막 트랜지스터 표시판(100) 외곽부의 리타데이션 효과로 인해 중앙부와 달리 빛셈 현상이 발생할 수 있다.
이러한 광학 시인성 차이는 전계 인가 시 화이트 상태에서도 변화되는 리타데이션의 변화 폭이 작아져 박막 트랜지스터 표시판(100)의 중앙부와 비교할 때 외곽부의 투과율이 저하될 수 있다.
하지만, 도 5를 참고하면 본 발명의 일실시예에 따른 액정 표시 장치에서 중앙부의 미세 공간(305)에서 셀 갭의 최대값과 최소값이 차이는 외곽부로 갈수록 점진적으로 커진다. 본 실시예에서 미세 공간(305)을 덮고 있는 루프층(360)은 박막 트랜지스터 표시판(100)의 중앙부에서 외곽부로 갈수록 점점 두께가 두꺼워진다. 루프층(360)은 미세 공간(305)을 향하는 하부면과 이에 대응하는 상부면을 가지고, 본 실시예에서 루프층(360)의 하부면은 곡률을 가지고, 상부면은 박막 트랜지스터 표시판(100)에 평행할 수 있다. 이에 따라, 미세 공간(305)의 상부에 위치하는 액정 물질(310)과 미세 공간(305) 하부에 위치하는 액정 물질(310)의 선경사각은 서로 다를 수 있다. 미세 공간(305) 상부에 위치하는 액정 물질(310)과 미세 공간(305) 하부에 위치하는 액정 물질(310)의 선경사각 차이는 박막 트랜지스터 표시판(100)의 중앙부에서 외곽부로 갈수록 점점 커질 수 있다. 여기서, 외곽부에 위치하는 미세 공간(305)에서, 박막 트랜지스터 표시판(100)에 인접한 액정 물질(310)은 실질적으로 수직 배향되고, 루프층(360)에 인접한 액정 물질(310)은 경사각을 가질 수 있다.
도 6을 참고하면, 도 5에 도시한 액정 표시 장치를 일정한 곡률 반경(본 실시예에서는 600R을 적용)을 갖도록 구부렸을 때, 박막 트랜지스터 표시판(100)의 외곽부에 인접한 미세 공간(305)에서, 루프층(360)에 인접한 액정 물질(310)은 실질적으로 수직 배향되고, 박막 트랜지스터 표시판(100)에 인접한 액정 물질(310)은 경사각을 가질 수 있다.
액정의 연속 이론(continuous theory)에 따라 외곽부에 위치하는 미세 공간(305)에서는 상하부 간의 경사각 차이만큼 상부에서 하부로 갈수록 점진적으로 커지는 경사각을 갖도록 액정 물질(310)이 정렬될 수 있다. 따라서, 본 실시예에 따른 액정 표시 장치에서 외곽부의 상부에 위치하는 액정 물질(310)은 시인 방향(view point)과 거의 일치하도록 수직 배향되어 있기 때문에 박막 트랜지스터 표시판(100)의 중앙부와 외곽부 사이의 리타데이션 변동 폭을 최소화할 수 있고, 이에 따라 시인성이 향상될 수 있다.
도 7은 본 발명의 일실시예에 따른 액정 표시 장치를 나타내는 평면도이다. 도 8은 도 7의 절단선 VIII-VIII을 따라 자른 단면도이다. 도 9는 패널의 중앙부에서 도 7의 절단선 IX-IX를 따라 자른 단면도이다. 도 10은 패널의 외곽부에서 도 7의 절단선 IX-IX를 따라 자른 단면도이다. 도 7은 도 1에 도시한 복수의 미세 공간(305)에 각각에 대응하는 복수의 화소 가운데 일부분인 2 * 2 화소 부분(A)을 나타내고, 본 발명의 일실시예에 따른 액정 표시 장치는 이러한 화소가 상하좌우로 반복 배열될 수 있다.
도 7 내지 도 9를 참고하면, 투명한 유리 또는 플라스틱 등으로 만들어진 기판(110) 위에 게이트선(121)이 및 유지 전극선(131)이 형성되어 있다. 게이트선(121)은 게이트 전극(124)을 포함한다. 유지 전극선(131)은 주로 가로 방향으로 뻗어 있으며 공통 전압(Vcom) 등의 정해진 전압을 전달한다. 유지 전극선(131)은 게이트선(121)과 실질적으로 수직하게 뻗은 한 쌍의 세로부(135a) 및 한 쌍의 세로부(135a)의 끝을 서로 연결하는 가로부(135b)를 포함한다. 유지 전극(135a, 135b)은 화소 전극(191)을 둘러싸는 구조를 가진다.
게이트선(121) 및 유지 전극선(131) 위에 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 데이터선(171) 하부에 위치하는 반도체층(151), 소스/드레인 전극의 하부 및 박막 트랜지스터(Q)의 채널 부분에 위치하는 반도체층(154)이 형성되어 있다.
각 반도체층(151, 154) 위이며, 데이터선(171), 소스/드레인 전극의 사이에는 복수의 저항성 접촉 부재가 형성되어 있을 수 있는데, 도면에서는 생략되어 있다.
각 반도체층(151, 154) 및 게이트 절연막(140) 위에 소스 전극(173) 및 소스 전극(173)과 연결되는 데이터선(171), 드레인 전극(175)을 포함하는 데이터 도전체(171, 173, 175)가 형성되어 있다.
게이트 전극(124), 소스 전극(173), 및 드레인 전극(175)은 반도체층(154)과 함께 박막 트랜지스터(Q)를 형성하며, 박막 트랜지스터(Q)의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체층 부분(154)에 형성된다.
데이터 도전체(171, 173, 175) 및 노출된 반도체층(154) 부분 위에는 제1 층간 절연막(180a)이 형성되어 있다. 제1 층간 절연막(180a)은 질화 규소(SiNx)와 산화 규소(SiOx) 따위의 무기 절연물 또는 유기 절연물을 포함할 수 있다.
제1 층간 절연막(180a) 위에는 색필터(230) 및 차광 부재(220a, 220b)가 형성되어 있다.
먼저, 차광 부재(220a, 220b)는 화상을 표시하는 영역에 대응하는 개구부를 가지는 격자 구조로 이루어져 있으며, 빛이 투과하지 못하는 물질로 형성되어 있다. 차광 부재(220a, 220b)의 개구부에는 색필터(230)가 형성되어 있다. 차광 부재(220a, 220b)는 게이트선(121)과 평행한 방향을 따라 형성된 가로 차광 부재(220a)와 데이트선(171)과 평행한 방향을 따라 형성된 세로 차광 부재(220b)를 포함한다.
색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 중 하나를 표시할 수도 있다. 색필터(230)는 인접하는 화소마다 서로 다른 색을 표시하는 물질로 형성되어 있을 수 있다.
색필터(230) 및 차광 부재(220a, 220b)의 위에는 이를 덮는 제2 층간 절연막(180b)이 형성되어 있다. 제2 층간 절연막(180b)은 규소 질화물(SiNx)와 규소 산화물(SiOx) 따위의 무기 절연물 또는 유기 절연물을 포함할 수 있다.
색필터(230)와 차광 부재(220a, 220b)의 두께 차이로 인하여 단차가 발생된 경우에는 제2 층간 절연막(180b)을 유기 절연물을 포함하도록 하여 단차를 줄이거나 제거할 수 있다.
색필터(230), 차광 부재(220a, 220b) 및 층간 절연막(180a, 180b)에는 드레인 전극(175)을 노출하는 접촉 구멍(185)이 형성되어 있다.
제2 층간 절연막(180b) 위에는 화소 전극(191)이 위치한다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다.
화소 전극(191)은 전체적인 모양이 사각형이며 가로 줄기부(191a) 및 이와 교차하는 세로 줄기부(191b)로 이루어진 십자형 줄기부를 포함한다. 또한 가로 줄기부(191a)와 세로 줄기부(191b)에 의해 네 개의 부영역으로 나뉘어지며 각 부영역은 복수의 미세 가지부(191c)를 포함한다. 또한, 본 실시예에서 화소 전극(191)의 좌우 외곽에서 미세 가지부(191c)를 연결하는 외곽 줄기부(191d)를 더 포함할 수 있다. 본 실시예에서 외곽 줄기부(191d)는 화소 전극(191)의 좌우 외곽에 위치하나, 화소 전극(191)의 상부 또는 하부까지 연장되어 위치할 수도 있다.
화소 전극(191)의 미세 가지부(191c)는 게이트선(121) 또는 가로 줄기부와 대략 40도 내지 45도의 각을 이룬다. 또한, 이웃하는 두 부영역의 미세 가지부는 서로 직교할 수 있다. 또한, 미세 가지부의 폭은 점진적으로 넓어지거나 미세 가지부(191c)간의 간격이 다를 수 있다.
화소 전극(191)은 세로 줄기부(191b)의 하단에서 연결되고, 세로 줄기부(191b)보다 넓은 면적을 갖는 연장부(197)를 포함하고, 연장부(197)에서 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
지금까지 설명한 박막 트랜지스터(Q) 및 화소 전극(191)에 관한 설명은 하나의 예시이고, 측면 시인성을 향상시키기 위해 박막 트랜지스터 구조 및 화소 전극 디자인을 변형할 수 있다.
화소 전극(191) 위에는 하부 배향막(11)이 형성되어 있고, 하부 배향막(11)은 수직 배향막일 수 있다. 하부 배향막(11)은 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane) 또는 폴리 이미드(Polyimide) 등의 액정 배향막으로써 일반적으로 사용되는 물질들 중 적어도 하나를 포함하여 형성될 수 있다.
하부 배향막(11)과 대향하는 부분에 상부 배향막(21)이 위치하고, 하부 배향막(11)과 상부 배향막(21) 사이에는 미세 공간(305)이 형성되어 있다. 미세 공간(305)에는 액정 분자를 포함하는 액정 물질(310)이 주입되어 있고, 미세 공간(305)은 입구부(307)를 갖는다. 미세 공간(305)은 화소 전극(191)의 열 방향 다시 말해 세로 방향을 따라 복수개 형성될 수 있다. 본 실시예에서 배향막(11, 21)을 형성하는 배향 물질과 액정 분자를 포함하는 액정 물질(310)은 모관력(capillary force)을 이용하여 미세 공간(305)에 주입될 수 있다. 본 실시예에서 하부 배향막(11)과 상부 배향막(21)은 위치에 따른 구별되는 것일 뿐이고, 도 4에 도시한 바와 같이 서로 연결될 수 있다. 하부 배향막(11)과 상부 배향막(21)은 동시에 형성될 수 있다.
미세 공간(305)은 게이트선(121)과 중첩하는 부분에 위치하는 복수의 액정 주입부(307FP)에 의해 세로 방향으로 나누어짐으로써 복수개의 미세 공간(305)을 형성하며, 복수의 미세 공간(305)은 화소 전극(191)의 열 방향 다시 말해 세로 방향을 따라 형성될 수 있다. 또한 이후에 설명하는 격벽부(PWP)에 의해 미세 공간(305)은 가로 방향으로 나누어짐으로써 복수개의 미세 공간(305)을 형성하며, 복수의 미세 공간(305)은 화소 전극(191)의 행 방향 다시 말해 게이트선(121)이 뻗어 있는 가로 방향을 따라 형성될 수 있다. 복수개 형성된 미세 공간(305) 각각은 화소 영역 하나 또는 둘 이상에 대응할 수 있고, 화소 영역은 화면을 표시하는 영역에 대응할 수 있다.
상부 배향막(21) 위에는 공통 전극(270), 하부 절연층(350)이 위치한다. 공통 전극(270)은 공통 전압을 인가 받고, 데이터 전압이 인가된 화소 전극(191)과 함께 전기장을 생성하여 두 전극 사이의 미세 공간(305)에 위치하는 액정 물질(310)가 기울어지는 방향을 결정한다. 공통 전극(270)은 화소 전극(191)과 축전기를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다. 하부 절연층(350)은 질화 규소(SiNx) 또는 산화 규소(SiO2)로 형성될 수 있다.
본 실시예에서는 공통 전극(270)이 미세 공간(305) 위에 형성되는 것으로 설명하였으나, 다른 실시예로 공통 전극(270)이 미세 공간(305) 하부에 형성되어 수평 전계 모드에 따른 액정 구동도 가능하다.
하부 절연층(350) 위에 루프층(Roof Layer; 360)이 위치한다. 루프층(360)은 화소 전극(191)과 공통 전극(270)의 사이 공간인 미세 공간(305)이 형성될 수 있도록 지지하는 역할을 한다. 루프층(360)은 포토 레지스트 또는 그 밖의 유기 물질을 포함할 수 있다. 본 실시예에서 중앙부의 루프층(360)은 좌우 방향으로 실질적으로 동일한 두께를 가질 수 있다.
루프층(360) 위에 상부 절연층(370)이 위치한다. 상부 절연층(370)은 루프층(360)의 상부면과 접촉할 수 있다. 상부 절연층(370)은 규소 질화물(SiNx) 또는 규소 산화물(SiOx)로 형성될 수 있다. 도 8에 도시한 바와 같이 상부 절연층(370)은 루프층(360)의 측면부를 덮을 수 있다.
본 실시예에서 캐핑층(390)은 액정 주입부(307FP)에도 위치하고, 액정 주입부(307FP)에 의해 노출된 미세 공간(305)의 입구부(307)를 덮는다. 캐핑층(390)은 유기 물질 또는 무기 물질을 포함한다.
본 실시예에서는 도 9에 도시한 바와 같이, 가로 방향으로 이웃하는 미세 공간(305) 사이에 격벽부(PWP)가 형성되어 있다. 격벽부(PWP)는 데이터선(171)이 뻗어 있는 방향을 따라 형성될 수 있고, 루프층(360)에 의해 덮일 수 있다. 격벽부(PWP)에는 하부 절연층(350), 공통 전극(270), 상부 절연층(370) 및 루프층(360)이 채워져 있는데 이러한 구조물이 격벽(Partition Wall)을 형성함으로써 미세 공간(305)을 구획 또는 정의할 수 있다. 본 실시예에서는 미세 공간(305) 사이에 격벽부(PWP)와 같은 격벽 구조가 있기 때문에 기판(110)이 휘더라도 발생하는 스트레스가 적고, 셀 갭(Cell Gap)이 변경되는 정도가 감소할 수 있다.
도 10을 참고하면, 도 9에 도시한 중앙부의 구조와 대체로 유사하나 외곽부에 위치하는 미세 공간(305)에서 좌우 셀 갭(d1, d2)은 서로 다르다. 도 10에 도시한 단면도의 왼쪽이 기판(110)의 중앙부에서 더 멀리 위치한다. 외곽부에 위치하는 미세 공간(305)에 대응하는 루프층(360) 부분의 두께는 중앙부에서 멀리 위치할수록 두꺼울 수 있다. 이 때, 제1 셀 갭(d1)은 중앙부의 셀 갭(d1)과 동일할 수 있고, 제1 셀 갭(d1)의 최대값, 제2 셀 갭(d2)의 최소값을 갖는 미세 공간(305)과 오른쪽으로 이웃하는 미세 공간에서 셀 갭의 최소값(d3)은 제2 셀 갭(d2)보다 클 수 있다.
이하에서는 도 11 내지 도 26을 참고하여 앞에서 설명한 액정 표시 장치를 제조하는 방법에 대한 일실시예를 설명하기로 한다. 하기에 설명하는 실시예는 제조 방법의 일실시예로 다른 형태로 변형 실시 가능하다.
도 11 내지 도 26은 본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도들이다. 도 11, 14, 17, 20, 21, 24는 도 7의 절단선 VIII-VIII을 따라 자른 단면도를 순서대로 나타낸 것이다. 도 12, 15, 18, 22, 25는 패널의 중앙부에서 도 7의 절단선 IX-IX를 따라 자른 단면도이다. 도 13, 16, 19, 23, 26은 패널의 외곽부에서 도 7의 절단선 IX-IX를 따라 자른 단면도이다.
도 7, 도 11 및 도 12를 참고하면, 기판(110) 위에 일반적으로 알려진 스위칭 소자를 형성하기 위해 가로 방향으로 뻗어 있는 게이트선(121), 게이트선(121) 위에 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 위에 반도체층(151, 154)을 형성하고, 소스 전극(173) 및 드레인 전극(175)을 형성한다. 이 때 소스 전극(173)과 연결된 데이터선(171)은 게이트선(121)과 교차하면서 세로 방향으로 뻗도록 형성할 수 있다.
소스 전극(173), 드레인 전극(175) 및 데이터선(171)을 포함하는 데이터 도전체(171, 173, 175) 및 노출된 반도체층(154) 부분 위에는 제1 층간 절연막(180a)을 형성한다.
제1 층간 절연막(180a) 위에 화소 영역에 대응하는 위치에 색필터(230)를 형성하고, 색필터(230) 사이에 차광 부재(220a, 220b)를 형성한다. 차광 부재(220a, 220b)를 형성할 때, 주변 영역(PA)에 위치하는 차광층(221)을 함께 형성할 수 있다.
색필터(230) 및 차광 부재(220a, 220b)의 위에 이를 덮는 제2 층간 절연막(180b)을 형성하고, 제2 층간 절연막(180b)은 화소 전극(191)과 드레인 전극(175)을 전기적, 물리적으로 연결하는 접촉 구멍(185)을 갖도록 형성한다.
이후, 제2 층간 절연막(180b) 위에 화소 전극(191)을 형성하고, 화소 전극(191) 위에 희생층(300)을 형성한다. 희생층(300)에는 도 12에 도시한 바와 같이 데이터선(171)을 따라 오픈부(OPN)가 형성되어 있다. 오픈부(OPN)에는 이후 공정에서 공통 전극(270), 하부 절연층(350), 루프층(360) 및 상부 절연층(370)이 채워져 격벽부(PWP)를 형성할 수 있다.
도 13을 참고하면, 외곽부에서 희생층(300)은 패널의 중앙부에서 멀어질수록 희생층 패턴(300)이 갖는 높이의 최대값(d1)과 최소값(d2)의 차이가 커진다. 도 13에 도시한 단면도의 왼쪽이 기판(110)의 중앙부에서 더 멀리 위치한다. 희생층 패턴(300)은 각각의 미세 공간(305)에 대응하는 희생층을 가리킬 수 있다. 외곽부에 위치하는 희생층 패턴(300)의 두께는 중앙부에서 멀리 위치할수록 얇을 수 있다. 이 때, 제1 두께(d1)는 중앙부의 희생층 패턴(300) 두께와 동일할 수 있고, 제1 두께(d1)의 최대값, 제2 두께(d2)의 최소값을 갖는 희생층 패턴(300)과 오른쪽으로 이웃하는 희생층 패턴(300)에서 제3 두께의 최소값(d3)은 제2 두께(d2)보다 클 수 있다. 이러한 희생층 패턴(300)을 형성하기 위해 슬릿 마스크를 사용할 수 있다. 슬릿 마스크는 각각의 미세 공간에 대응하는 부분에서 패널의 중앙부에서 멀어짐에 따라 빛의 투과율이 점진적으로 변할 수 있는 구조를 가질 수 있다.
도 14 내지 도 16을 참고하면, 희생층(300) 위에 공통 전극(270), 하부 절연층(350) 및 루프층(360)을 차례로 형성한다. 루프층(360)은 노광 및 현상 공정에 의해 세로 방향으로 이웃하는 화소 영역 사이에 위치하는 가로 차광 부재(220a)와 대응하는 영역에서 제거될 수 있다. 루프층(360)은 가로 차광 부재(220a)와 대응하는 영역에서 하부 절연층(350)을 외부로 노출시킨다. 이 때, 공통 전극(270), 하부 절연층(350) 및 루프층(360)은 도 15 및 도 16에 도시한 바와 같이, 세로 차광 부재(220b) 위에 형성된 오픈부(OPN)를 채우면서 격벽부(PWP)를 형성한다. 도 16에 도시한 바와 같이 패널 외곽부에 위치하는 희생층 패턴(300)에 대응하는 부분의 루프층(360)의 두께는 패널 중앙부에서 멀어지는 방향으로 증가할 수 있다.
도 17 내지 도 19를 참고하면, 루프층(360)과 노출된 하부 절연층(350) 위를 덮도록 상부 절연층(370)을 형성한다.
도 20을 참고하면, 상부 절연층(370), 하부 절연층(350) 및 공통 전극(270)을 식각하여 상부 절연층(370), 하부 절연층(350) 및 공통 전극(270)이 부분적으로 제거됨으로써 액정 주입부(307FP)를 형성한다. 이 때, 상부 절연층(370)이 색필터(230)의 측면을 덮는 구조를 가질 수 있으나, 이에 한정되지 않고 색필터(230)의 측면을 덮고 있던 상부 절연층(370)이 제거되어 색필터(230)의 측면이 외부로 노출되도록 할 수도 있다.
도 21 내지 도 23을 참고하면, 액정 주입부(307FP)를 통해 희생층(300)을 산소(O2) 애싱(Ashing) 처리 또는 습식 식각법 등으로 제거한다. 이 때, 입구부(307)를 갖는 미세 공간(305)이 형성된다. 미세 공간(305)은 희생층(300)이 제거되어 빈 공간 상태이다.
도 24 내지 도 26을 참고하면, 입구부(307)를 통해 배향 물질을 주입하여 소 전극(191) 및 공통 전극(270) 위에 배향막(11, 21)을 형성한다. 구체적으로, 입구부(307)를 통해 고형분과 용매를 포함하는 배향 물질을 주입한 후에 베이크 공정을 수행한다.
그 다음, 입구부(307)를 통해 미세 공간(305)에 잉크젯 방법 등을 사용하여 액정 분자를 포함하는 액정 물질(310)을 주입한다.
이후, 상부 절연층(370) 위에 입구부(307) 및 액정 주입부(307FP)를 덮도록 캐핑층(390)을 형성하면 도 7 내지 도 10과 같은 액정 표시 장치를 형성할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
300 희생층 305 미세 공간(microcavity)
307 입구부 307FP 액정 주입부
350 하부 절연층 360 루프층
370 상부 절연층 390 캐핑층

Claims (20)

  1. 기판,
    상기 기판 위에 위치하는 박막 트랜지스터,
    상기 박막 트랜지스터 위에 위치하는 화소 전극,
    상기 화소 전극과 마주보는 루프층 그리고
    상기 화소 전극과 상기 루프층 사이에 복수의 미세 공간(Microcavity)에 위치하는 액정층을 포함하고,
    상기 기판의 중앙부에서 외곽부로 갈수록 상기 각각의 미세 공간에서 셀갭의 최대값과 최소값의 차이가 커지는 액정 표시 장치.
  2. 제1항에서,
    상기 미세 공간의 상부에 위치하는 액정 물질과 상기 미세 공간의 하부에 위치하는 액정 물질의 선경사각은 서로 다른 액정 표시 장치.
  3. 제2항에서,
    상기 미세 공간의 상부에 위치하는 상기 액정 물질과 상기 미세 공간의 하부에 위치하는 상기 액정 물질의 선경사각의 차이는 상기 중앙부에서 상기 외곽부로 갈수록 커지는 액정 표시 장치.
  4. 제3항에서,
    상기 루프층은 상기 미세 공간을 향하는 하부면과 상기 미세 공간과 멀어지는 방향에서 상기 하부면과 대응하는 상부면을 포함하고, 상기 상부면은 상기 기판에 평행하고, 상기 하부면은 곡률을 가지는 액정 표시 장치.
  5. 제4항에서,
    상기 기판을 구부렸을 때, 상기 루프층의 하부면은 상기 기판에 평행하고, 상기 상부면은 곡률을 가지는 액정 표시 장치.
  6. 제4항에서,
    상기 외곽부에 위치하는 상기 미세 공간에서 상기 기판에 인접한 상기 액정 물질은 수직 배향되고, 상기 루프층에 인접한 상기 액정 물질은 경사각을 갖는 액정 표시 장치.
  7. 제6항에서,
    상기 기판을 구부렸을 때, 상기 외곽부에 위치하는 상기 미세 공간에서 상기 루프층에 인접한 상기 액정 물질은 수직 배향되고, 상기 기판에 인접한 상기 액정 물질은 경사각을 갖는 액정 표시 장치.
  8. 제1항에서,
    상기 기판의 중앙부에서 외곽부로 갈수록 상기 복수의 미세 공간에 대응하는 각각의 상기 루프층 부분에서 두께의 최대값과 최소값의 차이가 커지는 액정 표시 장치.
  9. 제8항에서,
    상기 기판을 구부렸을 때, 상기 기판 전체에서 상기 루프층의 두께는 균일한 액정 표시 장치.
  10. 제1항에서,
    상기 기판의 중앙부에서 상기 외곽부로 진행하는 방향은 상기 기판의 장변과 평행한 상기 액정 표시 장치.
  11. 제10항에서,
    상기 기판의 장변 기준으로 상기 기판의 중앙부에 위치하는 상기 복수의 미세 공간에서의 셀 갭은 동일한 액정 표시 장치.
  12. 제1항에서,
    상기 기판의 중앙부에서 상기 외곽부로 갈수록 상기 미세 공간에서 상기 루프층에 인접한 액정 물질의 경사각이 점점 커지는 액정 표시 장치.
  13. 기판 위에 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계,
    상기 화소 전극 위에 희생층을 형성하는 단계,
    상기 희생층 위에 루프층을 형성하는 단계,
    상기 희생층을 제거하여 복수의 미세 공간을 형성하는 단계,
    상기 복수의 미세 공간에 액정 물질을 주입하여 액정층을 형성하는 단계 그리고
    상기 루프층 위에 캐핑층을 형성하는 단계를 포함하고,
    상기 희생층을 형성하는 단계는 상기 기판의 중앙부에서 외곽부로 갈수록 복수의 희생층 패턴 각각이 갖는 높이의 최대값과 최소값의 차이가 커지는 액정 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 복수의 희생층 패턴을 형성하는 것은 슬릿 마스크를 사용하는 액정 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 루프층은 상기 미세 공간을 향하는 하부면과 상기 미세 공간과 멀어지는 방향에서 상기 하부면과 대응하는 상부면을 포함하고, 상기 루프층의 상부면은 상기 기판과 평행하도록 형성하고, 상기 하부면은 곡률을 가지도록 형성하는 액정 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 기판을 구부리는 단계를 더 포함하고,
    상기 기판이 구부러진 상태에서 상기 루프층의 하부면은 상기 기판에 평행하고, 상기 상부면은 곡률을 가지도록 형성하는 액정 표시 장치의 제조 방법.
  17. 제13항에서,
    상기 기판의 중앙부에서 상기 외곽부로 갈수록 상기 복수의 미세 공간에 대응하는 각각의 상기 루프층 부분에서 두께의 최대값과 최소값이 차이가 커지도록 형성하는 액정 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 기판을 구부리는 단계를 더 포함하고,
    상기 기판이 구부러진 상태에서 상기 기판 전체에서 상기 루프층의 두께가 균일하도록 형성하는 액정 표시 장치의 제조 방법.
  19. 제13항에서,
    상기 기판의 중앙부에서 상기 외곽부로 진행하는 방향은 상기 기판의 장변과 평행한 액정 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 기판의 장변 기준으로 상기 기판의 중앙부 위치하는 상기 복수의 미세 공간에서 셀 갭은 동일하도록 형성하는 액정 표시 장치의 제조 방법.
KR1020140149352A 2014-10-30 2014-10-30 액정 표시 장치 및 그 제조 방법 KR101644903B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140149352A KR101644903B1 (ko) 2014-10-30 2014-10-30 액정 표시 장치 및 그 제조 방법
US14/831,532 US9785002B2 (en) 2014-10-30 2015-08-20 Liquid crystal display and method of manufacturing the same
CN201510708488.8A CN105572934A (zh) 2014-10-30 2015-10-27 液晶显示器及其制造方法
EP15191863.8A EP3015910A1 (en) 2014-10-30 2015-10-28 Curved liquid crystal display and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140149352A KR101644903B1 (ko) 2014-10-30 2014-10-30 액정 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160053056A KR20160053056A (ko) 2016-05-13
KR101644903B1 true KR101644903B1 (ko) 2016-08-03

Family

ID=54366013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140149352A KR101644903B1 (ko) 2014-10-30 2014-10-30 액정 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9785002B2 (ko)
EP (1) EP3015910A1 (ko)
KR (1) KR101644903B1 (ko)
CN (1) CN105572934A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160090452A (ko) * 2015-01-21 2016-08-01 삼성디스플레이 주식회사 곡면 표시 장치
CN113325633B (zh) * 2021-05-17 2023-10-17 Tcl华星光电技术有限公司 显示面板及其制备方法
CN113671740B (zh) * 2021-08-06 2023-05-02 Tcl华星光电技术有限公司 一种柔性显示面板以及显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101325320B1 (ko) 2005-08-31 2013-11-08 엘지디스플레이 주식회사 액정표시패널 및 이를 구비하는 액정표시장치
KR20070030378A (ko) 2005-09-13 2007-03-16 삼성전자주식회사 액정 표시 패널 및 그 제조 방법
CN101216635B (zh) * 2008-01-17 2010-09-01 友达光电股份有限公司 液晶显示装置、光电装置及其制造方法
JP5548488B2 (ja) * 2010-03-10 2014-07-16 株式会社ジャパンディスプレイ 液晶表示パネル
KR20120091885A (ko) * 2011-02-10 2012-08-20 삼성전자주식회사 스위칭 패널을 이용한 영상 표시 장치 및 스위칭 패널의 제조 방법
KR101283367B1 (ko) 2011-09-22 2013-07-08 전북대학교산학협력단 액정표시장치와 그 제조방법
KR20140002470A (ko) 2012-06-29 2014-01-08 삼성디스플레이 주식회사 디스플레이 장치, 디스플레이 장치의 제조방법, 디스플레이 장치의 제조장치
KR102008687B1 (ko) * 2012-08-22 2019-08-09 삼성디스플레이 주식회사 커브드 액정표시패널 및 이를 갖는 커브드 표시장치
KR20140057015A (ko) * 2012-11-02 2014-05-12 삼성디스플레이 주식회사 나노 크리스탈 디스플레이
KR20140058773A (ko) * 2012-11-06 2014-05-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101665558B1 (ko) * 2012-11-23 2016-10-25 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102063598B1 (ko) * 2012-11-26 2020-01-09 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20140075979A (ko) * 2012-12-11 2014-06-20 삼성디스플레이 주식회사 액정 표시 장치
KR20140082049A (ko) * 2012-12-21 2014-07-02 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101618701B1 (ko) * 2013-01-10 2016-05-10 삼성디스플레이 주식회사 액정 표시 장치
KR20140111874A (ko) * 2013-03-12 2014-09-22 삼성디스플레이 주식회사 액정 표시 장치
KR102106004B1 (ko) 2013-10-22 2020-05-04 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20150047359A (ko) * 2013-10-24 2015-05-04 삼성디스플레이 주식회사 표시 장치
KR20150081626A (ko) * 2014-01-06 2015-07-15 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR20150090637A (ko) 2014-01-29 2015-08-06 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN103955096B (zh) * 2014-05-22 2017-06-27 深圳市华星光电技术有限公司 曲面液晶面板结构

Also Published As

Publication number Publication date
KR20160053056A (ko) 2016-05-13
US9785002B2 (en) 2017-10-10
CN105572934A (zh) 2016-05-11
EP3015910A1 (en) 2016-05-04
US20160124260A1 (en) 2016-05-05

Similar Documents

Publication Publication Date Title
KR101676770B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20140112288A (ko) 액정 표시 장치 및 그 제조 방법
KR20140094217A (ko) 액정 표시 장치 및 그 제조 방법
KR20150071317A (ko) 액정 표시 장치 및 그 제조 방법
KR20150046607A (ko) 액정 표시 장치 및 그 제조 방법
KR20150140460A (ko) 액정 표시 장치 및 그 제조 방법
US20150092131A1 (en) Liquid crystal display and method of manufacturing the same
KR101644903B1 (ko) 액정 표시 장치 및 그 제조 방법
US20170075164A1 (en) Liquid crystal display and manufacturing method thereof
KR20150047358A (ko) 액정 표시 장치 및 그 제조 방법
KR20150035133A (ko) 액정 표시 장치 및 그 제조 방법
KR20150055952A (ko) 액정 표시 장치 및 그 제조 방법
JP2016128906A (ja) 液晶表示装置及びその製造方法
KR20160123424A (ko) 액정 표시 장치
US20160170254A1 (en) Liquid crystal display and manufacturing method thereof
KR20150068156A (ko) 액정 표시 장치
KR20140112289A (ko) 액정 표시 장치 및 그 제조 방법
US20160202576A1 (en) Liquid crystal display having improved aperture ratio
KR20160127246A (ko) 표시 장치 및 그 제조 방법
KR20160147172A (ko) 액정 표시 장치 및 그 제조 방법
KR20150097855A (ko) 액정 표시 장치 및 그 제조 방법
US9575349B2 (en) Liquid crystal display and method of manufacturing the same
US9581848B2 (en) Liquid crystal display
KR20160066536A (ko) 액정 표시 장치 및 그 제조 방법
KR20150022293A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 4