KR101641692B1 - Liquid crystal display device and method of driving the same - Google Patents

Liquid crystal display device and method of driving the same Download PDF

Info

Publication number
KR101641692B1
KR101641692B1 KR1020090122394A KR20090122394A KR101641692B1 KR 101641692 B1 KR101641692 B1 KR 101641692B1 KR 1020090122394 A KR1020090122394 A KR 1020090122394A KR 20090122394 A KR20090122394 A KR 20090122394A KR 101641692 B1 KR101641692 B1 KR 101641692B1
Authority
KR
South Korea
Prior art keywords
voltage
liquid crystal
common
compensation
crystal display
Prior art date
Application number
KR1020090122394A
Other languages
Korean (ko)
Other versions
KR20110065754A (en
Inventor
신성우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090122394A priority Critical patent/KR101641692B1/en
Publication of KR20110065754A publication Critical patent/KR20110065754A/en
Application granted granted Critical
Publication of KR101641692B1 publication Critical patent/KR101641692B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 서로 교차하는 게이트배선, 데이터배선 및 공통배선과, 상기 게이트배선 및 데이터배선에 연결되는 박막트랜지스터와, 상기 박막트랜지스터 및 상기 공통배선에 연결되는 스토리지 커패시터 및 액정 커패시터를 포함하는 액정패널과; 상기 게이트배선에 게이트신호를 공급하는 게이트 구동부와; 상기 데이터배선에 데이터신호를 공급하는 데이터 구동부와; 상기 게이트 구동부로 게이트 제어신호를 공급하고, 상기 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 타이밍 제어부와; 상기 공통배선으로부터 측정된 전압 변동량을 이용하여 보상된 공통전압 생성하여 상기 공통배선으로 공급하는 보상부를 포함하는 액정표시장치를 제공한다.The present invention relates to a liquid crystal display device comprising: gate lines, data wirings and common wirings intersecting with each other, thin film transistors connected to the gate wirings and data wirings, and storage capacitors and liquid crystal capacitors connected to the thin film transistors and the common wirings and; A gate driver for supplying a gate signal to the gate line; A data driver for supplying a data signal to the data line; A timing controller for supplying a gate control signal to the gate driver and supplying an RGB signal and a data control signal to the data driver; And a compensation unit for generating a compensated common voltage using the voltage variation measured from the common wiring and supplying the compensated common voltage to the common wiring.

플리커, 화소전압 변동량, 자동보상 Flicker, pixel voltage fluctuation, automatic compensation

Description

액정표시장치 및 그 구동방법 {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display (LCD)

본 발명은 액정표시장치에 관한 것으로, 특히 플리커 특성의 변동이 자동으로 보상되는 액정표시장치 및 그 구동방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device and a driving method thereof that automatically compensate for fluctuations in flicker characteristics.

일반적으로 액정표시장치(liquid crystal display: LCD)는, 서로 마주보며 이격된 두 기판 사이에 액정층을 형성하고, 두 기판의 전극에 전압을 인가하여 생성되는 전기장에 의해 액정층의 액정 분자를 재배열함으로써, 달라지는 빛의 투과율에 의해 영상을 표현하는 장치이다.2. Description of the Related Art In general, a liquid crystal display (LCD) is a liquid crystal display (LCD) in which liquid crystal layers are formed between two substrates facing each other and voltages are applied to electrodes of two substrates, Thereby displaying an image by the transmittance of the changed light.

특히, 이러한 액정표시장치 중에서, 서로 교차하는 게이트 배선 및 데이터 배선에 의하여 정의되는 화소가 매트릭스 형태로 배치되고, 각 화소에 스위칭 소자 및 화소전극이 형성되는 액티브 매트릭스 방식의 액정표시장치가 널리 사용되고 있다. Particularly, among these liquid crystal display devices, an active matrix type liquid crystal display device in which pixels defined by gate wirings and data wirings intersecting each other are arranged in a matrix and switching elements and pixel electrodes are formed in each pixel is widely used .

도 1은 종래의 액티브 매트릭스 방식의 액정표시장치의 일 화소에 대한 도면 이다. 1 is a view of one pixel of a conventional active matrix type liquid crystal display device.

도 1에 도시한 바와 같이, 종래의 액티브 매트릭스 방식의 액정표시장치(10)는, 게이트 배선(GL) 및 데이터 배선(DL)과, 박막트랜지스터(T)와, 스토리지 커패시터(Cst)와, 액정 커패시터(Clc)를 포함한다. 1, a conventional active matrix liquid crystal display device 10 includes a gate line GL and a data line DL, a thin film transistor T, a storage capacitor Cst, And a capacitor Clc.

게이트 배선(GL) 및 데이터 배선(DL)은 서로 교차하여 화소영역(P)을 정의하고, 박막트랜지스터(T)는 게이트 배선(GL) 및 데이터 배선(DL)에 연결되고, 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)는 박막트랜지스터(T)에 연결된다. The gate line GL and the data line DL intersect with each other to define a pixel region P. The thin film transistor T is connected to the gate line GL and the data line DL and the storage capacitor Cst, And the liquid crystal capacitor Clc are connected to the thin film transistor T. [

액정 커패시터(Clc)는 박막 트랜지스터(T)에 연결되는 화소전극(미도시), 액정층 및 공통전극으로 구성되어, 화소전극에 인가되는 데이터 신호에 대응되는 계조를 표시하는 역할을 하고, 스토리지 커패시터(Cst)는 데이터 신호를 일 프레임 동안 저장하여 화소전극의 전압을 일정하게 유지하는 역할을 한다. The liquid crystal capacitor Clc includes a pixel electrode (not shown) connected to the thin film transistor T, a liquid crystal layer, and a common electrode. The liquid crystal capacitor Clc serves to display a gray level corresponding to a data signal applied to the pixel electrode, (Cst) serves to maintain the voltage of the pixel electrode constant by storing the data signal for one frame.

게이트 배선(GL)으로 공급되는 게이트 신호(Vg)에 의하여 박막 트랜지스터(T)가 턴-온(turn-on)되면, 데이터 배선(DL)으로 공급되는 데이터 신호가 화소전극에 화소전압(Vp)으로 인가된다. When the thin film transistor T is turned on by the gate signal Vg supplied to the gate line GL, the data signal supplied to the data line DL is applied to the pixel electrode Vp, .

즉, 스토리지 커패시터(Cst) 및 액정 커패시터(Clc) 각각의 일 전극은 박막트랜지스터(T)의 드레인 전극에 연결되어 데이터 신호에 대응되는 화소전압(Vp)이 인가되고, 스토리지 커패시터(Cst) 및 액정 커패시터(Clc) 각각의 타 전극은 공통전극에 연결되어 공통전압(Vcom)이 인가된다.That is, one electrode of each of the storage capacitor Cst and the liquid crystal capacitor Clc is connected to the drain electrode of the thin film transistor T, the pixel voltage Vp corresponding to the data signal is applied and the storage capacitor Cst, The other electrode of each of the capacitors Clc is connected to the common electrode to apply the common voltage Vcom.

여기서, 박막트랜지스터(T)의 게이트 전극과 드레인 전극은 구조적으로 다소 중첩되어 형성되며, 이러한 게이트 전극과 드레인 전극의 중첩부는 게이트-드레인 기생 커패시터(Cgd)를 형성한다.Here, the gate electrode and the drain electrode of the thin film transistor T are structurally overlapped to each other, and the overlapping portion of the gate electrode and the drain electrode forms a gate-drain parasitic capacitor Cgd.

따라서, 박막트랜지스터(T)의 드레인 전극에 연결되는 화소전극에는 기생 커패시터(Cgd), 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)가 병렬로 연결된다.The parasitic capacitor Cgd, the storage capacitor Cst and the liquid crystal capacitor Clc are connected in parallel to the pixel electrode connected to the drain electrode of the thin film transistor T. [

여기서, 이상적인 액정표시장치에서는 화소전압(Vp)이 일 프레임 동안 균일하게 유지되어야 하나, 실제에 있어서 화소전압(Vp)은 여러 가지 요인으로 인하여 변동하게 되는데, 이를 도면을 참조하여 설명한다.Here, in the ideal liquid crystal display device, the pixel voltage Vp must be maintained uniformly for one frame, but in actuality, the pixel voltage Vp fluctuates due to various factors, which will be described with reference to the drawings.

도 2는 종래의 액티브 매트릭스 방식의 액정표시장치의 게이트 신호 및 화소전압을 도시한 파형도로서, 프레임 반전으로 구동되는 액정표시장치의 연속하는 2개의 프레임에 대한 파형도이다.Fig. 2 is a waveform diagram showing gate signals and pixel voltages of a conventional active matrix type liquid crystal display device, and is a waveform diagram of two consecutive frames of a liquid crystal display device driven by frame inversion. Fig.

도 2에 도시한 바와 같이, 게이트 배선(도 1의 GL)으로 공급되는 게이트 신호(Vg)의 펄스에 의하여 박막트랜지스터(T)가 턴-온 되면, 데이터 배선(도 1의 DL)으로 공급되는 데이터 신호가 화소전극에 인가되어 화소전압(Vp)이 된다. As shown in Fig. 2, when the thin film transistor T is turned on by the pulse of the gate signal Vg supplied to the gate wiring (GL in Fig. 1), the thin film transistor T is supplied to the data wiring (DL in Fig. 1) A data signal is applied to the pixel electrode to become the pixel voltage Vp.

여기서, 게이트 신호(Vg)의 펄스가 종료되는 시점에, 즉, 게이트 신호(Vg)가 하이레벨 전압(Vgh)으로부터 로우레벨 전압(Vgl)으로 변하는 시점에, 게이트 신호(Vg)의 변동량(DVg)에 의하여 화소전극에 연결된 커패시터들의 전하가 재분배되고 그에 따라 화소전압(Vp)이 급격히 감소한다. Here, at the time when the pulse of the gate signal Vg ends, that is, when the gate signal Vg changes from the high level voltage Vgh to the low level voltage Vgl, the variation amount DVg The charge of the capacitors connected to the pixel electrode is redistributed and the pixel voltage Vp is rapidly reduced.

이러한 게이트 신호(Vg)의 펄스 종료 시점에서의 화소전압(Vp)의 변동량을 킥백전압(kickback voltage: Vkb)이라 하는데, 킥백전압(Vkb)은 전하 재분배에 의한 다음 식(1)에 의하여 계산될 수 있다. The variation of the pixel voltage Vp at the end of the pulse of the gate signal Vg is called a kickback voltage Vkb and the kickback voltage Vkb is calculated by the following equation 1 by charge redistribution .

Vkb = (Cgd / (Cst + Clc + Cgd)) * DVg --- 식(1)Vgb = (Cgd / (Cst + Clc + Cgd)) * DVg- (1)

식(1)에 의하면 킥백전압(Vkb)은 기생 커패시터(Cgd), 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)에 의존한다.According to equation (1), the kickback voltage Vkb depends on the parasitic capacitor Cgd, the storage capacitor Cst, and the liquid crystal capacitor Clc.

그리고, 게이트 신호(Vg)의 펄스가 종료되어 로우레벨 전압(Vgl)을 유지하는 동안에는 박막트랜지스터(T)가 턴-오프 되므로, 화소전압(Vp)이 일정한 값으로 유지되어야 한다.The pixel voltage Vp must be maintained at a constant value since the thin film transistor T is turned off while the pulse of the gate signal Vg is held and the low level voltage Vgl is maintained.

그러나, 실제로는 박막트랜지스터(T)의 오프전류(Ioff)에 의하여 화소전압(Vp)이 다소 감소하는데, 박막트랜지스터(T)의 오프전류에 의한 화소전압(Vp)의 변동량을 누설전압(Vlk)이라 부르기로 한다. Actually, however, the pixel voltage Vp is somewhat reduced by the off current Ioff of the thin film transistor T, and the amount of change of the pixel voltage Vp due to the off current of the thin film transistor T is called the leakage voltage Vlk. .

결국, 일 프레임 동안 화소전압(Vp)은 데이터 신호에 대응되는 값으로 일정하게 유지되지 못하고 킥백전압(Vkb) 및 누설전압(Vlk)의 합에 대응되는 화소전압 변동량(ΔVp = Vkb + Vlk)만큼 감소된다. As a result, during one frame, the pixel voltage Vp is not constantly maintained at a value corresponding to the data signal, and the pixel voltage Vp corresponding to the sum of the kickback voltage Vkb and the leakage voltage Vlk .

이러한 화소전압 변동량(ΔVp)은 액정표시장치의 영상 표시에 있어서 플리커(flicker)와 같은 불량으로 나타나는데, 플리커란 균일하게 표시되어야 할 영상이 서로 다른 휘도의 2가지 영상을 번갈아 표시함으로써, 사용자에게 껌뻑 거리는 영상으로 인식되는 것을 의미한다. Such a pixel voltage fluctuation amount? Vp appears to be the same as a flicker in video display of a liquid crystal display device. The flicker is a phenomenon in which an image to be uniformly displayed is alternately displayed with two images of different luminance, Distance means to be recognized as a video.

즉, 화소전압이 최초 데이터 신호에 대응되는 전압으로부터 화소전압 변동량(ΔVp)만큼 변화함에 따라 서로 상이한 휘도를 표시하게 되는 것이다. That is, as the pixel voltage changes from the voltage corresponding to the initial data signal by the pixel voltage variation amount? Vp, different luminance values are displayed.

또한, 대부분의 액정표시장치에서는 전하의 고정에 의한 잔상 등을 방지하기 위하여, 프레임 반전, 라인 반전, 도트 반전 등의 반전구동이 적용되는데, 이러한 반전구동에 있어서 화소전압 변동량(ΔVp)이 상이하게 작용하여 공통전압(Vcom)을 기준으로 한 대칭성이 깨어져서 플리커 특성이 더욱 악화된다. In most liquid crystal display devices, inversion driving such as frame inversion, line inversion, and dot inversion is applied in order to prevent afterimage due to fixing of charges and the like. In such inversion driving, the pixel voltage variation amount? Vp is different The symmetry based on the common voltage Vcom is broken and the flicker characteristic is further deteriorated.

예를 들어, 도 2에서 정극성(+)의 N프레임과 부극성(-)의 (N+1)프레임에서 동일한 데이터 신호가 입력되더라도 킥백전압(Vkb) 및 누설전압(Vlk)이 상이하게 작용하여 공통전압(Vcom)이 정극성(+) 데이터 신호와 부극성(-) 데이터 신호의 대칭선에 존재하지 못하고 한쪽으로 치우치게 되고 플리커는 더욱 심화된다. For example, even if the same data signal is input in the positive (+) N frame and the negative (-) (N + 1) frame in FIG. 2, the kickback voltage Vkb and the leakage voltage Vlk are different So that the common voltage Vcom does not exist on the symmetry line of the positive (+) data signal and the negative (-) data signal, and is biased to one side, and the flicker is further intensified.

이러한 화소전압 변동량(ΔVp)의 비대칭성은 공통전압(Vcom)의 수준을 적절히 조정함으로써 최소화할 수 있는데, 이러한 공통전압(Vcom)의 조정은 액정표시장치 제조 완료 후, 작업자가 육안으로 액정표시장치의 영상을 보면서 가변저항 등을 조정하여 플리커가 최소가 되는 지점을 찾아서 고정하는 방법(최적 공통전압 수동선정법)과, 플리커 측정 장비를 이용하여 자동으로 플리커가 최소가 되는 공통전압(Vcom)을 찾아서 구동집적회로(driving integrated circuit: D-IC)의 EEPROM과 같은 저장수단에 저장하는 방법(최적 공통전압 자동선정법)을 통하여 이루어진다. The asymmetry of the pixel voltage variation amount? Vp can be minimized by appropriately adjusting the level of the common voltage Vcom. The adjustment of the common voltage Vcom is performed after the completion of the manufacture of the liquid crystal display device, (Optimum common voltage manual selection method) by adjusting the variable resistor while adjusting the flicker by adjusting the variable resistor while looking at the image, and a common voltage (Vcom) in which the flicker is automatically minimized by using the flicker measuring device Is stored in a storage means such as an EEPROM of a driving integrated circuit (D-IC) (optimum common voltage automatic selection method).

그러나, 위의 두 가지 방법은 모두 액정표시장치 제조 완료 시의 측정 결과에 의하여 공통전압(Vcom)이 고정되기 때문에, 온도에 따라 변화하는 플리커 특성을 보상하기에는 한계가 있는데, 이를 도면을 참조하여 설명한다. However, since the common voltage Vcom is fixed according to the measurement result at the completion of the manufacture of the liquid crystal display device, the above two methods have a limitation to compensate for the flicker characteristic that varies according to the temperature. do.

도 3a 및 도 3b는 각각 종래의 액정표시장치의 온도에 따른 플리커 특성 변 화를 도시한 도면이고, 도 4는 종래의 액정표시장치의 박막트랜지스터의 온도에 따른 오프전류 특성 변화를 도시한 도면이다.FIG. 3A and FIG. 3B are diagrams showing flicker characteristic changes according to temperature of a conventional liquid crystal display device, and FIG. 4 is a graph showing a change in off current characteristics according to temperature of a conventional thin film transistor of a liquid crystal display device .

식(1)에서 알 수 있듯이, 킥백전압(Vkb)은 액정 커패시터(Clc)에 의존하고, 액정 커패시터(Clc)는 고유의 특성상 온도에 의존하므로, 킥백전압(Vkb)은 온도에 따라 달라진다.As can be seen from equation (1), the kickback voltage Vkb depends on the liquid crystal capacitor Clc, and the liquid crystal capacitor Clc depends on the temperature on its own characteristic, so that the kickback voltage Vkb varies with temperature.

또한, 누설전압(Vlk) 역시 박막트랜지스터(T)의 오프전류에 의존하는데, 박막트랜지스터(T)의 오프전류 역시 온도에 따라 변화하므로, 누설전압(Vlk) 역시 온도에 따라 달라진다. The leakage voltage Vlk also depends on the off current of the thin film transistor T. Since the off current of the thin film transistor T also varies with temperature, the leakage voltage Vlk also varies with temperature.

따라서, 액정표시장치의 화소전압 변동량(ΔVp) 및 플리커 특성은 온도에 따라 달라진다. Therefore, the pixel voltage variation amount? Vp and the flicker characteristic of the liquid crystal display device vary depending on the temperature.

즉, 도 3a에 도시한 바와 같이, 제1 내지 제3샘플에 있어서, 제조완료 직후인 초기의 액정표시장치의 플리커보다 50C에서 2시간 구동 후의 액정표시장치의 플리커가 더 크고, 그 후 상온에서 1주일 지난 경우 액정표시장치의 플리커는 50C에서 2시간 구동 후의 액정표시장치의 플리커보다는 다소 작아지지만, 초기의 액정표시장치의 플리커로 감소되지는 않는다. That is, as shown in Fig. 3A, in the first to third samples, the flicker of the liquid crystal display device after driving for two hours at 50C is larger than the flicker of the initial liquid crystal display device immediately after the completion of the production, The flicker of the liquid crystal display device is somewhat smaller than the flicker of the liquid crystal display device after driving for two hours at 50C, but is not reduced by the flicker of the initial liquid crystal display device.

즉, 액정표시장치를 고온 등의 조건에서 구동할 경우 플리커 특성이 악화되고, 고온에서 동작한 후 상온에서 장시간 경과한 경우에도 플리커 특성이 초기의 플리커 특성으로 복귀되지 않고 악화된 상태를 유지한다. That is, when the liquid crystal display device is driven under conditions such as high temperature, the flicker characteristic deteriorates and the flicker characteristic does not return to the initial flicker characteristic even when a long time passes at room temperature after operating at a high temperature.

그리고, 도 3b에 도시한 바와 같이, 제조완료 직후인 초기의 액정표시장치의 플리커보다 고온, 고온고습 및 고온, 상온, 저온을 순환하는 환경싸이클 조건에서 96시간 구동한 후의 액정표시장치의 플리커가 더 크며, 저온에서 96시간 구동한 후의 액정표시장치의 플리커는 초기의 액정표시장치의 플리커와 유사하다. 3B, the flicker of the liquid crystal display device after driving for 96 hours under the environmental cycling conditions in which the flicker of the initial liquid crystal display device immediately after the completion of the production is circulated in the high temperature, high temperature and high humidity and high temperature, And the flicker of the liquid crystal display device after driving for 96 hours at a low temperature is similar to the flicker of the initial liquid crystal display device.

즉, 액정표시장치를 고온, 고온고습 또는 환경싸이클 조건에서 구동할 경우 플리커 특성은 악화된다. That is, when the liquid crystal display device is driven under conditions of high temperature, high temperature, high humidity, or environmental cycle, the flicker characteristic deteriorates.

여기서, 액정표시장치의 플리커는 액정표시장치의 휘도의 DC성분에 대한 AC성분의 비로 나타낼 수 있으며, 데시벨(dB) 또는 백분율(%)로 표현할 수 있다. Here, the flicker of the liquid crystal display device can be expressed by the ratio of the AC component to the DC component of the luminance of the liquid crystal display device, and can be expressed in decibels (dB) or percentage (%).

예를 들어, "플리커(dB) = 20 * log(Vac / Vdc)" 또는 "플리커(%) = (Vac / Vdc) * 100"의 식으로부터 산출할 수 있다. For example, it can be calculated from the expression of "flicker (dB) = 20 * log (Vac / Vdc)" or "flicker (%) = (Vac / Vdc) * 100".

한편, 도 4에 도시한 바와 같이, 구동1 및 구동2의 신뢰성 조건에서 구동한 후의 액정표시장치의 박막트랜지스터의 전류전압(Ids-Vgs) 특성곡선은 초기의 액정표시장치의 전류전압 특성곡선보다 좌측으로 이동한다. 4, the current-voltage (Ids-Vgs) characteristic curve of the thin-film transistor of the liquid crystal display device after being driven under the reliability conditions of the drive 1 and drive 2 is larger than the current-voltage characteristic curve of the initial liquid crystal display device Move to the left.

즉, 초기의 액정표시장치의 박막트랜지스터의 문턱전압이 약 0.22V인데, 구동1 및 구동2의 조건으로 구동한 후의 액정표시장치의 문턱전압은 각각 약 -1.82V 및 약 -1.18V로 약 -2.04V 및 약 -1.40V 만큼 문턱전압이 이동하였고(Vth shift), 이에 따라 박막트랜지스터의 온전류(on current: Ion)는 초기의 약 1.69A로부터 약 1.96A 및 약 2.37A로 증가하고, 박막트랜지스터의 오프전류(off current: Ioff) 역시 초기의 약 29.3fA로부터 약 54.2fA 및 약 37.0fA로 증가하였다.That is, the threshold voltage of the thin film transistor of the initial liquid crystal display device is about 0.22 V, and the threshold voltages of the liquid crystal display devices driven by the driving conditions 1 and 2 are about -1.82 V and about -1.18 V, respectively, The threshold voltage was shifted by 2.04 V and about -1.40 V (Vth shift), so that the on current (Ion) of the thin film transistor increased from about 1.69 A at the initial stage to about 1.96 A and about 2.37 A, The off current (I off) of the transistor also increased from about 29.3 fA at the beginning to about 54.2 fA and about 37.0 fA.

따라서, 액정표시장치를 고온에서 구동할 경우 박막트랜지스터의 문턱전압이 변화하며, 이에 따라 박막트랜지스터의 오프전류도 변화하여 누설전압(Vlk)이 변동되고, 그 결과 플리커 특성이 변동된다. Accordingly, when the liquid crystal display device is driven at a high temperature, the threshold voltage of the thin film transistor changes, and accordingly, the off current of the thin film transistor also changes, thereby changing the leakage voltage Vlk.

도 3a, 도 3b 및 도 4에서 살펴본 바와 같이, 액정표시장치의 플리커 특성은 온도 등의 구동조건에 따라 변동되며, 이러한 플리커 특성의 변동은 회복되지 않는다. As shown in FIGS. 3A, 3B, and 4, the flicker characteristic of the liquid crystal display device varies depending on driving conditions such as temperature, and the fluctuation of the flicker characteristic is not recovered.

즉, 플리커 특성 개선을 위하여 액정표시장치의 제조완료 시에 설정한 최적 공통전압(Vcom)은, 다양한 환경에서의 액정표시장치의 구동에 따라 변동된 플리커 특성에는 적합하지 않으며, 변동된 플리커 특성을 보상하기 위해서는 새로운 공통전압(Vcom)을 설정할 필요가 있다.That is, in order to improve the flicker characteristic, the optimum common voltage Vcom set at the completion of the manufacture of the liquid crystal display device is not suitable for the flicker characteristic varied depending on the driving of the liquid crystal display device in various environments, It is necessary to set a new common voltage Vcom in order to compensate.

그러나, 앞서 언급한 최적 공통전압 수동선정법 및 최적 공통전압 자동선정법에 의하면, 액정표시장치 제조완료 시에 설정된 최적 공통전압이 고정되므로, 더 이상 변동된 플리커 특성을 적절히 보상하지 못하고 액정표시장치의 화질이 저하되는 문제가 발생한다. However, according to the optimum common voltage manual selection method and the optimal common voltage automatic selection method described above, since the optimal common voltage set at the completion of the manufacture of the liquid crystal display device is fixed, the fluctuated flicker characteristics can not be properly compensated, There is a problem that the image quality of the display device is deteriorated.

본 발명은, 상기와 같은 문제점을 해결하기 위한 것으로, 액정표시장치의 초기화 또는 사용자의 선택에 의하여 액정표시장치의 현재의 화소전압 변동량을 측정하고 이로부터 최적 공통전압을 산출하여 액정표시장치에 적용함으로써, 구동에 따른 플리커 특성 변동이 자동으로 보상되는 액정표시장치를 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems and it is an object of the present invention to provide a liquid crystal display device capable of measuring the current pixel voltage fluctuation amount of a liquid crystal display device by initialization of a liquid crystal display device or by user selection, And a liquid crystal display device in which fluctuations in flicker characteristics due to driving are automatically compensated.

또한, 본 발명은, 공통전극을 플로팅(floating)한 상태로 게이트 신호를 스캔 함으로써, 화소전압 변동량이 측정되는 액정표시장치의 구동방법을 제공하는 것을 다른 목적으로 한다.Another object of the present invention is to provide a method of driving a liquid crystal display device in which a pixel voltage variation is measured by scanning a gate signal while floating a common electrode.

전술한 바와 같은 목적을 달성하기 위하여, 본 발명은, 서로 교차하는 게이트배선, 데이터배선 및 공통배선과, 상기 게이트배선 및 데이터배선에 연결되는 박막트랜지스터와, 상기 박막트랜지스터 및 상기 공통배선에 연결되는 스토리지 커패시터 및 액정 커패시터를 포함하는 액정패널과; 상기 게이트배선에 게이트신호를 공급하는 게이트 구동부와; 상기 데이터배선에 데이터신호를 공급하는 데이터 구동부와; 상기 게이트 구동부로 게이트 제어신호를 공급하고, 상기 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 타이밍 제어부와; 상기 공통배선으로부터 측정된 전압 변동량을 이용하여 보상된 공통전압 생성하여 상기 공통배선으로 공급하는 보상부를 포함하는 액정표시장치를 제공한다.According to an aspect of the present invention, there is provided a thin film transistor including a gate wiring, a data wiring and a common wiring intersecting with each other, a thin film transistor connected to the gate wiring and the data wiring, A liquid crystal panel including a storage capacitor and a liquid crystal capacitor; A gate driver for supplying a gate signal to the gate line; A data driver for supplying a data signal to the data line; A timing controller for supplying a gate control signal to the gate driver and supplying an RGB signal and a data control signal to the data driver; And a compensation unit for generating a compensated common voltage using the voltage variation measured from the common wiring and supplying the compensated common voltage to the common wiring.

여기서, 상기 보상부는, 상기 공통배선으로 공통전압을 공급하는 공통전압 공급부와; 상기 공통전압 공급부와 상기 공통배선의 연결을 제어하는 제어스위치와; 상기 공통배선에 연결되는 비반전단자와 서로 연결되는 반전단자 및 출력단자를 포함하는 연산증폭기와; 상기 출력단자에 연결되는 보상전압 산출부를 포함할 수 있다. Here, the compensation unit may include: a common voltage supply unit for supplying a common voltage to the common wiring; A control switch for controlling connection between the common voltage supply unit and the common wiring; An operational amplifier including a non-inverting terminal connected to the common line and an inverting terminal and an output terminal connected to each other; And a compensation voltage calculation unit connected to the output terminal.

그리고, 상기 데이터 구동부는 구동집적회로(D-IC)를 포함하고, 상기 제어스 위치, 상기 연산증폭기 및 상기 보상전압 산출부는 상기 구동집적회로에 내장될 수 있다. The data driver may include a driving integrated circuit (D-IC), and the control position, the operational amplifier, and the compensation voltage calculator may be embedded in the driving integrated circuit.

또한, 상기 보상부는, 상기 연산증폭기와 상기 보상전압 산출부 사이에 연결되는 아날로그-디지털 변환기를 더 포함할 수 있다. The compensation unit may further include an analog-to-digital converter connected between the operational amplifier and the compensation voltage calculator.

그리고, 상기 연산증폭기는 상기 전압 변동량을 입력 받아 증폭하여 출력하고, 상기 보상전압 산출부는 상기 연산증폭기의 출력전압(Vop)에 제1이득(G1)을 곱하고 제2이득(G2)으로 나누어 보상전압(CV)을 산출(CV = Vop * (G1/G2))하여 상기 공통전압 공급부에 공급할 수 있다. The compensation voltage calculating unit multiplies the output voltage (Vop) of the operational amplifier by a first gain (G1) and divides the output voltage (Vop) by a second gain (G2) (CV = Vop * (G1 / G2)) to the common voltage supply unit.

또한, 상기 제어스위치가 상기 공통배선 및 상기 공통전압 공급부의 연결을 차단할 경우, 상기 공통배선은 플로팅 되고, 상기 박막트랜지스터는 턴-온 된 후 턴-오프 되고, 상기 데이터신호는 0V일 수 있다.Further, when the control switch interrupts the connection of the common wiring and the common voltage supply unit, the common wiring is floated, the thin film transistor is turned on and then turned off, and the data signal may be 0V.

그리고, 상기 액정표시장치의 구동이 시작되거나, 메뉴에서 화면 최적화가 선택되었을 때, 상기 보상부가 상기 보상된 공통전압을 생성할 수 있다. When the driving of the liquid crystal display device is started or the screen optimization is selected from the menu, the compensation unit can generate the compensated common voltage.

한편, 본 발명은, 박막트랜지스터와 상기 박막트랜지스터에 일 전극이 연결되는 스토리지 커패시터 및 액정 커패시터가 형성된 액정패널을 포함하는 액정표시장치의 구동방법에 있어서, 상기 스토리지 커패시터 및 액정 커패시터의 타 전극을 플로팅 되도록 한 상태에서, 상기 박막트랜지스터의 소스전극에 0V의 데이터신호를 인가하면서 상기 박막트랜지스터를 턴-온 한 후 턴-오프 하는 단계와; 상기 스토리지 커패시터 및 액정 커패시터의 상기 타 전극의 전압 변동량을 측정하는 단계와; 상기 전압 변동량을 이용하여 보상된 공통전압을 생성하여 상기 스토리지 커패시터 및 액정 커패시터의 상기 타 전극에 공급하는 단계를 포함하는 액정표시장치의 구동방법을 제공한다. According to another aspect of the present invention, there is provided a method of driving a liquid crystal display including a thin film transistor, a storage capacitor having one electrode connected to the thin film transistor, and a liquid crystal capacitor having a liquid crystal capacitor, Turning on and off the thin film transistor while applying a 0V data signal to the source electrode of the thin film transistor; Measuring a voltage variation amount of the other electrode of the storage capacitor and the liquid crystal capacitor; And generating a compensated common voltage using the voltage variation amount and supplying the compensated common voltage to the storage capacitor and the other electrode of the liquid crystal capacitor.

여기서, 상기 전압 변동량을 이용하여 상기 보상된 공통전압을 생성하는 단계는, 상기 전압 변동량을 증폭하는 단계와; 상기 증폭된 전압 변동량(Vop)에 제1이득(G1)을 곱하고 제2이득(G2)으로 나누어 보상전압(CV)을 산출(CV = Vop * (G1/G2))하는 단계와; 상기 보상전압을 이용하여 상기 보상된 공통전압을 생성하는 단계를 포함할 수 있다. Here, the step of generating the compensated common voltage using the voltage variation amount may include amplifying the voltage variation amount; (CV = Vop * (G1 / G2)) by multiplying the amplified voltage variation amount Vop by the first gain G1 and dividing the amplified voltage variation amount Vop by the second gain G2; And generating the compensated common voltage using the compensation voltage.

그리고, 상기 전압 변동량을 이용하여 상기 보상된 공통전압을 생성하는 단계는, 상기 증폭된 전압 변동량을 디지털데이터의 형태로 변환하는 단계를 더 포함할 수 있다. The step of generating the compensated common voltage using the voltage variation amount may further include a step of converting the amplified voltage variation amount into the form of digital data.

또한, 상기 증폭된 전압 변동량은 7비트 디지털데이터의 형태로 변환되고, 상기 제1 및 제2이득은 4비트 디지털데이터의 형태이고, 상기 보상전압은 7비트 디지털데이터의 형태일 수 있다. Also, the amplified voltage variation is converted into 7-bit digital data, and the first and second gains are in the form of 4-bit digital data, and the compensation voltage may be in the form of 7-bit digital data.

위에 상술한 바와 같이, 본 발명에 따른 액정표시장치에서는, 액정표시장치의 현재의 화소전압 변동량을 측정하고, 측정된 화소전압 변동량으로부터 최적 공통전압을 산출하여 액정표시장치에 적용함으로써, 구동조건에 따른 액정표시장치의 플리커 특성 변동을 자동으로 보상할 수 있다. As described above, in the liquid crystal display device according to the present invention, the current pixel voltage fluctuation amount of the liquid crystal display device is measured, and the optimum common voltage is calculated from the measured pixel voltage variation amount and applied to the liquid crystal display device. The fluctuation of the flicker characteristic of the liquid crystal display device according to the present invention can be automatically compensated.

또한, 액정표시장치의 초기화 시 또는 사용자의 선택에 의한 화면 최적화 시 자동으로 플리커 특성 변동을 보상함으로써, 액정표시장치의 플리커 특성을 개선하여 화질을 개선할 수 있다. In addition, it is possible to improve the flicker characteristic of the liquid crystal display device and improve the image quality by automatically compensating the fluctuation of the flicker characteristic at the time of initialization of the liquid crystal display device or at the time of screen optimization by the user's selection.

이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 5는 본 발명의 실시예에 따른 액정표시장치를 도시한 도면이다. 5 is a diagram illustrating a liquid crystal display device according to an embodiment of the present invention.

도 5에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치(110)는, 영상을 표시하는 액정패널(120)과, 액정패널(120)에 게이트 신호를 공급하는 게이트 구동부(130)와, 액정패널(120)에 데이터 신호 및 공통전압을 공급하는 데이터 구동부(140)와, 게이트 구동부(130)에 게이트 제어신호를 공급하고 데이터 구동부(140)에 RGB신호 및 데이터 제어신호를 공급하는 타이밍 제어부(150)를 포함한다. 5, a liquid crystal display device 110 according to an embodiment of the present invention includes a liquid crystal panel 120 for displaying an image, a gate driver 130 for supplying a gate signal to the liquid crystal panel 120, A data driver 140 for supplying a data signal and a common voltage to the liquid crystal panel 120 and a data driver 140 for supplying a gate control signal to the gate driver 130 and an RGB signal and a data control signal to the data driver 140 And a timing control unit 150.

액정패널(120)에는 서로 교차하여 화소영역(P)을 정의하는 다수의 게이트 배선(GL1 내지 GLm) 및 다수의 데이터 배선(DL1 내지 DLn)이 형성되고, 각 화소영역(P)에는 게이트 배선 및 데이터 배선에 연결되는 박막트랜지스터(T), 박막트랜지스터(T)에 연결되는 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)가 형성된다. A plurality of gate lines GL1 to GLm and a plurality of data lines DL1 to DLn defining pixel regions P are formed in the liquid crystal panel 120 so as to intersect with each other, A thin film transistor T connected to the data line, a storage capacitor Cst connected to the thin film transistor T and a liquid crystal capacitor Clc are formed.

그리고, 액정패널(120)에는 다수의 데이터 배선(DL1 내지 DLn)에 평행하게 이격된 다수의 공통배선(CL1 내지 CLn)이 형성되는데, 다른 실시예에서는 다수의 공통배선(CL1 내지 CLn)이 다수의 게이트 배선(GL1 내지 GLm)에 평행하게 이격되도록 형성되거나, 다수의 게이트 배선(GL1 내지 GLm) 및 다수의 데이터 배선(DL1 내 지 DLn)에 평행한 그물 형태로 형성될 수도 있으며, 또 다른 실시예에서는 다수의 공통배선(CL1 내지 CLn)에 연결되는 피드백배선을 액정패널(120)의 가장자리부에 별도로 형성할 수도 있다.In the liquid crystal panel 120, a plurality of common wirings CL1 to CLn spaced in parallel to a plurality of data wirings DL1 to DLn are formed. In another embodiment, a plurality of common wirings CL1 to CLn Or may be formed in a net shape parallel to the gate wirings GL1 to GLm and the plurality of data wirings DL1 to DLm, The feedback wiring connected to the plurality of common wirings CL1 to CLn may be formed separately at the edge portion of the liquid crystal panel 120. [

다수의 공통배선(CL1 내지 CLn)은 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)에 연결된다.A plurality of common lines CL1 to CLn are connected to the storage capacitor Cst and the liquid crystal capacitor Clc.

게이트 구동부(130)로부터 다수의 게이트 배선(GL1 내지 GLm)을 통하여 공급되는 게이트 신호에 따라 박막트랜지스터(T)가 순차적으로 턴-온(turn-on) 되고, 데이터 구동부(140)로부터 다수의 데이터 배선(DL1 내지 DLn)을 통하여 공급되는 데이터 신호가 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 일 전극에 인가된다. The thin film transistor T is sequentially turned on in response to a gate signal supplied from the gate driver 130 through the plurality of gate lines GL1 to GLm and the data driver 140 supplies a plurality of data A data signal supplied through the wirings DL1 to DLn is applied to one electrode of the storage capacitor Cst and the liquid crystal capacitor Clc.

이때, 데이터 구동부(140)로부터 다수의 공통배선(CL1 내지 CLn)을 통하여 공급되는 공통전압이 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 타 전극에 인가된다. At this time, a common voltage supplied from the data driver 140 through the common lines CL1 to CLn is applied to the other electrodes of the storage capacitor Cst and the liquid crystal capacitor Clc.

한편, 게이트 구동부(130) 및 데이터 구동부(140)는 각각 다수의 구동집적회로(driving integrated circuit: D-IC) 및 다수의 구동집적회로가 장착된 인쇄회로기판(printed circuit board: PCB)를 포함할 수 있다. The gate driver 130 and the data driver 140 may include a plurality of driving integrated circuits (D-ICs) and a printed circuit board (PCB) having a plurality of driving integrated circuits can do.

다른 실시예에서는, 게이트 구동부(130) 및 데이터 구동부(140)를 통합하여 하나의 구동부에서 게이트 신호 및 데이터 신호를 생성하여 액정패널(120)에 공급할 수도 있으며, 또 다른 실시예에서는 쉬프트 레지스터(shift register)와 같은 게이트 구동부의 일부를 액정패널(120)에 형성하여 게이트 신호를 생성하게 하고 하나의 구동부에서는 데이터 신호를 생성하여 액정패널(120)에 공급하도록 할 수도 있다. In another embodiment, the gate driver 130 and the data driver 140 may be integrated to generate a gate signal and a data signal in one driver and may be supplied to the liquid crystal panel 120. In another embodiment, a gate driver may be formed on a liquid crystal panel 120 to generate a gate signal and a driver may generate a data signal to supply the data signal to the liquid crystal panel 120.

또한, 타이밍 제어부(150)는 외부 시스템으로부터 영상신호, 데이터인에이블신호(DE), 수평동기신호(HSY), 수직동기신호(VSY) 및 클럭신호(CLK) 등을 공급받아 게이트 제어신호, RGB신호 및 데이터 제어신호를 생성하여 게이트 구동부(130) 및 데이터 구동부(140)에 공급한다. The timing controller 150 receives a video signal, a data enable signal DE, a horizontal synchronizing signal HSY, a vertical synchronizing signal VSY and a clock signal CLK from an external system, And supplies the signal and data control signals to the gate driver 130 and the data driver 140.

이러한 액정표시장치(110)에서, 사용자가 액정표시장치(110)의 구동을 시작하거나(on), 메뉴에서 화면 최적화를 선택하는 경우, 타이밍 제어부(150)는 보상제어신호를 생성하여 게이트 구동부(120) 및 데이터 구동부(130)에 공급하고, 게이트 구동부(120) 및 데이터 구동부(130)는 보상제어신호에 대응되는 게이트 신호 및 데이터 신호를 생성하여 액정패널(120)에 공급한다.In this liquid crystal display device 110, when the user starts driving the liquid crystal display device 110 or selects the screen optimization from the menu, the timing control part 150 generates the compensation control signal and supplies it to the gate driver And a data driver 130. The gate driver 120 and the data driver 130 generate a gate signal and a data signal corresponding to the compensation control signal and supply the gate signal and the data signal to the liquid crystal panel 120. [

그리고, 데이터 구동부(140)의 보상부(160)는 보상제어신호에 따라 화소전압 변동량을 측정하고 측정된 화소전압 변동량에 대응되는 보상된 공통전압을 산출하여 액정패널(120)에 새로운 공통전압으로 공급함으로써, 액정표시장치(110)의 온도에 따른 플리커 특성 변동을 보상한다. The compensation unit 160 of the data driver 140 measures the pixel voltage variation according to the compensation control signal, calculates a compensated common voltage corresponding to the measured pixel voltage variation, and outputs the compensated common voltage to the liquid crystal panel 120 as a new common voltage Thereby compensating for the fluctuation of the flicker characteristic according to the temperature of the liquid crystal display device 110.

이러한 보상부(160)의 구성과 동작에 대하여 도면을 참조하여 설명한다. The configuration and operation of the compensation unit 160 will be described with reference to the drawings.

도 6은 본 발명의 실시예에 따른 액정표시장치의 보상부를 도시한 도면이고, 도 7a, 도 7b 및 도 7c는 본 발명의 실시예에 따른 플리커 특성 변동을 보상하기 위한 액정표시장치의 구동방법을 도시한 도면이다. FIG. 6 is a view illustrating a compensating unit of a liquid crystal display according to an exemplary embodiment of the present invention. FIGS. 7A, 7B, and 7C illustrate a method of driving a liquid crystal display Fig.

도 6에 도시한 바와 같이, 보상부(160)는 공통전압 공급부(162), 제어스위치(164), 연산증폭기(166) 및 보상전압 산출부(168)를 포함한다.6, the compensation unit 160 includes a common voltage supply unit 162, a control switch 164, an operational amplifier 166, and a compensation voltage calculation unit 168. [

공통전압 공급부(162)는 액정패널(도 5의 120)에 공통전압(Vcom)을 공급하는데, 예를 들어, 데이터 구동부(도 5의 140)의 인쇄회로기판에 장착되어 액정표시장치의 전원을 공급하는 파워집적회로(power integrated circuit)일 수 있다.The common voltage supply unit 162 supplies the common voltage Vcom to the liquid crystal panel 120 of FIG. 5, for example, by supplying power to the liquid crystal display device mounted on the printed circuit board of the data driver 140 Or a power integrated circuit that supplies power.

제어스위치(164)는 공통전압 공급부(162)와 액정패널(120)의 다수의 공통배선(도 5의 CL1 내지 CLn) 사이에 배치되어 타이밍제어부(도 5의 150)의 보상제어신호에 따라 공통전압 공급부(162)와 다수의 공통배선(CL1 내지 CLn)을 연결하거나 차단한다. The control switch 164 is disposed between the common voltage supply unit 162 and a plurality of common lines (CL1 to CLn in FIG. 5) of the liquid crystal panel 120 and is controlled in accordance with the compensation control signal of the timing control unit 150 And connects or disconnects the voltage supply unit 162 and the plurality of common lines CL1 to CLn.

즉, 보상제어신호에 따라 제어스위치(164)가 공통전압 공급부(162)와 다수의 공통배선(CL1 내지 CLn) 사이의 연결을 차단하면 다수의 공통배선(CL1 내지 CLn)은 플로팅(floating)되며, 다수의 공통배선(CL1 내지 CLn)에 연결된 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 전극도 플로팅 된다.That is, when the control switch 164 interrupts the connection between the common voltage supply unit 162 and the common lines CL1 to CLn according to the compensation control signal, the common lines CL1 to CLn are floated , The electrodes of the storage capacitor Cst and the liquid crystal capacitor Clc connected to the common lines CL1 to CLn are also floated.

그리고, 보상제어신호에 따라 제어스위치(164)가 공통전압 공급부(162)와 다수의 공통배선(CL1 내지 CLn)을 연결하면 공통전압 공급부(162)에서 출력되는 공통전압이 다수의 공통배선(CL1 내지 CLn)으로 인가된다.When the control switch 164 connects the common voltage supply unit 162 and the common lines CL1 to CLn according to the compensation control signal, the common voltage output from the common voltage supply unit 162 is supplied to the common lines CL1 To CLn.

연산 증폭기(OP AMP: 166)의 비반전단자(+)는 다수의 공통배선(CL1 내지 CLn)에 연결되고, 연산증폭기(166)의 반전단자(-)는 연산 증폭기(166)의 출력단자에 연결되고, 연산증폭기(166)의 출력단자는 보상전압 산출부(168)에 연결된다. The inverting terminal (-) of the operational amplifier 166 is connected to the output terminal of the operational amplifier 166. The noninverting terminal (+) of the operational amplifier (OP AMP) 166 is connected to a plurality of common lines CL1 to CLn, And the output terminal of the operational amplifier 166 is connected to the compensation voltage calculation unit 168. [

따라서, 연산증폭기(166)는 플로팅 된 다수의 공통배선(CL1 내지 CLn)을 통하여 화소전압 변동량을 입력 받아 증폭하여 보상전압 산출부(168)로 출력한다.Accordingly, the operational amplifier 166 receives the pixel voltage fluctuation amount through the plurality of floating common lines CL1 to CLn, amplifies the amplified pixel voltage, and outputs the amplified pixel voltage to the compensation voltage calculating unit 168. [

보상전압 산출부(168)는 연산증폭기(166)의 출력전압에 대응되는 보상전압(CV)을 산출하여 공통전압 공급부(162)에 공급하는데, 이득(gain)을 이용하여 증폭된 화소전압 변동량에 대응되는 보상전압(CV)을 산출하며 그 구체적 방법은 후술한다. The compensation voltage calculation unit 168 calculates a compensation voltage CV corresponding to the output voltage of the operational amplifier 166 and supplies the compensation voltage CV to the common voltage supply unit 162. The compensation voltage calculation unit 168 calculates a compensation voltage The corresponding compensation voltage (CV) is calculated and its specific method will be described later.

그리고, 공통전압 공급부(162)는 보상전압(CV)을 이용하여 보상된 공통전압(Vcom)을 설정하여 액정패널(120)에 공급하며, 이 경우 제어스위치(164)는 보상제어신호에 따라 공통전압 공급부(162)와 다수의 공통배선(CL1 내지 CLn)을 연결한다.The common voltage supply unit 162 sets the compensated common voltage Vcom by using the compensation voltage CV and supplies the compensated common voltage Vcom to the liquid crystal panel 120. In this case, Voltage supply unit 162 and a plurality of common lines CL1 to CLn.

보상부(160)의 제어스위치(164), 연산증폭기(166) 및 보상전압 산출부(168)는 데이터 구동부(도 5의 140)의 구동집적회로(D-IC)에 내장될 수 있으며, 이 경우 구동집적회로에서의 데이터 처리 효율을 위하여 측정된 아날로그 전압을 디지털 전압으로 변환하는 아날로그-디지털 변환기(analog-digital converter: ADC)가 추가될 수 있다. The control switch 164 of the compensation unit 160, the operational amplifier 166 and the compensation voltage calculation unit 168 may be incorporated in the driving integrated circuit (D-IC) of the data driving unit (140 in FIG. 5) An analog-to-digital converter (ADC) for converting the measured analog voltage to a digital voltage may be added for data processing efficiency in the driving integrated circuit.

이때, 다수의 공통배선(CL1 내지 CLn)의 전압을 이용하여 액정패널(120)의 현 상태의 킥백전압 및 누설전압을 합친 화소전압 변동량(ΔVp = Vkb + Vlk)을 측정하기 위하여, 도 7a에 도시한 바와 같이, 보상제어신호에 따라 제어스위치(164)를 오프(off)하여 공통전압 공급부(162)와 다수의 공통배선(CL1 내지 CLn)을 차단 한다.At this time, in order to measure the pixel voltage variation (? Vp = Vkb + Vlk), which is the sum of the current state of the kickback voltage and the leakage voltage of the liquid crystal panel 120 using the voltages of the common lines CL1 to CLn, The control switch 164 is turned off according to the compensation control signal to cut off the common voltage supply unit 162 and the plurality of common lines CL1 to CLn.

따라서, 다수의 공통배선(CL1 내지 CLn)에 연결된 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 타 전극의 전압인 커패시터 전압(Vc)은 플로팅(floating)이 된다. Therefore, the storage capacitor Cst connected to the common lines CL1 through CLn and the capacitor voltage Vc, which is the voltage of the other electrode of the liquid crystal capacitor Clc, become floating.

동시에, 보상제어신호에 따라 게이트 구동부(130)는 다수의 게이트 배선(GL1 내지 GLm)을 통하여 박막트랜지스터(T)의 게이트전극에 하이레벨 전압(Vgh)의 게이트 신호(Vg)를 순차적으로 공급하여 박막트랜지스터(T)를 턴-온 시키고, 데이터 구동부(140)는 다수의 데이터 배선(DL1 내지 DLn)을 통하여 박막트랜지스터(T)의 소스전극에 0V의 데이터 신호(Vd)를 공급한다. At the same time, the gate driver 130 sequentially supplies the gate signal Vg of the high level voltage (Vgh) to the gate electrode of the thin film transistor T through the plurality of gate lines GL1 to GLm according to the compensation control signal The thin film transistor T is turned on and the data driver 140 supplies the data signal Vd of 0V to the source electrode of the thin film transistor T through the plurality of data lines DL1 to DLn.

따라서, 다수의 공통배선(CL1 내지 CLn)에 연결된 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 일 전극의 전압인 화소전압(Vp)은 OV가 된다. Therefore, the storage capacitor Cst connected to the common lines CL1 through CLn and the pixel voltage Vp, which is the voltage of one electrode of the liquid crystal capacitor Clc, become OV.

이후, 도 7b에 도시한 바와 같이, 게이트 신호(Vg)가 하이레벨 전압(Vgh)으로부터 로우레벨 전압(Vgl)으로 변하는 시점에 게이트 신호(Vg)의 변동량(DVg = Vgh - Vgl)에 의하여 화소전압(Vp)은 0V에서 킥백전압(Vkb)만큼 감소하고, 이후 박막트랜지스터(T)의 오프전류에 의한 누설전압(Vlk)만큼 증가하여, 화소전압(Vp)은 음의 화소전압 변동량(-DVp)이 된다. 7B, by the amount of change (DVg = Vgh-Vgl) of the gate signal Vg at the time when the gate signal Vg changes from the high level voltage Vgh to the low level voltage Vgl, The voltage Vp decreases by the kickback voltage Vkb at 0 V and then increases by the leakage voltage Vlk due to the off current of the thin film transistor T so that the pixel voltage Vp becomes negative ).

그런데, 도 7c에 도시한 바와 같이, 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 타 전극에 연결된 다수의 공통배선(CL1 내지 CLn)이 플로팅(floating) 된 상태이므로, 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 일 전극의 화소전압(Vp)의 변동에 따라 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 타 전극 의 커패시터 전압(Vc)도 동일하게 변동한다. As shown in FIG. 7C, since the common lines CL1 to CLn connected to the other electrodes of the storage capacitor Cst and the liquid crystal capacitor Clc are floating, the storage capacitors Cst, The storage capacitor Cst and the capacitor voltage Vc of the other electrode of the liquid crystal capacitor Clc also vary in accordance with the variation of the pixel voltage Vp of one electrode of the liquid crystal capacitor Clc.

따라서, 커패시터 전압(Vc) 역시 음의 화소전압 변동량(-DVp)이 된다. (Vc = -DVp)Therefore, the capacitor voltage Vc also becomes negative pixel voltage variation (-DVp). (Vc = -DVp)

즉, 게이트 신호(Vg)가 하이레벨 전압(Vgh)으로부터 로우레벨 전압(Vgl)으로 변함에 따라, 다수의 공통배선(CL1 내지 CLn)의 전압은 음의 화소전압 변동량(-DVp)이 되고, 음의 화소전압 변동량(-DVp)은 보상부(160)의 연산 증폭기(166)에 입력되어 증폭되고, 증폭된 음의 화소전압 변동량(-DVp)은 보상전압 산출부(168)에 전달되어 증폭된 음의 화소전압 변동량(-DVp)에 대응되는 보상전압(CV)으로 출력되고, 출력된 보상전압(CV)은 공통전압 공급부(162)로 전달되어 보상된 공통전압(Vcom) 설정에 이용되고, 보상된 공통전압(Vcom)이 액정패널(120)에 공급된다. That is, as the gate signal Vg changes from the high level voltage Vgh to the low level voltage Vgl, the voltages of the common lines CL1 to CLn become the negative pixel voltage variation (-DVp) The negative pixel voltage variation (-DVp) is input to the operational amplifier 166 of the compensator 160 and amplified. The amplified negative pixel voltage variation (-DVp) is transmitted to the compensation voltage calculator 168, The compensated voltage CV is output to the common voltage supply unit 162 and used for setting the compensated common voltage Vcom , And the compensated common voltage (Vcom) is supplied to the liquid crystal panel 120.

이때, 보상된 공통전압(Vcom)을 액정패널(120)에 공급하기 위하여, 보상제어신호에 따라 제어스위치(164)가 온(on) 되어 공통전압 공급부(162)와 다수의 공통배선(CL1 내지 CLn)이 연결된다. At this time, in order to supply the compensated common voltage Vcom to the liquid crystal panel 120, the control switch 164 is turned on in accordance with the compensation control signal to turn on the common voltage supply part 162 and the plurality of common lines CL1- CLn are connected.

여기서, 보상전압 산출부(168)에서 이득을 이용하여 증폭된 음의 화소전압 변동량(-DVp)에 대응되는 보상전압(CV)의 산출방법을 도면을 참조하여 설명한다.Here, a calculation method of the compensation voltage CV corresponding to the negative pixel-voltage variation amount (-DVp) amplified by using the gain in the compensation voltage calculation unit 168 will be described with reference to the drawings.

도 8은 본 발명의 실시예에 따른 액정표시장치의 보상전압 산출방법을 설명하기 위한 도면으로, 도 5 및 도 6을 함께 참조하여 설명한다.FIG. 8 is a diagram for explaining a compensation voltage calculating method of a liquid crystal display device according to an embodiment of the present invention, and will be described with reference to FIGS. 5 and 6. FIG.

도 8에 도시한 바와 같이, 액정표시장치는 고온에서의 구동시간에 따라 음의 화소전압 변동량(-DVp)이 선형적으로 증가하고, 그 결과 고온 구동시간에 따라 음 의 화소전압 변동량(-DVp)을 증폭한 연산 증폭기(166)의 출력전압(Vop)의 절대값이 선형적으로 증가한다. As shown in Fig. 8, the liquid crystal display device linearly increases the negative pixel voltage variation (-DVp) according to the driving time at high temperature, and as a result, the negative pixel voltage variation (-DVp The absolute value of the output voltage Vop of the operational amplifier 166 increases linearly.

보상전압 산출부(168)는 연산 증폭기(166)의 출력전압(Vop)을 그대로 보상전압(CV)으로 설정하여 공통전압 공급부(162)로 출력할 수도 있지만, 보상부(160)의 제어스위치(164), 연산증폭기(164) 및 보상전압 산출부(168)를 데이터 구동부(140)의 구동집적회로(D-IC)에 내장할 경우, 하나의 구동집적회로(D-IC)를 다양한 구동조건의 액정표시장치에 적용해야 하므로, 연산 증폭기(166)의 출력전압(Vop)으로부터 산출되는 보상전압(CV)이 일정범위를 갖도록 이득을 정의할 수도 있다. The compensation voltage calculating section 168 may set the output voltage Vop of the operational amplifier 166 as the compensation voltage CV and output it to the common voltage supply section 162. However, (D-IC) in various driving conditions (D-ICs) in the case where the operational amplifier 164, the operational amplifier 164 and the compensation voltage calculation unit 168 are incorporated in the driving integrated circuit The gain can be defined so that the compensation voltage CV calculated from the output voltage Vop of the operational amplifier 166 has a certain range.

즉, 도 8의 연산증폭기(166)의 출력전압 직선의 상하에 각각 최소 보상전압 직선 및 최대 보상전압 직선을 설정할 수 있으며, 보상전압 산출부(168)가 출력하는 보상전압(CV)이 최소 보상전압 및 최대 보상전압 사이에 있도록 제1 및 제2이득(G1, G2)을 설정할 수 있다. That is, the minimum compensation voltage straight line and the maximum compensation voltage straight line can be set above and below the output voltage line of the operational amplifier 166 of FIG. 8, and the compensation voltage CV output from the compensation voltage calculation unit 168 can be set to the minimum compensation The first and second gains G1 and G2 can be set so as to be between the voltage and the maximum compensation voltage.

여기서, 최소 및 최대는 보상전압의 절대값의 크기를 비교하는 의미이다. Herein, the minimum and maximum mean the magnitude of the absolute value of the compensation voltage.

예를 들어, 보상전압 산출부(168)는 연산증폭기(166)의 출력전압(Vop)에 제1이득을 곱하고 제2이득을 나눈 값을 보상전압(CV)으로 출력할 수 있다. (CV = Vop * (G1/G2))For example, the compensation voltage calculator 168 may output the value obtained by multiplying the output voltage Vop of the operational amplifier 166 by the first gain and dividing the second gain by the compensation voltage CV. (CV = Vop * (G1 / G2))

구체적으로 연산증폭기(166)의 출력전압(Vop)이 -1.8V이고, 최소 및 최대 보상전압이 각각 -0.9V 및 -3.6V인 경우, 제1 및 제2이득(G1, G2)을 각각 0.3 및 0.42로 설정함으로써, 보상전압 산출부(168)는 최소 및 최대 보상전압 사이의 -1.28V를 보상전압(CV)으로 출력할 수 있다. Specifically, when the output voltage Vop of the operational amplifier 166 is -1.8 V and the minimum and maximum compensation voltages are -0.9 V and -3.6 V, respectively, the first and second gains G1 and G2 are set to 0.3 And 0.42, the compensation voltage calculating section 168 can output -1.28 V between the minimum and maximum compensation voltages with the compensation voltage (CV).

그리고, 보상부(160)의 제어스위치(164), 연산증폭기(164) 및 보상전압 산출부(168)를 데이터 구동부(140)의 구동집적회로(D-IC)에 내장할 경우, 효율적인 데이터 처리를 위하여 연산증폭기(164)의 출력단자와 보상전압 산출부(168) 사이에 아날로그-디지털 변환기(ADC)를 추가할 수 있으며, 그 경우 아날로그-디지털 변환기(ADC)는 연산증폭기(164)의 출력 아날로그전압을 디지털전압으로 변환하고, 보상전압 산출부(168)는 변환된 디지털전압을 판독하여 보상전압(CV)을 디지털전압으로 출력할 수 있다. When the control switch 164, the operational amplifier 164 and the compensation voltage calculation unit 168 of the compensation unit 160 are incorporated in the driving integrated circuit (D-IC) of the data driver 140, The analog-to-digital converter (ADC) may add an analog-to-digital converter (ADC) between the output terminal of the operational amplifier 164 and the compensation voltage calculator 168, The analog voltage is converted into a digital voltage, and the compensation voltage calculation unit 168 reads the converted digital voltage and outputs the compensation voltage CV as a digital voltage.

표 1은 -0.3V ~ -2.5V 범위의 연산증폭기(166)의 출력전압(Vop)을 0.02V 간격으로 구분한 7비트 디지털코드를 예시한 표이고, 표 2는 보상전압 산출부(168)에서 이용되는 제1 및 제2이득의 4비트 디지털코드를 예시한 표이고, 표 3은 제1 및 제2이득(G1, G2)를 각각 0.3 및 0.42로 설정하여 보상전압 산출부(168)가 산출한 보상전압(CV)의 7비트 디지털코드를 예시한 표이다. Table 1 is a table showing 7-bit digital codes obtained by dividing the output voltage (Vop) of the operational amplifier 166 in the range of -0.3 V to -2.5 V by 0.02 V. Table 2 shows the compensation voltage calculation unit 168, And Table 3 is a table illustrating the first and second gains G1 and G2 used in the compensation voltage calculation unit 168, respectively, by setting the first and second gains G1 and G2 to 0.3 and 0.42, respectively. 7 is a table illustrating a 7-bit digital code of the calculated compensation voltage (CV).

표 1 내지 표 3이 보여주는 바와 같이, 아날로그-디지털 변환기(ADC)는 연산증폭기(164)의 출력 아날로그전압을 7비트(bit)의 디지털전압으로 변환하고, 보상전압 산출부(168)는 4비트의 제1 및 제2이득(G1, G2)을 이용하여 7비트의 보상전압(CV)을 출력할 수 있다. As shown in Tables 1 to 3, the analog-to-digital converter (ADC) converts the output analog voltage of the operational amplifier 164 to a digital voltage of 7 bits, The compensation voltage CV of 7 bits can be output using the first and second gains G1 and G2 of the first and second amplifiers.

[표 1][Table 1]

Figure 112009076306511-pat00001
Figure 112009076306511-pat00001

[표 2][Table 2]

Figure 112009076306511-pat00002
Figure 112009076306511-pat00002

[표 3][Table 3]

Figure 112009076306511-pat00003
Figure 112009076306511-pat00003

도 9는 본 발명의 실시예에 따른 액정표시장치의 플리커 특성 변동 보상효과를 설명하기 위한 도면이다. 9 is a view for explaining the flicker characteristic fluctuation compensation effect of the liquid crystal display device according to the embodiment of the present invention.

도 9에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치(샘플 1 내지 샘플 10)는 제조완료 직후인 초기의 액정표시장치의 플리커 특성은 약 5% 정도였으나, 신뢰성 테스트를 위한 고온 구동 후의 액정표시장치의 플리커 특성은 약 10% ~ 약 20% 정도로 악화되었다. As shown in FIG. 9, in the liquid crystal display devices (Sample 1 to Sample 10) according to the embodiment of the present invention, the flicker characteristic of the initial liquid crystal display device immediately after the fabrication was about 5% The flicker characteristic of the liquid crystal display after driving deteriorated to about 10% to about 20%.

그러나, 화소전압 변동량(DVp)의 측정 및 보상전압 산출에 의하여 플리커 특성 변동을 보상한 후의 액정표시장치의 플리커 특성은 약 5% ~ 약 10%로 개선되었다. However, the flicker characteristic of the liquid crystal display device after the variation of the flicker characteristic is compensated by the measurement of the pixel voltage variation amount DVp and the compensation voltage calculation is improved to about 5% to about 10%.

즉, 본 발명의 실시예에 따른 액정표시장치에서는 현재의 화소전압 변동량(DVp)을 측정하고 그로부터 산출된 보상된 공통전압을 다시 액정표시장치에 인가함으로써, 플리커 특성이 개선되고 화질이 개선된다. That is, in the liquid crystal display device according to the embodiment of the present invention, by measuring the current pixel voltage variation amount DVp and applying the compensated common voltage calculated therefrom to the liquid crystal display device, the flicker characteristic is improved and the image quality is improved.

본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다. The present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the spirit of the present invention.

도 1은 종래의 액티브 매트릭스 방식의 액정표시장치의 일 화소에 대한 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a view of one pixel of a conventional active matrix type liquid crystal display device. Fig.

도 2는 종래의 액티브 매트릭스 방식의 액정표시장치의 게이트 신호 및 화소전압을 도시한 파형도.2 is a waveform diagram showing gate signals and pixel voltages of a conventional active matrix type liquid crystal display device;

도 3a 및 도 3b는 각각 종래의 액정표시장치의 온도에 따른 플리커 특성 변화를 도시한 도면.3A and 3B are diagrams showing flicker characteristic changes according to temperature of a conventional liquid crystal display device, respectively.

도 4는 종래의 액정표시장치의 박막트랜지스터의 온도에 따른 오프전류 특성 변화를 도시한 도면.4 is a diagram showing a change in an off current characteristic according to a temperature of a thin film transistor of a conventional liquid crystal display device.

도 5는 본 발명의 실시예에 따른 액정표시장치를 도시한 도면.5 is a view illustrating a liquid crystal display device according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 액정표시장치의 보상부를 도시한 도면.6 is a view illustrating a compensation unit of a liquid crystal display device according to an embodiment of the present invention.

도 7a, 도 7b 및 도 7c는 본 발명의 실시예에 따른 플리커 특성 변동을 보상하기 위한 액정표시장치의 구동방법을 도시한 도면.7A, 7B, and 7C are diagrams illustrating a method of driving a liquid crystal display device for compensating for flicker characteristic variations according to an embodiment of the present invention.

도 8은 본 발명의 실시예에 따른 액정표시장치의 보상전압 산출방법을 설명하기 위한 도면.8 is a diagram for explaining a compensation voltage calculating method of a liquid crystal display device according to an embodiment of the present invention.

도 9는 본 발명의 실시예에 따른 액정표시장치의 플리커 특성 변동 보상효과를 설명하기 위한 도면.9 is a view for explaining a flicker characteristic fluctuation compensating effect of a liquid crystal display device according to an embodiment of the present invention.

Claims (11)

서로 교차하는 게이트배선, 데이터배선 및 공통배선과, 상기 게이트배선 및 데이터배선에 연결되는 박막트랜지스터와, 상기 박막트랜지스터에 일 전극이 연결되고 상기 공통배선에 타 전극이 연결되는 스토리지 커패시터 및 액정 커패시터를 포함하는 액정패널과;A thin film transistor connected to the gate wiring and the data wiring, a storage capacitor and a liquid crystal capacitor each having one electrode connected to the thin film transistor and the other electrode connected to the common wiring, A liquid crystal panel including the liquid crystal panel; 상기 게이트배선에 게이트신호를 공급하는 게이트 구동부와;A gate driver for supplying a gate signal to the gate line; 상기 데이터배선에 데이터신호를 공급하는 데이터 구동부와;A data driver for supplying a data signal to the data line; 상기 게이트 구동부로 게이트 제어신호를 공급하고, 상기 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 타이밍 제어부와;A timing controller for supplying a gate control signal to the gate driver and supplying an RGB signal and a data control signal to the data driver; 상기 공통배선을 플로팅 되도록 한 상태에서, 상기 박막트랜지스터를 턴-온 하여 0V의 상기 데이터신호를 상기 스토리지 커패시터 및 상기 액정 커패시터의 상기 일 전극에 인가한 후, 상기 박막트랜지스터를 턴-오프 하여 상기 공통배선의 전압이 화소전압 변동량이 되도록 하여 상기 공통배선으로부터 상기 화소전압 변동량을 측정하고, 상기 공통배선으로부터 측정된 상기 화소전압 변동량을 이용하여 보상된 공통전압 생성하여 상기 공통배선으로 공급하는 보상부The thin film transistor is turned on to apply the data signal of 0V to the storage capacitor and the one electrode of the liquid crystal capacitor in a state in which the common wiring is made to float, And a compensating section for generating a compensated common voltage by using the pixel voltage variation measured from the common wiring and supplying the compensated common voltage to the common wiring so that the voltage of the wiring becomes the pixel voltage variation amount, 를 포함하는 액정표시장치.And the liquid crystal display device. 제 1 항에 있어서, The method according to claim 1, 상기 보상부는, Wherein the compensation unit comprises: 상기 공통배선으로 공통전압을 공급하는 공통전압 공급부와;A common voltage supply unit for supplying a common voltage to the common wiring; 상기 공통전압 공급부와 상기 공통배선의 연결을 제어하는 제어스위치와;A control switch for controlling connection between the common voltage supply unit and the common wiring; 상기 공통배선에 연결되는 비반전단자와 서로 연결되는 반전단자 및 출력단자를 포함하는 연산증폭기와;An operational amplifier including a non-inverting terminal connected to the common line and an inverting terminal and an output terminal connected to each other; 상기 출력단자에 연결되는 보상전압 산출부A compensation voltage calculation unit 를 포함하는 액정표시장치. And the liquid crystal display device. 제 2 항에 있어서, 3. The method of claim 2, 상기 데이터 구동부는 구동집적회로(D-IC)를 포함하고, 상기 제어스위치, 상기 연산증폭기 및 상기 보상전압 산출부는 상기 구동집적회로에 내장되는 액정표시장치. Wherein the data driver includes a driving integrated circuit (D-IC), and the control switch, the operational amplifier, and the compensation voltage calculator are embedded in the driving integrated circuit. 제 3 항에 있어서, The method of claim 3, 상기 보상부는, 상기 연산증폭기와 상기 보상전압 산출부 사이에 연결되는 아날로그-디지털 변환기를 더 포함하는 액정표시장치. Wherein the compensation unit further comprises an analog-to-digital converter connected between the operational amplifier and the compensation voltage calculation unit. 제 2 항에 있어서, 3. The method of claim 2, 상기 연산증폭기는 상기 화소전압 변동량을 입력 받아 증폭하여 출력하고, 상기 보상전압 산출부는 보상전압(CV)이 최소 보상전압 및 최대 보상전압 사이에 있도록 상기 연산증폭기의 출력전압(Vop)에 제1이득(G1)을 곱하고 제2이득(G2)으로 나누어 상기 보상전압(CV)을 산출(CV = Vop * (G1/G2))하여 상기 공통전압 공급부에 공급하는 액정표시장치. Wherein the operational amplifier amplifies and outputs the pixel voltage variation amount and the compensation voltage calculator calculates a first gain in the output voltage Vop of the operational amplifier so that the compensation voltage CV is between the minimum compensation voltage and the maximum compensation voltage, (CV = Vop * (G1 / G2)) by multiplying the common voltage G1 by the second gain G2 and dividing the result by the second gain G2. 제 1 항에 있어서, The method according to claim 1, 상기 박막트랜지스터가 턴-오프 된 후, 상기 스토리지 커패시터 및 상기 액정 커패시터의 상기 일 전극의 전압은 상기 화소전압 변동량이 되는 액정표시장치. And the voltage of the one electrode of the storage capacitor and the liquid crystal capacitor is the pixel voltage variation after the thin film transistor is turned off. 제 1 항에 있어서, The method according to claim 1, 상기 액정표시장치의 구동이 시작되거나, 메뉴에서 화면 최적화가 선택되었을 때, 상기 보상부가 상기 보상된 공통전압을 생성하는 액정표시장치. Wherein the compensation unit generates the compensated common voltage when driving of the liquid crystal display starts or when screen optimization is selected from a menu. 박막트랜지스터와 상기 박막트랜지스터에 일 전극이 연결되는 스토리지 커패시터 및 액정 커패시터가 형성된 액정패널을 포함하는 액정표시장치의 구동방법에 있어서,1. A method of driving a liquid crystal display including a thin film transistor, a storage capacitor having one electrode connected to the thin film transistor, and a liquid crystal panel having a liquid crystal capacitor, 상기 스토리지 커패시터 및 상기 액정 커패시터의 타 전극을 플로팅 되도록 한 상태에서, 상기 박막트랜지스터를 턴-온 하여 0V의 데이터신호를 상기 스토리지 커패시터 및 상기 액정 커패시터의 상기 일 전극에 인가한 후, 상기 박막트랜지스터를 턴-오프 하여 상기 스토리지 커패시터 및 상기 액정 커패시터의 상기 타 전극의 전압이 화소전압 변동량이 되도록 하는 단계와;Wherein the thin film transistor is turned on to apply a data signal of 0V to the storage capacitor and the one electrode of the liquid crystal capacitor in a state in which the storage capacitor and the other electrode of the liquid crystal capacitor are floated, Turning on and off the voltage of the storage capacitor and the other electrode of the liquid crystal capacitor to a pixel voltage variation amount; 상기 스토리지 커패시터 및 상기 액정 커패시터의 상기 타 전극의 상기 화소전압 변동량을 측정하는 단계와;Measuring the pixel voltage variation of the storage capacitor and the other electrode of the liquid crystal capacitor; 상기 화소전압 변동량을 이용하여 보상된 공통전압을 생성하여 상기 스토리지 커패시터 및 상기 액정 커패시터의 상기 타 전극에 공급하는 단계Generating a compensated common voltage using the pixel voltage variation and supplying the generated common voltage to the storage capacitor and the other electrode of the liquid crystal capacitor 를 포함하는 액정표시장치의 구동방법. And a driving method of the liquid crystal display device. 제 8 항에 있어서, 9. The method of claim 8, 상기 화소전압 변동량을 이용하여 상기 보상된 공통전압을 생성하는 단계는,Wherein the step of generating the compensated common voltage using the pixel voltage variation includes: 상기 화소전압 변동량을 증폭하는 단계와;Amplifying the pixel voltage variation; 보상전압(CV)이 최소 보상전압 및 최대 보상전압 사이에 있도록 상기 증폭된 전압 변동량(Vop)에 제1이득(G1)을 곱하고 제2이득(G2)으로 나누어 상기 보상전압(CV)을 산출(CV = Vop * (G1/G2))하는 단계와;The compensation voltage CV is calculated by multiplying the amplified voltage variation amount Vop by the first gain G1 and dividing the amplified voltage variation amount Vop by the second gain G2 so that the compensation voltage CV is between the minimum compensation voltage and the maximum compensation voltage CV = Vop * (G1 / G2)); 상기 보상전압을 이용하여 상기 보상된 공통전압을 생성하는 단계Generating the compensated common voltage using the compensation voltage; 를 포함하는 액정표시장치의 구동방법. And a driving method of the liquid crystal display device. 제 9 항에 있어서,10. The method of claim 9, 상기 화소전압 변동량을 이용하여 상기 보상된 공통전압을 생성하는 단계는, 상기 증폭된 전압 변동량을 디지털데이터의 형태로 변환하는 단계를 더 포함하는 액정표시장치의 구동방법. Wherein the step of generating the compensated common voltage using the pixel voltage variation amount further comprises the step of converting the amplified voltage variation amount into the form of digital data. 제 10 항에 있어서, 11. The method of claim 10, 상기 증폭된 전압 변동량은 7비트 디지털데이터의 형태로 변환되고, 상기 제1 및 제2이득은 4비트 디지털데이터의 형태이고, 상기 보상전압은 7비트 디지털데이터의 형태인 액정표시장치의 구동방법.Wherein the amplified voltage variation is converted into 7-bit digital data, the first and second gains are in the form of 4-bit digital data, and the compensation voltage is in the form of 7-bit digital data.
KR1020090122394A 2009-12-10 2009-12-10 Liquid crystal display device and method of driving the same KR101641692B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090122394A KR101641692B1 (en) 2009-12-10 2009-12-10 Liquid crystal display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090122394A KR101641692B1 (en) 2009-12-10 2009-12-10 Liquid crystal display device and method of driving the same

Publications (2)

Publication Number Publication Date
KR20110065754A KR20110065754A (en) 2011-06-16
KR101641692B1 true KR101641692B1 (en) 2016-07-21

Family

ID=44398807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090122394A KR101641692B1 (en) 2009-12-10 2009-12-10 Liquid crystal display device and method of driving the same

Country Status (1)

Country Link
KR (1) KR101641692B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3377939B1 (en) 2015-11-18 2023-08-30 E Ink Corporation Electro-optic displays
CN115394265B (en) * 2022-08-29 2023-07-18 惠科股份有限公司 Display driving circuit and liquid crystal display screen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101027352B1 (en) * 2003-12-22 2011-04-11 엘지디스플레이 주식회사 Automatic Adjustment Method for Flicker of LCD Device and Automatic Adjustment System Thereof
KR20060018396A (en) * 2004-08-24 2006-03-02 삼성전자주식회사 Liquid crystal display
KR101157837B1 (en) * 2004-12-30 2012-06-22 엘지디스플레이 주식회사 Method And Circuit For Compensating Vcom
KR101366024B1 (en) * 2007-02-23 2014-02-21 엘지디스플레이 주식회사 Circuit for common votage of LCD and driving method

Also Published As

Publication number Publication date
KR20110065754A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
JP5242895B2 (en) Driving device and driving method of liquid crystal display element
KR101533741B1 (en) Method of driving display panel and display apparatus using the same
US8289312B2 (en) Liquid crystal display device
US8988410B2 (en) Display device and method of operating the same
US8049692B2 (en) Common voltage generation circuit and liquid crystal display comprising the same
US7196683B2 (en) Driving method of image display device, driving device of image display device, and image display device
US9905189B2 (en) Liquid crystal display and common voltage compensation driving method thereof
CN111199710A (en) Display device and driving method thereof
US8242944B2 (en) Digital-to-analog converter circuit including adder drive circuit and display
KR20070021958A (en) Display device and drive method thereof
CN109949748B (en) Display data compensation method, display data compensation device and display device
US20190197972A1 (en) Scan signal compensating method and device based on gate driving circuit
KR102556467B1 (en) Organic light emitting display device and method for setting gamma reference voltages thereof
KR101336977B1 (en) Liquid crystal display and driving method thereof
US11270652B2 (en) Display device, data driving circuit, and data driving method having offset data voltage
JP4492491B2 (en) Display device
GB2436887A (en) Liquid crystal display and driving method thereof
CN100461248C (en) Shared voltage modification circuit and method
KR101641692B1 (en) Liquid crystal display device and method of driving the same
US9412324B2 (en) Drive device and display device
KR20100074858A (en) Liquid crystal display device
US7834676B2 (en) Method and apparatus for accounting for changes in transistor characteristics
KR20150071360A (en) Liquid Crystal Display
KR101127850B1 (en) A driving circuit of a lquid crystal display device
KR20160053143A (en) Organic light emitting display device, organic light emitting display panel, and method for driving the organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 4