KR101630019B1 - (Lateral Double diffused MOS RF Switch - Google Patents

(Lateral Double diffused MOS RF Switch Download PDF

Info

Publication number
KR101630019B1
KR101630019B1 KR1020130137899A KR20130137899A KR101630019B1 KR 101630019 B1 KR101630019 B1 KR 101630019B1 KR 1020130137899 A KR1020130137899 A KR 1020130137899A KR 20130137899 A KR20130137899 A KR 20130137899A KR 101630019 B1 KR101630019 B1 KR 101630019B1
Authority
KR
South Korea
Prior art keywords
ldmos
terminal
control signal
fet
breakdown voltage
Prior art date
Application number
KR1020130137899A
Other languages
Korean (ko)
Other versions
KR20150055482A (en
Inventor
정찬용
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130137899A priority Critical patent/KR101630019B1/en
Publication of KR20150055482A publication Critical patent/KR20150055482A/en
Application granted granted Critical
Publication of KR101630019B1 publication Critical patent/KR101630019B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 LDMOS 소자가 구비된 RF 스위치에 관한 것으로, 본 발명에 따른 일 실시예는 RF1 단자와 ANT 단자 사이에 연결되는 제 1 스택 FET, 상기 ANT 단자와 RF2 단자 사이에 연결되는 제 2 스택 FET, 상기 RF1 단자와 접지 사이에 연결되는 제 1 LDMOS 및 상기 RF2 단자와 상기 접지 사이에 연결되는 제 2 LDMOS를 포함하는 LDMOS 소자가 구비된 RF 스위치를 제공할 수 있다. 본 발명의 일 실시예에 따른 LDMOS RF 스위치는 삽입 손실(Insertion Loss) 및 반사 손실(Return Loss)을 낮출 수 있고, 고립 특성(Isolation)을 향상시킬 수 있으며, 소자의 개수와 칩 면적을 줄일 수 있는 효과가 있다.The present invention relates to an RF switch with an LDMOS device, wherein an embodiment according to the present invention comprises a first stack FET connected between an RF1 terminal and an ANT terminal, a second stack FET connected between the ANT terminal and an RF2 terminal, A first LDMOS connected between the RF1 terminal and ground, and a second LDMOS connected between the RF2 terminal and the ground. The LDMOS RF switch according to an embodiment of the present invention can lower the insertion loss and the return loss and can improve the isolation and reduce the number of elements and the chip area There is an effect.

Figure R1020130137899
Figure R1020130137899

Description

엘디엠오에스 알에프 스위치{(Lateral Double diffused MOS RF Switch}Lateral Double diffused MOS RF Switch < RTI ID = 0.0 >

본 발명은 엘디엠오에스 알에프 스위치에 관한 것이다.
The present invention relates to an ELDEMOS RF switch.

무선통신기술이 발달함에 따라 다양한 통신시스템이 스마트 폰(Smart Phone)과 같은 어플리케이션(Application)에 통합되어 사용되고 있다. 셀룰러(Cellular) 영역에서는 기존의 2G 및 3G 통신기술에서 더 발전하여 LTE와 같은 4G 통신방식이 널리 확대되어 적용되고 있는 추세이다. 와이파이(WiFi) 영역에서는 기존의 802.11b/g/n에 추가하여, 11ac 규격이 새롭게 시장을 만들어 가고 있다.As the wireless communication technology develops, various communication systems are being integrated into applications such as smart phones. In the cellular area, 4G communication methods such as LTE have been widely expanded and applied to the existing 2G and 3G communication technologies. In addition to the existing 802.11b / g / n, the 11ac specification is becoming a new market in Wi-Fi.

이러한 기술동향에 따라, 다양한 RF 시그널(Signal)을 처리하기 위한 RF 프론트-엔드(Front-End)의 중요성이 강조되고 있다. 특히 RF 스위치(Switch)는 안테나와 RF 칩셋 사이의 중요한 신호 경로상에 위치하고 있다.In accordance with these technological trends, the importance of RF front-end for processing various RF signals is emphasized. In particular, RF switches are located on critical signal paths between the antenna and the RF chipset.

통상 RF 스위치는 SPxT로 사용되고 있는데, 예를 들면, 셀룰러(Cellular) 영역에서는 SP8T와 같이 멀티 모드(Multi-mode)를 지원하고 있다. WiFi 영역에서는 2.4GHz 대역에서는 SP3T로 사용되며, 5GHz 대역에서는 SPDT로 사용되고 있다.In general, the RF switch is used as SPxT. For example, in the cellular area, it supports multi-mode as SP8T. In WiFi area, SP3T is used in 2.4GHz band and SPDT is used in 5GHz band.

SPDT와 같은 RF 스위치는 GaAs와 같이 RF 성능이 확보되는 반도체 소자로 구현되었다. 그러나, 최근에는 실리콘(Silicon) 공정의 발달로, SOI 공정을 이용한 FET로 구현되고 있다. RF switches such as SPDTs are implemented as semiconductor devices with RF performance, such as GaAs. However, recently, due to the development of a silicon process, it has been implemented as an FET using an SOI process.

종래의 발명은 CMOS SOI 공정에서 제공하는 FET 소자를 이용하여 RF 스위치를 구현하였다. 그러나, 다양한 통신 시스템이 통합적으로 운영되면서 보다 최적화된 RF 스위치에 대한 제어 및 구조가 요구되고 있다.
In the conventional invention, an RF switch is implemented using a FET device provided in a CMOS SOI process. However, as various communication systems operate integrally, more optimized control and structure of RF switches is required.

대한민국 등록특허 : 제1009007620000호Korea registered patent: No. 1009007620000

본 발명의 일 실시예가 해결하고자 하는 과제는 삽입 손실(Insertion Loss) 및 반사 손실(Return Loss)을 낮출 수 있는 LDMOS RF 스위치를 제공하는 데 있다.An object of the present invention is to provide an LDMOS RF switch capable of reducing insertion loss and return loss.

본 발명의 일 실시예가 해결하고자 하는 다른 과제는 고립 특성(Isolation)을 향상된 LDMOS RF 스위치를 제공하는 데 있다.Another problem to be solved by one embodiment of the present invention is to provide an LDMOS RF switch with improved isolation characteristics.

본 발명의 일 실시예가 해결하고자 하는 또 다른 과제는 소자의 개수와 칩 면적을 줄일 수 있는 LDMOS RF 스위치를 제공하는 데 있다.
Another problem to be solved by one embodiment of the present invention is to provide an LDMOS RF switch capable of reducing the number of devices and the chip area.

본 발명에 따른 일 실시예는 RF1 단자와 ANT 단자 사이에 연결되는 제 1 스택 FET, 상기 ANT 단자와 RF2 단자 사이에 연결되는 제 2 스택 FET, 상기 RF1 단자와 접지 사이에 연결되는 제 1 LDMOS 및 상기 RF2 단자와 상기 접지 사이에 연결되는 제 2 LDMOS를 포함하는 LDMOS 소자가 구비된 RF 스위치를 제공할 수 있다.One embodiment according to the present invention includes a first stack FET connected between an RF1 terminal and an ANT terminal, a second stack FET connected between the ANT terminal and an RF2 terminal, a first LDMOS connected between the RF1 terminal and ground, And an LDMOS device including a second LDMOS connected between the RF2 terminal and the ground.

일 실시예에 있어서, 상기 제 1 스택 FET는 하나 이상의 FET 및 상기 FET 각각의 게이트에 연결되는 게이트 저항기를 포함하고, 상기 게이트 저항기를 통해서 입력되는 제 1 제어신호에 의해 상기 FET 각각의 온 또는 오프가 제어될 수 있고, 상기 제 2 스택 FET는 하나 이상의 FET 및 상기 FET 각각의 게이트에 연결되는 게이트 저항기를 포함하고, 상기 게이트 저항기를 통해서 입력되는 제 2 제어신호에 의해 상기 FET 각각의 온 또는 오프가 제어될 수 있다.In one embodiment, the first stack FET includes one or more FETs and a gate resistor coupled to a gate of each of the FETs, and the first control signal input through the gate resistor turns on or off each of the FETs. And the second stack FET includes one or more FETs and a gate resistor connected to a gate of each of the FETs, and a second control signal inputted through the gate resistor turns on or off each of the FETs, Can be controlled.

또 다른 실시예에 있어서, 상기 제 1 LDMOS는 상기 제 1 LDMOS의 게이트에 연결되는 게이트 저항기를 통해 입력되는 제 2 제어신호에 의해 상기 제 1 LDMOS의 온 또는 오프가 제어될 수 있고, 상기 제 2 LDMOS는 상기 제 2 LDMOS의 게이트에 연결되는 게이트 저항기를 통해 입력되는 제 1 제어신호에 의해 상기 제 2 LDMOS의 온 또는 오프가 제어될 수 있고, 상기 제 1 제어신호는 상기 제 2 제어신호가 오프인 경우 온 상태를 유지하고, 상기 제 2 제어신호가 온인 경우 오프 상태를 유지할 수 있다.In another embodiment, the first LDMOS may be controlled to be turned on or off by a second control signal input through a gate resistor connected to a gate of the first LDMOS, The second LDMOS may be turned on or off by a first control signal input through a gate resistor connected to a gate of the second LDMOS, , It is possible to maintain the ON state and maintain the OFF state when the second control signal is ON.

또 다른 실시예에 있어서, 상기 제 1 LDMOS는 상기 RF1 단자와 상기 제 1 스택 FET 사이에 션트(Shunt) 구조를 형성할 수 있고, 상기 제 2 LDMOS는 상기 RF2 단자와 상기 제 2 스택 FET 사이에 션트 구조를 형성할 수 있다.In another embodiment, the first LDMOS may form a shunt structure between the RF1 terminal and the first stack FET, and the second LDMOS may form a shunt structure between the RF2 terminal and the second stack FET. A shunt structure can be formed.

또 다른 실시예에 있어서, 상기 제 1 LDMOS의 항복 전압은 상기 제 1 스택 FET의 항복 전압을 초과할 수 있고, 상기 제 1 LDMOS의 항복 전압이 상기 제 1 스택 FET의 항복 전압 이하인 경우, 상기 제 1 LDMOS는 상기 제 1 스택 FET의 항복 전압를 초과하도록 복수로 구비될 수 있다.In yet another embodiment, the breakdown voltage of the first LDMOS may exceed the breakdown voltage of the first stack FET, and when the breakdown voltage of the first LDMOS is less than or equal to the breakdown voltage of the first stacked FET, 1 LDMOS may be provided so as to exceed the breakdown voltage of the first stacked FET.

또 다른 실시예에 있어서, 상기 제 2 LDMOS의 항복 전압은 상기 제 2 스택 FET의 항복 전압을 초과할 수 있고, 상기 제 2 LDMOS의 항복 전압이 상기 제 2 스택 FET의 항복 전압 이하인 경우, 상기 제 2 LDMOS는 상기 제 2 스택 FET의 항복 전압를 초과할 수 있다.In another embodiment, the breakdown voltage of the second LDMOS may exceed the breakdown voltage of the second stack FET, and when the breakdown voltage of the second LDMOS is less than or equal to the breakdown voltage of the second stack FET, 2 LDMOS may exceed the breakdown voltage of the second stack FET.

본 발명에 따른 다른 실시예는 LDMOS 소자가 구비된 RF 스위치를 포함하는 휴대 단말기(Portable Terminal), 이동 단말기(Mobile Terminal), 텔레매틱스 단말기(Telematics Terminal), 노트북 컴퓨터(Notebook Computer), 디지털방송용 단말기, 개인 정보 단말기(Personal Digital Assistant: PDA), 와이브로 단말기(Wibro Terminal), IPTV(Internet Protocol Television) 단말기, AVN(Audio Video Navigation) 단말기, PMP(Portable Multimedia Player) 및 네비게이션 단말기(차량 네비게이션 장치)(Navigation Terminal) 중 선택되는 어느 하나의 무선통신장치를 제공할 수 있다.Another embodiment according to the present invention is a portable terminal including an RF switch having an LDMOS device, a mobile terminal, a telematics terminal, a notebook computer, a digital broadcasting terminal, (PDA), a Wibro Terminal, an IPTV (Internet Protocol Television) terminal, an AVN (Audio Video Navigation) terminal, a PMP (Portable Multimedia Player) and a navigation terminal Terminal of the present invention can be provided.

본 발명에 따른 또 다른 실시예는 RF1 단자와 ANT 단자 사이에 연결되는 제 1 스택 FET에 제 1 제어 신호가 입력되는 단계, 상기 제 1 제어 신호가 상기 RF2 단자와 접지 사이에 연결되는 제 2 LDMOS에 입력되는 단계, 상기 ANT 단자와 RF2 단자 사이에 연결되는 제 2 스택 FET에 제 2 제어 신호가 입력되는 단계, 상기 제 2 제어 신호가 상기 RF1 단자와 접지 사이에 연결되는 제 1 LDMOS에 입력되는 단계;를 포함하되, 상기 제 1 제어 신호가 온이고, 상기 제 2 제어 신호가 오프인 경우 상기 제 1 스택 FET는 저항 특성을 유지하고, 상기 제 2 스택 FET는 커패시터 특성을 유지하며, 상기 제 1 제어 신호가 오프이고, 상기 제 2 제어 신호가 온인 경우 상기 제 1 스택 FET는 커패시터 특성을 유지하고, 상기 제 2 스택 FET는 저항 특성을 유지하는 것을 특징으로 하는 LDMOS 소자가 구비된 RF 스위치의 구동 방법을 제공할 수 있다.
Another embodiment according to the present invention is characterized in that a first control signal is inputted to a first stack FET connected between an RF1 terminal and an ANT terminal, and the first control signal is inputted to a second LDMOS A second control signal is input to a second stack FET connected between the ANT terminal and the RF2 terminal, and the second control signal is input to a first LDMOS connected between the RF1 terminal and ground Wherein when the first control signal is on and the second control signal is off, the first stack FET maintains a resistance characteristic, the second stack FET maintains a capacitor characteristic, 1 control signal is off and the second control signal is on, the first stack FET maintains a capacitor characteristic, and the second stack FET maintains a resistance characteristic. The method of driving the F switch can be provided.

본 발명의 일 실시예에 따른 LDMOS RF 스위치는 삽입 손실(Insertion Loss) 및 반사 손실(Return Loss)을 낮출 수 있는 효과가 있다.The LDMOS RF switch according to an embodiment of the present invention has an effect of reducing an insertion loss and a return loss.

또한, 본 발명의 일 실시예에 따른 LDMOS RF 스위치는 고립 특성(Isolation)을 향상시킬 수 있는 효과가 있다.In addition, the LDMOS RF switch according to an embodiment of the present invention has an effect of improving isolation.

또한, 본 발명의 일 실시예에 따른 LDMOS RF 스위치는 소자의 개수와 칩 면적을 줄일 수 있는 효과가 있다.
Also, the LDMOS RF switch according to an embodiment of the present invention has an effect of reducing the number of elements and the chip area.

도 1은 본 발명의 일 실시예에 따른 LDMOS 소자가 구비된 RF 스위치를 나타낸 블럭도이다.
도 2는 본 발명의 일 실시예에 따른 LDMOS 소자가 구비된 RF 스위치를 나타낸 블럭도이다.
도 3은 본 발명의 일 실시예에 따른 LDMOS 소자가 구비된 RF 스위치를 나타낸 블럭도이다.
도 4는 본 발명의 일 실시예에 따른 LDMOS 소자가 구비된 RF 스위치를 나타낸 블럭도이다.
도 5는 본 발명의 일 실시예에 따른 LDMOS 소자가 구비된 RF 스위치를 나타낸 회로도이다.
도 6은 본 발명의 일 실시예에 따른 LDMOS RF 스위치의 삽입 손실의 변화를 나타낸 그래프이다.
도 7은 본 발명의 일 실시예에 따른 LDMOS RF 스위치의 반사 손실의 변화를 나타낸 그래프이다.
도 8은 본 발명의 일 실시예에 따른 LDMOS RF 스위치의 고립 특성을 나타낸 그래프이다.1 is a block diagram illustrating an RF switch including an LDMOS device according to an embodiment of the present invention.
2 is a block diagram illustrating an RF switch including an LDMOS device according to an embodiment of the present invention.
3 is a block diagram illustrating an RF switch including an LDMOS device according to an embodiment of the present invention.
4 is a block diagram illustrating an RF switch including an LDMOS device according to an embodiment of the present invention.
5 is a circuit diagram showing an RF switch including an LDMOS device according to an embodiment of the present invention.
6 is a graph illustrating changes in insertion loss of an LDMOS RF switch according to an embodiment of the present invention.
7 is a graph illustrating a change in reflection loss of an LDMOS RF switch according to an embodiment of the present invention.
8 is a graph illustrating isolation characteristics of an LDMOS RF switch according to an embodiment of the present invention.

본 발명의 목적 및 효과, 그리고 그것들을 달성하기 위한 기술적 구성들은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will be more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The following terms are defined in consideration of the functions of the present invention, and these may be changed according to the intention of the user, the operator, or the like.

그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. These embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art to which the present invention pertains. Only. Therefore, the definition should be based on the contents throughout this specification.

이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 LDMOS 소자가 구비된 RF 스위치를 나타낸 블럭도이다.1 is a block diagram illustrating an RF switch including an LDMOS device according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 LDMOS 소자가 구비된 RF 스위치는 제 1 스택 FET(100), 제 2 스택 FET(200), 제 1 LDMOS(300) 및 제 2 LDMOS(400)를 포함할 수 있다.Referring to FIG. 1, an RF switch including an LDMOS device according to an embodiment of the present invention includes a first stack FET 100, a second stack FET 200, a first LDMOS 300, and a second LDMOS 400 ).

제 1 스택 FET(100)는 RF1 단자와 ANT 단자 사이에 연결될 수 있다.The first stack FET 100 may be connected between the RF1 terminal and the ANT terminal.

제 2 스택 FET(200)는 ANT 단자와 RF2 단자 사이에 연결될 수 있다.The second stack FET 200 may be connected between the ANT terminal and the RF2 terminal.

제 1 LDMOS(300)는 RF1 단자와 접지 사이에 연결될 수 있다.The first LDMOS 300 may be connected between the RF1 terminal and ground.

제 2 LDMOS(400)는 RF2 단자와 접지 사이에 연결될 수 있다.The second LDMOS 400 may be connected between the RF2 terminal and ground.

제 1 스택 FET(100)는 제 1 제어신호에 의해 제어될 수 있다. 또한, 제 1 제어신호는 온(ON) 상태를 유지할 수 있는 신호일 수 있다. 일 실시예에 있어서, 제 1 스택 FET(100)에 제 1 제어신호가 인가되면 RF1 단자와 ANT 단자 사이에 RF 신호가 전송될 수 있다. RF 신호가 전송된다는 것은 제 1 스택 FET(100)가 저항 특성을 가질 수 있음을 의미할 수 있다.The first stack FET 100 may be controlled by a first control signal. Also, the first control signal may be a signal capable of maintaining the ON state. In one embodiment, when the first control signal is applied to the first stack FET 100, an RF signal may be transmitted between the RF1 terminal and the ANT terminal. The fact that the RF signal is transmitted may mean that the first stack FET 100 may have a resistance characteristic.

이때, 제 1 제어신호는 제 2 LDMOS(400)에 인가될 수 있다. 제 1 제어신호를 인가받은 제 2 LDMOS(400)는 저항 특성을 유지할 수 있다. 저항 특성을 유지하는 제 2 LDMOS(400)는 ANT 단자와 RF2 단자 사이에 고립(Isolation) 특성을 제공할 수 있다.At this time, the first control signal may be applied to the second LDMOS 400. The second LDMOS 400 receiving the first control signal can maintain the resistance characteristic. The second LDMOS 400 maintaining the resistance characteristic can provide an isolation characteristic between the ANT terminal and the RF2 terminal.

도 2를 참조하면, 제 1 제어신호가 제 1 스택 FET(100) 및 제 2 LDMOS(400)에 인가되면, RF 신호(110)는 RF1 단자와 ANT 단자 사이에 전송될 수 있다. 또한, RF 신호(410)는 RF2 단자와 ANT 단자 사이에 전송될 수 없다. RF 신호(410)가 RF2 단자와 ANT 단자 사이에 전송될 수 없어 고립 특성을 제공할 수 있다. Referring to FIG. 2, when a first control signal is applied to the first stack FET 100 and the second LDMOS 400, the RF signal 110 may be transmitted between the RF1 terminal and the ANT terminal. Further, the RF signal 410 can not be transmitted between the RF2 terminal and the ANT terminal. The RF signal 410 can not be transmitted between the RF2 terminal and the ANT terminal to provide isolation characteristics.

제 1 제어신호는 제 2 제어신호와 180도의 위상 차이가 나는 신호일 수 있다. 다시 말하면, 제 1 제어신호가 온 상태를 유지하면, 제 2 제어신호는 오프 상태를 유지할 수 있다. The first control signal may be a signal having a phase difference of 180 degrees with the second control signal. In other words, if the first control signal maintains the on state, the second control signal can maintain the off state.

도 3을 참조하면, 일 실시예에 있어서, 제 1 제어신호는 0V 와 2.5V 사이에서 온 상태와 오프 상태가 반복될 수 있다. 제 1 제어신호는 0V인 경우 제 2 제어신호는 2.5V가 될 수 있다. 반대로, 제 1 제어신호는 2.5V인 경우 제 2 제어신호는 0V가 될 수 있다.Referring to FIG. 3, in one embodiment, the first control signal may be repeated between an on state and an off state between 0V and 2.5V. If the first control signal is 0V, the second control signal may be 2.5V. Conversely, when the first control signal is 2.5V, the second control signal may be 0V.

다시 도 2를 참조하면, 제 1 제어신호가 온 상태를 유지하는 동안, 제 2 제어신호는 오프 상태를 유지할 수 있고, 오프 상태를 유지하는 제 2 제어신호는 제 2 스택 FET(200) 및 제 1 LDMOS(300)에 인가될 수 있다. 이때, 제 2 스택 FET(200) 및 제 1 LDMOS(300)는 커패시터 특성을 가질 수 있다.Referring back to FIG. 2, the second control signal can maintain the off state while the first control signal remains on, and the second control signal, which maintains the off state, 1 LDMOS 300 according to the present invention. At this time, the second stack FET 200 and the first LDMOS 300 may have a capacitor characteristic.

도 4를 참조하면, 제 1 제어신호가 오프 상태를 유지하고, 제 2 제어신호가 온 상태를 유지하면, RF 신호(210)는 RF2 단자와 ANT 단자 사이에 전송될 수 있다. 또한, RF 신호(310)는 RF1 단자와 ANT 단자 사이에 전송될 수 없다. RF 신호(310)가 RF2 단자와 ANT 단자 사이에 전송될 수 없어 고립 특성을 제공할 수 있다.Referring to FIG. 4, if the first control signal maintains the off state and the second control signal remains on, the RF signal 210 may be transmitted between the RF2 terminal and the ANT terminal. Also, the RF signal 310 can not be transmitted between the RF1 terminal and the ANT terminal. The RF signal 310 can not be transmitted between the RF2 terminal and the ANT terminal to provide isolation characteristics.

도 5는 본 발명의 일 실시예에 따른 LDMOS 소자가 구비된 RF 스위치를 나타낸 회로도이다.5 is a circuit diagram showing an RF switch including an LDMOS device according to an embodiment of the present invention.

도 5를 참조하면, 본 발명의 일 실시예에 따른 제 1 스택 FET(100)는 하나 이상의 FET 및 FET 각각의 게이트에 연결되는 게이트 저항기(102)를 포함할 수 있다. 또한, 게이트 저항기(102)를 통해서 입력되는 제 1 제어신호에 의해 FET 각각의 온 또는 오프가 제어될 수 있다. 보다 구체적으로 설명하기 위해, 도 5에서 제 1 스택 FET(100)를 6개의 FET가 연결된 구조를 예를 들었으나, FET의 개수를 특별히 한정하는 것은 아니다. 각각의 FET는 소스와 드레인이 연결될 수 있다. 또한, 각각의 FET의 게이트에는 제 1 제어신호를 수신할 수 있는 게이트 저항기(102)가 연결될 수 있다. 도 5에 나타낸 제 1 스택 FET(100)는 본 발명의 일 실시예를 설명하기 위한 예에 불과하고, 제 1 제어신호를 입력받아 온 또는 오프로 동작할 수 있는 FET 스택 구조라면 가능하다.Referring to FIG. 5, a first stack FET 100 according to an embodiment of the present invention may include a gate resistor 102 coupled to the gate of each of one or more FETs and FETs. Further, the first control signal input through the gate resistor 102 can control ON or OFF of each of the FETs. In order to explain more specifically, although the structure in which the first stack FET 100 is connected to six FETs is illustrated in FIG. 5, the number of the FETs is not particularly limited. Each FET can be connected to a source and a drain. Further, a gate resistor 102 capable of receiving a first control signal may be connected to the gate of each FET. The first stack FET 100 shown in FIG. 5 is only an example for explaining an embodiment of the present invention, and it is possible to use an FET stack structure capable of operating on or off by receiving a first control signal.

도 5에 나타낸 것처럼, 제 2 스택 FET(200)는 하나 이상의 FET 및 FET 각각의 게이트에 연결되는 게이트 저항기(202)를 포함할 수 있다. 또한, 게이트 저항기(202)를 통해서 입력되는 제 2 제어신호에 의해 FET 각각의 온 또는 오프가 제어될 수 있다. 보다 구체적으로 설명하기 위해, 도 5에서 제 2 스택 FET(200)를 6개의 FET가 연결된 구조를 예를 들었으나, FET의 개수를 특별히 한정하는 것은 아니다. 각각의 FET는 소스와 드레인이 연결될 수 있다. 또한, 각각의 FET의 게이트에는 제 2 제어신호를 수신할 수 있는 게이트 저항기(202)가 연결될 수 있다. 도 5에 나타낸 제 2 스택 FET(200)는 본 발명의 일 실시예를 설명하기 위한 예에 불과하고, 제 2 제어신호를 입력받아 온 또는 오프로 동작할 수 있는 FET 스택 구조라면 특별히 한정하는 것은 아니다.As shown in FIG. 5, the second stack FET 200 may include a gate resistor 202 connected to the gate of each of one or more FETs and FETs. Further, the second control signal inputted through the gate resistor 202 can control ON or OFF of each of the FETs. In order to explain more specifically, the structure of the sixth stack FET 200 connected to six FETs is illustrated in FIG. 5, but the number of the FETs is not particularly limited. Each FET can be connected to a source and a drain. Further, a gate resistor 202 capable of receiving a second control signal may be connected to the gate of each FET. The second stack FET 200 shown in FIG. 5 is only an example for explaining an embodiment of the present invention, and is particularly limited as long as it is an FET stack structure capable of operating on or off by receiving a second control signal no.

도 5에 나타낸 것처럼, 제 1 LDMOS(300)는 제 1 LDMOS(300)의 게이트에 연결되는 게이트 저항기(302)를 통해 입력되는 제 2 제어신호에 의해 상기 제 1 LDMOS(300)의 온 또는 오프가 제어될 수 있다. 또한, 제 2 LDMOS(400)는 제 2 LDMOS(400)의 게이트에 연결되는 게이트 저항기(402)를 통해 입력되는 제 1 제어신호에 의해 제 2 LDMOS(400)의 온 또는 오프가 제어될 수 있다.5, the first LDMOS 300 is turned on or off by the second control signal input through the gate resistor 302 connected to the gate of the first LDMOS 300 Can be controlled. The second LDMOS 400 may be controlled to turn on or off the second LDMOS 400 by a first control signal input through the gate resistor 402 connected to the gate of the second LDMOS 400 .

종래에는 전력 증폭 기기를 만들기 위해서, 바이폴라 정합 트랜지스터(BJT) 또는 갈륨 비소 FET(GaAs FET) 중에서 원하는 용도에 따라서 적당히 선택하여 사용하였다. 하지만, 바이폴라 정합 트랜지스터(BJT) 또는 갈륨 비소 FET(GaAs FET)는 선형성, 효율성, 최대 출력 전력, 가격대 성능 특성에 있어 한계가 있었다. 또한, 대전력(high power)에서 발생하는 전류 드리프트 문제와 전력용 트랜지스터의 신뢰성에도 많은 문제점이 있었다. 따라서, 본 발명의 일 실시예에서는 위와 같은 문제점을 해결할 수 있는 LDMOS를 RF 스위치에 적용하였다. 일 실시예에서, LDMOS를 션트(shunt) 구조로 구현하였으며, LDMOS의 항복 전압을 13V로 설정하여, 단일 소자만으로 스위치를 설계할 수 있도록 하였다.Conventionally, a bipolar matching transistor (BJT) or a gallium arsenide FET (GaAs FET) was appropriately selected and used according to a desired application in order to make a power amplifying device. However, bipolar matching transistors (BJTs) or gallium arsenide FETs (GaAs FETs) have limitations in linearity, efficiency, maximum output power, and price performance characteristics. In addition, there are many problems in current drift problem occurring at high power and reliability of power transistor. Therefore, in one embodiment of the present invention, an LDMOS capable of solving the above problems is applied to an RF switch. In one embodiment, the LDMOS is implemented as a shunt structure, and the breakdown voltage of the LDMOS is set to 13V so that the switch can be designed with only a single device.

본 발명의 일 실시예에서는 제 1 LDMOS(300)는 RF1 단자와 제 1 스택 FET(100) 사이에 션트(Shunt) 구조를 형성하도록 하였으며, 제 2 LDMOS(400)는 RF2 단자와 제 2 스택 FET(200) 사이에 션트 구조를 형성하도록 하였다.In an embodiment of the present invention, the first LDMOS 300 forms a shunt structure between the RF1 terminal and the first stack FET 100, and the second LDMOS 400 has a RF2 terminal and a second stack FET (200).

만약, 본 발명의 일 실시예와는 달리 LDMOS를 RF1 단자와 ANT 단자 사이에 연결하고, LDMOS를 ANT 단자와 RF2 단자 사이에 연결할 경우 삽입 손실(Insertion Loss)이 증가하고 고립 특성이 현저히 저하되는 문제가 발생한다. LDMOS는 온 상태 저항 특성(Ron)과 오프 상태 커패시터 특성(Coff)을 곱한 Ron × Coff이 FET에 비해 5배이상이기 때문이다.Unlike the embodiment of the present invention, when the LDMOS is connected between the RF1 terminal and the ANT terminal and the LDMOS is connected between the ANT terminal and the RF2 terminal, the insertion loss increases and the isolation characteristic significantly decreases Lt; / RTI > LDMOS is the R on × C off times the on-state resistance (R on ) multiplied by the off -state capacitor characteristic (C off ) more than five times that of the FET.

한편, 제 1 LDMOS(300)의 항복 전압은 제 1 스택 FET(100)의 항복 전압을 초과하도록 구현할 수 있다. 다른 실시예에서, 제 1 LDMOS(300)의 항복 전압이 제 1 스택 FET(100)의 항복 전압 이하인 경우, 제 1 LDMOS(300)는 제 1 스택 FET(100)의 항복 전압를 초과하도록 복수 구현할 수 있다. 더 나아가 제 2 LDMOS(400)의 항복 전압은 제 2 스택 FET(200)의 항복 전압을 초과하도록 구현할 수 있다. 또 다른 실시예에서, 제 2 LDMOS(400)의 항복 전압이 제 2 스택 FET(200)의 항복 전압 이하인 경우, 제 2 LDMOS(400)는 제 2 스택 FET(200)의 항복 전압를 초과하도록 복수 구현할 수 있다. On the other hand, the breakdown voltage of the first LDMOS 300 can be implemented so as to exceed the breakdown voltage of the first stack FET 100. In another embodiment, if the breakdown voltage of the first LDMOS 300 is less than or equal to the breakdown voltage of the first stack FET 100, the first LDMOS 300 may be implemented multiple times to exceed the breakdown voltage of the first stack FET 100 have. Furthermore, the breakdown voltage of the second LDMOS 400 may be implemented so as to exceed the breakdown voltage of the second stack FET 200. In yet another embodiment, if the breakdown voltage of the second LDMOS 400 is less than or equal to the breakdown voltage of the second stack FET 200, the second LDMOS 400 may be implemented in multiple implementations to exceed the breakdown voltage of the second stack FET 200 .

LDMOS는 FET와 비교하여, 높은 항복 전압을 가지므로 복수의 FET를 사용하는 대신 단일의 LDMOS를 채용할 수 있다. 만약, 스택 FET의 구조가 단일의 LDMOS 보다 높은 항복 전압을 갖는 경우 복수의 LDMOS를 채용할 수 있으나, 종래의 복수의 FET를 채용하는 것보다 현저히 적은 수의 소자를 사용할 수 있으며, 본 발명의 일 실시예에 따른 LDMOS RF 스위치는 소자의 개수와 칩 면적을 줄일 수 있는 효과가 있다.The LDMOS has a higher breakdown voltage than the FET, so a single LDMOS can be employed instead of using a plurality of FETs. If the structure of the stacked FET has a breakdown voltage higher than that of a single LDMOS, it is possible to employ a plurality of LDMOSs, but a significantly smaller number of elements can be used than the conventional one employing a plurality of FETs. The LDMOS RF switch according to the embodiment has the effect of reducing the number of elements and the chip area.

<실험예 1><Experimental Example 1>

본 실험의 목적은 본 발명의 일 실시예에 따른 LDMOS RF 스위치가 션트 구조로 연결된 LDMOS의 특성에 따른 삽입 손실의 변화를 알아보기 위함이다.The purpose of this experiment is to investigate the change of insertion loss according to characteristics of an LDMOS connected to a shunt structure of an LDMOS RF switch according to an embodiment of the present invention.

삽입 손실의 변화를 알아보기 위해 션트 구조로 연결된 LDMOS의 폭(width)을 150㎛에서 350㎛로 변경해 가면서, 삽입 손실을 관찰하였다.In order to investigate the change of insertion loss, the insertion loss was observed while changing the width of the LDMOS connected with the shunt structure from 150 탆 to 350 탆.

실험 결과는 도 6에 나타냈다.The results of the experiment are shown in Fig.

도 6을 참조하면, 도 6의 가로 축은 주파수를 나타내고, 도 6의 세로 축은 RF1 단자와 ANT 단자 사이에서 RF 신호의 전송 특성을 나타낸다. 여기서, RF 신호의 전송 특성은 세로축의 절대값이 클수록 우수한 특성이 있음을 의미한다Referring to FIG. 6, the horizontal axis of FIG. 6 represents the frequency, and the vertical axis of FIG. 6 represents the transmission characteristic of the RF signal between the RF1 terminal and the ANT terminal. Here, the transmission characteristic of the RF signal means that the larger the absolute value of the vertical axis is, the better the characteristic

결과적으로, LDMOS의 폭이 작을수록 RF1 단자와 ANT 단자 사이에서 삽입 손실이 감소하는 것을 알 수 있다.As a result, it can be seen that the insertion loss decreases between the RF1 terminal and the ANT terminal as the width of the LDMOS decreases.

따라서, 본 발명의 일 실시예에 따른 LDMOS RF 스위치는 삽입 손실을 낮출 수 있는 효과와 소자의 개수와 칩 면적을 줄일 수 있는 효과가 있음을 확인할 수 있다.Therefore, it can be confirmed that the LDMOS RF switch according to the embodiment of the present invention has the effect of reducing the insertion loss and the effect of reducing the number of devices and chip area.

<실험예 2><Experimental Example 2>

본 실험의 목적은 본 발명의 일 실시예에 따른 LDMOS RF 스위치가 션트 구조로 연결된 LDMOS의 특성에 따른 반사 손실의 변화를 알아보기 위함이다.The purpose of this experiment is to investigate the change of reflection loss according to characteristics of an LDMOS connected to a shunt structure of an LDMOS RF switch according to an embodiment of the present invention.

반사 손실의 변화를 알아보기 위해 션트 구조로 연결된 LDMOS의 폭(width)을 150㎛에서 350㎛로 변경해 가면서, 반사 손실을 관찰하였다.The reflection loss was observed while changing the width of the LDMOS connected with the shunt structure from 150 탆 to 350 탆 in order to investigate the change of the reflection loss.

실험 결과는 도 7에 나타냈다.The results of the experiment are shown in Fig.

도 7을 참조하면, 도 7의 가로 축은 주파수를 나타내고, 도 7의 세로 축은 RF1 단자와 RF1 단자 사이에서 RF 신호의 전송 특성을 나타낸다. 여기서, RF 신호의 전송 특성은 세로축의 절대값이 클수록 우수한 특성이 있음을 의미한다Referring to FIG. 7, the horizontal axis of FIG. 7 represents the frequency, and the vertical axis of FIG. 7 represents the transmission characteristic of the RF signal between the RF1 terminal and the RF1 terminal. Here, the transmission characteristic of the RF signal means that the larger the absolute value of the vertical axis is, the better the characteristic

결과적으로, LDMOS의 폭이 작을수록 RF1 단자와 RF1 단자 사이에서 반사 손실이 감소하는 것을 알 수 있다.As a result, it can be seen that as the width of the LDMOS decreases, the reflection loss decreases between the RF1 terminal and the RF1 terminal.

따라서, 본 발명의 일 실시예에 따른 LDMOS RF 스위치는 반사 손실을 낮출 수 있는 효과와 소자의 개수와 칩 면적을 줄일 수 있는 효과가 있음을 확인할 수 있다.Therefore, it can be seen that the LDMOS RF switch according to the embodiment of the present invention has the effect of reducing the reflection loss, and the effect of reducing the number of devices and chip area.

<실험예 3><Experimental Example 3>

본 실험의 목적은 본 발명의 일 실시예에 따른 LDMOS RF 스위치가 션트 구조로 연결된 LDMOS의 특성에 따른 고립 특성의 변화를 알아보기 위함이다.The purpose of this experiment is to investigate the change of isolation characteristics according to characteristics of an LDMOS connected to a shunt structure of an LDMOS RF switch according to an embodiment of the present invention.

고립 특성의 변화를 알아보기 위해 션트 구조로 연결된 LDMOS의 폭(width)을 150㎛에서 350㎛로 변경해 가면서, 고립 특성을 관찰하였다.In order to investigate the change of the isolation characteristics, the isolation characteristics were observed while changing the width of the LDMOS connected with the shunt structure from 150 μm to 350 μm.

실험 결과는 도 8에 나타냈다.The results of the experiment are shown in Fig.

도 8을 참조하면, 도 8의 가로 축은 주파수를 나타내고, 도 8의 세로 축은 ANT 단자와 RF2 단자 사이에서 RF 신호의 전송 특성을 나타낸다. 여기서, RF 신호의 전송 특성은 세로축의 절대값이 클수록 우수한 특성이 있음을 의미한다Referring to FIG. 8, the horizontal axis of FIG. 8 represents the frequency, and the vertical axis of FIG. 8 represents the transmission characteristic of the RF signal between the ANT terminal and the RF2 terminal. Here, the transmission characteristic of the RF signal means that the larger the absolute value of the vertical axis is, the better the characteristic

결과적으로, LDMOS의 폭이 작을수록 ANT 단자와 RF2 단자 사이에서 고립 특성이 증가하는 것을 알 수 있다.As a result, it can be seen that the smaller the width of the LDMOS is, the more the isolation characteristic increases between the ANT terminal and the RF2 terminal.

따라서, 본 발명의 일 실시예에 따른 LDMOS RF 스위치는 고립 특성을 증가할 수 있는 효과 및 소자의 개수와 칩 면적을 줄일 수 있는 효과가 있음을 확인할 수 있다.Therefore, it can be seen that the LDMOS RF switch according to the embodiment of the present invention has the effect of increasing the isolation characteristic and reducing the number of devices and chip area.

본 발명의 일 실시예에 따른 LDMOS RF 스위치는 다양한 무선통신장치에 적용할 수 있다. 일 실시예에 있어서, 휴대 단말기(Portable Terminal), 이동 단말기(Mobile Terminal), 텔레매틱스 단말기(Telematics Terminal), 노트북 컴퓨터(Notebook Computer), 디지털방송용 단말기, 개인 정보 단말기(Personal Digital Assistant: PDA), 와이브로 단말기(Wibro Terminal), IPTV(Internet Protocol Television) 단말기, AVN(Audio Video Navigation) 단말기, PMP(Portable Multimedia Player) 및 네비게이션 단말기(차량 네비게이션 장치)(Navigation Terminal) 중 선택되는 어느 하나에 본 발명의 LDMOS RF 스위치를 포함하여 구현할 수 있다.The LDMOS RF switch according to an embodiment of the present invention can be applied to various wireless communication devices. A portable terminal, a mobile terminal, a telematics terminal, a notebook computer, a digital broadcasting terminal, a personal digital assistant (PDA), a WiBro The present invention can be applied to any one of a Wibro Terminal, an IPTV (Internet Protocol Television) terminal, an AVN (Audio Video Navigation) terminal, a PMP (Portable Multimedia Player), and a navigation terminal RF switch.

본 발명의 일 실시예에 따른 LDMOS 소자가 구비된 RF 스위치의 구동 방법은 RF1 단자와 ANT 단자 사이에 연결되는 제 1 스택 FET(100)에 제 1 제어 신호가 입력되는 단계, 상기 제 1 제어 신호가 상기 RF2 단자와 접지 사이에 연결되는 제 2 LDMOS(400)에 입력되는 단계, 상기 ANT 단자와 RF2 단자 사이에 연결되는 제 2 스택 FET(200)에 제 2 제어 신호가 입력되는 단계, 상기 제 2 제어 신호가 상기 RF1 단자와 접지 사이에 연결되는 제 1 LDMOS(300)에 입력되는 단계를 포함할 수 있다.A method of driving an RF switch having an LDMOS device according to an embodiment of the present invention includes the steps of inputting a first control signal to a first stack FET 100 connected between an RF1 terminal and an ANT terminal, Is input to a second LDMOS (400) connected between the RF2 terminal and ground, a second control signal is input to a second stack FET (200) connected between the ANT terminal and the RF2 terminal, 2 control signal is input to the first LDMOS 300 connected between the RF1 terminal and the ground.

다른 실시예에서, 상기 제 1 제어 신호가 온이고, 상기 제 2 제어 신호가 오프인 경우 상기 제 1 스택 FET(100)는 저항 특성을 유지하고, 상기 제 2 스택 FET(200)는 커패시터 특성을 유지할 수 있으며, 상기 제 1 제어 신호가 오프이고, 상기 제 2 제어 신호가 온인 경우 상기 제 1 스택 FET(100)는 커패시터 특성을 유지하고, 상기 제 2 스택 FET(200)는 저항 특성을 유지할 수 있다.In another embodiment, the first stack FET 100 maintains a resistance characteristic when the first control signal is on and the second control signal is off, and the second stack FET 200 maintains the capacitor characteristic And when the first control signal is off and the second control signal is on, the first stack FET 100 maintains a capacitor characteristic and the second stack FET 200 maintains a resistance characteristic have.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood that the invention may be varied and varied without departing from the scope of the invention.

100 : 제 1 스택 FET
102 : 게이트 저항기
110 : RF 신호
200 : 제 2 스택 FET
202 : 게이트 저항기
210 : RF 신호
300 : 제 1 LDMOS
302 : 게이트 저항기
310 : RF 신호
400 : 제 2 LDMOS
402 : 게이트 저항기
410 : RF 신호
RF1 : RF1 단자
RF2 : RF2 단자
ANT : ANT 단자100: First stack FET
102: gate resistor
110: RF signal
200: second stack FET
202: gate resistor
210: RF signal
300: first LDMOS
302: gate resistor
310: RF signal
400: second LDMOS
402: gate resistor
410: RF signal
RF1: RF1 terminal
RF2: RF2 terminal
ANT: ANT terminal

Claims (14)

RF1 단자와 ANT 단자 사이에 연결되는 제 1 스택 FET;
상기 ANT 단자와 RF2 단자 사이에 연결되는 제 2 스택 FET;
상기 RF1 단자와 접지 사이에 연결되는 제 1 LDMOS; 및
상기 RF2 단자와 상기 접지 사이에 연결되는 제 2 LDMOS를 포함하고,
상기 제 1 LDMOS의 항복 전압은 상기 제 1 스택 FET의 항복 전압을 초과하거나, 상기 제 2 LDMOS의 항복 전압은 상기 제 2 스택 FET의 항복 전압을 초과하는 LDMOS 소자가 구비된 RF 스위치.
A first stacked FET connected between the RF1 terminal and the ANT terminal;
A second stacked FET connected between the ANT terminal and the RF2 terminal;
A first LDMOS connected between the RF1 terminal and ground; And
And a second LDMOS connected between the RF2 terminal and the ground,
Wherein the breakdown voltage of the first LDMOS exceeds a breakdown voltage of the first stack FET or the breakdown voltage of the second LDMOS exceeds a breakdown voltage of the second stack FET.
제 1 항에 있어서,
상기 제 1 스택 FET는
하나 이상의 FET; 및
상기 FET 각각의 게이트에 연결되는 게이트 저항기;를 포함하고,
상기 게이트 저항기를 통해서 입력되는 제 1 제어신호에 의해 상기 FET 각각의 온 또는 오프가 제어되는 것을 특징으로 하는 LDMOS 소자가 구비된 RF 스위치.
The method according to claim 1,
The first stack FET
One or more FETs; And
And a gate resistor coupled to a gate of each of the FETs,
And an on / off state of each of the FETs is controlled by a first control signal input through the gate resistor.
제 2 항에 있어서,
상기 제 2 스택 FET는
하나 이상의 FET; 및
상기 FET 각각의 게이트에 연결되는 게이트 저항기;를 포함하고,
상기 게이트 저항기를 통해서 입력되는 제 2 제어신호에 의해 상기 FET 각각의 온 또는 오프가 제어되는 것을 특징으로 하는 LDMOS 소자가 구비된 RF 스위치.
3. The method of claim 2,
The second stack FET
One or more FETs; And
And a gate resistor coupled to a gate of each of the FETs,
And an on / off state of each of the FETs is controlled by a second control signal input through the gate resistor.
제 1 항에 있어서,
상기 제 1 LDMOS는
상기 제 1 LDMOS의 게이트에 연결되는 게이트 저항기를 통해 입력되는 제 2 제어신호에 의해 상기 제 1 LDMOS의 온 또는 오프가 제어되는 것을 특징으로 하는 LDMOS 소자가 구비된 RF 스위치.
The method according to claim 1,
The first LDMOS
And an on / off state of the first LDMOS is controlled by a second control signal inputted through a gate resistor connected to a gate of the first LDMOS.
제 4 항에 있어서,
상기 제 2 LDMOS는
상기 제 2 LDMOS의 게이트에 연결되는 게이트 저항기를 통해 입력되는 제 1 제어신호에 의해 상기 제 2 LDMOS의 온 또는 오프가 제어되는 것을 특징으로 하는 LDMOS 소자가 구비된 RF 스위치.
5. The method of claim 4,
The second LDMOS
And an on / off state of the second LDMOS is controlled by a first control signal input through a gate resistor connected to a gate of the second LDMOS.
제 3항 또는 제5항에 있어서,
상기 제 1 제어신호는
상기 제 2 제어신호가 오프인 경우 온 상태를 유지하고,
상기 제 2 제어신호가 온인 경우 오프 상태를 유지하는 것을 특징으로 하는 LDMOS 소자가 구비된 RF 스위치.
The method according to claim 3 or 5,
The first control signal
And maintains the on state when the second control signal is off,
And maintains the off state when the second control signal is on.
제 1 항에 있어서,
상기 제 1 LDMOS는
상기 RF1 단자와 상기 제 1 스택 FET 사이에 션트(Shunt) 구조를 형성하는 것을 특징으로 하는 LDMOS 소자가 구비된 RF 스위치.
The method according to claim 1,
The first LDMOS
And a shunt structure is formed between the RF1 terminal and the first stack FET.
제 1 항에 있어서,
상기 제 2 LDMOS는
상기 RF2 단자와 상기 제 2 스택 FET 사이에 션트 구조를 형성하는 것을 특징으로 하는 LDMOS 소자가 구비된 RF 스위치.
The method according to claim 1,
The second LDMOS
And a shunt structure is formed between the RF2 terminal and the second stack FET.
삭제delete 제 1 항에 있어서,
상기 제 1 LDMOS의 항복 전압이 상기 제 1 스택 FET의 항복 전압 이하인 경우,
상기 제 1 LDMOS는 상기 제 1 스택 FET의 항복 전압을 초과하도록 복수로 구비되는 것을 특징으로 하는 LDMOS 소자가 구비된 RF 스위치.
The method according to claim 1,
If the breakdown voltage of the first LDMOS is below the breakdown voltage of the first stack FET,
Wherein the plurality of first LDMOSs are provided so as to exceed the breakdown voltage of the first stacked FETs.
삭제delete 제 1 항에 있어서,
상기 제 2 LDMOS의 항복 전압이 상기 제 2 스택 FET의 항복 전압 이하인 경우,
상기 제 2 LDMOS는 상기 제 2 스택 FET의 항복 전압을 초과하도록 복수로 구비되는 것을 특징으로 하는 LDMOS 소자가 구비된 RF 스위치.
The method according to claim 1,
If the breakdown voltage of the second LDMOS is below the breakdown voltage of the second stack FET,
And the second LDMOS is provided in a plurality of ways to exceed a breakdown voltage of the second stack FET.
제 1 항의 LDMOS 소자가 구비된 RF 스위치를 포함하는 휴대 단말기(Portable Terminal), 이동 단말기(Mobile Terminal), 텔레매틱스 단말기(Telematics Terminal), 노트북 컴퓨터(Notebook Computer), 디지털방송용 단말기, 개인 정보 단말기(Personal Digital Assistant: PDA), 와이브로 단말기(Wibro Terminal), IPTV(Internet Protocol Television) 단말기, AVN(Audio Video Navigation) 단말기, PMP(Portable Multimedia Player) 및 네비게이션 단말기(차량 네비게이션 장치)(Navigation Terminal) 중 선택되는 어느 하나의 무선통신장치.
A mobile terminal, a telematics terminal, a notebook computer, a digital broadcasting terminal, a personal digital assistant (PDA) device including an RF switch equipped with the LDMOS device of claim 1, A mobile terminal, a digital assistant (PDA), a wibro terminal, an IPTV terminal, an audio video navigation (AVN) terminal, a portable multimedia player (PMP), and a navigation terminal Any one of the wireless communication apparatuses.
RF1 단자와 ANT 단자 사이에 연결되는 제 1 스택 FET에 제 1 제어 신호가 입력되는 단계;
상기 제 1 제어 신호가 RF2 단자와 접지 사이에 연결되는 제 2 LDMOS에 입력되는 단계;
상기 ANT 단자와 상기 RF2 단자 사이에 연결되는 제 2 스택 FET에 제 2 제어 신호가 입력되는 단계;
상기 제 2 제어 신호가 상기 RF1 단자와 접지 사이에 연결되는 제 1 LDMOS에 입력되는 단계;를 포함하되,
상기 제 1 제어 신호가 온이고, 상기 제 2 제어 신호가 오프인 경우 상기 제 1 스택 FET는 저항 특성을 유지하고, 상기 제 2 스택 FET는 커패시터 특성을 유지하며,
상기 제 1 제어 신호가 오프이고, 상기 제 2 제어 신호가 온인 경우 상기 제 1 스택 FET는 커패시터 특성을 유지하고, 상기 제 2 스택 FET는 저항 특성을 유지하며,
상기 제 1 LDMOS의 항복 전압은 상기 제 1 스택 FET의 항복 전압을 초과하거나, 상기 제 2 LDMOS의 항복 전압은 상기 제 2 스택 FET의 항복 전압을 초과하는 는 것을 특징으로 하는 LDMOS 소자가 구비된 RF 스위치의 구동 방법.A first control signal is input to a first stack FET connected between an RF1 terminal and an ANT terminal;
The first control signal being input to a second LDMOS connected between the RF2 terminal and ground;
A second control signal is input to a second stack FET connected between the ANT terminal and the RF2 terminal;
And the second control signal is input to a first LDMOS connected between the RF1 terminal and ground,
Wherein when the first control signal is on and the second control signal is off, the first stack FET maintains a resistance characteristic, the second stack FET maintains a capacitor characteristic,
Wherein when the first control signal is off and the second control signal is on, the first stack FET maintains a capacitor characteristic, the second stack FET maintains a resistance characteristic,
Characterized in that the breakdown voltage of the first LDMOS exceeds a breakdown voltage of the first stack FET or the breakdown voltage of the second LDMOS exceeds a breakdown voltage of the second stack FET. A method of driving a switch.
KR1020130137899A 2013-11-13 2013-11-13 (Lateral Double diffused MOS RF Switch KR101630019B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130137899A KR101630019B1 (en) 2013-11-13 2013-11-13 (Lateral Double diffused MOS RF Switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130137899A KR101630019B1 (en) 2013-11-13 2013-11-13 (Lateral Double diffused MOS RF Switch

Publications (2)

Publication Number Publication Date
KR20150055482A KR20150055482A (en) 2015-05-21
KR101630019B1 true KR101630019B1 (en) 2016-06-13

Family

ID=53391068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130137899A KR101630019B1 (en) 2013-11-13 2013-11-13 (Lateral Double diffused MOS RF Switch

Country Status (1)

Country Link
KR (1) KR101630019B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023086788A1 (en) * 2021-11-10 2023-05-19 Psemi Corporation Variable width for rf neighboring stacks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010136532A (en) 2008-12-04 2010-06-17 Sharp Corp Switching supply circuit and electronic equipment using the same
JP2011515832A (en) * 2008-02-28 2011-05-19 ペレグリン セミコンダクター コーポレーション Method and apparatus for use in digitally tuning a capacitor in an integrated circuit element

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005006072A (en) * 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd High frequency switch apparatus and semiconductor device
EP1994648A2 (en) * 2006-02-28 2008-11-26 Renaissance Wireless Rf transceiver switching system
KR100900762B1 (en) 2008-12-30 2009-06-03 주식회사 파이칩스 Rf wireless transceiver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011515832A (en) * 2008-02-28 2011-05-19 ペレグリン セミコンダクター コーポレーション Method and apparatus for use in digitally tuning a capacitor in an integrated circuit element
JP2010136532A (en) 2008-12-04 2010-06-17 Sharp Corp Switching supply circuit and electronic equipment using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023086788A1 (en) * 2021-11-10 2023-05-19 Psemi Corporation Variable width for rf neighboring stacks

Also Published As

Publication number Publication date
KR20150055482A (en) 2015-05-21

Similar Documents

Publication Publication Date Title
US7986927B2 (en) Semiconductor integrated circuit device and high-frequency power amplifier module
CN101536327B (en) Semiconductor integrated circuit, RF module using the same, and radio communication terminal device using the same
US9712158B1 (en) Apparatus and methods for biasing radio frequency switches
TWI604694B (en) Switching device with non-negative biasing
KR102458844B1 (en) Voltage compensated switch stack
US8587361B2 (en) RF switch circuit including a series connection of a plurality of transistors, RF switch including an RF switch circuit and method for switching RF signals
CN105490670A (en) Apparatus and methods for biasing radio frequency switches
JP2010098243A (en) Semiconductor device
KR101901693B1 (en) Switching circuit and high frequency switch including the same
US9331690B2 (en) Switching circuit and RF switch including the same
US9312853B2 (en) High frequency semiconductor switch circuit and high frequency radio system including same
JP5375307B2 (en) Semiconductor device
US20150381168A1 (en) High frequency switching circuit
US8923782B1 (en) Switching device with diode-biased field-effect transistor (FET)
KR102004799B1 (en) Radio frequency switch circuit and control method thereof
KR101630019B1 (en) (Lateral Double diffused MOS RF Switch
US9577631B2 (en) Single pole multi-throw switch
KR101901694B1 (en) Radio frequency switch
KR101616597B1 (en) High frequency switch
US11211966B2 (en) Semiconductor device, antenna switch circuit, module device, and wireless communication device
US20150180465A1 (en) Rf switch
KR20140086487A (en) Radio frequency switch circuit
JP5192900B2 (en) Switch semiconductor integrated circuit
KR101963268B1 (en) Frequency switch
JP2007006179A (en) Antenna switch circuit device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 4