KR101627307B1

KR101627307B1 - 누설전류로 인한 스위치 파괴를 방지한 3-레벨 ｎｐｃ 인버터

Info

Publication number: KR101627307B1
Application number: KR1020140057014A
Authority: KR
Inventors: 이교범; 지균선; 주성탁
Original assignee: 아주대학교산학협력단
Priority date: 2014-05-13
Filing date: 2014-05-13
Publication date: 2016-06-07
Also published as: KR20150130594A

Abstract

누설전류로 인한 스위치 파괴가 방지된 3-레벨 NPC 인버터가 개시된다. 본 발명의 실시예에 따르면, 3-레벨 NPC 인버터의 각 상(leg)의 극전압이 P전압 또는 N전압일 때 누설전류로 인해서 해당 상의 내측 스위치들의 전압이 클램핑(clamping) 되지 않고 상승하는 것을 억제해서 내측 스위치들이 파괴되는 것을 방지하기 위해서 내측 스위치들 각각에 보상커패시터를 병렬 연결함으로써 내측 스위치들 각각의 커패시턴스를 증가시키는 구조를 갖는다.

Description

누설전류로 인한 스위치 파괴를 방지한 3-레벨 ＮＰＣ 인버터{THREE-LEVEL NEUTRAL POINT CLAMPED INVERTER FOR PREVENTION OF SWITCH FAULT ACCIDENT BECAUSE OF LEAKAGE CURRENT}

본 발명은 누설전류로 인한 스위치 파괴를 방지한 3-레벨 NPC(Neutral Point Clamped) 인버터에 관한 것으로, 더욱 자세하게는 3-레벨 NPC 인버터의 각 상(leg)의 극전압이 P전압 또는 N전압일 때 누설전류로 인해서 해당 상의 내측 스위치들의 전압이 클램핑(clamping) 되지 않고 상승하는 것을 억제해서 내측 스위치들이 파괴되는 것을 방지하는 기술에 관한 것이다.

최근 태양광, 풍력 등과 같은 신/재생 에너지를 포함한 대용량 분산전원 시장의 성장으로 이를 위한 대용량 인버터 토폴로지에 대한 많은 연구가 수행되고 있다. 이러한 인버터 토폴로지 중 3-레벨 NPC (Neutral Point Clamped) 인버터는 간단한 구조로 많은 장점을 가져서 많은 응용분야에서 주로 사용되고 있다. 3-레벨 NPC 인버터는 비교적 간단한 구조로 각 전력반도체 스위치에 인가되는 전압을 직류-링크단 전압의 절반으로 줄일 수 있어 고전압 특성을 갖는 대용량 인버터에서 주로 사용된다.

비록 기존 2-레벨 인버터에 비해 많은 소자를 사용하지만 부가적인 커패시터가 없고 단일 전원으로도 구동 가능하며 3-레벨의 출력 극전압으로 출력 전압과 전류의 고조파 성분을 현저하게 저감할 수 있는 등의 장점이 있다. 이러한 특성으로 고전압 응용분야에서 널리 사용되어 왔을 뿐만 아니라 최근 소자 기술의 발달로 전력반도체의 성능 및 가격이 개선됨에 따라 중소용량의 인버터 응용분야에서도 점차 그 영역을 넓혀가고 있다.

직류-링크가 두 개의 커패시터로 직렬 연결되어 있는 3-레벨 NPC 인버터는 3개의 상(leg)상로, 각 상은 4개의 전력반도체 스위치와 2개의 다이오드로 구성되어 3 상의 출력 전압을 표현한다. 한 상에서는 각 스위치의 상태에 따라 3종류의 극전압, 즉 P전압, O전압, N전압 중 어느 하나의 전압을 출력한다. 이렇게 각 상에서 출력하는 전압이 바뀔 때 구조적인 특성으로 인하여 불가피하게 중성점에서 전위가 변동하게 되는 문제점도 있지만 이에 대한 많은 솔루션이 개발되어 있어 사실상 단점이라 하기 어렵다. 또한 2-레벨 인버터보다 제어 소자가 많아짐으로써 그 제어기법이 복잡해졌지만 기존의 많은 연구를 통하여 그러한 문제점 역시 충분히 해결되었다.

각 상에 있는 2개의 외측 스위치의 전압이 직류-링크에 직렬로 연결되어 있는 커패시터의 전압보다 상승하게 되면 각 상에 추가된 2개의 클램핑 다이오드가 턴-온 되어 외측 스위치의 전압이 직류-링크에 직렬로 연결되어 있는 커패시터의 전압으로 클램핑된다. 하지만 클램핑 다이오드로 인하여 클램핑되는 외측 스위치와는 달리 내측 스위치는 전압이 상승해도 클램핑 다이오드는 턴-온 되지 않아 이를 방지할 수가 없으므로 클램핑되지 않는다. 이렇게 상승한 내측 스위치의 전압은 인버터의 고장을 발생케 하는 원인이 될 수 있다.

기본적으로 3-레벨 NPC 인버터의 중성점 전위는 각 상의 전압 벡터에 의해 변동되고 이것은 인버터에 불필요한 누설 경로가 존재하지 않는다면 시스템 성능에 큰 영향을 미치지 않는다. 하지만 인버터 설계 및 개발 시 인버터에는 다양한 형태의 누설 경로가 발생하게 되고, 이는 각 상의 전압 벡터 변화에 따라 중성점 전위가 변동될 때 누설전류의 원인이 된다. 이러한 누설 전류는 클램핑 되지 않는 내측 스위치의 전위를 상승시키게 되고 3-레벨 NPC 인버터는 그 구조상 이를 방지할 수 없기 때문에 누설 전류의 영향이 크다면 내측 스위치는 과전압으로 인해 파괴될 수 있다.

본 발명과 관련된 선행문헌으로는 대한민국 공개특허 제10-2013-0050935호(공개일: 2013년 05월 16일)가 있다.

3-레벨 NPC 인버터의 각 상(leg)의 극전압이 P전압 또는 N전압일 때 누설전류로 인해서 해당 상의 내측 스위치들의 전압이 클램핑(clamping) 되지 않고 상승하는 것을 억제해서 내측 스위치들이 파괴되는 것을 방지한 3-레벨 NPC 인버터가 제안된다.

본 발명의 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

본 발명의 일 양상에 따르면, 3상(leg)마다, 일단이 직류링크의 양의 버스에 연결된 제1외측 스위치(Q_x1)와, 일단이 직류링크의 음의 버스에 연결된 제2외측 스위치(Q_x4)와, 제1외측 스위치의 타단과 중성점에 연결된 제1내측 스위치(Q_x2)와, 제2외측 스위치의 타단과 중성점에 연결된 제2내측 스위치(Q_x3)와, 상기 제1외측 스위치와 제1내측 스위치의 연결점과 중성점에 연결된 제1클램핑 다이오드(D_x5)와, 상기 제2외측 스위치와 제2내측 스위치의 연결점과 중성점에 연결된 제2클램핑 다이오드(D_x6)와, 제1외측 스위치, 제2외측 스위치, 제1내측 스위치 및 제2내측 스위치 각각에 병렬로 연결된 다이오드를 구비하는 3-레벨 NPC(Neutral Point Clamped) 인버터(Inverter)로, 상기 제1클램핑 다이오드(D_x5)의 전류 누설 경로인 제1누설커패시터(C_lkx1)로 인하여 상기 3상에서 출력되는 극전압이 P전압 또는 N전압인 경우 각 상의 제1내측 스위치(Q_x2)의 전압이 클램핑 되지 않고 상기 중성점 전압보다 상승되는 것을 억제하여 제1내측 스위치(Q_x2)의 파괴를 방지하기 위하여 상기 제1내측 스위치(Q_x2)의 커패시턴스를 증가시키며, 상기 제2클램핑 다이오드(D_x5)의 전류 누설 경로인 제2누설커패시터(C_lkx2)로 인하여 상기 3상에서 출력되는 극전압이 P전압 또는 N전압인 경우 각 상의 제2내측 스위치(Q_x3)의 전압이 클램핑 되지 않고 상기 중성점 전압보다 상승되는 것을 억제하여 상기 제2내측 스위치(Q_x3)의 파괴를 방지하기 위하여 상기 제2내측 스위치(Q_x3)의 커패시턴스를 증가시킨다.

상기 제1내측 스위치(Q_x2)의 커패시턴스를 증가시키기 위해서 상기 제1내측 스위치(Q_x2)에 제1보상커패시터를 병렬로 연결할 수 있다.

상기 제2내측 스위치(Q_x3)의 커패시턴스를 증가시키기 위해서 상기 제2내측 스위치(Q_x3)에 제2보상커패시터를 병렬로 연결할 수 있다.

본 발명의 실시예에 따른 3레벨 NPC 인버터에 따르면, 3-레벨 NPC 인버터의 각 상(leg)의 극전압이 P전압 또는 N전압일 때 누설전류로 인해서 해당 상의 내측 스위치들의 전압이 클램핑(clamping) 되지 않고 상승하는 것을 억제해서 내측 스위치들이 파괴되는 것을 방지할 수 있다.

도 1은 일반적인 3-레벨 NPC 인버터의 회로구조를 나타낸다.
도 2는 제2내측 스위치와 제2외측 스위치가 턴-온 되어서 A상의 극전압이 N전압이 될 때를 나타낸다.
도 3은 스위칭 상태에 따른 공간 전압 벡터도를 나타낸다.
도 4는 구간1에서 A상의 등가회로이다.
도 5는 구간2에서 A상의 등가회로이다.
도 6은 구간3에서 A상의 등가회로이다.
도 7은 구간4에서 A상의 등가회로이다.
도 8은 본 발명의 실시예에 따른 누설 전류에 의한 스위치 파괴를 방지한 3레벨 NPC 인버터를 나타낸 도면이다.
도 9는 출력 전압 벡터가 작은 벡터보다 작을 때 a상의 극전압이 N전압인 영역에서 상승하는 스위치 Q_a2의 전압 V_Da2의 파형을 나타낸다.
도 10은 스위치 Q_a2의 전압 V_Da2의 상승 파형을 그에 따른 접지 기준에서의 중성점 전압과 함께 구간별로 구분한 것을 나타낸 도면이다.
도 11은 본 발명의 실시예에 따른 보상커패시터를 Q_a1에 적용한 V_Da2의 파형을 나타낸 도면이다.
도 12는 본 발명의 실시예에 따른 보상커패시터를 Q_a2에 적용한 V_Da2의 파형을 나타낸 도면이다.
도 13은 출력 전압 벡터가 작은 벡터보다 클 때 a상의 극전압이 N전압인 영역에서 상승하는 스위치 Q_a2의 전압 V_Da2의 파형을 나타낸 도면이다.
도 14는 전압이 한 번 상승할 때의 파형을 나타낸 도면이다.
도 15는 구간1에서 구간2를 거치지 않고 구간3으로 V_OG의 값이 V_DC/3만큼 감소한 파형을 나타낸 도면이다.
도 16은 그림 16에서는 구간3까지의 a상의 극전압이 N전압이고 V_OG가 V_DC/6만큼 두 번 감소한 파형을 나타낸 도면이다.
도 17은 본 발명의 실시예에 따른 보상커패시터를 Q_a1에 적용한 V_Da2의 파형을 나타낸 도면이다.
도 18은 본 발명의 실시예에 따른 보상커패시터를 Q_a2에 적용한 V_Da2의 파형을 나타낸 도면이다.
도 19는 출력 전압 벡터가 작은 벡터보다 작을 때 V_Da2의 파형을 나타낸 도면이다.
도 20은 스위치 Q_a2에 보상커패시터 Cm을 병렬로 연결하여 보상기법을 적용한 파형을 나타낸 도면이다.
도 21은 출력 전압 벡터가 작은 벡터보다 클 때 V_Da2파형을 나타낸 도면이다.
도 22는 스위치Q_a2에 보상커패시터 Cm을 병렬로 연결하여 보상기법을 적용한 파형을 나타낸 도면이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.　

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.　

본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는"포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.　

본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.

이하, 본 발명의 실시예들은 본 발명의 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.

본 발명의 실시예를 설명하기에 앞서서 먼저 3-레벨 NPC 인버터의 동작원리에 대해서 살펴보기로 한다.

도 1은 일반적인 3-레벨 NPC 인버터의 회로구조를 나타낸다. 도 1을 참조하면, 각 상의 레그는 4개의 IGBT 스위치와 2개의 클램핑 다이오드로 구성되어 있어 3-레벨 NPC 인버터는 총 12개의 스위치와 6개의 다이오드로 구성된다. 3-레벨 NPC 인버터는 각 상의 스위치 상태에 따라 3가지의 전압이 출력되며 12개의 스위치는 모두 27가지의 전압 벡터를 가진다. 각 상에서 상위 두 스위치가 턴-온 되면 P전압, 가운데의 두 내측 스위치가 턴-온 되면 O전압, 하위 두 스위치가 턴-온 되면 N전압을 출력하게 된다. 표 1을 참조하면, A상의 스위칭 상태에 따른 극전압을 나타나 있는데, 4개의 스위치 상태에 따라 3종류로 출력되는 극전압이 달라진다.

스위치들(Components)		상태(State)
제1외측스위치	Q_A1	ON	OFF	OFF
제1내측 스위치	Q_A2	ON	ON	OFF
제2내측 스위치	Q_A3	OFF	ON	ON
제2외측 스위치	Q_A4	OFF	OFF	ON
극전압 (Pole voltage)	Q_A0	P	O	N

도 2는 제2내측 스위치(Q_A3)와 제2외측 스위치(Q_A4)가 턴-온 되어서 A상의 극전압이 N전압이 될 때를 나타낸다. 도 2를 참조하면 출력전류의 방향에 따라 I_Ao가 음의 값이면 Q_A3와 Q_A4를 통해, I_Ao가 양의 값이면 D_A3과 D_A4를 통해 출력 전류가 흐른다. 이때, Q_A2 양단의 전압은 V_ON이 되며 클램핑 다이오드 D_A5의 전위차는 0이 된다.

스위치 전압과 직류-링크 전압의 관계는 아래의 수학식 1과 같다.

이때, V_DC는 직류링크의 전압을 나타내며, V_PO는 직류링크의 양의 버스와 중성점 간의 전압이며, V_ON는 중성점과 직류링크의 음의 버스 간의 전압이며, V_DA1는 A상의 제1외측 스위치(Q_A1)에 병렬된 연결된 제1다이오드(D_A1)의 전압이며, V_DA2는 A상의 제1내측 스위치(Q_A2)에 병렬된 연결된 제2다이오드(D_A2)의 전압이며, V_DA3는 A상의 제2내측 스위치(Q_A3)에 병렬된 연결된 제3다이오드(D_A3)의 전압이며, V_DA4는 A상의 제2외측 스위치(Q_A4)에 병렬된 연결된 제4다이오드(D_A4)의 전압을 나타낸다.

수학식 1에 의하면 V_DA1=(V_PO+V_ON)-V_DA2 이므로 V_DA1=V_PO가 된다. 만일 V_DA1이 V_PO보다 높아지면 클램핑 다이오드 D_A5가 턴-온 되어 V_DA1은 V_PO로 클램핑 된다. 하지만 이 상태에서 V_DA2는 V_ON으로 클램핑 되지 않게 되는데, V_DA2가 V_ON보다 높아지면 D_A5가 턴-오프 되어 수학식 1에 따라 V_DA1<V_PO, V_DA2>V_ON이 된다. 따라서 스위치 Q_A1과 Q_A2의 전압 스트레스 영역은 0≤V_DA1≤V_PO, V_DA2≥V_ON이 된다.

이와 같은 과정으로 한 상의 극전압이 P전압일 경우에도 V_DA4는 클램핑 되지만 V_DA3은 클램핑 되지 않으며 다른 상의 경우에도 같은 결과를 확인할 수 있다. 결과적으로 3-레벨 NPC 인버터의 각 상의 스위치 상태는 항상 인접한 두 개의 스위치가 턴-온 상태가 되는데, 출력되는 극전압이 P전압 또는 N전압일 때 각 상의 내측 스위치 Q_X2 또는 Q_X3의(X=A, B, C) 전압이 클램핑 되지 않고 경우에 따라서 스위치의 정격 전압 이상이 된다.

도 3은 스위칭 상태에 따른 공간 전압 벡터도를 나타내며, 각 스위칭 상태에 따른 접지 기준에서의 중성점 전압을 기입하였다. 그리고 A상의 극전압이 N전압인 경우에 스위치 Q_A2의 전압 V_DA2가 상승하는 전압 벡터 영역을 두 종류로 나누어 음영과 격자무늬로 표시하였다. 음영으로 표시된 영역과 격자무늬로 표시된 영역 중 한 영역을 영역1, 영역2로 정의한다.

표 2는 영역1의 전압 벡터를 표현하기 위해 출력되는 각 상의 극전압과 접지 기준에서의 중성점 전위 VOG를 4구간으로 나누어 구간별로 나타낸다.

영역	상(Phase)	구간1	구간2	구간3	구간4
영역1	A	N	N	O	O
	B	O	P	P	P
	C	N	N	N	O
V_OG[V]				0

영역 2의 전압 벡터를 표현하기 위한 구간별 각 상의 극전압과 V_OG는 표 3과 같다.

영역	상(Phase)	구간1	구간2	구간3	구간4
영역2	A	N	N	N	O
	B	O	P	P	P
	C	N	N	O	O
V_OG[V]				0

이와 같이 전압 상승 영역내의 전압 벡터를 출력하기 위해서는 4구간에 걸쳐 각 상의 극전압이 변하게 되는데, 예를 들면 A상의 극전압이 N전압일 때 다른 상의 극전압의 변화에 따라 스위치 Q_A2의 전압 V_DA2가 상승한다. 이러한 현상은 A상의 극전압이 P전압인 경우에도 같은 구간에서 확인할 수 있으며 다른 상의 경우에도 동일하게 발생한다.

상술한 바와 같이 각 상의 극전압이 P전압 또는 N전압일 때 내측 스위치의 다이오드 전압은 경우에 따라 VDC/2보다 더 커질 수 있다. 이러한 현상은 한 상의 극전압이 P전압 또는 N전압일 때 다른 상의 극전압이 스위칭 동작으로 인해 변하면서 발생할 수 있다. 다른 상의 극전압이 변하면 중성점 전압인 O전압이 변동하게 되는데 누설 경로가 없으면 내측 스위치는 이에 대한 영향을 받지 않는다. 하지만 클램핑 다이오드에 누설 경로가 생기게 되면, 중성점 전압 변동 시 V_OG 또한 변하게 되고 이에 따라 내측 스위치의 전압이 상승하게 된다. 본 현상을 해석하기 위해 클램핑 다이오드와 내측 스위치 사이에 누설 커패시터 Clk를 추가한 누설경로를 도 2와 같이 구성하고 A상의 극전압이 N전압일 때 다른 상의 극전압 변화에 따른 스위치 Q_A2의 전압변화를 표 2와 같이 구간별로 해석한다.

도 4는 구간1에서 A상의 등가회로이다. 이때 A상과 C상의 극전압은 N전압, B상의 극전압은 O전압이다. 이 구간에서 V_DA1과 V_DA2는 V_PO값인 V_DC/2값으로 클램핑 되어있다. 이때 V_OG는 V_DC/3이다.

도 5는 구간2에서 A상의 등가회로이다. 구간2에서 B상의 극전압은 O전압에서 P전압으로 변화한다. 이때 V_OG는 V_DC/3에서 V_DC/6로 감소한다. O전압 값으로 충전되어 있던 C_lk도 같이 방전하면서 흐르는 전류가 C_A2를 충전시켜 V_DA2값이 상승한다. V_DA2값이 상승하면 수학식 1에 따라 V_DA1값이 감소한다.

도 6은 구간3에서 A상의 등가회로이다. 구간3에서 C상의 극전압은 N전압에서 O전압으로 변화한다. 이때는 V_OG가 V_DC/6 값에서 0으로 감소하는데, 이 전압 변화로 다시 구간2에서와 같은 방향으로 전류가 흘러 C_A2는 충전되고 C_A1은 방전된다.

도 7은 구간4에서 A상의 등가회로이다. 구간4에서 A상의 극전압은 N전압에서 O전압으로 변화한다. 스위치 Q_A2가 턴-온 되면서 C_A2가 모두 방전되고 클램핑 다이오드가 턴-온 되어 구간2와 구간3에서 방전되었던 C_A1은 다시 V_DC/2 값으로 충전된다.

전압 상승 현상을 각 구간별로 해석해본 결과 전압상승은 접지 기준의 중성점 전압 V_OG가 변화함에 따라 C_lk의 전압도 변화하면서 흐르는 전류의 영향을 크게 받는다.

커패시터 방정식에 따라 커패시턴스가 클수록 흐르는 전류에 대해 전압의 변화량은 감소한다. 따라서 본 발명의 실시예에서는 스위치의 커패시턴스 증가를 위해 보상 커패시터를 추가로 설치하는 방식으로 전압 변화를 줄여 스위치 전압을 클램핑 하는 간단한 보상기법을 제안한다.

보상 커패시터를 설계하기 위해 구간1과 구간2의 등가 회로를 해석하면 각 커패시터의 전압 방정식은 수학식 2, 수학식 3 및 수학식 4와 같다.

여기서 V_Clk는 누설 커패시터에 걸리는 전압을, V_DC는 직류-링크의 전압을, V_DA1과 V_DA2는 스위치 Q_A1과 Q_A2에 걸리는 전압을 나타내며, C_A1과 C_A2는 스위치 Q_A1과 Q_A2의 기생 커패시턴스를 나타낸다. 각 스위치의 전압 변화량은 누설 커패시턴스와 각 스위치의 커패시턴스와 밀접한 관련이 있고, 보상 커패시터 Cm을 추가함으로써 보상 커패시터가 추가된 스위치의 기생 커패시턴스 용량을 증가시켜 수학식 5와 같이 V_DA2의 변화량ΔV_DA2를 감소시킬 수 있다.

본 발명의 실시예에 따른 누설 전류에 의한 스위치 파괴를 방지한 3레벨 NPC 인버터에 대한 예시가 도 8에 도시되어 있다. 도 8은 클램핑 전압상승 해석 및 보상 커패시터의 성능을 검증하기 위하여 누설전류를 구현하기 위한 커패시터를 추가하여 구현된 것이다.

도 8을 참조하면, 본 발명의 실시예에 따른 3레벨 NPC 인버터는 3상(leg)마다, 일단이 직류링크의 양의 버스에 연결된 제1외측 스위치(Q_x1)와, 일단이 직류링크의 음의 버스에 연결된 제2외측 스위치(Q_x4)와, 제1외측 스위치의 타단과 중성점에 연결된 제1내측 스위치(Q_x2)와, 제2외측 스위치의 타단과 중성점에 연결된 제2내측 스위치(Q_x3)와, 상기 제1외측 스위치와 제1내측 스위치의 연결점과 중성점에 연결된 제1클램핑 다이오드(D_x5)와, 상기 제2외측 스위치와 제2내측 스위치의 연결점과 중성점에 연결된 제2클램핑 다이오드(D_x6)와, 제1외측 스위치, 제2외측 스위치, 제1내측 스위치 및 제2내측 스위치 각각에 병렬로 연결된 다이오드를 구비한다. 3레벨 NPC 인버터는 상기 제1클램핑 다이오드(D_x5)의 전류 누설 경로인 제1누설커패시터(C_lkx1)로 인하여 상기 3상에서 출력되는 극전압이 P전압 또는 N전압인 경우 각 상의 제1내측 스위치(Q_x2)의 전압이 클램핑 되지 않고 상기 중성점 전압보다 상승되는 것을 억제하여 제1내측 스위치(Q_x2)의 파괴를 방지하기 위하여 상기 제1내측 스위치(Q_x2)의 커패시턴스를 증가시키며, 상기 제2클램핑 다이오드(D_x5)의 전류 누설 경로인 제2누설커패시터(C_lkx2)로 인하여 상기 3상에서 출력되는 극전압이 P전압 또는 N전압인 경우 각 상의 제2내측 스위치(Q_x3)의 전압이 클램핑 되지 않고 상기 중성점 전압보다 상승되는 것을 억제하여 상기 제2내측 스위치(Q_x3)의 파괴를 방지하기 위하여 상기 제2내측 스위치(Q_x3)의 커패시턴스를 증가시키는 구조를 갖는다.

이때, 상기 제1내측 스위치(Q_x2)의 커패시턴스를 증가시키기 위해서 상기 제1내측 스위치(Q_x2)에 제1보상커패시터를 병렬로 연결할 수 있으며, 상기 제2내측 스위치(Q_x3)의 커패시턴스를 증가시키기 위해서 상기 제2내측 스위치(Q_x3)에 제2보상커패시터를 병렬로 연결할 수 있다.

도 8에 도시된 3레벨 NPC 인버터의 동작을 확인하기 위해서 PSIM을 이용하여 시뮬레이션을 수행하였다.

도 9는 출력 전압 벡터가 작은 벡터보다 작을 때 a상의 극전압이 N전압인 영역에서 상승하는 스위치 Q_a2의 전압 V_Da2의 파형을 나타낸다. 도 3과 같이 두 영역에서 전압이 상승한 것을 확인할 수 있다.

도 10은 스위치 Q_a2의 전압 V_Da2의 상승 파형을 그에 따른 접지 기준에서의 중성점 전압과 함께 구간별로 구분한 것을 나타낸다. V_OG가 0 값인 구간3이 존재하지 않아 V_Da2는 구간2에서 한 번만 상승한다.

도 11은 본 발명의 실시예에 따른 보상커패시터를 Q_a1에 적용한 V_Da2의 파형을 나타내며, 전압 상승 현상 없이 V_DC/2에 클램핑 된 것을 확인할 수 있다.

도 12는 본 발명의 실시예에 따른 보상커패시터를 Q_a2에 적용한 V_Da2의 파형을 나타내며, V_DC/2값으로 클램핑 된 것임을 확인할 수 있다.

시뮬레이션에 사용된 파라미터는 표 4와 같다.

V_DC	1550[V]
기생커패시턴스	400[pF]
누설커패시턴스(C_lk)	192[pF]
스위칭 주파수	7.8[KHz]
보상커패시턴스(Cm)	1500[pF]

기생 커패시턴스는 실험에 사용된 스위치의 데이터시트에 명시되어 있는 값을 적용하였고 누설 커패시턴스는 실험을 통해 얻은 파형에서 상승된 전압값을 확인하고 수학식 4에 대입하여 산정하였다. 보상 커패시턴스는 수학식 5에 의해 두 번 상승하는 전압 상승량을 V_DC/2의 5%로 감소시키기 위한 계산값이다.

도 13은 출력 전압 벡터가 작은 벡터보다 클 때 a상의 극전압이 N전압인 영역에서 상승하는 스위치 Q_a2의 전압 V_Da2의 파형을 나타낸다. 도 3과 같이 영역에 따라 전압이 한 번 또는 두 번 상승한 것을 확인할 수 있다.

도 14는 전압이 한 번 상승할 때의 파형이다. 구간3에서 V_OG가 0 값으로 V_DC/6만큼 감소했지만, a상의 극전압이 O전압이기 때문에 V_Da2는 V_DC/2로 클램핑 된 것임을 확인할 수 있다.

도 15는 구간1에서 구간2를 거치지 않고 구간3으로 V_OG의 값이 V_DC/3만큼 감소한 파형을 나타낸다. 따라서 V_Da2의 상승 폭은 두 번 상승한 파형의 폭과 같은 것을 확인할 수 있다.

도 16은 그림 16에서는 구간3까지의 a상의 극전압이 N전압이고 V_OG가 V_DC/6만큼 두 번 감소한 파형을 나타낸다. 따라서 전압이 두 번 상승한 것을 확인할 수 있다.

도 17은 본 발명의 실시예에 따른 보상커패시터를 Q_a1에 적용한 V_Da2의 파형을 나타내며, V_DC/2의 5% 이내로 클램핑 된 것을 확인할 수 있다.

도 18은 본 발명의 실시예에 따른 보상커패시터를 Q_a2에 적용한 V_Da2의 파형을 나타내며, 도 17과 같이 V_DC/2의 5% 이내로 클램핑 된 것을 확인할 수 있다.

본 발명의 실시예에 따른 3레벨 NPC 인버터의 클램핑 전압상승 해석 및 보상 커패시터의 성능을 검증하기 위하여 15kW급 양방향 전력변환기기를 이용한 실험을 수행하였다.

도 19는 출력 전압 벡터가 작은 벡터보다 작을 때 V_Da2의 파형을 나타낸다. 시뮬레이션에서 확인한 바와 같이 도 3에 따라 두 영역에서 전압 상승 현상이 발생하였다.

도 20은 스위치 Q_a2에 보상커패시터 Cm을 병렬로 연결하여 보상기법을 적용한 파형을 나타낸다.

도 21은 출력 전압 벡터가 작은 벡터보다 클 때 V_Da2파형(도 21에서 위에 있는 파형)을 나타내며 도 21에서 아래 파형은 위 파형을 4배 확대한 파형을 나타낸다. 시뮬레이션 파형과 같이 도 3에 따라 전압이 한 번 또는 두 번 상승하였음을 확인할 수 있다. 기생 커패시턴스와 누설커패시턴스를 충/방전 하는 경로에는 인덕턴스와 저항성분이 작고, 스위칭 상태가 바뀌면서 인가되는 전압이 구형파 형태이므로 스위칭 주파수보다 매우 높은 주파수로 충/방전이 이루어진다. 따라서 스위칭 상태가 바뀌는 순간에 전압 상승 현상이 발생하므로 스위칭 주파수와의 연관성은 없다. 파형을 참고하면 스위칭 상태가 변할 때 피크 형태 전류의 흐름에 따른 계단 모양의 전압파형을 확인할 수 있다.

도 22는 스위치Q_a2에 보상커패시터 Cm을 병렬로 연결하여 보상기법을 적용한 파형(도 22에서 위의 파형)을 나타내며, 도 22에서 아래 파형은 위 파형을 4배 확대한 파형이다. 출력전압 벡터의 크기에 관계없이 보상기법을 적용한 V_Da2파형 모두 전압 상승이 억제되어 V_DC/2값으로 클램핑되는 것을 확인할 수 있다. 보상 커패시터를 추가하여 스위치의 기생 커패시턴스를 증가시켜 누설 전류에 대한 기생커패시터의 전압 변화율을 감소시킨 것이다.

이제까지 본 발명에 대하여 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 따라서 본 발명의 범위는 전술한 실시예에 한정되지 않고 특허청구범위에 기재된 내용 및 그와 동등한 범위 내에 있는 다양한 실시 형태가 포함되도록 해석되어야 할 것이다.

Claims

3상(leg)마다, 일단이 직류링크의 양의 버스에 연결된 제1외측 스위치(Q_x1)와, 일단이 직류링크의 음의 버스에 연결된 제2외측 스위치(Q_x4)와, 제1외측 스위치의 타단과 중성점에 연결된 제1내측 스위치(Q_x2)와, 제2외측 스위치의 타단과 중성점에 연결된 제2내측 스위치(Q_x3)와, 상기 제1외측 스위치와 제1내측 스위치의 연결점과 중성점에 연결된 제1클램핑 다이오드(D_x5)와, 상기 제2외측 스위치와 제2내측 스위치의 연결점과 중성점에 연결된 제2클램핑 다이오드(D_x6)와, 제1외측 스위치, 제2외측 스위치, 제1내측 스위치 및 제2내측 스위치 각각에 병렬로 연결된 다이오드를 구비하는 3-레벨 NPC(Neutral Point Clamped) 인버터(Inverter)에 있어서,
상기 제1클램핑 다이오드(D_x5)의 전류 누설 경로인 제1누설커패시터(C_lkx1)로 인하여 상기 3상에서 출력되는 극전압이 P전압 또는 N전압인 경우 각 상의 제1내측 스위치(Q_x2)의 전압이 클램핑 되지 않고 상기 중성점 전압보다 상승되는 것을 억제하여 제1내측 스위치(Q_x2)의 파괴를 방지하기 위하여 상기 제1내측 스위치(Q_x2)에 제1보상커패시터가 병렬로 연결되며,
상기 제2클램핑 다이오드(D_x6)의 전류 누설 경로인 제2누설커패시터(C_lkx2)로 인하여 상기 3상에서 출력되는 극전압이 P전압 또는 N전압인 경우 각 상의 제2내측 스위치(Q_x3)의 전압이 클램핑 되지 않고 상기 중성점 전압보다 상승되는 것을 억제하여 상기 제2내측 스위치(Q_x3)의 파괴를 방지하기 위하여 상기 제2내측 스위치(Q_x3)에 제2보상커패시터가 병렬로 연결되는 것을 특징으로 하는 3-레벨 NPC 인버터.
삭제
삭제