KR101622733B1 - Method of fabricating oxide thin film transistor - Google Patents

Method of fabricating oxide thin film transistor Download PDF

Info

Publication number
KR101622733B1
KR101622733B1 KR1020090128263A KR20090128263A KR101622733B1 KR 101622733 B1 KR101622733 B1 KR 101622733B1 KR 1020090128263 A KR1020090128263 A KR 1020090128263A KR 20090128263 A KR20090128263 A KR 20090128263A KR 101622733 B1 KR101622733 B1 KR 101622733B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
active layer
thin film
oxide
Prior art date
Application number
KR1020090128263A
Other languages
Korean (ko)
Other versions
KR20110071641A (en
Inventor
김대환
이승민
임훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090128263A priority Critical patent/KR101622733B1/en
Publication of KR20110071641A publication Critical patent/KR20110071641A/en
Application granted granted Critical
Publication of KR101622733B1 publication Critical patent/KR101622733B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Abstract

본 발명의 산화물 박막 트랜지스터의 제조방법은 산화물 반도체를 액티브층으로 사용한 박막 트랜지스터에 있어서, 수소를 포함하지 않는 스퍼터(sputter) 장비로 실리콘을 증착한 후, 소정의 열처리를 통해 실리콘산화막을 형성하여 에치 스타퍼(etch stopper)로 사용하는 것을 특징으로 합니다. 이에 의하면, 수소 도핑(hydrogen doping) 효과로 인한 산화물 반도체의 열화를 방지할 수 있는 효과를 제공한다.A method of manufacturing an oxide thin film transistor according to the present invention is a method of manufacturing a thin film transistor using an oxide semiconductor as an active layer by depositing silicon by a sputtering apparatus not containing hydrogen, forming a silicon oxide film through a predetermined heat treatment, It is used as an etch stopper. According to this, the deterioration of the oxide semiconductor due to the hydrogen doping effect can be prevented.

산화물 박막 트랜지스터, 스퍼터, 열처리, 실리콘산화막, 에치스타퍼 Oxide thin film transistor, sputter, heat treatment, silicon oxide film, etch stopper

Description

산화물 박막 트랜지스터의 제조방법{METHOD OF FABRICATING OXIDE THIN FILM TRANSISTOR}TECHNICAL FIELD [0001] The present invention relates to an oxide thin film transistor,

본 발명은 산화물 박막 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing an oxide thin film transistor, and more particularly, to a method of manufacturing an oxide thin film transistor using a combination of AxByCzO (A, B, C = Zn, Cd, Ga, In, Sn, Hf, and Zr; x, And a method for manufacturing an oxide thin film transistor using the ternary or quaternary oxide semiconductor as an active layer.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, interest in information display has increased, and a demand for using portable information media has increased, and a light-weight flat panel display (FPD) that replaces a cathode ray tube (CRT) And research and commercialization are being carried out. Particularly, among such flat panel display devices, a liquid crystal display (LCD) is an apparatus for displaying an image using the optical anisotropy of a liquid crystal, and is excellent in resolution, color display and picture quality and is actively applied to a notebook or a desktop monitor have.

상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.The liquid crystal display comprises a color filter substrate, an array substrate, and a liquid crystal layer formed between the color filter substrate and the array substrate.

상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.An active matrix (AM) method, which is a driving method mainly used in the liquid crystal display, is a method of driving a liquid crystal of a pixel portion by using an amorphous silicon thin film transistor (a-Si TFT) to be.

이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.Hereinafter, the structure of a typical liquid crystal display device will be described in detail with reference to FIG.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.1 is an exploded perspective view schematically showing a general liquid crystal display device.

도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.As shown in the figure, the liquid crystal display comprises a color filter substrate 5, an array substrate 10, and a liquid crystal layer (not shown) formed between the color filter substrate 5 and the array substrate 10 30).

상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.The color filter substrate 5 includes a color filter C composed of a plurality of sub-color filters 7 implementing colors of red (R), green (G) and blue (B) A black matrix 6 for separating the sub-color filters 7 from each other and shielding light transmitted through the liquid crystal layer 30 and a transparent common electrode for applying a voltage to the liquid crystal layer 30 8).

또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.The array substrate 10 includes a plurality of gate lines 16 and data lines 17 arranged vertically and horizontally to define a plurality of pixel regions P and a plurality of gate lines 16 and data lines 17 A thin film transistor T which is a switching element formed in the intersection region and a pixel electrode 18 formed on the pixel region P. [

상기의 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.The color filter substrate 5 and the array substrate 10 are bonded together to face each other by a sealant (not shown) formed at the periphery of the image display area to constitute a liquid crystal display panel. (Not shown) formed on the color filter substrate 5 or the array substrate 10.

한편, 전술한 액정표시장치는 가볍고 전력소모가 작아 지금가지 가장 주목받는 디스플레이 소자이지만, 상기 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.Meanwhile, since the liquid crystal display device described above is a light-emitting device rather than a light emitting device and has technical limitations such as brightness, contrast ratio, and viewing angle, the liquid crystal display device is a light- Development of a new display device capable of overcoming the disadvantages has been actively developed.

새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다.OLED (Organic Light Emitting Diode), which is one of the new flat panel display devices, has excellent viewing angle and contrast ratio compared to liquid crystal displays because it is a self-luminous type. Lightweight thin type can be used because it does not need backlight And is also advantageous in terms of power consumption. In addition, it has the advantage of being able to drive a DC low voltage and has a high response speed, and is particularly advantageous in terms of manufacturing cost.

최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 트랜지스터 개발이 요구되고 있다.In recent years, studies have been actively made on the enlargement of an organic electroluminescent display. In order to achieve this, development of a transistor ensuring stable operation and durability by securing a constant current characteristic as a driving transistor of an organic electroluminescent device is required.

전술한 액정표시장치에 사용되는 비정질 실리콘 박막 트랜지스터는 저온 공정에서 제작할 수 있지만 이동도(mobility)가 매우 작고 정전류 테스트(constant current bias) 조건을 만족하지 않는다. 반면에 다결정 실리콘 박막 트랜지스터는 높은 이동도와 만족스러운 정전류 테스트 조건을 가지는 반면에 균일한 특성 확보가 어려워 대면적화가 어렵고 고온 공정이 필요하다.The amorphous silicon thin film transistor used in the above-described liquid crystal display device can be manufactured in a low temperature process, but has a very small mobility and does not satisfy a constant current bias condition. On the other hand, the polycrystalline silicon thin film transistor has a high mobility and a satisfactory constant current test condition, but it is difficult to obtain a uniform characteristic, so it is difficult to make a large area and a high temperature process is required.

이에 산화물 반도체로 액티브층을 형성한 산화물 박막 트랜지스터를 개발하고 있는데, 이때 산화물 반도체를 기존의 바텀 게이트(bottom gate) 구조의 박막 트랜지스터에 적용하는 경우 소오스/드레인전극의 식각공정, 특히 플라즈마를 이용한 건식식각 중에 산화물 반도체가 손상을 받아 변성을 일으키는 문제가 있다.In this case, when an oxide semiconductor is applied to a conventional thin film transistor having a bottom gate structure, an etching process of a source / drain electrode, in particular, a dry process using a plasma, There is a problem that the oxide semiconductor is damaged during etching to cause denaturation.

이를 방지하기 위해 배리어 층(barrier layer)으로 에치 스타퍼(etch stopper)를 액티브층 상부에 추가로 형성할 수 있는데, 이 경우에도 수소 도핑(hydrogen doping) 효과로 인한 산화물 반도체의 열화문제를 해결할 수 있는 것은 아니다.In order to prevent this, an etch stopper may be additionally formed on the active layer as a barrier layer. In this case, the deterioration problem of the oxide semiconductor due to the hydrogen doping effect can be solved There is not.

도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.2 is a cross-sectional view schematically showing the structure of a general oxide thin film transistor.

도면에 도시된 바와 같이, 일반적인 산화물 박막 트랜지스터는 기판(10) 위에 형성된 게이트전극(21), 상기 게이트전극(21) 위에 형성된 게이트절연막(15a), 상기 게이트절연막(15a) 위에 산화물 반도체로 형성된 액티브층(24), 상기 액티브층(24)의 소정영역과 전기적으로 접속하는 소오스/드레인전극(22, 23), 상기 소오스/드레인전극(22, 23) 위에 형성된 보호막(15b) 및 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)으로 이루어져 있다.As shown in the figure, a general oxide thin film transistor includes a gate electrode 21 formed on a substrate 10, a gate insulating film 15a formed on the gate electrode 21, an active active oxide film 15b formed on the gate insulating film 15a, Layer 24, source / drain electrodes 22 and 23 electrically connected to a predetermined region of the active layer 24, a protective film 15b formed on the source / drain electrodes 22 and 23, And a pixel electrode 18 electrically connected to the pixel electrode 23.

이때, 일반적으로 상기 보호막 및 에치 스타퍼는 실리콘산화막(SiO2)으로 이 루어지며, 모노 실란(SiH4) 가스와 이산화질소(N2O) 가스를 증착가스로 하여 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapour Deposition; PECVD) 장비를 이용하여 형성하게 된다.In general, the protective film and the etch stopper are formed of a silicon oxide film (SiO 2 ), and a plasma enhanced chemical vapor deposition (CVD) process using a monosilane (SiH 4 ) gas and a nitrogen dioxide (N 2 O) Vapor Deposition (PECVD) equipment.

그런데, 상기 액티브층을 구성하는 산화물 반도체는 상기 플라즈마 화학기상증착 장비를 이용한 SiO2의 증착 중에 상기 SiH4 가스에서 유기된 수소 도핑 효과로 인해 산화물 반도체의 백 채널(back channel)영역이 도체로 변하게 된다. 즉, 일반적으로 산화물 반도체는 도체와 반도체의 2가지 특성을 모두 가지고 있으며, 박막 내 캐리어(carrier) 농도를 조절하여 전이시킬 수 있다. 그런데, 상기 SiH4 가스에서 유기된 수소 이온이 산화물 반도체 박막 내로 확산(diffusion)하게 되면 도너(donor)로 작용하게 되어 산화물 반도체를 도체로 전이시키는 문제가 있다.Meanwhile, the oxide semiconductor constituting the active layer is changed into a conductor as a back channel region of the oxide semiconductor due to the hydrogen doping effect induced in the SiH 4 gas during the deposition of SiO 2 using the plasma chemical vapor deposition apparatus do. In other words, generally, oxide semiconductors have both the characteristics of a conductor and a semiconductor, and can be transferred by controlling the carrier concentration in the thin film. However, when the hydrogen ions induced in the SiH 4 gas are diffused into the oxide semiconductor thin film, they act as a donor, which causes the oxide semiconductor to transfer to the conductor.

본 발명은 상기한 문제를 해결하기 위한 것으로, AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 제조방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems and has an object to provide a ternary or quaternary structure having a combination of AxByCzO (A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr; x, y, The present invention provides a method of manufacturing an oxide thin film transistor using an oxide semiconductor as an active layer.

본 발명의 다른 목적은 절연층의 증착 중에 발생하는 수소 도핑 효과로 인한 백 채널영역이 도체로 전이되는 문제없이 단순공정으로 에치 스타퍼를 형성하도록 한 산화물 박막 트랜지스터의 제조방법을 제공하는데 있다.It is another object of the present invention to provide a method for fabricating an oxide thin film transistor in which an etch stopper is formed by a simple process without a problem that a back channel region is transferred to a conductor due to a hydrogen doping effect generated during deposition of an insulating layer.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the following description of the invention and claims.

상기한 목적을 달성하기 위하여, 본 발명의 산화물 박막 트랜지스터의 제조방법은 액티브층이 형성된 기판 위에 실리콘 타겟을 이용한 스퍼터링 중에 N2 가스만을 주입하여 실리콘으로 이루어진 실리콘층을 형성하는 단계와, 열처리를 통해 상기 실리콘을 산화시켜 SiO2로 이루어진 절연층을 형성하는 단계 및 상기 절연층을 선택적으로 패터닝하여 상기 액티브층 상부에 상기 SiO2로 이루어진 에치 스타퍼를 형성하는 단계를 포함하여 구성될 수 있다.In order to achieve the above object, a method of manufacturing an oxide thin film transistor according to the present invention includes the steps of forming a silicon layer by injecting only N 2 gas during sputtering using a silicon target on a substrate on which an active layer is formed, Oxidizing the silicon to form an insulating layer made of SiO 2 , and selectively patterning the insulating layer to form an etch stopper made of SiO 2 on the active layer.

상술한 바와 같이, 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 비정질 산화물 반도체를 액티브층으로 사용함에 따라 균일도가 우수하여 대면적 디스플레이에 적용 가능한 효과를 제공한다.As described above, the method of manufacturing an oxide thin film transistor according to the present invention provides an effect of being applicable to a large-area display by using an amorphous oxide semiconductor as an active layer.

또한, 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 백 채널영역이 도체로 전이되는 문제없이 단순공정으로 에치 스타퍼를 형성함으로써 비용절감 및 신뢰성 있는 소자특성을 확보할 수 있는 효과를 제공한다.In addition, the method of manufacturing an oxide thin film transistor according to the present invention provides an effect of securing cost reduction and reliable device characteristics by forming an etch stopper in a simple process without the problem of transferring the back channel region to a conductor.

이하, 첨부한 도면을 참조하여 본 발명에 따른 산화물 박막 트랜지스터의 제조방법의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of a method of manufacturing an oxide thin film transistor according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 구조를 개략적으로 나타내고 있다.FIG. 3 is a cross-sectional view schematically showing the structure of an oxide thin film transistor according to a first embodiment of the present invention. FIG. 3 is a cross- z > 0) is used as an active layer, the structure of an oxide thin film transistor using a ternary or quaternary oxide semiconductor as an active layer is schematically shown.

도면에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 소정의 기판(110) 위에 형성된 게이트전극(121), 상기 게이트전극(121) 위에 형성된 게이트절연막(115a), 상기 게이트절연막(115a) 위에 산화물 반도체로 형성된 액티브층(124)과 SiO2로 형성된 에치 스타퍼(125) 및 상기 액티브층(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)으로 이루어져 있다.The oxide thin film transistor according to the first embodiment of the present invention includes a gate electrode 121 formed on a substrate 110, a gate insulating film 115a formed on the gate electrode 121, An active layer 124 formed of an oxide semiconductor, an etch stopper 125 formed of SiO 2 , and source / drain electrodes 122 and 123 electrically connected to the source / drain regions of the active layer 124 are formed on the insulating layer 115a. ).

그리고, 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 소오스/드레인전극(122, 123)이 형성된 기판(110) 위에 형성된 보호층(115b) 및 상기 보호층(115b)에 형성된 콘택홀을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 포함한다.The oxide thin film transistor according to the first embodiment of the present invention includes a protection layer 115b formed on a substrate 110 on which the source and drain electrodes 122 and 123 are formed and a protection layer 115b formed on the protection layer 115b. And a pixel electrode 118 electrically connected to the drain electrode 123 through a through hole.

이때, 도면에는 도시하지 않았지만, 상기 게이트전극(121)은 소정의 게이트라인에 연결되고 상기 소오스전극(122)의 일부는 일방향으로 연장되어 데이터라인에 연결되며, 상기 게이트라인과 데이터라인은 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하게 된다.Although not shown in the figure, the gate electrode 121 is connected to a predetermined gate line and a part of the source electrode 122 extends in one direction to connect to the data line, and the gate line and the data line are connected to the substrate 110 to define pixel regions.

여기서, 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체를 이용하여 액티브층(124)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.The oxide thin film transistor according to the first embodiment of the present invention comprises a combination of AxByCzO (A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr; x, y, As the active layer 124 is formed using ternary or quaternary oxide semiconductors, high mobility and constant current test conditions are satisfied and uniform characteristics are ensured, and a large area display including a liquid crystal display device and an organic electroluminescence display It has applicable advantages.

또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 산화물 반도체를 액티브층으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.In recent years, a great deal of attention and activity have been concentrated on transparent electronic circuits. Since the oxide thin film transistor in which the oxide semiconductor is used as an active layer has high mobility and can be manufactured at a low temperature, .

또한, 상기 산화물 반도체는 넓은 밴드 갭을 가질 수 있어 높은 색순도를 갖는 UV 발광 다이오드(Light Emitting Diode; LED), 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특징을 가지고 있다.In addition, the oxide semiconductor can have a wide bandgap and can produce a UV light emitting diode (LED), a white LED and other components with high color purity, and can produce a light and flexible product by being processable at a low temperature .

이와 같은 특징을 가진 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 액티브층(124)의 채널영역 위의 상기 소오스전극(122)과 드레인전극(123) 사이에 상기 에치 스타퍼(125)가 형성되어 있는데, 상기 에치 스타퍼(125)는 후(後)공정의 플라즈마 처리에 의해 채널영역의 캐리어 농도가 변화하는 것을 방지하는 역할을 한다.The oxide thin film transistor according to the first embodiment of the present invention having such characteristics is formed between the source electrode 122 and the drain electrode 123 on the channel region of the active layer 124, The etch stopper 125 serves to prevent the carrier concentration of the channel region from being changed by the plasma process in the post process.

또한, 상기 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 수소를 포함하지 않는 스퍼터 장비로 실리콘을 증착한 후, 소정의 열처리를 통해 SiO2를 형성하여 에치 스타퍼(125)로 사용함으로써 수소 도핑 효과로 인한 산화물 반도체의 열화를 방지할 수 있게 되는데, 이를 다음의 산화물 박막 트랜지스터의 제조방법을 통해 상세히 설명한다.In addition, the oxide thin film transistor according to the first embodiment of the present invention may be formed by depositing silicon using a sputtering apparatus not containing hydrogen, forming SiO 2 through a predetermined heat treatment and using it as an etch stopper 125 The deterioration of the oxide semiconductor due to the hydrogen doping effect can be prevented. This will be described in detail with reference to the following method of manufacturing the oxide thin film transistor.

도 4a 내지 도 4f는 상기 도 3에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.FIGS. 4A to 4F are cross-sectional views sequentially illustrating the manufacturing process of the oxide thin film transistor shown in FIG.

도 4a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(110) 위에 소정의 게이트전극(121)을 형성한다.As shown in FIG. 4A, a predetermined gate electrode 121 is formed on a substrate 110 made of a transparent insulating material.

이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 산화물 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판(110)을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판(110)의 사용이 가능하다.At this time, the oxide semiconductor to be applied to the oxide thin film transistor of the present invention can be deposited at a low temperature, and a substrate 110 that can be applied to a low temperature process such as a plastic substrate and a soda lime glass can be used. In addition, since the amorphous characteristics are exhibited, it is possible to use the substrate 110 for a large area display.

또한, 상기 게이트전극(121)은 제 1 도전막을 상기 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.The gate electrode 121 is formed by selectively depositing a first conductive layer on the entire surface of the substrate 110 and then performing a photolithography process (first mask process).

여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.Here, the first conductive layer may be formed of one selected from the group consisting of aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), nickel (Ni), chromium A low resistance opaque conductive material such as molybdenum (Mo), titanium (Ti), platinum (Pt), tantalum (Ta) The first conductive layer may be formed of a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or the like. Layer structure.

다음으로, 도 4b에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기판(110) 전면에 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어진 게이트절연막(115a)을 형성한다.4B, an inorganic insulating film such as a silicon nitride film (SiNx), a silicon oxide film (SiO 2 ), or hafnium (Hf) oxide is formed on the entire surface of the substrate 110 on which the gate electrode 121 is formed, A gate insulating film 115a made of a high dielectric oxide film such as aluminum oxide is formed.

그리고, 상기 게이트절연막(115a)이 형성된 기판(110) 전면에 소정의 산화물 반도체로 이루어진 산화물 반도체층을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 산화물 반도체로 이루어진 액티브층(124)을 형성한다.An oxide semiconductor layer made of a predetermined oxide semiconductor is formed on the entire surface of the substrate 110 on which the gate insulating layer 115a is formed and then selectively patterned through a photolithography process (second mask process) An active layer 124 made of the oxide semiconductor is formed.

이때, 상기 산화물 반도체층은 예를 들어 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체로 형성할 수 있다.In this case, the oxide semiconductor layer may be a ternary or quadrangular oxide having a combination of, for example, AxByCzO (A, B, C = Zn, Cd, Ga, In, Sn, Hf, and Zr; x, And may be formed of a semiconductor.

다음으로, 도 4c에 도시된 바와 같이, 상기 액티브층(124)이 형성된 기판(110) 전면에 스퍼터 장비를 이용하여 소정의 실리콘층을 형성한 후, 소정의 열처리공정을 진행하여 상기 실리콘층을 산화시킴으로써 SiO2로 이루어진 절연층을 형성한다.Next, as shown in FIG. 4C, a predetermined silicon layer is formed on the entire surface of the substrate 110 on which the active layer 124 is formed by sputtering, and then a predetermined heat treatment process is performed to form the silicon layer Thereby forming an insulating layer made of SiO 2 .

이때, 상기 액티브층(124) 상부에 위치하는 절연층은 액티브층(124)의 백 채널을 보호하는 역할을 하며, 상기 실리콘층은 실리콘(silicone; Si) 타겟을 이용한 스퍼터링(sputtering) 중에 예를 들어 N2 가스만을 주입하여 증착함으로써 프로세스 중의 H2 가스에 의한 산화물 반도체의 열화를 방지할 수 있게 된다.At this time, the insulating layer located on the active layer 124 serves to protect the back channel of the active layer 124, and the silicon layer is formed by sputtering using a silicon (Si) by depositing only the N 2 containing gas injection it is possible to prevent deterioration of the oxide semiconductor due to the H 2 gas in the process.

그리고, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 절연층을 선택적으로 패터닝하게 되면, 상기 기판(110)의 액티브층(124) 위에 상기 SiO2로 이루어진 에치 스타퍼(125)가 형성되게 된다.When the insulating layer is selectively patterned through a photolithography process (a third mask process), an etch stopper 125 made of SiO 2 is formed on the active layer 124 of the substrate 110 .

이때, 상기 절연층의 식각에는 산소 플라즈마 처리와 같은 건식식각을 이용할 수 있으며, 상기 절연층이 식각되는 동안 그 하부, 특히 액티브층(124)의 백 채널영역은 노출이 완전히 방지되어 노출에 의한 불안정성이 제거되는 동시에 에치 스타퍼(125)의 패터닝에 의한 손상을 방지할 수 있게 된다.During the etching of the insulating layer, a dry etching process such as an oxygen plasma process may be used. During the etching of the insulating layer, a bottom channel region of the active layer 124 is completely prevented from being exposed, And damage to the etch stopper 125 due to patterning can be prevented.

또한, 상기 에치 스타퍼(125)를 형성하기 위해 산소 플라즈마 처리를 통해 상기 절연층을 식각할 때 노출된 액티브층(124)의 소정영역은 산소 플라즈마에 의해 저항이 감소되어 후술할 소오스/드레인전극과의 콘택영역인 소오스/드레인영역을 형성하게 된다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 에치 스타퍼(125)를 형성한 후 산소 플라즈마와 같은 표면처리 또는 열처리를 통해 노출된 액티브층(124)의 저항을 감소시켜 콘택영역인 소오스/드레인영역을 형성할 수도 있다.When the insulating layer is etched by oxygen plasma treatment to form the etch stopper 125, a predetermined region of the exposed active layer 124 is reduced in resistance by the oxygen plasma, And a source / drain region which is a contact region with the source / drain region. However, the present invention is not limited thereto. After the etch stopper 125 is formed, the resistance of the active layer 124 exposed through a surface treatment or a heat treatment such as an oxygen plasma may be reduced, Regions may be formed.

다음으로, 도 4d에 도시된 바와 같이, 상기 에치 스타퍼(125)가 형성된 기판(110) 전면에 제 2 도전막을 형성한다.Next, as shown in FIG. 4D, a second conductive layer is formed on the entire surface of the substrate 110 on which the etch stopper 125 is formed.

이때, 상기 제 2 도전막은 소오스전극과 드레인전극을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 2 도전막은 인 듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.The second conductive layer may be formed of a low resistance opaque conductive material such as aluminum, aluminum alloy, tungsten, copper, nickel, chromium, molybdenum, titanium, platinum or tantalum to form a source electrode and a drain electrode. Also, the second conductive layer may be formed of a transparent conductive material such as indium-tin-oxide or indium-zinc-oxide, or may have a multi-layer structure in which two or more conductive materials are stacked.

그리고, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 액티브층(124)의 소오스영역 및 드레인영역과 전기적으로 접속하는 소오스전극(122) 및 드레인전극(123)을 형성하게 된다.The source electrode 122 and the drain electrode 123 are electrically connected to the source region and the drain region of the active layer 124 by selectively patterning the second conductive film through a photolithography process (fourth mask process) .

다음으로, 도 4e에 도시된 바와 같이, 상기 소오스/드레인전극(122, 123)이 형성된 기판(110) 전면에 보호막(115b)을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 선택적으로 제거함으로써 상기 기판(110)에 상기 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.4E, a protective film 115b is formed on the entire surface of the substrate 110 on which the source / drain electrodes 122 and 123 are formed. Then, a protective film 115b is selectively formed through a photolithography process (fifth mask process) A contact hole 140 is formed in the substrate 110 to expose a part of the drain electrode 123.

그리고, 도 4f에 도시된 바와 같이, 상기 보호막(115b)이 형성된 기판(110) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 6 마스크공정)을 통해 선택적으로 제거함으로써 상기 기판(110)에 상기 제 3 도전막으로 이루어지며, 상기 콘택홀(140)을 통해 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.4F, a third conductive layer is formed on the entire surface of the substrate 110 on which the protective layer 115b is formed, and then selectively removed through a photolithography process (sixth mask process) The pixel electrode 118 is formed of the third conductive film and electrically connected to the drain electrode 123 through the contact hole 140.

이때, 상기 제 3 도전막은 상기 화소전극(118)을 구성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.Here, the third conductive layer includes a transparent conductive material having a high transmittance such as indium-tin-oxide or indium-zinc-oxide to form the pixel electrode 118.

한편, 상기 액티브층과 에치 스타퍼는 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)를 이용함으로써 한번의 마스크공정을 통해 형성할 수도 있는데, 이를 다음의 도면을 참조하여 상세히 설명한다.On the other hand, the active layer and the etch stop may be formed through a single mask process by using a half-tone mask or a diffraction mask (hereinafter, referred to as a half-tone mask includes a diffraction mask) , Which will be described in detail with reference to the following drawings.

도 5a 내지 도 5e는 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.FIGS. 5A to 5E are cross-sectional views sequentially illustrating the manufacturing process of the oxide thin film transistor according to the second embodiment of the present invention.

도 5a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(210) 위에 소정의 게이트전극(221)을 형성한다.As shown in FIG. 5A, a predetermined gate electrode 221 is formed on a substrate 210 made of a transparent insulating material.

이때, 상기 게이트전극(221)은 제 1 도전막을 상기 기판(210) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.At this time, the gate electrode 221 is formed by selectively depositing a first conductive film on the entire surface of the substrate 210 and then performing a photolithography process (a first mask process).

다음으로, 도 5b에 도시된 바와 같이, 상기 게이트전극(221)이 형성된 기판(210) 전면에 게이트절연막(215a)과 산화물 반도체로 이루어진 산화물 반도체층 및 SiO2로 이루어진 절연층을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트전극(221) 상부에 상기 산화물 반도체로 이루어진 액티브층(224)과 상기 SiO2로 이루어진 에치 스타퍼(225)를 형성하게 된다.After then, as shown in Figure 5b, forming the gate electrode 221 is formed in substrate 210 in front of the gate insulating film (215a) and an oxide made of an oxide semiconductor semiconductor layer and an insulating layer made of SiO 2, An active layer 224 made of the oxide semiconductor and an etch stopper 225 made of SiO 2 are formed on the gate electrode 221 by selectively patterning through a photolithography process (second mask process).

이때, 상기 제 2 마스크공정은 하프-톤 마스크를 이용하게 되며, 이를 도면을 참조하여 상세히 설명한다.At this time, the second mask process uses a half-tone mask, which will be described in detail with reference to the drawings.

도 6a 내지 도 6f는 상기 도 5b에 도시된 본 발명의 제 2 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.6A to 6F are cross-sectional views illustrating a second mask process according to a second embodiment of the present invention shown in FIG. 5B.

도 6a에 도시된 바와 같이, 상기 게이트전극(221)이 형성된 기판(210) 전면 에 소정의 절연물질로 이루어진 게이트절연막(215a)과 산화물 반도체로 이루어진 산화물 반도체층(220)을 형성한다.A gate insulating layer 215a made of a predetermined insulating material and an oxide semiconductor layer 220 made of an oxide semiconductor are formed on the entire surface of the substrate 210 on which the gate electrode 221 is formed.

이때, 상기 산화물 반도체층은 예를 들어 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체로 형성할 수 있다.In this case, the oxide semiconductor layer may be a ternary or quadrangular oxide having a combination of, for example, AxByCzO (A, B, C = Zn, Cd, Ga, In, Sn, Hf, and Zr; x, And may be formed of a semiconductor.

그리고, 상기 기판(210) 전면에 스퍼터 장비를 이용하여 소정의 실리콘층을 형성한 후, 소정의 열처리공정을 진행하여 상기 실리콘층을 산화시킴으로써 SiO2로 이루어진 절연층(215)을 형성한다.Then, a predetermined silicon layer is formed on the entire surface of the substrate 210 by sputtering, and then the silicon layer is oxidized by a predetermined heat treatment process to form an insulating layer 215 made of SiO 2 .

이때, 상기 산화물 반도체층(220) 상부에 위치하는 상기 절연층(215)은 액티브층의 백 채널을 보호하는 역할을 하며, 상기 실리콘층은 실리콘 타겟을 이용한 스퍼터링 중에 예를 들어 N2 가스만을 주입하여 증착함으로써 프로세스 중의 H2 가스에 의한 산화물 반도체의 열화를 방지할 수 있게 된다.At this time, the insulating layer 215 located on the oxide semiconductor layer 220 serves to protect the back channel of the active layer, and the silicon layer may be formed by, for example, injecting only N 2 gas during the sputtering using the silicon target The deterioration of the oxide semiconductor by the H 2 gas in the process can be prevented.

다음으로, 도 6b에 도시된 바와 같이, 상기 어레이 기판(210) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(270)을 형성한 후, 하프-톤 마스크(280)를 통해 상기 감광막(270)에 선택적으로 광을 조사한다.6B, a photoresist layer 270 made of a photosensitive material such as photoresist is formed on the entire surface of the array substrate 210, and then the photoresist layer 270 is formed on the entire surface of the array substrate 210 through a half-tone mask 280. Next, As shown in FIG.

이때, 상기 하프-톤 마스크(280)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(280)를 투과한 광만이 상기 감광막(270)에 조사되게 된다.At this time, the half-tone mask 280 is provided with a first transmission region I through which all the irradiated light is transmitted, a second transmission region II through which only a part of light is transmitted and a portion is blocked, And only the light transmitted through the half-tone mask 280 is irradiated onto the photoresist layer 270.

이어서, 상기 하프-톤 마스크(280)를 통해 노광된 상기 감광막(270)을 현상하고 나면, 도 6c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(270a) 내지 제 3 감광막패턴(270c)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 절연층(215) 표면이 노출되게 된다.Then, after the photoresist layer 270 exposed through the half-tone mask 280 is developed, light is irradiated through the blocking region III and the second transmissive region II, as shown in FIG. 6C. The first photoresist pattern 270a to the third photoresist pattern 270c having a predetermined thickness are left in the area where all the light is blocked or partially blocked and the photoresist is completely removed in the first light transmission area I The surface of the insulating layer 215 is exposed.

이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(270a)은 상기 제 2 투과영역(II)을 통해 형성된 제 2 감광막패턴(270b)과 제 3 감광막패턴(270c)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.The first photoresist pattern 270a formed in the blocking region III is thicker than the second photoresist pattern 270b and the third photoresist pattern 270c formed through the second transmissive region II. In addition, the photoresist layer is completely removed from the region through which the light is completely transmitted through the first transmissive region I because the positive type photoresist is used. The present invention is not limited to this, May be used.

다음으로, 도 6d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(270a) 내지 제 3 감광막패턴(270c)을 마스크로 하여, 그 하부에 형성된 산화물 반도체층과 절연층 선택적으로 패터닝하게 되면, 상기 어레이 기판(210)의 게이트전극(221) 상부에 상기 산화물 반도체로 이루어진 액티브층(224)이 형성되게 된다.Next, as shown in FIG. 6D, using the first photoresist pattern 270a to the third photoresist pattern 270c formed as described above as a mask, the oxide semiconductor layer and the insulating layer formed thereunder are selectively patterned An active layer 224 made of the oxide semiconductor is formed on the gate electrode 221 of the array substrate 210.

이때, 상기 액티브층(224) 상부에는 상기 SiO2로 이루어지며 상기 액티브층(224)과 실질적으로 동일한 형태로 패터닝된 절연막패턴(215')이 형성되게 된다.At this time, an insulating film pattern 215 'formed of SiO 2 and patterned in substantially the same shape as the active layer 224 is formed on the active layer 224.

이후, 상기 제 1 감광막패턴(270a) 내지 제 3 감광막패턴(270c)의 두께 일부 를 제거하는 애싱(ashing)공정을 진행하게 되면, 도 6e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 2 감광막패턴과 제 3 감광막패턴이 완전히 제거되게 된다.As shown in FIG. 6E, when the ashing process is performed to remove a part of the thicknesses of the first, second, and third photoresist patterns 270a to 270c, The second photoresist pattern and the third photoresist pattern are completely removed.

이때, 상기 제 1 감광막패턴은 상기 제 2 감광막패턴과 제 3 감광막패턴의 두께만큼이 제거된 제 4 감광막패턴(270a')으로 상기 차단영역(III)에 대응하는 채널영역에만 남아있게 된다.At this time, the first photoresist pattern 270a 'is removed only by the thickness of the second photoresist pattern and the third photoresist pattern, and remains in the channel region corresponding to the blocking region III.

이후, 도 6f에 도시된 바와 같이, 상기 남아있는 제 4 감광막패턴(270a')을 마스크로 하여 그 하부에 형성된 절연막패턴을 선택적으로 패터닝하게 되면, 상기 어레이 기판(210)의 액티브층(224) 상부에 상기 SiO2로 이루어진 에치 스타퍼(225)가 형성되게 된다.6F, the insulating layer pattern formed under the fourth photoresist pattern 270a 'is used as a mask to selectively pattern the active layer 224 of the array substrate 210. Then, And an etch stopper 225 made of SiO 2 is formed on the upper portion.

이때, 상기 절연막패턴의 식각에는 산소 플라즈마 처리와 같은 건식식각을 이용할 수 있으며, 상기 절연막패턴이 식각되는 동안 그 하부, 특히 액티브층(224)의 백 채널영역은 노출이 완전히 방지되어 노출에 의한 불안정성이 제거되는 동시에 에치 스타퍼(225)의 패터닝에 의한 손상을 방지할 수 있게 된다.During the etching of the insulating film pattern, a dry etching process such as an oxygen plasma process may be used. During the etching of the insulating film pattern, a bottom channel region of the active layer 224 is completely prevented from being exposed, And the damage caused by the patterning of the etch stopper 225 can be prevented.

또한, 상기 에치 스타퍼(225)를 형성하기 위해 산소 플라즈마 처리를 통해 상기 절연막패턴을 식각할 때 노출된 액티브층(224)의 소정영역은 산소 플라즈마에 의해 저항이 감소되어 후술할 소오스/드레인전극과의 콘택영역인 소오스/드레인영역을 형성하게 된다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 에치 스타퍼(225)를 형성한 후 산소 플라즈마와 같은 표면처리 또는 열처리를 통해 노출된 액티브층(224)의 저항을 감소시켜 콘택영역인 소오스/드레인영역을 형성할 수도 있 다.When the insulating layer pattern is etched by oxygen plasma treatment to form the etch stopper 225, a predetermined region of the exposed active layer 224 is reduced in resistance by the oxygen plasma, And a source / drain region which is a contact region with the source / drain region. However, the present invention is not limited thereto. After forming the etch stopper 225, the resistance of the active layer 224 exposed through the surface treatment or the heat treatment such as oxygen plasma may be reduced to increase the contact resistance between the source / Regions may be formed.

다음으로, 도 5c에 도시된 바와 같이, 상기 에치 스타퍼(225)가 형성된 기판(210) 전면에 제 2 도전막을 형성한다.Next, as shown in FIG. 5C, a second conductive layer is formed on the entire surface of the substrate 210 on which the etch stopper 225 is formed.

그리고, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 액티브층(224)의 소오스영역 및 드레인영역과 전기적으로 접속하는 소오스전극(222) 및 드레인전극(223)을 형성하게 된다.The source electrode 222 and the drain electrode 223 are electrically connected to the source region and the drain region of the active layer 224 by selectively patterning the second conductive film through a photolithography process (a third mask process) .

다음으로, 도 5d에 도시된 바와 같이, 상기 소오스/드레인전극(222, 223)이 형성된 기판(210) 전면에 보호막(215b)을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 제거함으로써 상기 기판(210)에 상기 드레인전극(223)의 일부를 노출시키는 콘택홀(240)을 형성한다.5D, a protective film 215b is formed on the entire surface of the substrate 210 on which the source / drain electrodes 222 and 223 are formed, and then a protective film 215b is selectively formed through a photolithography process (a fourth mask process) The contact hole 240 exposing a part of the drain electrode 223 is formed on the substrate 210. [

그리고, 도 5e에 도시된 바와 같이, 상기 보호막(215b)이 형성된 기판(210) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 선택적으로 제거함으로써 상기 기판(210)에 상기 제 3 도전막으로 이루어지며, 상기 콘택홀(240)을 통해 드레인전극(223)과 전기적으로 접속하는 화소전극(118)을 형성한다.5E, a third conductive layer is formed on the entire surface of the substrate 210 on which the protective layer 215b is formed, and then selectively removed through a photolithography process (a fifth mask process) The pixel electrode 118 is formed of the third conductive film and electrically connected to the drain electrode 223 through the contact hole 240.

도 7은 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내는 그래프로써, 일반적인 산화물 박막 트랜지스터(a)와 본 발명의 실시예에 따른 산화물 박막 트랜지스터(b)의 트랜스퍼 특성을 비교하여 나타내고 있다.FIG. 7 is a graph showing transfer characteristics of an oxide thin film transistor, and shows transfer characteristics of a general oxide thin film transistor (a) and an oxide thin film transistor (b) according to an embodiment of the present invention in comparison.

도면에 도시된 바와 같이, 일반적인 산화물 박막 트랜지스터(a)는 플라즈마 화학기상증착 장비를 이용한 SiO2의 증착 중에 SiH4 가스에서 유기된 수소 도핑 효과로 인해 산화물 반도체의 백 채널영역이 도체로 전이되었음을 알 수 있다.As shown in the figure, a general oxide thin film transistor (a) is formed by using a plasma chemical vapor deposition (CVD) apparatus, and it is known that the back channel region of the oxide semiconductor is transferred to the conductor due to the hydrogen doping effect induced in the SiH 4 gas during the deposition of SiO 2 .

이에 비해 본 발명의 실시예에 따른 산화물 박막 트랜지스터(b)는 산화물 반도체의 열화가 방지되는 한편, 콘택영역의 저항이 감소됨에 따라 트랜스퍼 곡선의 기울기가 급하고 온 전류도 높아 트랜스퍼 특성이 향상되었음을 알 수 있다.On the contrary, the oxide thin film transistor (b) according to the embodiment of the present invention shows that the oxide semiconductor is prevented from deteriorating, while the resistance of the contact region is reduced, the transfer curve is sloped and the ON current is also high, .

전술한 바와 같이 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.As described above, the present invention can be applied not only to liquid crystal display devices but also to other display devices manufactured using thin film transistors, for example, organic electroluminescent display devices in which organic electroluminescent devices are connected to driving transistors.

또한, 본 발명은 높은 이동도를 가지는 한편 저온에서 공정이 가능한 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용함에 따라 투명 전자회로나 플렉서블(flexible) 디스플레이에 사용될 수 있는 장점이 있다.Further, the present invention has an advantage that it can be used in a transparent electronic circuit or a flexible display by applying an amorphous zinc oxide-based semiconductor material having high mobility and being processable at a low temperature as an active layer.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.While a great many are described in the foregoing description, it should be construed as an example of preferred embodiments rather than limiting the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.1 is an exploded perspective view schematically showing a general liquid crystal display device.

도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.2 is a cross-sectional view schematically showing the structure of a general oxide thin film transistor.

도 3은 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.3 is a cross-sectional view schematically showing the structure of an oxide thin film transistor according to a first embodiment of the present invention.

도 4a 내지 도 4f는 상기 도 3에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.FIGS. 4A to 4F are cross-sectional views sequentially showing the manufacturing process of the oxide thin film transistor shown in FIG. 3. FIG.

도 5a 내지 도 5e는 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.5A to 5E are cross-sectional views sequentially illustrating a manufacturing process of an oxide thin film transistor according to a second embodiment of the present invention.

도 6a 내지 도 6f는 상기 도 5b에 도시된 본 발명의 제 2 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.6A to 6F are cross-sectional views illustrating a second mask process according to a second embodiment of the present invention shown in FIG. 5B.

도 7은 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내는 그래프.7 is a graph showing transfer characteristics of an oxide thin film transistor.

** 도면의 주요부분에 대한 부호의 설명 **DESCRIPTION OF REFERENCE NUMERALS

110,210 : 기판 115a,215a : 게이트절연막110, 210: substrate 115a, 215a: gate insulating film

115b,215b : 보호막 118,218 : 화소전극115b and 215b: protective films 118 and 218:

121,221 : 게이트전극 122,222 : 소오스전극121, 221: gate electrodes 122, 222: source electrode

123,223 : 드레인전극 124,224 : 액티브층123, 223: drain electrode 124, 224: active layer

125,225 : 에치 스타퍼125,225: Etch Starper

Claims (8)

기판 위에 게이트전극을 형성하는 단계;Forming a gate electrode on the substrate; 상기 게이트전극이 형성된 상기 기판 위에 게이트절연막을 형성하는 단계;Forming a gate insulating film on the substrate on which the gate electrode is formed; 상기 게이트절연막 위에 산화물 반도체로 이루어진 액티브층을 형성하는 단계;Forming an active layer made of an oxide semiconductor on the gate insulating layer; 상기 액티브층이 형성된 상기 기판 위에 실리콘 타겟을 이용한 스퍼터링 중에 N2 가스만을 주입하여 실리콘으로 이루어진 실리콘층을 형성하는 단계;Injecting only N 2 gas during the sputtering using the silicon target on the substrate on which the active layer is formed to form a silicon layer made of silicon; 열처리를 통해 상기 실리콘을 산화시켜 SiO2로 이루어진 절연층을 형성하는 단계;Oxidizing the silicon through heat treatment to form an insulating layer made of SiO 2 ; 상기 절연층을 선택적으로 패터닝하여 상기 액티브층 상부에 상기 SiO2로 이루어진 에치 스타퍼를 형성하는 단계; 및Selectively etching the insulating layer to form an etch stopper made of SiO 2 on the active layer; And 상기 에치 스타퍼가 형성된 상기 기판 위에 상기 액티브층의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극을 형성하는 단계를 포함하는 산화물 박막 트랜지스터의 제조방법.And forming a source / drain electrode electrically connected to a source / drain region of the active layer on the substrate on which the etch stopper is formed. 제 1 항에 있어서, 상기 액티브층은 비정질 아연 산화물계 반도체로 형성하는 산화물 박막 트랜지스터의 제조방법.The method of claim 1, wherein the active layer is formed of an amorphous zinc oxide-based semiconductor. 제 1 항에 있어서, 상기 기판은 유리기판 또는 플라스틱 기판으로 형성하는 산화물 박막 트랜지스터의 제조방법.The method of manufacturing an oxide thin film transistor according to claim 1, wherein the substrate is formed of a glass substrate or a plastic substrate. 제 1 항에 있어서, 상기 소오스/드레인전극을 형성한 후에,The method of claim 1, further comprising, after forming the source / 상기 소오스/드레인전극이 형성된 상기 기판 위에 보호층을 형성하는 단계;Forming a protective layer on the substrate on which the source / drain electrodes are formed; 상기 보호층의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계 및Removing a portion of the protective layer to form a contact hole exposing a portion of the drain electrode; 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 추가로 포함하는 산화물 박막 트랜지스터의 제조방법.And forming a pixel electrode electrically connected to the drain electrode through the contact hole. 제 1 항에 있어서, 상기 절연층의 패터닝은 산소 플라즈마 처리와 같은 건식식각을 이용하는 산화물 박막 트랜지스터의 제조방법.The method of manufacturing an oxide thin film transistor according to claim 1, wherein the insulating layer is patterned using dry etching such as oxygen plasma treatment. 제 5 항에 있어서, 상기 절연층을 패터닝할 때, 상기 에치 스타퍼에 의해 가려지지 않고 노출된 액티브층은 상기 산소 플라즈마 처리에 의해 저항이 감소되어 콘택영역인 상기 소오스/드레인영역을 형성하는 산화물 박막 트랜지스터의 제조방법.6. The method of claim 5, wherein, when patterning the insulating layer, the exposed active layer without being covered by the etch stopper is reduced in resistance by the oxygen plasma treatment to form an oxide A method of manufacturing a thin film transistor. 제 5 항에 있어서, 상기 에치 스타퍼의 형성 후에, 표면처리 또는 열처리를 진행하여 상기 에치 스타퍼에 의해 가려지지 않고 노출된 상기 액티브층의 저항을 감소시키는 단계를 추가로 포함하는 산화물 박막 트랜지스터의 제조방법.6. The method of claim 5, further comprising: after formation of the etch stopper, proceeding a surface treatment or heat treatment to reduce the resistance of the exposed active layer without being masked by the etch stopper Gt; 기판 위에 게이트전극을 형성하는 단계;Forming a gate electrode on the substrate; 상기 게이트전극이 형성된 상기 기판 위에 게이트절연막과 산화물 반도체로 이루어진 산화물 반도체층을 형성하는 단계;Forming an oxide semiconductor layer made of a gate insulating film and an oxide semiconductor on the substrate on which the gate electrode is formed; 상기 산화물 반도체층이 형성된 상기 기판 위에 실리콘 타겟을 이용한 스퍼터링 중에 N2 가스만을 주입하여 실리콘으로 이루어진 실리콘층을 형성하는 단계;Injecting only N 2 gas during the sputtering using the silicon target on the substrate on which the oxide semiconductor layer is formed to form a silicon layer made of silicon; 열처리를 통해 상기 실리콘을 산화시켜 SiO2로 이루어진 절연층을 형성하는 단계;Oxidizing the silicon through heat treatment to form an insulating layer made of SiO 2 ; 하프-톤 마스크를 이용하여 상기 산화물 반도체층과 상기 절연층을 선택적으로 패터닝하여, 상기 게이트전극 상부에 상기 산화물 반도체로 이루어진 액티브층과 상기 SiO2로 이루어진 에치 스타퍼를 형성하는 단계; 및Selectively patterning the oxide semiconductor layer and the insulating layer using a half-tone mask to form an active layer made of the oxide semiconductor and an etch stopper made of SiO 2 on the gate electrode; And 상기 액티브층과 상기 에치 스타퍼가 형성된 상기 기판 위에 상기 액티브층의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극을 형성하는 단계를 포함하는 산화물 박막 트랜지스터의 제조방법.And forming a source / drain electrode electrically connected to a source / drain region of the active layer on the substrate on which the active layer and the etch stopper are formed.
KR1020090128263A 2009-12-21 2009-12-21 Method of fabricating oxide thin film transistor KR101622733B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090128263A KR101622733B1 (en) 2009-12-21 2009-12-21 Method of fabricating oxide thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090128263A KR101622733B1 (en) 2009-12-21 2009-12-21 Method of fabricating oxide thin film transistor

Publications (2)

Publication Number Publication Date
KR20110071641A KR20110071641A (en) 2011-06-29
KR101622733B1 true KR101622733B1 (en) 2016-05-20

Family

ID=44402702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090128263A KR101622733B1 (en) 2009-12-21 2009-12-21 Method of fabricating oxide thin film transistor

Country Status (1)

Country Link
KR (1) KR101622733B1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101330376B1 (en) * 2011-08-30 2013-11-15 엘지디스플레이 주식회사 Oxide Thin Film Transistor and Method for fabricating Organic Light Emitting Display Device using the same
JP5740270B2 (en) * 2011-09-27 2015-06-24 株式会社東芝 THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE
CN102769039A (en) * 2012-01-13 2012-11-07 京东方科技集团股份有限公司 Thin film transistor, manufacturing method thereof, array substrate and display device
CN102543867A (en) * 2012-03-08 2012-07-04 南京中电熊猫液晶显示科技有限公司 Method for manufacturing metal oxide thin film transistor array substrate
CN102723279A (en) * 2012-06-12 2012-10-10 华南理工大学 Manufacturing method for metal oxide thin film transistor
KR102046996B1 (en) 2012-10-16 2019-11-21 삼성디스플레이 주식회사 Thin film transistor array
KR102044971B1 (en) 2013-02-12 2019-11-15 삼성디스플레이 주식회사 Thin film transistor substrate and method of manufacturing the same
KR102266700B1 (en) 2014-07-09 2021-06-22 삼성디스플레이 주식회사 Method of manufacturing thin film transistor and method of manufacturing a display substrate having the thin film transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012860A (en) * 1998-06-17 2000-01-14 Matsushita Electric Ind Co Ltd Manufacture of semiconductor insulator laminated film and manufacture of thin-film transistor
JP2004281998A (en) * 2003-01-23 2004-10-07 Seiko Epson Corp Transistor, its manufacturing method, electro-optical device, semiconductor device and electronic apparatus
JP2007123861A (en) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
KR100787455B1 (en) * 2006-08-09 2007-12-26 삼성에스디아이 주식회사 Method of manufacturing transparent thin film transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012860A (en) * 1998-06-17 2000-01-14 Matsushita Electric Ind Co Ltd Manufacture of semiconductor insulator laminated film and manufacture of thin-film transistor
JP2004281998A (en) * 2003-01-23 2004-10-07 Seiko Epson Corp Transistor, its manufacturing method, electro-optical device, semiconductor device and electronic apparatus
JP2007123861A (en) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
KR100787455B1 (en) * 2006-08-09 2007-12-26 삼성에스디아이 주식회사 Method of manufacturing transparent thin film transistor

Also Published As

Publication number Publication date
KR20110071641A (en) 2011-06-29

Similar Documents

Publication Publication Date Title
US7981720B2 (en) Method of making thin film transistor with zinc oxide based semiconductor layer and zinc oxide based insulation layer
US10256344B2 (en) Oxide thin film transistor and method of fabricating the same
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
KR101218090B1 (en) Oxide thin film transistor and method of fabricating the same
KR101325053B1 (en) Thin film transistor substrate and manufacturing method thereof
KR101658533B1 (en) Oxide thin film transistor and method of fabricating the same
KR101622733B1 (en) Method of fabricating oxide thin film transistor
KR101697586B1 (en) Oxide thin film transistor and method of fabricating the same
KR20110051582A (en) Liquid crystal display device and method of fabricating the same
KR101463028B1 (en) Method of fabricating oxide thin film transistor
KR101375855B1 (en) Method of fabricating oxide thin film transistor
KR101375854B1 (en) Oxide thin film transistor and method of fabricating the same
KR101697588B1 (en) Liquid crystal display device and method of fabricating the same
KR20110056962A (en) Method of fabricating substrate for thin film transistor
KR101622182B1 (en) Method of fabricating oxide thin film transistor
KR101545923B1 (en) Oxide thin film transistor and method of fabricating the same
KR101640812B1 (en) Method of fabricating oxide thin film transistor
KR101605723B1 (en) Method of fabricating oxide thin film transistor
KR102039424B1 (en) Method of fabricating oxide thin film transistor
KR101616368B1 (en) Method of fabricating oxide thin film transistor
US20080237596A1 (en) Liquid crystal display device and fabrication method thereof
KR101875940B1 (en) Oxide thin film transistor and method for fabricating the same
KR101375853B1 (en) Oxide thin film transistor and method of fabricating the same
KR20120075110A (en) Method of fabricating oxide thin film transistor
KR101487256B1 (en) Method of fabricating oxide thin film transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 4