KR101621810B1 - 유기전계 발광소자 및 그 제조방법 - Google Patents
유기전계 발광소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101621810B1 KR101621810B1 KR1020090133060A KR20090133060A KR101621810B1 KR 101621810 B1 KR101621810 B1 KR 101621810B1 KR 1020090133060 A KR1020090133060 A KR 1020090133060A KR 20090133060 A KR20090133060 A KR 20090133060A KR 101621810 B1 KR101621810 B1 KR 101621810B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- substrate
- pixel region
- thin film
- organic electroluminescent
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 239000010409 thin film Substances 0.000 claims abstract description 41
- 239000002313 adhesive film Substances 0.000 claims abstract description 37
- 125000006850 spacer group Chemical group 0.000 claims abstract description 28
- 239000011231 conductive filler Substances 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 229920001187 thermosetting polymer Polymers 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 38
- 239000011159 matrix material Substances 0.000 description 11
- 238000005192 partition Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은, 다수의 화소영역이 정의(定義)된 제 1 기판과; 상기 제 1 기판 상에, 상기 화소영역 각각에 위치하는 박막트랜지스터와; 상기 제 1 기판 박막트랜지스터에 연결된 연결전극과; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 2 기판 상에 위치하는 제 1 전극과; 상기 제 2 기판 상에 위치하는 스페이서와; 상기 제 1 전극 상에 위치하는 유기발광층과; 상기 유기발광층 및 상기 스페이서를 덮고, 상기 스페이서를 덮는 부분이 상기 연결전극과 접촉하는 제 2 전극과; 상기 제 2 전극과 상기 연결전극 사이에 위치하며, 그 일면이 상기 화소영역의 가장자리에서 상기 제 2 전극과 접촉하고 상기 화소영역의 중앙부에서 상기 제 2 전극과 이격되어 공극을 형성하며, 도전 필러를 갖는 접착필름을 포함하는 유기전계 발광소자 및 이의 제조 방법을 제공한다.
유기전계발광소자, 도전필러, 접착필름, 공극
Description
본 발명은 유기전계 발광소자(Organic Electroluminescent Device)에 관한 것이며, 특히 수분 등이 소자 내부로 침투하는 문제와 전기적 접촉 불량을 방지할 수 있는 유기전계 발광소자 및 그 제조방법에 관한 것이다.
평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계발광 소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류의 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 액티브 매트릭스 방식에서는, 화소(pixel)를 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 화소(pixel)별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 화소 단위로 온(on)/오프(off)되고, 상기 제 1 전극과 대향하는 제 2 전극은 전면에 형성되어 공통전극이 된다.
그리고, 상기 액티브 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 커패시터(CST ; storage capacitor)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.
이하, 이러한 액티브 매트릭스형 유기전계 발광소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광 소자의 하나의 화소에 대한 회로도이다.
도시한 바와 같이 액티브 매트릭스형 유기전계 발광소자의 하나의 화소는 스 위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 캐패시터(StgC), 그리고 유기전계발광 다이오드(E)로 이루어진다.
즉, 제 1 방향으로 연장하며 게이트 배선(GL)이 형성되어 있고, 이 제 1 방향과 교차되는 제 2 방향으로 연장 형성되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 화소영역(P)을 관통하며 상기 데이터 배선(DL) 또는 상기 게이트 배선(GL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.
또한, 상기 각 화소영역(P)에는 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다.
이때, 상기 구동 박막트랜지스터(DTr)는 유기전계 발광 다이오드(E) 및 전원배선(PL)과 전기적으로 연결되고 있다. 즉, 상기 유기전계발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고 있다. 이때, 상기 전원배선(PL)은 전원전압을 상기 구동 박막트랜지스터(DTr)를 통해 상기 유기전계 발광 다이오드(E)로 전달하게 된다. 또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr) 의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계 발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
이러한 유기전계 발광소자는 하나의 기판에 박막트랜지스터 등의 어레이 소자와 애노드 및 캐소드 전극과 유기 발광층을 포함하는 유기전계발광 다이오드가 하나의 기판에 형성되는 것을 특징으로 하는 일반적인 유기전계 발광소자와, 어레이 소자와 유기전계 발광 다이오드가 각각 서로 다른 기판에 구성되어 이들을 기둥형태의 연결전극으로 연결한 구조를 갖는 듀얼패널 타입 유기전계 발광소자가 제안되고 있다.
도 2는 종래의 듀얼 패널 타입유기전계 발광소자 일부에 대한 단면도이다.
도시한 바와 같이, 하부의 제 1 기판(10)의 전면에 서로 교차하는 게이트 및 데이터 배선(미도시)이 형성되어 있다. 또한 상기 게이트 및 데이터 배선(미도시)으로 포획되는 영역(이하 제 1 영역(P1)이라 칭함)에는 스위칭 및 구동 소자로서 게이트 전극(11)과, 게이트 절연막(12)과, 액티브층(13a)과 오믹콘택층(13b)으로 이루어진 반도체층(13)과, 소스 및 드레인 전극(18, 20)으로 구성된 박막트랜지스터(Tr)가 형성되어 있으며, 상기 박막트랜지스터(Tr)를 덮으며 상기 박막트랜지스터(Tr)의 소스 전극(18) 또는 드레인 전극(20)(도면에서는 드레인 전극(20)이 노출됨을 보이고 있음)을 노출시키는 콘택홀(27)을 갖는 보호층(25)이 형성되어 있다. 또한 상기 보호층(25) 위로는 상기 콘택홀(27)을 통해 노출된 상기 드레인 전극(20)과 접촉하며 연결전극(35)이 형성되어 있다.
전술한 구조를 갖는 제 1 기판(10)에 대응하는 제 2 기판(50)의 내측면에는 제 1 전극(53)이 전면에 형성되어 있으며, 그 하부로 각 화소영역(P)의 경계에 대응하여 버퍼패턴(57)이 형성되어 있다. 이때 상기 제 1 전극(53)과 상기 제 2 기판 사이에는 화소영역(P)의 경계에 보조전극(51)이 형성되고 있다.
또한, 상기 버퍼패턴(57) 하부에는 그 단면이 상기 제 2 기판(50)의 내측면을 기준으로 역테이퍼 구조로서 격벽(60)이 형성되어 있으며, 또한 상기 버퍼패턴(57) 하부에는 테이퍼 구조로서 기둥형태의 스페이서(55)가 상기 격벽(60)보다 큰 높이를 가지며 형성되어 있다.
또한, 각 화소영역(P)에는 역테이퍼 구조를 갖는 상기 격벽(60)에 의해 자동적으로 각 화소영역(P)별로 분리되며 상기 제 1 전극(53) 하부에 유기 발광물질로서 유기 발광층(65) 및 제 2 전극(70)이 순차적으로 형성되어 있다. 이때 상기 유기 발광층(65)과 상기 제 2 전극(70)은 상기 스페이서(55)까지 덮으며 형성되고 있으며, 상기 순차 적층 형성된 제 1 전극(53)과 유기 발광층(65)과 제 2 전극(70)은 유기전계 발광 다이오드(E)를 이룬다.
한편, 전술한 구성을 갖는 제 1 기판(10)과 제 2 기판(50)은 상기 스페이서(55)를 덮으며 형성된 상기 제 2 전극(70)과 상기 보호층(25) 상부에 형성된 연결전극(35)이 접촉한 상태에서 이들 두 기판(10, 50) 사이의 테두리부에 접착특성을 갖는 씰패턴(83)이 구비됨으로써 합착된 상태를 유지하는 유기전계 발광소자(1)를 이루고 있다.
하지만, 전술한 바와 같이 그 테두리부에 씰패턴(83)을 구성한 경우 씰패턴(83)을 통해 외부의 수분이 침투하거나 또는 내부에 있어 유기물질로 이루어진 구성요소의 경우 일례로 보호층 아웃개싱(out gassing)이 발생하여 수축하게 되며, 이로 인해 상기 서로 접촉하고 있는 상기 제 2 전극(70)과 연결전극(35)간의 접촉 상태의 불량을 초래함으로써 듀얼 패널 타입 유기전계 발광소자(1)의 수명을 단축시키는 문제를 야기하고 있다.
본 발명은 씰패턴을 통해 외부의 수분 등이 유기전계 발광소자의 내부로 침투하는 문제를 해결하고자 한다.
또한, 유기전계발광소자 내부의 전기적 접촉 불량이 발생하는 것을 방지하고자 한다.
이를 통해, 수명이 향상된 유기전계발광소자를 제공하고자 한다.
상기 과제의 해결을 위한 본 발명의 일 실시예에 따른 유기전계 발광소자는, 다수의 화소영역이 정의(定義)된 제 1 기판과; 상기 제 1 기판 상에, 상기 화소영역 각각에 위치하는 박막트랜지스터와; 상기 제 1 기판 박막트랜지스터에 연결된 연결전극과; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 2 기판 상에 위치하는 제 1 전극과; 상기 제 2 기판 상에 위치하는 스페이서와; 상기 제 1 전극 상에 위치하는 유기발광층과; 상기 유기발광층 및 상기 스페이서를 덮고, 상기 스페이서를 덮는 부분이 상기 연결전극과 접촉하는 제 2 전극과; 상기 제 2 전극과 상기 연결전극 사이에 위치하며, 그 일면이 상기 화소영역의 가장자리에서 상기 제 2 전극과 접촉하고 상기 화소영역의 중앙부에서 상기 제 2 전극과 이격되어 공극을 형성하며, 도전 필러를 갖는 접착필름을 포함한다.
이때, 상기 화소영역의 가장자리에 위치하며 상기 화소영역을 둘러싸고 상기 스페이서보다 얇은 두께를 갖는 격벽을 포함하는 것이 특징이다.
또한, 상기 공극은 상기 화소영역 각각에서 상기 격벽 사이에 위치하는 것이 특징이다.
본 발명의 일 실시예에 따른 유기전계 발광소자의 제조방법은, 다수의 화소영역이 정의된 제 1 기판 상에, 상기 다수의 화소영역 각각에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터와 연결되는 연결패턴을 형성하는 단계와; 상기 연결패턴 상에 제 1 두께를 가지며 도전 필러를 포함하는 접착필름을 위치시키는 단계와; 제 2 기판 상에, 제 1 전극을 형성하는 단계와; 상기 제 1 전극 상에, 상기 화소영역 각각의 일측에 대응하여 스페이서를 형성하는 단계와; 상기 제 1 전극 상에 유기발광층을 형성하는 단계와; 상기 스페이서 및 상기 유기발광층 상에 제 2 전극을 형성하는 단계와; 상기 스페이서를 덮는 제 2 전극이 상기 연결패턴에 대응되며, 상기 화소영역 중앙부의 상기 제 2 전극과 상기 연결패턴 사이의 거리가 상기 제 1 두께보다 큰 값을 갖도록 상기 제 1 및 제 2 기판을 합착시키는 단계를 포함하며, 상기 접착필름은 그 일면이 상기 화소영역의 가장자리에서 상기 제 2 전극과 접촉하고 상기 화소영역의 중앙부에서 상기 제 2 전극과 이격되어 공극이 형성되는 것이 특징이다.
이때, 상기 접착필름은 열경화성 수지이며, 상기 제 1 및 제 2 기판을 합착시키는 단계는 상기 접착필름을 가열하는 단계를 포함하는 것이 특징이다.
또한, 상기 제 2 기판 상에 상기 스페이서보다 얇은 두께를 갖고 상기 화소영역의 가장자리에 위치하는 격벽을 형성하는 단계를 포함하며, 상기 공극은 상기 화소영역 각각에서 상기 격벽 사이에 위치하는 것이 특징이다.
본 발명의 또 다른 실시예에 따른 유기전계 발광소자는, 다수의 화소영역이 정의(定義)된 제 1 기판과; 상기 제 1 기판 상에, 상기 화소영역 각각에 위치하는 박막트랜지스터와; 상기 제 1 기판 박막트랜지스터에 연결된 제 1 전극과; 상기 제 1 전극 상부에 위치하는 스페이서와; 상기 제 1 전극 상에 위치하는 유기발광층과; 상기 유기발광층 위로 화소영역 구분없이 형성된 제 2 전극과; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 1 및 제 2 기판 사이에 상기 화소영역의 중앙부에서 공극을 가지며 형성되며, 도전 필러를 갖는 접착필름을 포함한다.
본 발명에 따른 유기전계 발광소자는 도전 필러(conduction filler)가 충진된 접착필름의 두께를 조절함으로써, 유기전계 발광소자 내부에서의 전기적 접촉 불량을 방지할 수 있는 장점을 갖는다.
또한, 접착필름을 개재하여 상기 제 1 기판과 제 2 기판이 합착됨으로써 외부로터의 수분 침투를 완전히 방지하며, 두 기판 사이에 빈 공간이 발생하지 않으므로 아웃개싱(out gassing)을 방지하여 유기물로 이루어진 구성요소의 수축에 의한 제 1 및 제 2 기판 간 도통불량을 방지하는 효과가 있다.
따라서, 유기전계 발광소자의 전기적 특성이 향상되고 수명이 늘어나는 장점을 갖는다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 유기전계 발광소자의 일부에 대한 단면도이다.
도시한 바와 같이, 유기전계 발광소자(100)는 제 1 기판(110)과, 상기 제 1 기판(110)과 마주하는 제 2 기판(150)과, 상기 제 1 및 제 2 기판(110, 150) 사이에 위치하며 도전 필러(conduction filler)(193)가 충진된 접착필름(191)을 포함한다.
먼저, 상기 제 1 기판(110)에는 게이트 배선(미도시)과, 데이터 배선(미도시)과, 박막트랜지스터(Tr)와, 연결전극(135)이 위치한다. 상기 게이트 배선(미도시) 및 상기 데이터 배선(미도시)은 서로 교차하여 제 1 화소영역(P1)을 포함하는 화소영역(P)을 정의하고 있다. 또한 상기 제 1 영역(P1)에는 스위칭 및 구동 소자로서 게이트 전극(111)과, 게이트 절연막(112)과, 액티브층(113a)과 오믹콘택층(113b)으로 이루어진 반도체층(113)과, 소스 및 드레인 전극(118, 120)으로 구성된 박막트랜지스터(Tr)가 형성되어 있다. 또한, 상기 박막트랜지스터(Tr)를 덮으며 상기 박막트랜지스터(Tr)의 소스 전극(118) 또는 드레인 전극(120)(도면에서는 드레인 전극(120)이 노출됨을 보이고 있음)을 노출시키는 콘택홀(127)을 갖는 보호층(125)이 형성되어 있다. 또한 상기 보호층(125) 위로는 상기 콘택홀(127)을 통해 노출된 상기 드레인 전극(120)과 접촉하며 연결전극(135)이 형성되어 있다.
전술한 구조를 갖는 제 1 기판(110)에 대응하는 제 2 기판(150)의 내측면에는 제 1 전극(153)이 전면에 형성되어 있으며, 그 하부로 각 화소영역(P)의 경계에 대응하여 버퍼패턴(157)이 형성되어 있다. 이때 상기 제 1 전극(153)과 상기 제 2 기판 사이에는 화소영역(P)의 경계에 보조전극(151)이 형성되고 있다.
또한, 상기 버퍼패턴(157) 하부에는 그 단면이 상기 제 2 기판(150)의 내측면을 기준으로 역테이퍼 구조로서 격벽(160)이 형성되어 있으며, 또한 상기 버퍼패턴(157) 하부에는 테이퍼 구조로서 기둥형태의 스페이서(155)가 상기 격벽(160)보다 큰 높이를 가지며 형성되어 있다.
또한, 각 화소영역(P)에는 역테이퍼 구조를 갖는 상기 격벽(160)에 의해 자 동적으로 각 화소영역(P)별로 분리되며 상기 제 1 전극(153) 하부에 유기 발광물질로서 유기 발광층(165) 및 제 2 전극(170)이 순차적으로 형성되어 있다. 이때 상기 유기 발광층(165)과 상기 제 2 전극(170)은 상기 스페이서(155)까지 덮으며 형성되고 있으며, 상기 순차 적층 형성된 제 1 전극(153)과 유기 발광층(165)과 제 2 전극(170)은 유기전계 발광 다이오드(E)를 이룬다.
상기 제 1 전극(153)과 상기 제 2 전극(170) 중 어느 하나는 캐소드이며, 다른 하나는 애노드이다. 또한, 상기 제 1 전극(153)을 투명 도전성물질로 형성하여 상기 유기발광층(165)으로부터 발광된 빛이 상기 제 2 기판(150)을 통과하도록 할 수 있으며, 이와 달리 상기 제 2 전극(170)을 투명 도전성물질로 형성하여 상기 유기발광층(165)으로부터 발광된 빛이 상기 제 1 기판(110)을 통과하도록 할 수도 있다.
또한, 상기 제 1 기판(110)과 제 2 기판(150)의 표시영역 전면에 랜덤하게 분포된 도전 필러(conduction filler)(193)를 포함하는 접착필름(191)을 개재하여 상기 제 1 및 제 2 기판(110, 150)을 합착함으로써 상기 제 1 및 제 2 기판(110, 150)의 이격을 방지하고 동시에 외부로부터의 수분의 침투를 거의 완벽히 방지할 수 있게 된다.
전술한 바와 같이, 상기 유기전계발광다이오드(E)와 상기 박막트랜지스터(Tr)의 연결을 위해, 상기 제 1 기판(110) 상에 위치하는 상기 연결전극(135)과, 상기 제 2 기판(150) 상에 위치하는 상기 제 2 전극(170)은 접촉되어야 한다. 이때, 상기 제 2 전극(170)은 상기 접착필름(191)의 도전필러(193)을 통해 상기 연결 전극(135)과 전기적으로 연결된다.
그런데, 상기 제 1 및 제 2 기판(110, 150)의 합착 후, 상기 제 2 전극(170)과 상기 연결전극(135) 사이의 거리가 원하는 거리보다 커지게 되며, 상기 도전필러(193)가 상기 제 2 전극(170)과 상기 연결전극(135) 사이에 존재하지만, 전기적 접촉에 문제가 발생한다.
이는 상기 접착필름(191)이 상기 제 1 및 제 2 기판(110, 150) 사이의 거리와 같거나 큰 두께를 갖기 때문에 발생하는 것으로 확인되었다.
도 4는 본 발명의 제 2 실시예에 따른 유기전계 발광소자의 평면도이고, 도 5는 본 발명의 제 2 실시예에 따른 유기전계 발광소자의 개략적인 단면도이다.
도시된 바와 같이, 도시한 바와 같이, 유기전계 발광소자(200)는 제 1 기판(210)과, 상기 제 1 기판(210)과 마주하는 제 2 기판(250)과, 상기 제 1 및 제 2 기판(210, 250) 사이에 위치하며 도전 필러(conduction filler)(293)가 충진된 접착필름(291)을 포함한다.
먼저, 상기 제 1 기판(210)에는 게이트 배선(미도시)과, 데이터 배선(미도시)과, 박막트랜지스터(Tr)와, 연결전극(235)이 위치한다. 상기 게이트 배선(미도시) 및 상기 데이터 배선(미도시)은 서로 교차하여 제 1 화소영역(P1)을 포함하는 화소영역(P)을 정의하고 있다. 또한 상기 제 1 영역(P1)에는 스위칭 및 구동 소자로서 게이트 전극(211)과, 게이트 절연막(212)과, 액티브층(213a)과 오믹콘택층(213b)으로 이루어진 반도체층(213)과, 소스 및 드레인 전극(218, 220)으로 구성 된 박막트랜지스터(Tr)가 상기 화소영역(P) 각각의 일측에 위치하고 있다. 또한, 상기 박막트랜지스터(Tr)를 덮으며 상기 박막트랜지스터(Tr)의 소스 전극(218) 또는 드레인 전극(220)(도면에서는 드레인 전극(220)이 노출됨을 보이고 있음)을 노출시키는 콘택홀(227)을 갖는 보호층(225)이 형성되어 있다. 또한 상기 보호층(225) 위로는 상기 콘택홀(227)을 통해 노출된 상기 드레인 전극(120)과 접촉하며 연결전극(235)이 형성되어 있다.
전술한 구조를 갖는 제 1 기판(210)에 대응하는 제 2 기판(250)의 내측면에는 제 1 전극(253)이 전면에 형성되어 있으며, 그 하부로 각 화소영역(P)의 경계에 대응하여 버퍼패턴(257)이 형성되어 있다. 이때 상기 제 1 전극(253)과 상기 제 2 기판(250) 사이에는 화소영역(P)의 경계에 보조전극(251)이 형성되고 있다.
또한, 상기 버퍼패턴(257) 하부에는 그 단면이 상기 제 2 기판(250)의 내측면을 기준으로 역테이퍼 구조로서 격벽(260)이 형성되어 있으며, 또한 상기 버퍼패턴(257) 하부에는 테이퍼 구조로서 기둥형태의 스페이서(255)가 상기 격벽(260)보다 큰 높이(또는 두께)를 가지며 형성되어 있다. 상기 스페이서(255)는 상기 화소영역(P)의 일측에 위치한다.
또한, 각 화소영역(P)에는 역테이퍼 구조를 갖는 상기 격벽(260)에 의해 자동적으로 각 화소영역(P)별로 분리되며 상기 제 1 전극(253) 하부에 유기 발광물질로서 유기 발광층(265) 및 제 2 전극(270)이 순차적으로 형성되어 있다. 이때 상기 유기 발광층(265)과 상기 제 2 전극(270)은 상기 스페이서(255)까지 덮으며 형성되고 있으며, 상기 순차 적층 형성된 제 1 전극(253)과 유기 발광층(265)과 제 2 전 극(270)은 유기전계 발광 다이오드(E)를 이룬다.
상기 제 1 전극(253)과 상기 제 2 전극(270) 중 어느 하나는 캐소드 전극의 역할을 하며, 다른 하나는 애노드 전극의 역할을 한다. 또한, 상기 제 1 전극(253)을 투명 도전성물질로 형성하여 상기 유기발광층(265)으로부터 발광된 빛이 상기 제 2 기판(250)을 통과하도록 할 수 있으며, 이와 달리 상기 제 2 전극(270)을 투명 도전성물질로 형성하여 상기 유기발광층(265)으로부터 발광된 빛이 상기 제 1 기판(210)을 통과하도록 할 수도 있다.
또한, 상기 제 1 기판(210)과 제 2 기판(250)의 표시영역 전면에 랜덤하게 분포된 도전 필러(conduction filler)(293)를 포함하는 접착필름(291)을 개재하여 상기 제 1 및 제 2 기판(210, 250)을 합착함으로써 상기 제 1 및 제 2 기판(210, 250)의 이격을 방지하고 동시에 외부로부터의 수분의 침투를 거의 완벽히 방지할 수 있게 된다.
이때, 본 발명의 특징 중 하나는, 상기 화소영역(P)의 중앙부에 대하여 상기 제 2 전극(270)과 상기 접착필름(291)이 접촉되지 않는 공극(295)이 포함되는 것이다. 즉, 도 4에서 보여지는 바와 같이, 상기 화소영역(P)의 일측(B)에 스페이서(도 5의 255)가 위치하고, 상기 화소영역(P)의 중앙부(A)에 공극(295)이 형성되며, 상기 접착필름(291)은 상기 중앙부(A)에서 상기 제 1 및 제 2 기판(210, 250) 사이 공간을 완전히 채우지 않는다. 따라서, 상기 접착필름(291)은 상기 화소영역(P)의 가장자리에서는 상기 제 2 전극(270)과 완전히 접촉하고 있지만, 상기 화소영역(P)의 중앙부에서는 상기 제 2 전극(270)과 접촉되지 않는 공극(295)을 형성한다. 즉, 상기 공극(295)에서 상기 접착필름(291)은 상기 제 2 전극(270)과 제 1 거리만큼 이격되어 있다.
이러한 공극(295)이 완충작용을 하여, 상기 연결전극(235)과 상기 제 2 전극(270) 사이의 거리가 일정하게 유지될 수 있으며, 상기 연결전극(235)과 상기 제 2 전극(270) 간의 전기적 접촉 특성이 향상된다.
즉, 상기 화소영역(P) 중앙부의 상기 제 2 전극(270)과 상기 연결전극(235) 사이의 거리는 약 2~10㎛인데, 상기 접착필름(191)의 두께를 이보다 작게 하는 것이 특징이다. 상기 접착필름(291)을 이용하여 상기 제 1 및 제 2 기판(210, 250)을 합착하는 경우, 상기 화소영역(P)의 중앙부에서 상기 접착필름(291)이 상기 제 2 전극(270)과 접촉하지 않는 공극(295)이 발생하게 된다.
도 6a 내지 도 6c는 본 발명의 제 2 실시예에 따른 유기전계 발광소자의 개략적인 공정 단면도이다.
도 6a에 도시된 바와 같이, 제 1 기판(210) 상에 게이트 배선(미도시)과 게이트 전극(211)을 형성한다. 다음, 상기 게이트 배선 및 상기 게이트 전극(211)을 덮는 게이트 절연막(212)을 형성하고, 상기 게이트 절연막(212) 상에 반도체층(213)과 소스 전극(218) 및 드레인 전극(220)을 형성한다. 상기 반도체층(213)과 상기 소스 전극(218) 및 상기 드레인 전극(220)은 상기 게이트 전극(211)에 대응하여 위치한다. 상기 게이트 전극(211), 상기 게이트 절연막(212), 상기 반도체층(213), 상기 소스 전극(218) 및 상기 드레인 전극(220)은 박막트랜지스터(Tr)를 구성한다.
또한, 상기 게이트 배선과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)을 형성한다.
다음, 상기 소스 전극(218), 상기 드레인 전극(220) 및 상기 데이터 배선을 덮으며, 상기 드레인 전극(220)을 노출시키는 드레인 콘택홀(227)을 갖는 보호층(225)을 형성한다.
다음, 상기 보호층(225) 상에, 상기 드레인 콘택홀(227)을 통해 상기 드레인 전극(220)과 연결되는 연결전극(235)을 형성한다.
다음, 도 6b에 도시된 바와 같이, 상기 연결전극(235) 및 상기 보호층(225) 상에 제 1 두께(t1)를 갖는 접착필름(291)을 위치시킨다. 상기 접착필름(291)은 도전필러(293)을 포함하고 있다. 상기 접착필름(291)은 열경화성 수지이다.
다음, 도 6c에 도시된 바와 같이, 제 1 전극(253), 유기발광층(265), 제 2 전극(270)으로 구성된 유기발광다이오드(E)와, 격벽(260)과, 스페이서(255) 등이 형성된 제 2 기판(250)을 상기 스페이서(255)를 덮는 상기 제 2 전극(270)이 상기 연결패턴(235)에 대응되도록 위치시킨 후 상기 제 1 기판(210)과 상기 제 2 기판(250)을 합착시킨다.
상기 합착공정은 진공 분위기에서 진행되며, 상기 접착필름(291)에 열이 가해진다. 상기 접착필름(291)은 열경화성 수지로 이루어지며 가열에 의해 점성을 갖게 된다. 이러한 상태에서, 상기 제 2 기판(250)과 상기 제 1 기판(210)을 가압하면, 상기 스페이서(255) 및 상기 격벽(260)에 의해 상기 접착필름(291)이 눌려지게 되고 캐필라리(capillary) 작용에 의해 상기 화소영역(P)의 중앙부로 접착필 름(291)이 이동하게 된다.
이때, 상기 접착필름(291)의 제 1 두께(t1)는 상기 제 2 전극(270)과 상기 연결전극(235) 사이의 거리(t2)보다 작으며, 이에 따라 상기 화소영역(P)의 중앙부에서 상기 접착필름(291)이 상기 제 2 전극(270)과 접촉하지 않는 공극(295)이 발생한다.
상기 공극(295)은 완충작용을 하여, 상기 연결전극(235)과 상기 제 2 전극(270) 사이의 거리가 일정하게 유지될 수 있으며, 상기 연결전극(235)과 상기 제 2 전극(270) 간의 전기적 접촉 특성이 향상된다.
또한, 상기 접착필름(291)에 의해 상기 유기전계 발광소자(200) 내부가 완전히 밀폐되어, 외부의 수분 등이 침투하여 소자의 수명이 감축되는 것을 방지할 수 있다.
이상에서, 유기전계 발광다이오드와 박막트랜지스터가 서로 다른 기판에 위치하는 듀얼 패널 타입을 예로 들었으나, 이들이 하나의 기판에 위치하는 유기전계 발광소자에도 적용될 수 있다. 이때, 상기 접착필름은 도전 필러를 포함하지 않는다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 일반적인 액티브 매트릭스형 유기전계발광 소자의 한 화소에 대한 회로도.
도 2는 종래의 듀얼패널 타입 유기전계 발광소자의 일부에 대한 단면도.
도 3은 본 발명의 제 1 실시예에 따른 유기전계 발광소자의 일부에 대한 단면도이다.
도 4는 본 발명의 제 2 실시예에 따른 유기전계 발광소자의 평면도이다.
도 5는 본 발명의 제 2 실시예에 따른 유기전계 발광소자의 개략적인 단면도이다.
도 6a 내지 도 6c는 본 발명의 제 2 실시예에 따른 유기전계 발광소자의 개략적인 공정 단면도이다.
Claims (8)
- 삭제
- 삭제
- 삭제
- 다수의 화소영역이 정의된 제 1 기판 상에, 상기 다수의 화소영역 각각에 박막트랜지스터를 형성하는 단계와;상기 박막트랜지스터와 연결되는 연결패턴을 형성하는 단계와;상기 연결패턴 상에 제 1 두께를 가지며 도전 필러를 포함하는 접착필름을 위치시키는 단계와;제 2 기판 상에, 제 1 전극을 형성하는 단계와;상기 제 1 전극 상에, 상기 화소영역 각각의 일측에 대응하여 스페이서를 형성하는 단계와;상기 제 1 전극 상에 유기발광층을 형성하는 단계와;상기 스페이서 및 상기 유기발광층 상에 제 2 전극을 형성하는 단계와;상기 스페이서를 덮는 상기 제 2 전극이 상기 연결패턴에 대응되며, 상기 화소영역 중앙부의 상기 제 2 전극과 상기 연결패턴 사이의 거리가 상기 제 1 두께보다 큰 제 2 두께를 갖도록 상기 제 1 및 제 2 기판을 합착시키는 단계를 포함하며,상기 접착필름은 그 일면이 상기 화소영역의 가장자리에서 상기 제 2 전극과 접촉하고 상기 화소영역의 중앙부에서 상기 제 2 전극과 이격되어 공극이 형성되는 것이 특징인 유기전계 발광소자의 제조방법.
- 제 4 항에 있어서,상기 접착필름은 열경화성 수지이며, 상기 제 1 및 제 2 기판을 합착시키는 단계는 상기 접착필름을 가열하는 단계를 포함하는 것이 특징인 유기전계 발광소자의 제조방법.
- 제 4 항에 있어서,상기 제 2 기판 상에 상기 스페이서보다 얇은 두께를 갖고 상기 화소영역의 가장자리에 위치하는 격벽을 형성하는 단계를 포함하는 것이 특징인 유기전계 발광소자의 제조방법.
- 제 6 항에 있어서,상기 공극은 상기 화소영역 각각에서 상기 격벽 사이에 위치하는 것이 특징인 유기전계 발광소자의 제조방법.
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090133060A KR101621810B1 (ko) | 2009-12-29 | 2009-12-29 | 유기전계 발광소자 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090133060A KR101621810B1 (ko) | 2009-12-29 | 2009-12-29 | 유기전계 발광소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110076366A KR20110076366A (ko) | 2011-07-06 |
KR101621810B1 true KR101621810B1 (ko) | 2016-05-19 |
Family
ID=44916272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090133060A KR101621810B1 (ko) | 2009-12-29 | 2009-12-29 | 유기전계 발광소자 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101621810B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014067522A (ja) * | 2012-09-25 | 2014-04-17 | Toshiba Corp | 表示装置およびその製造方法 |
KR102381647B1 (ko) * | 2015-10-29 | 2022-04-04 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
-
2009
- 2009-12-29 KR KR1020090133060A patent/KR101621810B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20110076366A (ko) | 2011-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7595854B2 (en) | Organic light emitting display device | |
KR101430173B1 (ko) | 유기 발광 표시 장치 | |
KR100642490B1 (ko) | 유기전계발광 소자 및 그 제조방법 | |
JP4309333B2 (ja) | デュアルパネルタイプ有機電界発光素子及びその製造方法 | |
KR101699911B1 (ko) | 유기 발광 표시 장치 | |
KR100995068B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
US7830341B2 (en) | Organic electroluminescence display device | |
KR100713999B1 (ko) | 전도성 스페이서가 구비된 유기 발광 표시장치 및 이의제조 방법 | |
KR20030094656A (ko) | 액티브 매트릭스 유기 전계 발광 소자 | |
KR101311670B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
KR101621810B1 (ko) | 유기전계 발광소자 및 그 제조방법 | |
KR100705819B1 (ko) | 전계발광소자의 제조방법 및 전계발광소자 | |
KR102595457B1 (ko) | 정전기 방지회로를 포함한 유기발광 다이오드 표시장치용 어레이 기판 | |
CN110072309B (zh) | 发光装置 | |
KR101579977B1 (ko) | 듀얼 플레이트 유기발광다이오드 표시장치와 그 제조방법 | |
KR20070071261A (ko) | 유기전계발광 표시소자 및 그 제조방법 | |
KR100616706B1 (ko) | 유기전계발광 소자 및 그 제조방법 | |
KR20060023325A (ko) | 유기 전계발광 표시소자 및 그 제조방법 | |
US20230092961A1 (en) | Display substrate, method of manufacturing the same and display device | |
US9997742B2 (en) | Method of manufacturing an organic EL display device | |
KR20070067502A (ko) | 유기 전계 발광 표시소자 및 그 제조방법 | |
KR101010372B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
KR101579127B1 (ko) | 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법 | |
KR20110051783A (ko) | 유기전계발광소자 | |
KR20100064187A (ko) | 표시소자 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 4 |