KR101621151B1 - Power Rectifier Device - Google Patents
Power Rectifier Device Download PDFInfo
- Publication number
- KR101621151B1 KR101621151B1 KR1020140091786A KR20140091786A KR101621151B1 KR 101621151 B1 KR101621151 B1 KR 101621151B1 KR 1020140091786 A KR1020140091786 A KR 1020140091786A KR 20140091786 A KR20140091786 A KR 20140091786A KR 101621151 B1 KR101621151 B1 KR 101621151B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- conductive type
- trench
- conductivity type
- type
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 238000011084 recovery Methods 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 8
- 230000005684 electric field Effects 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명의 일 실시예는 전력 정류 디바이스에 관한 것으로, 해결하고자 하는 기술적 과제는 플로팅 게이트(floating gate) 구조의 MOSFET과 같은 수직 전류 흐름 구조를 형성하여 단위 면적당 전류 효율을 향상시킴으로써, 순방향 턴-온 전압을 낮추고, 스위칭 속도 및 역방향 회복 시간 등을 향상시킬 수 있는 전력 정류 디바이스를 제공하는데 있다.
이를 위해 본 발명은 제1도전형 기판; 상기 제1도전형 기판에 형성되고, 하부 방향으로 트렌치를 갖는 제1도전형 영역; 상기 트렌치에 매립된 게이트 전극; 상기 제1도전형 영역 중 상기 트렌치의 외측에 상부 방향으로 돌출되어 형성된 제2도전형 영역; 상기 트렌치와 상기 제2도전형 영역 사이에 형성된 제1도전형 소스 영역; 상기 게이트 전극, 상기 제2도전형 영역 및 상기 제1도전형 소스 영역에 접속된 애노드 전극; 및 상기 제1도전형 기판에 접속된 캐소드 전극을 포함하고, 상기 트렌치의 깊이는 상기 제2도전형 영역의 깊이보다 큰 전력 정류 디바이스를 개시한다.An embodiment of the present invention relates to a power rectifying device, and a technical problem to be solved is to form a vertical current flow structure such as a MOSFET of a floating gate structure to improve the current efficiency per unit area, And to provide a power rectification device capable of lowering the voltage, improving the switching speed and the reverse recovery time, and the like.
To this end, the present invention provides a semiconductor device comprising: a first conductive type substrate; A first conductive type region formed in the first conductive type substrate and having a trench in a downward direction; A gate electrode embedded in the trench; A second conductive type region formed on the outer side of the trench of the first conductive type region so as to protrude upward; A first conductive type source region formed between the trench and the second conductive type region; An anode electrode connected to the gate electrode, the second conductivity type region, and the first conductivity type source region; And a cathode electrode connected to the first conductive type substrate, wherein the depth of the trench is greater than the depth of the second conductive type region.
Description
본 발명의 일 실시예는 전력 정류 디바이스에 관한 것이다.One embodiment of the present invention relates to a power rectifying device.
고전압 및 대전력용 전력 정류 소자(power rectifier)는 파워 서플라이(power supply) 및/또는 파워 컨버터(power converter)와 같은 다양한 분야들에 응용되고 있다. 상기 전력 정류 소자는 P-N 접합 다이오드 등을 이용한다.BACKGROUND OF THE INVENTION Power rectifiers for high voltage and large power are being applied in various fields such as power supply and / or power converter. The power rectifying element uses a P-N junction diode or the like.
일례로, 상기 P-N 접합 다이오드 소자는 낮은 누설 전류 특성 및 고온에서 양호한 신뢰성을 갖는다. 그러나, 상기 P-N 접합 다이오드 소자는 높은 순방향 턴-온 전압(forward turn-on voltage, 약 0.7V)을 갖고, 또한 소수 캐리어들(minority carriers)에 의한 전류 전도 특성을 가져, 상기 P-N 접합 다이오드의 스위칭 속도, 예컨대, 역방향 회복 시간(reverse recovery time)이 느리다. In one example, the P-N junction diode device has low leakage current characteristics and good reliability at high temperatures. However, the PN junction diode device has a high forward turn-on voltage (about 0.7 V) and also has current conduction characteristics due to minority carriers, and the switching of the PN junction diode Speed, e.g., reverse recovery time is slow.
본 발명의 일 실시예는 플로팅 게이트(floating gate) 구조의 MOSFET과 같은 수직 전류 흐름 구조를 형성하여 단위 면적당 전류 효율을 향상시킴으로써, 순방향 턴-온 전압을 낮추고, 스위칭 속도 및 역방향 회복 시간 등을 향상시킬 수 있는 전력 정류 디바이스를 제공한다.One embodiment of the present invention improves the current efficiency per unit area by forming a vertical current flow structure such as a MOSFET having a floating gate structure, thereby lowering the forward turn-on voltage, improving the switching speed and the reverse recovery time Power rectification device.
본 발명의 일 실시예에 따른 전력 정류 디바이스는 제1도전형 기판; 상기 제1도전형 기판에 형성되고, 하부 방향으로 트렌치를 갖는 제1도전형 영역; 상기 트렌치에 매립된 게이트 전극; 상기 제1도전형 영역 중 상기 트렌치의 외측에 상부 방향으로 돌출되어 형성된 제2도전형 영역; 상기 트렌치와 상기 제2도전형 영역 사이에 형성된 제1도전형 소스 영역; 상기 게이트 전극, 상기 제2도전형 영역 및 상기 제1도전형 소스 영역에 접속된 애노드 전극; 및 상기 제1도전형 기판에 접속된 캐소드 전극을 포함하고, 상기 트렌치의 깊이는 상기 제2도전형 영역의 깊이보다 크다.A power rectifying device according to an embodiment of the present invention includes a first conductive type substrate; A first conductive type region formed in the first conductive type substrate and having a trench in a downward direction; A gate electrode embedded in the trench; A second conductive type region formed on the outer side of the trench of the first conductive type region so as to protrude upward; A first conductive type source region formed between the trench and the second conductive type region; An anode electrode connected to the gate electrode, the second conductivity type region, and the first conductivity type source region; And a cathode electrode connected to the first conductive type substrate, wherein a depth of the trench is larger than a depth of the second conductive type region.
상기 게이트 전극은 제1도전형 또는 제2도전형의 폴리실리콘이고, 상기 게이트 전극과 상기 트렌치 사이에는 게이트 절연막이 개재될 수 있다.The gate electrode may be a polysilicon of a first conductive type or a second conductive type, and a gate insulating film may be interposed between the gate electrode and the trench.
상기 제1도전형 소스 영역은 상기 제2도전형 영역과 상기 트렌치의 사이에 형성되고, 상기 제1도전형 소스 영역 및 상기 제2도전형 영역의 일부 영역은 동일한 평면을 이루며 상기 트렌치의 측벽을 이룰 수 있다.Wherein the first conductive type source region is formed between the second conductive type region and the trench, and the first conductive type source region and a portion of the second conductive type region form the same plane, and the sidewalls of the trench Can be achieved.
상기 애노드 전극과 상기 캐소드 전극의 사이에 순방향 전압이 인가되면, 상기 제2도전형 영역에 수직 방향으로 채널 영역이 형성됨으로써, 상기 전력 정류 디바이스의 순방향 턴온 전압이 낮아질 수 있다.When a forward voltage is applied between the anode electrode and the cathode electrode, a channel region is formed in a direction perpendicular to the second conductivity type region, so that the forward turn-on voltage of the power rectification device can be lowered.
상기 제2도전형 영역의 돌출 높이는 상기 게이트 전극의 돌출 높이보다 클 수 있다.The protrusion height of the second conductivity type region may be greater than the protrusion height of the gate electrode.
상기 트렌치의 폭은 상기 제2도전형 영역 사이의 피치보다 작을 수 있다.The width of the trench may be less than the pitch between the second conductivity type regions.
상기 트렌치의 폭은 상기 제2도전형 영역의 폭보다 작을 수 있다.The width of the trench may be less than the width of the second conductivity type region.
상기 제1도전형은 N형이고, 상기 제2도전형은 P형일 수 있다.The first conductive type may be an N type, and the second conductive type may be a P type.
상기 제1도전형은 P형이고, 상기 제2도전형은 N형일 수 있다.The first conductivity type may be P type, and the second conductivity type may be N type.
상기 제2도전형 영역은 상기 트렌치의 측벽에 연결된 하부 영역; 상기 제1도전형 소스 영역에 연결되고, 상기 하부 영역으로부터 경사지게 상부 방향으로 연장된 경사 영역; 및, 상기 경사 영역으로부터 상부 방향으로 연장되고, 상기 하부 영역의 폭보다 작은 폭을 갖는 상부 영역을 포함한다.The second conductive type region having a lower region connected to a sidewall of the trench; An inclined region connected to the first conductive type source region and extending obliquely upward from the lower region; And an upper region extending upward from the inclined region and having a width smaller than the width of the lower region.
상기 제2도전형 영역은 상기 트렌치 및 상기 제1도전형 소스 영역에 연결되고, 제1농도를 갖는 제2도전형 제1영역; 및, 상기 제2도전형 제1영역의 내측에 형성되고, 상기 제1도전형 영역 및 상기 애노드 전극에 연결되며, 상기 제1농도보다 높은 제2농도를 갖는 제2도전형 제2영역을 포함할 수 있다.The second conductive type region being connected to the trench and the first conductive type source region, the second conductive type first region having a first concentration; And a second conductive type second region formed inside the second conductive type first region and connected to the first conductive type region and the anode electrode, the second conductive type second region having a second concentration higher than the first concentration can do.
본 발명의 일 실시예는 플로팅 게이트(floating gate) 구조의 MOSFET과 같은 수직 전류 흐름 구조를 형성하여 단위 면적당 전류 효율을 향상시킴으로써, 순방향 턴-온 전압을 낮추고, 스위칭 속도 및 역방향 회복 시간 등을 향상시킬 수 있는 전력 정류 디바이스를 제공한다.One embodiment of the present invention improves the current efficiency per unit area by forming a vertical current flow structure such as a MOSFET having a floating gate structure, thereby lowering the forward turn-on voltage, improving the switching speed and the reverse recovery time Power rectification device.
도 1은 본 발명의 일 실시예에 따른 전력 정류 디바이스를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 전력 정류 디바이스에 순방향 전압이 인가된 상태를 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 전력 정류 디바이스에 역방향 전압이 인가된 상태를 도시한 것이다.1 is a cross-sectional view illustrating a power rectifying device according to an embodiment of the present invention.
FIG. 2 illustrates a state in which a forward voltage is applied to a power rectifying device according to an embodiment of the present invention. Referring to FIG.
FIG. 3 illustrates a state in which a reverse voltage is applied to the power rectifying device according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.The embodiments of the present invention are described in order to more fully explain the present invention to those skilled in the art, and the following embodiments may be modified in various other forms, The present invention is not limited to the embodiment. Rather, these embodiments are provided so that this disclosure will be more faithful and complete, and will fully convey the scope of the invention to those skilled in the art.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.In the following drawings, thickness and size of each layer are exaggerated for convenience and clarity of description, and the same reference numerals denote the same elements in the drawings. As used herein, the term "and / or" includes any and all combinations of one or more of the listed items.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used herein, the singular forms "a," "an," and "the" include singular forms unless the context clearly dictates otherwise. Also, " comprise "and / or" comprising "when used herein should be interpreted as specifying the presence of stated shapes, numbers, steps, operations, elements, elements, and / And does not preclude the presence or addition of one or more other features, integers, operations, elements, elements, and / or groups.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
Although the terms first, second, etc. are used herein to describe various elements, components, regions, layers and / or portions, these members, components, regions, layers and / It is obvious that no. These terms are only used to distinguish one member, component, region, layer or section from another region, layer or section. Thus, a first member, component, region, layer or section described below may refer to a second member, component, region, layer or section without departing from the teachings of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전력 정류 디바이스(100)의 단면도가 도시되어 있다.Referring to Figure 1, a cross-sectional view of a power rectifying
도 1에 도시된 바와 같이, 본 발명에 따른 전력 정류 디바이스(100)는 제1도전형 기판(110), 제1도전형 영역(120), 게이트 전극(130), 제2도전형 영역(140), 제1도전형 소스 영역(150), 애노드 전극(160) 및 캐소드 전극(170)을 포함한다.1, a power rectifying
제1도전형 기판(110)은 제1도전형의 도펀트로 도핑된 기판이다. 일 실시예로, 제1도전형 기판(110)은 반도체 기판일 수 있으며, 경우에 따라 반도체 기판의 상부면 상에 에피택시얼층으로 형성된 제1도전형 영역(120)까지 포함하는 개념일 수 있다. 예컨대, 상기 반도체 기판은 실리콘 기판일 수 있으며, 상기 에피택시얼층은 실리콘층일 수 있다. 반도체 기판은 제1도전형의 도펀트로 도핑되고, 에피택시얼층 또한 제1 도전형의 도펀트로 도핑된다. 이때, 상기 반도체 기판의 도펀트 농도는 상기 에피택시얼층의 도펀트 농도 보다 높을 수 있다. 하지만, 본 발명은 상기 반도체 기판 및 상기 에피택시얼층을 포함하는 상기 기판에 한정되지 않는다. 다른 실시예에 따른 상기 제1도전형 기판(110)은 제1도전형의 도펀트로 도핑된 벌크 반도체 기판일 수도 있으며, 또는 다른 형태로 구현될 수도 있다. 이하에서, 설명의 편의를 위하여 상기 반도체 기판 및 상기 에피택시얼층을 포함하는 상기 기판을 예로서 설명한다.The first
제1도전형 영역(120)은 상술한 바와 같이 제1도전형 기판(110) 위에 에피택시얼층으로 형성된 것일 수 있다. 이러한 제1도전형 영역(120)에는 일정 깊이의 트렌치(121)가 형성된다. 즉, 제1도전형 영역(120)에는 하부 방향으로 일정 깊이의 트렌치(121)가 통상의 사진/식각 방식에 의해 형성된다.The first
게이트 전극(130)은 제1도전형 영역(120)의 트렌치(121)에 매립된다. 게이트 전극(130)은 제1도전형 또는 제2도전형의 도펀트로 도핑된 폴리실리콘 또는 그 등가물(금속, 금속 실리사이드 및 도전성 금속 질화물)일 수 있으나, 이로서 본 발명이 한정되지 않는다. 또한, 게이트 전극(130)은 트렌치(121)로부터 상부 방향으로 약간 돌출됨으로써, 하기할 애노드 전극(160)과의 접촉 면적이 증가한다. 물론, 게이트 전극(130)과 트렌치(121)의 사이에는 게이트 절연막(131)이 개재된다. 이러한 게이트 절연막(131)은 규소 산화막 또는 규소 질화막일 수 있다.The
제2도전형 영역(140)은 제1도전형 영역(120) 중 트렌치(121)의 외측인 동시에 상부 방향으로 돌출되어 형성된다. 이러한 제2도전형 영역(140)의 깊이는 트렌치(121)의 깊이보다 작게 형성될 수 있다. 반대로 설명하면, 트렌치(121)의 깊이가 제2도전형 영역(140)의 깊이보다 크게 형성될 수 있다. The second
실질적으로, 트렌치(121)는 제2도전형 영역(140)에 비해 제1도전형 기판(110)에 더 가깝게 형성된다. 이에 따라, 트렌치(121)에 매립된 게이트 전극(130)의 길이 역시 제2도전형 영역(140)의 하부 방향 길이보다 길게 형성된다. 즉, 게이트 전극(130)은 제2도전형 영역(140)에 비해 제1도전형 기판(110)에 더 가깝게 형성된다.Substantially, the
또한, 제2도전형 영역(140)의 돌출 높이는 게이트 전극(130)의 돌출 높이보다 크게 형성될 수 있다. 반대로 설명하면, 게이트 전극(130)의 돌출 높이가 제2도전형 영역(140)의 돌출 높이보다 작게 형성될 수 있다.The protrusion height of the second
또한, 제2도전형 영역(140) 사이의 피치는 트렌치(121)의 폭보다 크게 형성될 수 있다. 반대로 설명하면, 트렌치(121)의 폭이 제2도전형 영역(140) 사이의 피치보다 작게 형성될 수 있다. 더불어, 제2도전형 영역(140)의 폭은 트렌치(121)의 폭보다 크게 형성될 수 있다. 반대로 설명하면, 트렌치(121)의 폭이 제2도전형 영역(140)의 폭보다 작게 형성될 수 있다.In addition, the pitch between the second
한편, 제2도전형 영역(140)은 종방향(수직 방향)으로 정의할 경우, 하부 영역(141), 경사 영역(142) 및 상부 영역(143)을 포함한다. 즉, 제2도전형 영역(140)은 트렌치(121)의 측벽에 연결된 하부 영역(141)과, 하기할 제1도전형 소스 영역(150)에 연결되고, 하부 영역(141)으로부터 경사지게 상부 방향으로 연장된 경사 영역(142)과, 경사 영역(142)으로부터 상부 방향으로 연장되고, 하부 영역(141)의 폭보다 작은 폭을 갖는 상부 영역(143)으로 정의될 수 있다. 여기서, 경사 영역(142)에 의해 상부 영역(143)의 폭이 하부 영역(141)의 폭보다 상대적으로 작다.The second
또한, 제2도전형 영역(140)은 횡방향(수평 방향)으로 정의할 경우, 제2도전형 제1영역(144) 및 제2도전형 제2영역(145)을 포함한다. 즉, 제2도전형 영역(140)은 제1도전형 영역(120), 트렌치(121) 및 하기할 제1도전형 소스 영역(150)에 연결되고, 제1농도를 가지며 하기할 애노드 전극(160)에 연결되는 제2도전형 제1영역(144)과, 제2도전형 제1영역(144)의 내측에 형성되고, 제1도전형 영역(120), 제2도전형 제1영역(144) 및 하기할 애노드 전극(160)에 연결되며, 제1농도보다 높은 제2농도를 갖는 제2도전형 제2영역(145)으로 정의될 수 있다.The second
여기서, 제2도전형 제2영역(145)의 종방향 길이는 제2도전형 제1영역(144)의 길이보다 상대적으로 길다. 다르게 설명하면, 제2도전형 제2영역(145)의 상면은 제2도전형 제1영역(144)의 상면과 동일 평면을 이루나, 제2도전형 제2영역(145)의 하면은 제2도전형 제1영역(144)의 하면보다 상대적으로 더 하부 방향으로 연장되어 있다.Here, the longitudinal length of the second conductive type
제1도전형 소스 영역(150)은 제2도전형 영역(140)의 측부에 제1도전형의 도펀트가 도핑되어 형성된다. 즉, 제1도전형 소스 영역(150)은 트렌치(121)와 제2도전형 영역(140) 사이에 형성된다. 다르게 설명하면, 제1도전형 소스 영역(150)의 일부 영역은 트렌치(121)의 한 측벽을 형성한다. 더불어, 제2도전형 영역(140)의 일부 영역(즉, 제2도전형 제2영역(145)의 일부 영역) 역시 트렌치(121)의 한 측벽을 형성한다. 더욱이, 제1도전형 소스 영역(150)의 일부 영역 및 제2도전형 영역(140)의 일부 영역은 동일한 평면을 이루는 동시에 트렌치(121)의 한 측벽을 이룬다. 더불어, 이러한 제1도전형 소스 영역(150)은 종단면의 형태가 대략 마름모 형태를 함으로써, 제2도전형 영역(140)과의 접촉 면적이 증가할 뿐만 아니라 하기할 애노드 전극(160)과의 접촉 면적도 증가한다.The first conductive
이와 같이 하여, 게이트 전극(130), 게이트 절연막(131), 제1도전형 소스 영역(150), 제2도전형 영역(140)(즉, 제2도전형 제2영역(145)) 및 제1도전형 영역(120)(즉, 에피텍시얼층)이 전계효과 트랜지스터 구조를 형성한다. 다르게 설명하면, 제1도전형 소스 영역(150)이 소스 영역이 되고, 제2도전형 영역(140)(즉, 제2도전형 제2영역(145))이 채널 영역(146, 도 2 참조)이 되며, 제1도전형 영역(120)(즉, 에피텍시얼층)이 드레인 영역이 된다. 물론, 이러한 드레인 영역은 제1도전형 기판(110)에 전기적으로 연결된다.In this manner, the
다만, 게이트 전극(130)은 하기할 애노드 전극(160)에 전기적으로 연결됨으로써, 본 발명에 따른 전력 정류 디바이스(100)의 내압과 온 저항의 트레이드 오프가 최적으로 제어된다. 특히, 제1도전형 영역(120)의 농도를 올려 온 저항을 감소시키는 경우, 상술한 바와 같이 게이트 전극(130)을 애노드 전극(160)에 접속하여 애노드 전위에 고정시킴이 바람직하다. 경우에 따라, 게이트 전극(130)은 애노드 전극(160)에 전기적으로 접속되지 않을 수도 있다.However, since the
애노드 전극(160)은 상술한 게이트 전극(130), 제2도전형 영역(140)(즉, 제2도전형 제1영역(144) 및 제2도전형 제2영역(145)) 및 제1도전형 소스 영역(150)의 상면에 접속된다. 이러한 애노드 전극(160)은 금속(예를 들면, 텅스텐, 알루미늄, 구리, 티타늄, 및/또는 탄탈륨), 도전성 금속질화물(예를 들면, 티타늄 질화물, 탄탈륨 질화물, 및/또는, 텅스텐 질화물), 및 금속-반도체 화합물(예를 들면, 금속 실리사이드) 중에서 적어도 하나를 포함할 수 있다.The
캐소드 전극(170)은 제1도전형 기판(110)의 하면에 접속된다. 이러한 캐소드 전극(170) 역시 금속(예를 들면, 텅스텐, 알루미늄, 구리, 티타늄, 및/또는 탄탈륨), 도전성 금속질화물(예를 들면, 티타늄 질화물, 탄탈륨 질화물, 및/또는, 텅스텐 질화물), 및 금속-반도체 화합물(예를 들면, 금속 실리사이드) 중에서 적어도 하나를 포함할 수 있다.The
상술한 제1도전형 및 제2도전형 중에 하나는 N형이고, 다른 하나는 P형이다. 제1도전형이 상기 N형이고 제2도전형이 상기 P형인 경우에, 상기 트랜지스터 구조는 트렌치 타입의 NMOS 트랜지스터 구조일 수 있으며, 이때 상부 전극이 애노드 일 수 있고, 하부 전극이 캐소드일 수 있다.One of the first conductive type and the second conductive type described above is an N type and the other is a P type. When the first conductivity type is the N-type and the second conductivity type is the P-type, the transistor structure may be a trench type NMOS transistor structure wherein the top electrode may be the anode and the bottom electrode may be the cathode .
이와는 달리, 상술한 제1도전형이 P형이고 제2도전형이 N형인 경우에, 이러한 트랜지스터 구조는 트렌치 타입의 PMOS 트랜지스터일수 있으며, 상부 전극이 캐소드 일 수 있고, 하부 전극이 애노드일 수 있다.Alternatively, when the first conductivity type is P-type and the second conductivity type is N-type, the transistor structure may be a trench type PMOS transistor, the upper electrode may be a cathode, and the lower electrode may be an anode .
예를 들어, 제1도전형이 N형 이고 제2도전형이 P형인 경우에, 순방향 전류는 상기 상부의 애노드 전극(160)에서 하부의 캐소드 전극(170)으로 흐를 수 있다. 이와는 달리, 제1도전형이 P형이고, 제2도전형이 N형인 경우에, 순방향 전류는 하부의 애노드 전극에서 상부의 캐소드 전극으로 흐를 수 있다.
For example, when the first conductivity type is N-type and the second conductivity type is P-type, a forward current may flow from the
도 2를 참조하면, 본 발명의 일 실시예에 따른 전력 정류 디바이스(100)에 순방향 전압이 인가된 상태가 도시되어 있다.Referring to FIG. 2, a forward voltage is applied to the
도 2에 도시된 바와 같이, 전력 정류 디바이스(100)의 애노드 전극(160)에 플러스 전압이 인가되고, 캐소드 전극(170)에 마이너스 전압이 인가되면, 다르게 설명하면 순방향 전압이 인가되면, 제2도전형 영역(140)과 제1도전형 영역(120)의 PN 접합 구조가 턴온되는 동시에, 트랜지스터 구조의 채널 영역(146)이 턴-온된다. 따라서, 순방향 전류는 제2도전형 영역(140)과 제1도전형 영역(120) 사이의 PN 접합 구조와, 트랜지스터 구조의 채널 영역(146)을 통해 동시에 흐르게 되므로, 순방향 턴-온 전압이 상대적으로 낮아진다. 더욱이, 이때 채널 영역(146)의 길이는 트렌치(121)의 측벽인 제1도전형 소스 영역(150)과 제1도전형 영역(120) 사이에 상대적으로 짧게 형성되므로, 채널 영역(146)의 전기 저항 역시 감소한다.2, when a positive voltage is applied to the
더욱이, 이러한 전력 정류 디바이스(100)는 상술한 트랜지스터 구조의 다수 캐리어들을 이용하는 전류 전도 소자이기 때문에, 전력 정류 디바이스(100)의 역방향 회복 시간이 짧아진다. 결과적으로, 전력 정류 디바이스는 빠른 스위칭 속도 및 낮은 누설 전류를 갖게 된다.Moreover, since this
즉, 본 발명은 트렌치 타입의 MOSFET 구조와 같은 수직 전류 흐름 구조를 형성하여 단위 면적당 전류 효율을 향상시킴으로써, 순방향 턴-온 전압을 낮추고, 스위칭 속도 및 역방향 회복 시간 등을 향상시킬 수 있는 전력 정류 디바이스(100)를 제공한다.
That is, the present invention provides a power rectification device capable of reducing the forward turn-on voltage, improving the switching speed and the reverse recovery time by improving the current efficiency per unit area by forming a vertical current flow structure such as a trench type MOSFET structure (100).
도 3을 참조하면, 본 발명의 일 실시예에 따른 전력 정류 디바이스(100)에 역방향 전압이 인가된 상태가 도시되어 있다.Referring to FIG. 3, a reverse voltage is applied to the
도 3에 도시된 바와 같이, 전력 정류 디바이스(100)의 애노드 전극(160)에 마이너스 전압이 인가되고, 캐소드 전극(170)에 플러스 전압이 인가되면, 다르게 설명하면 역방향 전압이 인가되면, 제2도전형 영역(140)과 제1도전형 영역(120)의 PN 접합 구조가 턴오프되는 동시에, 트랜지스터 구조의 채널 영역(146, 도 2 참조)도 턴-오프된다. 또 다르게 설명하면, 제2도전형 영역(140)과 제1도전형 영역(120)의 PN 접합 구조에 공핍 영역이 확장되면서 제2도전형 영역(140)으로부터 제1도전형 영역(120)의 방향으로 전기장이 형성되어 전류의 흐름이 완전히 차단된다. 3, when a negative voltage is applied to the
여기서, 공핍 영역은 제2도전형 영역(140)으로부터 이격된 제1도전형 영역(120)에 형성되고, 또한 전기장은 채널 영역(146, 도 2 참조)에 집중되지 않고 균일하게 분포함으로써, 채널 영역(146, 도 2 참조)에 대한 내압이 확보된다.Here, the depletion region is formed in the first
또한, 제2도전형 영역(140)의 거리 및 깊이를 적절하게 조절하면, 채널 영역(146)의 전기장 세기를 더욱 낮춤으로써 전력 정류 디바이스(100)의 내압을 더욱 증가시킬 수 있게 된다.In addition, by properly adjusting the distance and depth of the second
한편, 상술한 바와 같이 본 발명에 따른 전력 정류 디바이스(100)는 제1도전형 영역(120)에 일정 깊이의 트렌치(121)가 형성되고, 트렌치(121)의 내부에 애노드 전극(160)과 전기적으로 연결된 게이트 전극(130)이 매립되어 있다.As described above, the
일반적으로, 제1도전형 영역(120)(즉, 드리프트층)의 농도가 높을 경우, 상대적으로 작은 공핍층으로 대량의 공간 전하가 생기기 쉽다. 따라서, 캐소드 전압(또는 드레인 전압)을 증가시킴에 따라 전기장이 상대적으로 강해지고, 이러한 전기장이 임계치를 넘을 경우 전력 정류 디바이스가 파괴된다.Generally, when the concentration of the first conductivity type region 120 (i.e., the drift layer) is high, a relatively small depletion layer tends to generate a large amount of space charge. Thus, by increasing the cathode voltage (or drain voltage), the electric field becomes relatively strong, and when this electric field exceeds the threshold, the power rectifying device is destroyed.
그러나, 상술한 바와 같이 본 발명에 따른 전력 정류 디바이스(100)에서는, 제1도전형 영역(120)에 주입되는 양전하(정공)와 게이트 전극(130)의 표면에 야기되는 음전하(전자)가 서로 상쇄되어 제거되기 때문에, 제1도전형 영역(120)에서 상대적으로 큰 공핍층을 만들 수 있다. 따라서, 제1도전형 영역(120)의 농도를 증가시킨다고 해도, 높은 내압을 구현할 수 있게 된다. 이에 따라, 높은 내압을 유지하면서도, 온 저항이 낮은 전력 정류 디바이스(100)를 구현하게 된다. 더욱이, 이와 같이 하여 전류가 흐르는 동안 전력 정류 디바이스(100)가 소비하는 에너지가 감소하기 때문에 전원 효율 역시 향상시킬 수 있다.
However, as described above, in the
이상에서 설명한 것은 본 발명에 따른 전력 정류 디바이스를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.It is to be understood that the invention has been described in connection with what is presently considered to be the most practical and preferred embodiment of the invention, It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention.
100; 전력 정류 디바이스 110; 제1도전형 기판
120; 제1도전형 영역 121; 트렌치
130; 게이트 전극 131; 게이트 절연막
140; 제2도전형 영역 141; 하부 영역
142; 경사 영역 143; 상부 영역
144; 제2도전형 제1영역 145; 제2도전형 제2영역
146; 채널 영역 150; 제1도전형 소스 영역
160; 애노드 전극 170; 캐소드 전극100;
120; A first
130; A
140; A second
142;
144; A second conductive type
146; A
160;
Claims (11)
상기 제1도전형 기판에 형성되고, 하부 방향으로 트렌치를 갖는 제1도전형 영역;
상기 트렌치에 매립된 게이트 전극;
상기 제1도전형 영역 중 상기 트렌치의 외측에 상부 방향으로 돌출되어 형성된 제2도전형 영역;
상기 트렌치와 상기 제2도전형 영역 사이에 형성된 제1도전형 소스 영역;
상기 게이트 전극, 상기 제2도전형 영역 및 상기 제1도전형 소스 영역에 접속된 애노드 전극; 및
상기 제1도전형 기판에 접속된 캐소드 전극을 포함하고,
상기 트렌치의 깊이는 상기 제2도전형 영역의 깊이보다 크고,
상기 제2도전형 영역은
상기 트렌치의 측벽에 연결된 하부 영역;
상기 제1도전형 소스 영역에 연결되고, 상기 하부 영역으로부터 경사지게 상부 방향으로 연장된 경사 영역; 및,
상기 경사 영역으로부터 상부 방향으로 연장되고, 상기 하부 영역의 폭보다 작은 폭을 갖는 상부 영역을 포함함을 특징으로 하는 전력 정류 디바이스.A first conductive type substrate;
A first conductive type region formed in the first conductive type substrate and having a trench in a downward direction;
A gate electrode embedded in the trench;
A second conductive type region formed on the outer side of the trench of the first conductive type region so as to protrude upward;
A first conductive type source region formed between the trench and the second conductive type region;
An anode electrode connected to the gate electrode, the second conductivity type region, and the first conductivity type source region; And
And a cathode electrode connected to the first conductive type substrate,
Wherein the depth of the trench is greater than the depth of the second conductivity type region,
The second conductivity type region
A lower region connected to a side wall of the trench;
An inclined region connected to the first conductive type source region and extending obliquely upward from the lower region; And
And an upper region extending upward from the sloped region and having a width less than the width of the lower region.
상기 게이트 전극은 제1도전형 또는 제2도전형의 폴리실리콘이고, 상기 게이트 전극과 상기 트렌치 사이에는 게이트 절연막이 개재된 것을 특징으로 하는 전력 정류 디바이스.The method according to claim 1,
Wherein the gate electrode is a polysilicon of a first conductivity type or a second conductivity type, and a gate insulating film is interposed between the gate electrode and the trench.
상기 제1도전형 소스 영역은 상기 제2도전형 영역과 상기 트렌치의 사이에 형성되고, 상기 제1도전형 소스 영역 및 상기 제2도전형 영역의 일부 영역은 동일한 평면을 이루며 상기 트렌치의 측벽을 이루는 것을 특징으로 하는 전력 정류 디바이스.The method according to claim 1,
Wherein the first conductive type source region is formed between the second conductive type region and the trench, and the first conductive type source region and a portion of the second conductive type region form the same plane, and the sidewalls of the trench The power rectifying device comprising:
상기 애노드 전극과 상기 캐소드 전극의 사이에 순방향 전압이 인가되면, 상기 제2도전형 영역에 수직 방향으로 채널 영역이 형성됨으로써, 상기 전력 정류 디바이스의 순방향 턴온 전압이 낮아짐을 특징으로 하는 전력 정류 디바이스.The method according to claim 1,
Wherein when a forward voltage is applied between the anode electrode and the cathode electrode, a channel region is formed in a direction perpendicular to the second conductivity type region, whereby a forward turn-on voltage of the power rectifying device is lowered.
상기 제2도전형 영역의 돌출 높이는 상기 게이트 전극의 돌출 높이보다 큰 것을 특징으로하는 전력 정류 디바이스.The method according to claim 1,
Wherein a protrusion height of the second conductivity type region is greater than a protrusion height of the gate electrode.
상기 트렌치의 폭은 상기 제2도전형 영역 사이의 피치보다 작은 것을 특징으로 하는 전력 정류 디바이스.The method according to claim 1,
Wherein the width of the trench is less than the pitch between the second conductivity type regions.
상기 트렌치의 폭은 상기 제2도전형 영역의 폭보다 작은 것을 특징으로 하는 전력 정류 디바이스.The method according to claim 1,
Wherein the width of the trench is less than the width of the second conductivity type region.
상기 제1도전형은 N형이고, 상기 제2도전형은 P형인 것을 특징으로 하는 전력 정류 디바이스.The method according to claim 1,
Wherein the first conductivity type is N-type and the second conductivity type is P-type.
상기 제1도전형은 P형이고, 상기 제2도전형은 N형인 것을 특징으로 하는 전력 정류 디바이스.The method according to claim 1,
Wherein the first conductivity type is P-type and the second conductivity type is N-type.
상기 제2도전형 영역은
상기 트렌치 및 상기 제1도전형 소스 영역에 연결되고, 제1농도를 갖는 제2도전형 제1영역; 및,
상기 제2도전형 제1영역의 내측에 형성되고, 상기 제1도전형 영역 및 상기 애노드 전극에 연결되며, 상기 제1농도보다 높은 제2농도를 갖는 제2도전형 제2영역을 포함함을 특징으로 하는 전력 정류 디바이스.The method according to claim 1,
The second conductivity type region
A second conductive type first region coupled to the trench and the first conductive type source region and having a first concentration; And
And a second conductive type second region formed inside the second conductive type first region and connected to the first conductive type region and the anode electrode and having a second concentration higher than the first concentration, A power rectifying device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140091786A KR101621151B1 (en) | 2014-07-21 | 2014-07-21 | Power Rectifier Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140091786A KR101621151B1 (en) | 2014-07-21 | 2014-07-21 | Power Rectifier Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160010967A KR20160010967A (en) | 2016-01-29 |
| KR101621151B1 true KR101621151B1 (en) | 2016-05-13 |
Family
ID=55310086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140091786A KR101621151B1 (en) | 2014-07-21 | 2014-07-21 | Power Rectifier Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101621151B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10593813B2 (en) | 2017-06-22 | 2020-03-17 | Maxpower Semiconductor Inc. | Vertical rectifier with added intermediate region |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8350317B2 (en) * | 2003-05-20 | 2013-01-08 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| KR101216533B1 (en) | 2003-12-30 | 2013-01-21 | 페어차일드 세미컨덕터 코포레이션 | Power Semiconductor Devices and Methods of Manufacture |
-
2014
- 2014-07-21 KR KR1020140091786A patent/KR101621151B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8350317B2 (en) * | 2003-05-20 | 2013-01-08 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| KR101216533B1 (en) | 2003-12-30 | 2013-01-21 | 페어차일드 세미컨덕터 코포레이션 | Power Semiconductor Devices and Methods of Manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160010967A (en) | 2016-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9876096B2 (en) | Integrating enhancement mode depleted accumulation/inversion channel devices with MOSFETs | |
| US9082815B2 (en) | Semiconductor device having carrier extraction in electric field alleviating layer | |
| US8816355B2 (en) | Semiconductor device | |
| TWI381532B (en) | Ultrafast recovery diode | |
| US20120056262A1 (en) | Semiconductor device | |
| US8884360B2 (en) | Semiconductor device with improved robustness | |
| US20130341641A1 (en) | Rectifier circuit | |
| US8415747B2 (en) | Semiconductor device including diode | |
| US8823084B2 (en) | Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses | |
| US20150187877A1 (en) | Power semiconductor device | |
| US20120074459A1 (en) | Semiconductor device | |
| US10453918B2 (en) | Power semiconductor device having cells with channel regions of different conductivity types | |
| JP2019079833A (en) | Switching element and method for manufacturing the same | |
| CN109755238B (en) | Super junction power device with split-gate structure | |
| CN109755310B (en) | Power transistor with split-gate structure | |
| US9324817B2 (en) | Method for forming a transistor device having a field electrode | |
| US9613951B2 (en) | Semiconductor device with diode | |
| US11094691B2 (en) | Semiconductor device | |
| KR101621151B1 (en) | Power Rectifier Device | |
| US20150171198A1 (en) | Power semiconductor device | |
| US11404535B2 (en) | Semiconductor device and method for producing a semiconductor device | |
| KR101621150B1 (en) | Power Rectifier Device | |
| US20150144993A1 (en) | Power semiconductor device | |
| CN109755304B (en) | Split-gate IGBT power device | |
| JP2011198993A (en) | Semiconductor device and dc-dc converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190410 Year of fee payment: 4 |