KR101618583B1

KR101618583B1 - 플리커 성능이 개선된 ｌｅｄ 회로 장치

Info

Publication number: KR101618583B1
Application number: KR1020117010042A
Authority: KR
Inventors: 해롤드 제이. 지. 레이더마커
Original assignee: 코닌클리케 필립스 엔.브이.
Priority date: 2008-10-02
Filing date: 2009-09-29
Publication date: 2016-05-09
Also published as: KR20110065548A; CN102172102B; TWI498048B; WO2010038190A1; JP5508425B2; US8492986B2; US20110187279A1; EP2345305A1; RU2511714C2; RU2011117337A; CN102172102A; TW201019794A; JP2012504862A; EP2345305B1

Abstract

발광 디바이스를 위한 회로 장치(1)로서, AC 전압을 수신하기 위한 것으로서, 제1 위상 시프트 요소(4)에 직렬 접속된 제1 발광 다이오드(LED) 회로(3)를 포함하는 제1 회로 브랜치(2), 제1 회로 브랜치에 병렬 접속된 제2 회로 브랜치(12) - 제2 회로 브랜치는 제1 회로 브랜치 내의 LED 회로 및 위상 시프트 요소에 비교하여 역순으로, 제2 위상 시프트 요소(14)에 직렬 접속된 제2 LED 회로(13)를 포함함 -, 및 제1 브랜치와 제2 브랜치 사이에 접속된 제3 LED 회로(23)를 포함하는 제3 회로 브랜치(22)를 포함한다. 그러한 회로 설계에서, 제1 및 제2 LED를 통한 전류는 제3 LED 회로를 통한 전류에 비교하여 위상 시프트될 수 있어서, 제1 및 제2 발광 다이오드 회로가 한 시간 주기 동안 광을 방출하게 하는 한편, 제3 발광 다이오드 회로가 제2 주기 동안 광을 방출하게 한다.

Description

플리커 성능이 개선된 ＬＥＤ 회로 장치{LED CIRCUIT ARRANGEMENT WITH IMPROVED FLICKER PERFORMANCE}

본 발명은 플리커 성능이 개선된 AC 드라이브를 위해 적응된 LED 회로 장치(circuit arrangement)에 관한 것이다.

백색 LED들의 저가의 일반적인 조명 응용들을 위해서는, AC 동작을 위한 고전압 LED 스트링들의 사용이 상당히 유리하다. 이러한 LED 모듈들은 전용의 동작 전압을 갖도록 설계될 수 있으며, 이는 그들을 본관 공급 전압(mains supply voltage)에 접속하기 위해 저항성 밸러스트들(resistive ballasts)을 이용하는 것을 허용한다. 밸러스트 저항기는 예를 들어, 전력 반도체들(power semiconductors), 자기 컴포넌트들, 제어 전자장치 등을 필요로 하는 통상의 드라이버 회로에 비교하여 매우 저렴하다. 이러한 단순성으로 인해, 이것은 매우 신뢰가능할 것으로 예상될 수 있다. 높은 동작 온도에의 적용은 매우 간단하다.

전류는 전압이 LED의 순방향 전압을 초과할 때만 LED를 통해 흐를 것이고, 그 결과, 각각의 전압 교차(voltage crossover) 부근에서 광 출력이 없는 주기들이 존재할 것이다. 따라서, LED들은 본관 주파수(mains frequency)에 의해 결정되는 주파수를 갖는 펄스화 광(pulsating light)을 제공할 것이다. 펄스화 주파수는 50㎐ 또는 60㎐ 그리드(예를 들어, 유럽 또는 미국)에서의 사용에 기초하여, 100㎐ 또는 120㎐일 것이다.

이러한 펄스화는 충분히 빨라서, 광원 또는 광원에 의해 조명된 개체로부터의 그것의 반사를 볼 때 곧바로 플리커 효과로 이어지지는 않을 것이다. 그러나, (광원, 조명되는 개체, 또는 눈의) 움직임이 발생하면 곧 스트로브스코프 효과(stroboscopic effect)가 발생된다.

문서 WO 2005/120134는 각각 한쌍의 역병렬 접속된 발광 다이오드를 포함하는 2개의 병렬 회로 브랜치를 포함하는 회로를 개시하고 있다. 제1 브랜치는 커패시터를 더 포함하고, 제2 브랜치는 코일을 더 포함한다. 결과적으로, 2개의 브랜치 내의 전류는 위상 시프트되고, 역병렬 발광 다이오드 쌍들의 방출 광 변화는 상이한 시점들에서 발생하며, 역병렬 발광 다이오드 쌍들의 개별적인 플리커 인덱스들에 비교하여, 회로의 전체적인 플리커 인덱스(flicker index)가 감소된다.

본 발명의 목적은 이러한 문제점을 극복하고, 플리커 성능이 개선된 발광 다이오드들을 위한 개선된 회로 장치(circuit arrangement)를 제공하는 것이다

본 발명의 양태에 따르면, 이러한 목적은 발광 디바이스를 위한 회로 장치로서, AC 전압을 수신하기 위한 것이며, 제1 위상 시프트 요소에 직렬 접속된 제1 발광 다이오드(LED) 회로를 포함하는 제1 회로 브랜치, 제1 회로 브랜치에 병렬 접속된 제2 회로 브랜치 - 제2 회로 브랜치는 제1 회로 브랜치 내의 LED 회로 및 위상 시프트 요소에 비교하여 역순으로, 제2 위상 시프트 요소에 직렬 접속된 제2 LED 회로를 포함함 -, 및 제3 LED 회로를 포함하는 제3 회로 브랜치 - 제3 회로 브랜치는 제1 회로 브랜치 내에서 제1 LED 회로와 제1 위상 시프트 요소 사이의 지점에 접속된 일 단(one end)과, 제2 회로 브랜치 내에서 제2 LED 회로와 제2 위상 시프트 요소 사이의 지점에 접속된 제2 단을 가짐 -를 포함하는 회로 장치에 의해 달성된다.

이러한 회로 설계를 이용하면, 제1 및 제2 LED를 통한 전류는 제3 LED 회로를 통한 전류에 비교하여 위상 시프트될 수 있어서, 제1 및 제2 발광 다이오드 회로가 한 시간 주기(time period) 동안 광을 방출하게 하는 한편, 제3 발광 다이오드 회로가 제2 주기 동안 광을 방출하게 한다. 적합한 위상 시프트 요소들을 선택함으로써, 이러한 주기들이 시간상 중첩할 수 있어서, 어두운 주기가 없게 될 수 있다. 여전히 소정의 강도 변동(intensity fluctuations)은 존재할 수 있지만, 연속적인 광 플럭스(light flux)가 존재할 것이고, 즉 광이 생성되지 않는 시점이 존재하지 않는다. 그러므로, 움직이는 개체들이 일련의 플래시(flash)가 아닌 연속적인 경로로 보여질 것이다.

플리커 인덱스는 평균을 초과하는 강도(intensity)를 갖는 광 플럭스와 전체 광 플럭스 간의 관계로서 정의될 수 있다. 회로의 설계에 따라, 5,2％ 정도로 낮은 플리커 인덱스가 시뮬레이션 동안 발견되었다. 상이한 매개변수들 또는 컴포넌트들을 이용할 때(즉, 상이한 스케일을 선택), 더 양호한 플리커 인덱스들이 가능할 수 있다. 이것은, 위상 시프트 요소를 갖지 않는 종래 구성의 48％ 플리커에 비교하여 상당한 개선이다.

이것이 플리커의 유일한 관련있는 측정이 아님에 유의해야 한다. 이러한 맥락에서 크게 관련이 있을 수 있는 다른 인자는 방출되는 플럭스가 없는 주기들(어두운 주기들)의 발생이다. 위에서 언급된 바와 같이, 본 발명은 어두운 주기들을 완벽하게 방지하도록 설계될 수 있다는 점에서 유리하다.

또한, 밸러스트 효율이 통상의 75-78％에 비해 개선될 수 있다. 컴포넌트 값의 선택에 따라, 85％까지의 효율이 시뮬레이션 동안 발견되었다. 상이한 매개변수들 또는 컴포넌트들(즉, 다른 LED들)을 이용할 때 더 양호한 효율이 가능할 수 있다.

본 발명의 또 다른 이점은 제1 및 제2 LED 회로를 통하는 전류가 본관 전압에 비교하여 감소된 제3 고조파(harmonic)를 갖는다는 것이다. AC 전압원에 의해 공급되는 총 전류의 제3 고조파의 감소는 본관 고조파 규정(mains harmonics regulations)에의 순응에 유리하다.

발광 다이오드 회로는 하나 이상의 무기 발광 다이오드, 유기 발광 다이오드(예를 들어, 폴리머 발광 다이오드) 및/또는 레이저 발광 다이오드를 포함한다.

위상 시프트 요소들은 커패시터들에 의해 형성될 수 있다. 전류를 위상 시프트하기 위해 커패시터를 이용하는 것은 코일을 이용하는 것에 비해 유리한데, 이는 커패시터가 관련 동작 주파수 범위에 대하여 크기가 더 작다는 사실로 인한 것이다.

또한, 본 발명의 본 실시예에 따르면, 제1 및 제2 발광 다이오드 회로는 본질적으로 용량성인 전류(essentially capacitive current)에 의해 구동된다. 그러나, 제1 및 제2 발광 다이오드 회로의 전압 강하에 걸쳐 접속되는 제3 발광 다이오드 회로는 유도성 전류(inductive current)와 유사한 위상 시프트를 갖는 전류로 구동된다. 그러므로, 제1 및 제2 발광 다이오드 회로를 통하는 전류는 시간적으로 앞서는 한편, 제3의 중간 발광 다이오드 회로를 통하는 전류는 시간적으로 늦는다. 즉, 어떠한 유도성 요소도 없이, WO 2005/120134와 유사한 효과가 달성된다.

일 실시예에 따르면, 각각의 발광 다이오드 회로는 AC 전압의 네거티브측 절반의 적어도 일부에 응답할 뿐만 아니라, AC 전압의 포지티브측 절반의 적어도 일부에 응답하여서도 광을 발생시킬 수 있다. 그러한 발광 다이오드 회로는 AC 전압이 공급될 때 이용되는 것이 바람직하다.

그러한 발광 다이오드 회로의 예는 하나 이상의 직렬 접속된 발광 다이오드의 2개의 역병렬 스트링을 포함한다. 다른 예는, 하나 이상의 직렬 접속된 발광 다이오드의 스트링에 직렬로 연결된 정류기를 포함한다.

본 발명은 청구항들에 인용된 특징들의 모든 가능한 조합에 관련됨에 유의해야 한다.

이하에서는, 이러한 것과 그 외의 본 발명의 양태들이 본 발명의 현재의 바람직한 실시예를 도시한 첨부 도면들을 참조하여 더 상세하게 설명될 것이다.
도 1은 본 발명의 제1 실시예의 개략적인 회로도이다.
도 2는 도 1의 회로 장치 내의 LED 회로의 더 상세한 회로도를 도시한 것이다.
도 3은 도 1의 회로 내의 플럭스 및 전류 파형을 도시한 도면이다.
도 4a는 플리커 인덱스 대 용량 및 스케일링 지수를 나타낸 도면이다.
도 4b는 플리커 인덱스 대 용량 및 저항값을 나타낸 도면이다.
도 5는 상대적인 광 플럭스 대 용량 및 스케일링 지수를 나타낸 도면이다.
도 6은 본 발명의 제2 실시예의 개략적인 회로도이다.
도 7은 도 6의 회로 내에서의 플럭스 및 전류 파형을 도시한 도면이다.

본 발명의 실시예에 따른 회로(1)가 도 1에 도시되어 있다.

제1 회로 브랜치(2)는 제1 LED 회로(3) 및 제1 위상 시프트 요소(4)(여기에서는, 커패시터)를 포함한다. LED 회로(3)는 여기에서 반대 극성으로 병렬 접속된(역병렬 접속된) 적어도 2개의 LED(5), 및 이러한 LED들에 직렬 접속된 밸러스트 저항기(6)를 포함한다. 제2 회로 브랜치(12)는 제2 LED 회로(13)(LED(15) 및 밸러스트 저항기(16)), 및 제2 위상 시프트 요소(14)(예를 들어, 제2 커패시터)를 포함한다. 제2 브랜치(12)는 커패시터들(4, 14) 및 LED 회로들(3, 13)이 역순으로 되는 방식으로 제1 브랜치(2)에 병렬 접속된다. 즉, 브랜치들의 상호 접합부들 중 하나로부터 다른 하나로 브랜치들을 따라가면, 한 브랜치는 LED 회로 앞에 커패시터를 가지는 한편, 다른 브랜치는 커패시터 앞에 LED 회로를 가질 것이다.

제3 LED 회로(23)(LED들 및 밸러스트 저항기(26))를 포함하는 제3 브랜치(22)는 2개의 브랜치(2, 12) 사이에서, 제1 LED 회로(3)와 제1 커패시터(4) 사이의 지점(24)과, 제2 LED 회로(13)와 제2 커패시터(14) 사이의 지점(25) 사이에 접속된다. 도시된 사례에서, LED 회로들(3, 13)은 외부 밸러스트 저항기들(6, 16)을 포함하며, 각각의 개별 저항기(6, 16)는 접속 지점(24, 25)에 대하여 LED들(5, 15) 자체와 동일한 쪽에 있어야 한다.

AC 전압원(27)은 제1 및 제2 브랜치에 병렬 접속되고, 회로를 구동하도록 구성된다.

일 실시예에 따르면, 각각의 LED 회로(3, 13, 23)는 수개의 LED가 역병렬로 접속되고 본관 전압으로부터 직접 동작하도록 적응된, 소위 ACLED 패키지이다. 도 2에 도시된 예시로서, 패키지(31)는 역병렬 고전압 LED(32)들의 4개의 직렬 접속된 쌍으로 이루어질 수 있다. 각각의 LED 쌍은 밸러스트 저항기(33)를 갖는다. 패키지는 AC 전압에의 접속을 위해 2개의 단자(34)를 갖는다.

110V 동작을 위해 설계된 전형적인 ACLED 패키지는 이하의 매개변수들을 가질 수 있다.

매개변수	값
임계 전압	95V
내부 저항	450 옴
요구되는 외부 밸러스트 저항기	575 옴

물론, 내부 저항을 수정함으로써, 외부 밸러스트 저항기(6, 16, 26)를 ACLED에 통합하는 것이 가능할 것이다. 그러면, 외부 컴포넌트로서 커패시터들(4, 14)만이 요구된다.

결과적인 총 플럭스, 따라서 플리커 인덱스의 평활함을 더 개선하기 위해, 제1 및 제2 LED 회로의 전력이 제3의 중간 LED 회로에 비해 감소될 수 있다. 그러한 다운-사이징 또는 스케일링은 제1 및 제2 LED 회로가 한 주기 동안 동시에 광을 방출하는 한편, 제3 LED 회로만이 제2 주기 동안 광을 방출할 것이라는 사실에 의해 동기가 부여된다. 실제의 구현으로서, 이는 스트링마다 상이한 개수의 개별 LED가 직렬로 접속되게 하는 것에 대응할 수 있다. 그러면, 동일한 구동 전류에서 더 적은 전력이 소모되고, 따라서 더 적은 광이 생성된다.

도 3은 1100㎋ 커패시터들, 제3 LED 회로(23)로서의 상기 규격의 ACLED, 및 0.6의 스케일링 지수를 이용한, 도 1의 회로의 시뮬레이션으로부터 나온 전류(35a, 35b)(하측) 및 플럭스(36)(상측) 파형들을 도시한 것이다. 또한, 플럭스 다이어그램은 평균 플럭스(37), 및 평균을 초과하는 플럭스를 나타내는 별도의 파형(38)을 도시하고 있다. 이는 아래에 논의될 플리커 인덱스의 예시로서 보여질 수 있다. 본 예에서, 제1 및 제2 LED 회로(3, 13) 내의 전류(35a)는 본관 전압(39)을 약 30° 앞서는 한편, 제3 LED 회로(23) 내의 전류(35b)는 약 40° 늦는다.

도 4a는 다양한 동작 지점들을 위한 플리커 인덱스를 도시한 것이다. 플리커 인덱스는 IESNA의 계산 방법을 따라 결정되었으며, 적분된 평균 플럭스 초과의 플럭스(integrated flux above average flux)를 적분된 총 플럭스로 나눈 것으로서 정의된다.

이 차트에 대하여, 제1 및 제2 LED 회로의 상대적인 순방향 전압 및 저항뿐만 아니라 커패시터의 값도 변경되었다 (즉, 스케일링). 일부 조합은 13％ 정도로 낮은 저 플리커 인덱스를 갖는다. 통상적인 ACLED는 0.48의 플리커 인덱스를 가질 것이고, 그러므로 본 발명의 실시예는 거의 4배의 개선을 제공한다.

도 4b는 상이한 매개변수 범위 내에서의 다양한 동작 지점들에 대한 플리커 인덱스를 나타낸 것이다. 이 차트에 대해서는, 스케일을 0.5의 고정된 값으로 유지하고 제3 LED 회로 내에는 추가의 밸러스트 저항기를 갖지 않으면서, 제1 및 제2 LED 회로 내의 밸러스트 저항기뿐만 아니라 커패시터의 값도 변경되었다. 일부 조합들은 5.2％ 정도로 낮은, 도 4a에 비해 훨씬 더 낮은 플리커 인덱스를 갖는다.

또한, 도 5에 도시된 것과 같이, 용량 및 스케일링 지수의 선택은 총 광 출력에 영향을 준다. 일반적으로, 제1 및 제2 LED 회로의 스케일링은 총 플럭스에는 사소한 영향을 가지며, 따라서, 이 매개변수는 원하는 플리커 인덱스에 따라 선택될 수 있다. 그 다음, 적합한 용량값은 커패시터들에 대한 허용되는 볼륨 및 원하는 플럭스에 의해 선택될 수 있다.

용량 및 스케일링 지수의 선택은 또한 LED에 전달되는 전기 전력과 총 전력 소비 간의 비율로서 정의되는, 전체 회로의 효율에도 영향을 줄 것이다. 1100㎋ 및 0.6의 스케일링 지수(선택된 매개변수 범위에 대하여 가장 낮은 플리커 인덱스로 됨)를 갖는 동작 지점에 대하여, 효율은 전형적인 종래의 값인 78％이다. 전력 소산(power dissipation)은 LED 회로들 간에서 상당히 동등하게 균형이 맞춰진다. 제1 및 제2 LED 회로는 각각 2.9W의 입력 전력을 수신하며, 제3 LED 회로는 3.2W를 수신한다.

제3 LED 회로(23)의 밸러스트 저항기(26)가 생략되는 경우, 효율은 85％로 증가된다. 그러면, 단점으로서, 플리커 인덱스가 14.7％로 약간 증가되고, 손실의 균형이 더 이상 맞지 않게 된다 (제1 및 제2 LED 회로 각각에 대해서는 3.1W, 제3 LED에 대해서는 4.04W). 그러나, 지식을 가진 자라면, 개선된 효율, 균형잡힌 부하 및 개선된 플리커를 갖는 훨씬 더 양호한 동작 지점을 찾는 것이 가능할 것이다. 개선된 플리커 성능을 갖는 일부 가능한 동작 지점들은 이미 도 4b에 도시되어 있다.

도 6에 도시된 대안적인 실시예에서, 모든 LED 회로에 대하여 단 하나의 ACLED 패키지(40)가 이용된다. 제1 위상 시프트 요소(41)(여기에서는 커패시터)의 한 단자는 처음 2개의 LED 쌍(42a, 42b) 사이에 접속되고, 다른 단자는 ACLED의 단자들(43) 중 하나에 접속된다. 동일한 방식으로, 제2 위상 시프트 요소(44)(마찬가지로, 여기에서 커패시터)가 마지막 2개의 LED 쌍(45a, 45b)과 제2 단자(46) 사이에 접속된다. 이에 의해, 제1 브랜치는 제1 LED 쌍(42a) 및 제1 커패시터(41)에 의해 형성되고, 제2 브랜치는 제4 LED 쌍(45b) 및 제2 커패시터(44)에 의해 형성되는 한편, 제3 브랜치는 제2 및 제3 LED 쌍(42b, 45a)에 의해 형성된다. 또한, 예시된 사례에서, 추가의 밸러스트 저항기(47a, 47b)가 제1 및 제2 브랜치 내에 제공된다.

제3 브랜치는 제1 및 제2 브랜치(한개)의 2배만큼 많은 LED 쌍들(두개)을 가지므로, 모든 LED 쌍에서 동일한 LED 유형이 이용된다고 가정하면, 회로는 0.5의 스케일링 지수를 갖는다. 370㎋의 용량을 선택하면, 결과적인 플리커 인덱스는 23％이고, 밸러스트 효율은 77％이다. 도 7은 실제의 테스트 회로에 대하여, LED 쌍(42a 및 42b) 각각을 위한 전류 파형들(51, 52), 총 본관 전류(total mains current)(53), 및 총 광 플럭스 파형(54)을 도시한 것이다.

종래의 ACLED에 비교할 때, 도 2에 도시된 것과 같이, 단 2개의 추가 단자(48a, 48b)만이 요구되고, 와이어(49a, 49b)에 의해 그들 각각의 접속 지점들에 접속된다.

저항기들, 및/또는 위상 시프트 요소들(여기에서, 커패시터들)은 제어가능할 수 있다. 그러한 제어가능성은 예를 들어 커패시터/저항기의 크기, 거리 등과 같은 물리적 속성을 변경하는 것을 포함할 수 있고/거나, 전용의 제어 입력을 포함할 수 있고/거나, 상이한 크기의 수개의 커패시터/저항기, 및 하나 이상의 제어가능한 스위치에 의해 제1 커패시터/저항기에 병렬 또는 직렬 접속될 수 있는 제2 커패시터와 같은 선택 수단을 포함할 수 있고/거나, 용량성 전류 위상 각도들을 유리하게 조정하기 위해, 예를 들어 램프들의 완전한 시스템의 역률(power factor)을 최적화하기 위해, 적절한 디커플링 네트워크에 의해 커패시터/저항기에 걸쳐 제어 전압을 인가하는 것을 포함할 수 있다. 커패시터들/저항기들의 제어가능성은 원하는 동작 지점을 달성하기 위해 예를 들어 디바이스들의 제조(예를 들어, 커패시터/저항기 크기의 레이저 트리밍) 동안, 또는 하나 이상의 디바이스로 구성되는 조명기구(luminaire)의 제조 동안, 또는 동작 동안 이용될 수 있다.

대안적으로, 또는 이와 조합하여, LED 회로들이 제어가능할 수 있다. 그러한 제어가능성은 예를 들어, 레이저 트리밍 등에 의해 발광 다이오드 회로의 와이어링을 조정하는 것을 포함할 수 있다.

본 기술분야에 지식을 가진 자는 본 발명이 결코 위에 설명된 바람직한 실시예들로만 제한되지 않는다는 것을 인식할 것이다. 반대로, 첨부된 청구항들의 범위 내에서 다수의 수정 및 변경이 가능하다. 예를 들어, LED 회로들은 수정될 수 있으며, 반드시 도 2의 회로에 기초하지 않아도 된다. 또한, 추가의 저항기, 커패시터 및/또는 인덕터와 같은 추가의 컴포넌트들이 회로 장치 내에 포함될 수 있다.

장치의 하나 이상의 부분은 하나 이상의 반도체 재료 또는 다른 종류의 재료 상에 모놀리식 집적될 수 있고, 하나의 패키지 내에 또는 상이한 패키지들 내에 상이한 개수의 접합부들이 존재할 수 있으며, 많은 다른 상이한 실시예들 및 구현들이 배제되지 않는다. 장치(1)의 하나 이상의 부분이 장치(1)의 하나 이상의 다른 부분과 통합될 수 있다. 장치(1)의 하나 이상의 부분은 하나 이상의 기생 요소를 포함할 수 있고/거나 이러한 하나 이상의 기생 요소의 존재에 기초할 수 있다. AC 전압은 110 볼트, 220 볼트, 12 볼트 또는 임의의 다른 유형의 AC 전압일 수 있다. 또한, 본 발명은 백색광의 방출로 제한되지 않으며, LED에 의해 방출되는 광의 컬러는 응용에 따라 선택될 수 있다.

Claims

AC-구동된 발광 디바이스에서 플리커를 감소시키기 위한 회로 장치(circuit arrangement)(1)로서,
AC 전압을 수신하기 위한 것으로서, 제1 위상 시프트 요소(4)와 직렬 접속된 제1 발광 다이오드(LED) 회로(3)를 포함하는 제1 회로 브랜치(2),
상기 제1 회로 브랜치와 병렬 접속된 제2 회로 브랜치(12) - 상기 제2 회로 브랜치는 상기 제1 회로 브랜치 내의 상기 LED 회로 및 위상 시프트 요소와 비교하여 역순으로, 제2 위상 시프트 요소(14)와 직렬 접속된 제2 LED 회로(13)를 포함함 -, 및
제3 LED 회로(23)를 포함하는 제3 회로 브랜치(22) - 상기 제3 회로 브랜치는 상기 제1 회로 브랜치 내에서 상기 제1 LED 회로와 상기 제1 위상 시프트 요소 사이의 지점(24)에 접속된 일 단(one end)과, 상기 제2 회로 브랜치 내에서 상기 제2 LED 회로와 상기 제2 위상 시프트 요소 사이의 지점(25)에 접속된 제2 단을 가짐 -
를 포함하는 회로 장치.
제1항에 있어서,
상기 위상 시프트 요소들(4, 14) 중 적어도 하나는 커패시터에 의해 형성되는 회로 장치.
제1항 또는 제2항에 있어서,
상기 제1, 제2 및 제3 회로 브랜치(2, 12, 22) 각각은 상기 제1, 제2 및 제3 LED 회로 각각의 부분에 직렬 연결되거나 그러한 부분을 형성하는 각각의 제1, 제2 및 제3 저항기(6, 16, 26)를 포함하는 회로 장치.
제1항에 있어서,
상기 제1 및 제2 위상 시프트 요소 중 적어도 하나는 제어가능한(controllable) 회로 장치.
제1항에 있어서,
상기 제1 및 제2 LED 회로 중 적어도 하나는 제어가능한 회로 장치.
제3항에 있어서,
상기 제1 및 제2 저항기 중 적어도 하나는 제어가능한 회로 장치.
제1항에 있어서,
상기 발광 다이오드 회로들 중 적어도 하나는, AC 전압의 네거티브측 절반의 적어도 일부에 응답할 뿐만 아니라, AC 전압의 포지티브측 절반의 적어도 일부에 응답하여 광을 발생시킬 수 있는 회로 장치.
제7항에 있어서,
상기 발광 다이오드 회로들 중 적어도 하나는 하나 이상의 발광 다이오드의 2개의 역병렬 스트링(anti-parallel strings)을 포함하는 회로 장치.
제7항에 있어서,
상기 발광 다이오드 회로들 중 적어도 하나는 하나 이상의 발광 다이오드의 스트링에 연결된 정류기(rectifier)를 포함하는 회로 장치.
제1항에 따른 적어도 하나의 회로 장치를 포함하는 광원을 포함하는 AC 전압 조명 디바이스.