KR101616467B1 - 반도체 기판의 비저항을 측정하는 방법 - Google Patents

반도체 기판의 비저항을 측정하는 방법 Download PDF

Info

Publication number
KR101616467B1
KR101616467B1 KR1020140187961A KR20140187961A KR101616467B1 KR 101616467 B1 KR101616467 B1 KR 101616467B1 KR 1020140187961 A KR1020140187961 A KR 1020140187961A KR 20140187961 A KR20140187961 A KR 20140187961A KR 101616467 B1 KR101616467 B1 KR 101616467B1
Authority
KR
South Korea
Prior art keywords
heat treatment
semiconductor substrate
section
time
resistivity
Prior art date
Application number
KR1020140187961A
Other languages
English (en)
Inventor
정성우
이성욱
김자영
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020140187961A priority Critical patent/KR101616467B1/ko
Application granted granted Critical
Publication of KR101616467B1 publication Critical patent/KR101616467B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

실시 예는 단결정 잉곳을 성장시키는 단계, 상기 성장된 단결정 잉곳을 반도체 기판으로 가공하는 단계, 상기 반도체 기판에 열 처리를 수행하여, 상기 반도체 기판에 산화막을 형성함과 동시에 상기 단결정 잉곳을 성장시키는 단계에서 생성된 상기 반도체 기판 내의 열적 도너를 제거하는 열처리 단계, 및 상기 열처리 단계가 완료된 상기 반도체 기판의 비저항을 측정하는 단계를 포함하며, 상기 열 처리 단계는 순차적인 제1 내지 제n 번째 열처리 구간들을 포함하며, 상기 제1 내지 제n 번째 열처리 구간들의 열처리 온도는 서로 다르며, 상기 제1번째 열처리 구간의 열처리 온도는 600℃ 이상이며, k(2≤k≤n)번째 열처리 구간의 열 처리 온도는 k-1번째 열처리 구간의 열 처리 온도보다 높다.

Description

반도체 기판의 비저항을 측정하는 방법{A METHOD OF MEASURING A RESISTIVITY OF A SEMICONDUCTOR SUBSTRATE}
실시 예는 반도체 기판의 비저항을 측정하는 방법에 관한 것이다.
일반적으로 고내압 파워 소자용으로서 플로팅 존법에 의한 FZ 단결정 실리콘 기판이 사용되는데, 이동통신용의 반도체 소자나 CMOS 소자용으로는 기생 용량의 저하 및 대구경화를 동시에 만족할 수 있는 쵸크랄스키법(이하 "CZ법"이라 한다.)에 의한 고저항률 단결정 실리콘 기판이 사용된다.
이러한 고저항률 단결정 실리콘 기판의 비저항 측정 방법으로는 4점 탐침법이 있는데, 이는 측정 대상이 되는 실리콘 기판의 피측정면에 탐침 바늘 및 통전 전극을 접촉하고, 정전류 전원에 의하여 통전 전극에 일정 전류를 인가한 후에 측정용 전극들 간의 전위차, 및 측정용 전극들 간의 거리를 이용하여 실리콘 기판의 저항률을 측정할 수 있다. 그러나 이러한 4점 탐침법은 고저항률을 측정하는 경우에는 신뢰성이 떨어질 수 있다. 이는 저항률이 높은 실리콘 기판의 경우, 전자와 홀이라는 이동도의 차이의 영향을 받기 쉽기 때문에, 저항률 값의 판정이 부정확할 수 있기 때문이다.
실시 예는 열적 도너의 제거와 반도체 기판의 피측정면의 산화막 형성을 하나의 열처리 공정을 통하여 수행하고, 비저항 측정의 신뢰도를 향상시킬 수 있는 반도체 기판의 비저항을 측정하는 방법을 제공한다.
실시 예에 따른 반도체 기판의 비저항을 측정하는 방법은 단결정 잉곳을 성장시키는 단계; 상기 성장된 단결정 잉곳을 반도체 기판으로 가공하는 단계; 상기 반도체 기판에 열 처리를 수행하여, 상기 반도체 기판에 산화막을 형성함과 동시에 상기 단결정 잉곳을 성장시키는 단계에서 생성된 상기 반도체 기판 내의 열적 도너를 제거하는 열처리 단계;및 상기 열처리 단계가 완료된 상기 반도체 기판의 비저항을 측정하는 단계를 포함하며, 상기 열 처리 단계는 순차적인 제1 내지 제n 번째 열처리 구간들을 포함하며, 상기 제1 내지 제n 번째 열처리 구간들의 열처리 온도는 서로 다르며, 상기 제1번째 열처리 구간의 열처리 온도는 600℃ 이상이며, k(2≤k≤n)번째 열처리 구간의 열 처리 온도는 k-1번째 열처리 구간의 열 처리 온도보다 높다.
상기 열처리 단계는 600℃ ~ 650℃로 가열하여 제1 산화막을 형성함과 동시에 열적 도너를 1차적으로 제거하는 제1 열처리 단계; 700℃ ~ 750℃로 가열하여 제2 산화막을 형성함과 동시에 열적 도너를 2차적으로 제거하는 제2 열처리 단계; 및 850℃ ~ 950℃로 가열하여 제3 산화막을 형성함과 동시에 열적 도너를 3차적으로 제거하는 제3 열처리 단계를 포함할 수 있다.
상기 제3 열처리 단계의 시간은 상기 제1 열처리 단계의 시간보다 짧고, 상기 제2 열처리 단계의 시간보다 길 수 있다.
상기 제1 열처리 단계의 시간은 50초 ~ 70초이고 상기 제2 열처리 단계의 시간은 5초 ~ 15초이고, 상기 제3 열처리 단계의 시간은 25초 ~ 35초일 수 있다.
상기 제1 열처리 단계에서 주입되는 산소의 농도와 상기 제2 열처리 단계에서 주입되는 산소의 농도의 비율은 1:4.5 ~ 1:5.5일 수 있다.
상기 열처리 단계는 상기 제3 열처리 단계의 열처리 온도에서 점진적으로 온도를 낮추면서 제4 산화막을 형성함과 동시에 열적 도너를 4차적으로 제거하는 제4 열처리 단계를 더 포함할 수 있다.
상기 제4 열처리 단계의 시간은 상기 제2 열 처리 단계의 시간보다 짧을 수 있다.
상기 반도체 기판은 1000 [Ω㎠] 이상의 비저항을 갖는 실리콘 기판일 수 있다.
실시 예는 열적 도너의 제거와 반도체 기판의 피측정면의 산화막 형성을 하나의 열처리 공정을 통하여 수행할 수 있고, 비저항 측정의 신뢰도를 향상시킬 수 있다.
도 1은 실시 예에 따른 기판의 비저항 측정 방법을 나타내는 플로챠트이다.
도 2는 도 1에 도시된 고온 급속 열처리 단계를 나타내는 그래프이다.
도 3은 도 2에 도시된 고온 급속 열처리 단계에 따라 처리된 반도체 기판의 비저항을 측정한 결과를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
도 1은 실시 예에 따른 기판의 비저항 측정 방법을 나타내는 플로챠트이다.
도 1을 참조하면, 측정 대상이 되는 반도체 기판을 준비한다(S110). 이때 준비되는 반도체 기판은 실리콘 기판일 수 있으나, 이에 한정되는 것은 아니다.
반도체 기판의 준비는 단결정 잉곳을 성장시키는 성장 단계(S112), 및 반도체 기판으로 가공하는 가공 단계(S114)를 포함할 수 있다.
성장 단계(S112)에서, 단결정 잉곳, 예컨대, CZ법에 의한 실리콘 단결정 잉곳을 성장시킨다.
저항률이나 도전형의 조정을 위하여 성장되는 실리콘 단결정에 불순물을 주입할 수 있다. 예컨대, 주입되는 불순물의 종류는 p형 불순물 또는 n형 불순물 중 적어도 하나를 포함할 수 있으며, 주입되는 불순물의 농도는 1.3E13 [atoms/㎠] 이하일 수 있으나, 이에 한정되는 것은 아니다.
가공 단계(S114)는 성장된 단결정 잉곳(Ingot)을 슬라이싱(slicing)하여 웨이퍼를 형성하는 슬라이싱 단계, 슬라이싱된 웨이퍼를 래핑(lapping)하는 단계, 래핑된 웨이퍼를 에칭(etching)하는 단계, 및 에칭된 웨이퍼를 폴리싱(polishing)하는 단계를 포함할 수 있다.
준비되는 반도체 기판은 쵸크랄스키법("CZ법")에 의한 실리콘 단결정 잉곳으로부터 얻어지는 1000 [Ω㎠] 이상의 비저항을 갖는 실리콘 기판일 수 있다.
CZ법으로 제작된 반도체용 실리콘 기판은 실리콘 단결정 잉곳 성장 후 성장된 실리콘 단결정 잉곳을 냉각하는 단계에서 산소 원자들의 응집으로 전도성을 가지는 열적 도너(thermal domor)가 실리콘 단결정 잉곳 내에 생성될 수 있다.
측정되는 반도체 기판의 비저항 값의 신뢰성을 높이기 위해서는 이러한 산소 응집 원자들을 분리시키는 공정이 수반되어야 한다.
다음으로 준비된 반도체 기판에 고온 급속 열처리를 수행하여, 반도체 기판의 피측정면에 산화막을 성장시킴과 동시에 반도체 기판 내에 존재하는 열적 도너(thermal donor)를 제거한다(S120). 이와 같이 고온 급속 열처리를 수행하는 이유는 열처리 속도가 느릴 경우에는 냉각 과정에서 다시 열적 도너가 생성될 수 있고, 이로 인하여 비저항 측정의 신뢰성이 떨어질 수 있기 때문이다.
열 처리 단계(S120)는 순차적인 제1 내지 제n 번째 열처리 구간들을 포함할 수 있으며, 제1 내지 제n 번째 열처리 구간들의 열처리 온도는 서로 다르며, 제1 번째 열처리 구간의 열처리 온도는 600℃ 이상이며, k(2≤k≤n)번째 열처리 구간의 열 처리 온도는 k-1번째 열처리 구간의 열 처리 온도보다 높을 수 있다.
도 2는 도 1에 도시된 고온 급속 열처리 단계(S120)를 나타내는 그래프이다.
도 2를 참조하면, 제1 구간(T1) 동안 불활성 가스, 예컨대, 아르곤(Ar) 가스, 및 산소(O2) 가스를 주입하는 상태에서, 제1 기준 온도로 준비된 반도체 기판을 가열하는 열 처리 공정을 수행하여 반도체 기판의 피측정면에 제1 산화막을 형성함과 동시에 반도체 기판 내의 열적 도너를 1차적으로 제거한다.
예컨대, 제1 구간(P1)은 반도체 기판을 가열하기 시작해서 제1 기준 시간(t1)까지의 구간일 수 있다. 제1 구간(P1)은 타켓 온도(예컨대, 900℃)로 승온시키기 이전에 열처리 장비의 손상(damage)를 최소화라기 위한 구간으로 열 처리 장비를 안정화시키는 구간일 수 있다.
제1 기준 시간은 50초 ~ 70초일 수 있으며, 바람직하게 58초일 수 있다. 반도체 기판의 피측정면은 반도체 기판의 비저항을 측정할 면일 수 있다.
제1 기준 온도는 600℃ ~ 650℃일 수 있으며, 바람직하게는 600℃의 온도일 수 있다.
제1 구간(P1)의 시간은 50초 ~ 70초일 수 있으며, 바람직하게 58초일 수 있다.
제1 구간(P1)에서는 산소 농도가 불활성 가스의 농도보다 낮을 수 있다. 예컨대, 산소 농도와 불활성 가스의 농도 간의 비율은 1: 2.5 ~ 3.5일 수 있으며, 바람직하게는 1:3일 수 있다.
다음으로 제1 구간(P1) 이후 제2 구간(P2) 동안 불활성 가스는 주입하지 않고, 산소(O2) 가스만을 주입한 상태에서 제2 기준 온도로 반도체 기판을 가열하는 공정을 수행하여 반도체 기판의 피측정면에 제2 산화막을 형성함과 동시에 반도체 기판 내의 열적 도너를 2차적으로 제거한다.
제2 구간(P2)은 제1 기준 시간(t1)에서 제2 기준 시간(t2) 동안의 구간일 수 있다. 제2 구간(P2) 또한 타겟 온도(예컨대, 900℃)로 승온 시키기 이전에 급속한 가열로 인한 열 처리 장비의 손상을 방지하고, 열처리 장비를 안정화시키는 구간일 수 있다.
제2 구간(P2)의 시간은 제1 구간(P1)의 시간보다 짧을 수 있다. 예컨대, 제2 구간(P2)의 시간은 5초 ~ 15초일 수 있으며, 바람직하게는 10초일 수 있다.
제2 기준 온도는 700℃ ~ 750℃의 온도일 수 있고, 바람직하게는 750℃의 온도일 수 있다.
제2 구간(P2)의 산소 농도는 제1 구간(P1)의 산소 농도보다 높을 수 있다.
예컨대, 제1 구간(P1)에서 주입되는 산소의 농도와 제2 구간(P2)에서 주입되는 산소 농도 간의 비율은 1:4.5 ~ 1:5.5일 수 있으며, 바람직하게는 1:5일 수 있다.
다음으로 제2 구간(P2) 이후 제3 구간(P3) 동안 불활성 가스는 주입하지 않고, 산소(O2) 가스만을 주입한 상태에서 제3 기준 온도로 반도체 기판을 가열하는 공정을 수행하여 반도체 기판의 피측정면에 제3 산화막을 형성함과 동시에 반도체 기판 내의 열적 도너를 3차적으로 제거한다.
제3 구간(P3)은 제2 기준 시간(t2)에서 제3 기준 시간(t3) 동안의 구간일 수 있다. 제3 구간(P3)은 산화막을 본격적으로 성장시키는 구간이며, 이때 성장되는 산화막의 두께는 20 옴스트롱 ~ 30 옴스트롱일 수 있다.
제3 구간(P3)의 시간은 제1 구간(P1)의 시간보다 짧고, 제2 구간(P2)의 시간보다 길 수 있다. 예컨대, 제3 구간(P3)의 시간은 25초 ~ 35초일 수 있으며, 바람직하게는 30초일 수 있다.
제3 기준 온도는 850℃ ~ 950℃의 온도일 수 있고, 바람직하게는 900℃의 온도일 수 있다.
제3 구간(P3)의 산소 농도는 제2 구간(P2)의 산소 농도와 동일할 수 있다.
다음으로 제3 구간(P3) 이후 제4 구간(P4) 동안 불활성 가스는 주입하지 않고, 산소(O2) 가스만을 주입한 상태에서 제3 기준 온도에서 0℃의 온도로 온도를 점진적으로 낮추면서 반도체 기판을 냉각하여 반도체 기판의 피측정면에 제4 산화막을 형성함과 동시에 반도체 기판 내의 열적 도너를 4차적으로 제거한다.
제4 구간(P4)은 제3 기준 시간(t3)에서 제4 기준 시간(t4) 동안의 구간일 수 있다. 제4 구간(P4)은 산화막 성장 조건의 단계를 완료한 후에 온도를 내리는 구간으로서 급속 냉각을 시키면서 450℃ 구간에서 발생될 수 있는 열적 도너 생성을 방지할 수 있다.
제4 구간(P4)의 시간은 제2 구간(P2)의 시간보다 짧을 수 있다. 예컨대, 제4 구간(P4)의 시간은 5초 ~ 15초일 수 있으며, 바람직하게는 10초일 수 있다. 제4 구간(P4)의 냉각 속도는 약 56.7℃/sec ~ 190℃/sec일 수 있으며, 바람직하게는 90℃/sec일 수 있다.
제4 구간(P4)의 산소 농도는 제2 및 제3 구간(P2, P3)의 산소 농도와 동일할 수 있다.
고온 급속 열처리 단계(S120)는 600℃ 이상의 온도에서 총 2분 이내에 이루어지며, 서로 다른 온도에서 제1 내지 제4 산화막들을 형성함과 동시에 반도체 기판 내의 열적 도너를 제거할 수 있다.
마지막으로 고온 급속 열처리 단계(S120)가 수행된 반도체 기판의 비저항을 측정한다. 비저항 측정은 4점 탐침법으로 수행될 수 있다.
실시 예는 4점 탐침법으로 반도체 기판의 비저항을 측정하기 이전에 도 2에 도시된 레시피(recipe)에 의하여 반도체 기판의 피측정면에 산화막을 형성함과 동시에 반도체 기판으로부터 열적 도너를 제거함으로써, 비저항 측정의 신뢰도를 향상시킬 수 있다.
도 3은 도 2에 도시된 고온 급속 열처리 단계(S120)에 따라 처리된 반도체 기판의 비저항을 측정한 결과를 나타낸다. g1은 비저항이 약 1100 [Ω㎠]인 반도체 기판의 비저항을 나타내고, g2는 비저항이 약 4000 [Ω㎠]인 반도체 기판의 비저항을 나타내고, g3는 비저항이 약 7000 [Ω㎠]인 반도체 기판의 비저항을 나타낸다.
도 3을 참조하면, g1 내지 g3에 도시된 바와 같이, 반도체 기판의 반경 방향 위치(radial position)에 따른 비저항 값이 균일한 것을 알 수 있다.
즉 반도체 기판의 중심에 위치하는 제1 영역, 가장 자리에 위치하는 제2 영역, 및 제1 영역과 제2 영역 사이의 제3 영역에서는 비저항 값이 균일 또는 거의 동일한 것을 알 수 있다.
즉 도 2에 도시된 레시피에 따른 고온 급속 열 처리 단계(S120)를 수행한 후에 4점 탐침법에 의하여 비저항을 측정함으로써, 실시 예는 비저항 측정의 신뢰성을 향상시킬 수 있다.
일반적으로 CZ법에 의하여 제작된 반도체 실리콘 기판은 필연적으로 전기적으로 활성인 열적 도너가 생성되며, 비저항 측정 전에 이러한 열적 도너를 제거하는 열처리가 요구된다. 또한 고저항 실리콘 기판의 경우 비저항 측정의 신뢰성을 확보하기 위하여 피측정면에 일정 수준의 산화막이 존재해야 한다.
실시 예는 도 2에 도시된 레시피에 따른 고온 급속 열 처리 단계(S120)에 의하여 열적 도너를 서로 다른 온도 조건에서 제1 내지 제4차적으로 제거함과 동시에 제1 내지 제4 산화막들을 형성함으로써, 비저항 측정의 신뢰성을 향상시킬 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
P1 내지 P4: 제1 내지 제4 구간들.

Claims (8)

  1. 단결정 잉곳을 성장시키는 단계;
    상기 성장된 단결정 잉곳을 반도체 기판으로 가공하는 단계;
    상기 반도체 기판에 열 처리를 수행하여, 상기 반도체 기판에 산화막을 형성함과 동시에 상기 단결정 잉곳을 성장시키는 단계에서 생성된 상기 반도체 기판 내의 열적 도너를 제거하는 열처리 단계;및
    상기 열처리 단계가 완료된 상기 반도체 기판의 비저항을 측정하는 단계를 포함하며,
    상기 열 처리 단계는,
    600℃ ~ 650℃로 가열하여 제1 산화막을 형성함과 동시에 열적 도너를 1차적으로 제거하는 제1 열처리 구간;
    700℃ ~ 750℃로 가열하여 제2 산화막을 형성함과 동시에 열적 도너를 2차적으로 제거하는 제2 열처리 구간; 및
    850℃ ~ 950℃로 가열하여 제3 산화막을 형성함과 동시에 열적 도너를 3차적으로 제거하는 제3 열처리 구간을 포함하며, 상기 제1 내지 제3 열처리 구간들은 순차적인 반도체 기판의 비저항을 측정하는 방법.
  2. 제1항에 있어서,
    상기 제1 열처리 구간에서는 불활성 가스 및 산소 가스가 제공되는 상태에서 열처리가 수행되고, 상기 제2 내지 제3 열처리 구간들 각각에서는 상기 불활성 가스는 제공되지 않고, 상기 산소 가스만 제공된 상태에서 열처리가 수행되는 반도체 기판의 비저항을 측정하는 방법.
  3. 제1항에 있어서,
    상기 제3 열처리 구간의 시간은 상기 제1 열처리 구간의 시간보다 짧고, 상기 제2 열처리 구간의 시간보다 긴 반도체 기판의 비저항을 측정하는 방법.
  4. 제1항에 있어서,
    상기 제1 열처리 구간의 시간은 50초 ~ 70초이고 상기 제2 열처리 구간의 시간은 5초 ~ 15초이고, 상기 제3 열처리 구간의 시간은 25초 ~ 35초인 반도체 기판의 비저항을 측정하는 방법.
  5. 제1항에 있어서,
    상기 제1 열처리 구간에서 주입되는 산소의 농도와 상기 제2 열처리 구간에서 주입되는 산소의 농도의 비율은 1:4.5 ~ 1:5.5인 반도체 기판의 비저항을 측정하는 방법.
  6. 제1항에 있어서, 상기 열처리 단계는,
    상기 제3 열처리 구간의 열처리 온도에서 점진적으로 온도를 낮추면서 제4 산화막을 형성함과 동시에 열적 도너를 4차적으로 제거하는 제4 열처리 구간을 더 포함하는 반도체 기판의 비저항을 측정하는 방법.
  7. 제6항에 있어서,
    상기 제4 열처리 구간의 시간은 상기 제2 열 처리 구간의 시간보다 짧은 반도체 기판의 비저항을 측정하는 방법.
  8. 제1항에 있어서,
    상기 반도체 기판은 쵸크랄스키법에 의한 실리콘 단결정 잉곳으로부터 얻어지는 1000 [Ω㎠] 이상의 비저항을 갖는 실리콘 기판인 반도체 기판의 비저항을 측정하는 방법.
KR1020140187961A 2014-12-24 2014-12-24 반도체 기판의 비저항을 측정하는 방법 KR101616467B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140187961A KR101616467B1 (ko) 2014-12-24 2014-12-24 반도체 기판의 비저항을 측정하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140187961A KR101616467B1 (ko) 2014-12-24 2014-12-24 반도체 기판의 비저항을 측정하는 방법

Publications (1)

Publication Number Publication Date
KR101616467B1 true KR101616467B1 (ko) 2016-05-11

Family

ID=56026333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140187961A KR101616467B1 (ko) 2014-12-24 2014-12-24 반도체 기판의 비저항을 측정하는 방법

Country Status (1)

Country Link
KR (1) KR101616467B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190066686A (ko) * 2017-12-06 2019-06-14 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190066686A (ko) * 2017-12-06 2019-06-14 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법
KR102037748B1 (ko) 2017-12-06 2019-11-29 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법
US10634622B2 (en) 2017-12-06 2020-04-28 Sk Siltron Co., Ltd. Method of identifying defect regions in wafer

Similar Documents

Publication Publication Date Title
KR102172705B1 (ko) Rf 애플리케이션들을 위한 반도체 온 절연체 기판
CN102396055B (zh) 退火晶片、退火晶片的制造方法以及器件的制造方法
JP6344718B2 (ja) 結晶積層構造体及び半導体素子
US8916953B2 (en) Method for manufacturing silicon single crystal wafer and annealed wafer
JP3419163B2 (ja) 炭化珪素半導体装置の製造方法
TW201620013A (zh) 半導體元件及其製造方法
CN103782376B (zh) Ga2O3系单晶体的供体浓度控制方法
WO2018137937A1 (en) Support for a semiconductor structure
KR20160132017A (ko) 접합 soi웨이퍼의 제조방법
TW201538808A (zh) 磊晶矽晶圓之製造方法及磊晶矽晶圓
JP2007207876A (ja) 高周波ダイオードおよびその製造方法
KR101616467B1 (ko) 반도체 기판의 비저항을 측정하는 방법
FR2580116A1 (ko)
US20180315814A1 (en) Bonded substrate for epitaxial growth and method of forming the same
JP2010027959A (ja) 高抵抗ｓｉｍｏｘウェーハの製造方法
JP7506649B2 (ja) ウェハの抵抗率の測定方法
Liu et al. Structural and electrical properties of Se-hyperdoped Si via ion implantation and flash lamp annealing
JP6485406B2 (ja) Ｓｏｉウェーハの製造方法
US10115587B2 (en) Method of manufacturing semiconductor device
JP2011054656A (ja) 高抵抗シリコンウェーハおよびその製造方法
JP5007582B2 (ja) 半導体基板の熱処理温度測定方法
KR100977631B1 (ko) 고저항 실리콘 단결정과 그 제조방법 및 웨이퍼
JP6369388B2 (ja) シリコン単結晶基板の評価方法
JP2024060938A (ja) 炭化珪素ウェハおよびそれを用いた炭化珪素半導体装置
CN103746045B (zh) 抑制p型特高阻硅单晶材料表面高温反型的方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 4