KR101607675B1 - Method for bonding package - Google Patents

Method for bonding package Download PDF

Info

Publication number
KR101607675B1
KR101607675B1 KR1020140118749A KR20140118749A KR101607675B1 KR 101607675 B1 KR101607675 B1 KR 101607675B1 KR 1020140118749 A KR1020140118749 A KR 1020140118749A KR 20140118749 A KR20140118749 A KR 20140118749A KR 101607675 B1 KR101607675 B1 KR 101607675B1
Authority
KR
South Korea
Prior art keywords
solder ball
package
epoxy
bonding
coated
Prior art date
Application number
KR1020140118749A
Other languages
Korean (ko)
Other versions
KR20160029921A (en
Inventor
문종태
추선우
김가혜
양재원
Original Assignee
(주)호전에이블
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)호전에이블 filed Critical (주)호전에이블
Priority to KR1020140118749A priority Critical patent/KR101607675B1/en
Publication of KR20160029921A publication Critical patent/KR20160029921A/en
Application granted granted Critical
Publication of KR101607675B1 publication Critical patent/KR101607675B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 패키지 결합 방법에 관한 것으로서, 패키지 결합 방법의 한 특징은 솔더볼의 표면에 에폭시를 도포하여 솔더볼 표면에 에폭시막을 형성하는 단계, 기판 위의 전극 패드 위에 에폭시막이 도포된 코팅 솔더볼을 위치시키는 단계, 상기 코팅 솔더볼 위에 각 단자가 위치하도록 패키지를 위치시키는 단계, 그리고 상기 패키지가 위치한 기판을 열처리 하여, 상기 전극 패드와 상기 단자를 연결시켜 접합부를 형성하고, 각 전극 패드, 각 단자 및 접합부의 표면을 도포하는 절연부를 형성하는 단계를 포함한다. 이로 인해, 인접한 두 접합부 사이, 인접한 두 전극 패드 사이 그리고 인접한 두 단자 사이에 절연물질로 이루어진 절연부가 존재하므로, 전기적인 간섭이나 단락 현상의 발생이 해소되며, 접합부를 형성할 때, 하나의 솔더볼을 기판 위의 전극 패드 위에 위치시켜 패키지의 단자와 연결시키므로, 결합 비용이 절감되고 결합 공정이 불량 발생 없이 용이하게 행해진다.One aspect of the present invention relates to a method of bonding a package, comprising: forming an epoxy film on a surface of a solder ball by applying an epoxy to a surface of the solder ball; placing a coated solder ball coated with an epoxy film on the electrode pad on the substrate Placing the package so that each terminal is positioned on the coated solder ball, heat treating the substrate on which the package is placed, connecting the electrode pad and the terminal to form a bonding portion, and bonding the surface of each of the electrode pads, And forming an insulating portion for applying the insulating film. As a result, since there is an insulating part made of an insulating material between two adjacent bonding parts, between two adjacent electrode pads, and between adjacent two terminals, the occurrence of electrical interference or short circuit is solved, and when forming a bonding part, Is placed on the electrode pad on the substrate and connected to the terminal of the package, so that the bonding cost is reduced and the bonding process is easily performed without causing defects.

Description

패키지 결합 방법{METHOD FOR BONDING PACKAGE}{METHOD FOR BONDING PACKAGE}

본 발명은 패키지 결합 방법에 관한 것이다. The present invention relates to a package bonding method.

발광 다이오드(light emitting diode, LED)와 같은 소자가 내장된 패키지(package)는 인쇄 회로 기판(printed circuit board, PCB) 위에 실장되어 해당 동작을 수행하게 된다.A package containing an element such as a light emitting diode (LED) is mounted on a printed circuit board (PCB) to perform the corresponding operation.

패키지를 기판 위에 실장하는 실장 기술(COB, chip on board)에는 표면 실장 기술[SMT(surface mounting technology)COB]과 플립칩 실장 기술(flip chip COB))이 있다.Surface mounting technology (SMT (surface mounting technology) COB and flip chip mounting technology (flip chip COB) are available on the chip on board (COB) for mounting the package on a substrate.

예를 들어, 애노드 단자와 캐소드 단자를 구비한 LED 패키지를 표면 실장 기술을 이용하여 인쇄 회로 기판 위에 실장할 경우, 두 단자 중 하나는 인쇄회로 기판에 형성된 전극 패드와 바로 접촉되고 나머지 한 단자는 와이어(wire) 등을 이용하여 인쇄 회로 기판의 해당 전극 패드와 연결된다. 이를 위해, LED 패키지의 애노드 단자와 캐소드 단자는 서로 다른 평면(예, 상부면과 하부면) 위에 위치해야 한다.For example, when an LED package having an anode terminal and a cathode terminal is mounted on a printed circuit board using a surface mounting technique, one of the two terminals is brought into direct contact with an electrode pad formed on a printed circuit board, and is connected to the corresponding electrode pad of the printed circuit board by using a wire or the like. To this end, the anode terminal and the cathode terminal of the LED package must be located on different planes (e.g., upper and lower surfaces).

또한, 플립칩 실장 기술을 이용하여 인쇄 회로 기판 위에 LED 패키지를 실장할 경우, 애노드 단자와 캐소드 단자 모두가 인쇄 회로 기판에 형성된 해당 두 전극 패드에 각각 바로 접촉하여 전기적인 연결이 이루어진다. 이를 위해, LED 패키지의 애노드 단자와 캐소드 단자는 동일한 평면(예, 상부면 또는 하부면) 위에 서로 이격되게 위치해야 한다.When the LED package is mounted on the printed circuit board using the flip chip mounting technique, both the anode terminal and the cathode terminal come into direct contact with corresponding two electrode pads formed on the printed circuit board to make electrical connection. To this end, the anode terminal and the cathode terminal of the LED package must be spaced apart from each other on the same plane (e.g., upper surface or lower surface).

플립칩 실장 기술을 이용하여 패키지를 인쇄 회로 기판에 실장할 경우, 인쇄 회로 기판과 접촉되는 단자 모두가 패키지의 동일 평면 상에 위치하고, 또한 인쇄 회로 기판 상에 위치하는 전극 패드 역시 서로 인접하게 동일 평면 상에 위치하게 된다. When a package is mounted on a printed circuit board by using a flip chip mounting technique, all of the terminals that are in contact with the printed circuit board are located on the same plane of the package, and the electrode pads located on the printed circuit board are also placed in the same plane Lt; / RTI >

이때, 인접한 두 전극 패드의 간격은 대략 150㎛와 같이 수백 마이크로 미터 이하로 매우 짧으므로, 솔더 페이스트(solder paste) 등과 같은 도전성 페이스트(conductive paste)를 이용하여 패키지의 단자와 인쇄 회로 기판 상의 전극 패드를 결합(bonding)하는 경우, 짧은 간격으로 인해 두 전극 패드가 단락(short)되는 문제가 발생한다.At this time, since the interval between the adjacent two electrode pads is very short, which is about several hundred micrometers or less as in the case of about 150 m, a conductive paste such as a solder paste or the like is used to connect the terminals of the package and the electrode pads There is a problem that the two electrode pads are short-circuited due to short intervals.

또한, 표면 실장 공정과는 별도로 표면 실장 공정을 거쳐 인쇄 회로 기판에 원하는 패키지를 실장한 후, 실장된 부품을 물기나 먼지 등과 같은 이물질로부터 보호하거나 실장된 부품이 인쇄 회로 기판에서 떨어지는 것을 방지하기 위해, 액상의 에폭시를 실장된 부품 주변에 액상의 에폭시(epoxy)를 도포한 후 경화시킨다.In addition, after mounting the desired package on the printed circuit board through the surface mounting process separately from the surface mounting process, it is necessary to protect the mounted component from foreign matter such as moisture, dust, etc. or to prevent the mounted component from falling off the printed circuit board , A liquid epoxy is applied to the periphery of the component having the liquid epoxy mounted thereon, and is cured.

특히, 인쇄 회로 기판이 가요성 인쇄 회로 기판일 경우, 가요성 인쇄 회로 기판의 두께가 일반 인쇄 회로 기판보다 얇고 사용 중에 휘어지기 때문에 실장된 부품이 떨어지는 문제가 발생한다. 특히, 굴곡이 심하게 발생한 부분에서의 부품 이탈 현상이 많이 발생한다.Particularly, when the printed circuit board is a flexible printed circuit board, the thickness of the flexible printed circuit board is thinner than that of a general printed circuit board, and the printed circuit board is bent during use. Particularly, there is a large amount of component detachment at a portion where the bending is severely generated.

따라서, 가요성 인쇄 회로 기판에 표면 실장 공정을 실시한 후, 부품이 실장된 가요성 인쇄 회로 기판의 표면에 액상의 에폭시를 도포한 후 경화시킨다.Therefore, after the surface mounting process is performed on the flexible printed circuit board, the liquid epoxy is coated on the surface of the flexible printed circuit board on which the component is mounted, and then the hardened.

이처럼, 별도의 공정을 통해 에폭시의 도포 공정이 이루어지므로, 많은 시간과 비용이 소요되는 문제가 발생한다.As described above, since the epoxy coating process is performed through a separate process, it takes a lot of time and cost.

또한, 가요성 인쇄 회로 기판을 포함한 인쇄 회로 기판과 부품 사이의 틈이 좁아 에폭시의 도포 동작이 원활히 이루어지지 않는 문제가 발생하여, 이물질로 인한 부품의 손상이나 단선 등의 문제가 발생한다.In addition, since the gap between the printed circuit board including the flexible printed circuit board and the component is narrow, there is a problem that the application operation of the epoxy is not performed smoothly, and problems such as damage or breakage of the component due to foreign matter occur.

본 발명이 이루고자 하는 기술적 과제는 패키지를 인쇄 회로 기판 위에 결합시켜 실장할 경우 인접한 전극 패드 간 및 인접한 단자 간의 단락 현상으로 인한 불량율을 감소시키기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems occurring in the prior art, and it is an object of the present invention to reduce a defective ratio due to a short circuit between adjacent electrode pads and adjacent terminals when the package is mounted on a printed circuit board.

본 발명이 이루고자 하는 다른 기술적 과제는 패키지를 인쇄 회로 기판 위에 결합시켜 결합 비용과 불량율을 감소시키기 위한 것이다.Another object of the present invention is to reduce the coupling cost and the defective ratio by bonding the package on a printed circuit board.

본 발명의 한 특징에 따른 패키지 결합 방법은 솔더볼의 표면에 에폭시를 도포하여 솔더볼 표면에 에폭시막을 형성하는 단계, 기판 위의 전극 패드 위에 에폭시막이 도포된 코팅 솔더볼을 위치시키는 단계, 상기 코팅 솔더볼 위에 각 단자가 위치하도록 패키지를 위치시키는 단계, 그리고 상기 패키지가 위치한 기판을 열처리 하여, 상기 전극 패드와 상기 단자를 연결시켜 접합부를 형성하고, 각 전극 패드, 각 단자 및 접합부의 표면을 도포하는 절연부를 형성하는 단계를 포함한다. According to an aspect of the present invention, there is provided a package bonding method comprising: forming an epoxy film on a surface of a solder ball by applying epoxy to a surface of a solder ball; placing a coated solder ball coated with an epoxy film on electrode pads on the substrate; And forming a connection portion by connecting the electrode pad and the terminal to form an insulation portion for applying a surface of each of the electrode pads, each terminal and the connection portion. .

상기 솔더볼은 150㎛ 내지 1000㎛의 직경을 갖는 것이 좋고 상기 에폭시막은 0.1㎛~100㎛의 도포 두께를 갖는 것이 좋다.It is preferable that the solder ball has a diameter of 150 mu m to 1000 mu m and the epoxy film has a coating thickness of 0.1 mu m to 100 mu m.

상기 솔더볼은 Sn-Bi 합금계, Sn-Ag 합금계 및 Sn-In 합금계 중 적어도 하나로 이루어질 수 있다.The solder ball may be at least one of Sn-Bi alloy, Sn-Ag alloy, and Sn-In alloy.

상기 솔더볼이 Sn-Bi 합금계로 이루어질 경우, 열처리 온도는 139℃ 내지 180℃이고, 상기 솔더볼이 Sn-Ag 합금계로 이루어질 경우, 열처리 온도는 220℃ 내지 260℃이고, 상기 솔더볼이 Sn-In 합금계로 이루어질 경우, 열처리 온도는 120℃ 내지 150℃일 수 있다.In the case where the solder ball is made of a Sn-Bi alloy system, the heat treatment temperature is from 139 to 180 ° C. When the solder ball is made of a Sn-Ag alloy system, the heat treatment temperature is 220 to 260 ° C. When the solder ball is Sn- If so, the heat treatment temperature may be between 120 ° C and 150 ° C.

상기 솔더볼이 Sn-Bi 합금계로 이루어질 경우, 상기 에폭시막의 경화 온도는 140℃ 내지 200℃이고, 상기 솔더볼이 Sn-Ag 합금계로 이루어질 경우, 상기 에폭시막의 경화 온도는 225℃ 내지 280℃이며, 상기 솔더볼이 Sn-In 합금계로 이루어질 경우, 상기 에폭시막의 경화 온도는 130℃ 내지 160℃일 수 있다.When the solder ball is made of a Sn-Bi alloy system, the curing temperature of the epoxy film is 140 to 200 ° C. When the solder ball is made of a Sn-Ag alloy system, the curing temperature of the epoxy film is 225 to 280 ° C, In the case of the Sn-In alloy system, the curing temperature of the epoxy film may be 130 ° C to 160 ° C.

상기 코팅 솔더볼을 위치시키는 단계는 상기 전극 패드 위에 하나의 코딩 솔더볼을 위치시키는 것이 좋다.The step of positioning the coated solder balls is preferably to place a single coded solder ball on the electrode pad.

상기 코팅 솔더볼은 피크 앤 플레이스(pick and place) 방법을 이용하여 상기 전극 패드 위에 위치시킬 수 있다.The coated solder ball may be positioned on the electrode pad using a pick and place method.

상기 패키지는 LED 패키지일 수 있다.The package may be an LED package.

이러한 특징에 따르면, 기판 위에 패키지가 실장 될 때, 인접한 두 접합부 사이, 인접한 두 전극 패드 사이 그리고 인접한 두 단자 사이에 절연물질로 이루어진 절연부가 존재하므로, 전기적인 간섭이나 단락 현상의 발생이 해소된다.According to this aspect, when the package is mounted on the substrate, the occurrence of electrical interference or short circuit is solved because there is an insulating portion made of an insulating material between two adjacent bonding portions, between two adjacent electrode pads, and between adjacent two terminals.

또한, 접합부를 형성할 때, 하나의 솔더볼을 기판 위의 전극 패드 위에 위치시켜 패키지의 단자와 연결시키므로, 결합 비용이 절감되고 결합 공정이 불량 발생 없이 용이하게 행해진다.In addition, when forming the solder joint, one solder ball is placed on the electrode pad on the substrate and connected to the terminal of the package, so that the cost of the soldering is reduced and the bonding process is easily performed without defects.

도 1은 본 발명의 한 실시예에 따른 기판 위에 패키지가 실장된 경우의 단면도이다.
도 2a 내지 도 2d는 본 발명의 한 실시예에 따른 기판에 패키지를 실장하여결합하는 패키지 결합 방법을 도시한 도면이다.1 is a cross-sectional view of a package mounted on a substrate according to an embodiment of the present invention.
FIGS. 2A to 2D are views showing a package bonding method for mounting and bonding a package to a substrate according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 패키지 결합 방법에 대하여 설명한다.Hereinafter, a package combining method according to an embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 도 1을 참고로 하면, 본 발명의 한 실시예에 따른 기판과 패키지가 결합되어 있는 구조인 패키지 모듈에 대하여 설명한다.First, referring to FIG. 1, a package module having a structure in which a substrate and a package are coupled according to an embodiment of the present invention will be described.

도 1에 도시한 것처럼, 본 발명의 한 실시예에 따른 패키지 모듈은 인쇄 회로 기판(이하, ‘기판’이라 함)기판(100), 기판(100) 위에 위치한 LED 패키지(200), 기판(100)과 LED 패키지(200)의 사이에 위치한 접합부(300), 그리고 기판(100)과 LED 패키지(200)의 사이에 위치한 접합부(300)의 표면을 도포하고 있는 절연부(400)를 구비한다.1, a package module according to an embodiment of the present invention includes a substrate 100, a LED package 200 disposed on the substrate 100, a substrate 100 A bonding portion 300 positioned between the LED package 200 and the LED package 200 and an insulating portion 400 applying the surface of the bonding portion 300 located between the substrate 100 and the LED package 200.

본 예에서, 기판(100)은 폴리이미드(polyimide), PET(polyethylene terephthalate) 또는 섬유 재질 등으로 이루어진 가요성 인쇄 회로 기판이지만, 이에 한정되지 않고, 경성 인쇄 회로 기판(rigid PCB)일 수 있다.In this example, the substrate 100 is a flexible printed circuit board made of polyimide, PET (polyethylene terephthalate), or a fiber material, but is not limited thereto and may be a rigid PCB.

기판(100) 위에는 그 위치에 위치한 LED 패키지(200)와 전기적으로 연결되어 있는 전극 패드(11, 12)가 존재한다.On the substrate 100, there are electrode pads 11 and 12 electrically connected to the LED package 200 located at the position.

본 예에서, LED 패키지(200)는 발광 다이오드를 구비한 LED 패키지로서 애노드 단자와 캐소드 단자와 같은 제1 및 제2 단자(21, 22)를 구비하고 있고, 이들 제1 및 제2 단자(21, 22)는 접합부(300)와 일체화되어 기판(100) 위에 형성된 제1 및 제2 전극 패드(11, 12)와 전기적 및 물리적인 연결이 이루어진다. 도 1에 도시한 것처럼 기판(100) 위에 형성된 제1 및 제2 전극 패드(11, 12) 역시 해당 접합부(300)와 일체화된다.In this example, the LED package 200 is an LED package having a light emitting diode and has first and second terminals 21 and 22 such as an anode terminal and a cathode terminal, and the first and second terminals 21 And 22 are integrated with the bonding portion 300 so that the first and second electrode pads 11 and 12 formed on the substrate 100 are electrically and physically connected to each other. As shown in FIG. 1, the first and second electrode pads 11 and 12 formed on the substrate 100 are also integrated with the corresponding bonding portions 300.

본 예의 경우, 기판(100) 위에 실장되는 패키지의 한 예로서 LED 패키지(200)를 설명하였으니, 이에 한정되지 않고 다른 종류의 패키지나 칩 등 역시 사용될 수 있다.In the case of this example, the LED package 200 has been described as an example of the package mounted on the substrate 100, but the present invention is not limited thereto, and other kinds of packages, chips, etc. may also be used.

접합부(300)는 이미 설명한 것처럼 기판(100) 위에 위치한 전극 패드(11, 12)와 LED 패키지(200)에 부착된 단자(21, 22)가 서로 접합된 부분이므로, 이 접합부(300)는 금속과 같은 도전성 물질로 이루어져 있다.Since the bonding portion 300 is a portion where the electrode pads 11 and 12 placed on the substrate 100 and the terminals 21 and 22 attached to the LED package 200 are bonded to each other as described above, And the like.

이러한 접합부(300)로 인해, 기판(100)의 전극 패드(11, 12)와 LED 패키지(200)의 각 해당 단자(21, 22)는 물리적 및 전기적으로 서로 연결된다.Due to the bonding portion 300, the electrode pads 11 and 12 of the substrate 100 and the corresponding terminals 21 and 22 of the LED package 200 are physically and electrically connected to each other.

접합부(300)는 S-Bi 합금계, Sn-Ag 합금계 및 Sn-In 합금계 중 적어도 하나로 이루어진다.The bonding portion 300 is made of at least one of an S-Bi alloy system, a Sn-Ag alloy system, and a Sn-In alloy system.

절연부(400)는 절연 물질인 에폭시 수지(epoxy resin)로 이루어진 에폭시 막이다.The insulating portion 400 is an epoxy film made of an epoxy resin, which is an insulating material.

이러한 절연부(400)는, 도 1에 도시한 것처럼, 접합부(300) 외부를 도포하고 있고, 인접한 접합부(300)와는 이격되어 있다. As shown in FIG. 1, the insulating portion 400 is coated on the outside of the joint portion 300 and is spaced apart from the adjacent joint portion 300.

따라서, 인접한 두 접합부(300) 사이는 절연부(400)에 의해 절연되어, 서로 다른 전압이 인가되는 인접한 두 접합부(300)가 서로 단락되는 현상이 방지된다. Accordingly, the adjacent two joint portions 300 are insulated by the insulating portion 400, and the adjacent two joint portions 300 to which different voltages are applied are prevented from being short-circuited to each other.

다음, 도 1뿐만 아니라 도 2a 내지 도 2d를 참고로 하여, 본 발명의 한 실시예에 따른 패키지 접합 방법에 대하여 설명한다.Next, a method of bonding a package according to an embodiment of the present invention will be described with reference to FIGS. 2A to 2D as well as FIG.

먼저, 솔더볼(solder ball)(310)의 표면에 에폭시를 코팅하여 솔더볼(310) 표면 전체를 도포하고 있는 에폭시막(410)을 형성한다.First, the surface of the solder ball 310 is coated with an epoxy to form an epoxy film 410 covering the whole surface of the solder ball 310.

이때, 솔더볼(310)의 직경은 150㎛ 내지 1000㎛일 수 있고, 에폭시막(410)의 도포 두께는 0.1㎛~100㎛일 수 있다.At this time, the diameter of the solder ball 310 may be 150 탆 to 1000 탆, and the coating thickness of the epoxy film 410 may be 0.1 탆 to 100 탆.

이때, 솔더볼(310)의 직경이 150㎛ 이상일 경우, 안정적으로 전극 패드와 단자 간의 전기적인 결합이 이루어지고, 솔더볼(310)의 직경이 1000㎛ 이하일 경우, 불필요한 솔더볼의 재료 낭비와 인접한 솔더볼(310)과의 접촉 현상을 방지할 수 있다.In this case, when the diameter of the solder ball 310 is 150 mu m or more, electrical coupling between the electrode pad and the terminal is stably performed. When the diameter of the solder ball 310 is 1000 mu m or less, unnecessary solder ball material waste, Can be prevented.

또한, 에폭시막(410)의 도포 두께는 0.1㎛~100㎛일 때, 안정적으로 절연부를 형성하여 인접한 도전 물질과의 절연 기능을 수행하게 된다.When the coating thickness of the epoxy film 410 is in the range of 0.1 탆 to 100 탆, the insulating part is stably formed to perform the insulating function with the adjacent conductive material.

솔더볼(310)이 위치한 용기에 에폭시 분말을 투입한 후 용기를 흔들어 솔더볼(310) 표면에 에폭시 분말을 도포시켜 에폭시막(410)을 형성한다. 에폭시막(410)의 도포 방식은 일반적으로 널리 알려진 방법을 사용한다.After the epoxy powder is put into the container in which the solder ball 310 is placed, the epoxy powder is applied to the surface of the solder ball 310 by shaking the container to form the epoxy film 410. The application method of the epoxy film 410 uses a generally known method.

그런 다음, 도 2b와 같이, 인쇄 회로 기판(이하, ‘기판’이라 함)(100) 위의 전극 패드(11,12) 위에 각각 에폭시막(410)이 도포된 솔더볼(310)[이하, ‘코팅 솔더볼(350)’이라 함]을 위치시킨다.2B, solder balls 310 (hereinafter, referred to as "solder balls") coated with an epoxy film 410 are formed on electrode pads 11, 12 on a printed circuit board Coated solder ball 350 ').

기판(100) 위에는 발광 다이오드를 구비한 적어도 하나의 LED 패키지(200)가 실장되므로, 각 LED 패키지(200)의 애노드 단자(예, 제1 단자)(21)와 캐소드 단자(예, 제2 단자)(22)가 각각 접하는 제1 및 제2 전극 패드(11, 12)가 동일 평면 상에 서로 인접하게 교대로 이격되어 있다.Since at least one LED package 200 having a light emitting diode is mounted on the substrate 100, the anode terminal (e.g., the first terminal) 21 of each LED package 200 and the cathode terminal And the first and second electrode pads 11 and 12, which are adjacent to each other, are alternately spaced apart from each other on the same plane.

이때, 인접한 두 전극 패드(21, 22) 간의 간격은 120㎛ 내지 170㎛일 수 있다.At this time, the interval between the adjacent two electrode pads 21 and 22 may be 120 탆 to 170 탆.

본 예에서, 기판(100)은 폴리이미드(polyimide), PET(polyethylene terephthalate) 또는 섬유 재질 등으로 이루어진 가요성 인쇄 회로 기판이지만, 이에 한정되지 않고, 경성 인쇄 회로 기판일 수 있다.In this example, the substrate 100 is a flexible printed circuit board made of polyimide, PET (polyethylene terephthalate) or a fiber material, but is not limited thereto and may be a rigid printed circuit board.

따라서, 코팅 솔더볼(350)을 피크 앤 플레이스 방식(pick and place method)를 이용하여 각 전극 패드(11, 12) 위에 하나씩 위치시킨다.Thus, the coated solder balls 350 are placed one by one on each electrode pad 11, 12 using the pick and place method.

진공을 이용한 피크 앤 플레이스 방식이나 구멍이 형성된 장치를 이용한 피크 앤 플레이스 방식을 이용하여 해당 위치(11, 12)에 코팅 솔더불(350)을 위치시킨다.The coating solder fire 350 is placed at the positions 11 and 12 using a peak and place method using a vacuum or a peak and place method using a hole forming apparatus.

다음, 도 2c에 도시한 것처럼, 제1 및 제2 전극 패드(11, 12) 각각의 코팅 솔더볼(350) 위에 LED 패키지(200)의 제1 및 제2 단자(21, 22)가 각각 접하도록 LED 패키지(200)를 위치시킨다.Next, as shown in FIG. 2C, the first and second terminals 21 and 22 of the LED package 200 are brought into contact with the coated solder balls 350 of the first and second electrode pads 11 and 12, Thereby locating the LED package 200.

이처럼 제1 및 제2 전극 패드(11, 12) 위에 LED 패키지(200)가 위치하면 설정 온도에서 설정 시간 동안 열처리를 실시하여 코팅 솔더볼(350)에 열을 가한다.When the LED package 200 is positioned on the first and second electrode pads 11 and 12, heat is applied to the coated solder ball 350 for a preset time at a predetermined temperature.

이때, 열처리 온도는 솔더볼(310)이 용융되는 용용 온도 이상이어야 되고, 에폭시막(410)은 솔더볼(310)의 용융에 의해 기판(100)의 전극 패드(11, 12)와 LED 패키지(200)의 단자(21, 22)와 정상적으로 접합한 후 에폭시의 경화 현상이 발생되어야 하므로, 에폭시막(410)의 경화 온도는 솔더볼(310)의 용융 온도보다 높아야 된다.The epoxy film 410 is formed by melting the solder ball 310 and the electrode pads 11 and 12 of the substrate 100 and the LED package 200 by melting the solder ball 310. At this time, The curing temperature of the epoxy film 410 should be higher than the melting temperature of the solder ball 310. In this case,

따라서, 솔더볼(310)이 Sn-Bi 합금계로 이루어질 경우, 열처리 온도는 139℃ 내지 180℃일 수 있고, 이때, 에폭시막(410)의 경화 온도는 140℃ 내지 200℃일 수 있다.Therefore, when the solder ball 310 is made of Sn-Bi alloy system, the heat treatment temperature may be 139 to 180 ° C, and the curing temperature of the epoxy film 410 may be 140 to 200 ° C.

솔더볼(310)이 Sn-Ag 합금계로 이루어질 경우, 열처리 온도는 220℃ 내지 260℃일 수 있으며, 이때, 에폭시막(410)의 경화 온도는 225℃ 내지 280℃일 수 있고,When the solder ball 310 is made of Sn-Ag alloy system, the heat treatment temperature may be 220 to 260 ° C, and the curing temperature of the epoxy film 410 may be 225 to 280 ° C,

솔더볼(310)이 Sn-In 합금계로 이루어질 경우, 열처리 온도는 120℃ 내지 150℃일 수 있고, 에폭시막(410)의 경화 온도는 130℃ 내지 160℃일 수 있다.When the solder ball 310 is made of a Sn-In alloy system, the heat treatment temperature may be 120 ° C to 150 ° C, and the curing temperature of the epoxy film 410 may be 130 ° C to 160 ° C.

이처럼, 열처리가 진행되어 가열 온도가 솔더볼(310)의 용융 온도 미만일 때, 도 2d에 도시한 것처럼, 가열되는 열이 의해 에폭시막(410)의 에폭시의 점도가 낮아져 액상 상태의 에폭시가 솔더볼(310) 외부에서 흘러내리게 되고 표면 장력의 차이로 인해 에폭시의 흘러내리는 현상은 더욱 가속화되어, 기판(100)의 전극 패드(11, 12) 외부로 흘러내려 각 전극 패드(11, 12) 외부 표면을 감싸게 된다.2D, when the heating temperature is lower than the melting temperature of the solder ball 310, the viscosity of the epoxy film 410 is lowered due to the heated heat, The phenomenon that the epoxy flows down is further accelerated and flows to the outside of the electrode pads 11 and 12 of the substrate 100 to cover the outer surfaces of the electrode pads 11 and 12 do.

하지만, 온도의 증가로 인해, 가열 온도가 솔더볼(310)의 용융 온도 이상이 되면, 솔더볼(310)이 용융되어 솔더볼(310)의 상부에 위치에 LED 패키지(200)의 제1 및 제2 단자(21, 22)와 용융된 솔더볼(310), 그리고 솔더볼(310) 하부에 위치한 기판(100)의 제1 및 제2 전극 패드(11, 12)와 용융된 솔더볼(310)이 접합되어 접합부(300)가 형성된다. However, when the heating temperature is higher than the melting temperature of the solder ball 310 due to the increase in temperature, the solder ball 310 is melted and positioned at the upper portion of the solder ball 310, The molten solder balls 310 and the first and second electrode pads 11 and 12 of the substrate 100 located below the solder balls 310 are joined to the molten solder balls 310 to form joint portions 300 are formed.

이로 인해, 접합부(300)를 통해, 제1 전극 패드(11)와 제1 단자(21)가 서로 전기적으로 도통 상태가 되고 제2 전극 패드(12)와 제2 단자(22) 역시 서로 전기적으로 도통 상태가 된다. The first electrode pad 11 and the first terminal 21 are electrically connected to each other through the bonding portion 300 and the second electrode pad 12 and the second terminal 22 are electrically connected to each other The conductive state is established.

또한, 솔더볼(310)이 용융 상태일 때 LED 패키지(200)의 무게에 의해 용융된 솔더볼(310)의 높이는 감소하게 되어 솔더볼(310)의 외부 표면와 전극 패드(11, 12)의 외부 표면에 도포되어 있는 액상 상태의 에폭시는 LED 패키지(200)의 각 단자(21, 22) 외부 표면에도 코팅되게 된다. When the solder ball 310 is melted, the height of the solder ball 310 melted by the weight of the LED package 200 is reduced, so that the solder ball 310 is coated on the outer surface of the solder ball 310 and the outer surface of the electrode pads 11, The epoxy in the liquid state is coated on the outer surfaces of the terminals 21 and 22 of the LED package 200 as well.

이런 상태에서, 가열 온도가 에폭시의 경화 온도까지 상승하면 액상 상태의 에폭시는 경화되어 각 해당 접합부(300)의 외부 표면 및 해당 접합부(300)의 상부와 하부에 위치한 해당 전극 패드(11)와 단자(12)의 외부 표면을 도포하고 있는 절연부(400)를 형성하여, 기판(100) 위에 LED 패키지(200)를 COB 방식으로 안정적으로 접합된다(도 1 참고). In this state, when the heating temperature rises to the curing temperature of the epoxy, the epoxy in the liquid state is hardened and the external surface of the corresponding joint part 300 and the electrode pad 11 located at the upper and lower parts of the joint part 300, The LED package 200 is stably bonded on the substrate 100 in a COB manner (see FIG. 1).

이와 같이, 본원 발명은 각 전극 패드 하나 위에 하나씩 위치하는 코팅 솔더볼(350)을 이용하여 기판(100)과 LED 패키지(200)와의 전기적인 결합을 실현하고, 또한, 에폭시막(410)을 통해 인접한 두 전극 패드(11, 12)와 인접한 두 단자(21, 22) 사이의 전기적인 간섭이나 단락 현상이 방지된다.As described above, the present invention realizes the electrical coupling between the substrate 100 and the LED package 200 by using the coating solder ball 350 positioned on each electrode pad, Electrical interference or a short circuit between the two electrode pads 11 and 12 and the adjacent two terminals 21 and 22 is prevented.

또한, 전극 패드(11, 12) 사이의 간격과 전극(21, 22) 사이의 간격이 200㎛이하로 좁아짐에 따라 스크린 인쇄법(screen printing)을 이용하여 도전성 페이스트를 도포한 후 접합부를 형상할 경우 마스크(mask)의 두께 한계로 인해 어려움이 발생하고 디스펜싱 방식(dispensing) 등을 이용할 경우 접합 물질의 미세한 양 조절에 곤란함이 발생한다.Further, as the distance between the electrode pads 11 and 12 and the distance between the electrodes 21 and 22 become narrower to 200 m or less, a conductive paste is applied using screen printing to form a joint portion Difficulties arise due to the limitation of the thickness of the mask and difficulties in controlling the minute amount of the bonding material occur when the dispensing method or the like is used.

또한, Au-Sn 합금을 해당 부위에 증착할 경우, 귀금속인 금(Au)으로 인해, 결합 비용이 상승하는 문제가 있다.Further, when an Au-Sn alloy is deposited on a corresponding portion, there is a problem that the bonding cost is increased due to gold (Au) which is a noble metal.

하지만, 본 발명의 경우, 직경이 150㎛ 내지 1000㎛로 큰 하나의 솔더볼(310)을 이용하여 각 단자와 각 전극 패드 간의 전기적인 연결을 실시하므로, 결합 비용과 결합 공정의 곤란함에 해소된다. However, in the case of the present invention, a single solder ball 310 having a diameter of 150 mu m to 1000 mu m is used to electrically connect each terminal and each electrode pad, so that the coupling cost and the difficulty of the bonding process are eliminated.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

11, 12: 전극 패드 21, 22: 단자
100: 기판 200: LED 패키지
300: 접합부 400: 절연부
310: 솔더볼 410: 에폭시막
350: 코팅 솔더볼11, 12: electrode pads 21, 22: terminal
100: substrate 200: LED package
300: joint part 400: insulating part
310: solder ball 410: epoxy film
350: Coated solder ball

Claims (9)

솔더볼의 표면에 에폭시를 도포하여 솔더볼 표면에 에폭시막을 형성하는 단계,
기판 위의 전극 패드 위에 에폭시막이 도포된 코팅 솔더볼을 위치시키는 단계,
상기 코팅 솔더볼 위에 각 단자가 위치하도록 패키지를 위치시키는 단계,
상기 패키지가 위치한 기판을 열처리하여, 상기 에폭시막의 에폭시의 점도를 약화시켜 상기 에폭시가 상기 기판의 상기 전극 패드 외부 표면을 감싸도록 하는 단계, 그리고
상기 열처리의 온도를 상기 솔더볼의 용융 온도 이상으로 증가시켜, 상기 솔더볼 상부에 위치한 상기 패키지의 상기 각 단자와 용융된 솔더볼이 직접 접합하도록 그리고 상기 솔더볼의 하부에 위치한 상기 기판의 상기 전극 패드와 용융된 솔더볼이 직접 접합하도록 하는 접합부를 형성하고, 상기 전극 패드, 상기 각 단자 및 상기 접합부의 표면을 도포하는 절연부를 형성하는 단계
를 포함하고,
상기 솔더볼은 150㎛ 내지 1000㎛의 직경을 갖고,
상기 에폭시막은 0.1㎛~100㎛의 도포 두께를 가지며,
상기 열처리 온도는 상기 솔더볼의 용융 온도 이상인
패키지 결합 방법.Applying an epoxy to the surface of the solder ball to form an epoxy film on the surface of the solder ball,
Placing a coated solder ball coated with an epoxy film on an electrode pad on the substrate,
Positioning the package such that each terminal is positioned on the coated solder ball,
Heat treating the substrate on which the package is placed to weaken the viscosity of epoxy of the epoxy film so that the epoxy surrounds the outer surface of the electrode pad of the substrate;
The temperature of the heat treatment is increased to a temperature higher than the melting temperature of the solder ball so that the terminals of the package positioned above the solder balls are directly bonded to the solder balls and the solder balls are melted A step of forming a bonding portion for directly bonding the solder balls and forming an insulating portion for applying the surface of the electrode pad, each terminal and the bonding portion;
Lt; / RTI >
The solder ball has a diameter of 150 mu m to 1000 mu m,
The epoxy film has a coating thickness of 0.1 mu m to 100 mu m,
The heat treatment temperature is not lower than the melting temperature of the solder ball
How to package. 삭제delete 삭제delete 제1항에서,
상기 솔더볼은 Sn-Bi 합금계, Sn-Ag 합금계 및 Sn-In 합금계 중 적어도 하나로 이루어져 있는 패키지 결합 방법.The method of claim 1,
Wherein the solder ball is formed of at least one of Sn-Bi alloy, Sn-Ag alloy, and Sn-In alloy. 제4항에서,
상기 솔더볼은 Sn-Bi 합금계로 이루어지고, 상기 솔더볼의 열처리 온도는 139℃ 내지 180℃이거나,
상기 솔더볼은 Sn-Ag 합금계로 이루어지고, 상기 솔더볼의 열처리 온도는 220℃ 내지 260℃이거나,
상기 솔더볼은 Sn-In 합금계로 이루어지고, 상기 솔더볼의 열처리 온도는 120℃ 내지 150℃인
패키지 결합 방법.5. The method of claim 4,
The solder ball is made of a Sn-Bi alloy system, and the heat treatment temperature of the solder ball is 139 to 180 ° C,
Wherein the solder ball is made of a Sn-Ag alloy system, the heat treatment temperature of the solder ball is 220 ° C to 260 ° C,
Wherein the solder ball is made of a Sn-In alloy system, and the heat treatment temperature of the solder ball is 120 to 150 DEG C
How to package. 제5항에서,
상기 솔더볼은 Sn-Bi 합금계로 이루어지고, 상기 에폭시막의 경화 온도는 140℃ 내지 200℃이거나,
상기 솔더볼은 Sn-Ag 합금계로 이루어지고, 상기 에폭시막의 경화 온도는 225℃ 내지 280℃이거나,
상기 솔더볼은 Sn-In 합금계로 이루어지고, 상기 에폭시막의 경화 온도는 130℃ 내지 160℃인
패키지 결합 방법. The method of claim 5,
Wherein the solder ball is made of a Sn-Bi alloy system, and the curing temperature of the epoxy film is 140 ° C to 200 ° C,
Wherein the solder ball is made of a Sn-Ag alloy system, and the curing temperature of the epoxy film is 225 ° C to 280 ° C,
The solder ball is made of a Sn-In alloy system, and the curing temperature of the epoxy film is 130 to 160 캜
How to package. 제1항에서,
상기 코팅 솔더볼을 위치시키는 단계는 상기 전극 패드 위에 하나의 코팅 솔더볼을 위치시키는 패키지 결합 방법. The method of claim 1,
Wherein positioning the coated solder balls comprises positioning one coated solder ball on the electrode pads. 제7항에서,
상기 코팅 솔더볼은 피크 앤 플레이스(pick and place) 방법을 이용하여 상기 전극 패드 위에 위치시키는 패키지 결합 방법.8. The method of claim 7,
Wherein the coated solder ball is placed on the electrode pad using a pick and place method. 제1항에서,
상기 패키지는 LED 패키지인 패키지 결합 방법.

The method of claim 1,
Wherein the package is an LED package.

KR1020140118749A 2014-09-05 2014-09-05 Method for bonding package KR101607675B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140118749A KR101607675B1 (en) 2014-09-05 2014-09-05 Method for bonding package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140118749A KR101607675B1 (en) 2014-09-05 2014-09-05 Method for bonding package

Publications (2)

Publication Number Publication Date
KR20160029921A KR20160029921A (en) 2016-03-16
KR101607675B1 true KR101607675B1 (en) 2016-04-12

Family

ID=55649746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140118749A KR101607675B1 (en) 2014-09-05 2014-09-05 Method for bonding package

Country Status (1)

Country Link
KR (1) KR101607675B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101892468B1 (en) * 2016-06-10 2018-08-27 엘지이노텍 주식회사 Board mounting module and producing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187635A (en) * 2010-03-08 2011-09-22 Hitachi Metals Ltd Semiconductor device, and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187635A (en) * 2010-03-08 2011-09-22 Hitachi Metals Ltd Semiconductor device, and method of manufacturing the same

Also Published As

Publication number Publication date
KR20160029921A (en) 2016-03-16

Similar Documents

Publication Publication Date Title
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US20130329391A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
US20150144985A1 (en) Electronic Device
JP6490223B2 (en) Method for reducing voids at solder locations
KR101167443B1 (en) Lead pin for printed circuit board and printed circuit board using the same
TW201937618A (en) Method of forming an electronic device structure having an electronic component with an on-edge orientation and related structures
JPWO2008120564A1 (en) Electronic component mounting structure and electronic component mounting method
US9368675B2 (en) Method of manufacturing light-emitting device and wiring substrate for light-emitting element
KR20120038723A (en) Method of manufacturing light emitting device package
JP2015188004A (en) Package, semiconductor device, and semiconductor module
KR101607675B1 (en) Method for bonding package
JP5560713B2 (en) Electronic component mounting method, etc.
JP2008288490A (en) Process for producing built-in chip substrate
CN105244327A (en) Electronic device module and method of manufacturing the same
JP5930982B2 (en) Electronic component package and manufacturing method thereof
KR100246367B1 (en) Semiconductor package and manufacturing method
JP2003152003A (en) Structure and method for mounting by using the same
CN101996974B (en) Ball grid array printed circuit board and packaging structure and process thereof
KR20140038735A (en) Package module and method for manufacturing the same
KR100475338B1 (en) Chip scale package using wire bonder and manufacture method for the same
JP4381657B2 (en) Circuit board and electronic component mounting method
KR101111426B1 (en) Semiconductor pakage having coated solder ball
JP2020205313A (en) Manufacturing method of electronic circuit module and electronic component
JP2000165024A (en) Wiring board, electronic component and their connecting method

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 5