KR101600202B1 - Structure of the circuit board - Google Patents

Structure of the circuit board Download PDF

Info

Publication number
KR101600202B1
KR101600202B1 KR1020140175853A KR20140175853A KR101600202B1 KR 101600202 B1 KR101600202 B1 KR 101600202B1 KR 1020140175853 A KR1020140175853 A KR 1020140175853A KR 20140175853 A KR20140175853 A KR 20140175853A KR 101600202 B1 KR101600202 B1 KR 101600202B1
Authority
KR
South Korea
Prior art keywords
pattern
land
circuit pattern
circuit board
circuit
Prior art date
Application number
KR1020140175853A
Other languages
Korean (ko)
Inventor
우상엽
Original Assignee
영풍전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영풍전자 주식회사 filed Critical 영풍전자 주식회사
Priority to KR1020140175853A priority Critical patent/KR101600202B1/en
Application granted granted Critical
Publication of KR101600202B1 publication Critical patent/KR101600202B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering

Abstract

The present invention provides a circuit board structure which comprises: a circuit pattern formed on a surface of a substrate; a land formed in the end of the circuit pattern, and having a solder coated by a soldering process; and a solder resist coated on the surface of the substrate, and insulating not to coat the solder by the soldering process in the circuit pattern. A connection pattern positioned on a border between the circuit pattern and the land, and connecting the circuit pattern and the land is formed to be getting smaller from a diameter of a land being at right angle with the circuit pattern to the terminal of the circuit pattern, and provides a circuit board structure for preventing a crack of the connection pattern.

Description

회로기판의 구조{Structure of the circuit board}Structure of the circuit board [

본 발명은 회로기판의 구조에 관한 것으로, 회로기판에 절연층을 접합할 시, 실시되는 핫프레스 공정에서 핫프레스를 실시함에 따라 회로기판의 두께 편차에 따라 가압 하중이 집중되어 회로패턴과 랜드를 연결하는 연결패턴의 크랙을 방지하는 회로기판의 구조에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a structure of a circuit board, in which when an insulating layer is bonded to a circuit board, a hot press is performed in a hot press process in which a pressing load is concentrated in accordance with a thickness variation of the circuit board, To a structure of a circuit board that prevents cracks in connection patterns to be connected.

인쇄회로기판은 회로패턴이 형성되는 기판과, 회로패턴을 커버하는 솔더레지스트(solder resist)를 포함한다.The printed circuit board includes a substrate on which a circuit pattern is formed, and a solder resist covering the circuit pattern.

그리고 반도체칩과 신호 연결되도록 솔더레지스트의 일부를 개방하여 금도금이나 기타 방법으로 개방된 영역을 처리한다. And a portion of the solder resist is opened to signal-connect the semiconductor chip to process the open area by gold plating or other methods.

여기서 솔더레지스트가 개방되어 반도체칩이 실장되는 회로패턴의 일부분을 패드(pad)라 한다.Here, a part of the circuit pattern in which the solder resist is opened and the semiconductor chip is mounted is referred to as a pad.

특히, 어셈블리 공정을 통해, 반도체칩과 신호 연결이 되도록 패드에 와이어 본딩이 되는데, 복수의 패드에 와이어를 정렬시켜 부착하는 것은 정밀도에 한계가 있어 어려움이 있다. Particularly, through the assembly process, wires are bonded to pads so as to be signal-connected to the semiconductor chips. However, alignment and attachment of wires to a plurality of pads are difficult because of their limited precision.

그리고 제조상의 오차에 의해 패드를 커버하는 솔더레지스트의 개방이 어긋나게 되어 패드의 개방영역이 협소해질 우려가 있어 패드뿐만 아니라, 패드의 외측을 개방시켜 패드와 패드 사이를 오픈시킨다.The opening of the solder resist covering the pads is shifted by a manufacturing error, and the open area of the pads may be narrowed. In addition, not only the pads but also the outside of the pads are opened to open the pads and the pads.

그리고 반도체 칩을 인쇄회로기판에 실장하기 위한 방법으로는 골드와이어(gold wire)를 사용하는 방법이 적용되고 있으며, 골드와이어를 이용한 방법을 적용하기 위해서는 인쇄회로기판의 패드의 표면도 금도금이 되어야 한다.As a method for mounting a semiconductor chip on a printed circuit board, a method using a gold wire is applied. In order to apply a method using a gold wire, the surface of a pad of a printed circuit board must be plated with gold .

금도금 방법 중에는 전해금도금과 무전해금도금 방식이 있는데, 무전해금도금 방식으로 제품을 진행할 때, 패드와 패드 사이에 개방된 솔더레지스트는 기판의 외측에 형성되므로 기판과 솔더레지스트는 단차가 형성된다. Among the gold plating methods, there are electrolytic gold plating and electroless gold plating. When the product is processed by the electroless gold plating method, the solder resist opened between the pad and the pad is formed on the outer side of the substrate, so that a step is formed between the substrate and the solder resist.

이에 따라, 패드에 도금을 형성시 패드 외측에 잔존하는 도금활성제 및 도금액이 반응하여 패드와 패드 사이에 솔더레지시트의 경계면을 따라 성장하는 번짐 현상 즉, 이상 도금 형성으로 인하여 쇼트(Short)나 릭(Leak)불량이 발생한다.Accordingly, when the plating is formed on the pad, the plating activator remaining on the outside of the pad reacts with the plating liquid and the plating liquid grows along the interface between the pad and the pad along the interface between the pad and the pad. (Leak) failure occurs.

상기한 문제점을 해소하기 위해 등록특허 제10-114530호(2012.04.30)에서는 기판과, 상기 기판의 일면에 형성되며, 서로 이격되는 제1 패드 및 제2 패드와, 상기 제1 패드에서 연장 형성되는 제1 배선과, 상기 제2 패드에서 연장 형성되며, 상기 제1 배선과 이웃하는 제2 배선 및 상기 제1 배선과 상기 제2 배선의 일부를 커버하도록 상기 기판의 일면에 형성되는 솔더레지스트층을 포함하며, 상기 솔더레지스트층의 단부 중, 상기 제1 배선과 상기 제2 배선 사이에 위치하는 영역에는 굴곡부가 형성되는 인쇄회로기판을 제공하였다.In order to solve the above-mentioned problem, in Patent Application No. 10-114530 (2012.04.30), there is provided a semiconductor device comprising a substrate, first and second pads formed on one surface of the substrate and spaced apart from each other, A solder resist layer formed on one surface of the substrate so as to cover a part of the first wiring and the second wiring; a second wiring extending from the second pad, Wherein a bent portion is formed in an area of the end portion of the solder resist layer located between the first wiring and the second wiring.

상술한 바와 같이 종래의 회로기판은 기판에 회로패턴과 랜드를 형성한 후, 회로패턴을 절연할 목적으로 절연층을 형성하였는데, 이때 절연층이 형성되는 면과 절연층이 형성되지 않는 경계선상에 위치하는 상기 연결패턴은 절연층 및 기판을 적층한 후 접합하기 위해 핫프레스 공정을 실시하는데, 핫프레스 공정을 실시함에 따라 회로기판의 두께 편차 및 회로기판의 연성에 의해 가압 하중이 경계선상에 집중되어 회로패턴과 랜드를 연결하는 연결패턴에 크랙이 발생하였다.
As described above, in the conventional circuit board, after the circuit pattern and the land are formed on the substrate, the insulating layer is formed for the purpose of insulating the circuit pattern. At this time, the surface on which the insulating layer is formed and the boundary line The connection pattern is located in a region where the insulating layer and the substrate are laminated and then subjected to a hot pressing process. The hot pressing process causes the pressing load to concentrate on the boundary line due to the thickness deviation of the circuit board and the ductility of the circuit board. And a crack occurred in the connection pattern connecting the circuit pattern and the land.

따라서 본 발명은 회로패턴과 랜드를 연결하는 연결패턴의 폭을 회로패턴 보다 넓히거나, 회로패턴을 절연하는 절연층을 랜드의 주변까지 연장하거나, 연결패턴에 크랙방지층을 더 형성하도록 해, 절연층 및 회로기판을 접합하기 위해 실시되는 핫프레스 공정에서도 상기 연결패턴의 크랙이 발생하지 않도록 방지하는 회로기판의 구조를 제공하는 것을 그 목적으로 한다.
Therefore, according to the present invention, the width of the connection pattern connecting the circuit pattern and the land is wider than the circuit pattern, or the insulation layer insulating the circuit pattern is extended to the periphery of the land, or the crack prevention layer is further formed in the connection pattern, It is another object of the present invention to provide a structure of a circuit board which prevents a crack in the connection pattern from occurring in a hot press process performed for bonding a circuit board.

본 발명에 따른 회로기판의 구조는 기판의 면상에 형성되는 회로패턴과, 상기 회로패턴의 말단에 형성되고 솔더링(납땜) 공정에 의해 솔더가 도포되는 랜드와, 상기 기판의 면상에 형성되어, 상기 회로패턴을 절연하는 절연층을 포함하는데, 상기 회로패턴과 랜드를 연결하는 연결패턴은 상기 회로패턴과 직각을 이루는 랜드의 지름에서 회로패턴의 종단으로 점차 협소하게 형성하며, 상기 절연층은 상기 랜드와 일정하게 사이 간격을 두고 상기 회로패턴과 직각을 이루는 랜드의 지름 선상까지 연장 형성하여, 연결패턴의 크랙을 방지한다.A structure of a circuit board according to the present invention comprises a circuit pattern formed on a surface of a substrate, a land formed on a terminal of the circuit pattern and to which solder is applied by a soldering process, Wherein a connection pattern connecting the circuit pattern and the land is formed so as to gradually narrow from a diameter of a land perpendicular to the circuit pattern to an end of a circuit pattern, So as to extend to a diameter line of a land perpendicular to the circuit pattern, thereby preventing a crack of the connection pattern.

삭제delete

그리고 본 발명에 따른 상기 연결패턴의 표면에는 상기 연결패턴과 같은 면적의 크랙방지층을 더 적층하여, 연결패턴의 크랙을 방지한다.
A crack prevention layer having the same area as the connection pattern is further laminated on the surface of the connection pattern according to the present invention to prevent cracking of the connection pattern.

본 발명에 따른 회로기판의 구조는 회로패턴과 랜드를 연결하는 연결패턴의 폭을 회로패턴 보다 넓히거나, 회로패턴을 절연하는 절연층을 랜드의 주변까지 연장하거나, 연결패턴에 크랙방지층을 더 형성하도록 해, 절연층 및 회로기판을 접합하기 위해 실시되는 핫프레스 공정에서도 상기 연결패턴의 크랙이 방지되는 효과를 가진다.
The structure of the circuit board according to the present invention is advantageous in that the width of the connection pattern connecting the circuit pattern and the land is wider than the circuit pattern, the insulation layer insulating the circuit pattern is extended to the periphery of the land, Thus, cracking of the connection pattern can be prevented even in the hot press process performed for bonding the insulating layer and the circuit board.

도 1은 종래의 회로기판에서 연결패턴에 발생한 예를 보인 예시도이다.
도 2는 본 발명에 따른 연결패턴의 크랙을 방지하도록 한 회로기판의 실시를 보인 예시도이다.
도 3은 본 발명에 따른 연결패턴의 크랙을 방지하도록 한 회로기판의 다른 실시를 보인 예시도이다.BRIEF DESCRIPTION OF DRAWINGS FIG. 1 is an exemplary view showing an example in which a connection pattern is generated in a conventional circuit board.
2 is an exemplary view showing the implementation of a circuit board for preventing a crack of a connection pattern according to the present invention.
3 is an exemplary view showing another embodiment of a circuit board for preventing a crack of a connection pattern according to the present invention.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary terms, and the inventor should appropriately interpret the concepts of the terms appropriately The present invention should be construed in accordance with the meaning and concept consistent with the technical idea of the present invention.

따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들은 대체할 수 있는 균등한 변형 예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the present specification and the configurations shown in the drawings are merely the most preferred embodiments of the present invention, and not all of the technical ideas of the present invention are described. Therefore, at the time of the present application, It should be understood that variations can be made.

도 1은 종래의 회로기판에서 연결패턴에 발생한 예를 보인 예시도이고, 도 2는 본 발명에 따른 연결패턴의 크랙을 방지하도록 한 회로기판의 실시를 보인 예시도이며, 도 3은 본 발명에 따른 연결패턴의 크랙을 방지하도록 한 회로기판의 다른 실시를 보인 예시도이다.FIG. 1 is an exemplary view showing an example in which a connection pattern is formed in a conventional circuit board, FIG. 2 is an illustration showing an implementation of a circuit board for preventing a crack of a connection pattern according to the present invention, and FIG. Fig. 5 is a view showing another embodiment of a circuit board for preventing a crack of a connection pattern caused by a crack.

본 발명은 회로기판에 절연층을 접합할 시, 실시되는 핫프레스 공정으로 인하여 회로기판에 형성된 절연층의 두께 편차에 따라 가압 하중이 어느 한 지점에 집중되지 않고, 회로패턴과 랜드 및 상기 회로패턴과 랜드를 연결하는 연결패턴 전체에 고르게 분산시켜, 회로패턴 및 연결패턴의 크랙을 방지하는 회로기판의 구조에 관한 것으로, 도면을 참조하여 살펴보면 다음과 같다.According to the present invention, when an insulating layer is bonded to a circuit board, a pressing load is not concentrated at any one point depending on the thickness variation of the insulating layer formed on the circuit board due to the hot press process, The present invention relates to a structure of a circuit board which is uniformly dispersed throughout a connection pattern connecting a land and a land to prevent cracks in the circuit pattern and the connection pattern.

본 발명에 따른 회로기판은 통상의 회로기판과 유사하게 기판(10)의 면상에 형성되는 회로패턴(11)과, 상기 회로패턴(11)의 말단에 형성되고 솔더링(납땜) 공정에 의해 솔더가 도포된 후 전자소자 등이 실장되는 랜드(12)를 포함한다.A circuit board according to the present invention includes a circuit pattern 11 formed on the surface of a substrate 10 similar to a conventional circuit board and a circuit pattern 11 formed on the end of the circuit pattern 11 and being soldered by a soldering process And a land 12 on which an electronic element or the like is mounted after being applied.

상기 회로패턴(11) 및 랜드(12)는 에칭공법으로 형성될 수 있는데, 일례로 기판(10)에 드라이필름(Dry film)을 도포하고 노광 현상을 한 후 동박을 에칭할 수 있다. The circuit pattern 11 and the land 12 may be formed by an etching method. For example, a dry film may be applied to the substrate 10, and the copper foil may be etched after exposure.

이와 달리 기판(10)의 일측 또는 양면에 무전해 도금을 통해 시드층을 형성한 다음, 선택적인 전해도금을 통해 상기 회로패턴(11) 및 랜드(12)를 형성하는 방법을 이용할 수도 있는 등 그 방법은 다양하다. Alternatively, a method may be used in which the seed layer is formed on one side or both sides of the substrate 10 by electroless plating, and then the circuit pattern 11 and the land 12 are formed through selective electrolytic plating. The methods are various.

이때 본 발명에 따른 회로기판은 상기 회로패턴(11)과 랜드(12) 경계상에 위치하고, 상기 회로패턴(11)과 랜드(12)를 연결하는 연결패턴(13)을 형성한다. At this time, the circuit board according to the present invention is located on the boundary between the circuit pattern 11 and the land 12, and forms a connection pattern 13 connecting the circuit pattern 11 and the land 12. [

그리고 상기 회로패턴(11)과 랜드(12) 및 상기 회로패턴(11)과 랜드(12)를 연결하는 연결패턴(13)이 형성된 기판(10)의 면상에는 다시 상기 회로패턴(11)을 절연하는 절연층(20)은 형성한다.The circuit pattern 11 is again insulated on the surface of the substrate 10 on which the circuit pattern 11 and the land 12 and the connection pattern 13 connecting the circuit pattern 11 and the land 12 are formed. The insulating layer 20 is formed.

이때 절연층(20)은 솔더레지스트, 합성수지의 절연시트, 커버레이 등 다양한 소재가 사용될 수 있고, 상기 절연층(20)이 기판(10)에 형성될 시에는 랜드(12) 및 연결패턴(13)의 일부는 오픈(노출)된 상태로 형성되는 것이 바람직하다.The insulating layer 20 may be formed of various materials such as solder resist, an insulating sheet of synthetic resin and a coverlay. When the insulating layer 20 is formed on the substrate 10, the land 12 and the connecting pattern 13 Is preferably formed in an open (exposed) state.

여기서 도 1에 도시한 바와 같이 상기 절연층이 형성되는 면과 절연층이 형성되지 않는 경계선상에 위치하는 상기 연결패턴은 절연층 및 기판을 적층한 후 접합하기 위해 핫프레스 공정을 실시하는데, 핫프레스 공정을 실시함에 따라 회로기판의 두께 편차 및 회로기판의 연성에 의해 가압 하중이 경계선상에 집중되어 회로패턴과 랜드를 연결하는 연결패턴에 크랙이 발생하였다.As shown in FIG. 1, the connecting pattern located on the boundary line where the insulating layer is formed and the insulating layer are formed is a hot press process for laminating and bonding the insulating layer and the substrate. Due to the thickness variation of the circuit board and the ductility of the circuit board due to the pressing process, the pressing load was concentrated on the boundary line, and a crack occurred in the connecting pattern connecting the circuit pattern and the land.

본 발명은 핫프레스 공정을 실시함에 따라 상기한 연결패턴(13) 및 회로패턴(11)에 발생할 수 있는 크랙을 방지하기 위한 것으로, 실시 예를 살펴보면 다음과 같다. The present invention is to prevent cracks that may occur in the connection pattern 13 and the circuit pattern 11 by performing the hot pressing process.

먼저 본 발명은 도 2에 도시한 바와 같이 연결패턴(13)의 크랙을 방지하도록, 상기 연결패턴(13)의 형상을 상기 회로패턴(11)과 직각을 이루는 랜드(12)의 지름, 즉 상기 랜드(12)의 외주에서 회로패턴(11)의 종단으로 연결하는데, 상기 연결패턴(13)의 폭이 점차 협소하도록 형성한다.2, the shape of the connection pattern 13 may be a diameter of the land 12 perpendicular to the circuit pattern 11, that is, Is connected to the end of the circuit pattern (11) on the outer periphery of the land (12), and the width of the connection pattern (13) is gradually narrowed.

따라서 상기 연결패턴(13)의 형상이 상기 랜드(12)와 접하는 부분은 폭이 넓고, 회로패턴(11)과 접하는 부분은 좁은 형상으로, 상기 기판(10)에 형성되는 절연층(20)의 끝단(경계)은 상기 연결패턴(13)의 중간에 위치하도록 하여, 회로패턴보다 넓은 폭을 갖는 상기 연결패턴(13)은 내구력이 향상되어 크랙이 발생하는 것을 방지한다. The portion of the connection pattern 13 which is in contact with the land 12 is wide and the portion of the connection pattern 13 in contact with the circuit pattern 11 is narrow and the portion of the insulation layer 20 The boundary (border) is located in the middle of the connecting pattern 13, so that the connecting pattern 13 having a width wider than the circuit pattern is prevented from cracking due to improved durability.

그리고 상기 절연층(20)은 상기 랜드을 따라 일정하게 원호의 사이 간격을 두고 상기 회로패턴(11)과 직각을 이루는 랜드(12)의 지름 선상까지 연장 형성하여, 핫프레스 공정을 실시함에 따라 기판에 가해지는 가압 하중이 회로패턴에서 연결패턴 및 랜드까지 고르게 미치므로, 상기 연결패턴(13)에 크랙이 발생하는 것을 방지한다. The insulating layer 20 is extended to a diameter of the land 12 at right angles to the circuit pattern 11 with an interval between the arcs uniformly along the land, The pressing force applied to the connection pattern 13 is uniformly distributed from the circuit pattern to the connection pattern and the land, thereby preventing the connection pattern 13 from being cracked.

더불어 본 발명에 따른 다른 실시 예로, 도 3에 도시한 바와 같이 상기 연결패턴(13)의 표면에는 상기 연결패턴(13)과 같은 면적의 크랙방지층(30)을 더 적층하여, 상기 연결패턴(13)에 크랙이 발생하는 것을 방지한다.3, a crack prevention layer 30 having the same area as the connection pattern 13 is further laminated on the surface of the connection pattern 13, and the connection pattern 13 ) Of the substrate.

이때 크랙방지층(30)은 동도금, 동박층의 적층 등으로 형성할 수 있고, 도전성의 금속박이나, 도금으로 형성할 수도 있다.At this time, the anti-crack layer 30 may be formed by copper plating, lamination of the copper foil layer, or the like, or may be formed by a conductive metal foil or plating.

또한 상기 연결패턴의 크랙을 방지하기 위해 실시한 기술 중 어느 하나 또는 줄 이상의 기술을 적용하여 실시할 수 있다.Also, any one or more of the above techniques may be applied to prevent cracking of the connection pattern.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

10: 기판
11: 회로패턴
12: 랜드
13: 연결패턴
20: 절연층
30: 크랙방지층10: substrate
11: Circuit pattern
12: Land
13: Connection pattern
20: Insulation layer
30: crack prevention layer

Claims (3)

기판의 면상에 형성되는 회로패턴과, 상기 회로패턴의 말단에 형성되고 솔더링(납땜) 공정에 의해 솔더가 도포되는 랜드와, 상기 기판의 면상에 형성되어, 상기 회로패턴을 절연하는 절연층을 포함하는 회로기판의 구조에 있어서,
상기 회로패턴과 랜드를 연결하는 연결패턴은 상기 회로패턴과 직각을 이루는 랜드의 지름에서 회로패턴의 종단으로 점차 협소하게 형성하고, 상기 절연층은 상기 랜드와 일정하게 사이 간격을 두고 상기 회로패턴과 직각을 이루는 랜드의 지름 선상까지 연장 형성하여, 연결패턴의 크랙을 방지하는 회로기판의 구조.
A circuit pattern formed on a surface of the substrate; a land formed on the end of the circuit pattern and to which the solder is applied by a soldering (soldering) process; and an insulating layer formed on the surface of the substrate to insulate the circuit pattern In the structure of the circuit board,
Wherein the connection pattern connecting the circuit pattern and the land is formed so as to be gradually narrowed from the diameter of the land perpendicular to the circuit pattern to the end of the circuit pattern, A structure of a circuit board which extends to a diameter line of a land forming a right angle to prevent a crack of a connection pattern.
삭제delete 청구항 1에 있어서,
상기 연결패턴의 표면에는 상기 연결패턴과 같은 면적의 크랙방지층을 더 적층하여, 연결패턴의 크랙을 방지하는 회로기판의 구조.The method according to claim 1,
Wherein a crack preventing layer having the same area as that of the connection pattern is further laminated on the surface of the connection pattern to prevent a crack of the connection pattern.
KR1020140175853A 2014-12-09 2014-12-09 Structure of the circuit board KR101600202B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140175853A KR101600202B1 (en) 2014-12-09 2014-12-09 Structure of the circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140175853A KR101600202B1 (en) 2014-12-09 2014-12-09 Structure of the circuit board

Publications (1)

Publication Number Publication Date
KR101600202B1 true KR101600202B1 (en) 2016-03-07

Family

ID=55540332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140175853A KR101600202B1 (en) 2014-12-09 2014-12-09 Structure of the circuit board

Country Status (1)

Country Link
KR (1) KR101600202B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352155A (en) * 2000-04-06 2001-12-21 Nitto Denko Corp Flexible wiring board and method for mounting electronic part
JP2005268680A (en) * 2004-03-22 2005-09-29 Matsushita Electric Works Ltd Discharge lamp lighting device
KR20100123415A (en) * 2009-05-15 2010-11-24 주식회사 하이닉스반도체 Printed circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352155A (en) * 2000-04-06 2001-12-21 Nitto Denko Corp Flexible wiring board and method for mounting electronic part
JP2005268680A (en) * 2004-03-22 2005-09-29 Matsushita Electric Works Ltd Discharge lamp lighting device
KR20100123415A (en) * 2009-05-15 2010-11-24 주식회사 하이닉스반도체 Printed circuit board

Similar Documents

Publication Publication Date Title
US9775237B2 (en) Wiring substrate and method for manufacturing the same
JP2018504776A (en) High speed interconnects for printed circuit boards
TWI712346B (en) Multilayer circuit board and method of manufacturing the same
US20190074194A1 (en) Solder bond site including an opening with discontinuous profile
US20200365418A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2016076533A (en) Printed wiring board with bump and method of manufacturing the same
TW201503777A (en) Circuit board
TWI699143B (en) Printed circuit board and method of fabricating the same
JP2016076534A (en) Printed wiring board with metal post and method of manufacturing the same
JP6109078B2 (en) Electronic device tape with enhanced lead cracks
TWI661751B (en) Printed circuit board and method for manufacturing the same
US10051734B2 (en) Wiring board and method for manufacturing the same
TWI742297B (en) Circuit board structure having gap filling layer
KR101600202B1 (en) Structure of the circuit board
US20170196096A1 (en) Printed wiring board and method for manufacturing printed wiring board
US11291110B2 (en) Resin substrate and electronic device
CN107305849B (en) Packaging structure and manufacturing method thereof
US11089694B2 (en) Printed wiring board and method for manufacturing printed wiring board
CN104185355A (en) Manufacturing method for circuit board and circuit board
CN109041414A (en) Circuit board structure and its preparation method
TWI604542B (en) Package substrate and the manufacture thereof
JP2016213422A (en) Printed wiring board and manufacturing method of the same
JP6384179B2 (en) Electronic equipment
KR20130028766A (en) The printed circuit board and the method for manufacturing the same
JP2005136339A (en) Substrate-jointing method and its jointing structure

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 4