KR101593873B1 - 차동 스큐와 차동 비대칭성을 최소화한 고속 저전압 차동 신호 전송 송신기 및 이를 포함하는 전자 회로 장치 - Google Patents

차동 스큐와 차동 비대칭성을 최소화한 고속 저전압 차동 신호 전송 송신기 및 이를 포함하는 전자 회로 장치 Download PDF

Info

Publication number
KR101593873B1
KR101593873B1 KR1020150021201A KR20150021201A KR101593873B1 KR 101593873 B1 KR101593873 B1 KR 101593873B1 KR 1020150021201 A KR1020150021201 A KR 1020150021201A KR 20150021201 A KR20150021201 A KR 20150021201A KR 101593873 B1 KR101593873 B1 KR 101593873B1
Authority
KR
South Korea
Prior art keywords
differential
voltage
signal
transmitter
common mode
Prior art date
Application number
KR1020150021201A
Other languages
English (en)
Inventor
전정훈
김석
진자훈
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020150021201A priority Critical patent/KR101593873B1/ko
Application granted granted Critical
Publication of KR101593873B1 publication Critical patent/KR101593873B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명의 실시예들에 따른 전자 회로 장치는 입력 신호에 기초하여 생성한 차동 출력 신호쌍을 차동 채널을 통해 전송하는 저전압 차동 신호 전송(LVDS) 송신기를 포함하는 전자 회로 장치이다. 저전압 차동 신호 전송 송신기는 입력 신호를 입력받고 각각 서로 상보적인 파형들을 가지는 차동 출력 신호쌍을 생성하여 제1 및 제2 출력 단자들에서 차동 채널로 출력하는 차동 출력 드라이버와, 역시 입력 신호를 입력받고 각각 서로 상보적인 파형들을 가지는 차동 보상 신호쌍을 생성하여 각각 제1 및 제2 AC(alternating current) 커플링 커패시터들을 거쳐 제1 및 제2 출력 단자들에 인가하는 전류 보상부를 포함할 수 있다.

Description

차동 스큐와 차동 비대칭성을 최소화한 고속 저전압 차동 신호 전송 송신기 및 이를 포함하는 전자 회로 장치{HIGH SPEED LOW VOLTAGE DIFFERENTIAL SIGNALING TRANSMITTER WITH MINIMIZED DIFFERENTIAL SKEW AND DIFFERENTIAL ASYMMETRY AND ELECTRIC DEVICE HAVING THE SAME}
본 발명은 차동 신호 전송 기술에 관한 것으로, 더욱 상세하게는, 저전압 차동 신호 전송(LVDS) 기법에 관한 것이다.
저전압의 차동 신호를 이용하는 신호 전송 기술인 저전압 차동 신호 전송(LVDS) 기법은 전력 소모가 적고 전송 속도가 빠르며 싱글엔디드 신호에 비해 노이즈에 강하여 데이터 송수신에 널리 이용된다.
LVDS 출력단은 차동 채널의 전압을, 서로 상보적으로 동작하는 풀업(pull-up) 소자와 풀다운(pull-down) 소자로 각각 구성된 드라이버 유닛들을 이용하여, 전송될 신호에 따라 각각 상승 또는 하강시켜 차동 신호를 생성한다. 이러한 기존의 LVDS 출력단은 각 드라이버 유닛들의 출력 임피던스가 크기 때문에 채널 및 부하의 임피던스에 의해 LVDS 출력단의 대역폭이 결정된다.
또한 풀업 소자에 의한 차동 신호의 전압 상승의 기울기가, 풀다운 소자에 의한 전압 하강의 기울기와 달라지기 쉬워, 신호 파형의 비대칭, 스큐, 공통 모드 전압의 변동을 일으키고, PVT(Process, Voltage and Temperature) 조건 변화에 취약하다.
이에 따라, LVDS 출력단을 가지는 송신기 회로에서, 출력되는 차동 신호의 상승 시간과 하강 시간을 단축시킴으로써 대역폭을 향상시킬 수 있는 새로운 회로 구조가 필요하다.
또한, 출력되는 차동 신호의 상승 시간과 하강 시간의 불일치, 이에 따른 신호 파형의 스큐와 비대칭, 공통 모드 전압의 변동을 줄일 수 있는 새로운 회로 구조가 필요하다.
이때, 새로운 회로 구조는 전자 회로 장치 내의 다른 회로 디자인과 성능 명세에는 영향을 주지 않도록, 출력 레벨, 출력 임피던스 등의 특성을 변경시키지 않아야 한다.
본 발명이 해결하고자 하는 과제는 차동 스큐와 차동 비대칭성을 최소화한 고속 저전압 차동 신호 전송 송신기 및 전자 회로 장치를 제공하는 데에 있다.
본 발명이 해결하고자 하는 과제는 출력되는 차동 신호의 상승 시간과 하강 시간을 단축시켜 대역폭을 향상시키며 전송 속도도 높일 수 있는 고속 저전압 차동 신호 전송 송신기 및 전자 회로 장치를 제공하는 데에 있다.
본 발명이 해결하고자 하는 과제는 출력되는 차동 신호의 상승 시간과 하강 시간의 불일치를 보상함으로써 스큐와 비대칭성을 최소화한 고속 저전압 차동 신호 전송 송신기 및 전자 회로 장치를 제공하는 데에 있다.
본 발명이 해결하고자 하는 과제는 나머지 회로 구성의 디자인과 성능, 직류 특성에는 영향을 주지 않으면서 스큐와 비대칭성을 최소화한 고속 저전압 차동 신호 전송 송신기 및 전자 회로 장치를 제공하는 데에 있다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.
본 발명의 기술적 사상에 따른 저전압 차동 신호 전송 송신기는 입력 신호에 기초하여 생성한 차동 출력 신호쌍을 차동 채널을 통해 전송하는 저전압 차동 신호 전송(LVDS) 송신기로서,
상기 입력 신호를 입력받고 각각 서로 상보적인 파형들을 가지는 차동 출력 신호쌍을 생성하여 제1 및 제2 출력 단자들에서 상기 차동 채널로 출력하는 차동 출력 드라이버; 및
상기 입력 신호를 입력받고 각각 서로 상보적인 파형들을 가지는 차동 보상 신호쌍을 생성하여 각각 제1 및 제2 AC(alternating current) 커플링 커패시터들을 거쳐 상기 제1 및 제2 출력 단자들에 인가하는 전류 보상부를 포함할 수 있다.
일 실시예에 따라, 상기 전류 보상부는 차동 보상 드라이버를 포함하며,
상기 차동 보상 드라이버는, 상기 차동 출력 드라이버가 상기 입력 신호의 입력 이후 소정의 지연을 거쳐 상기 차동 출력 신호쌍이 출력하는 시점에 상응하여, 상기 차동 보상 신호쌍의 미분 파형으로 나타나는 제1 및 제2 보상 전류들을 상기 제1 및 제2 출력 단자들에 주입할 수 있는 신호 지연 특성을 가질 수 있다.
일 실시예에 따라, 상기 차동 출력 드라이버는 정적 바이어스 전류에 의해 구동되어 상기 차동 채널 상에서 상기 차동 출력 신호쌍의 전압 상승 및 전압 하강을 일으키고,
상기 저전압 차동 신호 전송 송신기는
상기 제1 및 제2 출력 단자들 사이에서 검출된 공통 모드 전압과 소정의 기준 전압을 비교한 비교 결과에 따라, 상기 차동 출력 드라이버에 공급되는 정적 바이어스 전류를 조절하는 공통 모드 전압 조절부를 더 포함할 수 있다.
일 실시예에 따라, 상기 차동 출력 드라이버는 상기 차동 채널 상에 나타나는 상기 차동 출력 신호쌍의 전압 상승에 기여하는 풀업(pull-up) 전류를 제공하는 풀업 소자와 상기 차동 출력 신호쌍의 전압 하강에 기여하는 풀다운(pull-down) 전류를 제공하는 풀다운 소자를 포함하고,
상기 저전압 차동 신호 전송 송신기는
상기 제1 및 제2 출력 단자들 사이에서 검출된 공통 모드 전압과 소정의 기준 전압을 비교한 비교 결과에 따라, 상기 차동 출력 드라이버의 풀업 전류를 조절하는 공통 모드 전압 조절부를 더 포함할 수 있다.
일 실시예에 따라, 공통 모드 전압 조절부는
피드백 제어 신호가 활성화된 동안에 추가 풀업 전류를 생성하여 상기 차동 출력 드라이버의 풀업 소자에 제공하는 추가 풀업 소자; 및
상기 검출된 공통 모드 전압과 상기 기준 전압을 비교하여 상기 공통 모드 전압이 상기 기준 전압보다 낮아지면 활성화되도록 상기 피드백 제어 신호를 출력하는 비교기를 포함할 수 있다.
본 발명의 다른 측면에 따른 전자 회로 장치는 본 발명의 실시예에 따라 입력 신호에 기초하여 생성한 차동 출력 신호쌍을 차동 채널을 통해 전송하는 저전압 차동 신호 전송 송신기를 포함할 수 있다.
본 발명의 고속 저전압 차동 신호 전송 송신기 및 전자 회로 장치에 따르면, 출력되는 차동 신호의 상승 시간과 하강 시간을 단축시켜 대역폭을 향상시키며 전송 속도도 높일 수 있다.
본 발명의 고속 저전압 차동 신호 전송 송신기 및 전자 회로 장치에 따르면, 출력되는 차동 신호의 상승 시간과 하강 시간의 불일치를 보상함으로써 스큐와 비대칭성을 최소화할 수 있다.
본 발명의 고속 저전압 차동 신호 전송 송신기 및 전자 회로 장치에 따르면, 나머지 회로 구성의 디자인과 성능, 직류 특성에는 영향을 주지 않으면서 차동 신호의 상승 및 하강 시간을 줄일 수 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 고속 저전압 차동 신호 전송(LVDS) 송신기와 이를 포함하는 전자 회로 장치를 예시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 고속 저전압 차동 신호 전송 송신기를 구체적으로 예시한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 고속 저전압 차동 신호 전송 송신기와 기존의 LVDS 송신기의 성능을 비교하기 위해 예시한 파형도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 고속 저전압 차동 신호 전송(LVDS) 송신기와 이를 포함하는 전자 회로 장치를 예시한 블록도이다.
도 1을 참조하면, 전자 회로 장치(10)는, 차동 채널(14)을 통해 차동 신호쌍(OUT, OUTB)을 전송하기 위한 고속 저전압 차동 신호 전송(LVDS) 송신기(100)를 가지는 전자 회로 장치로서, 예시적으로, 로직 회로부(11), 전처리부(12) 및 송신 클럭 생성부(13)를 더 포함할 수 있다.
로직 회로부(11)는 차동 채널(14)을 통해 출력할 데이터(DATA)를 생성하고, 전처리부(12)는 생성된 데이터(DATA)에 기초하여, 차동 채널(14)을 통해 전송하기에 적합하도록 입력 신호(IN)를 생성한다. 실시예에 따라 입력 신호(IN)는 싱글-엔디드 신호일 수도 있고 차동 신호쌍일 수도 있다.
송신 클럭 생성부(13)는 전처리부(12)가 데이터(DATA)의 심볼들을 탑재한 입력 신호(IN)를 생성하기 위한 송신 클럭(CLK)을 제공한다.
고속 저전압 차동 신호 전송 송신기(100)는 차동 채널(14)을 통해 입력 신호(IN)에 따라 생성되는 차동 출력 신호쌍(OUT, OUTB)을 전송할 수 있도록, 소정의 전압 범위(GND ~ VDD)에서 스윙하는 차동 출력 신호쌍(OUT, OUTB)을 차동 채널(14)에 출력할 수 있다.
이를 위해, 고속 저전압 차동 신호 전송 송신기(100)는 차동 출력 드라이버(110) 및 전류 보상부(120)와, 실시예에 따라, 공통 모드 전압 조절부(130)를 더 포함할 수 있다.
구체적으로, 차동 출력 드라이버(110)는 입력 신호(IN)를 입력받고, 각각 서로 상보적인 파형들을 가지는 차동 출력 신호쌍(OUT, OUTB)을 생성하여 제1 및 제2 출력 단자들(141, 142)에서 차동 채널(14)로 출력할 수 있다.
전류 보상부(120)는 마찬가지로 입력 신호(IN)를 입력받아, 역시 각각 서로 상보적인 파형들을 가지도록 차동 보상 신호쌍(CMP, CMPB)을 생성하며, 생성된 차동 보상 신호쌍(CMP, VCMPB)을 각각 제1 및 제2 AC(alternating current) 커플링 커패시터들(C1, C2)을 거쳐 제1 및 제2 출력 단자들(141, 142)에 인가할 수 있다.
구체적으로, 전류 보상부(120)는 차동 보상 드라이버(121)를 포함하며, 차동 보상 드라이버(121)는, 차동 출력 드라이버(110)가 입력 신호(IN)의 입력 이후 소정의 지연을 거쳐 차동 출력 신호쌍(OUT, OUTB)이 출력하는 시점에 상응하여, 차동 보상 신호쌍(CMP, CMPB)의 미분 파형으로 나타나는 제1 및 제2 보상 전류들(IINJ1, IINJ2)을 제1 및 제2 출력 단자들(141, 142)에 주입할 수 있다.
다시 말해, 차동 보상 드라이버(121)는, 차동 출력 드라이버(110)의 신호 지연을 고려하여, 차동 출력 드라이버(110)에서 차동 출력 신호쌍(OUT, OUTB)의 전압 레벨이 변경되는 시점에 맞춰 제1 및 제2 보상 전류들(IINJ1, IINJ2)을 차동 채널(14)의 각 도선에 주입할 수 있다.
이때, 차동 출력 신호쌍(OUT, OUTB)은, AC 커플링 커패시터들(C1, C2)을 거친 보상 전류들(IINJ1, IINJ2)이 차동 채널(14)의 도선에 주입되는 구성에 의해 보상되므로, 송신기 회로의 전체적인 직류 특성은 이러한 보상 회로에 의해 영향을 받지 않는다.
한편, 차동 출력 드라이버(110)는 소정의 정적 바이어스 전류(IB)로 바이어스되는데, 이러한 정적 바이어스 전류(IB)는 차동 채널(14) 상에 나타나는 차동 출력 신호쌍(OUT, OUTB)의 전압 상승 또는 전압 하강을 구동한다. 이때, 전류 보상부(120)의 제1 및 제2 보상 전류들(IINJ1, IINJ2)의 주입에 의해 차동 출력 신호쌍(OUT, OUTB)의 전압 상승 또는 전압 하강의 기울기가 상승하기 때문에, 고속 저전압 차동 신호 전송 송신기(100)의 대역폭은 크게 향상될 수 있다.
다만, 이 경우에 차동 출력 드라이버(110) 내의 소자들 사이의 부정합(mismatch)으로 인한 차동 출력 신호쌍(OUT, OUTB)의 스큐와 비대칭성은 전류 보상부(120) 내의 소자들의 부정합으로 인하여 영향을 받아 개선될 수도 있고 악화될 수도 있다.
이러한 전류 보상부(120)의 영향은, 공통 모드 전압 조절부(130)에 의해 공통 모드 전압을 동적으로 조절함으로써 보상할 수 있다.
실시예에 따라, 공통 모드 전압 조절부(130)는 제1 및 제2 출력 단자들(141, 142) 사이에서 검출된 공통 모드 전압(VCM)과 소정의 기준 전압(VCMREF)을 비교한 비교 결과에 따라, 차동 출력 드라이버(110)에 공급되는 정적 바이어스 전류(IB)를 조절할 수 있다.
실시예에 따라, 공통 모드 전압 조절부(130)는 제1 및 제2 출력 단자들(141, 142) 사이에서 검출된 공통 모드 전압(VCM)과 소정의 기준 전압(VCMREF)을 비교한 비교 결과에 따라, 차동 출력 드라이버(110)에 공급되는 풀업 전류를 조절할 수 있다.
도 2는 본 발명의 일 실시예에 따른 고속 저전압 차동 신호 전송 송신기를 구체적으로 예시한 회로도이다.
도 2를 참조하면, 고속 저전압 차동 신호 전송 송신기(100)는 차동 출력 드라이버(110), 전류 보상부(120) 및 공통 모드 전압 조절부(130)를 포함할 수 있다.
차동 출력 드라이버(110)는 차동 채널(14) 상에 나타나는 차동 출력 신호쌍(OUT, OUTB)의 전압 상승에 기여하는 풀업 전류(pull-up)를 제공할 수 있도록 예를 들어 P형 반도체로 구현되는 제1 및 제2 풀업 소자들(MP1, MP2), 차동 출력 신호쌍(OUT, OUTB)의 전압 하강에 기여하는 풀다운 전류(pull-down)를 제공할 수 있도록 예를 들어 N형 반도체로 구현되는 제1 및 제2 풀다운 소자들(MN1, MN2)과 바이어스 회로부(111)를 포함할 수 있다.
제1 풀업 소자(MP1)와 제1 풀다운 소자(MN1)의 게이트들의 접점에 입력 신호(IN)가 인가되고, 제1 풀업 소자(MP1)와 제1 풀다운 소자(MN1)의 드레인들의 접점에서 반전된 차동 출력 신호(OUTB)가 제2 출력 단자(142)로 출력된다.
한편, 제2 풀업 소자(MP2)와 제2 풀다운 소자(MN2)의 게이트들의 접점에 입력 신호(IN)의 반전된 신호(INB)가 인가되고, 제2 풀업 소자(MP2)와 제2 풀다운 소자(MN2)의 드레인들의 접점에서 입력 신호(IN)에 동기된 차동 출력 신호(OUT)가 제1 출력 단자(141)로 출력된다.
공통 모드 전압 조절부(130)는 제1 및 제2 출력 단자들(141, 142) 사이에 직렬 연결된 검출 저항들(R1, R2)의 접점에서 검출된 공통 모드 전압(VCM)과 소정의 기준 전압(VCMREF)을 비교한 비교 결과에 따라, 차동 출력 드라이버(110)의 풀업 전류를 조절할 수 있다.
구체적으로, 공통 모드 전압 조절부(130)는 피드백 제어 신호(FDBK)가 활성화된 동안에 추가 풀업 전류(IPU)를 생성하여 차동 출력 드라이버(110)의 풀업 소자들(MP1, MP2)에 제공하는 추가 풀업 소자(MP3)와, 검출된 공통 모드 전압(VCM)과 기준 전압(VCMREF)을 비교하여 공통 모드 전압(VCM)이 기준 전압(VCMREF)보다 낮아지면 활성화되도록 피드백 제어 신호(FDBK)를 출력하는 비교기(131)를 포함할 수 있다.
공통 모드 전압(VCM)이 기준 전압(VCMREF)보다 높다는 것은 차동 출력 신호쌍(OUT, OUTB) 중 전압 상승 기울기가 전압 하강 기울기보다 크다는 것을 의미한다. 이때, 비대칭성은 여전히 존재하나 스큐가 소정의 기준보다 작게 나타날 것으로 기대되므로 이 정도의 비대칭성은 큰 문제가 되지 않는다.
반면에, 공통 모드 전압(VCM)이 기준 전압(VCMREF)보다 낮다는 것은 차동 출력 신호쌍(OUT, OUTB) 중 전압 상승 기울기가 전압 하강 기울기보다 작다는 것을 의미한다. 이 경우에는, 비대칭성이 문제될 뿐 아니라, 스큐가 소정의 기준보다 크다는 문제도 있다.
만약 제1 및 제2 출력 단자들(141, 142) 사이에서 검출된 공통 모드 전압(VCM)이 기준 전압(VCMREF)보다 높으면 피드백 제어 신호(FDBK)는 논리 HIGH이고 P형 트랜지스터인 추가 풀업 소자(MP3)는 비활성화된다.
하지만 만약 공통 모드 전압(VCM)이 기준 전압(VCMREF)보다 낮아지면 피드백 제어 신호(FDBK)는 논리 LOW가 되고, P형 트랜지스터인 추가 풀업 소자(MP3)가 활성화되면서 차동 출력 드라이버(110)의 풀업 소자들(MP1, MP2)에 추가 풀업 전류(IPU)가 더 흐른다.
이때, 풀다운 소자들(MN1, MN2)의 소스들에는 바이어스 회로부(111)와 전류 미러링된 전류원(MN3)에 의해 정적 바이어스 전류(IB)가 흐르기 때문에, 추가 풀업 전류(IPU)는 검출 저항들(R1, R2)을 통해 제1 출력 단자(141) 또는 제2 출력 단자(142)를 통해 차동 채널(14)의 도선으로 흘러가게 되고, 그에 따라 공통 모드 전압(VCM)을 조절할 수 있다.
도 3은 본 발명의 일 실시예에 따른 고속 저전압 차동 신호 전송 송신기와 기존의 LVDS 송신기의 성능을 비교하기 위해 예시한 파형도이다.
도 3을 참조하면, 위쪽의 그래프는 차동 출력 신호쌍의 전압 파형 비교이고, 아래쪽의 그래프는 본 발명의 실시예에 따른 보상 전류의 파형이다.
전압 파형 비교에서, 본 발명의 실시예에 따른 고속 저전압 차동 신호 전송 송신기(100)를 이용한 차동 출력 신호쌍의 파형은 청색 실선과 파선으로 표시되어 있고, 모든 조건에서 동일하지만 단지 차동 출력 드라이버(110)만으로 구성되는 기존의 LVDS 송신기의 차동 출력 신호쌍의 파형은 적색 실선과 파선으로 표시되어 있다.
전압의 상승과 하강을 제외한 나머지 부분들은 거의 차이가 없지만, 반전되지 않은 차동 출력 신호의 전압 상승 시에, 본 발명의 실시예는 기존의 LVDS 송신기의 경우보다 전압 상승의 기울기가 더 빠르고 상승 시간은 약 24 ns만큼 개선되었다. 또한 반전되지 않은 차동 출력 신호의 전압 하강 시에도, 본 발명의 실시예는 기존의 LVDS 송신기의 경우보다 전압 하강의 기울기가 더 빠르고 하강 시간은 약 36 ns만큼 개선되었다.
보상 전류의 파형은 보상 전류가 신호의 천이 시점을 전후로 하여 짧은 시간동안 투입되어 성능 향상에 기여할 수 있음을 나타내고 있다.
본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.
10 전자 회로 장치
11 로직 회로부 12 전처리부
13 송신 클럭 생성부 14 차동 채널
100 고속 저전압 차동 신호 전송 송신기
110 차동 출력 드라이버 111 바이어스 회로부
120 전류 보상부 121 차동 보상 드라이버
130 공통 모드 전압 조절부 131 비교기

Claims (6)

  1. 입력 신호에 기초하여 생성한 차동 출력 신호쌍을 차동 채널을 통해 전송하는 저전압 차동 신호 전송(LVDS) 송신기로서,
    상기 입력 신호를 입력받고 각각 서로 상보적인 파형들을 가지는 차동 출력 신호쌍을 생성하여 제1 및 제2 출력 단자들에서 상기 차동 채널로 출력하는 차동 출력 드라이버; 및
    상기 입력 신호를 입력받고 각각 서로 상보적인 파형들을 가지는 차동 보상 신호쌍을 생성하여 각각 제1 및 제2 AC(alternating current) 커플링 커패시터들을 거쳐 상기 제1 및 제2 출력 단자들에 인가하는 전류 보상부를 포함하는 저전압 차동 신호 전송 송신기.
  2. 청구항 1에 있어서, 상기 전류 보상부는 차동 보상 드라이버를 포함하며,
    상기 차동 보상 드라이버는, 상기 차동 출력 드라이버가 상기 입력 신호의 입력 이후 소정의 지연을 거쳐 상기 차동 출력 신호쌍이 출력하는 시점에 상응하여, 상기 차동 보상 신호쌍의 미분 파형으로 나타나는 제1 및 제2 보상 전류들을 상기 제1 및 제2 출력 단자들에 주입할 수 있는 신호 지연 특성을 가지는 것을 특징으로 하는 저전압 차동 신호 전송 송신기.
  3. 청구항 1에 있어서,
    상기 차동 출력 드라이버는 정적 바이어스 전류에 의해 구동되어 상기 차동 채널 상에서 상기 차동 출력 신호쌍의 전압 상승 및 전압 하강을 일으키고,
    상기 저전압 차동 신호 전송 송신기는
    상기 제1 및 제2 출력 단자들 사이에서 검출된 공통 모드 전압과 소정의 기준 전압을 비교한 비교 결과에 따라, 상기 차동 출력 드라이버에 공급되는 정적 바이어스 전류를 조절하는 공통 모드 전압 조절부를 더 포함하는 것을 특징으로 하는 저전압 차동 신호 전송 송신기.
  4. 청구항 1에 있어서,
    상기 차동 출력 드라이버는 상기 차동 채널 상에 나타나는 상기 차동 출력 신호쌍의 전압 상승에 기여하는 풀업(pull-up) 전류를 제공하는 풀업 소자와 상기 차동 출력 신호쌍의 전압 하강에 기여하는 풀다운(pull-down) 전류를 제공하는 풀다운 소자를 포함하고,
    상기 저전압 차동 신호 전송 송신기는
    상기 제1 및 제2 출력 단자들 사이에서 검출된 공통 모드 전압과 소정의 기준 전압을 비교한 비교 결과에 따라, 상기 차동 출력 드라이버의 풀업 전류를 조절하는 공통 모드 전압 조절부를 더 포함하는 것을 특징으로 하는 저전압 차동 신호 전송 송신기.
  5. 청구항 4에 있어서, 상기 공통 모드 전압 조절부는
    피드백 제어 신호가 활성화된 동안에 추가 풀업 전류를 생성하여 상기 차동 출력 드라이버의 풀업 소자에 제공하는 추가 풀업 소자; 및
    상기 검출된 공통 모드 전압과 상기 기준 전압을 비교하여 상기 공통 모드 전압이 상기 기준 전압보다 낮아지면 활성화되도록 상기 피드백 제어 신호를 출력하는 비교기를 포함하는 것을 특징으로 하는 저전압 차동 신호 전송 송신기.
  6. 청구항 1 내지 청구항 5 중 어느 한 청구항에 따라 입력 신호에 기초하여 생성한 차동 출력 신호쌍을 차동 채널을 통해 전송하는 저전압 차동 신호 전송(LVDS) 송신기를 포함하는 전자 회로 장치.
KR1020150021201A 2015-02-11 2015-02-11 차동 스큐와 차동 비대칭성을 최소화한 고속 저전압 차동 신호 전송 송신기 및 이를 포함하는 전자 회로 장치 KR101593873B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150021201A KR101593873B1 (ko) 2015-02-11 2015-02-11 차동 스큐와 차동 비대칭성을 최소화한 고속 저전압 차동 신호 전송 송신기 및 이를 포함하는 전자 회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150021201A KR101593873B1 (ko) 2015-02-11 2015-02-11 차동 스큐와 차동 비대칭성을 최소화한 고속 저전압 차동 신호 전송 송신기 및 이를 포함하는 전자 회로 장치

Publications (1)

Publication Number Publication Date
KR101593873B1 true KR101593873B1 (ko) 2016-02-16

Family

ID=55448091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150021201A KR101593873B1 (ko) 2015-02-11 2015-02-11 차동 스큐와 차동 비대칭성을 최소화한 고속 저전압 차동 신호 전송 송신기 및 이를 포함하는 전자 회로 장치

Country Status (1)

Country Link
KR (1) KR101593873B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050013501A (ko) * 2003-07-28 2005-02-04 간지 오쯔까 신호 송신 시스템 및 신호 송신 라인
KR20090026998A (ko) * 2007-09-11 2009-03-16 삼성전자주식회사 높은 슬루율과 안정성을 갖는 연산 증폭기
KR20100029209A (ko) * 2007-05-21 2010-03-16 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드 Ｍｏｓｆｅｔ 게이트 구동 회로장치
KR20140114771A (ko) * 2013-03-15 2014-09-29 주식회사 테라스퀘어 전류 모드 논리 회로 사용을 배제한 고속, 저전력 송신기 구조

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050013501A (ko) * 2003-07-28 2005-02-04 간지 오쯔까 신호 송신 시스템 및 신호 송신 라인
KR20100029209A (ko) * 2007-05-21 2010-03-16 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드 Ｍｏｓｆｅｔ 게이트 구동 회로장치
KR20090026998A (ko) * 2007-09-11 2009-03-16 삼성전자주식회사 높은 슬루율과 안정성을 갖는 연산 증폭기
KR20140114771A (ko) * 2013-03-15 2014-09-29 주식회사 테라스퀘어 전류 모드 논리 회로 사용을 배제한 고속, 저전력 송신기 구조

Similar Documents

Publication Publication Date Title
US9746864B1 (en) Fast transient low drop-out voltage regulator for a voltage-mode driver
US10298238B2 (en) Differential driver with pull up and pull down boosters
JP5646571B2 (ja) 低いデューティサイクル歪みを有するレベルシフタ
US7893720B2 (en) Bus low voltage differential signaling (BLVDS) circuit
US8030968B1 (en) Staged predriver for high speed differential transmitter
US7839171B1 (en) Digital level shifter and methods thereof
KR100709648B1 (ko) 비교기 회로
KR100630133B1 (ko) 전류 드라이버회로
KR20120087440A (ko) 프리엠퍼시스 회로 및 이를 구비한 차동 전류 신호전송 시스템
US8884680B2 (en) Signal electric potential conversion circuit
US9419616B2 (en) LVDS driver
US20200228103A1 (en) Io circuit and access control signal generation circuit for io circuit
US20180091333A1 (en) Apparatus and method for transmitting data signal based on various transmission modes
US10418952B1 (en) Amplifier with hysteresis
KR101593873B1 (ko) 차동 스큐와 차동 비대칭성을 최소화한 고속 저전압 차동 신호 전송 송신기 및 이를 포함하는 전자 회로 장치
WO2018070261A1 (ja) ドライバ回路およびその制御方法、並びに、送受信システム
US6275082B1 (en) Receiver with switched current feedback for controlled hysteresis
US7898323B2 (en) Amplifying circuit with offset compensation
US6943591B1 (en) Apparatus and method for detecting a fault condition in a common-mode signal
Ayyagari et al. Low power LVDS transmitter design and analysis
US8253461B2 (en) Waveform equalization circuit with pulse width modulation
US11874682B1 (en) Voltage regulator and circuits with a voltage regulator
CN109450435B (zh) 一种lvds接口电路
US11294416B1 (en) Differential clock generator circuit
CN115580288B (zh) 一种可扩展低压信令标准的驱动器及其驱动方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 5