KR101587951B1 - Apparatus and method for backupping memory - Google Patents

Apparatus and method for backupping memory Download PDF

Info

Publication number
KR101587951B1
KR101587951B1 KR1020150058124A KR20150058124A KR101587951B1 KR 101587951 B1 KR101587951 B1 KR 101587951B1 KR 1020150058124 A KR1020150058124 A KR 1020150058124A KR 20150058124 A KR20150058124 A KR 20150058124A KR 101587951 B1 KR101587951 B1 KR 101587951B1
Authority
KR
South Korea
Prior art keywords
signal
memory
power
backup
power supply
Prior art date
Application number
KR1020150058124A
Other languages
Korean (ko)
Inventor
강동훈
문준호
Original Assignee
주식회사 삼보컴퓨터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 삼보컴퓨터 filed Critical 주식회사 삼보컴퓨터
Priority to KR1020150058124A priority Critical patent/KR101587951B1/en
Application granted granted Critical
Publication of KR101587951B1 publication Critical patent/KR101587951B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

According to an embodiment of the present invention, an apparatus for backing up a memory comprises: a backup memory; a voltage detection unit to generate a power signal according to whether power is supplied; a platform controller hub (PCH) to generate a termination signal; a request signal generation unit to generate a backup request signal according to the power signal and the termination signal; a memory controller to store data stored in a general memory to the backup memory according to the backup request signal; and a power-saving control unit to set a power-saving mode type bit of the PCH to represent a power-saving mode.

Description

메모리 백업 장치 및 방법{APPARATUS AND METHOD FOR BACKUPPING MEMORY}[0001] APPARATUS AND METHOD FOR BACKUPPING MEMORY [0002]

본 발명은 메모리 기술에 관한 것으로, 보다 상세하게는 기기에 제공되는 전원이 차단되는 경우 메모리에 저장된 데이터를 백업하는 기술에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory technology, and more particularly, to a technique for backing up data stored in a memory when power supplied to the device is interrupted.

디지털 컴퓨팅 장치는 메모리에 로딩한 프로그램을 프로세서가 참조하고, 참조하면 프로그램에 따라 프로세서가 프로세스를 수행하는 방식으로 작동한다.A digital computing device operates in such a way that a processor refers to a program loaded into memory and, if referenced, the processor performs the process according to the program.

디지털 컴퓨팅 장치가 동작하는 도중 정전 등의 이유로 불시에 전원이 차단되는 경우, 디지털 컴퓨팅 장치는 메모리가 로딩된 프로그램이 삭제됨에 따라 수행 중에 발생한 모든 데이터를 잃어버린다.In the case where power is interrupted due to power failure or the like during operation of the digital computing device, the digital computing device loses all data generated during the execution as the memory-loaded program is deleted.

이에 따라 디지털 컴퓨팅 장치에 전원 차단시 메모리의 데이터를 덤프(dump)하는 기술이 개발되었으나, 운영체제에 따라 프로세서에 의해 처리되는 기능이기에 큰 용량의 배터리가 필요하고, 하드웨어가 운영체제에 종속적으로 구현되어야 한다. 또한, 디지털 컴퓨팅 장치는 재부팅 후, 덤프된 데이터를 분석하여 전원 차단 이전에 수행되던 프로세스를 복원하는 과정을 수행하여야 한다.
본 발명의 배경이 되는 기술은 대한민국 공개특허공보 제1996-0008533호(1996.03.22.)에 개시되어 있다.Accordingly, a technique of dumping data in a memory when a power supply is turned off has been developed. However, since a function is processed by a processor according to an operating system, a battery of a large capacity is required, and hardware must be implemented depending on an operating system . In addition, the digital computing device must analyze the dumped data after the reboot to restore the process that was performed before power down.
The technique which is the background of the present invention is disclosed in Korean Patent Publication No. 1996-0008533 (Mar. 22, 1996).

본 발명의 해결하고자 하는 과제는 전원이 차단되는 경우 메모리에 저장된 데이터를 백업하여 이후 전원의 공급에 따라 백업된 데이터를 복원하여 전원 차단 당시의 작업 환경을 복구하는 메모리 백업 장치 및 방법을 제공하는 것이다.
SUMMARY OF THE INVENTION The present invention provides a memory back-up apparatus and method for backing up data stored in a memory when power is interrupted, .

본 발명의 일 측면에 따르면, 백업 메모리; 전원 공급 여부에 따른 전원 신호를 생성하는 전압 감지부; 종료 신호를 생성하는 PCH(Platform Controller Hub); 상기 전원 신호 및 상기 종료 신호에 따라 백업 요청 신호를 생성하는 요청 신호 발생부; 상기 백업 요청 신호에 따라 일반 메모리에 저장된 데이터를 상기 백업 메모리로 저장하는 메모리 컨트롤러; 및 상기 PCH의 절전 모드 타입 비트를 절전 모드를 나타내도록 설정하는 절전 제어부;를 포함하는 메모리 백업 장치가 제공된다.According to an aspect of the present invention, A voltage sensing unit for generating a power signal depending on whether the power is supplied or not; A PCH (Platform Controller Hub) for generating a termination signal; A request signal generator for generating a backup request signal according to the power supply signal and the end signal; A memory controller for storing data stored in a general memory in the backup memory according to the backup request signal; And a power saving control unit for setting a power saving mode type bit of the PCH to indicate a power saving mode.

상기 요청 신호 발생부는 상기 전원 신호가 low이고 상기 종료 신호가 low인 경우, 상기 백업 요청 신호를 생성할 수 있다.The request signal generator may generate the backup request signal when the power supply signal is low and the end signal is low.

상기 요청 신호 발생부는 상기 전원 신호가 high이고 상기 종료 신호가 low인 경우, 복원 요청 신호를 생성하여 상기 메모리 컨트롤러로 전송하고, 상기 메모리 컨트롤러는 상기 복원 요청 신호에 따라 상기 백업 메모리에 저장된 데이터를 상기 일반 메모리에 저장할 수 있다.Wherein the request signal generator generates a restoration request signal and transmits the restoration request signal to the memory controller when the power supply signal is high and the end signal is low and the memory controller transmits data stored in the backup memory in response to the restoration request signal, Can be stored in normal memory.

상기 메모리 컨트롤러는 상기 복원 요청 신호에 따라 웨이크업 요청 신호를 상기 절전 제어부로 전송하고, 상기 절전 제어부는 상기 웨이크업 요청 신호를 수신하는 경우, 상기 PCH가 웨이크업(wakeup)을 수행하도록 제어할 수 있다.The memory controller transmits a wake-up request signal to the power-saving controller according to the restoration request signal. When the wake-up request signal is received, the power-saving controller controls the PCH to perform a wakeup have.

상기 요청 신호 발생부는, 상기 전원 신호 및 상기 종료 신호를 수신하여 제1 출력 신호를 생성하는 제1 NAND 게이트; 상기 전원 신호 및 상기 제1 출력 신호를 수신하여 제2 출력 신호를 생성하여 상기 메모리 컨트롤러로 전송하는 제2 NAND 게이트; 및 상기 제2 출력 신호를 반전시킨 제3 출력 신호를 생성하여 상기 메모리 컨트롤러로 전송하는 NOT 게이트;를 포함하되, 상기 백업 요청 신호는 상기 제2 출력 신호 및 상기 제3 출력 신호를 포함할 수 있다.Wherein the request signal generator comprises: a first NAND gate receiving the power supply signal and the termination signal to generate a first output signal; A second NAND gate receiving the power supply signal and the first output signal to generate and transmit a second output signal to the memory controller; And a NOT gate for generating a third output signal by inverting the second output signal and transmitting the third output signal to the memory controller, wherein the backup request signal may include the second output signal and the third output signal .

상기 복원 요청 신호는 상기 백업 요청 신호에 포함된 상기 제2 출력 신호와 상기 제3 출력 신호가 반전된 신호를 포함할 수 있다.The restoration request signal may include a signal in which the second output signal and the third output signal included in the backup request signal are inverted.

상기 메모리 백업 장치는 전원을 제공받아 전하를 축전하고, 상기 종료 신호에 따라 축전된 전하에 따른 전원을 상기 메모리 컨트롤러로 제공하는 비상 전원 제공부를 더 포함할 수 있다.The memory back-up apparatus may further include an emergency power supply unit for supplying power to the memory controller according to the charge stored in accordance with the termination signal.

상기 비상 전원 제공부는 전원부로부터 전원을 제공받아 전하를 축전하는 제1 커패시터; 및 상기 제1 커패시터를 통해 제공되는 전원을 상기 종료 신호에 따라 상기 메모리 컨트롤러로 제공하는 트랜지스터를 포함할 수 있다.Wherein the emergency power supply unit includes: a first capacitor that is supplied with power from a power supply unit to store charge; And a transistor for supplying a power provided through the first capacitor to the memory controller according to the termination signal.

상기 비상 전원 제공부는 상기 전원부로부터 전원을 제공받아 전하를 축전하고, 상기 일반 메모리로 축전된 전하에 따른 전원을 제공하는 제2 커패시터를 더 포함하고, 상기 제2 커패시터는 상기 트랜지스터와 연결될 수 있다.The emergency power supply unit may further include a second capacitor that is supplied with power from the power supply unit to store the charge and provides power corresponding to the charge stored in the general memory, and the second capacitor may be connected to the transistor.

상기 비상 전원 제공부는 상기 트랜지스터와 연결되어 상기 트랜지스터로부터 제공받는 전원의 전압을 미리 지정된 수치로 각각 조정하여 상기 제2 커패시터 및 상기 메모리 컨트롤러로 상기 전원을 제공하는 DC/DC 변환부를 더 포함하되, 상기 제2 커패시터는 상기 DC/DC 변환부를 통해 상기 트랜지스터와 연결될 수 있다.
The emergency power supply further comprises a DC / DC converter connected to the transistor to adjust the voltage of a power source supplied from the transistor to a predetermined value to provide the power to the second capacitor and the memory controller, And the second capacitor may be connected to the transistor through the DC / DC converter.

본 발명의 다른 측면에 따르면, 메모리 백업 장치가 메모리의 데이터를 백업하는 방법에 있어서, 전원 공급 여부에 따른 전원 신호를 생성하는 단계; 종료 신호를 생성하는 단계; 상기 전원 신호 및 상기 종료 신호에 따라 일반 메모리에 저장된 데이터를 백업 메모리로 저장하는 단계; 및 절전 모드를 나타내도록 PCH(Platform Controller Hub)의 절전 모드 타입 비트를 설정하는 단계;를 포함하는 메모리 백업 방법이 제공된다.According to another aspect of the present invention, there is provided a method of backing up data in a memory, the method comprising: generating a power signal according to whether a power is supplied; Generating a termination signal; Storing the data stored in the general memory as a backup memory according to the power supply signal and the end signal; And setting a power saving mode type bit of a Platform Controller Hub (PCH) to indicate a power saving mode.

상기 전원 신호 및 상기 종료 신호에 따라 일반 메모리에 저장된 데이터를 백업 메모리로 저장하는 단계는, 상기 전원 신호가 low이고 상기 종료 신호가 low인 경우, 상기 일반 메모리에 저장된 데이터를 상기 백업 메모리로 저장하는 단계일 수 있다.Wherein the step of storing the data stored in the general memory in the backup memory according to the power supply signal and the end signal includes storing the data stored in the general memory in the backup memory when the power supply signal is low and the end signal is low Step.

상기 메모리 백업 방법은 상기 전원 신호가 high이고 상기 종료 신호가 low인 경우, 상기 백업 메모리에 저장된 데이터를 상기 일반 메모리에 저장하는 단계; 및 상기 PCH(Platform Controller Hub)를 통해 웨이크업(wakeup) 과정을 수행하는 단계;를 더 포함할 수 있다.
Storing the data stored in the backup memory in the general memory when the power supply signal is high and the end signal is low; And performing a wakeup process through the PCH (Platform Controller Hub).

본 발명의 일 실시예에 따르면, 비정상 종료가 발생하더라도 작업 환경을 그대로 유지할 수 있다.According to an embodiment of the present invention, even if an abnormal end occurs, the work environment can be maintained.

본 발명의 일 실시예에 따르면, 비정상 종료가 발생하더라도 별도의 부팅 과정 없이 이전 작업 환경을 그대로 제공할 수 있다.According to an embodiment of the present invention, even if an abnormal end occurs, the previous work environment can be directly provided without a separate boot process.

본 발명의 일 실시예에 따르면, 비정상 종료가 발생하여 메모리 백업 작업이 진행된 후에는 더 이상의 전원을 필요로 하지 않는다According to one embodiment of the present invention, no further power is needed after the memory backup operation has proceeded due to the occurrence of an abnormal termination

도 1은 본 발명의 일 실시예에 따른 메모리 백업 장치를 예시한 도면.
도 2는 본 발명의 일 실시예에 따른 메모리 백업 장치의 요청 신호 발생부를 상세히 예시한 도면.
도 3은 본 발명의 일 실시예에 따른 메모리 백업 장치의 비상 전원 제공부를 예시한 도면.
도 4는 본 발명의 일 실시예에 따른 메모리 백업 장치가 메모리를 백업하는 과정을 예시한 순서도.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 illustrates a memory back-up apparatus according to an embodiment of the present invention. FIG.
BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]
3 illustrates an emergency power supply of a memory backup device according to an embodiment of the present invention.
FIG. 4 is a flowchart illustrating a process of backing up a memory by a memory backup device according to an embodiment of the present invention; FIG.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.While the present invention has been described in connection with certain exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and similarities. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. In addition, numerals (e.g., first, second, etc.) used in the description of the present invention are merely an identifier for distinguishing one component from another.

또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.Also, in this specification, when an element is referred to as being "connected" or "connected" with another element, the element may be directly connected or directly connected to the other element, It should be understood that, unless an opposite description is present, it may be connected or connected via another element in the middle.

이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면 번호에 상관없이 동일한 수단에 대해서는 동일한 참조 번호를 사용하기로 한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In order to facilitate a thorough understanding of the present invention, the same reference numerals are used for the same means regardless of the number of the drawings.

도 1은 본 발명의 일 실시예에 따른 메모리 백업 장치를 예시한 블록도이다.1 is a block diagram illustrating a memory backup apparatus according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 전원 차단 장치는 프로세서(110), 일반 메모리(120), 요청 신호 발생부(130), 전원부(140), 전압 감지부(150), 메모리 컨트롤러(160), 백업 메모리(170), 절전 제어부(180), PCH(190) 및 비상 전원 제공부(195)를 포함한다.Referring to FIG. 1, a power-off device according to an embodiment of the present invention includes a processor 110, a general memory 120, a request signal generator 130, a power source 140, a voltage detector 150, A controller 160, a backup memory 170, a power saving control unit 180, a PCH 190, and an emergency power supply unit 195.

프로세서(110)는 일반 메모리(120) 상에 저장된 데이터에 따른 연산을 수행한다. 프로세서(110)는 CPU(Central Processing Unit) 등의 공지된 형태의 프로세서일 수 있다.The processor 110 performs operations according to data stored in the general memory 120. [ The processor 110 may be a processor of a known type such as a CPU (Central Processing Unit).

일반 메모리(120)는 데이터를 저장하고, 저장된 데이터를 프로세서(110)로 제공한다. 또한 일반 메모리(120)는 메모리 컨트롤러(160)로부터 데이터 요청 신호를 수신하는 경우, 저장된 전체 데이터를 메모리 컨트롤러(160)로 전송한다. 일반 메모리(120)는 RAM(Random Access Memory) 등의 휘발성 저장매체일 수 있다.The general memory 120 stores data and provides the stored data to the processor 110. When receiving the data request signal from the memory controller 160, the general memory 120 transmits the entire stored data to the memory controller 160. The general memory 120 may be a volatile storage medium such as a RAM (Random Access Memory).

요청 신호 발생부(130)는 전압 감지부(150)로부터 인입되는 전원 신호와 PCH(190)로부터 인입되는 종료 신호를 참조하여 비정상 종료를 감지하고, 비정상 종료가 발생하는 경우, 메모리 컨트롤러(160)로 메모리의 데이터를 백업하는 것을 요청하는 백업 요청 신호를 전송한다.The request signal generator 130 detects an abnormal termination by referring to the power signal input from the voltage detector 150 and the termination signal input from the PCH 190. If an abnormal termination occurs, And transmits a backup request signal requesting backup of data in the memory.

전원부(140)는 각 기능부로 전원을 제공한다. 특히 전원부(140)는 비상 전원 제공부(195)로 대기 전력인 standby 5V 전원을 제공할 수 있다. The power supply unit 140 provides power to each functional unit. Particularly, the power supply unit 140 can provide the standby power supply unit 195 with the standby power supply unit 195.

전압 감지부(150)는 전원부(140)로 인입되는 AC 전압을 감지하고, 해당 전압이 미리 지정된 수치 이하인 경우, 전원 신호를 생성하여 요청 신호 발생부(130)로 전송한다. The voltage sensing unit 150 senses an AC voltage input to the power supply unit 140 and generates a power supply signal and transmits the power supply signal to the request signal generation unit 130 when the voltage is less than a predetermined value.

메모리 컨트롤러(160)는 요청 신호 발생부(130)로부터 백업 요청 신호를 수신하는 경우, 일반 메모리(120)에 저장된 데이터를 추출하여 백업 메모리(170)로 저장한다. 또한, 메모리 컨트롤러(160)는 요청 신호 발생부(130)로부터 백업 요청 신호를 수신하는 경우, 절전 제어부(180)로 절전 모드 설정 요청 신호를 전송한다. When receiving the backup request signal from the request signal generator 130, the memory controller 160 extracts the data stored in the general memory 120 and stores the extracted data in the backup memory 170. When the memory controller 160 receives the backup request signal from the request signal generator 130, the memory controller 160 transmits a power saving mode setting request signal to the power saving controller 180.

백업 메모리(170)는 메모리 컨트롤러(160)로부터 수신한 데이터를 저장한다. 백업 메모리(170)는 플래시 메모리 등의 비휘발성 메모리일 수 있다.The backup memory 170 stores data received from the memory controller 160. The backup memory 170 may be a non-volatile memory such as a flash memory.

이 때, 메모리 컨트롤러(160)는 요청 신호 발생부(130)로부터 복원 요청 신호를 수신하는 경우, 백업 메모리(170)에 저장된 데이터를 추출하여 일반 메모리(120)에 저장한다. 이 때, 복원 요청 신호는 비정상 종료 이전에 일반 메모리(120)에 저장된 데이터의 복원을 요청하는 신호이다. 요청 신호 발생부(130)는 종료 신호 및 전원 신호가 미리 지정된 패턴인 경우, 복원 요청 신호를 생성하여 메모리 컨트롤러(160)로 전송할 수 있다. 추후 도 2를 참조하여 백업 요청 신호 및 복원 요청 신호를 생성하는 과정을 상세히 설명하도록 한다. 또한, 메모리 컨트롤러(160)는 요청 신호 발생부(130)로부터 복원 요청 신호를 수신하는 경우, 절전 제어부(180)로 웨이크업(wake up) 요청 신호를 전송한다.In this case, when the memory controller 160 receives the restoration request signal from the request signal generator 130, the memory controller 160 extracts the data stored in the backup memory 170 and stores the extracted data in the general memory 120. In this case, the restoration request signal is a signal requesting restoration of the data stored in the general memory 120 before the abnormal termination. The request signal generator 130 may generate a restoration request signal and transmit the restoration request signal to the memory controller 160 when the end signal and the power signal are a predetermined pattern. A process of generating a backup request signal and a restoration request signal will be described in detail with reference to FIG. When the memory controller 160 receives the restoration request signal from the request signal generation unit 130, the memory controller 160 transmits a wake up request signal to the power saving control unit 180.

절전 제어부(180)는 메모리 컨트롤러(160)로부터 절전 모드 설정 요청 신호를 수신하는 경우, PCH(190)의 절전 모드 타입 비트(SLP_TYP)를 초기화하고, 절전 모드(S3)를 나타내도록 절전 모드 타입 비트를 설정한다. 또한, 절전 제어부(180)는 웨이크업 요청 신호를 수신하는 경우, PCH(190)를 제어하여 절전 모드에서 통상 모드로 변경하도록 한다. 이 때, 절전 모드는 메모리에 데이터를 저장한 상태를 유지하고 나머지 기능부는 기능을 중지하는 모드이고, 통상 모드는 각 기능부에 전원을 제공하여 정상 기능을 수행하는 모드일 수 있다.The power saving control unit 180 initializes the power saving mode type bit SLP_TYP of the PCH 190 when the power saving mode setting request signal is received from the memory controller 160 and sets the power saving mode type bit . In addition, when the power saving control unit 180 receives the wake up request signal, the power saving control unit 180 controls the PCH 190 to change from the power saving mode to the normal mode. In this case, the power saving mode is a mode in which data is stored in the memory and the remaining functions are suspended, and the normal mode may be a mode in which power is supplied to each function unit to perform a normal function.

PCH(Platform Controller Hub, 190)는 절전 제어부(180)의 제어에 따라 절전 모드 타입 비트를 절전 모드를 나타내도록 설정한다. 이후, PCH(190)는 절전 제어부(180)의 제어에 따라 절전 모드에서 통상 모드로 모드를 변경한다. 따라서, PCH(190)에 따라 통상 모드로 변경된 메모리 백업 장치는 정전 등의 비정상 종료 상태에서 정상으로 전원이 공급되는 경우, 프로세서(110)는 절전 모드에서 통상 모드로 변경하는 과정을 통해 비정상 종료 이전 작업 환경을 그대로 제공할 수 있다. PCH(190)는 사용자의 조작에 따른 종료 신호를 생성하여 요청 신호 발생부(130)로 전송한다. 예를 들어, PCH(190)는 사용자가 정상 종료를 요청하는 조작(예를 들어, 전원 스위치를 누르는 조작, 사용자 인터페이스 상의 종료 버튼을 클릭하는 조작)을 행한 경우, 미리 지정된 펌웨어 프로그램에 따라 GPIO(General Purpose Input/Output) 핀을 통해 high 상태의 종료 신호를 생성할 수 있다. 또는 PCH(190)는 사용자가 정상 종료를 요청하는 조작을 행하지 않은 상태에서 비정상 종료가 발생하는 경우, low 상태의 종료 신호를 생성할 수 있다.The PCH (Platform Controller Hub) 190 sets the power saving mode type bit to indicate the power saving mode under the control of the power saving control unit 180. Thereafter, the PCH 190 changes the mode from the power saving mode to the normal mode under the control of the power saving control unit 180. [ Accordingly, when the memory backup apparatus changed to the normal mode according to the PCH 190 receives the normal power from the abnormal end state such as the power failure, the processor 110 changes from the power saving mode to the normal mode, The work environment can be provided as it is. The PCH 190 generates a termination signal according to a user operation and transmits the termination signal to the request signal generation unit 130. For example, when the user performs an operation for requesting a normal termination (for example, an operation of pressing a power switch or an operation of clicking a termination button on the user interface), the PCH 190 issues a GPIO The General Purpose Input / Output pin can be used to generate a high status termination signal. Or the PCH 190 may generate a low state end signal when an abnormal termination occurs in a state in which the user does not perform an operation for requesting a normal termination.

비상 전원 제공부(195)는 전원부(140)로부터 대기 전력을 제공받아 축전하고, 비정상 종료가 발생하는 경우, 메모리 컨트롤러(160)로 축전된 전원을 제공한다. 추후 도 3을 참조하여 비상 전원 제공부(195)에 대해 상세히 설명하도록 한다.
The emergency power supply unit 195 receives and stores standby power from the power supply unit 140 and provides power stored in the memory controller 160 when an abnormal termination occurs. Next, the emergency power supply unit 195 will be described in detail with reference to FIG.

도 2는 본 발명의 일 실시예에 따른 메모리 백업 장치의 요청 신호 발생부를 상세히 예시한 도면이다.2 is a detailed block diagram illustrating a request signal generator of the memory backup apparatus according to an embodiment of the present invention.

도 2를 참조하면, 요청 신호 발생부(130)는 제1 NAND 게이트(210), 제2 NAND 게이트(220) 및 NOT 게이트(240)를 포함한다.Referring to FIG. 2, the request signal generator 130 includes a first NAND gate 210, a second NAND gate 220, and a NOT gate 240.

제1 NAND 게이트(210)는 전압감지부(150)로부터 전원 신호를 수신하고, PCH(190)로부터 종료 신호를 수신한다. 제1 NAND 게이트(210)는 전원 신호와 종료 신호에 따라 제1 출력 신호를 생성한다. 즉, 전원 신호가 low이고, 종료 신호가 low인 경우, 제1 NAND 게이트(210)는 high인 제1 출력 신호를 생성한다. 또한, 전원 신호가 low이고, 종료 신호가 high인 경우, 제1 NAND 게이트(210)는 high인 제1 출력 신호를 생성한다. 또한, 전원 신호가 high이고, 종료 신호가 low인 경우, 제1 NAND 게이트(210)는 high인 제1 출력 신호를 생성한다.The first NAND gate 210 receives a power supply signal from the voltage sensing unit 150 and receives a termination signal from the PCH 190. The first NAND gate 210 generates a first output signal in accordance with the power supply signal and the termination signal. That is, when the power supply signal is low and the end signal is low, the first NAND gate 210 generates a first output signal that is high. Also, when the power supply signal is low and the termination signal is high, the first NAND gate 210 generates a first output signal that is high. Also, when the power supply signal is high and the end signal is low, the first NAND gate 210 generates a first output signal that is high.

제2 NAND 게이트(220)는 전압감지부(150)로부터 전원 신호를 수신하고, 제1 NAND 게이트(210)로부터 제1 출력 신호를 수신한다. 제2 NAND 게이트(220)는 전원 신호 및 제1 출력 신호에 따라 제2 출력 신호를 생성하여 메모리 컨트롤러(160) 및 NOT 게이트(240)로 출력한다. 이 때, NOT 게이트(240)는 제2 출력 신호를 반전한 제3 출력 신호를 메모리 컨트롤러(160)로 전송한다.The second NAND gate 220 receives the power supply signal from the voltage sensing unit 150 and receives the first output signal from the first NAND gate 210. The second NAND gate 220 generates a second output signal according to the power supply signal and the first output signal and outputs the second output signal to the memory controller 160 and the NOT gate 240. At this time, the NOT gate 240 transfers the third output signal inverted from the second output signal to the memory controller 160.

메모리 컨트롤러(160)는 일반 메모리(120)와 연결되어, 일반 메모리(120)로부터 데이터를 추출하여 백업 메모리(170)로 전송하거나, 백업 메모리(170)로부터 수신한 데이터를 일반 메모리(120)에 저장한다. 이 때, 메모리 컨트롤러(160)는 NOT 게이트(240)로부터 수신한 제2 출력 신호를 반전한 제3 출력 신호가 low이고 제2 출력 신호가 high인 경우(즉, 백업 요청 신호를 수신한 경우), 일반 메모리(120)로부터 데이터를 추출하여 백업 메모리(170)로 전송할 수 있다. 또한, 메모리 컨트롤러(160)는 NOT 게이트(240)로부터 수신한 제2 출력 신호를 반전한 제3 출력 신호가 high이고 제2 출력 신호가 low인 경우(즉, 복원 요청 신호를 수신한 경우), 백업 메모리(170)로부터 데이터를 추출하여 일반 메모리(120)로 전송할 수 있다.
The memory controller 160 is connected to the general memory 120 to extract data from the general memory 120 and transfer the data to the backup memory 170 or to transfer the data received from the backup memory 170 to the general memory 120 . At this time, if the third output signal obtained by inverting the second output signal received from the NOT gate 240 is low and the second output signal is high (that is, the backup request signal is received) , The data can be extracted from the general memory 120 and transferred to the backup memory 170. In addition, if the third output signal that inverts the second output signal received from the NOT gate 240 is high and the second output signal is low (that is, the restoration request signal is received) Data can be extracted from the backup memory 170 and transferred to the general memory 120. [

도 3은 본 발명의 일 실시예에 따른 메모리 백업 장치의 비상 전원 제공 부를 예시한 도면이다.3 is a diagram illustrating an emergency power supply unit of a memory backup apparatus according to an embodiment of the present invention.

도 3을 참조하면, 비상 전원 제공부(195)는 제1 다이오드(diode, 310), 제1 커패시터(capacitor, 320), 트랜지스터(transistor, 330), DC/DC 변환부(340), 제2 다이오드(350), 제3 다이오드(360) 및 제2 커패시터(370)를 포함한다.3, the emergency power supply 195 includes a first diode 310, a first capacitor 320, a transistor 330, a DC / DC converter 340, A diode 350, a third diode 360, and a second capacitor 370.

제1 다이오드(310)는 전원부(140)로부터 대기 전력을 제공 받는 경우, 대기 전력을 제1 커패시터(320)로 제공한다. 또한, 제1 다이오드(310)는 전원부(140)로부터 대기 전력(standby 5V)이 제공되지 않는 경우, 제1 커패시터(320)에 충전된 전하가 전원부(140)쪽으로 흐르지 않도록 한다.The first diode 310 provides standby power to the first capacitor 320 when the standby power is supplied from the power supply unit 140. The first diode 310 prevents the charge charged in the first capacitor 320 from flowing toward the power supply unit 140 when standby power (standby 5 V) is not supplied from the power supply unit 140.

제1 커패시터(320)는 제1 다이오드(310)를 통해 제공 받은 대기 전력을 충전하고, 대기 전력이 차단되는 경우, 충전된 전력을 트랜지스터(330)로 제공한다.The first capacitor 320 charges the standby power supplied through the first diode 310 and provides the charged power to the transistor 330 when the standby power is interrupted.

트랜지스터(330)는 PCH(190)로부터 종료 신호를 수신하고, 종료 신호가 비정상 종료를 나타내는 경우(low 인 경우), 제1 커패시터(320)로부터 제공받은 전력을 DC/DC 변환부(340)로 제공한다.The transistor 330 receives the termination signal from the PCH 190 and outputs the power supplied from the first capacitor 320 to the DC / DC converter 340 when the termination signal indicates an abnormal termination (low) to provide.

DC/DC 변환부(340)는 트랜지스터로부터 제공받은 전력에 따른 전압을 미리 지정된 수치만큼 각각 조정하여 제2 다이오드(350) 및 메모리 컨트롤러(160)로 전송한다. 즉, DC/DC 변환부(340)는 일반 메모리(120) 및 메모리 컨트롤러(160)의 동작에 적합한 각 전압에 따른 전력을 제2 다이오드(350) 및 메모리 컨트롤러(160)로 전송할 수 있다. 이 때, 메모리 컨트롤러(160)는 제공 받은 전력 중 일부를 백업 메모리(170)로 제공하여, 백업 메모리(170)가 작동하도록 할 수 있다.The DC / DC converter 340 adjusts the voltage according to the power supplied from the transistor to a predetermined value, and transmits the voltage to the second diode 350 and the memory controller 160. That is, the DC / DC converter 340 can transmit power according to each voltage suitable for the operations of the general memory 120 and the memory controller 160 to the second diode 350 and the memory controller 160. At this time, the memory controller 160 may provide some of the provided power to the backup memory 170 so that the backup memory 170 can operate.

제2 다이오드(350)는 제2 커패시터(370)와 연결되어 DC/DC 변환부(340)로부터 제공받은 전력을 통해 일반 메모리(120)로 제공한다. 또한, 제2 다이오드(350)는 DC/DC 변환부(340)로부터 전력의 제공이 중단되는 경우, 제2 커패시터(370)에서 축전된 전하가 DC/DC 변환부(340)로 흐르지 않도록 한다.The second diode 350 is connected to the second capacitor 370 and supplies the second capacitor 350 to the general memory 120 through the power supplied from the DC / DC converter 340. The second diode 350 prevents the electric charge stored in the second capacitor 370 from flowing to the DC / DC converter 340 when the supply of electric power from the DC / DC converter 340 is interrupted.

제3 다이오드(360)는 전원부(140)와 연결되어 전원부(140)가 정상적으로 전력을 제공하는 경우, 해당 전력을 일반 메모리(120)로 전달한다. 이 때, 제3 다이오드(360)를 통해 전달되는 전력에 따라 제2 커패시터(370)는 충전될 수 있다.The third diode 360 is connected to the power supply unit 140 and transmits the power to the general memory 120 when the power supply unit 140 normally provides power. At this time, the second capacitor 370 may be charged according to electric power transmitted through the third diode 360.

제2 커패시터(370)는 전원부(140)로부터 전력 제공이 중단되는 경우, 방전을 통해 일반 메모리(120)로 전력을 제공한다. 상술한 제1 커패시터(320)의 방전을 통해 일반 메모리(120)로 전력이 제공될 수 있으나, 지연 시간이 발생하여 일순간 일반 메모리(120)로 전력의 제공이 중단되어 일반 메모리(120)에 저장된 데이터가 소실될 가능성이 있다. 제2 커패시터(370)는 제1 커패시터(320)의 방전에 따른 전력이 일반 메모리(120)로 제공될 때까지의 시간인 지연 시간 동안 일반 메모리(120)로 전력을 제공하여 일반 메모리(120)의 데이터가 소실되는 것을 방지할 수 있다.
The second capacitor 370 provides power to the general memory 120 through the discharge when power supply from the power supply unit 140 is interrupted. Power may be provided to the general memory 120 through the discharge of the first capacitor 320 described above but the power supply to the general memory 120 is stopped for a moment due to a delay time and stored in the general memory 120 There is a possibility of data loss. The second capacitor 370 provides power to the general memory 120 for a delay time which is the time until power corresponding to the discharge of the first capacitor 320 is provided to the general memory 120, It is possible to prevent the data from being lost.

이하의 표 1은 상술한 각 상황에 따라 발생하는 각 신호 및 메모리 컨트롤러(160)에 인가되는 전원을 예시한 것이다.
Table 1 below illustrates each signal generated according to each of the above-described situations and a power source applied to the memory controller 160.

상황situation 전원 신호Power signal 종료 신호Termination signal 제2 출력 신호The second output signal 제3 출력 신호The third output signal 전원 인가Power supply 비정상 종료에 따른 백업 과정Backup process due to abnormal termination lowlow lowlow highhigh lowlow 인가됨Authorized 정상 종료 후 전원 끊어짐Power failure after normal shutdown lowlow highhigh highhigh lowlow 인가 되지 않음Not authorized 백업 과정 후 전원 공급에 따른 복원 과정Restoration process according to power supply after backup process highhigh lowlow lowlow highhigh 인가됨Authorized 전원 공급 및 정상 종료Power supply and normal shutdown highhigh highhigh highhigh lowlow 인가 되지 않음Not authorized

도 4는 본 발명의 일 실시예에 따른 메모리 백업 장치가 메모리를 백업하는 과정을 예시한 순서도이다.4 is a flowchart illustrating a process of backing up a memory according to an embodiment of the present invention.

도 4를 참조하면, 단계 410에서 메모리 백업 장치는 전원 신호 및 종료 신호를 발생시킨다.Referring to FIG. 4, in step 410, the memory backup device generates a power supply signal and a termination signal.

단계 420에서 메모리 백업 장치는 전원 신호 및 종료 신호에 따라 백업 요청 신호를 메모리 컨트롤러(160)로 전송한다. 예를 들어, 메모리 백업 장치는 전원 신호가 low이고, 종료 신호가 low인 경우, 백업 요청 신호를 메모리 컨트롤러(160)로 전송할 수 있다. 이 때, 도 2를 참조하여 상술한 바와 같이, 메모리 컨트롤러(160)는 트랜지스터(330)를 통해 종료 신호가 low인 경우 전원을 인가 받아 동작할 수 있다.In step 420, the memory backup device transmits a backup request signal to the memory controller 160 according to the power supply signal and the termination signal. For example, the memory back-up device may transmit a backup request signal to the memory controller 160 when the power signal is low and the end signal is low. At this time, as described above with reference to FIG. 2, the memory controller 160 can operate by being supplied with power when the end signal is low through the transistor 330.

단계 430에서 메모리 백업 장치는 메모리 컨트롤러(160)를 통해 일반 메모리(120)에 저장된 전체 데이터를 백업 메모리(170)로 백업한다.In step 430, the memory backup device backs up the entire data stored in the general memory 120 to the backup memory 170 through the memory controller 160.

단계 440에서 메모리 백업 장치는 PCH(190)의 절전 모드 타입을 절전 모드(S3)로 설정한다.In step 440, the memory backup device sets the power saving mode type of the PCH 190 to the power saving mode S3.

단계 450에서 메모리 백업 장치는 전원 신호 및 종료 신호에 따라 복원 요청 신호를 메모리 컨트롤러(160)로 전송한다. 예를 들어, 메모리 백업 장치는 전원 신호가 high이고, 종료 신호가 low인 경우, 복원 요청 신호를 메모리 컨트롤러(160)로 전송할 수 있다.In step 450, the memory backup device transmits a restoration request signal to the memory controller 160 according to the power supply signal and the termination signal. For example, the memory backup device may transmit a restoration request signal to the memory controller 160 when the power supply signal is high and the end signal is low.

단계 460에서 메모리 백업 장치는 메모리 컨트롤러(160)를 통해 백업 메모리(170)에 저장된 데이터를 일반 메모리(120)에 저장한다.In step 460, the memory backup device stores the data stored in the backup memory 170 in the general memory 120 via the memory controller 160.

단계 470에서 메모리 백업 장치는 PCH(190)를 통해 모드를 절전 모드에서 통상 모드로 변경한다. 즉, 메모리 백업 장치는 절전 모드 상태에서 일반 메모리(120)에 저장된 데이터에 따라 작업 환경을 복원할 수 있다.
In step 470, the memory backup device changes the mode from the power saving mode to the normal mode via the PCH 190. That is, the memory backup device can restore the working environment according to the data stored in the general memory 120 in the power saving mode.

상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood that the invention may be varied and varied without departing from the scope of the invention.

Claims (13)

백업 메모리;
전원 공급 여부에 따른 전원 신호를 생성하는 전압 감지부;
종료 신호를 생성하는 PCH(Platform Controller Hub);
상기 전원 신호 및 상기 종료 신호에 따라 백업 요청 신호를 생성하는 요청 신호 발생부;
상기 백업 요청 신호에 따라 일반 메모리에 저장된 데이터를 상기 백업 메모리로 저장하는 메모리 컨트롤러; 및
상기 PCH의 절전 모드 타입 비트를 절전 모드를 나타내도록 설정하는 절전 제어부;
를 포함하는 메모리 백업 장치.
Backup memory;
A voltage sensing unit for generating a power signal depending on whether the power is supplied or not;
A PCH (Platform Controller Hub) for generating a termination signal;
A request signal generator for generating a backup request signal according to the power supply signal and the end signal;
A memory controller for storing data stored in a general memory in the backup memory according to the backup request signal; And
A power saving control unit for setting a power saving mode type bit of the PCH to indicate a power saving mode;
And a memory backup device.
제1 항에 있어서,
상기 요청 신호 발생부는 상기 전원 신호가 low이고 상기 종료 신호가 low인 경우, 상기 백업 요청 신호를 생성하는 것을 특징으로 하는 메모리 백업 장치.
The method according to claim 1,
Wherein the request signal generator generates the backup request signal when the power supply signal is low and the end signal is low.
제2 항에 있어서,
상기 요청 신호 발생부는 상기 전원 신호가 high이고 상기 종료 신호가 low인 경우, 복원 요청 신호를 생성하여 상기 메모리 컨트롤러로 전송하고,
상기 메모리 컨트롤러는 상기 복원 요청 신호에 따라 상기 백업 메모리에 저장된 데이터를 상기 일반 메모리에 저장하는 것을 특징으로 하는 메모리 백업 장치.
3. The method of claim 2,
The request signal generator generates a restoration request signal and transmits the restoration request signal to the memory controller when the power signal is high and the end signal is low,
Wherein the memory controller stores data stored in the backup memory in the general memory according to the restoration request signal.
제3 항에 있어서,
상기 메모리 컨트롤러는 상기 복원 요청 신호에 따라 웨이크업 요청 신호를 상기 절전 제어부로 전송하고,
상기 절전 제어부는 상기 웨이크업 요청 신호를 수신하는 경우, 상기 PCH가 웨이크업(wakeup)을 수행하도록 제어하는 것을 특징으로 하는 메모리 백업 장치.
The method of claim 3,
Wherein the memory controller transmits a wake-up request signal to the power saving control unit according to the restoration request signal,
Wherein the power saving control unit controls the PCH to perform a wakeup when receiving the wake up request signal.
제3 항에 있어서,
상기 요청 신호 발생부는,
상기 전원 신호 및 상기 종료 신호를 수신하여 제1 출력 신호를 생성하는 제1 NAND 게이트;
상기 전원 신호 및 상기 제1 출력 신호를 수신하여 제2 출력 신호를 생성하여 상기 메모리 컨트롤러로 전송하는 제2 NAND 게이트; 및
상기 제2 출력 신호를 반전시킨 제3 출력 신호를 생성하여 상기 메모리 컨트롤러로 전송하는 NOT 게이트;
를 포함하되,
상기 백업 요청 신호는 상기 제2 출력 신호 및 상기 제3 출력 신호를 포함하는 것을 특징으로 하는 메모리 백업 장치.
The method of claim 3,
Wherein the request signal generator comprises:
A first NAND gate receiving the power supply signal and the termination signal to generate a first output signal;
A second NAND gate receiving the power supply signal and the first output signal to generate and transmit a second output signal to the memory controller; And
A NOT gate for generating a third output signal by inverting the second output signal and transmitting the third output signal to the memory controller;
, ≪ / RTI &
Wherein the backup request signal comprises the second output signal and the third output signal.
제5 항에 있어서,
상기 복원 요청 신호는 상기 백업 요청 신호에 포함된 상기 제2 출력 신호가 반전된 신호 및 상기 백업 요청 신호에 포함된 상기 제3 출력 신호가 반전된 신호를 포함하는 것을 특징으로 하는 메모리 백업 장치.
6. The method of claim 5,
Wherein the restoration request signal includes a signal in which the second output signal included in the backup request signal is inverted and a signal in which the third output signal included in the backup request signal is inverted.
제1 항에 있어서,
전원을 제공받아 전하를 축전하고,
상기 종료 신호에 따라 축전된 전하에 따른 전원을 상기 메모리 컨트롤러로 제공하는 비상 전원 제공부를 더 포함하는 메모리 백업 장치.
The method according to claim 1,
Power is supplied to charge the charge,
And an emergency power supply unit for supplying power to the memory controller in accordance with the charge stored in accordance with the termination signal.
제7 항에 있어서,
상기 비상 전원 제공부는
전원부로부터 전원을 제공받아 전하를 축전하는 제1 커패시터; 및
상기 제1 커패시터를 통해 제공되는 전원을 상기 종료 신호에 따라 상기 메모리 컨트롤러로 제공하는 트랜지스터
를 포함하는 것을 특징으로 하는 메모리 백업 장치.
8. The method of claim 7,
The emergency power supply unit
A first capacitor which is supplied with power from a power source and charges electric charge; And
A transistor for providing power to the memory controller according to the termination signal;
And the memory backup device.
제8 항에 있어서,
상기 비상 전원 제공부는
상기 전원부로부터 전원을 제공받아 전하를 축전하고, 상기 일반 메모리로 축전된 전하에 따른 전원을 제공하는 제2 커패시터를 더 포함하고,
상기 제2 커패시터는 상기 트랜지스터와 연결되는 것을 특징으로 하는 메모리 백업 장치.
9. The method of claim 8,
The emergency power supply unit
Further comprising a second capacitor for receiving electric power from the power supply unit to store electric charge and providing power according to the electric charge stored in the general memory,
And the second capacitor is coupled to the transistor.
제9 항에 있어서,
상기 비상 전원 제공부는
상기 트랜지스터로부터 제공받는 전원의 전압을 미리 지정된 수치로 각각 조정하여 상기 제2 커패시터 및 상기 메모리 컨트롤러로 상기 전원을 제공하는 DC/DC 변환부
를 더 포함하되,
상기 제2 커패시터는 상기 DC/DC 변환부를 통해 상기 트랜지스터와 연결되는 것을 특징으로 하는 메모리 백업 장치.
10. The method of claim 9,
The emergency power supply unit
A DC / DC conversion unit for adjusting a voltage of a power source supplied from the transistor to a predetermined value to provide the power to the second capacitor and the memory controller,
Further comprising:
And the second capacitor is connected to the transistor through the DC / DC converter.
메모리 백업 장치가 메모리의 데이터를 백업하는 방법에 있어서,
전원 공급 여부에 따른 전원 신호를 생성하는 단계;
종료 신호를 생성하는 단계;
상기 전원 신호 및 상기 종료 신호에 따라 일반 메모리에 저장된 데이터를 백업 메모리로 저장하는 단계; 및
절전 모드를 나타내도록 PCH(Platform Controller Hub)의 절전 모드 타입 비트를 설정하는 단계;
를 포함하는 메모리 백업 방법.
A method for backing up data in a memory backup device,
Generating a power signal depending on whether or not the power is supplied;
Generating a termination signal;
Storing the data stored in the general memory as a backup memory according to the power supply signal and the end signal; And
Setting a power saving mode type bit of a PCH (Platform Controller Hub) to indicate a power saving mode;
Lt; / RTI >
제11 항에 있어서,
상기 전원 신호 및 상기 종료 신호에 따라 일반 메모리에 저장된 데이터를 백업 메모리로 저장하는 단계는,
상기 전원 신호가 low이고 상기 종료 신호가 low인 경우, 상기 일반 메모리에 저장된 데이터를 상기 백업 메모리로 저장하는 단계인 것을 특징으로 하는 메모리 백업 방법.
12. The method of claim 11,
Wherein the step of storing the data stored in the general memory in the backup memory according to the power supply signal and the termination signal comprises:
And storing the data stored in the general memory in the backup memory when the power supply signal is low and the end signal is low.
제12 항에 있어서,
상기 전원 신호가 high이고 상기 종료 신호가 low인 경우, 상기 백업 메모리에 저장된 데이터를 상기 일반 메모리에 저장하는 단계; 및
상기 PCH(Platform Controller Hub)를 통해 웨이크업(wakeup) 과정을 수행하는 단계;
를 더 포함하는 메모리 백업 방법.
13. The method of claim 12,
Storing the data stored in the backup memory in the general memory when the power supply signal is high and the end signal is low; And
Performing a wakeup process through the Platform Controller Hub (PCH);
Further comprising the steps of:
KR1020150058124A 2015-04-24 2015-04-24 Apparatus and method for backupping memory KR101587951B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150058124A KR101587951B1 (en) 2015-04-24 2015-04-24 Apparatus and method for backupping memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150058124A KR101587951B1 (en) 2015-04-24 2015-04-24 Apparatus and method for backupping memory

Publications (1)

Publication Number Publication Date
KR101587951B1 true KR101587951B1 (en) 2016-01-25

Family

ID=55306982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150058124A KR101587951B1 (en) 2015-04-24 2015-04-24 Apparatus and method for backupping memory

Country Status (1)

Country Link
KR (1) KR101587951B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102520589B1 (en) * 2022-10-25 2023-04-11 주식회사 파두 Power loss protection integrated circuit using low volatage capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940018749A (en) * 1993-01-12 1994-08-18 허명석 Automatic backup and recovery device and method of computer system
JPH11312389A (en) * 1998-04-28 1999-11-09 Toshiba Information Systems Corp Semiconductor memory
US20040190210A1 (en) * 2003-03-26 2004-09-30 Leete Brian A. Memory back up and content preservation
JP2011008748A (en) * 2009-06-25 2011-01-13 Chung-Wen Chan Electronic device for reducing power consumption of motherboard, and motherboard thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940018749A (en) * 1993-01-12 1994-08-18 허명석 Automatic backup and recovery device and method of computer system
JPH11312389A (en) * 1998-04-28 1999-11-09 Toshiba Information Systems Corp Semiconductor memory
US20040190210A1 (en) * 2003-03-26 2004-09-30 Leete Brian A. Memory back up and content preservation
JP2011008748A (en) * 2009-06-25 2011-01-13 Chung-Wen Chan Electronic device for reducing power consumption of motherboard, and motherboard thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102520589B1 (en) * 2022-10-25 2023-04-11 주식회사 파두 Power loss protection integrated circuit using low volatage capacitor

Similar Documents

Publication Publication Date Title
US10164457B2 (en) Charging method and apparatus
EP3309998B1 (en) Power sourcing equipment, and method and apparatus for power over ethernet
US8055889B2 (en) BIOS management device and method for managing BIOS setting value
US8648494B2 (en) Uninterruptible power supply and method of energy saving thereof
US8129947B2 (en) Method and system for utilizing a memory control circuit for controlling data transfer to and from a memory system
CN115993882A (en) Disk array card standby electric control method, device, electronic equipment and storage medium
WO2017052500A1 (en) Server node shutdown
US11099621B2 (en) Real time clock battery power management
US6538344B1 (en) Uninterruptable power supply system with automatic data storing arrangement
TWI629687B (en) Flash memory device having abnormal power protection
US20090185399A1 (en) Active start judgment circuit
US11157060B2 (en) Systems and methods for chassis-level persistent memory sequencing and safety
KR101587951B1 (en) Apparatus and method for backupping memory
US10496298B2 (en) Configurable flush of data from volatile memory to non-volatile memory
US20170220354A1 (en) Server node shutdown
US20200105312A1 (en) NVDIMM System with UPS power source
US20230019075A1 (en) Electronic device including a plurality of power management integrated circuits and method of operating the same
US20010047492A1 (en) Uninterruptible power supply for automatically storing computer data in hard disk when halting
US6266786B1 (en) Method and circuit for safeguarding CMOS RAM data in a computer system at low battery power
US20120311367A1 (en) Circuit protection system and method
CN114020133B (en) Storage system
JP2016045534A (en) Computer system, method for activating computer system, and program for computer system
TWI665561B (en) Server and remote control method thereof
CN110740104A (en) switch system startup management method and device
JP2854154B2 (en) Processing equipment

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191204

Year of fee payment: 5