KR101565725B1 - A multilayer ceramic capacitor and a method for manufactuaring the same - Google Patents
A multilayer ceramic capacitor and a method for manufactuaring the same Download PDFInfo
- Publication number
- KR101565725B1 KR101565725B1 KR1020150002677A KR20150002677A KR101565725B1 KR 101565725 B1 KR101565725 B1 KR 101565725B1 KR 1020150002677 A KR1020150002677 A KR 1020150002677A KR 20150002677 A KR20150002677 A KR 20150002677A KR 101565725 B1 KR101565725 B1 KR 101565725B1
- Authority
- KR
- South Korea
- Prior art keywords
- internal electrode
- face
- side margin
- margin portion
- ceramic
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Abstract
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 서로 대향하는 제1 측면 및 제2 측면, 상기 제1 측면 및 제2 측면을 연결하는 제3 단면 및 제4 단면을 가지는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 상기 제3 단면 또는 제4 단면으로 일단이 노출되는 복수 개의 내부전극; 및 상기 제1 측면 및 제2 측면에서 상기 내부전극의 단부까지의 평균 두께가 18μm 이하로 형성된 제1 사이드 마진부 및 제2 사이드 마진부;를 포함하며, 상기 세라믹 본체 내부의 커버층과 상기 사이드 마진부의 경계면을 두께 방향으로 두 개의 영역으로 구분할 때, 상기 내부전극에 인접한 영역을 S1이라 하고, 상기 S1의 기공률을 P1이라 하면, 1≤P1≤20을 만족할 수 있다.A multilayer ceramic capacitor according to an embodiment of the present invention includes: a ceramic body having first and second sides facing each other, a third end face and a fourth end face connecting the first side and the second side; A plurality of internal electrodes formed inside the ceramic body and having one end exposed at the third end face or the fourth end face; And a first side margin portion and a second side margin portion formed on the first side surface and the second side surface to have an average thickness of 18 mu m or less from the end portion of the internal electrode to the end portion of the internal electrode, When the boundary surface of the margin portion is divided into two regions in the thickness direction, a region adjacent to the internal electrode is defined as S1, and a porosity of S1 is defined as P1, 1? P1? 20 can be satisfied.
Description
본 발명은 적층 세라믹 커패시터 및 그 제조방법에 관한 것으로, 보다 상세하게는 신뢰성이 우수한 고용량 적층 세라믹 커패시터 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE
일반적으로 커패시터, 인턱터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.
In general, an electronic component using a ceramic material such as a capacitor, an inductor, a piezoelectric element, a varistor or a thermistor includes a ceramic body made of a ceramic material, internal electrodes formed inside the body, and external electrodes provided on the surface of the ceramic body to be connected to the internal electrodes Respectively.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.A multilayer ceramic capacitor in a ceramic electronic device includes a plurality of laminated dielectric layers, an inner electrode disposed opposite to the dielectric layer with one dielectric layer interposed therebetween, and an outer electrode electrically connected to the inner electrode.
적층 세라믹 커패시터는 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.The multilayer ceramic capacitor is widely used as a component of a mobile communication device such as a computer, a PDA, and a mobile phone due to its small size, high capacity, and ease of mounting.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 커패시터도 크기가 작고, 용량이 큰 고용량 제품이 요구되고 있다. In recent years, miniaturization and multifunctionalization of electronic products have led to the tendency of miniaturization and high functioning of chip components. Therefore, a multilayer ceramic capacitor is required to have a small-sized and high capacity high-capacity product.
적층 세라믹 커패시터의 용량을 높이는 위해서 유전체층을 박막화하는 방법, 박막화된 유전체층을 고적층화하는 방법, 내부전극의 커버리지를 향상시키는 방법 등이 고려되고 있다. 또한, 용량을 형성하는 내부전극의 중첩 면적을 향상시키는 방법이 고려되고 있다.
A method of making a dielectric layer thinner in order to increase the capacity of the multilayer ceramic capacitor, a method of forming a thinned dielectric layer in a solid layer, and a method of improving the coverage of the internal electrode have been considered. Further, a method of improving the overlapping area of the internal electrodes for forming the capacitors has been considered.
일반적으로 적층 세라믹 커패시터는 다음과 같이 제조될 수 있다. 우선, 세라믹 그린시트를 제조하고, 세라믹 그린시트 상에 도전성 페이스트를 인쇄하여 내부전극을 형성한다. 내부전극이 형성된 세라믹 그린시트를 수십 내지 수백층 까지 겹쳐 쌓아 올려 그린 세라믹 적층체를 만든다. 이 후 그린 세라믹 적층체를 고온 및 고압으로 압착하여 딱딱한 그린 세라믹 적층체를 만들고, 절단 공정을 거쳐 그린 칩을 제조한다. 이후 그린 칩을 가소 및 소성하고, 이후 외부전극을 형성하여 적층 세라믹 커패시터를 완성한다.Generally, a multilayer ceramic capacitor can be manufactured as follows. First, a ceramic green sheet is prepared, and conductive paste is printed on a ceramic green sheet to form an internal electrode. A ceramic green sheet having internal electrodes is stacked up to several tens to several hundred layers to form a green ceramic laminate. Thereafter, the green ceramic laminate is pressed at high temperature and high pressure to produce a rigid green ceramic laminate, and a green chip is produced through a cutting process. Thereafter, the green chip is calcined and fired, and then external electrodes are formed to complete the multilayer ceramic capacitor.
상기와 같은 제조방법에 의하여 적층 세라믹 커패시터를 형성하는 경우, 내부전극이 형성되지 않는 유전체층의 마진부 영역을 최소화하기 어려워 내부전극의 중첩 면적을 늘리는게 한계가 있다. 또한, 적층 세라믹 커패시터의 모서리부의 마진부는 다른 영역의 마진부보다 두껍게 형성되어 가소 및 소성시 탄소의 제거가 용이하지 않은 문제가 있다.When the multilayer ceramic capacitor is formed by the above-described manufacturing method, it is difficult to minimize the marginal area of the dielectric layer where the internal electrode is not formed, so that it is difficult to increase the overlap area of the internal electrodes. In addition, the marginal portion of the edge portion of the multilayer ceramic capacitor is formed thicker than the marginal portion of the other region, so that there is a problem in that carbon removal at the time of calcination and firing is not easy.
상기의 문제를 해결하기 위하여 내부전극이 형성되지 않는 마진부 영역을 기제작된 세라믹 적층체에 형성하는 방법이 고안되고 있으나, 세라믹 적층체의 커버 영역과 상기 마진부의 경계면에 발생하는 기공으로 인해 충격에 취약한 문제가 있다.In order to solve the above problem, there has been devised a method of forming a marginal region in which the internal electrode is not formed in the manufactured ceramic laminate. However, due to the pores generated at the interface between the cover region and the margin portion of the ceramic laminate, There is a vulnerable problem.
아래 선행기술문헌은 세라믹 적층체의 커버 영역의 기공률을 조절하고 있으나, 상기의 문제를 해결하지는 못한다. Although the prior art documents below control the porosity of the cover region of the ceramic laminate, the above problems can not be solved.
본 발명은 신뢰성이 우수한 고용량 적층 세라믹 커패시터 및 그 제조방법을 제공하는 것을 목적으로 한다.
An object of the present invention is to provide a high-capacity multilayer ceramic capacitor having excellent reliability and a method of manufacturing the same.
본 발명의 일 실시형태는 서로 대향하는 제1 측면 및 제2 측면, 상기 제1 측면 및 제2 측면을 연결하는 제3 단면 및 제4 단면을 가지는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 상기 제3 단면 또는 제4 단면으로 일단이 노출되는 복수 개의 내부전극; 및 상기 제1 측면 및 제2 측면에서 형성된 제1 사이드 마진부 및 제2 사이드 마진부;를 포함하며, 상기 세라믹 본체 내부의 커버층과 상기 사이드 마진부의 경계면을 두께 방향으로 두 개의 영역으로 구분할 때, 상기 내부전극에 인접한 영역을 S1이라 하고, 상기 S1의 기공률을 P1이라 하면, 1≤P1≤20을 만족하는 적층 세라믹 커패시터를 제공한다.An embodiment of the present invention is a ceramic body having a first side face and a second side opposite to each other, a third end face connecting the first side face and the second side face, and a fourth end face; A plurality of internal electrodes formed inside the ceramic body and having one end exposed at the third end face or the fourth end face; And a first side margin portion and a second side margin portion formed at the first side surface and the second side surface. When the boundary surface between the cover layer and the side margin portion in the ceramic body is divided into two regions in the thickness direction A region adjacent to the internal electrode is represented by S1, and a porosity of S1 is represented by P1, 1? P1? 20.
상기 제1 및 사이드 마진부 및 제2 사이드 마진부는 상기 제1 측면 및 제2 측면에서 상기 내부전극의 단부까지의 평균 두께가 18μm 이하로 형성될 수 있다.The first and the side margin portions and the second side margin portion may have an average thickness of 18 탆 or less from the first side surface and the second side surface to the end portion of the internal electrode.
상기 제1 사이드 마진부 및 제2 사이드 마진부는 세라믹 슬러리로 형성될 수 있다.The first side margin portion and the second side margin portion may be formed of a ceramic slurry.
상기 내부전극은 일단이 상기 제3 단면으로 노출되고, 타단이 상기 제4 단면으로부터 소정의 간격을 두고 형성되는 제1 내부전극 및 일단이 제4 단면으로 노출되고, 타단이 상기 제3 단면으로부터 소정의 간격을 두고 형성되는 제2 내부전극으로 구성될 수 있다.
Wherein the internal electrode has a first internal electrode, one end of which is exposed at the third end face, and the other end is formed at a predetermined distance from the fourth end face, one end exposed at the fourth end face, And a second internal electrode formed at an interval of the first internal electrode.
본 발명의 다른 실시형태는 서로 대향하는 제1 측면 및 제2 측면, 상기 제1 측면 및 제2 측면을 연결하는 제3 단면 및 제4 단면을 가지는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 상기 제3 단면 또는 제4 단면으로 일단이 노출되는 복수 개의 내부전극; 및 상기 제1 측면 및 제2 측면에 형성된 제1 사이드 마진부 및 제2 사이드 마진부;를 포함하며, 상기 세라믹 본체 내부의 커버층과 상기 사이드 마진부의 경계면을 두께 방향으로 두 개의 영역으로 구분할 때, 상기 내부전극에 인접한 영역을 S1, 상기 세라믹 본체의 상면 또는 하면에 인접한 영역을 S2라 하고, 상기 S1의 기공률을 P1 및 상기 S2의 기공률을 P2라 하면, P1/P2＞2를 만족하는 적층 세라믹 커패시터를 제공한다.Another embodiment of the present invention is a ceramic body having a first side face and a second side opposite to each other, a third end face connecting the first side face and the second side face, and a fourth end face; A plurality of internal electrodes formed inside the ceramic body and having one end exposed at the third end face or the fourth end face; And a first side margin portion and a second side margin portion formed on the first side surface and the second side surface. When the boundary surface between the cover layer and the side margin portion in the ceramic body is divided into two regions in the thickness direction A region adjacent to the internal electrode is defined as S1, an area adjacent to the upper surface or the lower surface of the ceramic body is defined as S2, and a porosity of S1 is defined as P1 and a porosity of S2 is defined as P2. Thereby providing a ceramic capacitor.
상기 제1 사이드 마진부 및 제2 사이드 마진부는 상기 제1 측면 및 제2 측면에서 상기 내부전극의 단부까지의 평균 두께가 18μm 이하로 형성될 수 있다.The first side margin portion and the second side margin portion may have an average thickness of 18 mu m or less from the first side surface and the second side surface to the end portion of the internal electrode.
상기 제1 사이드 마진부 및 제2 사이드 마진부는 세라믹 슬러리로 형성될 수 있다.The first side margin portion and the second side margin portion may be formed of a ceramic slurry.
상기 내부전극은 일단이 상기 제3 단면으로 노출되고, 타단이 상기 제4 단면으로부터 소정의 간격을 두고 형성되는 제1 내부전극 및 일단이 제4 단면으로 노출되고, 타단이 상기 제3 단면으로부터 소정의 간격을 두고 형성되는 제2 내부전극으로 구성될 수 있다.
Wherein the internal electrode has a first internal electrode, one end of which is exposed at the third end face, and the other end is formed at a predetermined distance from the fourth end face, one end exposed at the fourth end face, And a second internal electrode formed at an interval of the first internal electrode.
본 발명의 다른 실시형태는 복수 개의 스트라이프형 제1 내부전극 패턴이 소정의 간격을 두고 형성된 제1 세라믹 그린시트 및 복수 개의 스트라이프형 제2 내부전극 패턴이 소정의 간격을 두고 형성된 제2 세라믹 그린시트를 마련하는 단계; 상기 스트라이프형 제1 내부전극 패턴과 상기 스트라이프형 제2 내부 전극 패턴이 교차되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 적층하여 세라믹 그린시트 적층체를 형성하되, 상기 적층체의 상면 및 하면 중 적어도 일면에는 복수 개의 세라믹 그린시트를 적층하여 커버층을 형성하는 단계; 상기 스트라이프형 제1 내부전극 패턴 및 제2 내부전극 패턴을 가로 질러서 제1 내부전극 및 제2 내부전극이 일정 폭을 가지며, 상기 폭 방향으로 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖도록 상기 세라믹 그린시트 적층체를 절단하는 단계; 및 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리로 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 단계;를 포함하며, 상기 적층체 내부의 커버층과 상기 사이드 마진부의 경계면을 두께 방향으로 두 개의 영역으로 구분할 때, 상기 내부전극에 인접한 영역을 S1이라 하고, 상기 S1의 기공률을 P1이라 하면, 1≤P1≤20을 만족하는 적층 세라믹 커패시터의 제조방법을 제공한다.Another embodiment of the present invention is directed to a method of manufacturing a semiconductor device, comprising: forming a first ceramic green sheet having a plurality of stripe-like first internal electrode patterns formed at predetermined intervals, and a second ceramic green sheet having a plurality of stripe- ; Wherein the first ceramic green sheet and the second ceramic green sheet are laminated so that the stripe-type first internal electrode pattern and the stripe-type second internal electrode pattern intersect to form a ceramic green sheet laminate, Forming a cover layer by laminating a plurality of ceramic green sheets on at least one surface of the substrate and the bottom surface; Wherein the first internal electrode and the second internal electrode have a predetermined width across the stripe-shaped first internal electrode pattern and the second internal electrode pattern, and the ends of the first internal electrode and the second internal electrode in the width direction are exposed Cutting the ceramic green sheet laminate so as to have a side surface that is less than the thickness of the ceramic green sheet laminate; And forming a first side margin portion and a second side margin portion with a ceramic slurry on a side surface of the end of the first internal electrode and the second internal electrode exposed, Wherein a region adjacent to the internal electrode is defined as S1 when the boundary surface of the margin portion is divided into two regions in the thickness direction and 1? P1? 20 is satisfied as the porosity of S1 do.
상기 제1 사이드 마진부 및 제2 사이드 마진부는 상기 측면에서 상기 내부전극의 단부까지의 평균 두께가 18μm 이하로 형성될 수 있다.The first side margin portion and the second side margin portion may have an average thickness of 18 mu m or less from the side surface to the end portion of the internal electrode.
상기 세라믹 그린시트 적층체를 형성하는 단계는The step of forming the ceramic green sheet laminate
상기 스트라이프형 제1 내부 전극 패턴의 중심부와 상기 스트라이프형 제2 내부전극 패턴 사이의 소정의 간격이 중첩되도록 적층될 수 있다.And a predetermined interval between the center portion of the stripe-shaped first internal electrode pattern and the stripe-shaped second internal electrode pattern is superimposed.
상기 세라믹 그린시트 적층체를 절단하는 단계는The step of cutting the ceramic green sheet laminate
상기 세라믹 그린시트 적층체가 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체가 되도록 수행되고,The ceramic green sheet laminate is performed so as to become a rod-shaped laminate having exposed sides of the first internal electrode and the second internal electrode,
상기 제1 및 제2 사이드 마진부를 형성하는 단계 이후에, 상기 제1 내부전극의 중심부 및 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 단면 또는 제4 단면을 갖는 적층체로 절단하는 단계가 수행될 수 있다.After the step of forming the first and second side margin portions, a predetermined interval between the center portion of the first internal electrode and the second internal electrode is cut by the same cutting line so that the first internal electrode or the second internal electrode To the laminate having the exposed third or fourth cross-sections, respectively.
상기 세라믹 그린시트 적층체를 절단하는 단계는The step of cutting the ceramic green sheet laminate
상기 세라믹 그린시트를 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체로 절단하는 단계, 및 상기 막대형 적층체를 상기 제1 내부전극의 중심부 및 상기 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 단면 또는 제4 단면을 갖는 적층체로 절단하는 단계로 수행되고,Cutting the ceramic green sheet into a rod-shaped laminate having a side surface on which the ends of the first internal electrode and the second internal electrode are exposed; and forming the rod-shaped laminate on the center portion of the first internal electrode and the second internal electrode Cutting the predetermined interval between the electrodes with the same cutting line to cut into a laminate having a third end face or a fourth end face, one end of the first internal electrode or the second internal electrode being exposed,
상기 제1 및 제2 사이드 마진부를 형성하는 단계는 상기 적층체에 대하여 수행될 수 있다.The step of forming the first and second side margin portions may be performed on the laminate.
상기 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리를 도포하여 수행될 수 있다.The forming of the first side margin portion and the second side margin portion may be performed by applying a ceramic slurry to a side surface of the end of the first internal electrode and the second internal electrode.
상기 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 세라믹 슬러리에 딥핑하여 수행될 수 있다.The forming of the first side margin portion and the second side margin portion may be performed by dipping the side surfaces of the first internal electrode and the second internal electrode exposed on the ceramic slurry.
상기 세라믹 그린시트 적층체 내부의 커버층과 상기 사이드 마진부의 경계면을 두께 방향으로 두 개의 영역으로 구분할 때, 상기 세라믹 그린시트 적층체의 상면 또는 하면에 인접한 영역을 S2라 하고, 상기 S2의 기공률을 P2라 하면, P1/P2＞2를 만족할 수 있다.
When the interface between the cover layer and the side margin portion in the ceramic green sheet laminate is divided into two regions in the thickness direction, a region adjacent to the upper surface or the lower surface of the ceramic green sheet laminate is referred to as S2, and the porosity of S2 P2, it is possible to satisfy P1 / P2 > 2.
본 발명의 일 실시형태에 의하면, 적층 세라믹 커패시터에 있어서 세라믹 본체 내부의 커버층과 사이드 마진부의 경계면의 기공률을 조절함으로써 열충격, 전해충격 등의 외부 충격을 완화할 수 있어 고신뢰성 고용량 적층 세라믹 커패시터를 구현할 수 있다.According to one embodiment of the present invention, in the multilayer ceramic capacitor, the external impact such as thermal shock and electrolytic shock can be alleviated by adjusting the porosity at the interface between the cover layer and the side margin portion inside the ceramic body, Can be implemented.
또한, 적층 세라믹 커패시터에 있어서 내부전극 말단에서 제1 측면 또는 제2 측면까지의 거리는 작게 형성될 수 있다. 이에 따라 상대적으로 세라믹 본체 내에 형성되는 내부전극의 중첩 면적을 넓게 형성할 수 있다.Further, in the multilayer ceramic capacitor, the distance from the end of the inner electrode to the first side or the second side may be made small. Accordingly, the overlapping area of the internal electrodes formed in the ceramic body can be relatively increased.
또한, 상대적으로 잔류 탄소의 제거가 어려운 모서리부인 최외곽에 배치되는 내부전극 말단에서 제1 측면 또는 제2 측면까지의 거리가 매우 작게 형성되어 잔류 탄소의 제거가 용이하게 수행될 수 있다. 이에 따라 잔류 탄소의 농도 산포가 작아져 동일한 미세 구조를 유지할 수 있고, 내부전극의 연결성을 향상시킬 수 있다. In addition, the distance from the end of the inner electrode disposed at the outermost periphery, which is relatively difficult to remove the residual carbon, to the first side or the second side is very small, so that the removal of the residual carbon can be easily performed. As a result, concentration scattering of the residual carbon is reduced, the same fine structure can be maintained, and the connectivity of the internal electrode can be improved.
또한, 최외곽에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단 거리를 일정 두께로 확보하여 내습 특성을 확보하고, 내부 결함을 줄일 수 있다. 또한, 외부전극 형성시 방사 크랙 발생 가능성을 줄이고, 외부 충격에 대한 기계적 강도를 확보할 수 있다.Further, the shortest distance from the end of the inner electrode disposed at the outermost portion to the first side surface or the second side surface is secured to a certain thickness to secure the moisture-absorbing property, and internal defects can be reduced. In addition, when forming the external electrode, it is possible to reduce the possibility of occurrence of radial crack and to secure the mechanical strength against an external impact.
본 발명의 일 실시예에 의하면, 적층된 복수 개의 제1 및 제2 내부전극, 세라믹 그린시트는 동시에 절단되어 상기 내부전극의 말단은 일 직선상에 놓일 수 있다. 이후, 내부전극의 말단이 노출되는 면에 제1 및 제2 사이드 마진부가 형성될 수 있다. 상기 사이드 마진부의 두께는 세라믹 슬러리의 양에 따라 용이하게 조절될 수 있다.According to an embodiment of the present invention, the plurality of stacked first and second inner electrodes and the ceramic green sheet are cut at the same time so that the ends of the inner electrodes can be placed on a straight line. Then, the first and second side margin portions may be formed on the side of the end of the internal electrode exposed. The thickness of the side margin portion can be easily adjusted according to the amount of the ceramic slurry.
상기 내부 전극은 유전체층의 폭 방향에 대해서는 전체적으로 형성될 수 있어 내부전극 간의 중첩 면적을 형성하기 용이하고, 내부전극에 의한 단차의 발생을 줄일 수 있다.
The internal electrodes can be formed entirely with respect to the width direction of the dielectric layer, so that an overlapping area between the internal electrodes can be easily formed, and the occurrence of steps due to the internal electrodes can be reduced.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1에 도시된 적층 세라믹 커패시터의 세라믹 본체를 나타내는 개략적인 사시도이다.
도 3은 도 2의 Q 영역 확대도이다.
도 4는 도 1의 A-A'선에 따른 단면도이고, 도 5는 도 1의 B-B'선에 따른 단면도이며, 도 6은 도 1에 도시된 적층 세라믹 커패시터를 구성하는 일 유전체층을 나타내는 상부 평면도이다.
도 7a 내지 도 7f는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.1 is a schematic perspective view showing a multilayer ceramic capacitor according to an embodiment of the present invention.
2 is a schematic perspective view showing a ceramic body of the multilayer ceramic capacitor shown in Fig.
3 is an enlarged view of the Q area in Fig.
FIG. 4 is a cross-sectional view taken along line A-A 'of FIG. 1, FIG. 5 is a cross-sectional view taken along line B-B' of FIG. 1, and FIG. 6 is a cross- Fig.
7A to 7F are a cross-sectional view and a perspective view schematically showing a method of manufacturing a multilayer ceramic capacitor according to another embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention may be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Furthermore, embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다. 1 is a schematic perspective view showing a multilayer ceramic capacitor according to an embodiment of the present invention.
도 2는 도 1에 도시된 적층 세라믹 커패시터의 세라믹 본체를 나타내는 개략적인 사시도이다.2 is a schematic perspective view showing a ceramic body of the multilayer ceramic capacitor shown in Fig.
도 3은 도 2의 Q 영역 확대도이다.3 is an enlarged view of the Q area in Fig.
도 4는 도 1의 A-A'선에 따른 단면도이고, 도 5는 도 1의 B-B'선에 따른 단면도이며, 도 6은 도 1에 도시된 적층 세라믹 커패시터를 구성하는 일 유전체층을 나타내는 상부 평면도이다.FIG. 4 is a cross-sectional view taken along line A-A 'of FIG. 1, FIG. 5 is a cross-sectional view taken along line B-B' of FIG. 1, and FIG. 6 is a cross- Fig.
도 1 내지 도 6을 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터는 세라믹 본체(110); 상기 세라믹 본체의 내부에 형성되는 복수 개의 내부전극(121, 122); 상기 세라믹 본체의 외표면에 형성되는 외부전극(131, 132)을 포함한다.
1 to 6, the multilayer ceramic capacitor according to the present embodiment includes a
상기 세라믹 본체(110)는 서로 대향하는 제1 측면(1) 및 제2 측면(2)과 상기 제1 측면 및 제2 측면을 연결하는 제3 단면(3) 및 제4 단면(4)을 가질 수 있다.The
상기 세라믹 본체(110)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 직방체 형상일 수 있다.
The shape of the
상기 세라믹 본체(110) 내부에 형성된 복수 개의 내부전극(121, 122)은 세라믹 본체의 제3 단면(3) 또는 제4 단면(4)으로 일단이 노출된다. A plurality of
상기 내부전극(121, 122)은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있다. 제1 내부전극(121)의 일단은 제3 단면(3)으로 노출되고, 제2 내부전극(122)의 일단은 제4 단면(4)으로 노출될 수 있다. 상기 제1 내부전극(121) 및 제2 내부전극(122)의 타단은 제3 단면(3) 또는 제4 단면(4)으로부터 일정 간격을 두고 형성된다. 이에 대한 보다 구체적인 사항은 후술하도록한다.The
상기 세라믹 본체의 제3 단면(3) 및 제4 단면(4)에는 제1 및 제2 외부전극(131, 132)이 형성되어 상기 내부전극과 전기적으로 연결될 수 있다.
First and second
상기 세라믹 본체의 내부에는 복수 개의 내부전극이 형성되어 있으며, 상기 복수 개의 내부전극의 각 말단에서 상기 제1 측면 또는 제2 측면까지의 거리(d1)는 18㎛이하일 수 있다. 이는 복수 개의 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 평균 거리(d1)가 평균 18㎛이하임을 의미할 수 있다. A plurality of internal electrodes are formed in the ceramic body, and the distance d1 from each end of the plurality of internal electrodes to the first side or the second side may be 18 占 퐉 or less. This may mean that the average distance d1 from the ends of the plurality of internal electrodes to the first side or the second side is 18 mu m or less on average.
상기 내부전극의 말단은 상기 세라믹 본체의 제1 측면(1) 또는 제2 측면(2)으로 향하고 있는 내부전극의 일 영역을 의미한다. 상기 내부전극의 말단에서 제1 측면 또는 제2 측면까지의 영역은 제1 사이드 마진부(113) 또는 제2 사이드 마진부(114)로 지칭될 수 있다.And the end of the internal electrode means one region of the internal electrode facing the first side face (1) or the second side face (2) of the ceramic body. A region from the end of the internal electrode to the first side or the second side may be referred to as a first
내부전극 말단으로부터 제1 측면(1) 또는 제2 측면(2)까지의 거리(d1)는 복수 개의 내부전극 간에 있어서, 다소 차이가 있을 수 있으나, 본 발명의 일 실시형태에 따르면, 그 편차가 없거나 작은 특징을 갖는다. 이러한 특징은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 제조방법에 의하여 보다 명확하게 이해될 수 있다.
The distance d1 from the inner electrode terminal to the
본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(110)는 복수의 유전체층(112)이 적층된 적층체(111)와 상기 적층체의 양 측면에 형성되는 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)로 구성될 수 있다. 이의 경우, 상기 복수 개의 내부전극의 각 말단에서 상기 제1 측면 또는 제2 측면까지의 거리(d1)는 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)에 의하여 형성되는 것으로, 이는 상기 제1 사이드 마진부(113) 또는 제2 사이드 마진부(114)의 두께에 해당하게 된다.
According to one embodiment of the present invention, the
상기 적층체(111)를 구성하는 복수의 유전체층(112)은 소결된 상태로써, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.The plurality of
상기 적층체(111)의 길이는 상기 세라믹 본체(110)의 길이에 해당하며, 상기 세라믹 본체(110)의 길이는 세라믹 본체의 제3 단면(3)에서 제4 단면(4)까지의 거리에 해당한다. 즉, 세라믹 본체(110)의 제3 및 제4 단면은 적층체(111)의 제3 단면 및 제4 단면으로 이해될 수 있다.The length of the
상기 적층체(111)는 복수의 유전체층(112)의 적층에 의하여 형성되는 것으로, 상기 유전체층(112)의 길이는 세라믹 본체의 제3 단면(3)과 제4 단면(4) 사이의 거리를 형성한다. The laminate 111 is formed by laminating a plurality of
이에 제한되는 것은 아니나, 본 발명의 일 실시형태에 따르면 세라믹 본체의 길이는 400 내지 1400㎛일 수 있다. 보다 구체적으로, 세라믹 본체의 길이는 400 내지 800㎛이거나, 600 내지 1400㎛일 수 있다.
According to one embodiment of the present invention, the length of the ceramic body may be 400 to 1400 탆. More specifically, the length of the ceramic body may be 400 to 800 占 퐉, or 600 to 1400 占 퐉.
상기 유전체층 상에 내부전극(121, 122)이 형성될 수 있으며, 내부전극(121, 122)은 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 본체 내부에 형성될 수 있다.
The
도 6을 참조하면, 유전체층(112)에 제1 내부전극(121)이 형성되어 있다. 상기 제1 내부전극(121)은 유전체층의 길이 방향에 대해서는 전체적으로 형성되지 않는다. 즉, 제1 내부전극(121)의 일단은 세라믹 본체의 제4 단면(4)으로부터 소정의 간격(d2)을 두고 형성될 수 있고, 제1 내부전극(121)의 타단은 제3 단면(3)까지 형성되어 제3 단면(3)으로 노출될 수 있다. Referring to FIG. 6, a first
적층체의 제3 단면(3)으로 노출된 제1 내부전극의 타단은 제1 외부전극(131)과 연결된다.The other end of the first internal electrode exposed to the third end face (3) of the laminate is connected to the first external electrode (131).
제1 내부전극과 반대로 제2 내부전극(122)의 일단은 제3 단면(3)으로부터 소정의 간격을 두고 형성되고, 제2 내부전극(122)의 타단은 제4 단면(4)으로 노출되어 제2 외부전극(132)과 연결된다.
One end of the second
상기 유전체층(112)은 제1 내부전극(121)의 폭과 동일한 폭을 가질 수 있다. 즉, 상기 제1 내부전극(121)은 유전체층(112)의 폭 방향에 대해서는 전체적으로 형성될 수 있다. 유전체층의 폭 및 내부전극의 폭은 세라믹 본체의 제1 측면 및 제2 측면을 기준으로 한다.The
이에 제한되는 것은 아니나, 본 발명의 일 실시형태에 따르면 유전체층의 폭 및 내부전극의 폭은 100 내지 900㎛일 수 있다. 보다 구체적으로, 유전체층의 폭 및 내부전극의 폭은 100 내지 500㎛이거나, 100 내지 900㎛일 수 있다.
According to one embodiment of the present invention, the width of the dielectric layer and the width of the internal electrode may be 100 to 900 mu m although not limited thereto. More specifically, the width of the dielectric layer and the width of the internal electrode may be 100 to 500 占 퐉, or 100 to 900 占 퐉.
세라믹 본체가 소형화될수록 사이드 마진부의 두께가 적층 세라믹 커패시터의 전기적 특성에 영향을 미칠 수 있다. 본 발명의 일 실시형태에 따르면 사이드 마진부의 두께가 18㎛ 이하로 형성되어 소형화된 적층 세라믹 커패시터의 특성을 향상시킬 수 있다.
As the ceramic body is miniaturized, the thickness of the side margin portion may influence the electrical characteristics of the multilayer ceramic capacitor. According to one embodiment of the present invention, the thickness of the side margin portion is formed to be 18 占 퐉 or less, thereby improving the characteristics of the miniaturized multilayer ceramic capacitor.
본 발명의 일 실시형태에서 내부전극과 유전체층은 동시에 절단되어 형성되는 것으로, 내부전극의 폭과 유전체층의 폭은 동일하게 형성될 수 있다. 이에 대한 보다 구체적인 사항은 후술하도록 한다.
In an embodiment of the present invention, the internal electrode and the dielectric layer are simultaneously cut off, and the width of the internal electrode and the width of the dielectric layer may be formed to be the same. More specific details will be described later.
본 실시형태에서, 유전체층의 폭은 내부전극의 폭과 동일하게 적층체의 제1 및 제2 측면으로 내부전극의 말단이 노출될 수 있다. 상기 내부전극의 말단이 노출된 적층체의 양 측면에는 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)가 형성될 수 있다.In this embodiment, the width of the dielectric layer is equal to the width of the internal electrode, and the end of the internal electrode can be exposed to the first and second sides of the laminate. The first side-
상술한 바와 같이, 상기 복수 개의 내부전극의 각 말단에서 상기 제1 측면 또는 제2 측면까지의 거리(d1)는 상기 제1 사이드 마진부(113) 또는 제2 사이드 마진부(114)의 두께에 해당하게 된다.
As described above, the distance d1 from each end of the plurality of internal electrodes to the first side surface or the second side surface is preferably set to a thickness of the first
상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께는 18㎛이하일 수 있다. 상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께가 작을수록 상대적으로 세라믹 본체 내에 형성되는 내부전극의 중첩 면적이 넓어질 수 있다.The thickness of the first side-
상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께는 적층 본체(111)의 측면으로 노출되는 내부전극의 쇼트를 방지할 수 있는 두께를 가지면 특별히 제한되지 않으나, 예를 들면 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께는 2㎛이상일 수 있다. The thicknesses of the first
상기 제1 및 제2 사이드 마진부의 두께가 2㎛ 미만이면 외부 충격에 대한 기계적 강도가 저하될 우려가 있고, 상기 제1 및 제2 사이드 마진부의 두께가 18㎛ 를 초과하면 상대적으로 내부전극의 중첩 면적이 감소하여 적층 세라믹 커패시터의 고용량을 확보하기 어려울 수 있다.
If the thickness of the first and second side margin portions is less than 2 mu m, the mechanical strength against external impact may be lowered. If the thickness of the first and second side margin portions exceeds 18 mu m, The area is reduced and it may be difficult to secure a high capacity of the multilayer ceramic capacitor.
본 발명의 일 실시형태에 따르면, 상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)는 세라믹 슬러리로 형성될 수 있다. 상기 세라믹 슬러리의 양을 조절함에 따라, 상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께의 조절이 용이하며 18㎛이하로 얇게 형성될 수 있다.
According to an embodiment of the present invention, the first
상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께는 상기 마진부 각각의 평균 두께를 의미할 수 있다. The thicknesses of the first
상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 평균 두께는 도 5와 같이 세라믹 본체(110)의 폭 방향 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 이미지를 스캔하여 측정할 수 있다. The average thicknesses of the first
예를 들어, 도 5와 같이 세라믹 본체(110)의 길이(L) 방향의 중앙부에서 절단한 폭 및 두께 방향(W-T) 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 스캔한 이미지에서 추출된 임의의 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)에 대해서, 세라믹 본체의 두께 방향으로 상, 중, 하 임의의 3개 지점의 두께를 측정하여 평균값을 얻을 수 있다.
For example, as shown in FIG. 5, a width and a width direction (WT) section cut at the center in the length L direction of the
적층 세라믹 커패시터의 용량을 극대화하기 위해서 유전체층을 박막화하는 방법, 박막화된 유전체층을 고적층화하는 방법, 내부전극의 커버리지를 향상시키는 방법 등이 고려되고 있다. 또한, 용량을 형성하는 내부전극의 중첩 면적을 향상시키는 방법이 고려되고 있다. 내부전극의 중첩 면적을 늘리기 위해서는 내부전극이 형성되지 않은 마진부 영역이 최소화되어야 한다. 특히, 적층 세라믹 커패시터가 소형화될수록 내부전극의 중첩 영역을 늘리기 위해서는 마진부 영역이 최소화되어야 한다.
In order to maximize the capacity of the multilayer ceramic capacitor, a method of thinning the dielectric layer, a method of forming a thinned dielectric layer into a solid layer, and a method of improving the coverage of the internal electrode have been considered. Further, a method of improving the overlapping area of the internal electrodes for forming the capacitors has been considered. In order to increase the overlapping area of the internal electrodes, the margin area in which the internal electrodes are not formed must be minimized. Particularly, as the multilayer ceramic capacitor is miniaturized, the marginal region must be minimized in order to increase the overlap region of the internal electrodes.
본 실시형태에 따르면, 유전체층의 폭 방향 전체에 내부전극이 형성되고, 사이드 마진부의 두께가 18㎛이하로 설정되어 내부전극의 중첩 면적이 넓은 특징을 갖는다.
According to this embodiment, the inner electrode is formed in the entire width direction of the dielectric layer, the thickness of the side margin portion is set to 18 mu m or less, and the overlapping area of the internal electrodes is wide.
일반적으로, 유전체층이 고적층화 될수록 유전체층 및 내부 전극의 두께는 얇아지게 된다. 따라서 내부 전극이 쇼트되는 현상이 빈번하게 발생할 수 있다. 또한, 유전체층 일부에만 내부전극이 형성되는 경우 내부전극에 의한 단차가 발생하여 절연 저항의 가속 수명이나 신뢰성이 저하될 수 있다.
Generally, the thickness of the dielectric layer and the internal electrode becomes thinner as the dielectric layer becomes more stable. Therefore, a phenomenon that the internal electrode is short-circuited may occur frequently. In addition, when the internal electrodes are formed only in a part of the dielectric layer, a step difference due to the internal electrodes may occur, which may degrade the acceleration life and reliability of the insulation resistance.
그러나, 본 실시형태에 따르면 박막의 내부전극 및 유전체층을 형성하더라도, 내부전극이 유전체층의 폭방향에 대하여 전체적으로 형성되기 때문에 내부전극의 중첩 면적이 커져 적층 세라믹 커패시터의 용량을 크게 할 수 있다.According to this embodiment, however, even if the internal electrodes and the dielectric layer of the thin film are formed, since the internal electrodes are entirely formed in the width direction of the dielectric layer, the overlapping area of the internal electrodes becomes large, and the capacity of the multilayer ceramic capacitor can be increased.
또한, 내부 전극에 의한 단차를 감소시켜 절연 저항의 가속 수명이 향상되어 용량 특성이 우수하면서도 신뢰성이 우수한 적층 세라믹 커패시터를 제공할 수 있다.
In addition, it is possible to provide a multilayer ceramic capacitor having improved reliability and excellent capacity characteristics by reducing the stepped portion by the internal electrode to improve the acceleration lifetime of insulation resistance.
한편, 상기 세라믹 본체(110) 내부에서 상기 적층체(111)와 상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 경계면에서는 기공(p)이 발생할 수 있다.Pores may be formed in the interface between the
특히, 상기 세라믹 본체(110) 내부의 커버층(C)과 상기 사이드 마진부의 경계면에 발생하는 기공(p)으로 인하여 적층 세라믹 커패시터가 충격에 취약한 문제가 있다.Particularly, there is a problem that the multilayer ceramic capacitor is vulnerable to impact due to pores (p) occurring at the interface between the cover layer (C) inside the ceramic body (110) and the side margin portion.
본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(110) 내부의 커버층(C)과 상기 사이드 마진부(113, 114)의 경계면을 두께 방향으로 두 개의 영역으로 구분할 때, 상기 내부전극에 인접한 영역을 S1이라 하고, 상기 S1의 기공률을 P1이라 하면, 1≤P1≤20을 만족할 수 있다.According to one embodiment of the present invention, when the interface between the cover layer C and the
상기 S1의 기공률(P1)이 1≤P1≤20을 만족하도록 조절함으로써, 열충격, 전해충격 등의 외부 충격을 완화할 수 있어 고신뢰성, 고용량 적층 세라믹 커패시터를 구현할 수 있다.By controlling the porosity (P1) of S1 to satisfy 1? P1? 20, external shocks such as thermal shock and electrolytic shock can be alleviated, and a high reliability, high capacity multilayer ceramic capacitor can be realized.
상기 S1의 기공률(P1)이 1≤P1≤20을 만족하도록 조절하는 방법은 특별히 제한되지 않으며, 예를 들어 커버층(C)을 형성하는 세라믹 그린 시트 제조시 사용하는 세라믹 페이스트 내에 첨가되는 글라스(glass)의 함량을 조절함으로써 구현할 수 있다. The method for controlling the porosity (P1) of S1 to satisfy 1? P1? 20 is not particularly limited. For example, a method of controlling the porosity (P1) of the glass (P) added to the ceramic paste used for manufacturing the ceramic green sheet glass.
상기 S1의 기공률(P1)은 상기 내부전극에 인접한 영역(S1)의 면적당 기공의 면적의 비율로 정의할 수 있다.The porosity P1 of S1 may be defined as a ratio of the area of pores per area of the area S1 adjacent to the internal electrode.
상기 S1의 기공률(P1)은 도 2와 같이 세라믹 본체(110)의 길이 방향 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 이미지를 스캔하여 측정할 수 있다. The porosity (P1) of the S1 can be measured by scanning an image of the lengthwise section of the
예를 들어, 도 2와 같이 세라믹 본체(110)의 폭 방향에서 적층체(111)와 사이드 마진부(113, 114)의 경계면을 절단한 길이 및 두께 방향(L-T) 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 스캔한 이미지에서 추출된 임의의 커버층에 대해서, 두께 방향으로 두 개의 영역으로 구분할 때, 상기 내부전극에 인접한 영역(S1)을 길이 방향으로 등간격인 30개의 영역으로 나누어 임의의 한 영역에서 그 기공율을 측정할 수 있다. 2, the length of the interface between the laminate 111 and the
상기 임의의 한 영역은 상기 세라믹 본체의 길이 방향의 중앙부 영역일 수 있으나, 이에 제한되는 것은 아니다.
The one arbitrary region may be a central region in the longitudinal direction of the ceramic body, but is not limited thereto.
상기 S1의 기공률(P1)이 1 미만의 경우에는 열충격 및 소성 크랙이 발생할 수 있으며, 20을 초과하는 경우에는 내습 특성이 저하될 수 있고 세라믹 본체의 강도가 저하될 수 있다.
If the porosity (P1) of S1 is less than 1, thermal shock and cracking may occur. If the porosity (P1) is more than 20, the moisture resistance may be lowered and the strength of the ceramic body may be lowered.
본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터는 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서, 상기 세라믹 본체(110) 내부의 커버층(C)과 상기 사이드 마진부(113, 114)의 경계면을 두께 방향으로 두 개의 영역으로 구분할 때, 상기 내부전극에 인접한 영역을 S1, 상기 세라믹 본체의 상면(5) 또는 하면(6)에 인접한 영역을 S2라 하고, 상기 S1의 기공률을 P1 및 상기 S2의 기공률을 P2라 하면, P1/P2＞2를 만족할 수 있다.In the multilayer ceramic capacitor according to another embodiment of the present invention, the cover layer (C) inside the ceramic body (110) and the side margin portions (113, 114 (S1), the area adjacent to the upper surface (5) or the lower surface (6) of the ceramic body is represented by S2, and the porosity of S1 is represented by P1 And the porosity of S2 is P2, P1 / P2 > 2 can be satisfied.
상기 S2의 기공률(P2)은 상기 세라믹 본체(110)의 상면(5) 또는 하면(6)에 인접한 영역(S2)의 면적당 기공의 면적의 비율로 정의할 수 있다.
The porosity P2 of S2 can be defined as a ratio of the area of the pores per area of the area S2 adjacent to the
상기 S1의 기공률(P1) 및 상기 S2의 기공률(P2)이 P1/P2＞2를 만족하도록 조절함으로써, 열충격, 전해충격 등의 외부 충격을 완화할 수 있어 고신뢰성, 고용량 적층 세라믹 커패시터를 구현할 수 있다.
By adjusting the porosity (P1) of S1 and the porosity (P2) of S2 to satisfy P1 / P2> 2, it is possible to alleviate external impacts such as thermal shock and electrolytic shock, thereby realizing a high reliability, high capacity multilayer ceramic capacitor have.
상기 P1/P2의 값이 2 이하일 경우에는 열충격 및 소성 크랙의 문제가 발생할 수 있다.
When the value of P1 / P2 is 2 or less, problems such as thermal shock and plastic crack may occur.
본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터는 상기의 특징을 제외하고는 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 특징과 동일하므로 여기서는 생략하도록 한다.
The multilayer ceramic capacitor according to another embodiment of the present invention is the same as the multilayer ceramic capacitor according to the embodiment of the present invention except for the above-mentioned features, and will not be described here.
이하, 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 설명한다.
Hereinafter, a method of manufacturing a multilayer ceramic capacitor according to another embodiment of the present invention will be described.
도 7a 내지 도 7f는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
7A to 7F are a cross-sectional view and a perspective view schematically showing a method of manufacturing a multilayer ceramic capacitor according to another embodiment of the present invention.
도 7a에 도시된 바와 같이, 세라믹 그린시트(112a) 위에 소정의 간격(d3)을 두고 복수 개의 스트라이프형 제1 내부전극 패턴(121a)을 형성한다. 상기 복수 개의 스트라이트형 제1 내부전극 패턴(121a)은 서로 평행하게 형성될 수 있다.As shown in FIG. 7A, a plurality of stripe-shaped first internal electrode patterns 121a are formed on the ceramic green sheet 112a with a predetermined distance d3 therebetween. The plurality of stripe-type first internal electrode patterns 121a may be formed parallel to each other.
상기 소정의 간격(d3)은 내부전극이 서로 다른 극성을 갖는 외부전극과 절연되기 위한 거리로써, 도 5에 도시된 d2×2의 거리로 이해될 수 있다.The predetermined distance d3 can be understood as a distance d2 x 2 shown in Fig. 5 as a distance for inserting the internal electrodes with external electrodes having different polarities.
상기 세라믹 그린시트(112a)는 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 페이스트로 형성될 수 있다.
The ceramic green sheet 112a may be formed of a ceramic paste including a ceramic powder, an organic solvent, and an organic binder.
상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있으며, 바람직하게는 티탄산바륨(BaTiO3) 파우더가 사용될 수 있다. 상기 세라믹 그린시트(112a)가 소성되면 세라믹 본체를 구성하는 유전체층(112)이 된다.
The ceramic powder include, but are not limited to, a material having a high dielectric constant may be used, such as barium titanate (BaTiO 3) based material, lead complex perovskite teugye material or strontium titanate (SrTiO 3) based material, preferably a titanate Barium (BaTiO 3 ) powder may be used. When the ceramic green sheet 112a is fired, it becomes a
스트라이프형 제1 내부전극 패턴(121a)은 도전성 금속을 포함하는 내부전극 페이스트에 의하여 형성될 수 있다. 상기 도전성 금속은 이에 제한되는 것은 아니나, Ni, Cu, Pd, 또는 이들의 합금일 수 있다.
The stripe-shaped first internal electrode pattern 121a may be formed by an internal electrode paste containing a conductive metal. The conductive metal may be, but is not limited to, Ni, Cu, Pd, or an alloy thereof.
상기 세라믹 그린시트(121a) 상에 스트라이프형 제1 내부전극 패턴(121a)을 형성하는 방법은 특별히 제한되지 않으나, 예를 들면 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통해 형성될 수 있다.
The method of forming the stripe-shaped first internal electrode pattern 121a on the ceramic green sheet 121a is not particularly limited, but may be formed by a printing method such as a screen printing method or a gravure printing method.
또한, 도시되지 않았으나, 또 다른 세라믹 그린시트(112a) 위에 소정의 간격을 두고 복수 개의 스트라이프형 제2 내부전극 패턴(122a)을 형성할 수 있다.
Also, although not shown, a plurality of stripe-shaped second internal electrode patterns 122a may be formed on another ceramic green sheet 112a at predetermined intervals.
이하, 제1 내부전극 패턴(121a)이 형성된 세라믹 그린시트는 제1 세라믹 그린시트로 지칭될 수 있고, 제2 내부전극 패턴(122a)이 형성된 세라믹 그린시트는 제2 세라믹 그린시트로 지칭될 수 있다.
Hereinafter, the ceramic green sheet on which the first internal electrode pattern 121a is formed may be referred to as a first ceramic green sheet, and the ceramic green sheet on which the second internal electrode pattern 122a is formed may be referred to as a second ceramic green sheet have.
다음으로, 도 7b에 도시된 바와 같이, 스트라이프형 제1 내부전극 패턴(121a)과 스트라이프형 제2 내부전극 패턴(122a)이 교차 적층되도록 제1 및 제2 세라믹 그린시트를 번갈아가며 적층할 수 있다.Next, as shown in FIG. 7B, the first and second ceramic green sheets may be alternately stacked so that the stripe-type first internal electrode patterns 121a and the stripe-type second internal electrode patterns 122a are alternately stacked. have.
이후, 상기 스트라이프형 제1 내부전극 패턴(121a)은 제1 내부전극(121)을 형성할 수 있고, 스트라이프형 제2 내부전극 패턴(122a)은 제2 내부전극(122)을 형성할 수 있다.
The first internal electrode pattern 121a may form the first
도 7c는 본 발명의 일 실시예에 따라 제1 및 제2 세라믹 그린 시트가 적층된 세라믹 그린시트 적층체(210)를 도시하는 단면도이고, 도 7d는 제1 및 제2 세라믹 그린 시트가 적층된 세라믹 그린시트 적층체(210)를 도시하는 사시도이다.
7C is a cross-sectional view showing a ceramic
도 7c 및 도 7d를 참조하면, 복수 개의 평행한 스트라이프형 제1 내부전극 패턴(121a)이 인쇄된 제1 세라믹 그린시트와 복수 개의 평행한 스트라이프형 제2 내부전극 패턴(122a)이 인쇄된 제2 세라믹 그린시트는 서로 번갈아가며 적층되어 있다.7C and 7D, a first ceramic green sheet on which a plurality of parallel stripe-type first internal electrode patterns 121a are printed and a plurality of parallel stripe-type second internal electrode patterns 122a on which a plurality of parallel stripe- 2 Ceramic green sheets are stacked alternately with each other.
보다 구체적으로, 제1 세라믹 그린시트에 인쇄된 스트라이프형 제1 내부 전극 패턴(121a)의 중앙부와 제2 세라믹 그린시트에 인쇄된 스트라이프형 제2 내부전극 패턴(122a) 사이의 간격(d3)이 중첩되도록 적층될 수 있다.
More specifically, the interval d3 between the central portion of the stripe-shaped first internal electrode pattern 121a printed on the first ceramic green sheet and the stripe-shaped second internal electrode pattern 122a printed on the second ceramic green sheet is May be stacked so as to overlap each other.
다음으로, 도 7d에 도시된 바와 같이, 상기 세라믹 그린시트 적층체(210)는 복수개의 스트라이프형 제1 내부전극 패턴(121a) 및 스트라이프형 제2 내부전극 패턴(122a)을 가로지르도록 절단될 수 있다. 즉, 상기 세라믹 그린시트 적층체(210)는 C1-C1 절단선을 따라 막대형 적층체(220)로 절단될 수 있다.7D, the ceramic
보다 구체적으로, 스트라이프형 제1 내부전극 패턴(121a) 및 스트라이프형 제2 내부전극 패턴(122a)은 길이 방향으로 절단되어 일정한 폭을 갖는 복수 개의 내부전극으로 분할될 수 있다. 이때, 적층된 세라믹 그린시트도 내부전극 패턴과 함께 절단된다. 이에 따라 유전체층은 내부전극의 폭과 동일한 폭을 갖도록 형성될 수 있다. More specifically, the stripe-shaped first internal electrode patterns 121a and the stripe-shaped second internal electrode patterns 122a may be divided into a plurality of internal electrodes that are cut in the longitudinal direction and have a constant width. At this time, the laminated ceramic green sheet is also cut together with the internal electrode pattern. Accordingly, the dielectric layer can be formed to have the same width as the width of the internal electrode.
상기 막대형 적층체(220)의 절단면으로 제1 및 제2 내부전극의 말단이 노출될 수 있다. 상기 막대형 적층체의 절단면은 각각 막대형 적층체의 제1 측면 및 제2 측면으로 지칭될 수 있다.
The ends of the first and second internal electrodes may be exposed to the cut surfaces of the rod-shaped
상기 세라믹 그린시트 적층체를 소성한 이후에 막대형 적층체로 절단될 수 있다. 또한, 상기 세라믹 그린시트를 막대형 적층체로 절단한 이후에 소성을 수행할 수 있다. 이에 제한되는 것은 아니나, 상기 소성은 1100℃ 내지 1300℃의 N2-H2 분위기에서 수행될 수 있다.
The ceramic green sheet laminate may be cut into a rod-shaped laminate after firing the ceramic green sheet laminate. In addition, firing can be performed after cutting the ceramic green sheet into a rod-shaped laminate. The firing can be performed in an N 2 -H 2 atmosphere at 1100 ° C to 1300 ° C, although not limited thereto.
다음으로, 도 7e에 도시된 바와 같이, 상기 막대형 적층체(220)의 제1 및 제2 측면 각각에 제1 사이드 부(113a) 및 제2 사이드 마진부(114a)를 형성할 수 있다. 제2 사이드 마진부(114a)는 명확하게 도시되지 않고, 점섬으로 그 윤곽을 도시하였다.Next, as shown in FIG. 7E, the first side portion 113a and the second side margin portion 114a may be formed on the first and second side surfaces of the rod-shaped
상기 막대형 적층체(220)의 제1 및 제2 측면은 도 7c에 도시한 적층 본체(111)의 제1 측면(1) 및 제2 측면(2)에 대응하는 것으로 이해될 수 있다.
It is understood that the first and second sides of the rod-shaped
상기 제1 및 제2 사이드 마진부(113a, 114a)는 막대형 적층체(220)에 세라믹 분말을 포함하는 세라믹 슬러리로 형성될 수 있다. The first and second side-margin portions 113a and 114a may be formed of a ceramic slurry containing ceramic powder in the rod-shaped
상기 세라믹 슬러리는 세라믹 파우더, 유기 바인더 및 유기 용제를 포함하는 것으로, 제1 및 제2 사이드 마진부(113a, 114a)가 원하는 두께를 갖도록 세라믹 슬러리의 양을 조절할 수 있다.
The ceramic slurry includes a ceramic powder, an organic binder, and an organic solvent, and the amount of the ceramic slurry can be adjusted so that the first and second side margin portions 113a and 114a have desired thicknesses.
상기 막대형 적층체(220)의 제1 및 제2 측면에 세라믹 슬러리를 도포하여 제1 및 제2 사이드 마진부(113a, 114a)를 형성할 수 있다. 상기 세라믹 슬러리의 도포 방법은 특별히 제한되지 않으며, 예를 들면 스프레이 방식으로 분사하거나, 롤러를 이용하여 도포될 수 있다.
The first and second side margins 113a and 114a may be formed by applying a ceramic slurry to the first and second side surfaces of the rod-shaped
또한, 상기 막대형 적층체를 세라믹 슬리리에 딥핑(dipping)하여 막대형 적층체의 제1 및 제2 측면에 제1 및 제2 사이드 마진부(113a, 114a)를 형성할 수 있다.
The first and second side margin portions 113a and 114a may be formed on the first and second side surfaces of the rod-shaped stacked body by dipping the rod-shaped stacked body into the ceramic slurry.
상술한 바와 같이, 상기 제1 및 제2 사이드 마진부의 두께는 18㎛이하로 형성될 수 있다. 상기 제1 및 제2 사이드 마진부의 두께는 상기 내부전극의 말단이 노출되는 막대형 적층체의 제1 측면 또는 제2 측면으로부터 정의될 수 있다.
As described above, the first and second side margin portions may have a thickness of 18 탆 or less. The thickness of the first and second side margin portions may be defined from a first side or a second side of the rod-shaped stack body in which the end of the internal electrode is exposed.
다음으로, 도 7e 및 도 7f에 도시된 바와 같이, 제1 및 제2 사이드 마진부(113a, 114a)가 형성된 상기 막대형 적층체(220)를 C2-C2 절단선을 따라 개별적인 칩 사이즈에 맞게 절단할 수 있다. 도 7c는 상기 C2-C2 절단선의 위치를 파악하는데 참조될 수 있다.
Next, as shown in Figs. 7E and 7F, the rod-shaped
막대형 적층체(220)를 칩 사이즈로 절단함에 따라, 적층 본체(111)와 적층 본체의 양 측면에 형성된 제1 및 제2 사이드 마진부(113, 114)를 갖는 세라믹 본체가 형성될 수 있다. The ceramic body having the
상기 막대형 적층체(220)를 C2-C2 절단선을 따라 절단함에 따라 중첩된 제1 내부전극의 중앙부와 제2 내부전극 간에 형성된 소정의 간격(d3)이 동일한 절단선에 의하여 절단될 수 있다. 다른 관점에서는 제2 내부전극의 중앙부와 제1 내부전극 간에 형성된 소정의 간격이 동일한 절단선에 의하여 절단될 수 있다.The predetermined interval d3 formed between the central portion of the first internal electrode and the second internal electrode overlapped can be cut by the same cut line as the rod-shaped
이에 따라, 제1 내부전극 및 제2 내부전극의 일단은 C2-C2 절단선에 따른 절단면에 교대로 노출될 수 있다. 상기 제1 내부전극이 노출된 면은 도 6에 도시된 적층체의 제3 단면(3)으로 이해되고, 상기 제2 내부전극이 노출된 면은 도 6에 도시된 적층체의 제4 단면(4)으로 이해될 수 있다.Accordingly, one end of the first inner electrode and the second inner electrode can be alternately exposed to the cut surface along the C2-C2 cut line. The exposed surface of the first internal electrode is understood as the
상기 막대형 적층체(220)를 C2-C2 절단선을 따라 절단함에 따라 스프라이트형 제1 내부전극 패턴(121a)간의 소정의 간격(d3)은 반으로 절단되어, 제1 내부전극(121)의 일단이 제4 단면으로부터 소정의 간격(d2)을 형성하도록 해준다. 또한, 제2 내부전극(122)이 제3 단면으로부터 소정의 간격을 형성하도록 해준다.
The predetermined interval d3 between the sprite-shaped first internal electrode patterns 121a is cut in half by cutting the rod-shaped
이후, 상기 제1 및 제2 내부전극의 일단과 연결되도록 상기 제3 단면 및 제4 단면 각각에 외부전극을 형성할 수 있다.
External electrodes may be formed on each of the third and fourth cross sections so as to be connected to one ends of the first and second internal electrodes.
본 실시형태와 같이, 막대형 적층체(220)에 제1 및 제2 사이드 마진부를 형성하고, 칩 사이즈로 절단하는 경우 한번의 공정을 통하여 복수 개의 적층 본체(111)에 사이드 마진부를 형성할 수 있다.
As in the present embodiment, in the case where the first and second side margin portions are formed in the rod-shaped
또한, 도시되지 않았으나, 제1 사이드 마진부 및 제2 사이드 마진부를 형성하기 전에 막대형 적층체를 칩 사이즈로 절단하여 복수 개의 적층체를 형성할 수 있다.Further, although not shown, a plurality of stacked bodies can be formed by cutting the rod-shaped stacked body into chip sizes before forming the first side-margin portion and the second side-margin portion.
즉, 막대형 적층체를 중첩된 제1 내부전극의 중앙부와 제2 내부전극 간에 형성된 소정의 간격이 동일한 절단선에 의하여 절단되도록 절단할 수 있다. 이에 따라, 제1 내부전극 및 제2 내부전극의 일단은 절단면에 교대로 노출될 수 있다. That is, the rod-shaped stacked body can be cut so as to be cut by a cutting line having a predetermined gap formed between the central portion of the overlapped first internal electrode and the second internal electrode. Accordingly, one end of the first internal electrode and the other end of the second internal electrode can be alternately exposed to the cut surface.
이후, 상기 적층 본체의 제1 및 제2 측면에 제1 사이드 마진부 및 제2 사이드 마진부를 형성할 수 있다. 제1 및 제2 사이드 마진부의 형성방법은 상술한 바와 같다. Thereafter, the first side margin portion and the second side margin portion may be formed on the first and second side surfaces of the laminate body. The method of forming the first and second side margin portions is as described above.
또한, 상기 제1 내부전극이 노출된 적층 본체의 제3 단면과 상기 제2 내부전극이 노출된 적층 본체의 제4 단면에 각각 외부전극을 형성할 수 있다.
External electrodes may be formed on the third end face of the laminated body in which the first internal electrodes are exposed and the fourth end face of the laminated body in which the second internal electrodes are exposed.
본 발명의 다른 실시형태에 따르면, 적층체의 제1 및 제2 측면을 통하여 제1 및 제2 내부전극의 말단이 노출된다. 적층된 복수 개의 제1 및 제2 내부전극은 동시에 절단되어 상기 내부전극의 말단은 일 직선상에 놓일 수 있다. 이후, 상기 적층체의 제1 및 제2 측면에 제1 및 제2 사이드 마진부가 일괄적으로 형성된다. 상기 적층체 및 상기 제1 및 제2 사이드 마진부에 의하여 세라믹 본체가 형성된다. 즉, 상기 제1 및 제2 사이드 마진부는 세라믹 본체의 제1 및 제2 측면을 형성하게 된다.According to another embodiment of the present invention, the ends of the first and second internal electrodes are exposed through the first and second side faces of the laminate. The plurality of stacked first and second inner electrodes are cut at the same time so that the ends of the inner electrodes can be placed on a straight line. Thereafter, the first and second side margin portions are collectively formed on the first and second side surfaces of the laminate. The ceramic body is formed by the laminate and the first and second side margin portions. That is, the first and second side margin portions form the first and second side surfaces of the ceramic body.
이에 따라, 본 실시형태에 의하면, 상기 복수 개의 내부전극 말단으로부터 세라믹 본체의 제1 및 제2 측면까지의 거리는 일정하게 형성될 수 있다. 또한, 상기 제1 및 제2 사이드 마진부는 세라믹 페이스트에 의하여 형성되는 것으로, 두께는 얇게 형성될 수 있다.Thus, according to the present embodiment, the distance from the ends of the plurality of internal electrodes to the first and second sides of the ceramic body can be made constant. In addition, the first and second side margin portions are formed by ceramic paste, and may be formed thin.
또한, 세라믹 커패시터의 커버층(C)을 형성하는 세라믹 그린 시트 제조시 사용되는 세라믹 페이스트 내에 첨가되는 글라스(glass)의 함량을 조절함으로써, S1의 기공률(P1)이 1≤P1≤20을 만족할 수 있고, 상기 S1의 기공률(P1) 및 상기 S2의 기공률(P2)이 P1/P2＞2를 만족할 수 있다.Further, by controlling the content of glass added in the ceramic paste used in the production of the ceramic green sheet for forming the cover layer (C) of the ceramic capacitor, the porosity (P1) of S1 can satisfy 1? P1? , And the porosity (P1) of S1 and the porosity (P2) of S2 can satisfy P1 / P2 > 2.
이로 인하여, 본 발명의 일 실시형태에 따르면 열충격, 전해충격 등의 외부 충격을 완화할 수 있어 고신뢰성, 고용량 적층 세라믹 커패시터를 구현할 수 있다.
Thus, according to one embodiment of the present invention, external impacts such as thermal shock and electrolytic shock can be alleviated, and a high-reliability, high-capacity multilayer ceramic capacitor can be realized.
아래의 표 1은 적층 세라믹 커패시터의 사이드 마진부의 평균 두께별 S1의 기공률(P1) 및 S1의 기공률(P1) 및 S2의 기공률(P2)의 비(P1/P2)에 따른 신뢰성을 비교한 표이다.
Table 1 below shows a comparison of reliability according to the ratio (P1 / P2) of the porosity (P1) of S1 and the porosity (P2) of S2 by the average thickness of the side margin portion of the multilayer ceramic capacitor .
No.Sample
No.
(μm)Average thickness of side margin
(μm)
(크랙 발생 개수/
전체 개수)Reliability evaluation
(Number of crack occurrence /
Total number)
상기 표 1을 참조하면, 시료 1 내지 3은 사이드 마진부의 평균 두께가 18 μm 이하인 경우로서, S1의 기공률(P1) 및 S1의 기공률(P1) 및 S2의 기공률(P2)의 비(P1/P2)가 본 발명의 수치 범위를 벗어날 경우 신뢰성 시험에서 문제가 생길 수 있음을 보인다.Referring to Table 1,
시료 4 내지 6은 사이드 마진부의 평균 두께가 18 μm를 초과하는 경우로서, S1의 기공률(P1) 및 S1의 기공률(P1) 및 S2의 기공률(P2)의 비(P1/P2)가 본 발명의 수치 범위를 벗어나는 경우에도 신뢰성 평가에서 양호한 결과를 보인다.
따라서, 후술하는 설명에 따라 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 사이드 마진부의 평균 두께가 18 μm 이하일 때 신뢰성 향상에 효과가 있음을 알 수 있다.
Accordingly, it can be seen that the multilayer ceramic capacitor according to one embodiment of the present invention has an effect of improving the reliability when the average thickness of the side margin portion is 18 μm or less according to the following description.
아래의 표 2는 사이드 마진부의 평균 두께가 18 μm 이하인 경우 S1의 기공률(P1) 및 S1의 기공률(P1) 및 S2의 기공률(P2)의 비(P1/P2)에 따른 내습 특성 및 신뢰성을 비교한 표이다.
Table 2 below compares the moisture resistance characteristics and reliability according to the ratio (P1 / P2) of the porosity (P1) of S1 to the porosity (P1) and S2 of the S2 when the average thickness of the side margin portion is 18 μm or less It is a table.
(μm)Average thickness of side margin
(μm)
(크랙 발생 개수/전체 개수)Reliability evaluation
(Number of crack occurrence / total number)
*: 비교예
*: Comparative Example
표 2에서 내습 특성 평가는 칩 200개를 기판에 실장한 후 습도 조건 8585(85℃, 85% 습도)에서 수행한 것이며, 신뢰성 평가는 칩을 연마후 파괴분석시 크랙이 발생하는지 여부로서 평가하였으며, 구체적으로 320℃ 납조에 2초 동안 침지시킨 후 열충격 크랙 발생 여부 시험으로 진행되었다.
In Table 2, the humidity resistance characteristic evaluation was performed in a humidity condition of 8585 (85 ° C, 85% humidity) after 200 chips were mounted on a substrate. Reliability evaluation was performed as to whether cracks occurred in the chip after polishing , Specifically, immersed in a water bath at 320 ° C for 2 seconds, and then subjected to a heat shock crack test.
상기 표 2에서 내습 특성 평가에서는 양호한 경우를 ○, 불량인 경우를 ×로 표시하였다.
In the evaluation of the moisture resistance characteristic in the above Table 2, the case of good performance is indicated by o, and the case of poor performance is indicated by x.
상기의 표 2를 통해서 알 수 있듯이, 상기 S1의 기공률(P1)이 1≤P1≤20을 만족하고, S1의 기공률(P1) 및 S2의 기공률(P2)의 비(P1/P2)가 P1/P2＞2를 만족하는 경우 내습 특성도 향상되며, 신뢰성도 향상됨을 알 수 있다.
As can be seen from the above Table 2, when the porosity P1 of S1 satisfies 1? P1? 20 and the ratio P1 / P2 of the porosity P1 of S1 and the porosity P2 of S2 is P1 / When P2 > 2 is satisfied, the humidity resistance characteristic is improved and the reliability is also improved.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited only by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.
110: 세라믹 본체 111: 적층체
112: 유전체층 113, 114: 제1 및 제2 사이드 마진부
121, 122: 제1 및 제2 내부전극 131, 132: 제1 및 제2 외부전극
112a: 세라믹 그린시트
121a, 122a: 스트라이프형 제1 및 제2 내부전극 패턴
210: 세라믹 그린시트 적층체 220: 막대형 적층체
C: 커버층 p: 기공
S1: 커버층과 사이드 마진부의 경계면에서 내부전극에 인접한 영역
S1: 커버층과 사이드 마진부의 경계면에서 세라믹 본체의 상면 또는 하면에 인접한 영역
P1: S1 영역의 기공률 P2: S2 영역의 기공률110: ceramic body 111: laminated body
112:
121, 122: first and second
112a: ceramic green sheet
121a and 122a: stripe-type first and second internal electrode patterns
210: ceramic green sheet laminate 220: rod-shaped laminate
C: Cover layer p: Porosity
S1: a region adjacent to the internal electrode at the interface between the cover layer and the side margin portion
S1: an area adjacent to the upper or lower surface of the ceramic body at the interface between the cover layer and the side margin portion
P1: porosity of S1 region P2: porosity of S2 region
Claims (16)
상기 세라믹 본체의 내부에 형성되며, 상기 제3 단면 또는 제4 단면으로 일단이 노출되는 복수 개의 내부전극; 및
상기 제1 측면 및 제2 측면에 형성된 제1 사이드 마진부 및 제2 사이드 마진부;를 포함하며,
상기 세라믹 본체 내부의 커버층과 상기 사이드 마진부의 경계면의 기공률은 상기 커버층 중 상기 경계면을 제외한 나머지 영역의 기공률과 다르며,
상기 세라믹 본체 내부의 커버층과 상기 사이드 마진부의 경계면을 두께 방향으로 두 개의 영역으로 구분할 때, 상기 경계면에서 상기 내부전극에 인접한 영역을 S1이라 하고, 상기 S1의 기공률을 P1이라 하면, 1≤P1≤20을 만족하는 적층 세라믹 커패시터.
A ceramic body having a first side face and a second side opposite to each other, a third end face and a fourth end face connecting the first side face and the second side face;
A plurality of internal electrodes formed inside the ceramic body and having one end exposed at the third end face or the fourth end face; And
And a first side margin portion and a second side margin portion formed on the first side surface and the second side surface,
The porosity of the interface between the cover layer inside the ceramic body and the side margin is different from the porosity of the cover layer except for the interface,
When a boundary region between the cover layer and the side margin portion in the ceramic body is divided into two regions in the thickness direction, a region adjacent to the internal electrode at the interface is defined as S1, and a porosity of S1 is defined as P1. Lt; 20.
상기 제1 및 사이드 마진부 및 제2 사이드 마진부는 상기 제1 측면 및 제2 측면에서 상기 내부전극의 단부까지의 평균 두께가 18μm 이하로 형성된 적층 세라믹 커패시터.
The method according to claim 1,
Wherein the first and the side margin portions and the second side margin portion have an average thickness of 18 占 퐉 or less from the first side face and the second side face to the end portion of the internal electrode.
상기 제1 사이드 마진부 및 제2 사이드 마진부는 세라믹 슬러리로 형성되는 적층 세라믹 커패시터.
The method according to claim 1,
Wherein the first side margin portion and the second side margin portion are formed of a ceramic slurry.
상기 내부전극은 일단이 상기 제3 단면으로 노출되고, 타단이 상기 제4 단면으로부터 소정의 간격을 두고 형성되는 제1 내부전극 및 일단이 제4 단면으로 노출되고, 타단이 상기 제3 단면으로부터 소정의 간격을 두고 형성되는 제2 내부전극으로 구성되는 적층 세라믹 커패시터.
The method according to claim 1,
Wherein the internal electrode has a first internal electrode, one end of which is exposed at the third end face, and the other end is formed at a predetermined distance from the fourth end face, one end exposed at the fourth end face, And a second internal electrode formed at an interval of the first internal electrode and the second internal electrode.
상기 세라믹 본체의 내부에 형성되며, 상기 제3 단면 또는 제4 단면으로 일단이 노출되는 복수 개의 내부전극; 및
상기 제1 측면 및 제2 측면에 형성된 제1 사이드 마진부 및 제2 사이드 마진부;를 포함하며,
상기 세라믹 본체 내부의 커버층과 상기 사이드 마진부의 경계면의 기공률은 상기 커버층 중 상기 경계면을 제외한 나머지 영역의 기공률과 다르며,
상기 세라믹 본체 내부의 커버층과 상기 사이드 마진부의 경계면을 두께 방향으로 두 개의 영역으로 구분할 때, 상기 경계면에서 상기 내부전극에 인접한 영역을 S1, 상기 경계면에서 상기 세라믹 본체의 상면 또는 하면에 인접한 영역을 S2라 하고, 상기 S1의 기공률을 P1 및 상기 S2의 기공률을 P2라 하면, P1/P2＞2를 만족하는 적층 세라믹 커패시터.
A ceramic body having a first side face and a second side opposite to each other, a third end face and a fourth end face connecting the first side face and the second side face;
A plurality of internal electrodes formed inside the ceramic body and having one end exposed at the third end face or the fourth end face; And
And a first side margin portion and a second side margin portion formed on the first side surface and the second side surface,
The porosity of the interface between the cover layer inside the ceramic body and the side margin is different from the porosity of the cover layer except for the interface,
When the boundary between the cover layer and the side margin portion in the ceramic body is divided into two regions in the thickness direction, a region adjacent to the internal electrode at the interface is S1, and a region adjacent to the upper or lower surface of the ceramic body at the interface S2 ", and the porosity of S1 is P1 and the porosity of S2 is P2. ≪ EMI ID = 1.0 >
상기 제1 사이드 마진부 및 제2 사이드 마진부는 상기 제1 측면 및 제2 측면에서 상기 내부전극의 단부까지의 평균 두께가 18μm 이하로 형성된 적층 세라믹 커패시터.
6. The method of claim 5,
Wherein the first side margin portion and the second side margin portion have an average thickness of 18 占 퐉 or less from the first side face and the second side face to the end portion of the internal electrode.
상기 제1 사이드 마진부 및 제2 사이드 마진부는 세라믹 슬러리로 형성되는 적층 세라믹 커패시터.
6. The method of claim 5,
Wherein the first side margin portion and the second side margin portion are formed of a ceramic slurry.
상기 내부전극은 일단이 상기 제3 단면으로 노출되고, 타단이 상기 제4 단면으로부터 소정의 간격을 두고 형성되는 제1 내부전극 및 일단이 제4 단면으로 노출되고, 타단이 상기 제3 단면으로부터 소정의 간격을 두고 형성되는 제2 내부전극으로 구성되는 적층 세라믹 커패시터.
6. The method of claim 5,
Wherein the internal electrode has a first internal electrode, one end of which is exposed at the third end face, and the other end is formed at a predetermined distance from the fourth end face, one end exposed at the fourth end face, And a second internal electrode formed at an interval of the first internal electrode and the second internal electrode.
상기 스트라이프형 제1 내부전극 패턴과 상기 스트라이프형 제2 내부 전극 패턴이 교차되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 적층하여 세라믹 그린시트 적층체를 형성하되, 상기 적층체의 상면 및 하면 중 적어도 일면에는 복수 개의 세라믹 그린시트를 적층하여 커버층을 형성하는 단계;
상기 스트라이프형 제1 내부전극 패턴 및 제2 내부전극 패턴을 가로 질러서 제1 내부전극 및 제2 내부전극이 일정 폭을 가지며, 상기 폭 방향으로 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖도록 상기 세라믹 그린시트 적층체를 절단하는 단계; 및
상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리로 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 단계;를 포함하며,
상기 적층체 내부의 커버층과 상기 사이드 마진부의 경계면의 기공률은 상기 커버층 중 상기 경계면을 제외한 나머지 영역의 기공률과 다르며,
상기 적층체 내부의 커버층과 상기 사이드 마진부의 경계면을 두께 방향으로 두 개의 영역으로 구분할 때, 상기 경계면에서 상기 내부전극에 인접한 영역을 S1이라 하고, 상기 S1의 기공률을 P1이라 하면, 1≤P1≤20을 만족하는 적층 세라믹 커패시터의 제조방법.
Providing a first ceramic green sheet having a plurality of stripe-shaped first internal electrode patterns formed at predetermined intervals and a second ceramic green sheet having a plurality of stripe-shaped second internal electrode patterns formed at predetermined intervals;
Wherein the first ceramic green sheet and the second ceramic green sheet are laminated so that the stripe-type first internal electrode pattern and the stripe-type second internal electrode pattern intersect to form a ceramic green sheet laminate, Forming a cover layer by laminating a plurality of ceramic green sheets on at least one surface of the substrate and the bottom surface;
Wherein the first internal electrode and the second internal electrode have a predetermined width across the stripe-shaped first internal electrode pattern and the second internal electrode pattern, and the ends of the first internal electrode and the second internal electrode in the width direction are exposed Cutting the ceramic green sheet laminate so as to have a side surface that is less than the thickness of the ceramic green sheet laminate; And
And forming a first side margin portion and a second side margin portion with a ceramic slurry on the side surfaces of the first internal electrode and the second internal electrode exposed at the ends,
The porosity of the interface between the cover layer and the side margin portion in the laminate is different from the porosity of the remaining portion of the cover layer except for the interface,
When the boundary surface between the cover layer and the side margin portion in the laminate is divided into two regions in the thickness direction, a region adjacent to the internal electrode at the interface is defined as S1, and a porosity of S1 is defined as P1. Lt; / = 20. ≪ / RTI >
상기 제1 사이드 마진부 및 제2 사이드 마진부는 상기 측면에서 상기 내부전극의 단부까지의 평균 두께가 18μm 이하로 형성되는 적층 세라믹 커패시터의 제조방법.
10. The method of claim 9,
Wherein the first side margin portion and the second side margin portion have an average thickness of 18 mu m or less from the side surface to the end portion of the internal electrode.
상기 세라믹 그린시트 적층체를 형성하는 단계는
상기 스트라이프형 제1 내부 전극 패턴의 중심부와 상기 스트라이프형 제2 내부전극 패턴 사이의 소정의 간격이 중첩되도록 적층되는 적층 세라믹 커패시터의 제조방법.
10. The method of claim 9,
The step of forming the ceramic green sheet laminate
And a predetermined interval between the center portion of the stripe-shaped first internal electrode pattern and the stripe-shaped second internal electrode pattern is superimposed.
상기 세라믹 그린시트 적층체를 절단하는 단계는
상기 세라믹 그린시트 적층체가 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체가 되도록 수행되고,
상기 제1 및 제2 사이드 마진부를 형성하는 단계 이후에, 상기 제1 내부전극의 중심부 및 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 단면 또는 제4 단면을 갖는 적층체로 절단하는 단계가 수행되는 적층 세라믹 커패시터의 제조방법.
10. The method of claim 9,
The step of cutting the ceramic green sheet laminate
The ceramic green sheet laminate is performed so as to become a rod-shaped laminate having exposed sides of the first internal electrode and the second internal electrode,
After the step of forming the first and second side margin portions, a predetermined interval between the center portion of the first internal electrode and the second internal electrode is cut by the same cutting line so that the first internal electrode or the second internal electrode Wherein the step of cutting the laminate into a laminate having a third end face or a fourth end face is carried out.
상기 세라믹 그린시트 적층체를 절단하는 단계는
상기 세라믹 그린시트를 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체로 절단하는 단계, 및 상기 막대형 적층체를 상기 제1 내부전극의 중심부 및 상기 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 단면 또는 제4 단면을 갖는 적층체로 절단하는 단계로 수행되고,
상기 제1 및 제2 사이드 마진부를 형성하는 단계는 상기 적층체에 대하여 수행되는 적층 세라믹 커패시터의 제조방법.
10. The method of claim 9,
The step of cutting the ceramic green sheet laminate
Cutting the ceramic green sheet into a rod-shaped laminate having a side surface on which the ends of the first internal electrode and the second internal electrode are exposed; and forming the rod-shaped laminate on the center portion of the first internal electrode and the second internal electrode Cutting the predetermined interval between the electrodes with the same cutting line to cut into a laminate having a third end face or a fourth end face, one end of the first internal electrode or the second internal electrode being exposed,
Wherein the forming of the first and second side margin portions is performed on the laminate.
상기 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리를 도포하여 수행되는 적층 세라믹 커패시터의 제조방법.
10. The method of claim 9,
Wherein the forming of the first side margin portion and the second side margin portion is performed by applying a ceramic slurry to a side surface of the end of the first internal electrode and the second internal electrode exposed.
상기 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 세라믹 슬러리에 딥핑하여 수행되는 적층 세라믹 커패시터의 제조방법.
10. The method of claim 9,
Wherein the forming of the first side margin portion and the second side margin portion is performed by dipping a side surface of the first internal electrode and the second internal electrode exposed at the end of the first internal electrode and the second internal electrode into a ceramic slurry.
상기 세라믹 그린시트 적층체 내부의 커버층과 상기 사이드 마진부의 경계면을 두께 방향으로 두 개의 영역으로 구분할 때, 상기 경계면에서 상기 세라믹 그린시트 적층체의 상면 또는 하면에 인접한 영역을 S2라 하고, 상기 S2의 기공률을 P2라 하면, P1/P2＞2를 만족하는 적층 세라믹 커패시터의 제조방법.
10. The method of claim 9,
When the boundary surface between the cover layer and the side margin portion in the ceramic green sheet laminate is divided into two regions in the thickness direction, a region adjacent to the upper surface or the lower surface of the ceramic green sheet laminate at the boundary is defined as S2, And the porosity of the laminated ceramic capacitor is P2, P1 / P2 > 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150002677A KR101565725B1 (en) | 2015-01-08 | 2015-01-08 | A multilayer ceramic capacitor and a method for manufactuaring the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150002677A KR101565725B1 (en) | 2015-01-08 | 2015-01-08 | A multilayer ceramic capacitor and a method for manufactuaring the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130038319A Division KR101565640B1 (en) | 2013-04-08 | 2013-04-08 | A multilayer ceramic capacitor and a method for manufactuaring the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150013921A KR20150013921A (en) | 2015-02-05 |
| KR101565725B1 true KR101565725B1 (en) | 2015-11-05 |
Family
ID=52570920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150002677A KR101565725B1 (en) | 2015-01-08 | 2015-01-08 | A multilayer ceramic capacitor and a method for manufactuaring the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101565725B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6436921B2 (en) * | 2015-03-30 | 2018-12-12 | 太陽誘電株式会社 | Multilayer ceramic capacitor |
| JP6665438B2 (en) * | 2015-07-17 | 2020-03-13 | 株式会社村田製作所 | Multilayer ceramic capacitors |
| KR102217289B1 (en) | 2018-11-22 | 2021-02-19 | 삼성전기주식회사 | Capacitor component and method for manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012023334A1 (en) * | 2010-08-18 | 2012-02-23 | 太陽誘電株式会社 | Laminated ceramic electronic component |
| KR101141342B1 (en) * | 2011-03-09 | 2012-05-03 | 삼성전기주식회사 | A multilayer ceramic capacitor and a method for manufactuaring the same |
-
2015
- 2015-01-08 KR KR1020150002677A patent/KR101565725B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012023334A1 (en) * | 2010-08-18 | 2012-02-23 | 太陽誘電株式会社 | Laminated ceramic electronic component |
| KR101141342B1 (en) * | 2011-03-09 | 2012-05-03 | 삼성전기주식회사 | A multilayer ceramic capacitor and a method for manufactuaring the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150013921A (en) | 2015-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101565640B1 (en) | A multilayer ceramic capacitor and a method for manufactuaring the same | |
| KR101514512B1 (en) | A multilayer ceramic capacitor and a method for manufactuaring the same | |
| KR101681358B1 (en) | A multilayer ceramic capacitor and a method for manufactuaring the same | |
| KR101548797B1 (en) | A multilayer ceramic capacitor and a method for manufactuaring the same | |
| KR101983129B1 (en) | Multi-layered ceramic electronic parts and method of manufacturing the same | |
| KR101946259B1 (en) | Multilayer ceramic electronic component | |
| KR101762032B1 (en) | Multi-layer ceramic electronic part and method for manufacturing the same | |
| KR101843182B1 (en) | Multilayer ceramic electronic component | |
| KR101496814B1 (en) | Multilayered ceramic capacitor, the method of the same and board for mounting the same | |
| KR20190116113A (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| KR20170098560A (en) | Multi-layer ceramic electronic part and method for manufacturing the same | |
| KR102283078B1 (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| KR20190116119A (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| KR20130084852A (en) | Multi-layered ceramic electronic parts and method of manufacturing the same | |
| KR20120133716A (en) | Multilayer ceramic capacitor | |
| KR102437803B1 (en) | Multi-layered ceramic electronic component | |
| KR102115955B1 (en) | Multi-layered ceramic electronic componentthe | |
| KR101565725B1 (en) | A multilayer ceramic capacitor and a method for manufactuaring the same | |
| KR20140046301A (en) | Multi-layered ceramic electronic parts and method of manufacturing the same | |
| KR20170088794A (en) | Laminated ceramic electronic parts and manufacturing method thereof | |
| KR102191252B1 (en) | Multi-layered ceramic electronic componentthe | |
| KR101933426B1 (en) | Multilayer ceramic electronic component | |
| KR102473419B1 (en) | Multi-layered ceramic electronic componentthe | |
| KR102048173B1 (en) | Multilayer ceramic electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 5 |