KR101565242B1 - 기판의 오버레이 에러를 계측하는 계측장치 - Google Patents

기판의 오버레이 에러를 계측하는 계측장치 Download PDF

Info

Publication number
KR101565242B1
KR101565242B1 KR1020140045759A KR20140045759A KR101565242B1 KR 101565242 B1 KR101565242 B1 KR 101565242B1 KR 1020140045759 A KR1020140045759 A KR 1020140045759A KR 20140045759 A KR20140045759 A KR 20140045759A KR 101565242 B1 KR101565242 B1 KR 101565242B1
Authority
KR
South Korea
Prior art keywords
substrate
overlay
electron beam
wafer
stage
Prior art date
Application number
KR1020140045759A
Other languages
English (en)
Other versions
KR20150121275A (ko
Inventor
이행삼
이상명
오승철
최종립
Original Assignee
(주)오로스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)오로스 테크놀로지 filed Critical (주)오로스 테크놀로지
Priority to KR1020140045759A priority Critical patent/KR101565242B1/ko
Publication of KR20150121275A publication Critical patent/KR20150121275A/ko
Application granted granted Critical
Publication of KR101565242B1 publication Critical patent/KR101565242B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)

Abstract

본 발명은 기판의 오버레이 에러를 계측하는 계측 장치에 관한 것으로, 리소그래피 프로세스(lithographic process)에 의해 형성된 기판의 오버레이에러(overlay error)를 결정하는 계측 장치(metrology apparatus)에 있어서, 상기 기판을 로딩-언로딩 하는 로드락; 상기 기판의 자세를 정열하는 웨이퍼 정열기; 상기 기판을 스테이지로 이송하는 이송 로봇; 상기 기판을 올려놓은 스테이지; 상기 스테이지에 놓여진 기판의 정위치를 정열하는 정열광학계; 및 상기 기판을 상기 스테이지에 고정하는 정전 척을 포함하며, 계측빔을 상기 기판에 조사하는 빔 발생부가 장착된 경통(column)으로 구성된다. 상기 장치는 오버레이 공정에서 웨이퍼의 셀 단위 in-die 회로의 기판 상에 다층 레이어로 구성된 기판 상에 전자 빔(electron beam)을 사용하여 오버레이를 측정하며, SE 검출기와 BSE 검출기를 동시에 사용하여 시편으로 사용된 웨이퍼 기판 표면에서 방출되는 2차 전자들(SE)과 후방 산란 전자들(BSE)을 동시에 감지하며, 패턴(pattern)의 특성에 따라 저압과 고압(0.5~50KV)의 가속 전압을 효율적으로 변경하여 여러 층으로 형성된 기판의 침투 깊이를 달리하여 SE 신호와 BSE 신호를 동시에 검출하여 나노 구조의 미세 패턴의 오버레이 에러를 계측하게 되었다.

Description

기판의 오버레이 에러를 계측하는 계측장치{Metrology apparatus for measuring an overlay error of wafer substrate}
본 발명은 기판의 오버레이 에러 계측장치에 관한 것으로, 특히 반도체 오버레이 공정에서 웨이퍼 기판의 셀 단위 in-die 회로에 생성한 오버레이 마크와 기판의 회로 패턴(pattern)의 특성에 따라 저압과 고압(0.5~50KV)의 가속 전압을 변경하여 여러 층으로 형성된 기판에 전자 빔(electron beam)을 조사하여 투과 깊이를 달리하여 오버레이를 측정하며, 전자 빔 조사 후 SE 검출기와 BSE 검출기를 사용하여 동시에 기판 표면에서 방출되는 2차 전자들(SE, Secondary Electrons) 신호와 후방 산란 전자들(BSE, Back-Scattered Electron) 신호를 동시에 감지하여 기존 광학 방식에서 보다 더 정밀하게 나노 구조의 미세 패턴의 오버레이 에러를 계측하는, 기판의 오버레이 에러를 계측하는 계측장치에 관한 것이다.
반도체 공정은 단결정 상장, 규소봉 절단, 웨이퍼 표면 연마, CAD 회로 설계, 마스크 제작, 고온(800~1200℃)에서 산소를 웨이퍼 표면과 화학 반응시켜 얇고 균일한 실리콘 산화막(SiO2)을 형성하는 산화공정, 감광액으로 사용되는 포토 레지스트(PR, Photo Resist) 도포, 노광(exposure) 공정, 현상(developing) 공정, 식각 공정, 이온 주입, 화학 기상 증착(CVD 증착), 금속 배선, 웨이퍼 뒷면 연마, 웨이퍼 절단, 칩 자동 선별, 금선 연결 선형 후 최종 검사 공정으로 이루어진다.
반도체 제조 공정에서는 웨이퍼 표면에 포토 레지스트(PR)를 형성하고, 스텝퍼(stepper)를 사용한 노광 공정에서 레티클(reticle) 상의 웨이퍼 표면에 있는 감광막으로 사용된 포토 레지스트(PR)에 전사하고, 노광 공정이 완료된 감광막을 현상한다. 이후 현상된 감광막으로 사용된 포토 레지스트(PR)를 식각 마스크(mask)를 사용하여 웨이퍼 표면을 식각하는 포토리소그래피(Photolithography, 사진석판술) 공정에 의해 웨이퍼 표면에 회로 패턴(pattern)을 형성하고, 상기 포토리소그래피 공정을 반복하여 웨이퍼 표면에 회로 패턴을 갖는 다층 막을 형성하여 반도체 소자가 제조된다.
도 1은 종래의 광학 오버레이 시스템의 배치도면(Lay-out drawing)이다.
종래의 광학 오버레이 시스템(Optic overlay system)은 웨이퍼 기판의 자세를 정열하는 웨이퍼 정열기(wafer aligner); 상기 기판을 스테이지로 이송하는 이송 로봇(transfer robot); 프레임과 커버; 웨이퍼 기판을 올려놓은 스테이지; 상기 기판을 스테이지에 고정하는 정전 척; 및 광원 소스를 웨이퍼 스테이지에 조사하는 광학계를 포함한다.
반도체 제조 공정에서, 웨이퍼 기판 상에 상부 박막층과 하부 박막층의 수직 정렬도를 오버레이(overlay)라고 하며, 광학 오버레이 계측 장치는 오버레이 키(overlay key)를 사용하여 웨이퍼 기판의 미세 패턴들의 정렬 상태를 측정하고 검사하는 오버레이 공정에서 기판 상에 다층 레이어로 구성된 복수의 박막층에 형성된 하부 박막층 패턴과 상부 박막층 패턴이 정확하게 정렬되었는지 확인하기 위해 오버레이 마크(overlay mark)를 사용하며, 기판 상에 형성된 패턴과 현재 공정에서 형성된 상부 박막층과 하부 박막층의 정렬 상태를 검사한다.
광학 오버레이 측정 계측 장비는 반도체 공정에서 정밀 측정으로 여러 층으로 쌓인 웨이퍼 기판 상에 다층 레이어 구조인 복수의 박막층에 형성된 하부 박막층 패턴과 상부 박막층 패턴이 정확하게 정렬되었는지 오버레이 마크를 사용하여 회로 패턴이 잘 정렬됐는지 측정한다.
또한 반도체 소자 제조시, 반도체 기판 상에 다층 레이어로 형성된 복수의 박막층에 각 레이어마다 표시되는 오버레이 마크를 적용하여 오버레이 에러를 계측한다.
반도체 공정에서 사용되는 오버레이 측정 방법은 광학(Optic)을 사용하여 계측하고 있다. 또한, 반도체 회로가 집적도가 요구되면서, 더 정밀해진 반도체의 미세 회로를 오버레이 계측에 CD-SEM(E-beam)을 사용하여 계측하는 방식이 고려되고 있다.
광학(Optic) 방식은 마이크로(micro) 단위에서 나노(nano) 단위로 웨이퍼 기판의 패턴(pattern)이 미세화 됨에 따라 측정이 불가능한 패턴이 존재하며, 오버레이 측정값의 오류가 발생하고, 웨이퍼에 있는 Aim Mark를 통해 측정하며 실제 패턴을 볼 수 없는 단점이 있다. 또한, 오버레이 정렬 요건이 까다로워지면서 정렬/오버레이 마크는 웨이퍼의 면적을 감소시킬 수 있다.
CD-SEM(Critical Dimension-Scanning Electron Microscope) 방식은 반도체의 인-칩(In-chip) 또는 다이싱 영역에서 오버레이 마크 패턴을 사용하여 측정함으로써 별도의 오버레이 마스크에 대한 디자인 및 패터닝 작업이 필요하고, 경통(column)에서 저압(0.5~10KV)의 가속 전압으로 가속된 전자 빔(Electron Beam)을 다층 구조의 기판에 조사(radiation)된 후, 기판의 표면에서 방출되는 2차 전자들(SE, Secondary Electrons)의 신호를 SE 검출기(SE detector)에 의해 검출하여 촬상 이미지를 계측하여 단지 기판의 표면만을 계측할 수 있었다.
즉 CD-SEM 방식은 SE 검출기만을 사용함에 따라 여러 층으로 형성된 기판의 표면에서 방출되는 2차 전자들의 신호(SE 신호)의 검출만이 가능하여 기판의 여러 층의 레이어의 투과 깊이를 달리하여 측정이 불가능하였다.
상기 문제점을 해결하기 위한 본 발명의 목적은 반도체 오버레이 공정에서 웨이퍼 기판의 셀 단위 in-die 회로에 생성한 오버레이 마크와 기판의 회로 패턴(pattern)의 특성에 따라 저압과 고압(0.5~50KV)의 가속 전압을 변경하여 여러 층으로 형성된 기판에 전자 빔(electron beam)을 조사하여 투과 깊이를 달리하는 향상된 오버레이 측정장치를 제안한다.
또한 본 본명은 전자 빔 조사 후 SE 검출기와 BSE 검출기를 사용하여 동시에 기판 표면에서 방출되는 2차 전자들(SE, Secondary Electrons) 신호와 후방 산란 전자들(BSE, Back Scattered Electron) 신호를 동시에 감지함으로써 기존 광학 방식에서 보다 더 정밀하게 나노 구조의 미세 패턴의 오버레이 에러를 계측하는 장치를 제안한다.
본 발명의 목적을 달성하기 위해, 기판의 오버레이 에러를 계측하는 계측장치는 리소그래픽 프로세스(lithographic process)에 의해 형성된 기판의 오버레이에러(overlay error)를 결정하는 계측 장치(metrology apparatus)에 있어서, 상기 기판을 로딩-언로딩 하는 로드락; 상기 기판의 자세를 정열하는 웨이퍼 정열기; 상기 기판을 스테이지로 이송하는 이송 로봇; 상기 기판을 올려놓은 스테이지; 상기 스테이지에 놓여진 기판의 정위치를 정열하는 정열광학계; 및 상기 기판을 상기 스테이지에 고정하는 정전 척을 포함하며, 계측빔을 상기 기판에 조사하는 빔 발생부가 장착된 경통(column)으로 구성된다.
상기 빔 발생부는 저압 및 고압(0.5~50KV)의 가속 전압으로 가속된 전자 빔(Electron Beam)을 발생하는 전자총(Electron Gun); 상기 전자총으로부터 발사된 상기 전자 빔을 집속하는 제1 집속렌즈(Condense Lens); 투과되는 전자빔의 크기를 조절하여, 상기 제1 집속렌즈를 통과하는 전자빔의 양을 조절하는 제1 조리개(aperture); 상기 제1 집속렌즈를 통과한 전자 빔을 집속하는 제2 집속렌즈; 투과되는 전자빔의 크기를 조절하여, 상기 제2 집속렌즈를 통과하는 전자빔의 양을 조절하는 제2 조리개(aperture); 시편의 상을 1차적으로 확대하는 대물 렌즈(Objective Lens); 상기 제2 조리개와 상기 대물렌즈 사이에 구비되는 SE 검출기(SE detector); 및 상기 대물렌즈와 상기 시편으로 사용된 기판 사이에 구비되는 BSE 검출기(BSE detector)를 포함한다.
상기 빔 발생부에서 상기 기판에 조사되는 전자 빔(Electron Beam)의 파장은 0.01nm 내지 1nm 미만 인 것을 특징으로 한다.
오버레이 에러를 측정함에 있어 기판의 in-die에서 상부 박막층에 새겨진 특정패턴의 위치와 하부 박막층에 새겨진 특정패턴의 위치를 측정하는 것을 특징으로 한다.
상부 박막층의 기판에 새겨진 반복되는 패턴을 가지는 회로와 하부 박막층에 새겨진 오버레이 마크 패턴이거나, 상부 박막층의 기판에 새겨진 오버레이 마크 패턴과 하부 박막층에 새겨진 반복되는 패턴을 가지는 회로 이거나, 상부 박막층과 하부 박막층에 오버레이 마크를 가지고 있거나, 상부 박막층과 하부 박막층에 기판회로가 반복되는 패턴인 것을 특징으로 한다.
삭제
상기 SE 검출기는 상기 제2 조리개와 상기 대물렌즈 사이에 구비되고, 상기 스테이지 위에 놓인 시편으로 사용된 기판에 전자 빔이 조사되면, 상기 시편으로 사용된 기판으로부터 여기되는 2차 전자들(SE, Secondary Electrons)의 신호(SE 신호)를 검출하여 상기 기판(웨이퍼)에 새겨진 회로 형상 또는 오버레이 마크(mark)형상을 획득하는 것을 특징으로 한다.
상기 BSE 검출기는 상기 대물렌즈와 상기 시편으로 사용된 웨이퍼 사이에 구비되고, 상기 스테이지 위에 놓인 시편으로 사용된 기판에 전자 빔이 조사되면, 상기 시편으로 사용된 기판 표면 밖으로 방출되는 후방 산란 전자들(BSE, Back Scattered Electron)의 신호(BSE 신호)를 검출하여 상기 기판(웨이퍼)에 새겨진 회로 형상 또는 오버레이 마크(mark)형상을 획득한다.
상기 빔 발생부는 상기 가속전압의 값을 변경하여 시편으로 사용된 기판에 형성된 여러 층들에 전자빔의 침투깊이를 달리함에 따라 각기 다른 깊이를 가진 층에 새겨진 특정패턴의 위치를 검출하여 오버레이 에러를 계측한다.
상기 빔 발생부는 웨이퍼 기판의 패턴(pattern)의 특성에 따라 상기 빔 발생부의 저압과 고압(0.5~50KV)의 가속 전압을 변경하며, 바이어스 전압 제어기(Bias voltage controller)를 통해 빔의 리타딩(Retarding) 전압을 조절하여 조건들을 변경할 수 있다.
본 발명에 따른 기판의 오버레이 에러를 계측하는 계측 장치는 반도체 오버레이 공정에서 웨이퍼 기판의 셀 단위 in-die 회로에 생성한 오버레이 마크와 기판의 회로 패턴(pattern)의 특성에 따라 저압과 고압(0.5~50KV)의 가속 전압을 변경하여 여러 층으로 형성된 기판에 전자 빔(electron beam)을 조사하여 투과 깊이를 달리하여 전자 빔 조사 후 SE 검출기와 BSE 검출기를 사용하여 동시에 기판 표면에서 방출되는 2차 전자들(SE, Secondary Electrons) 신호와 후방 산란 전자들(BSE, Back Scattered Electron) 신호를 동시에 감지하여 기존 광학 방식에서 보다 더 정밀하게 나노 구조의 미세 패턴의 오버레이 에러를 더 정밀하게 계측하게 되었다.
웨이퍼 기판의 나노 구조의 Cell 단위 In-die 회로에 생성한 오버레이 마크와, 웨이퍼 기판의 실제 적층된 층간의 Cell의 패턴을 사용하여 기판의 회로 패턴(pattern)의 특성에 따라 저압과 고압(0.5~50KV)의 가속 전압을 변경하고, 변경된 저압 또는 고압의 가속 전압에 따라 여러 층으로 형성된 기판의 침투 깊이를 달리하여 정밀하게 오버레이를 계측할 수 있다.
상기 장치는 in-die에 오버레이 마크 형성을 위한 패턴 마스크 및 패터닝 작업을 하여 오버레이 마크를 생성하거나, 실제 적층된 Cell 패턴을 이용한 오버레이 계측을 목적에 따라 선택할 수 있다.
상기 장치는 SE 검출기와 BSE 검출기를 동시에 사용하여 기판 표면에서 방출되는 2차 전자들(SE, Secondary Electrons)과 후방 산란 전자들(BSE, Back Scattered Electron)을 동시에 감지하고, 여러 층으로 형성된 기판의 회로 패턴(pattern)의 특성에 따라 저압과 고압(0.5~50KV)의 가속 전압을 변경할 수 있어, 변경된 저압 또는 고압의 가속 전압에 따라 여러 층으로 형성된 기판의 침투 깊이를 달리하여 SE 신호와 BSE 신호를 동시에 검출이 가능하여, 기존 광학 방식 측정에서 측정하지 못했던 나노 구조의 미세 패턴의 오버레이 에러를 보다 정밀하게 측정하게 되었다.
도 1은 종래의 광학 오버레이 시스템의 배치도면(Lay-out drawing)이다.
도 2는 본 발명에 따른 전자 빔 오버레이 시스템(E-Beam overlay system)의 구성도이다.
도 3은 SE 검출기와 BSE 검출기를 구비하는 정열 광학계의 구성도이다.
도 4는 전자 빔 오버레이 패턴(SE + BSE) 및 전자 빔 오버레이 패턴(SE)의 구성도이다.
도 5는 웨이퍼 기판에 1차 전자 빔을 조사한 후, 방출된 2차 전자들(SE, Secondary Electrons)과 후방 산란 전자들(BSE, Back Scattered Electrons)을 검출하는 과정을 나타낸 도면이다.
본 발명의 목적, 특징, 장점들은 첨부한 도면들을 참조하여 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서의 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 부여한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지 않는다. 본 발명은 단지 실시 예를 들어 상세하게 설명하였지만, 실시 예에 한정하지 않는다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명에 따른 전자 빔 오버레이 시스템(E-Beam overlay system)의 구성도이다.
본 발명의 기판의 오버레이 에러를 계측하는 계측 장치는 반도체 오버레이 공정에서 웨이퍼의 셀(cell) 단위 in-die 회로 및 생성된 마크에서, 여러 층으로 형성된 기판의 회로 패턴(pattern)의 특성에 따라 저압과 고압(0.5~50KV)의 가속 전압을 변경하며, 변경된 저압 또는 고압의 가속 전압에 따라 전자 빔(electron beam)을 기판의 셀(cell) 단위 in-die 회로에 조사하여 여러 층으로 형성된 기판의 침투 깊이를 다르게 오버레이를 측정하고, SE 검출기와 BSE 검출기를 동시에 사용하여 기판 표면에서 방출되는 2차 전자들(SE, Secondary Electrons)과 후방 산란 전자들(BSE, Back Scattered Electron)을 동시에 감지한다.
상기 장치는 웨이퍼 기판의 cell 단위 In-die 회로에서 여러 층(layers)으로 형성된 기판의 실제 적층된 층간의 Cell의 패턴(pattern)의 특성에 따라 저압과 고압(0.5~50KV)의 가속 전압을 변경하여 기판 상에 여러 층(layers)에 침투 깊이를 달리하여 SE 신호와 BSE 신호를 동시에 검출하여 나노 구조의 미세 패턴의 오버레이를 정밀하게 계측할 수 있다.
상기 기판의 오버레이 에러를 계측하는 계측 장치는 SE 검출기와 BSE 검출기를 동시에 사용하여 기판 표면에서 방출되는 2차 전자들(SE)과 후방 산란 전자들(BSE)을 동시에 감지하며, 바이어스 전압 제어기(Bias voltage controller)에 의해 웨이퍼 기판의 패턴(pattern)의 특성에 따라 빔의 리타딩(Retarding) 전압을(100~5000eV) 조절하여 측정 조건들을 효율적인 변경이 가능하고, 여러 층으로 형성된 기판의 침투 깊이를 달리하여 SE 신호와 BSE 신호를 동시에 검출하여 나노 구조의 미세 패턴의 오버레이 에러를 계측할 수 있다.
상기 기판의 오버레이 에러를 계측하는 계측 장치는 별도의 E-Beam용 오버레이 마크(Mark) 형성을 통한 계측 및 Cell 패턴을 이용한 오버레이 계측이 가능하다.
전자 빔을 사용하여 오버레이를 계측하는 계측 장치는 로드락(Loadlock), 웨이퍼 정렬기(wafer aligner), 웨이퍼 이송 로봇(transfer robot), 스테이지(Stage), 척(Mechanical, Esc), 정열 광학계(Align Optic), 경통(column), 바이어스 전압 제어기(Bias voltage controller)로 구성된다.
본 발명의 기판의 오버레이 에러를 계측하는 계측장치는 리소그래피 프로세스(lithographic process)에 의해 형성된 기판의 오버레이 에러(overlay error)를 결정하는 계측 장치(metrology apparatus)에 있어서, 반도체 웨이퍼 이송장비로 사용되는 EFEM(Equipment Front End Module); 하부에 터보 펌프와 연결되는 로드락 챔버(loadlock chamber)(17) 내에 구비되며 상기 기판을 로딩-언로딩 하는 로드락(loadlock)(17); 상기 웨이퍼 기판의 자세를 정렬하는 웨이퍼 정렬기(wafer aligner)(16); 상기 웨이퍼 기판을 스테이지로 이송하는 웨이퍼 이송 로봇(transfer robot)(18); 프레임(Frame)(11)과 댐퍼(Damper)(12)로 지지되며 중심부에 터보 펌프(Turbo pump)(15)를 구비되고 그 위에 배치되며, 웨이퍼 기판을 올려놓은 스테이지(stage)(13); 상기 스테이지(13)에 놓여진 기판의 정위치를 정열하는 정열광학계(Align Optic); 및 상기 기판을 상기 스테이지(13)에 고정하는 정전 척을 포함하며, 전자 빔(electron beam)(21)을 사용하여 계측빔을 상기 기판에 조사하는 빔 발생부가 장착된 경통(SEM column)(20)으로 구성되고, 전자 빔(electron beam)을 사용하여 오버레이를 측정한다.
정열 광학계는 스테이지(stage)에 놓인 웨이퍼 기판의 셀 단위 in-die 회로에 전자 빔(E-beam)을 조사하는 빔 발생부와 SEM 경통(E-beam Overlay column) 및 광학 카메라(Optic camera)를 구비하고, 빔 발생부는 웨이퍼 기판의 셀 단위 in-die 회로에 전자 빔(E-beam)을 조사하는 정밀 광학계의 경통(예:SEM column) 내에 구비된다.
상기 빔 발생부는 웨이퍼 기판의 패턴(pattern)의 특성에 따라 상기 빔 발생부의 저압과 고압(0.5~50KV)의 가속 전압을 변경하며, 바이어스 전압 제어기(Bias voltage controller)를 통해 빔의 리타딩(Retarding) 전압을 조절하여 조건들을 변경할 수 있다.
SE 신호 및 BSE 신호를 얻기 위해 경통(column)은 저압 및 고압(0.5~50KV)을 사용하며, 바이어스 전압 제어기(Bias voltage controller)를 통해 빔의 리타딩(Retarding) 전압을 조건에 따라 효율적으로 변경하여 여러 층으로 형성된 기판의 침투 깊이를 달리하여 SE 신호와 BSE 신호를 동시에 검출하여 나노 구조의 미세 패턴의 오버레이 에러를 계측한다.
상기 장치는 정전 척(Chuck)을 사용하여 웨이퍼의 휨(Warpage)를 방지하며, 바이어스 전압(Bias voltage)을 이용한 랜딩 에너지(Landing Energy)의 조절을 가능하게 할 수 있다.
도 3은 SE 검출기와 BSE 검출기를 구비하는 정열 광학계의 구성도이다.
상기 빔 발생부는 저압 및 고압(0.5~50KV)의 가속 전압으로 가속된 전자 빔(Electron Beam)을 발생하는 전자총(Electron Gun); 상기 전자총으로부터 발사된 상기 전자 빔을 집속하는 제1 집속렌즈(Condense Lens); 광학 장치의 hole의 직경의 크기를 조절하여 전자 이외에 산란전자들을 걸러주며 상기 제1 집속렌즈를 통과하는 전자빔의 양을 조절하는 제1 조리개(aperture); 상기 제1 집속렌즈를 통과한 전자 빔을 집속하는 제2 집속렌즈; 상기 광학 장치의 hole의 직경의 크기를 조절하여 상기 제1 집속렌즈를 통과한 전자 빔의 양을 조절하는 제2 조리개; 시편의 상을 1차적으로 확대하는 대물 렌즈(Objective Lens); 상기 제2 조리개와 상기 대물렌즈 사이에 구비되는 SE 검출기(SE detector); 및 상기 대물렌즈와 상기 시편으로 사용된 기판 사이에 구비되는 BSE 검출기(BSE detector)를 포함한다.
상기 빔 발생부에서 상기 기판에 조사되는 전자 빔(Electron Beam)의 파장은 0.01nm 내지 1nm 인 것을 특징으로 한다.
도 4는 전자 빔 오버레이 패턴(SE + BSE) 및 전자 빔 오버레이 패턴(SE)의 구성도이다.
상기 장치는 오버레이 에러(overlay error)를 측정함에 있어 기판의 셀(cell) 단위 in-die 회로에서 포토 레지스트(PR) 하부에 반도체 공정상의 패턴과 새겨진 회로 여러 층들(layers)이 형성되며, 상부 박막층에 새겨진 특정패턴의 위치와 하부 박막층에 새겨진 특정패턴의 위치를 측정하는 것을 특징으로 한다. 웨이퍼 기판은 셀(Cell) 단위로 in-die 회로를 구비한다. 도 4의 실시 예에서는, 반도체 공정에서 사용되는 포토 레지스트(PR)(41), 상부 박막층에 새겨진 회로(42), 하부 박막층에 새겨진 패턴(43)을 도시하였다.
상부 박막층의 기판에 새겨진 반복되는 패턴을 가지는 회로와 하부 박막층에 새겨진 오버레이 마크 패턴이거나, 상부 박막층의 기판에 새겨진 오버레이 마크 패턴과 하부 박막층에 새겨진 반복되는 패턴을 가지는 회로 이거나, 상부 박막층과 하부 박막층에 오버레이 마크를 가지고 있거나, 상부 박막층과 하부 박막층에 기판회로가 반복되는 패턴인 것을 특징으로 한다.
상기 SE 검출기(SE detector)는 상기 제2 조리개와 상기 대물렌즈 사이에 구비되고, 상기 스테이지 위에 놓인 시편으로 사용된 기판에 전자 빔이 조사되면, 상기 시편으로 사용된 기판으로부터 방출되는 2차 전자들(SE, Secondary Electrons)을 포함하는 신호(SE 신호)를 검출하여 상기 기판(웨이퍼)에 새겨진 회로 형상 또는 오버레이 마크(mark)형상을 획득하는 것을 특징으로 한다.
상기 BSE 검출기(BSE detector)는 상기 대물렌즈와 상기 시편으로 사용된 웨이퍼 사이에 구비되고, 상기 스테이지 위에 놓인 시편으로 사용된 기판에 전자 빔이 조사되면, 상기 시편으로 사용된 기판 표면 밖으로 방출되는 후방 산란 전자들(BSE, Back Scattered Electrons)을 포함하는 신호(BSE 신호)를 검출하여 상기 기판(웨이퍼)에 새겨진 회로 형상 또는 오버레이 마크(mark)(42)형상을 획득하는 것을 특징으로 한다.
상기 장치는 SE 검출기와 BSE 검출기를 동시에 사용하여 기판 표면에서 방출되는 2차 전자들(SE, Secondary Electrons)과 후방 산란 전자들(BSE, Back Scattered Electron)을 동시에 감지하고, 여러 층으로 형성된 기판의 회로 패턴(pattern)의 특성에 따라 저압과 고압(0.5~50KV)의 가속 전압을 변경하고, 변경된 저압 또는 고압의 가속 전압에 따라 여러 층으로 형성된 기판의 침투 깊이를 달리하여 SE 신호와 BSE 신호를 동시에 검출하고, 기존 광학 방식 측정에서 측정하지 못했던 나노 구조의 미세 패턴의 오버레이 에러를 보다 정밀하게 측정하게 되었다.
상기 정열 광학계의 상기 빔 발생부는 가속전압을 변경하여 시편으로 사용된 웨이퍼 기판에 형성된 여러 층들의 전자빔(E-beam)의 침투깊이를 달리함에 따라 각기 다른 깊이를 가진 층에 새겨진 특정패턴의 위치를 검출하여 오버레이 에러를 계측하는 것을 특징으로 한다.
도 5는 웨이퍼 기판에 1차 전자 빔(electron beam)을 조사한 후, 여기된 2차 전자들(SE, Secondary Electrons)과 후방 산란 전자들(BSE, Back Scattered Electrons)을 검출하는 과정을 나타낸 도면이다.
SEM 경통(column)의 정열 광학계의 빔 발생부로부터 가속 전압에 의해 전자 빔(electron beam)을 형성하여 가속된 전자들의 에너지나 모멘트가 집속된 1차적인 전자빔(51)이 여러 층의 레이어들(layers)이 형성된 웨이퍼 기판의 셀(cell) 단위 in-die 회로에 조사된다. 기판의 cell 단위의 in-die 회로에 1차적인 전자 빔(51)이 조사된 후, 여러 층의 레이어들(layers)이 형성된 기판은 전자 빔의 에너지를 전달받은 평형상태로부터 여기된 상태(excitation state)로 갔다가 기저 상태로 되돌아가고, 기판 표면에 2차전자들, 음극냉광, 포논 진동의 신호가 발생한다.
1차적인 전자빔(electron beam)(51)의 가속전자들이 여러 층이 형성된 웨이퍼 기판에 조사된 후, 외각전자의 구조 및 분포의 화학적인 결합, 결정의 방향성, 표면 상태, 가속전자와 전도대(conduction band) 또는 가전자대(valence band) 전자간의 운동역학적 비탄성 산란에 의해 후방 산란 전자(53)의 영향으로 약 50 eV 이하의 에너지를 가진 2차 전자들(SE, secondary electrons)(52)이 방출된다.
2차 전자들(SE)(52)은 시편(specimen)으로 사용되는 웨이퍼 기판의 cell 단위 in-die 회로에 조사된 1차적인 전자빔(51)의 가속전자들과 시료의 원자 내 외각전자의 반응에 의해 발생하며, 기판의 표면 형상을 감지하는데 사용하며, 대부분 3~5 eV 정도의 작은 에너지를 가진다.
후방 산란 전자들(BSE, Back scattered electrons)(53)은 전자빔이 조사된 시편으로 사용된 기판의 in-die 회로에서 반복적인 탄성 산란 과정에서 진로가 바뀌어 시편으로 사용된 여러 층들(layers)이 형성된 기판을 이탈한 전자들이다.
웨이퍼 기판의 셀 단위 in-die 회로에 1차적인 전자빔(electron beam)(51)이 조사된 후, 기판 표면에서 방출되는 2차 전자들(SE)(52)과 후방산란전자들(BSE)(53)의 신호가 발생하면, SE 검출기(SE detector)와 BSE 검출기(BSE detector)를 사용하여 이를 검출한다.
예를 들면, 기판의 오버레이 에러를 계측하는 계측장치는 정열 광학계(예:SEM 경통(SEM column)의 중심선을 통해 기판의 패턴(pattern)의 특성에 따라 저압과 고압(0.5~50KV)에 따라 가속된 가속 전압에 따라 1차적인 전자 빔(electron beam)(51)을 기판의 cell 단위 in-die 회로에 조사하면, in-die 회로의 표면을 이탈한 2차 전자들(SE, Secondary Electrons)(52)을 검출하는 SE 검출기 또는 후방 산란 전자들(BSE, Back Scattered Electrons)(53)을 검출하는 BSE 검출기를 사용한다.
여러 층이 형성된 기판의 cell 단위 in-die 회로에 1차적으로 전자 빔(51)이 조사되면, 전자 빔의 가속된 전자들이 조사된 시편의 원자나 전자와 쿨롱의 상호작용(interaction)에 의해 탄성, 비탄성 산란되어 고체내의 전자들을 기저상태에서 여기 상태(Excitation State)로 전이하게 되고, 여기전 전자들 중에 진공준위보다 큰 2차 전자들이 시편 표면을 이탈되면 이를 검출한다.
웨이퍼 기판의 셀(cell) 단위의 in-die 회로에 표면에 1차적인 전자빔(51)이 조사된 후, SE 검출기(SE detector)는 여러 층이 형성된 기판으로부터 방출된 2차 전자들(Secondary Electrons)(52)을 포함하는 신호(SE 신호)를 검출하여 촬상된 이미지를 관찰하고,
BSE 검출기(BSE detector)는 여러 층이 형성된 기판으로부터 방출된 후방 산란 전자들(Backscattered Electrons)(53)을 포함하는 신호(BSE 신호)를 검출하여 촬상된 이미지를 관찰한다.
본 발명의 기판의 오버레이 에러를 계측하는 계측 장치는 웨이퍼의 cell 단위 in-die 회로에서 기판 상에 형성된 다층 레이어에 전자 빔(electron beam)을 사용하여 가속 전압에 따라 layer의 투과 깊이를 달리하여 오버레이를 측정하며, SE 검출기와 BSE 검출기를 동시에 사용하여 웨이퍼 기판의 셀 단위 in-die 회로에서 여러 층으로 형성된 기판의 표면에서 방출되는 2차 전자들(SE, Secondary Electrons)(52)과 후방 산란 전자들(BSE, Back Scattered Electron)(53)을 동시에 감지하여 촬상 이미지를 계측한다.
이에 따라, 본 장치는 여러 층으로 형성된 기판의 회로 패턴(pattern)의 특성에 따라 저압과 고압(0.5~50KV)의 가속 전압을 변경하고, 여러 층으로 형성된 기판의 침투 깊이를 달리하여 SE 신호와 BSE 신호를 동시에 검출하여 기존 광학 방식에서 측정하기 어려웠던 보다 더 정밀한 나노 구조의 미세 패턴의 오버레이 에러를 계측하게 되었다.
이상에서 설명한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 하기의 특허 청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
10: 메인 챔버(main chamber) 11: 프레임(frame)
12: 댐퍼(damper) 13: 스테이지(stage)
14: 정전척(ESC) 15, 15-1: 터보 펌프(turbo pump)
16; 웨이퍼 정열기(wafer aligner) 17: 로드락 챔버(Loadlock chamber)
18: 이송 로봇(Transfer Robot) 19: 웨이퍼(Wafer, 기판)
20: 경통(SEM column) 21: 광학 카메라

Claims (9)

  1. 리소그래피 프로세스(lithographic process)에 의해 형성된 기판의 오버레이에러(overlay error)를 결정하는 계측 장치(metrology apparatus)에 있어서,
    상기 기판을 로딩-언로딩 하는 로드락;
    상기 기판의 자세를 정열하는 웨이퍼 정열기;
    상기 기판을 스테이지로 이송하는 이송 로봇;
    상기 기판을 올려놓은 스테이지;
    상기 스테이지에 놓여진 기판의 정위치를 정열하는 정열광학계; 및
    상기 기판을 상기 스테이지에 고정하는 정전 척을 포함하며,
    상기 기판에 계측빔을 조사하는 빔 발생부가 장착된 경통(column)으로 구성되며, 전자 빔을 사용하여 오버레이를 측정하는 기판의 오버레이 에러를 계측하는 계측장치.
  2. 제1항에 있어서,
    상기 빔 발생부는 저압 및 고압(0.5~50KV)의 가속 전압으로 가속된 전자 빔(Electron Beam)을 발생하는 전자총(Electron Gun); 상기 전자총으로부터 발사된 상기 전자 빔을 집속하는 제1 집속렌즈(Condense Lens); 투과되는 전자 빔의 크기를 조절하여, 상기 제1집속렌즈를 통과하는 전자 빔의 양을 조절하는 제1 조리개(aperture); 상기 제1 집속 렌즈를 통과한 전자 빔을 집속하는 제2 집속렌즈; 투과되는 전자빔의 크기를 조절하여, 상기 제2 집속 렌즈를 통과하는 전자빔의 양을 조절하는 제2 조리개(aperture); 시편의 상을 1차적으로 확대하는 대물 렌즈(Objective Lens); 상기 제2 조리개와 상기 대물렌즈 사이에 구비되는 SE 검출기(SE detector); 및 상기 대물렌즈와 상기 시편으로 사용된 기판 사이에 구비되는 BSE 검출기(BSE detector); 를 포함하는 기판의 오버레이 에러를 계측하는 계측장치.
  3. 제2항에 있어서,
    상기 빔 발생부에서 상기 기판에 조사되는 전자 빔(Electron Beam)의 파장은 0.01nm 내지 1nm 미만인 것을 특징으로 하는 기판의 오버레이 에러를 계측하는 계측장치.
  4. 제1항에 있어서,
    오버레이 에러를 측정함에 있어 상기 기판의 in-die에서 현재 공정에서 형성된 상부 박막층에 새겨진 특정패턴의 위치와 하부 박막층에 새겨진 특정패턴의 위치를 측정하는 것을 특징으로 하는 오버레이 에러를 계측하는 계측장치.
  5. 제4항에 있어서,
    상부 박막층의 기판에 새겨진 반복되는 패턴을 가지는 회로와 하부 박막층에 새겨진 오버레이 마크 패턴이거나, 상부 박막층의 기판에 새겨진 오버레이 마크
    패턴과 하부 박막층에 새겨진 반복되는 패턴을 가지는 회로 이거나, 상부 박막층과 하부 박막층에 오버레이 마크를 가지고 있거나, 상부 박막층과 하부 박막층에 기판회로가 반복되는 패턴인 것을 특징으로 하는 오버레이 에러를 계측하는 계측장치.
  6. 제2항에 있어서,
    상기 SE 검출기는
    상기 제2 조리개와 상기 대물렌즈 사이에 구비되고, 상기 스테이지 위에 놓인 시편으로 사용된 기판에 전자 빔이 조사되면, 상기 시편으로 사용된 기판으로부터 방출되는 2차 전자들(SE, Secondary electrons)의 신호(SE 신호)를 검출하여 상기 기판(웨이퍼)에 새겨진 회로 형상 또는 오버레이 마크(mark)형상을 획득하는 것을 특징으로 하는 기판의 오버레이 에러를 계측하는 계측장치.
  7. 제2항에 있어서,
    상기 BSE 검출기는
    상기 대물렌즈와 상기 시편으로 사용된 웨이퍼 사이에 구비되고, 상기 스테이지 위에 놓인 시편으로 사용된 기판에 전자 빔이 조사되면, 상기 시편으로 사용된 기판 표면 밖으로 방출되는 후방 산란 전자들(BSE, Back Scattered Electron)의 신호(BSE 신호)를 검출하여 상기 기판(웨이퍼)에 새겨진 회로 형상 또는 오버레이 마크(mark)형상을 획득하는 것을 특징으로 하는 기판의 오버레이 에러를 계측하는 계측장치.
  8. 제2항에 있어서,
    상기 빔 발생부는
    상기 가속전압의 값을 변경하여 시편으로 사용된 기판에 형성된 여러 층들의 전자빔의 침투깊이를 달리함에 따라 각기 다른 깊이를 가진 층에 새겨진 특정패턴의 위치를 검출하여 오버레이 에러를 계측하는 것을 특징으로 하는 기판의 오버레이 에러를 계측하는 계측장치.
  9. 제8항에 있어서,
    상기 빔 발생부는
    웨이퍼 기판의 패턴(pattern)의 특성에 따라 상기 빔 발생부의 저압과 고압(0.5~50KV)의 가속 전압을 변경하며, 바이어스 전압 제어기(Bias voltage controller)를 통해 빔의 리타딩(Retarding) 전압을 조절하여 조건들을 변경하는 것을 특징으로 하는 기판의 오버레이 에러를 계측하는 계측장치.



KR1020140045759A 2014-04-17 2014-04-17 기판의 오버레이 에러를 계측하는 계측장치 KR101565242B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140045759A KR101565242B1 (ko) 2014-04-17 2014-04-17 기판의 오버레이 에러를 계측하는 계측장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140045759A KR101565242B1 (ko) 2014-04-17 2014-04-17 기판의 오버레이 에러를 계측하는 계측장치

Publications (2)

Publication Number Publication Date
KR20150121275A KR20150121275A (ko) 2015-10-29
KR101565242B1 true KR101565242B1 (ko) 2015-11-03

Family

ID=54430288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140045759A KR101565242B1 (ko) 2014-04-17 2014-04-17 기판의 오버레이 에러를 계측하는 계측장치

Country Status (1)

Country Link
KR (1) KR101565242B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11300405B2 (en) 2020-08-03 2022-04-12 Kla Corporation Grey-mode scanning scatterometry overlay metrology
US20230259040A1 (en) * 2022-02-14 2023-08-17 Kla Corporation Imaging overlay with mutually coherent oblique illumination

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808718B1 (ko) 1999-06-15 2008-02-29 어플라이드 머티어리얼스, 인코포레이티드 목적물의 결함을 검사하기 위한 장치 및 방법
JP2008258606A (ja) 2007-03-30 2008-10-23 Asml Netherlands Bv スキャトロメータの非対称性を測定する方法、基板のオーバレイエラーを測定する方法および計測装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808718B1 (ko) 1999-06-15 2008-02-29 어플라이드 머티어리얼스, 인코포레이티드 목적물의 결함을 검사하기 위한 장치 및 방법
JP2008258606A (ja) 2007-03-30 2008-10-23 Asml Netherlands Bv スキャトロメータの非対称性を測定する方法、基板のオーバレイエラーを測定する方法および計測装置

Also Published As

Publication number Publication date
KR20150121275A (ko) 2015-10-29

Similar Documents

Publication Publication Date Title
JP5662992B2 (ja) 試料表面検査方法及び検査装置
JP4738723B2 (ja) マルチ荷電粒子線描画装置、荷電粒子線の電流の測定方法及びデバイス製造方法
TWI722396B (zh) 檢測工具及檢測半導體樣本之方法
TWI749329B (zh) 電子束裝置、檢測工具、曝光裝置及檢測方法
JP2007324371A (ja) オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク
KR101565242B1 (ko) 기판의 오버레이 에러를 계측하는 계측장치
JP6957633B2 (ja) 評価用半導体基板およびそれを用いた検査装置の欠陥検出感度評価方法
US11996267B2 (en) Particle beam apparatus, defect repair method, lithographic exposure process and lithographic system
US6952105B2 (en) Inspection method and apparatus for circuit pattern of resist material
US20130148091A1 (en) Lithography apparatus and method, and method of manufacturing article
JP5058489B2 (ja) 試料表面検査装置及び検査方法
EP2733721B1 (en) Automated sample orientation
TW529083B (en) Lithography method for forming semiconductor devices with sub-micron structures on a wafer and apparatus
JP3952997B2 (ja) 半導体製造装置、および半導体検査装置
US11243179B2 (en) Inspection tool, lithographic apparatus, electron beam source and an inspection method
JP6821471B2 (ja) 光軸調整方法および電子線検査装置
KR20150142607A (ko) 리소그래피 장치 및 제품을 제조하는 방법
JP4702295B2 (ja) 半導体製造装置、および半導体検査装置
JP2004157135A (ja) 回路パターンの検査方法及び検査装置
KR20080090118A (ko) 반도체 검사 장치의 제어 방법
KR20060035159A (ko) 반도체 기판 검사 장치
CN114616643A (zh) 使用多波长电荷控制器的带电粒子检查***和方法
JP2002072456A (ja) レチクルリペア方法、それにより得られたレチクル及びレチクルリペア装置
KR20220143941A (ko) 스택 정렬 기법
TW201945859A (zh) 檢測系統、微影設備及檢測方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191022

Year of fee payment: 5