KR101559345B1 - 비휘발성 메모리 소자 및 그 제조 방법 - Google Patents

비휘발성 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101559345B1
KR101559345B1 KR1020100082753A KR20100082753A KR101559345B1 KR 101559345 B1 KR101559345 B1 KR 101559345B1 KR 1020100082753 A KR1020100082753 A KR 1020100082753A KR 20100082753 A KR20100082753 A KR 20100082753A KR 101559345 B1 KR101559345 B1 KR 101559345B1
Authority
KR
South Korea
Prior art keywords
memory device
film pattern
air gap
nonvolatile memory
tunnel
Prior art date
Application number
KR1020100082753A
Other languages
English (en)
Other versions
KR20120019529A (ko
Inventor
오상우
김대신
박영관
이근호
이선영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100082753A priority Critical patent/KR101559345B1/ko
Priority to US13/216,004 priority patent/US9035419B2/en
Publication of KR20120019529A publication Critical patent/KR20120019529A/ko
Priority to US14/700,404 priority patent/US9859288B2/en
Application granted granted Critical
Publication of KR101559345B1 publication Critical patent/KR101559345B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

비휘발성 메모리 소자 및 그 제조 방법에서, 비휘발성 메모리 소자는 제1 방향으로 연장되면서 반복 배치되는 액티브 영역 및 액티브 영역 사이의 소자 분리용 트렌치를 포함하는 기판 상에, 터널 절연막, 전하 저장막 패턴, 유전막 및 콘트롤 게이트 전극을 포함하는 게이트 구조물이 구비된다. 상기 소자 분리용 트렌치 내부 및 상기 게이트 구조물 사이의 갭 내부에 제1 방향으로 연장되고, 내부에는 상기 전하 저장막 패턴의 측벽과 대향하는 위치에 제1 에어 갭이 포함된 제1 절연막 패턴이 구비된다. 또한, 상기 게이트 구조물 사이의 갭에는 상기 제1 방향과 수직한 제2 방향으로 연장되는 제2 절연막 패턴이 구비된다. 상기 제1 에어 갭이 포함됨으로써 기생 커패시턴스가 감소된다.

Description

비휘발성 메모리 소자 및 그 제조 방법{Non volatile memory device and method for manufacturing the same}
본 발명은 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 기생커패시터가 감소된 구조의 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다.
최근 비휘발성 메모리 소자가 고집적화됨에 따라, 배선 라인, 게이트, 액티브 영역들 사이에서 기생 커패시터가 증가되는 등의 문제가 빈번하게 발생한다. 이에 따라, 상기 기생 커패시턴스를 감소시킬 수 있는 구조의 비휘발성 메모리 소자 및 그 제조 방법이 요구되고 있다. 그러나, 기생 커패시턴스가 감소되면서도 각 메모리 셀의 동작 특성이 유지되고, 높은 신뢰성을 갖는 비휘발성 메모리 소자를 제조하는 것이 용이하지 않다.
이에 따라, 본 발명의 목적은 기생 커패시턴스가 감소되면서 높은 신뢰성을 갖는 비휘발성 메모리 소자를 제공하는 것이다.
본 발명의 다른 목적은 상기한 비휘발성 메모리 소자의 제조 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 소자는, 제1 방향으로 연장되면서 반복 배치되는 액티브 영역 및 액티브 영역 사이의 소자 분리용 트렌치를 포함하는 기판이 구비된다. 상기 기판 상에 형성되고, 터널 절연막, 전하 저장막 패턴, 유전막 및 콘트롤 게이트 전극을 포함하는 게이트 구조물이 구비된다. 상기 소자 분리용 트렌치 내부 및 상기 게이트 구조물 사이의 갭 내부에 제1 방향으로 연장되고, 내부에는 상기 전하 저장막 패턴의 측벽과 대향하는 위치에 제1 에어 갭이 포함된 제1 절연막 패턴이 구비된다. 또한, 상기 게이트 구조물 사이의 갭에는 상기 제1 방향과 수직한 제2 방향으로 연장되는 제2 절연막 패턴이 구비된다.
예시적인 실시예들에 따르면, 상기 제1 에어 갭은 상기 전하 저장막 패턴과 대향하는 위치에 각각 구비되거나 또는 상기 소자 분리용 트렌치의 연장 방향을 따라 연장되는 터널 형상을 가질 수 있다.
예시적인 실시예들에 따르면, 상기 제1 에어 갭은 상기 전하 저장막 패턴의 사이 부위 및 상기 소자 분리용 트렌치 사이 부위에 위치하도록 하방으로 연장되는 형상을 가질 수 있다.
예시적인 실시예들에 따르면, 상기 제1 에어 갭의 상부면은 상기 전하 저장막 패턴의 하부면보다 높게 위치하고, 상기 제1 에어 갭의 하부면은 상기 소자 분리용 트렌치 저면보다 높게 위치할 수 있다.
예시적인 실시예들에 따르면, 상기 제2 절연막 패턴 내부에 제2 에어 갭이 포함될 수 있다.
예시적인 실시예들에 따르면, 상기 제2 에어 갭은 상기 제2 방향으로 연장되는 에어 터널 형상을 가질 수 있다.
예시적인 실시예들에 따르면, 상기 제1 에어 갭은 제1 방향으로 연장되는 터널 형상을 갖고, 상기 제2 에어 갭은 상기 제1 에어 갭과 서로 연통된 형상을 가질 수 있다.
예시적인 실시예들에 따르면, 상기 제1 에어 갭은 상기 전하 저장막 패턴과 대향하는 위치에 각각 구분되어 구비되고, 상기 제2 에어 갭은 상기 제1 에어 갭과 서로 연통된 형상을 가질 수 있다.
예시적인 실시예들에 따르면, 상기 제1 에어 갭은 제1 방향으로 연장되는 터널 형상을 갖고, 상기 제2 에어 갭은 상기 제1 에어 갭과는 서로 구분된 형상을 가질 수 있다.
예시적인 실시예들에 따르면, 상기 제1 에어 갭은 상기 전하 저장막 패턴과 대향하는 위치에 각각 구분되어 구비되고, 상기 제2 에어 갭은 상기 제1 에어 갭과는 서로 구분된 형상을 가질 수 있다.
예시적인 실시예들에 따르면, 상기 유전막은 상기 전하 저장막 패턴의 상부면, 상부 측벽 및 제1 절연막 상부면 상에 형성된 것일 수 있다.
예시적인 실시예들에 따르면, 상기 전하 저장막 패턴은 상기 게이트 절연막 두께의 0.1 내지 2배의 두께를 갖고, 상기 유전막은 상기 전하 저장막 패턴의 상부면 및 제1 절연막 상부면 상에 구비될 수 있다.
예시적인 실시예들에 따르면, 상기 전하 저장막 패턴은 플로팅 게이트 전극 또는 전하 트랩막 패턴일 수 있다.
예시적인 실시예들에 따르면, 상기 전하 저장막 패턴은 상기 액티브 영역 상에 고립된 형상을 갖고, 상기 콘트롤 게이트 전극은 상기 전하 저장막 패턴 상부면과 대향하면서 상기 제2 방향으로 연장되는 라인 형상을 가질 수 있다.
상기한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법으로, 기판 상에 터널 절연막 및 예비 전하 저장막 패턴을 형성한다. 상기 예비 전하 저장막 패턴 사이의 터널 절연막 및 기판을 식각하여 제1 방향으로 연장되는 소자 분리용 트렌치를 형성한다. 상기 소자 분리용 트렌치 내부 및 예비 전하 저장막 패턴 사이의 갭에 제1 에어 갭을 포함하는 제1 절연막 패턴을 형성한다. 상기 예비 전하 저장막 패턴 상에 유전막 및 콘트롤 게이트 전극막을 형성한다. 또한, 상기 콘트롤 게이트 전극막, 유전막 및 예비 전하 저장막 패턴을 패터닝하여 콘트롤 게이트 전극, 유전막 패턴 및 전하 저장막 패턴을 형성한다.
예시적인 실시예들에 따르면, 상기 콘트롤 게이트 전극들 사이의 갭 내에 제2 절연막 패턴을 형성하는 공정을 더 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 제2 절연막 패턴 내부에 제2 에어 갭을 형성하는 공정을 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 제1 에어 갭은 상기 전하 저장막 패턴과 대향하는 위치에 각각 구비되거나 또는 상기 소자 분리용 트렌치의 연장 방향을 따라 연장되는 터널 형상을 갖도록 형성할 수 있다.
예시적인 실시예들에 따르면, 상기 제1 에어 갭은 상기 전하 저장막 패턴의 사이 부위 및 상기 소자 분리용 트렌치 사이 부위에 위치하도록 하방으로 연장되도록 형성할 수 있다.
예시적인 실시예들에 따르면, 상기 전하 저장막 패턴은 플로팅 게이트 전극 또는 전하 트랩막 패턴으로 형성할 수 있다.
전술한 바와 같이 본 발명에 따른 비휘발성 메모리 소자는 액티브 영역 및 전하 저장 패턴 사이에 비트 라인 연장 방향으로 에어 갭이 구비된다. 그러므로, 상기 전하 저장 패턴들 간의 기생 커패시턴스 및 전하 저장 패턴들과 액티브 영역간의 기생 커패시턴스를 감소시킬 수 있다. 또한, 본 발명에 따른 비휘발성 메모리 소자는 비트 라인 방향으로 높은 커플링 율을 가지므로, 메모리 셀의 동작 특성이 우수하고 높은 신뢰성을 갖는다.
도 1은 본 발명의 실시예 1에 따른 비휘발성 메모리 소자를 나타내는 단면도이다.
도 2는 도 1에 도시된 비휘발성 메모리 소자를 나타내는 사시도이다.
도 3은 도 1에 도시된 비휘발성 메모리 소자를 나타내는 평면도이다.
도 4 내지 도 10은 도 1 내지 3에 도시된 비휘발성 메모리 장치의 제조 방법을 나타내는 단면도들이다.
도 11 내지 도 18은 도 1 내지 3에 도시된 비휘발성 메모리 장치를 제조하는 다른 방법을 설명하기 위한 단면도들이다.
도 19a는 본 발명의 실시예 2에 따른 비휘발성 메모리 소자를 나타내는 사시도이다.
도 19b는 도 19a에 도시된 비휘발성 메모리 소자를 나타내는 단면도이다.
도 20a는 본 발명의 실시예 3에 따른 비휘발성 메모리 소자를 나타내는 사시도이다.
도 20b는 도 20a에 도시된 비휘발성 메모리 소자를 나타내는 단면도이다.
도 21a는 본 발명의 실시예 4에 따른 비휘발성 메모리 소자를 나타내는 사시도이다. 도 21b는 도 21a에 도시된 비휘발성 메모리 소자를 나타내는 평면도이다.
도 22는 본 발명의 실시예 5에 따른 비휘발성 메모리 소자를 나타내는 단면도이다.
도 23은 도 22에 도시된 비휘발성 메모리 소자를 나타내는 사시도이다.
도 24 내지 도 26은 도 22에 도시된 비휘발성 메모리 장치의 제조 방법을 개략적으로 나타내는 단면도들이다.
도 27은 도 22에 도시된 비휘발성 메모리 장치의 제조 방법을 개략적으로 나타내는 사시도이다.
도 28은 본 발명의 실시예 6에 따른 비휘발성 메모리 소자를 나타내는 사시도이다.
도 29는 본 발명의 실시예 7에 따른 비휘발성 메모리 소자를 나타내는 사시도이다.
도 30은 본 발명의 실시예 8에 따른 비휘발성 메모리 소자를 나타내는 사시도이다.
도 31은 본 발명의 실시예 9에 따른 비휘발성 메모리 소자를 나타내는 사시도이다.
도 32는 본 발명의 실시예 10에 따른 비휘발성 메모리 소자를 나타내는 사시도이다.
도 33은 각 샘플들 및 비교 샘플에서 측정된 기생 커패시터를 나타내는 그래프이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
본 발명의 각 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 발명에서, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명에 있어서, 각 층(막), 영역, 전극, 패턴 또는 구조물들이 대상체, 기판, 각 층(막), 영역, 전극 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 전극, 다른 패턴 또는 다른 구조물들이 대상체나 기판 상에 추가적으로 형성될 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안된다.
즉, 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
실시예 1
도 1은 본 발명의 실시예 1에 따른 비휘발성 메모리 소자를 나타내는 단면도이다. 도 2는 도 1에 도시된 비휘발성 메모리 소자를 나타내는 사시도이다. 도 3은 도 1에 도시된 비휘발성 메모리 소자를 나타내는 평면도이다.
도 1 내지 도 3을 참조하면, 소자 분리용 트렌치(108)가 생성되어 있는 기판(100)이 구비된다. 상기 소자 분리용 트렌치(108)는 제1 방향으로 연장되는 형상을 가지며, 반복 배치된다. 상기 소자 분리용 트렌치(108)가 생성되지 않은 평탄한 상부면 부위는 기판(100)의 액티브 영역이 된다. 상기 액티브 영역은 제1 방향으로 연장되는 라인 형상을 갖는다.
상기 액티브 영역의 기판(100) 상에는 터널 절연막(102a)이 구비된다. 상기 터널 절연막(102a)은 실리콘 산화물, 실리콘 산질화물과 같은 산질화물, 불순물이 도핑된 실리콘 산화물 혹은 저유전 물질 등을 사용하여 형성할 수 있다.
상기 터널 절연막(102a) 상에 플로팅 게이트 전극(104b)이 구비된다. 상기 플로팅 게이트 전극(104b)은 고립된 패턴 형상을 가지면서 규칙적으로 배치된다. 즉, 상기 플로팅 게이트 전극(104b)은 제1 방향으로 연장되는 라인 형상의 액티브 영역 상에 다수개가 규칙적으로 배치된다. 하나의 메모리 셀 내에는 하나의 고립된 형상의 플로팅 게이트 전극(104b)이 구비되므로, 각 플로팅 게이트 전극(104b)이 형성된 위치에서 각각의 메모리 셀이 형성된다.
상기 플로팅 게이트 전극(104b)은 폴리실리콘 물질로 이루어질 수 있다.
비휘발성 메모리 소자의 커플링율을 높이기 위하여, 상기 플로팅 게이트 전극(104b)의 두께는 500Å보다 두꺼운 것이 바람직하다. 상기 플로팅 게이트 전극(104b)은 500 내지 3000Å의 범위 내의 두께를 가질 수 있다.
상기 소자 분리용 트렌치(108) 내에는 제1 절연막 패턴(112a)이 구비된다. 상기 제1 절연막 패턴(112a)의 상부면은 상기 플로팅 게이트 전극(104b) 높이의 중간보다 낮고, 상기 액티브 영역의 기판(100) 표면보다는 높게 위치하도록 한다. 상기 제1 절연막 패턴(112a)은 실리콘 산화물을 포함할 수 있다. 상기 제1 절연막 패턴(112a)은 소자 분리막 패턴으로 제공된다.
상기 제1 절연막 패턴(112a) 내부에는 에어 갭(114a)이 구비된다. 상기 에어 갭(114a)은 상기 플로팅 게이트 전극들(104b) 하부 측벽 사이로부터 하방으로 연장된다. 상기 에어 갭(114a)의 저면부는 상기 소자 분리용 트렌치(108) 내부에 위치하게 된다.
즉, 상기 에어 갭(114a)의 상부는 플로팅 게이트 전극(104b)의 중심부 측벽으로부터 상기 플로팅 게이트 전극(104b)의 하부면과 동일 평면의 사이에 위치하는 것이 바람직하다. 또한, 상기 에어 갭(114a)의 하부는 상기 플로팅 게이트 전극(104b)의 하부면과 동일 평면으로부터 상기 소자 분리용 트렌치(108) 저면 사이에 위치하는 것이 바람직하다.
상기 에어 갭(114a)은 상기 소자 분리용 트렌치(108)를 따라 형성된 플로팅 게이트 전극들(104b) 사이에 각각 구비된다. 그러므로, 상기 소자 분리용 트렌치(108) 내부에는 서로 구분된 복수개의 에어 갭(114a)이 구비된다. 상기 에어 갭(114a)의 수직 단면은 상, 하로 긴 형상을 갖는 타원 형상을 갖거나 또는 상부가 평탄한 형상을 가지고 하부는 상, 하로 긴 타원 형상을 가질 수 있다.
도 2에 도시된 것과 같이, 상기 액티브 영역 및 플로팅 게이트 전극(104b) 하부 측벽 사이에는 제2 방향 즉, 비트 라인의 연장 방향으로 복수의 에어 갭(114a)이 각각 구비된다. 그러므로, 상기 플로팅 게이트 전극들(104b) 간의 기생 커패시턴스 및 플로팅 게이트 전극들(104b)과 액티브 영역간의 기생 커패시턴스를 감소시킬 수 있다. 본 실시예의 경우, 상기 플로팅 게이트 전극(104b)이 서로 대향하고 있지 않은 부위의 제1 절연막 패턴(112a)에는 상기 에어 갭이 형성되지 않는다.
상기 제1 절연막 패턴(112a) 및 플로팅 게이트 전극(104a)의 측벽 및 상부면을 따라 유전막(116)이 구비된다. 상기 유전막(116)은 상기 제1 방향과 수직한 제2 방향으로 연장되는 라인 형상을 가질 수 있다. 상기 유전막(116)은 산화물(116a), 질화물(116b), 산화물(116c)이 적층된 막(ONO막)을 사용할 수 있다. 이와는 달리, 상기 유전막(116)은 유전율이 적어도 10 이상인 고유전율을 갖는 금속 산화물로 형성될 수도 있다.
상기 유전막(116) 상에는 콘트롤 게이트 전극(118a)이 구비된다. 상기 콘트롤 게이트 전극(118a)은 상기 플로팅 게이트 전극(104b) 측벽 사이의 갭을 채우면서 상기 플로팅 게이트 전극(104b) 상부면에 상기 제2 방향으로 연장되는 라인 형상을 갖는다. 상기 플로팅 게이트 전극(104b) 측벽 사이의 갭에 형성된 콘트롤 게이트 전극(118a)은 상기 플로팅 게이트 전극 (104b) 측벽과 대향하는 구조를 갖는다. 이와같이, 상기 플로팅 게이트 전극(104b) 및 콘트롤 게이트 전극(118a)이 서로 대향하는 면적이 증가됨으로써 높은 커플링율을 가질 수 있다.
상기 콘트롤 게이트 전극(118a)은 폴리실리콘 물질을 포함할 수 있다. 이와는 달리, 상기 콘트롤 게이트 전극(118a)은 금속 물질을 포함할 수 있다.
상기 콘트롤 게이트 전극(118a) 사이의 갭에는 제2 절연막 패턴(122)이 구비된다. 상기 제2 절연막 패턴(122)은 상기 콘트롤 게이트 전극(118a) 사이의 갭 및 그 아래에 위치하는 플로팅 게이트 전극(104b) 사이의 갭을 채우는 형상을 갖는다. 상기 제2 절연막 패턴(122)은 실리콘 산화물로 이루어질 수 있다.
이하에서는, 본 발명의 실시예 1에 따른 비휘발성 메모리 장치를 제조하는 방법에 대하여 설명한다.
도 4 내지 도 10은 도 1 내지 3에 도시된 비휘발성 메모리 장치의 제조 방법을 나타내는 단면도들이다.
도 4를 참조하면, 단결정 실리콘으로 이루어지는 반도체 기판(100) 상에 예비 터널 절연막(102) 및 플로팅 게이트막(104)을 순차적으로 형성한다.
상기 예비 터널 절연막(102)은 상기 반도체 기판(100)을 열산화시킴으로써 형성할 수 있다.
상기 플로팅 게이트막(104)은 전하들을 보유 및 방출할 수 있도록 폴리실리콘을 증착시켜 형성한다. 상기 플로팅 게이트막(104)은 1000Å이상의 두께로 형성할 수 있다.
상기 플로팅 게이트막(104) 상에 제1 마스크 패턴(106)을 형성한다. 상기 제1 마스크 패턴(106)은 소자 분리용 트렌치를 형성하기 위한 마스크이며, 상기 제1 방향으로 연장되는 라인 형상을 갖는다. 상기 마스크 패턴(106)은 포토레지스트 패턴 또는 하드 마스크 패턴일 수 있다.
도 5를 참조하면, 상기 제1 마스크 패턴(106)을 사용하여 상기 플로팅 게이트막(104), 예비 터널 절연막(102) 및 기판(100)을 순차적으로 식각한다. 이로써, 라인 형상의 예비 플로팅 게이트 전극(104a), 터널 절연막 (102a)이 형성되고, 기판(100)에는 소자 분리용 트렌치(108)가 형성된다. 상기 소자 분리용 트렌치(108)가 형성되지 않은 기판의 상부 평탄면은 액티브 영역이 된다.
도 6을 참조하면, 상기 소자 분리용 트렌치(108), 예비 플로팅 게이트 전극(104a) 사이의 갭 부위 및 예비 플로팅 게이트 전극(104a) 상부면을 따라 제1 절연막(110)을 형성한다. 상기 제1 절연막(110)에 의해 상기 소자 분리용 트렌치(108) 및 예비 플로팅 게이트 전극(104a) 사이의 갭의 폭이 감소된다. 도시하지는 않았지만, 상기 제1 절연막(110)의 일부분을 습식 식각 공정을 통해 제거하는 공정이 더 포함될 수 있다. 상기 제1 절연막(110)의 최하부면은 후속 공정에서 형성될 에어 갭의 저면이 된다. 그러므로, 상기 습식 식각 공정을 통해 상기 에어 갭의 저면 위치를 조절할 수 있다.
도 7을 참조하면, 상기 소자 분리용 트렌치(108) 및 예비 플로팅 게이트 전극(104a) 사이의 갭의 상부를 덮도록 제2 절연막(도시안함)을 형성한다. 상기 제2 절연막은 스텝커버러지 특성이 좋지 않은 증착 특성을 갖는 절연 물질 및 증착 방법을 사용하여 형성할 수 있다. 상기 제2 절연막은 플라즈마 증대 산화물(PEOX) 혹은 중온 산화물(MTO) 등과 같은 실리콘 산화물을 사용하여 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PE-CVD) 공정 혹은 저압 화학 기상 증착(LP-CVD) 공정에 의해 형성될 수 있다.
이 후, 상기 제1 마스크 패턴(106)의 상부면이 노출되도록 상기 제2 절연막을 연마한다. 이로써, 상기 소자 분리용 트렌치(108) 및 예비 플로팅 게이트 전극(104a) 사이의 갭 내에 예비 제1 절연막 패턴(112)을 형성한다.
상기 예비 제1 절연막 패턴(112) 내에는 에어 터널(114)이 생성된다. 상기 에어 터널(114)은 상기 소자 분리용 트렌치(108)의 연장 방향인 제1 방향으로 연장된다.
상기 예비 제1 절연막 패턴(112) 내에 형성되는 에어 터널(114)의 상부는 상기 예비 플로팅 게이트 전극(104a)의 중심부 측벽으로부터 상기 예비 플로팅 게이트 전극(104a)의 하부면과 동일 평면의 사이에 위치하도록 형성하는 것이 바람직하다. 또한, 상기 에어 터널(114)의 하부는 상기 예비 플로팅 게이트 전극(104a)의 하부면과 동일 평면으로부터 상기 소자 분리용 트렌치(108) 저면 사이에 위치하도록 형성하는 것이 바람직하다.
도 8 및 9를 참조하면, 상기 예비 제1 절연막 패턴(112)의 상부를 부분적으로 식각함으로써 제1 절연막 패턴(112a)을 형성한다. 상기 예비 제1 절연막 패턴(112)을 식각하는 공정에서, 상기 에어 터널(114)이 노출되지 않도록 하여야 한다. 상기 제1 절연막 패턴(112a)의 상부면은 상기 예비 플로팅 게이트 전극(104a)의 두께의 중심 부위보다는 낮게 위치하는 것이 바람직하다.
도시된 것과 같이, 상기 예비 플로팅 게이트 전극(104a) 및 제1 절연막 패턴(112a) 상에 유전막(116)을 형성한다. 상기 유전막(116)은 실리콘 산화물(116a), 실리콘 질화물(116b) 및 실리콘 산화물(116c)을 순차적으로 적층시켜 형성할 수 있다. 이와는 달리, 상기 유전막(116)은 유전 상수가 10 이상인 금속 산화물을 증착시켜 형성할 수 있다.
상기 유전막(116) 상에 도전막(118)을 형성한다. 상기 도전막(118)은 폴리실리콘 또는 금속 물질을 포함할 수 있다.
도 10을 참조하면, 상기 도전막(118) 상에 제2 마스크 패턴(도시안함)을 형성한다. 상기 제2 마스크 패턴은 콘트롤 게이트 전극을 형성하기 위한 식각 마스크로 제공된다. 상기 제2 마스크 패턴은 상기 제2 방향으로 연장되는 라인 형상을 갖는다.
상기 제2 마스크 패턴을 식각 마스크로 사용하여 상기 도전막(118), 유전막(116), 예비 플로팅 게이트 전극(104a) 및 제1 절연막 패턴(112a)의 일부를 차례로 식각한다. 이로써, 터널 절연막(102a), 플로팅 게이트 전극(104b), 유전막(116) 및 콘트롤 게이트 전극(118a)을 포함하는 구조물이 형성된다. 또한, 상기 구조물 사이에는 개구부(120)가 생성된다. 상기 플로팅 게이트 전극(104b)은 고립된 패턴 형상을 갖고, 상기 액티브 영역의 기판 상부면을 따라 규칙적으로 배치된다.
상기 식각 공정에 의해 생성된 개구부(120)는 상기 제1 방향으로 연장된 에어 터널들(114)과 연통하게 된다.
이 후, 도 1 및 도 2에 도시된 것과 같이, 상기 구조물들 사이의 개구부(120)들을 채우도록 제2 절연막 패턴(122)을 형성한다. 상기 제2 절연막 패턴(122)을 형성하는 공정에서, 상기 개구부(120)와 연통하는 상기 에어 터널(114)의 일부분이 채워진다. 그러므로, 상기 플로팅 게이트 사이 부위에 각각 형성되는 서로 분리된 형상의 에어 갭(114a)들이 형성된다.
상기 공정들을 수행함으로써, 도 1에 도시된 비휘발성 메모리 소자를 제조할 수 있다.
도 11 내지 도 18은 도 1 내지 3에 도시된 비휘발성 메모리 장치를 제조하는 다른 방법을 설명하기 위한 단면도들이다.
도 11을 참조하면, 단결정 실리콘으로 이루어지는 반도체 기판(100) 상에 예비 터널 절연막 및 플로팅 게이트막을 순차적으로 형성한다. 상기 플로팅 게이트막 상에 제1 마스크 패턴을 형성한다.
상기 제1 마스크 패턴을 사용하여 상기 플로팅 게이트막, 예비 터널 절연막 및 기판을 순차적으로 식각한다. 이로써, 라인 형상의 예비 플로팅 게이트 전극(104a), 터널 절연막(102a)이 형성되고, 기판(100)에는 소자 분리용 트렌치(108)가 형성된다. 상기 소자 분리용 트렌치(108)가 형성되지 않은 기판(100)의 상부 평탄면은 액티브 영역이 된다. 상기 설명한 공정은 도 4 및 도 5를 참조로 설명한 것과 동일하다.
상기 소자 분리용 트렌치(108), 예비 플로팅 게이트 전극(104a) 사이의 갭 부위를 완전하게 채우도록 제1 예비 소자 분리막을 형성한다. 상기 제1 예비 소자 분리막은 갭 필 특성이 우수하고 결합 구조가 치밀하지 않은 산화물을 사용하여 형성한다. 일 예로, 상기 제1 예비 소자 분리막은 스핀 온 글라스 물질, 또는 유동성 산화물을 사용하여 형성할 수 있다. 이 후, 상기 제1 예비 소자 분리막의 상부면이 평탄해지도록 화학 기계적 연마 공정 또는 에치백 공정을 수행한다. 이로써, 제1 예비 소자 분리막 패턴(140)을 형성한다. 상기 평탄화 공정을 수행할 때 상기 제1 마스크 패턴은 대부분 제거될 수 있다.
도 12를 참조하면, 상기 제1 예비 소자 분리막 패턴(140)의 상부면의 일부분을 식각함으로써, 제2 예비 소자 분리막 패턴(140a)을 형성한다. 이 때, 상기 제2 예비 소자 분리막 패턴(140a)의 상부면은 상기 예비 플로팅 게이트 전극(104a)의 상부면보다는 낮고, 상기 터널 절연막(102a) 상부면보다는 높게 위치하도록 형성된다. 상기 제2 예비 소자 분리막 패턴(140a)을 형성하기 위한 식각 공정은 습식 식각 공정이 바람직하지만, 건식 식각 공정으로 수행할 수도 있다. 이로써, 상기 예비 플로팅 게이트 전극(104a)들 사이에는 갭이 생성된다.
이 후, 상기 예비 플로팅 게이트 전극(104a) 및 제2 예비 소자 분리막 패턴(140a)의 상부면 프로파일을 따라 제1 절연막(142)을 형성한다. 상기 제1 절연막(142)은 실리콘 산화물로 형성할 수 있으며, 보다 구체적으로 중온 산화물(MTO)로 형성할 수 있다. 상기 제1 절연막(142)에 의해 상기 예비 플로팅 게이트 전극(104a)들 사이의 갭의 폭이 감소된다.
도 13을 참조하면, 상기 제1 절연막(142) 상부면 프로파일을 따라 제2 절연막(144)을 형성한다. 상기 제2 절연막(144)은 상기 제1 절연막(142) 및 제2 예비 소자 분리막 패턴(140a)와 각각 식각 선택비가 높은 물질로 형성할 수 있다. 일 예로, 상기 제2 절연막(144)은 실리콘 질화물로 형성할 수 있다. 상기 제2 절연막(144)은 상기 예비 플로팅 게이트 전극(104a) 사이의 갭을 완전히 채우지 않는 형상을 갖도록 형성된다. 그러므로, 상기 제2 절연막(144)에 의해 상기 예비 플로팅 게이트 전극(104a) 사이의 갭의 폭은 더욱 좁아지게 된다.
도 14를 참조하면, 상기 제2 절연막(144)을 선택적으로 이방성 식각함으로써, 스페이서 형상의 제2 절연막 패턴(144a)을 형성한다.
계속하여, 실리콘 질화물이 선택적으로 식각되는 조건으로 상기 형성된 구조물을 이방성 식각한다. 상기 식각 공정을 수행하면, 상기 제1 절연막(142) 및 상기 갭 사이에 노출되어 있는 제2 예비 소자 분리막 패턴(140a)의 일부가 식각된다. 따라서, 상부에 보이드(146)가 생성된 제3 예비 소자 분리막 패턴(140b)이 형성된다. 또한, 상기 제2 절연막 패턴(144a)의 외측벽에 제1 절연막 패턴(142a)이 형성된다.
도 15를 참조하면, 상기 제2 절연막 패턴(144a)을 습식 식각 공정을 통해 제거한다. 상기 제2 절연막 패턴(144a)을 제거하는 공정에서, 포러스한 결합을 갖는 제3 예비 소자 분리막 패턴(140b)도 일부 제거된다. 따라서, 상부에 보이드(146a)가 더욱 확장된 형상을 갖는 제4 예비 소자 분리막 패턴(140c)이 형성된다. 상기 제4 예비 소자 분리막 패턴(140c)에 형성되는 보이드(146a)의 하부면은 제1 방향으로 생성되는 에어 갭의 하부면이 된다. 그러므로, 상기 습식 식각 공정 조건을 조절함으로써, 에어 갭의 형상 및 깊이를 변화시킬 수 있다.
도 16을 참조하면, 상기 제1 절연막 패턴(142a) 및 상기 예비 플로팅 게이트 전극(104a) 상부면을 따라 제3 절연막(148)을 형성한다. 상기 제3 절연막(148)은 스텝커버러지 특성이 양호하지 않아서, 상기 제1 절연막 패턴(142a)의 상부면 위로만 박막이 증착되며, 상기 제4 예비 소자 분리막 패턴(140c)에 생성된 보이드(146a) 내부에는 박막이 증착되지 않는다. 따라서, 상기 제3 절연막(148)을 형성함으로써, 상기 소자 분리용 트렌치 내부에는 에어 터널(114)이 형성된다.
도 17을 참조하면, 상기 예비 플로팅 게이트 전극(104a) 상부면에 형성된 제3 절연막(148)이 제거되도록 상기 제3 절연막(148)의 일부분을 식각함으로써 제3 절연막 패턴(148a)이 형성된다. 이 때, 상기 예비 플로팅 게이트 전극 사이의 갭 부위에 형성된 제3 절연막이 완전하게 제거되지 않도록 함으로써, 상기 소자 분리용 트렌치 내부에 에어 터널이 유지되도록 한다.
계속하여, 상기 예비 플로팅 게이트 전극(104a) 및 제4 예비 소자 분리막 패턴(140c) 상에 유전막(116)을 형성한다. 상기 유전막(116)은 실리콘 산화물(116a), 실리콘 질화물(116b) 및 실리콘 산화물(116c)을 순차적으로 적층시켜 형성할 수 있다. 이와는 달리, 상기 유전막(116)은 유전 상수가 10 이상인 금속 산화물을 증착시켜 형성할 수 있다.
상기 유전막(116) 상에 도전막(118)을 형성한다. 상기 도전막(118)은 폴리실리콘 또는 금속 물질을 포함할 수 있다.
도 18을 참조하면, 상기 도전막(118) 상에 제2 마스크 패턴(도시안함)을 형성한다. 상기 제2 마스크 패턴은 콘트롤 게이트 전극을 형성하기 위한 식각 마스크로 제공된다. 상기 제2 마스크 패턴은 상기 제2 방향으로 연장되는 라인 형상을 갖는다.
상기 제2 마스크 패턴을 식각 마스크로 사용하여 상기 도전막(118), 유전막(116), 예비 플로팅 게이트 전극(104a) 및 제4 예비 소자 분리막 패턴(140c)의 일부를 차례로 식각한다. 이로써, 터널 절연막(102a), 플로팅 게이트 전극(104b), 유전막(116) 및 콘트롤 게이트 전극(118a)을 포함하는 구조물이 형성된다. 또한, 상기 구조물 사이에는 개구부(도시안함)가 생성된다. 상기 플로팅 게이트 전극(104b)은 고립된 패턴 형상을 갖고, 상기 액티브 영역의 기판 상부면을 따라 규칙적으로 배치된다.
상기 식각 공정에 의해 생성된 개구부는 상기 제1 방향으로 연장된 에어 터널들(114)과 연통하게 된다. 따라서, 소자 분리막 패턴(112a)이 형성된다.
이 후, 도 1 및 도 2에 도시된 것과 같이, 상기 구조물들 사이의 개구부들을 채우도록 매립 층간 절연막 패턴을 형성한다. 상기 매립 층간 절연막 패턴(122)을 형성하는 공정에서, 상기 개구부와 연통하는 상기 에어 터널(114)의 일부분이 채워진다. 그러므로, 상기 플로팅 게이트 사이 부위에 각각 형성되는 서로 분리된 형상의 에어 갭(114a)들이 형성된다.
상기 공정들을 수행함으로써, 도 1에 도시된 것과 같이 플로팅 게이트 사이 부위에 서로 분리된 형상의 에어 갭(114a)들을 갖는 비휘발성 메모리 소자를 제조할 수 있다. 상기 방법에 의해 형성되는 비휘발성 메모리 소자의 경우, 에어 갭의 상부면이 평탄한 형상을 가질 수 있다. 또한, 상기 에어 갭의 크기 및 위치를 용이하게 조절할 수 있다.
실시예 2
도 19a는 본 발명의 실시예 2에 따른 비휘발성 메모리 소자를 나타내는 사시도이다. 도 19b는 도 19a에 도시된 비휘발성 메모리 소자를 나타내는 단면도이다.
도 19a에 도시된 비휘발성 메모리 소자는 제2 절연막 패턴 형상을 제외하고는 실시예 1의 비휘발성 메모리 소자와 동일하다.
도 19a 및 도 19b를 참조하면, 소자 분리용 트렌치(108)가 생성되어 있는 기판(100)에 터널 절연막(102a), 플로팅 게이트 전극(104b), 유전막(116) 및 콘트롤 게이트 전극(118a)이 적층된다.
상기 플로팅 게이트 전극(104b)이 서로 대향하는 부위의 소자 분리용 트렌치(108) 내에는 제1 에어갭(114a)을 포함하는 제1 절연막 패턴(112a)이 구비된다. 상기 제1 에어 갭(114a)의 형상은 실시예 1과 동일하다.
상기 콘트롤 게이트 전극(118a) 사이에는 제2 방향으로 연장되는 제2 절연막 패턴(124)이 구비된다. 상기 제2 절연막 패턴(124)의 내부에는 제2 에어갭(124a)을 포함한다. 상기 제2 에어 갭(124a)은 상기 콘트롤 게이트 전극(118a)과 서로 대향하도록 배치될 수 있다. 상기 제2 에어 갭(124a)은 제2 방향으로 연장되는 에어 터널 형상을 가질 수 있다. 이와는 달리, 상기 제2 에어 갭(124a)은 각각 분리된 형상을 가질 수도 있다.
도 19a에 도시된 비휘발성 메모리 소자는 실시예 1을 참조로 설명한 것과 거의 동일한 공정을 통해 형성할 수 있다.
즉, 도 4 내지 도 10을 참조로 설명한 공정을 수행한 후, 제2 절연막 패턴(124)을 형성하기 위한 증착 공정에서 개구부(120)와 연통하는 에어 터널 부위는 절연 물질로 채우고, 상기 콘트롤 게이트 전극(118a) 사이에는 제2 에어 갭(124a)이 생성되도록 한다. 이로써, 도 19a에 도시된 비휘발성 메모리 소자를 형성할 수 있다.
실시예 3
도 20a는 본 발명의 실시예 3에 따른 비휘발성 메모리 소자를 나타내는 사시도이다. 도 20b는 도 20a에 도시된 비휘발성 메모리 소자를 나타내는 단면도이다.
도 20a에 도시된 비휘발성 메모리 소자는 제1 절연막 패턴에 생성되는 에어 갭의 형상을 제외하고는 실시예 1의 비휘발성 메모리 소자와 동일하다.
도 20a를 참조하면, 소자 분리용 트렌치(108)가 생성되어 있는 기판에 터널 절연막(102a), 플로팅 게이트 전극(104b), 유전막(116) 및 콘트롤 게이트 전극(118a)이 적층된다.
상기 플로팅 게이트 전극(104b)이 서로 대향하는 부위의 소자 분리용 트렌치(108) 내에는 제1 에어 갭(126a)을 포함하는 제1 절연막 패턴(126)이 구비된다. 상기 제1 에어 갭(126a)은 상기 소자 분리용 트렌치(108)의 연장 방향인 제1 방향으로 연장되는 에어 터널의 형상을 갖는다. 상기 콘트롤 게이트 전극(118a) 사이의 개구부(128)에는 제2 방향으로 연장되는 제2 절연막 패턴(130)이 구비된다.
도 20a에 도시된 비휘발성 메모리 소자는 실시예 1을 참조로 설명한 것과 거의 동일한 공정을 통해 형성할 수 있다.
즉, 도 4 내지 도 9를 참조로 설명한 공정을 수행한 후, 상기 도전막(118), 유전막(116) 및 예비 플로팅 게이트 전극(104a)을 식각하여 플로팅 게이트 전극(104b), 유전막(116) 및 콘트롤 게이트 전극(118a)을 형성한다. 상기 식각 공정에서, 상기 콘트롤 게이트 전극(118a) 사이에 형성되는 개구부(128)의 저면이 상기 제1 절연막 패턴(126)에 형성된 에어 터널 형상의 제1 에어 갭(126a)과 연통되지 않도록 한다. 이 후, 상기 개구부(128) 내부에 제2 절연막 패턴(130)을 형성함으로써, 도 20a에 도시된 비휘발성 메모리 소자를 완성한다.
실시예 4
도 21a는 본 발명의 실시예 4에 따른 비휘발성 메모리 소자를 나타내는 사시도이다. 도 21b는 도 21a에 도시된 비휘발성 메모리 소자를 나타내는 평면도이다.
도 21a에 도시된 비휘발성 메모리 소자는 제2 절연막 패턴에 제2 에어 갭이 생성되는 것을 제외하고는 실시예 3의 비휘발성 메모리 소자와 동일하다.
도 21a 및 도 21b를 참조하면, 소자 분리용 트렌치(108)가 생성되어 있는 기판(100)에 터널 절연막(102a), 플로팅 게이트 전극(104b), 유전막 (116) 및 콘트롤 게이트 전극(118a)이 적층된다.
상기 플로팅 게이트 전극(104b)이 서로 대향하는 부위의 소자 분리용 트렌치(108) 내에는 제1 에어 갭(126a)을 포함하는 제1 절연막 패턴(126)이 구비된다. 상기 제1 에어 갭(126a)은 상기 소자 분리용 트렌치(108)의 연장 방향인 제1 방향으로 연장되는 에어 터널의 형상을 갖는다.
상기 콘트롤 게이트 전극(118a) 사이에는 상기 제1 방향과 수직한 제2 방향으로 연장되는 제2 절연막 패턴(130)이 구비된다. 상기 제2 절연막 패턴(130)에는 제1 에어 갭(126a)과 연통하는 제2 에어 갭(130a)이 포함된다. 상기 제2 에어 갭(130a)은 상기 제2 방향으로 연장되는 에어 터널의 형상을 가질 수 있다.
도 21a에 도시된 비휘발성 메모리 소자는 실시예 1을 참조로 설명한 것과 거의 동일한 공정을 통해 형성할 수 있다.
즉, 도 4 내지 도 10을 참조로 설명한 공정을 수행한다. 이 후, 상기 개구부 상부 및 측벽에만 제2 절연막 패턴(130)을 형성한다. 따라서, 상기 제2 절연막 패턴(130)의 중심 부위에는 에어 터널 형상의 제2 에어 갭(130a)을 형성한다. 이 때, 상기 제2 에어 갭(130a)은 상기 제1 절연막 패턴(126)에 형성되어 있는 에어 터널 형상의 제1 에어 갭(126a)과 연통된다.
실시예 5
도 22는 본 발명의 실시예 5에 따른 비휘발성 메모리 소자를 나타내는 단면도이다. 도 23은 도 22에 도시된 비휘발성 메모리 소자를 나타내는 사시도이다.
도 22 및 도 23을 참조하면, 소자 분리용 트렌치(206)가 생성되어 있는 기판(200)이 구비된다. 상기 소자 분리용 트렌치(206)는 제1 방향으로 연장되는 형상을 가지며, 반복 배치된다.
상기 기판(200) 상에는 터널 절연막(202a)이 구비된다. 상기 터널 절연막(202a)은 실리콘 산화물, 실리콘 산질화물과 같은 산질화물, 불순물이 도핑된 실리콘 산화물 혹은 저유전 물질 등을 사용하여 형성할 수 있다.
상기 터널 절연막(202a) 상에 전하 저장막 패턴(204b)이 구비된다. 상기 전하 저장막 패턴(204b)은 고립된 패턴 형상을 가지면서 규칙적으로 배치된다. 즉, 상기 전하 저장막 패턴(204b)은 제1 방향으로 연장되는 라인 형상의 액티브 영역 상에 규칙적으로 배치된다. 상기 전하 저장막 패턴(204b)은 플로팅 게이트 전극 또는 전하 트랩막 패턴일 수 있다. 상기 전하 저장막 패턴(204b)이 플로팅 게이트 전극일 경우, 폴리실리콘을 포함할 수 있다. 또한, 상기 전하 저장막 패턴(204b)이 전하 트랩막 패턴일 경우, 실리콘 질화물을 포함할 수 있다. 이하에서는, 상기 전하 저장막 패턴(204b)이 플로팅 게이트 전극인 것으로 설명한다.
하나의 메모리 셀 내에는 하나의 고립된 형상의 플로팅 게이트 전극(204b)이 구비된다. 그러므로, 각 플로팅 게이트 전극이 형성된 위치에서 각각의 메모리 셀이 형성된다.
본 실시예에서, 상기 플로팅 게이트 전극(204b)은 상기 터널 절연막(202a) 두께의 0.1 내지 10배의 두께를 갖는다. 도시된 것과 같이, 상기 플로팅 게이트 전극(204b)은 얇은 두께를 갖게된다.
상기 플로팅 게이트 전극(204b)의 두께가 두꺼워져 이웃하는 플로팅 게이트 전극(204b)들 간의 기생 커패시턴스가 증가하게 되면 이웃하는 셀 간의 간섭 현상이 발생된다. 상기 셀 간의 간섭 현상이 현저해지면, 이웃하는 셀에 저장되어 있는 데이터에 의해 기준 셀 트랜지스터의 문턱 전압이 변화하게 되는 등의 불량이 발생된다. 특히, 비휘발성 메모리 장치의 디자인 룰이 감소될수록 상기 플로팅 게이트 전극(204b) 간의 간격이 협소해지게 되어, 상기 간섭 현상에 의한 불량이 더욱 증가하게 된다. 그러나, 본 실시예에 따르면 상기 플로팅 게이트 전극(204b)의 두께가 매우 얇아서 상기 간섭 현상을 충분하게 감소시킬 수 있다.
상기 플로팅 게이트 전극(204b)은 액티브 영역의 중심으로부터 이웃하는 액티브 영역의 중심까지의 거리의 0.1 내지 1배의 너비를 가질 수 있다. 도시하지는 않았지만, 상기 플로팅 게이트 전극(204b)의 너비는 상기 액티브 영역의 상부면 너비보다 더 넓을 수도 있다. 이 경우, 비휘발성 메모리 소자의 커플링율이 높아진다.
상기 플로팅 게이트 전극(204b) 상부면을 덮으면서, 상기 플로팅 게이트 전극들(204b) 사이의 갭 및 상기 소자 분리용 트렌치(206) 내부에 제1 절연막 패턴(208a)이 구비된다. 상기 제1 절연막 패턴(208a)은 실리콘 산화물로 이루어진다.
상기 플로팅 게이트 전극(204b)의 상부면에 위치하는 제1 절연막 패턴(208a)은 계면막으로 사용된다. 그러므로, 상기 플로팅 게이트 전극(204b) 상부의 제1 절연막 패턴(208a)은 100Å이하의 얇은 두께를 갖는다. 상기 제1 절연막 패턴(208a)은 소자 분리막 패턴으로 사용된다. 상기 제1 절연막 패턴(208a) 내에는 에어 갭(210a)이 포함되어 있다.
상기 에어 갭(210a)의 상부는 유전막 패턴 아래로부터 플로팅 게이트 전극(204b) 하부면과 동일 평면의 사이에 위치하는 것이 바람직하다. 또한, 상기 에어 갭의(210a) 하부는 상기 플로팅 게이트 전극(204b)의 하부면과 동일 평면으로부터 상기 소자 분리용 트렌치(206) 저면 사이에 위치하는 것이 바람직하다. 상기 에어 갭은(210a) 상기 소자 분리용 트렌치(206)를 따라 형성된 플로팅 게이트 전극(214a)들 사이에 각각 구비된다. 그러므로, 도 1 및 2에 도시된 것과 동일하게, 상기 소자 분리용 트렌치(206) 내부에는 복수개의 에어 갭(210a)이 구비된다. 상기 에어 갭(210a)의 단면은 상, 하로 긴 형상을 갖는 타원 형상 또는 상부는 평탄하고 하부는 타원 형상을 가질 수 있다.
설명한 것과 같이, 상기 액티브 영역 및 플로팅 게이트 전극 사이에는 에어 갭(210a)을 포함하는 제1 절연막 패턴(208a)이 구비된다. 그러므로, 상기 플로팅 게이트 전극들(204b) 간의 기생 커패시턴스 및 플로팅 게이트 전극들(204b)과 액티브 영역간의 기생 커패시턴스를 감소시킬 수 있다.
상기 제1 절연막 패턴(208a) 상에 고유전율을 갖는 유전막 패턴(212a)이 구비된다. 도시된 것과 같이, 상기 유전막 패턴(212a)은 상기 제1 방향과 수직한 방향으로 연장되는 라인 형상을 가질 수 있다. 이와는 다른 실시예로, 상기 유전막 패턴(212a)은 상기 절연막 패턴 상부면 전체를 덮는 형상을 가질 수도 있다.
상기 유전막 패턴(212a)은 유전율이 적어도 10 이상인 고유전율을 갖는 금속 산화물을 포함할 수 있다. 상기 유전막 패턴(212a)은 탄탈륨 산화물(Ta2O5), 티타늄 산화물(TiO2), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 하프늄 실리케이트(HfSixOy), 지르코늄 실리케이트(ZrSixOy), 질화 하프늄 실리케이트(HfSixOyNz), 질화 지르코늄 실리케이트(ZrSixOyNz), 알루미늄 산화물(Al2O3), 질화 알루미늄 산화물(AlxOyNz), 하프늄 알루미네이트(HfAlxOy), 이트륨 산화물(Y2O3), 니오븀 산화물(Nb2O5), 세슘 산화물(CeO2), 인듐 산화물(InO3), 란탈륨 산화물(LaO2), 스트론튬 티타늄 산화물(SrTiO3), 납 티타늄 산화물(PbTiO3), 스트론튬 루테늄 산화물(SrRuO3), 칼슘 루테늄 산화물(CaRuO3)물 등으로 이루어질 수 있다. 이들은 단독 또는 혼합하여 형성할 수 있다.
상기 유전막 패턴(212a)이 고유전율을 갖는 금속 산화물로 형성됨으로서, 상기 유전막 패턴(212a)의 커패시턴스를 증가시킬 수 있다. 상기 유전막 패턴(212a)의 커패시턴스가 증가함에 따라, 프로그래밍 및 소거 동작 특성에 중요한 영향을 미치는 커플링 비를 더욱 향상시킬 수 있다.
상기 유전막 패턴(212a) 상에 콘트롤 게이트 전극(214a)이 구비된다. 상기 콘트롤 게이트 전극(214a)은 상기 제2 방향으로 연장되는 라인 형상을 갖는다.
상기 콘트롤 게이트 전극(214a)은 상기 플로팅 게이트 전극(204b)의 측벽 부위와 서로 대향하지 않는다. 상기 콘트롤 게이트 전극(214a)은 4.6 내지 5.2 eV의 높은 일함수를 갖는 금속 질화막 패턴으로 이루어지는 것이 바람직하다. 상기 금속 질화막 패턴은 탄탈륨 질화물 및 티타늄 질화물을 포함한다. 이들은 단독 또는 혼합하여 사용할 수 있다.
상기와 같이 높은 일함수를 갖는 금속 질화막 패턴을 형성하는 경우, 콘트롤 게이트 전극(214a)과 유전막 패턴(212a)간의 에너지 장벽이 커지게 되고, 이로 인해 상기 콘트롤 게이트 전극(214a)으로부터 상기 유전막 패턴(212a)으로 전하들이 역터널링하는 것을 감소시킬 수 있다.
도시하지는 않았지만, 상기 금속 질화막 패턴으로 이루어지는 콘트롤 게이트 전극(214a) 상에 선택적으로 폴리실리콘 패턴이 더 구비될 수 있다.
상기 유전막 패턴(212a)으로 금속 산화물을 사용하는 경우에는 페르미 레벨 피닝 현상으로 인해 폴리실리콘을 전극으로 사용하기가 어렵다. 구체적으로, 상기 금속 산화물로 이루어진 유전막 패턴(212a) 상에 폴리실리콘을 형성하는 경우 실리콘 산화막 상에 형성되는 폴리실리콘에 비해 일함수가 매우 낮아지게 될 뿐 아니라, 불순물에 의해 폴리실리콘의 일함수가 조절되지 않고 고정된 일함수 값을 가지게 되기 때문이다. 때문에, 설명한 것과 같이 상기 유전막(212a) 상에는 금속 질화물로 이루어지는 콘트롤 게이트 전극(214a)이 사용되는 것이 바람직하다.
상기 콘트롤 게이트 전극(214a) 사이의 개구부(216) 내부에는 제2 절연막 패턴(218)이 구비된다. 상기 제2 절연막 패턴(218)은 상기 제2 방향으로 연장된다. 상기 제2 절연막 패턴(218)에 의해 상기 제1 절연막 패턴(208a) 내에 형성된 에어 갭(210a)들이 각각 구분되는 형상을 갖게된다.
상기 구성을 갖는 비휘발성 메모리 장치는 이웃하는 메모리 셀들 간에 기생 커패시턴스에 의한 간섭 현상이 감소된다. 따라서, 상기 비휘발성 메모리 소자는 프로그래밍 및 소거에 관한 윈도우 마진이 증가하게 되고, 이로 인해 하나의 셀에 다수의 데이터를 쓰거나 읽는 멀티 레벨 동작(MLC)을 수행할 수 있다. 또한, 상기 비휘발성 메모리 장치는 고도로 집적화되면서도 우수한 동작 특성 및 높은 신뢰성을 가질 수 있다.
이하에서는, 본 발명의 실시예 5에 따른 비휘발성 메모리 장치를 제조하는 방법에 대하여 설명한다.
도 24 내지 도 26은 도 22에 도시된 비휘발성 메모리 장치의 제조 방법을 개략적으로 나타내는 단면도들이다. 도 27은 도 22에 도시된 비휘발성 메모리 장치의 제조 방법을 개략적으로 나타내는 사시도이다.
도 24를 참조하면, 단결정 실리콘으로 이루어지는 반도체 기판(200) 상에 예비 터널 절연막(202) 및 전하 저장막(204)을 순차적으로 형성한다. 상기 예비 터널 절연막(202)은 상기 반도체 기판(200)을 열산화시킴으로서 형성할 수 있다.
상기 전하 저장막(204)은 전하들을 보유 및 방출할 수 있도록 폴리실리콘을 증착시켜 형성한다. 이와는 달리, 상기 전하 저장막(204)은 전하들을 트랩핑할 수 있도록 실리콘 질화물을 증착하여 형성할 수도 있다. 상기 전하 저장막(204)은 상기 예비 터널 절연막(202) 두께의 0.1 내지 10배의 두께로 형성할 수 있다. 이하에서는, 상기 전하 저장막(204)을 폴리실리콘으로 형성하는 것으로 설명한다.
상기 전하 저장막(204) 상에 제1 마스크 패턴(205)을 형성한다. 상기 제1 마스크 패턴(205)은 소자 분리용 트렌치를 형성하기 위한 마스크이며, 상기 제1 방향으로 연장되는 라인 형상을 갖는다. 상기 제1 마스크 패턴(205)은 포토레지스트 패턴 또는 하드 마스크 패턴일 수 있다.
도 25를 참조하면, 상기 제1 마스크 패턴(205)을 사용하여 상기 플로팅 게이트막(204), 예비 터널 절연막(202) 및 기판(200)을 순차적으로 식각한다. 이로써, 라인 형상의 예비 플로팅 게이트 전극(204a), 터널 절연막 (202a)이 형성되고, 기판(200)에는 소자 분리용 트렌치(206)가 형성된다. 상기 소자 분리용 트렌치(206)가 형성되지 않은 기판(200)의 상부 평탄면은 액티브 영역이 된다.
상기 소자 분리용 트렌치(206), 예비 플로팅 게이트 전극(204a) 사이의 갭 부위 및 예비 플로팅 게이트 전극(204a) 상부면을 따라 예비 제1 절연막 패턴(208)을 형성한다. 이 때, 상기 예비 제1 절연막 패턴 내부에는 에어 터널(210)이 생성되도록 한다. 상기 에어 터널(210)은 상기 소자 분리용 트렌치(206)를 따라 연장되는 형상을 갖는다.
상기 예비 제1 절연막 패턴(208)은 상기 예비 플로팅 게이트 전극(204a) 상부면과, 상기 예비 플로팅 게이트 전극(204a) 사이 갭의 상부를 덮으면서 상기 예비 플로팅 게이트 전극(204a) 및 트렌치(206)의 내벽을 따라 증착되도록 형성한다.
상기 예비 제1 절연막 패턴(208)은 플라즈마 증대 산화물(PEOX) 혹은 중온 산화물(MTO) 등과 같은 실리콘 산화물을 사용하여 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PE-CVD) 공정 혹은 저압 화학 기상 증착(LP-CVD) 공정에 의해 형성될 수 있다.
상기 예비 제1 절연막 패턴(208) 내에 형성되는 에어 터널(210)의 상부는 유전막 패턴 아래로부터 플로팅 게이트 전극(204a) 하부면과 동일 평면의 사이에 위치하는 것이 바람직하다. 또한, 상기 에어 터널(210)의 하부는 상기 플로팅 게이트 전극(204a)의 하부면과 동일 평면으로부터 상기 소자 분리용 트렌치(206) 저면 사이에 위치하는 것이 바람직하다.
이 후, 상기 예비 제1 절연막 패턴(208)의 상부면을 평탄화시키기 위한 연마 공정을 추가적으로 수행할 수 있다. 상기 연마 공정을 수행한 후 예비 제1 절연막 패턴(208)의 상부면에 에어 터널(210)이 노출되지 않도록 하여야 한다.
도 26을 참조하면, 상기 예비 제1 절연막 패턴(208) 상에 유전막(212)을 형성한다. 상기 유전막(212)은 유전 상수가 10 이상인 금속 산화물을 증착시켜 형성한다. 구체적으로, 상기 유전막(212)은 탄탈륨 산화물(Ta2O5), 티타늄 산화물(TiO2), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 하프늄 실리케이트(HfSixOy), 지르코늄 실리케이트(ZrSixOy), 질화 하프늄 실리케이트(HfSixOyNz), 질화 지르코늄 실리케이트(ZrSixOyNz), 알루미늄 산화물(Al2O3), 질화 알루미늄 산화물(AlxOyNz), 하프늄 알루미네이트(HfAlxOy), 이트륨 산화물(Y2O3), 니오븀 산화물(Nb2O5), 세슘 산화물(CeO2), 인듐 산화물(InO3), 란탈륨 산화물(LaO2), 스트론튬 티타늄 산화물(SrTiO3), 납 티타늄 산화물(PbTiO3), 스트론튬 루테늄 산화물(SrRuO3), 칼슘 루테늄 산화물(CaRuO3)물 등으로 이루어질 수 있다. 상기 막들은 단독 또는 혼합하여 적층될 수 있다.
일 예로, 상기 물질막들 중에서 유전율이 약 20 정도로 매우 높은 하프늄 산화막 또는 하프늄 알루미네이트(HfAlxOy)를 사용할 수 있다.
상기 유전막(212) 상에 금속 질화막(214)을 형성한다. 상기 금속 질화막은 4.5eV 이상의 일함수를 가지는 물질로 형성된다. 또한, 상기 금속 질화막은 하부의 유전막의 특성이 변하지 않도록 하는 물질로 형성된다. 구체적으로, 상기 금속 질화막은 탄탈륨 질화물 또는 티타늄 질화물로 이루어질 수 있다.
상기와 같이 높은 일함수를 갖는 금속 질화막(214)을 사용하여 콘트롤 게이트 전극을 형성하는 경우 콘트롤 게이트 전극과 유전막간의 에너지 장벽이 커지게 되고, 이로 인해 상기 콘트롤 게이트 전극으로부터 상기 유전막(212)으로 전하들이 역터널링하는 것을 감소시킬 수 있다.
선택적으로, 상기 금속 질화막(214) 상에 폴리실리콘막(도시안함)을 형성할 수 있다.
도 27을 참조하면, 상기 금속 질화막(214) 상에 제2 마스크 패턴(도시안함)을 형성한다. 상기 제2 마스크 패턴은 상기 제1 방향과 수직한 제2 방향으로 연장되는 라인 형상을 갖는다. 상기 제2 마스크 패턴은 콘트롤 게이트 전극을 형성하기 위한 식각 마스크로 제공된다. 상기 제2 마스크 패턴은 상기 플로팅 게이트 전극과 수직 방향으로 서로 대향하도록 배치된다.
상기 제2 마스크 패턴을 식각 마스크로 사용하여 상기 금속 질화막(214), 유전막(212), 예비 제1 절연막 패턴(208) 및 예비 플로팅 게이트 전극(204a)을 차례로 식각한다. 이로써, 플로팅 게이트 전극(204b), 유전막 패턴(212a), 콘트롤 게이트 전극(214a)을 포함하는 구조물이 형성된다. 또한, 상기 구조물 사이에는 개구부(216)가 생성된다. 상기 구조물 사이에 생성된 개구부(216)는 하부의 에어 터널(210)과 서로 연통한다.
상기 플로팅 게이트 전극(204b)은 고립된 패턴 형상을 갖고, 상기 액티브 영역의 기판(200) 상부면을 따라 규칙적으로 배치된다.
이 후, 도 23에 도시된 것과 같이, 상기 구조물들 사이에 생성된 개구부(216)들을 채우도록 제2 절연막 패턴(218)을 형성한다. 상기 제2 절연막 패턴(218)을 형성할 때 상기 개구부(216) 하부에 연통된 에어 터널(210)에도 절연물질이 채워지도록 한다. 이로써, 상기 소자 분리용 트렌치(206) 내에서 상기 플로팅 게이트 전극과 대향하는 부위에는 각각 제1 에어 갭(210a)들이 생성된다. 또한, 상기 제1 에어 갭(210a)들을 포함하는 제1 절연막 패턴(208a)이 형성된다.
실시예 6
도 28은 본 발명의 실시예 6에 따른 비휘발성 메모리 소자를 나타내는 사시도이다.
도 28에 도시된 비휘발성 메모리 소자는 제2 절연막 패턴 형상을 제외하고는 실시예 5의 비휘발성 메모리 소자와 동일하다.
도 28을 참조하면, 소자 분리용 트렌치(206)가 생성되어 있는 기판(200)에 터널 절연막(202a), 플로팅 게이트 전극(204b), 유전막 패턴(212a) 및 콘트롤 게이트 전극(214a)이 적층된다.
상기 플로팅 게이트 전극(204b)이 서로 대향하는 부위의 소자 분리용 트렌치(206) 내에는 제1 에어 갭(210a)을 포함하는 제1 절연막 패턴(208a)이 구비된다. 상기 제1 에어 갭(210a)의 형상은 실시예 5의 에어 갭과 동일하다.
상기 콘트롤 게이트 전극(214a) 사이에는 제2 방향으로 연장되는 제2 절연막 패턴(222)이 구비된다. 상기 제2 절연막 패턴(222)은 상기 콘트롤 게이트 전극(214a)이 대향하고 있는 부위에 형성되며 내부에 제2 에어 갭(224)을 갖는다. 상기 제2 에어 갭(224)은 갭 형상 또는 에어 터널 형상을 가질 수 있다.
도 28에 도시된 비휘발성 메모리 소자는 실시예 5를 참조로 설명한 것과 거의 동일한 공정을 통해 형성할 수 있다.
즉, 도 24 내지 도 27을 참조로 설명한 공정을 수행한 후, 제2 절연막 패턴(222)을 형성하는 공정에서 상기 개구부(216)와 연통하는 에어 터널 부위는 절연 물질로 채우면서 상기 콘트롤 게이트 전극(214a) 사이에 제2 에어 갭(224)이 생성되도록 한다. 따라서, 제1 에어 갭(210a)을 포함하는 제1 절연막 패턴(208a)이 형성된다.
실시예 7
도 29는 본 발명의 실시예 7에 따른 비휘발성 메모리 소자를 나타내는 사시도이다.
도 29에 도시된 비휘발성 메모리 소자는 제1 절연막 패턴에 생성되는 에어 갭의 형상을 제외하고는 실시예 5의 비휘발성 메모리 소자와 동일하다.
도 29를 참조하면, 소자 분리용 트렌치(206)가 생성되어 있는 기판(200)에 터널 절연막(202a), 플로팅 게이트 전극(204b), 유전막 패턴(212a) 및 콘트롤 게이트 전극(214a)이 적층된다.
상기 소자 분리용 트렌치(206) 내에는 제1 에어 갭(220a)을 포함하는 제1 절연막 패턴(220)이 구비된다. 상기 제1 에어 갭(220a)은 상기 소자 분리용 트렌치(206)의 연장 방향으로 연장되는 에어 터널의 형상을 갖는다.
도 29에 도시된 비휘발성 메모리 소자는 실시예 5를 참조로 설명한 것과 거의 동일한 공정을 통해 형성할 수 있다.
즉, 도 24 내지 도 26을 참조로 설명한 공정을 수행한 후, 하부막을 식각하여 플로팅 게이트 전극(204b), 유전막 패턴(212a) 및 콘트롤 게이트 전극(214a)을 형성한다. 상기 식각 공정에서, 상기 콘트롤 게이트 전극(214a) 사이에 형성되는 개구부(216a)의 저면이 상기 제1 절연막 패턴(220)에 포함된 에어 터널 형상의 제1 에어 갭(220a)과 연통되지 않도록 한다. 이 후, 상기 개구부(216a) 내부에 제2 절연막 패턴(218)을 형성한다. 이로써, 도 29에 도시된 비휘발성 메모리 소자를 완성한다.
실시예 8
도 30은 본 발명의 실시예 8에 따른 비휘발성 메모리 소자를 나타내는 사시도이다.
도 30에 도시된 비휘발성 메모리 소자는 제2 절연막 패턴에 에어 갭이 생성되는 것을 제외하고는 실시예 7의 비휘발성 메모리 소자와 동일하다.
도 30을 참조하면, 소자 분리용 트렌치(206)가 생성되어 있는 기판(200)에 터널 절연막(202a), 플로팅 게이트 전극(204b), 유전막 패턴(212a) 및 콘트롤 게이트 전극(214a)이 적층된다.
상기 플로팅 게이트 전극(204b)이 서로 대향하는 부위의 소자 분리용 트렌치(206) 내에는 제1 에어 갭(220a)을 포함하는 제1 절연막 패턴(220)이 구비된다. 상기 제1 에어 갭은(220a) 상기 소자 분리용 트렌치(206)의 연장 방향으로 연장되는 에어 터널의 형상을 갖는다.
상기 콘트롤 게이트 전극(214a) 사이에는 제2 방향으로 연장되는 제2 절연막 패턴(226)이 구비된다. 상기 제2 절연막 패턴(226)에는 제1 에어 갭과 연통하는 제2 에어 갭(228)이 포함된다. 상기 제2 에어 갭(228)은 상기 제2 방향으로 연장되는 에어 터널의 형상을 가질 수 있다.
도 30에 도시된 비휘발성 메모리 소자는 실시예 5를 참조로 설명한 것과 거의 동일한 공정을 통해 형성할 수 있다.
즉, 도 24 내지 도 27을 참조로 설명한 공정을 수행한 후, 하부막을 식각하여 플로팅 게이트 전극(204b), 유전막 패턴(212a) 및 콘트롤 게이트 전극(214a)을 형성한다. 이 후, 상기 식각 공정에 의해 생성된 개구부 상부에만 제2 절연막 패턴(226)을 형성한다. 따라서, 상기 제2 절연막 패턴(226)의 중심 부위에는 에어 터널 형상의 제2 에어 갭(228)을 형성한다. 이 때, 상기 제2 에어 갭(228)은 상기 제1 절연막 패턴(220)의 에어 터널과 연통된다.
실시예 9
도 31은 본 발명의 실시예 9에 따른 비휘발성 메모리 소자를 나타내는 사시도이다.
도 31에 도시된 비휘발성 메모리 소자는 상기 플로팅 게이트 전극 상에 형성되는 유전막 패턴이 고립된 형상을 갖는 것을 제외하고는 실시예 5의 비휘발성 메모리 소자와 동일하다.
도 31을 참조하면, 소자 분리용 트렌치(206)가 생성되어 있는 기판에 터널 절연막(202a), 플로팅 게이트 전극(204b), 유전막 패턴(230) 및 콘트롤 게이트 전극(232)이 적층된다. 상기 유전막 패턴(230)은 상기 플로팅 게이트 전극(204b) 상에서 고립된 형상을 갖는다.
상기 플로팅 게이트 전극(204b)이 서로 대향하는 부위의 소자 분리용 트렌치(206) 내에는 제1 에어 갭(210a)을 포함하는 제1 절연막 패턴(208a)이 구비된다. 상기 제1 에어 갭(210a)의 형상은 실시예 5의 에어 갭과 동일하다.
도 31에 도시된 비휘발성 메모리 소자는 실시예 5를 참조로 설명한 것과 거의 동일한 공정을 통해 형성할 수 있다.
먼저, 단결정 실리콘으로 이루어지는 반도체 기판 상에 터널 산화막, 플로팅 게이트막 및 유전막을 순차적으로 형성한다. 상기 유전막 상에 제1 마스크 패턴을 형성한다. 상기 제1 마스크 패턴은 소자 분리용 트렌치를 형성하기 위한 마스크이며, 상기 제1 방향으로 연장되는 라인 형상을 갖는다. 상기 마스크 패턴은 포토레지스트 패턴 또는 하드 마스크 패턴일 수 있다. 설명한 것과 같이, 소자 분리용 트렌치를 형성하기 이전에 유전막을 미리 형성한다.
이 후, 도 25를 참조로 설명한 것과 같이, 트렌치를 형성한 후 제1 예비 절연막 패턴을 형성한다. 계속하여, 상기 제1 예비 절연막 패턴 및 유전막 상에 콘트롤 게이트 전극막을 형성하고 이를 패터닝함으로써, 콘트롤 게이트 전극, 유전막 패턴 및 플로팅 게이트 전극을 형성한다. 또한, 상기 패터닝 공정을 통해 생성되는 개구부 내부에 제2 절연막 패턴을 형성한다. 이로써, 도 31에 도시된 비휘발성 메모리 소자를 완성한다.
실시예 10
도 32는 본 발명의 실시예 10에 따른 비휘발성 메모리 소자를 나타내는 사시도이다.
도 32를 참조하면, 소자 분리용 트렌치(306)가 생성되어 있는 기판에 터널 절연막(302a)이 마련된다. 상기 소자 분리용 트렌치(306)는 제1 방향으로 연장되는 형상을 갖는다.
상기 소자 분리용 트렌치(306)의 내부에는 제1 에어 갭(320a)이 생성된 제1 절연막 패턴(320)이 구비된다. 상기 제1 절연막 패턴(320)은 소자 분리막 패턴으로 제공된다. 상기 제1 에어 갭(320a)은 상기 제1 방향으로 연장되는 에어 터널의 형상을 가질 수 있다.
상기 제1 절연막 패턴(320) 및 터널 절연막(302a) 상에 전하 트랩막(304), 유전막(312) 및 콘트롤 게이트 전극(314a)이 적층된다. 상기 전하 트랩막(304) 및 유전막(312)은 액티브 영역 및 소자 분리 영역을 포함하는 기판 전면 상에 형성될 수 있다.
상기 전하 트랩막(304)은 실리콘 질화물을 포함할 수 있다. 상기 유전막(312)은 고유전율을 갖는 금속 산화물을 포함할 수 있다. 상기 콘트롤 게이트 전극(314a)은 상기 소자 분리용 트렌치의 연장방향과 수직한 방향으로 연장되는 라인 형상을 갖는다.
이하에서는 본 발명에 따른 반도체 소자와 일반적인 구조의 반도체 소자의 특성을 비교한 실험 결과를 설명한다. 이하의 실험 결과는 시뮬레이션을 통한 결과이며, 각 실험에 사용된 샘플들 및 비교 샘플을 다음과 같다.
샘플 1
본 발명의 실시예 1에 따른 구조로, 액티브 영역들 사이에 에어 갭을 포함하는 반도체 소자.
샘플 2
본 발명의 실시예 5에 따른 구조로, 액티브 영역들 사이에 에어 갭을 포함하고 플로팅 게이트가 매우 얇은 반도체 소자.
비교 샘플 1
샘플 1과 대부분 동일한 구조를 가지지만 액티브 영역들 사이에 에어 갭을 포함하지 않은 반도체 소자.
비교 실험 1
상기 샘플1 및 2와 비교 샘플 1에 대하여 액티브 영역 간 기생 커패시턴스 및 콘트롤 게이트 전극간 기생 커패시턴스를 각각 측정하였다.
도 33은 각 샘플들 및 비교 샘플에서 측정된 기생 커패시터를 나타내는 그래프이다.
도 33에서, 도면부호 10은 액티브 영역 간 기생 커패시턴스이고, 도면부호 12는 콘트롤 게이트 전극간 기생 커패시턴스이다. 도시된 것과 같이, 에어 갭을 포함하는 샘플 1 및 2에서 액티브 영역 간 기생 커패시턴스 및 콘트롤 게이트 전극간 기생 커패시턴스가 각각 감소됨을 알 수 있었다.
상기 설명한 것과 같이, 본 발명에 의하면 기생 커패시턴스가 감소되면서도 높은 신뢰성을 갖는 비휘발성 메모리 소자를 제조할 수 있다. 또한, 본 발명에 따른 비휘발성 메모리 소자는 고집적화된 반도체 소자에 사용될 수 있다.
100 : 기판 102a: 터널 절연막
102 : 예비 터널 절연막 104 : 플로팅 게이트막
106 : 제1 마스크 패턴 04a : 예비 플로팅 게이트 전극
104b : 플로팅 게이트 전극 108 : 소자 분리용 트렌치
110 : 제1 절연막 112 : 예비 제1 절연막 패턴
112a, 126 : 제1 절연막 패턴 114a, 126a: 에어 갭, 제1 에어 갭
114 : 에어 터널 116 : 유전막
118 : 도전막 118a: 콘트롤 게이트 전극
120, 128 : 개구부 122, 124, 130 : 제2 절연막 패턴
124a, 130a : 제2 에어 갭 200 : 기판
202a : 터널 절연막
204b : 전하 저장막 패턴, 플로팅 게이트 전극
205 : 제1 마스크 패턴 204 : 플로팅 게이트막
204a: 예비 플로팅 게이트 전극 206 : 소자 분리용 트렌치
208a, 220 : 제1 절연막 패턴 208 : 예비 제1 절연막 패턴
210 : 에어 터널 210a, 220a : 에어 갭, 제1 에어갭
212a : 유전막 패턴 214a : 콘트롤 게이트 전극
216, 216a : 개구부 218, 222, 226 : 제2 절연막 패턴
224, 228 : 제2 에어 갭

Claims (29)

  1. 제1 방향으로 연장되고 제1 트렌치를 포함하는 복수의 트렌치와, 상기 제1 방향으로 연장되는 복수의 액티브 영역들을 포함하고, 상기 액티브 영역들은 상기 복수의 트렌치들에 의해 정의되고, 상기 제1 방향과 수직하는 제2 방향으로 서로 이격되는 기판;
    상기 기판 상에 형성되고, 터널 절연막 패턴, 플로팅 게이트, 유전막 패턴 및 콘트롤 게이트 전극이 적층되고, 제1 게이트 구조물들 및 제2 게이트 구조물들을 포함하는 복수의 게이트 구조물;
    상기 제1 트렌치 내부에 형성되고, 상기 제1 및 제2 게이트 구조물의 콘트롤 게이트 전극 아래에서 연장되는 제1 에어 갭이 포함된 소자 분리막 패턴; 및
    상기 제1 및 제2 게이트 구조물 사이에 형성되고, 상기 제2 방향으로 연장되는 층간 절연막 패턴을 포함하고, 상기 층간 절연막 패턴에는 상기 제2 방향으로 연장되고 상기 제1 에어 갭과 연통하는 제2 에어 갭을 가지는 비휘발성 메모리 소자.
  2. 제1항에 있어서, 상기 소자 분리막 패턴 내의 상기 제1 에어 갭은 상기 제1 방향으로 연장되는 비휘발성 메모리 소자.
  3. 제1항에 있어서, 상기 제1 에어 갭은 적어도 하나의 인접하는 한 쌍의 플로팅 게이트의 측벽과 이웃하고, 상기 제1 에어 갭의 저면은 상기 트렌치 내부에 위치하는 비휘발성 메모리 소자.
  4. 제1항에 있어서, 상기 제1 에어 갭의 상부면은 상기 플로팅 게이트의 적어도 하나의 하부면보다 높게 위치하고, 상기 제1 에어 갭의 하부면은 상기 트렌치 저면보다 높게 위치하는 비휘발성 메모리 소자.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서, 상기 유전막 패턴은 상기 플로팅 게이트의 상부면과 상부 측벽 및 소자 분리막 패턴의 상부면 상에 형성된 비휘발성 메모리 소자.
  9. 삭제
  10. 삭제
  11. 제8항에 있어서, 상기 유전막 패턴은 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막의 적층 구조를 포함하는 비휘발성 메모리 소자.
  12. 제8항에 있어서, 상기 유전막 패턴은 유전율이 10 보다 큰 금속 산화물을 포함하는 비휘발성 메모리 소자.
  13. 삭제
  14. 제1항에 있어서, 상기 제1 에어 갭은 상기 제1 게이트 구조물의 2개의 인접하는 플로팅 게이트 사이에 위치하는 비휘발성 메모리 소자.
  15. 제1항에 있어서, 상기 제1 및 제2 게이트 구조물은 각각 제1 및 제2 콘트롤 게이트 전극을 포함하고, 상기 소자 분리막 패턴은 상기 제1 및 제2 콘트롤 게이트 전극과 그 사이 영역의 아래에서 연장되고, 상기 제1 에어 갭은 상기 제1 및 제2 콘트롤 게이트 전극과 그 사이 영역의 아래에서 상기 소자 분리막 패턴을 관통하여 라인 형상으로 연장되는 비휘발성 메모리 소자.
  16. 제15항에 있어서, 상기 제1 에어 갭의 상부면은 인접하는 2개의 플로팅 게이트의 저면보다 높게 위치하는 비휘발성 메모리 소자.
  17. 제16항에 있어서, 상기 제1 에어 갭의 상부면은 적어도 하나의 이웃하는 2개의 플로팅 게이트의 중간 부위보다 낮게 위치하는 비휘발성 메모리 소자.
  18. 제17항에 있어서, 상기 제2 에어 갭은 적어도 2개의 상기 트렌치의 위에서 연장되는 비휘발성 메모리 소자.
  19. 제1항에 있어서, 상기 제2 에어 갭은 적어도 2개의 상기 트렌치의 위에서 연장되는 비휘발성 메모리 소자.
  20. 기판;
    제1 방향으로 연장되고, 상기 기판의 트렌치 부위 내에 위치하고, 상기 기판의 상부면보다 높은 상부면을 갖는 복수의 소자 분리막 패턴;
    상기 소자 분리막 패턴의 하나를 관통하여 제1 방향으로 연장되고, 상기 기판의 상부면보다 높은 상부면을 갖는 제1 터널;
    상기 제1 방향으로 연장되고, 상기 소자 분리막 패턴들 사이에 위치하는 복수의 액티브 영역;
    상기 복수의 소자 분리막 패턴 및 액티브 영역의 위를 가로지르도록 제2 방향으로 연장되는 복수의 콘트롤 게이트;
    상기 복수의 콘트롤 게이트에 해당되는 부위 아래와, 상기 액티브 영역들에 해당되는 부위 위에 위치하는 복수의 플로팅 게이트;
    상기 제2 방향으로 연장되고, 이웃하는 콘트롤 게이트들 사이에 개재되는 복수의 분리막 패턴; 및
    상기 복수의 분리막 패턴 내에서 상기 제2 방향으로 연장되고, 상기 제1 터널과 연통되는 제2 터널을 포함하는 비휘발성 메모리 소자.
  21. 제20항에 있어서 상기 제1 터널의 상부면은 이웃하는 2개의 플로팅 게이트의 저면보다 높게 위치하는 비휘발성 메모리 소자.
  22. 제20항에 있어서, 상기 제1 터널의 상부면은 적어도 하나의 인접하는 2개의 플로팅 게이트의 중간 부위보다 낮게 위치하는 비휘발성 메모리 소자.
  23. 제20항에 있어서, 상기 제2 터널은 적어도 2개의 상기 트렌치의 위에서 연장되는 비휘발성 메모리 소자.
  24. 제20항에 있어서, 상기 콘트롤 게이트에 해당되는 부위 아래에 위치하고, 상기 복수의 플로팅 게이트의 상부면과 측벽에 형성되어 연장되는 복수의 유전막 패턴을 더 포함하는 비휘발성 메모리 소자.
  25. 제24항에 있어서, 상기 유전막 패턴은 산화막, 질화막 및 산화막의 적층 구조를 포함하는 비휘발성 메모리 소자.
  26. 제24항에 있어서, 상기 유전막 패턴은 유전율이 10 보다 큰 물질을 갖는 비휘발성 메모리 소자.
  27. 제26항에 있어서 상기 제1 터널은 적어도 2개의 상기 복수의 게이트 구조물들의 아래에서 연장되는 비휘발성 메모리 소자.
  28. 제20항에 있어서 상기 제1 터널은 적어도 2개의 상기 복수의 게이트 구조물들의 아래에서 연장되는 비휘발성 메모리 소자.
  29. 기판;
    제1 방향으로 각각 연장되고, 상기 기판의 트렌치 부위 내에 위치하고, 상기 기판의 상부면보다 높은 상부면을 갖는 복수의 소자 분리막 패턴;
    상기 소자 분리막 패턴의 하나를 관통하여 제1 방향으로 연장되고, 상기 기판의 상부면보다 높은 상부면을 갖는 제1 터널;
    상기 제1 방향으로 각각 연장되고, 상기 소자 분리막 패턴들 사이에 위치하는 복수의 액티브 영역;
    상기 복수의 소자 분리막 패턴 및 액티브 영역의 위를 가로지르도록 제2 방향으로 연장되는 복수의 콘트롤 게이트;
    상기 복수의 콘트롤 게이트와 대응되는 부위 아래와, 상기 액티브 영역들와 대응되는 부위 위에 위치하는 복수의 플로팅 게이트;
    상기 콘트롤 게이트와 대응되는 부위 아래에 위치하고, 상기 복수의 플로팅 게이트의 상부면과 측벽에 형성되어 연장되는 복수의 유전막 패턴;
    상기 제2 방향으로 연장되고, 이웃하는 콘트롤 게이트들 사이에 개재되는 복수의 분리막 패턴; 및
    상기 복수의 분리막 패턴 내에서 상기 제2 방향으로 연장되고, 상기 제1 터널과 연통되는 제2 터널을 포함하고,
    상기 제1 터널의 상부면은 이웃하는 2개의 플로팅 게이트의 저면보다 높게 위치하고, 이웃하는 2개의 플로팅 게이트의 중간보다 낮게 위치하고,
    상기 제1 터널은 적어도 2개의 상기 복수의 게이트 구조물들의 아래에서 연장되고,
    상기 제2 터널은 적어도 2개의 상기 복수의 트렌치의 위에 연장되는 비휘발성 메모리 소자.

KR1020100082753A 2010-08-26 2010-08-26 비휘발성 메모리 소자 및 그 제조 방법 KR101559345B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100082753A KR101559345B1 (ko) 2010-08-26 2010-08-26 비휘발성 메모리 소자 및 그 제조 방법
US13/216,004 US9035419B2 (en) 2010-08-26 2011-08-23 Semiconductor devices including an air-gap and methods of manufacturing the same
US14/700,404 US9859288B2 (en) 2010-08-26 2015-04-30 Semiconductor devices including an air-gap and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100082753A KR101559345B1 (ko) 2010-08-26 2010-08-26 비휘발성 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120019529A KR20120019529A (ko) 2012-03-07
KR101559345B1 true KR101559345B1 (ko) 2015-10-15

Family

ID=45695986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100082753A KR101559345B1 (ko) 2010-08-26 2010-08-26 비휘발성 메모리 소자 및 그 제조 방법

Country Status (2)

Country Link
US (2) US9035419B2 (ko)
KR (1) KR101559345B1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4956500B2 (ja) * 2008-07-22 2012-06-20 株式会社東芝 半導体記憶装置及びその製造方法
KR101559345B1 (ko) * 2010-08-26 2015-10-15 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR20120026313A (ko) * 2010-09-09 2012-03-19 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2012204405A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 不揮発性メモリ
KR20120140402A (ko) * 2011-06-21 2012-12-31 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법.
KR101887413B1 (ko) * 2012-01-17 2018-08-10 삼성전자 주식회사 비휘발성 메모리 장치의 제조 방법
JP2013197482A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
US9269609B2 (en) * 2012-06-01 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor isolation structure with air gaps in deep trenches
KR101986126B1 (ko) * 2012-07-18 2019-06-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR20140020149A (ko) * 2012-08-08 2014-02-18 에스케이하이닉스 주식회사 반도체 메모리 소자 및 이의 제조방법
KR20140020476A (ko) * 2012-08-08 2014-02-19 에스케이하이닉스 주식회사 반도체 메모리 소자 및 이의 제조방법
JP2014049707A (ja) * 2012-09-04 2014-03-17 Ps4 Luxco S A R L 半導体装置およびその製造方法
KR101916221B1 (ko) * 2012-09-14 2018-11-08 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US20140138761A1 (en) * 2012-11-16 2014-05-22 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
KR102046976B1 (ko) * 2012-12-04 2019-12-02 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR20140109105A (ko) * 2013-03-05 2014-09-15 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조 방법
KR102119829B1 (ko) * 2013-09-27 2020-06-05 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP6200818B2 (ja) 2014-01-21 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20160087479A (ko) * 2015-01-13 2016-07-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102302231B1 (ko) * 2015-03-05 2021-09-14 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
CN106298673B (zh) * 2015-05-20 2019-09-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9779983B2 (en) * 2015-05-28 2017-10-03 Sandisk Technologies Llc Methods for forming air gaps in shallow trench isolation trenches for NAND memory
KR102258109B1 (ko) 2015-06-08 2021-05-28 삼성전자주식회사 누설 전류를 차단할 수 있는 반도체 소자 및 그의 형성 방법
KR102616823B1 (ko) * 2015-12-16 2023-12-22 삼성전자주식회사 반도체 장치
US9748332B1 (en) 2016-12-09 2017-08-29 Macronix International Co., Ltd. Non-volatile semiconductor memory
CN108807401B (zh) * 2017-05-05 2021-03-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN109427798A (zh) * 2017-08-28 2019-03-05 中芯国际集成电路制造(上海)有限公司 闪存器件及其制造方法
CN107634103B (zh) * 2017-10-24 2018-10-16 睿力集成电路有限公司 内存晶体管及其形成方法、半导体器件
US10483153B2 (en) * 2017-11-14 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation structure in semiconductor device
KR102446403B1 (ko) * 2018-06-22 2022-09-21 삼성전자주식회사 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 레이아웃 디자인 방법
CN112420663B (zh) * 2019-08-23 2022-05-10 长鑫存储技术有限公司 反熔丝结构及其制造方法
CN112736022B (zh) * 2019-10-14 2022-05-10 长鑫存储技术有限公司 半导体结构及其制备方法
US11424254B2 (en) * 2019-12-13 2022-08-23 Winbond Electronics Corp. Semiconductor device and manufacturing method of the same
CN113363263B (zh) * 2020-03-05 2023-11-10 华邦电子股份有限公司 非易失性存储器结构及其制造方法
US11309433B2 (en) 2020-03-18 2022-04-19 Winbond Electronics Corp. Non-volatile memory structure and manufacturing method thereof
TWI733412B (zh) * 2020-04-13 2021-07-11 華邦電子股份有限公司 具有氣隙之半導體元件及其製造方法
TWI749678B (zh) * 2020-08-03 2021-12-11 力晶積成電子製造股份有限公司 記憶元件及其形成方法
CN113161359B (zh) * 2021-01-04 2022-04-01 长江存储科技有限责任公司 三维存储器及其制作工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206152A (ja) 2008-02-26 2009-09-10 Toshiba Corp 半導体記憶装置及びその製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917109B2 (en) * 2002-11-15 2005-07-12 United Micorelectronics, Corp. Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device
JP2005039216A (ja) * 2003-06-23 2005-02-10 Toshiba Corp 不揮発性半導体記憶装置
US8022489B2 (en) * 2005-05-20 2011-09-20 Macronix International Co., Ltd. Air tunnel floating gate memory cell
EP1804293A1 (en) * 2005-12-30 2007-07-04 STMicroelectronics S.r.l. Process for manufacturing a non volatile memory electronic device
JP2007299975A (ja) 2006-05-01 2007-11-15 Renesas Technology Corp 半導体装置およびその製造方法
US7534696B2 (en) * 2006-05-08 2009-05-19 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
KR100799024B1 (ko) * 2006-06-29 2008-01-28 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조방법
KR100833434B1 (ko) 2006-06-30 2008-05-29 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
JP4827639B2 (ja) * 2006-07-12 2011-11-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2008047630A (ja) * 2006-08-11 2008-02-28 Renesas Technology Corp 半導体装置およびその製造方法
US8106376B2 (en) * 2006-10-24 2012-01-31 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
JP2008283095A (ja) * 2007-05-14 2008-11-20 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP5148242B2 (ja) * 2007-10-29 2013-02-20 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
KR20090081637A (ko) 2008-01-24 2009-07-29 주식회사 하이닉스반도체 반도체 소자 및 반도체 소자의 비트 라인 형성방법
KR101408782B1 (ko) * 2008-02-15 2014-06-19 삼성전자주식회사 반도체 소자 제조 방법
JP2009302116A (ja) * 2008-06-10 2009-12-24 Toshiba Corp 半導体装置およびその製造方法
JP4956500B2 (ja) * 2008-07-22 2012-06-20 株式会社東芝 半導体記憶装置及びその製造方法
JP2010123890A (ja) * 2008-11-21 2010-06-03 Toshiba Corp 不揮発性半導体メモリ
KR20100102982A (ko) * 2009-03-12 2010-09-27 삼성전자주식회사 반도체 장치
US8546239B2 (en) * 2010-06-11 2013-10-01 Sandisk Technologies Inc. Methods of fabricating non-volatile memory with air gaps
US8946048B2 (en) * 2010-06-19 2015-02-03 Sandisk Technologies Inc. Method of fabricating non-volatile memory with flat cell structures and air gap isolation
US8603890B2 (en) * 2010-06-19 2013-12-10 Sandisk Technologies Inc. Air gap isolation in non-volatile memory
US8492224B2 (en) * 2010-06-20 2013-07-23 Sandisk Technologies Inc. Metal control gate structures and air gap isolation in non-volatile memory
US20120007165A1 (en) * 2010-07-12 2012-01-12 Samsung Electronics Co., Ltd. Semiconductor devices
KR20120015178A (ko) * 2010-08-11 2012-02-21 삼성전자주식회사 반도체 소자 및 반도체 소자 제조 방법
KR101559345B1 (ko) * 2010-08-26 2015-10-15 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR101762661B1 (ko) * 2010-09-17 2017-08-04 삼성전자주식회사 반도체 소자 제조 방법
JP2012109450A (ja) * 2010-11-18 2012-06-07 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
SG181212A1 (en) * 2010-11-18 2012-06-28 Toshiba Kk Nonvolatile semiconductor memory and method of manufacturing with multiple air gaps
KR20120057794A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8778749B2 (en) * 2011-01-12 2014-07-15 Sandisk Technologies Inc. Air isolation in high density non-volatile memory
KR20120099858A (ko) * 2011-03-02 2012-09-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8445347B2 (en) * 2011-04-11 2013-05-21 Sandisk Technologies Inc. 3D vertical NAND and method of making thereof by front and back side processing
KR20130025207A (ko) * 2011-09-01 2013-03-11 삼성전자주식회사 반도체 장치 및 그의 형성방법
US8766348B2 (en) * 2011-12-21 2014-07-01 Samsung Electronics Co., Ltd. Semiconductor device with selectively located air gaps and method of fabrication
KR101994449B1 (ko) * 2012-11-08 2019-06-28 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
KR102003881B1 (ko) * 2013-02-13 2019-10-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102083402B1 (ko) * 2013-02-25 2020-03-02 삼성전자주식회사 이미지 센서 및 이의 형성 방법
KR20140122824A (ko) * 2013-04-11 2014-10-21 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR101998788B1 (ko) * 2013-04-22 2019-07-11 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206152A (ja) 2008-02-26 2009-09-10 Toshiba Corp 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US9035419B2 (en) 2015-05-19
US9859288B2 (en) 2018-01-02
US20150236028A1 (en) 2015-08-20
US20120049266A1 (en) 2012-03-01
KR20120019529A (ko) 2012-03-07

Similar Documents

Publication Publication Date Title
KR101559345B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
CN108630699B (zh) 半导体装置及其制造方法
US7915156B2 (en) Semiconductor memory device and method for manufacturing the same
US6645869B1 (en) Etching back process to improve topographic planarization of a polysilicon layer
US20190157279A1 (en) Method of fabricating semiconductor device
KR100952001B1 (ko) 반도체 장치 및 그 제조 방법
KR102337640B1 (ko) 3차원 반도체 소자
US9202932B2 (en) Semiconductor devices and methods of manufacturing the same
JP2013543266A (ja) 縦型半導体メモリデバイス及びその製造方法
KR20060097292A (ko) 디램 장치 및 그 제조 방법
US7955960B2 (en) Nonvolatile memory device and method of fabricating the same
US20210057445A1 (en) Three-dimensional semiconductor devices and methods of fabricating the same
CN104009040A (zh) 半导体装置以及半导体装置的制造方法
CN101308824A (zh) 非易失性存储装置及其制造方法
KR100885891B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법
CN114203715A (zh) 三维半导体存储器件
KR100643542B1 (ko) 차지 트랩층을 갖는 비휘발성 메모리 소자 및 그 제조방법
US7514741B2 (en) Nonvolatile semiconductor memory device and related method
CN110676260A (zh) 一种三维存储器的形成方法及三维存储器
US20080121954A1 (en) Ferroelectric storage device and method of fabricating the same
TW202145441A (zh) 三維記憶體元件及其製造方法
CN100499080C (zh) 闪存器件分离栅极的制造方法
KR101566921B1 (ko) 전하 트랩형 비휘발성 메모리 장치의 제조방법
JP5264139B2 (ja) 半導体装置の製造方法
KR20080043107A (ko) 비휘발성 메모리소자 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 4