KR101557316B1 - 램프 생성기 및 이를 포함하는 이미지 센서 - Google Patents
램프 생성기 및 이를 포함하는 이미지 센서 Download PDFInfo
- Publication number
- KR101557316B1 KR101557316B1 KR1020090011694A KR20090011694A KR101557316B1 KR 101557316 B1 KR101557316 B1 KR 101557316B1 KR 1020090011694 A KR1020090011694 A KR 1020090011694A KR 20090011694 A KR20090011694 A KR 20090011694A KR 101557316 B1 KR101557316 B1 KR 101557316B1
- Authority
- KR
- South Korea
- Prior art keywords
- current
- signal
- row
- column
- unit
- Prior art date
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 36
- 230000004044 response Effects 0.000 claims description 33
- 230000004913 activation Effects 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000000875 corresponding effect Effects 0.000 description 24
- 101710131373 Calpain small subunit 1 Proteins 0.000 description 19
- 102100029318 Chondroitin sulfate synthase 1 Human genes 0.000 description 19
- 201000000233 Coffin-Siris syndrome 1 Diseases 0.000 description 19
- 201000000222 Coffin-Siris syndrome 4 Diseases 0.000 description 18
- 208000031708 autosomal dominant 16 intellectual disability Diseases 0.000 description 18
- 101100478969 Oryza sativa subsp. japonica SUS2 gene Proteins 0.000 description 16
- 101100004663 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRR2 gene Proteins 0.000 description 16
- 101100504519 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GLE1 gene Proteins 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 201000001432 Coffin-Siris syndrome Diseases 0.000 description 12
- 201000000228 Coffin-Siris syndrome 2 Diseases 0.000 description 11
- 208000031702 autosomal dominant 14 intellectual disability Diseases 0.000 description 11
- 201000000225 Coffin-Siris syndrome 3 Diseases 0.000 description 10
- 208000031707 autosomal dominant 15 intellectual disability Diseases 0.000 description 10
- 101100364280 Oryza sativa subsp. japonica RSS3 gene Proteins 0.000 description 9
- 101100478972 Oryza sativa subsp. japonica SUS3 gene Proteins 0.000 description 9
- 101100150875 Oryza sativa subsp. japonica SUS1 gene Proteins 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/7795—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/028—Current mode circuits, e.g. switched current memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
작은 면적으로 구현되고 글리치 없는 램프 생성기는 로우 디코더, 컬럼 디코더, 전류 셀 매트릭스 및 전류-전압 변환기를 포함한다. 로우 디코더는 복수의 행 선택 신호들을 생성한다. 컬럼 디코더는 복수의 열 선택 신호들을 생성한다. 전류 셀 매트릭스는 순차적으로 턴-온되며 복수의 단위 전류들을 제공하는 복수의 전류 셀들을 포함하고, 복수의 단위 전류들을 합산하여 출력 전류를 생성한다. 전류-전압 변환기는 전류 셀 매트릭스의 출력 전류를 램프 전압으로 변환한다. 복수의 전류 셀들 각각은 상응하는 행 선택 신호 및 상응하는 열 선택 신호가 활성화될 때 턴-온되고, 상기 상응하는 행 선택 신호 또는 상기 상응하는 열 선택 신호가 비활성화되더라도 단위 전류를 지속적으로 제공한다. 글리치 발생을 방지할 수 있다.
Description
본 발명은 램프 생성기(ramp generator)에 관한 것으로서, 더욱 상세하게는 글리치 없는(glitch-free) 램프 생성기 및 이를 포함하는 이미지 센서에 관한 것이다.
램프 생성기는 아날로그-디지털 변환기(analog-to-digital converter) 등의 기준 신호로서 활용되는 램프 신호를 생성한다. 이러한 램프 생성기는 선형성(linearity)을 가진 램프 신호를 생성하도록 전류 구동형 디지털-아날로그 변환기(current steering digital-to-analog converter)를 채용할 수 있다.
쉬프트 레지스터(shift register)를 채용한 종래의 램프 생성기는 각 전류 셀이 플립-플롭을 포함하여 큰 면적을 가지고, 클록 신호에 응답하여 동작하여 전력 소모가 크다. 또한, 전류 셀 매트릭스를 채용한 종래의 램프 생성기는 턴-온되는 전류 셀들의 행이 변경될 때 글리치(glitch)가 발생될 수 있는 문제가 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 작은 면적으로 구현되고, 글리치(glitch) 발생을 방지할 수 있는 램프 생성기(ramp generator)를 제공하는 것이다.
본 발명의 다른 목적은 상기 램프 생성기를 포함하는 이미지 센서를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 램프 생성기는 로우 디코더, 컬럼 디코더, 전류 셀 매트릭스 및 전류-전압 변환기를 포함한다.
상기 로우 디코더는 복수의 행 선택 신호들을 생성한다. 상기 컬럼 디코더는 복수의 열 선택 신호들을 생성한다. 상기 전류 셀 매트릭스는 순차적으로 턴-온되며 복수의 단위 전류들을 제공하는 복수의 전류 셀들을 포함하고, 상기 복수의 단위 전류들을 합산하여 출력 전류를 생성한다. 상기 전류-전압 변환기는 상기 전류 셀 매트릭스의 상기 출력 전류를 램프 전압으로 변환한다. 상기 복수의 전류 셀들 각각은 상기 행 선택 신호들 중 상응하는 행 선택 신호 및 상기 열 선택 신호들 중 상응하는 열 선택 신호가 활성화될 때 턴-온되고, 상기 상응하는 행 선택 신호 또는 상기 상응하는 열 선택 신호가 비활성화되더라도 단위 전류를 지속적으로 제공한다.
일 실시예에서, 상기 복수의 전류 셀들은 리셋 신호에 응답하여 동시에 턴-오프되어 상기 복수의 단위 전류들의 제공을 중지할 수 있다.
일 실시예에서, 상기 복수의 전류 셀들 각각은, 상기 상응하는 행 선택 신호 및 상기 상응하는 열 선택 신호에 응답하여 상기 스위칭 신호를 활성화시키고, 상기 스위칭 신호의 활성화 상태를 유지하는 스위칭 신호 생성부, 및 상기 스위칭 신호에 응답하여 상기 단위 전류를 제공하는 단위 전류 제공부를 포함할 수 있다.
상기 스위칭 신호 생성부는, 상기 상응하는 행 선택 신호에 응답하여 턴-온되는 행 선택 트랜지스터, 상기 행 선택 트랜지스터에 직렬 연결되고, 상기 상응하는 열 선택 신호에 응답하여 턴-온되는 열 선택 트랜지스터, 및 상기 행 선택 트랜지스터 및 상기 열 선택 트랜지스터가 동시에 턴-온될 때 상기 스위칭 신호를 활성화시키고, 상기 스위칭 신호의 활성화 상태를 유지하는 메모리 회로를 포함할 수 있다.
상기 스위칭 신호 생성부는 리셋 신호에 응답하여 턴-온되는 리셋 트랜지스터를 더 포함하고, 상기 메모리 회로는 상기 리셋 트랜지스터가 턴-온될 때, 상기 스위칭 신호를 비활성화시킬 수 있다.
상기 단위 전류 제공부는, 상기 단위 전류를 제공하는 단위 전류원, 및 상기 스위칭 신호에 응답하여 상기 단위 전류원을 상기 전류-전압 변환기에 연결시키는 전류 제공 스위치를 포함할 수 있다.
상기 단위 전류 제공부는, 상기 스위칭 신호의 반전 신호에 응답하여 상기 단위 전류원을 전류 차단 경로에 연결시키는 전류 차단 스위치를 더 포함할 수 있다.
일 실시예에서, 상기 복수의 행 선택 신호들은 상기 전류 셀 매트릭스의 복수의 행들에 각각 인가되고, 상기 복수의 행 선택 신호들은 서로 동일한 펄스 폭을 가진 제1 복수의 펄스들을 각각 가지며, 상기 제1 복수의 펄스들은 순차적으로 생성되고, 상기 복수의 열 선택 신호들은 상기 전류 셀 매트릭스의 복수의 열들에 각각 인가되고, 상기 복수의 열 선택 신호들은 서로 동일한 펄스 폭을 가진 제2 복수의 펄스들을 각각 가지며, 상기 제2 복수의 펄스들은 순차적으로 생성되고, 상기 제2 복수의 펄스들의 펄스 폭들의 합은 상기 제1 복수의 펄스들 중 하나의 펄스의 펄스 폭과 같을 수 있다.
일 실시예에서, 상기 전류-전압 변환기는, 상기 전류 셀 매트릭스의 상기 출력 전류가 인가되고, 상기 전류 셀 매트릭스의 상기 출력 전류에 상응하는 상기 램프 전압을 생성하는 출력 부하를 포함할 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 이미지 센서는 복수의 광 감지 소자들, 로우 드라이버, 램프 생성기, 카운터, 비교기 어레이, 래치 어레이 및 타이밍 컨트롤러를 포함한다.
상기 복수의 광 감지 소자들은 입사광을 전기 신호로 변환한다. 상기 로우 드라이버는 상기 복수의 광 감지 소자들에 행 방향으로 연결되고, 구동 신호를 생성한다. 상기 램프 생성기는 램프 전압을 생성한다. 상기 카운터는 상기 램프 전압에 상응하는 카운팅 신호를 생성한다. 상기 비교기 어레이는 상기 복수의 광 감지 소자들에 열 방향으로 연결되고, 상기 전기 신호와 상기 램프 전압을 비교한다. 상기 래치 어레이는 상기 비교기 어레이의 출력 신호에 응답하여 상기 카운팅 신호를 저장한다. 상기 타이밍 컨트롤러는 상기 로우 드라이버, 상기 램프 생성기, 상기 카운터, 상기 비교기 어레이 및 상기 래치 어레이에 제어 신호를 제공한다. 상기 램프 생성기는, 복수의 행 선택 신호들을 생성하는 로우 디코더, 복수의 열 선택 신호들을 생성하는 컬럼 디코더, 순차적으로 턴-온되며 복수의 단위 전류들을 제공하는 복수의 전류 셀들을 포함하고, 상기 복수의 단위 전류들을 합산하여 출력 전류를 생성하는 전류 셀 매트릭스, 및 상기 전류 셀 매트릭스의 상기 출력 전류를 상기 램프 전압으로 변환하는 전류-전압 변환기를 포함한다. 상기 복수의 전류 셀들 각각은 상기 행 선택 신호들 중 상응하는 행 선택 신호 및 상기 열 선택 신호들 중 상응하는 열 선택 신호가 활성화될 때 턴-온되고, 상기 상응하는 행 선택 신호 또는 상기 상응하는 열 선택 신호가 비활성화되더라도 단위 전류를 지속적으로 제공한다.
상기와 같은 본 발명의 실시예들에 따른 램프 생성기 및 이미지 센서는 전류 셀이 턴-온 상태를 유지하여 글리치 발생을 방지할 수 있다.
또한 본 발명의 실시예들에 따른 램프 생성기 및 이미지 센서는 전류 셀 내에 별도의 조합 로직 회로(combinational logic circuit)가 불필요하여 적은 수의 트랜지스터를 사용하여 작은 면적으로 구현될 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르 게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 램프 생성기를 나타내는 블록도이다.
도 1을 참조하면, 램프 생성기(100)는 로우 디코더(110), 컬럼 디코더(120), 전류 셀 매트릭스(130) 및 전류-전압 변환기(150)를 포함한다.
로우 디코더(110)는 복수의 행 선택 신호들(RSS1, RSS2, RSS3, RSS4)을 생성하고, 컬럼 디코더(120)는 복수의 열 선택 신호들(CSS1, CSS2, CSS3, CSS4)을 생성한다. 예를 들어, 로우 디코더(110) 및 컬럼 디코더(120)는 외부 장치, 예를 들어 타이밍 컨트롤러로부터 제공된 제어 신호에 응답하여 복수의 행 선택 신호들(RSS1, RSS2, RSS3, RSS4) 및 복수의 열 선택 신호들(CSS1, CSS2, CSS3, CSS4)을 생성할 수 있다. 일 실시예에서, 복수의 행 선택 신호들(RSS1, RSS2, RSS3, RSS4)이 순차적으로 활성화되고, 복수의 행 선택 신호들(RSS1, RSS2, RSS3, RSS4) 중 하나의 행 선택 신호가 활성화되어 있는 동안 복수의 열 선택 신호들(CSS1, CSS2, CSS3, CSS4)이 순차적으로 활성화될 수 있다. 다른 실시예에서, 복수의 열 선택 신호들(CSS1, CSS2, CSS3, CSS4)이 순차적으로 활성화되고, 복수의 열 선택 신호들(CSS1, CSS2, CSS3, CSS4) 중 하나의 행 선택 신호가 활성화되어 있는 동안 복수의 행 선택 신호들(RSS1, RSS2, RSS3, RSS4)이 순차적으로 활성화될 수 있다.
전류 셀 매트릭스(130)는 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146)을 포함한다. 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146)은 모두 전류 출력 노드(NIOUT)에 연결될 수 있다. 이에 따라, 전류 셀 매트릭스(130)는 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146)이 출력한 복수의 단위 전류들이 합산된 출력 전류(IOUT)를 전류-전압 변환기(150)에 제공할 수 있다. 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146)은 순차적으로 턴-온될 수 있다. 이에 따라, 전류 셀 매트릭스(130)는 시간에 따라 증가하는 출력 전류(IOUT)를 전류-전압 변환기(150)에 제공할 수 있다.
복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146) 각각은 복수의 행 선택 신호들(RSS1, RSS2, RSS3, RSS4) 중 상응하는 행 선택 신호 및 복수의 열 선택 신호들(CSS1, CSS2, CSS3, CSS4) 중 상응하는 열 선택 신호에 응답하여 턴-온될 수 있다. 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146)이 턴-온되면, 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146)은 실질적으로 동일한 크기의 단위 전류를 각각 제공할 수 있다.
복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146) 중 어느 하나의 전류 셀이 턴-온되면, 상기 어느 하나의 전류 셀은 리셋될 때까지 상기 단위 전류를 지속적으로 제공할 수 있다.
예를 들어, 제1 행 선택 신호(RSS1)가 활성화되어 있는 동안, 제1 내지 제4 열 선택 신호들(CSS1 내지 CSS4)이 순차적으로 활성화되면, 제1 내지 제4 전류 셀들(131 내지 134)이 순차적으로 턴-온된다. 여기서, 제1 열 선택 신호(CSS1)가 비활성화되고, 제2 열 선택 신호(CSS2)가 활성화되더라도, 제1 전류 셀(131)은 턴-온 상태를 유지하고, 상기 단위 전류를 지속적으로 제공한다. 이에 따라, 전류 셀 매트릭스(130)의 출력 전류(IOUT)는 상기 단위 전류의 1배에서 4배로 순차적으로 증가한다. 이어서, 제2 행 선택 신호(RSS2)가 활성화되고, 제1 내지 제4 열 선택 신호들(CSS1 내지 CSS4)이 순차적으로 활성화되면, 제5 내지 제8 전류 셀들(135 내지 138)이 순차적으로 턴-온된다. 이에 따라, 전류 셀 매트릭스(130)의 출력 전류(IOUT)는 상기 단위 전류의 5배에서 8배로 순차적으로 증가한다. 이와 유사하게, 제3 행 선택 신호(RSS3)가 활성화되고, 제1 내지 제4 열 선택 신호들(CSS1 내지 CSS4)이 순차적으로 활성화되면, 제9 내지 제12 전류 셀들(139 내지 142)이 순차적으로 턴-온된다. 제4 행 선택 신호(RSS4)가 활성화되고, 제1 내지 제4 열 선택 신호들(CSS1 내지 CSS4)이 순차적으로 활성화되면, 제13 내지 제16 전류 셀들(143 내지 146)이 순차적으로 턴-온된다. 이에 따라, 전류 셀 매트릭스(130)의 출력 전류(IOUT)는 상기 단위 전류의 9배에서 16배로 순차적으로 증가한다. 이와 같이, 전류 셀 매트릭스(130)의 출력 전류(IOUT)는 시간에 따라 상기 단위 전류의 1배에서 16배까지 순차적으로 증가한다.
복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146)은 외부 장치, 예를 들어 타이밍 컨트롤러로부터 동일한 리셋 신호를 수신할 수 있다. 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146)은 상기 리셋 신호에 응답하여 실질적으로 동시에 턴-오프될 수 있다. 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146)이 턴-오프되면, 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146)은 상기 복수의 단위 전류들의 제공을 중지할 수 있다.
전류-전압 변환기(150)는 전류 셀 매트릭스(130)의 출력 전류(IOUT)를 램프 전압(VRAMP)으로 변환한다. 전류-전압 변환기(150)는 전류 출력 노드(NIOUT)와 전원 전압(VSS) 사이에 연결된 출력 부하(151)를 포함할 수 있다. 출력 부하(151)에는 전류 셀 매트릭스(130)의 출력 전류(IOUT)가 인가되고, 출력 부하(151)는 전류 셀 매트릭스(130)의 출력 전류(IOUT)를 램프 전압(VRAMP)으로 변환할 수 있다. 일 실시예에서, 출력 부하(151)는 저항성 소자일 수 있다. 일 실시예에서, 전원 전압(VSS)은 저 전원 전압일 수 있다. 다른 실시예에서, 출력 부하(151)는 전류 출력 노드(NIOUT)와 고 전원 전압 사이에 연결될 수 있고, 램프 전압(VRAMP)은 시간에 따라 감소할 수 있다.
상술한 바와 같이, 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146) 각각은 턴-온되면 리셋될 때까지 상기 단위 전류를 지속적으로 제공하고, 턴-온 상태를 유지한다. 이에 따라, 본 발명의 일 실시예에 따른 램프 생성기(100)에서, 턴-온되는 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146)의 행이 변경되더라도, 글리치(glitch) 발생이 방지될 수 있다.
도 2는 도 1의 램프 생성기에 포함된 전류 셀을 나타내는 블록도이다.
도 2를 참조하면, 전류 셀(200)은 스위칭 신호 생성부(210) 및 단위 전류 제공부(220)를 포함한다. 예를 들어, 전류 셀(200)은 도 1에 도시된 제1 내지 제16 전류 셀들(131 내지 146) 중 어느 하나일 수 있다.
스위칭 신호 생성부(210)는 행 선택 신호(RSS) 및 열 선택 신호(CSS)에 응답하여 스위칭 신호(SWS)를 활성화시키고, 스위칭 신호(SWS)의 활성화 상태를 유지할 수 있다. 스위칭 신호 생성부(210)는 상응하는 행 선택 신호(RSS) 및 열 선택 신호(CSS)에 응답하여 동작한다. 예를 들어, 전류 셀(200)이 도 1에 도시된 제1 전류 셀(131)인 경우, 행 선택 신호(RSS)는 도 1에 도시된 제1 행 선택 신호(RSS1)일 수 있고, 열 선택 신호(CSS)는 도 1에 도시된 제1 열 선택 신호(CSS1)일 수 있다. 전류 셀(200)이 도 1에 도시된 제16 전류 셀(146)인 경우, 행 선택 신호(RSS)는 도 1에 도시된 제4 행 선택 신호(RSS4)일 수 있고, 열 선택 신호(CSS)는 도 1에 도시된 제4 열 선택 신호(CSS4)일 수 있다.
단위 전류 제공부(220)는 전류 출력 노드(NIOUT)에 연결되고, 스위칭 신호(SWS)에 응답하여 전류 출력 노드(NIOUT)를 통하여 도 1에 도시된 전류-전압 변환기(150)에 단위 전류를 제공할 수 있다. 예를 들어, 스위칭 신호(SWS)가 활성화 상태일 때, 단위 전류 제공부(220)는 도 1에 도시된 전류-전압 변환기(150)에 상기 단위 전류를 제공하고, 스위칭 신호(SWS)가 비활성화 상태일 때, 단위 전류 제공부(220)는 도 1에 도시된 전류-전압 변환기(150)에 상기 단위 전류의 제공을 중지할 수 있다. 일 실시예에서, 램프 생성기는 상기 단위 전류가 도 1에 도시된 출력 부하(151)로 흐르는 것을 방지하기 위한 전류 차단 경로를 포함할 수 있고, 단위 전류 제공부(220)는 상기 단위 전류가 상기 전류 차단 경로로 흐르도록 함으로써 상기 단위 전류의 제공을 중지할 수 있다.
스위칭 신호 생성부(210)는, 행 선택 신호(RSS) 및 열 선택 신호(CSS)이 모두 활성화될 때, 스위칭 신호(SWS)를 활성화시킨다. 행 선택 신호(RSS) 및/또는 열 선택 신호(CSS)가 비활성화되더라도, 스위칭 신호 생성부(210)는 스위칭 신호(SWS)의 활성화 상태를 유지할 수 있다. 종래의 램프 생성기에서는, 턴-온되는 전류 셀 매트릭스의 행이 변경될 때, 이미 턴-온된 전류 셀에 추가적인 신호를 인가하여 전류 셀의 턴-온 상태가 유지되었다. 이에 따라, 종래의 전류 셀은 행 선택 신호, 열 선택 신호 및 상기 추가적인 신호에 대한 논리 연산을 위한 조합 논리 회로(combinational logic circuit)를 필요로 하고, 상기 종래의 램프 생성기에서 턴-온되는 전류 셀 매트릭스의 행이 변경될 때, 글리치가 발생될 수 있었다. 그러나, 본 발명의 일 실시예에 따른 램프 생성기에서는, 스위칭 신호 생성부(210)가 스위칭 신호(SWS)의 활성화 상태를 유지하므로, 별도의 조합 논리 회로가 불필요하고, 글리치 발생이 방지될 수 있다.
이하, 도 3 내지 도 5를 참조하여 본 발명의 일 실시예에 따른 램프 생성기에 포함된 전류 셀의 구성 및 동작을 설명한다.
도 3은 도 2의 전류 셀의 일 예를 나타내는 회로도이다.
도 3을 참조하면, 전류 셀(200a)은 스위칭 신호 생성부(210a) 및 단위 전류 제공부(220a)를 포함한다.
스위칭 신호 생성부(210a)는 메모리 회로(211a), 행 선택 트랜지스터(214a) 및 열 선택 트랜지스터(215a)를 포함한다. 일 실시예에서, 메모리 회로(211a)는 제1 인버터(212a) 및 제2 인버터(213a)를 포함하는 래치 회로일 수 있다.
행 선택 트랜지스터(214a)는 행 선택 신호(RSS)에 응답하여 턴-온되고, 열 선택 트랜지스터(215a)는 열 선택 신호(CSS)에 응답하여 턴-온될 수 있다. 행 선택 트랜지스터(214a) 및 열 선택 트랜지스터(215a)는 제1 인버터(212a)의 입력 단자와 저 전원 전압(VSS) 사이에 직렬 연결될 수 있다. 예를 들어, 행 선택 트랜지스터(214a)는 제1 인버터(212a)의 상기 입력 단자에 연결된 제1 드레인, 행 선택 신호(RSS)가 인가되는 제1 게이트 및 열 선택 트랜지스터(215a)의 제2 드레인이 연결 된 제1 소스를 가지고, 열 선택 트랜지스터(215a)는 행 선택 트랜지스터(214a)의 상기 제1 소스에 연결된 상기 제2 드레인, 열 선택 신호(CSS)가 인가되는 제2 게이트 및 저 전원 전압(VSS)에 연결된 제2 소스를 가질 수 있다. 실시예에 따라, 제1 인버터(212a)의 상기 입력 단자에 열 선택 트랜지스터(215a)가 연결되고, 행 선택 트랜지스터(214a)가 열 선택 트랜지스터(215a)와 저 전원 전압(VSS) 사이에 연결될 수 있다.
메모리 회로(211a)는 행 선택 트랜지스터(214a) 및 열 선택 트랜지스터(215a)가 동시에 턴-온될 때 스위칭 신호(SWS)를 활성화시키고, 스위칭 신호(SWS)의 활성화 상태를 유지할 수 있다. 예를 들어, 행 선택 신호(RSS) 및 열 선택 신호(CSS)가 동시에 활성화되면, 행 선택 트랜지스터(214a) 및 열 선택 트랜지스터(215a)가 동시에 턴-온된다. 행 선택 트랜지스터(214a) 및 열 선택 트랜지스터(215a)가 동시에 턴-온되면, 제1 인버터(212a)의 상기 입력 단자에는 로우 로직 레벨의 전압이 인가된다. 제1 인버터(212a)는 상기 하이 로직 레벨의 전압을 반전시켜 하이 로직 레벨의 스위칭 신호(SWS)를 생성한다. 즉, 제1 인버터(212a)는 스위칭 신호(SWS)를 활성화시킨다. 제2 인버터(213a)는 하이 로직 레벨의 스위칭 신호(SWS)를 반전시켜 로우 로직 레벨의 반전 스위치 신호(/SWS)를 생성한다. 제1 인버터(212a)의 출력 단자는 제2 인버터(213a)의 입력 단자에 연결되고, 제2 인버터(213a)의 출력 단자는 제1 인버터(212a)의 상기 입력 단자에 연결된다. 이러한 제1 인버터(212a) 및 제2 인버터(213a)에 의해, 행 선택 트랜지스터(214a) 및/또는 열 선택 트랜지스터(215a)가 턴-오프되더라도, 스위칭 신호(SWS) 및 반전 스위치 신호(/SWS)가 하이 로직 레벨 및 로우 로직 레벨로 각각 유지될 수 있다.
스위칭 신호 생성부(210a)는 리셋 트랜지스터(216a)를 더 포함할 수 있다. 리셋 트랜지스터(216a)는 리셋 신호(RST)에 응답하여 턴-온된다. 예를 들어, 리셋 신호(RST)는 타이밍 컨트롤러와 같은 외부 장치로부터 제공될 수 있다. 리셋 신호(RST)가 활성화되면, 리셋 트랜지스터(216a)가 턴-온되고, 스위칭 신호(SWS)가 로우 로직 레벨을 가지게 된다. 즉, 스위칭 신호(SWS)가 비활성화되고, 반전 스위치 신호(/SWS)가 활성화된다. 스위칭 신호 생성부(210a)는 7개의 트랜지스터들로 구현되어 작은 사이즈를 가질 수 있다.
단위 전류 제공부(220a)는 단위 전류원(221a) 및 전류 제공 스위치(222a)를 포함한다. 단위 전류원(221a)은 단위 전류를 제공한다. 일 실시예에서, 도 1에 도시된 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146)에 포함된 복수의 단위 전류원들은 실질적으로 동일한 크기를 가지는 복수의 단위 전류들을 각각 제공할 수 있다. 전류 제공 스위치(222a)는 스위칭 신호(SWS)에 응답하여 단위 전류원(221a)을 도 1에 도시된 전류-전압 변환기(150)에 연결시킬 수 있다. 예를 들어, 스위칭 신호(SWS)가 하이 로직 레벨을 가질 때, 전류 제공 스위치(222a)는 단위 전류원(221a)을 도 1에 도시된 전류-전압 변환기(150)에 연결시키고, 전류 셀(200a)이 도 1에 도시된 전류-전압 변환기(150)에 상기 단위 전류를 제공할 수 있다.
단위 전류 제공부(220a)는 전류 차단 스위치(223a)를 더 포함할 수 있다. 전류 차단 스위치(223a)는 스위칭 신호(SWS)의 반전 신호인 반전 스위치 신호(/SWS) 에 응답하여 단위 전류원(221a)을 전류 차단 경로에 연결시킬 수 있다. 상기 전류 차단 경로는 전류 차단 노드(NIOUTB)과 저 전원 전압(VSS) 사이에 연결된 저항(R1)을 포함할 수 있다. 예를 들어, 반전 스위치 신호(/SWS)가 하이 로직 레벨을 가질 때, 전류 차단 스위치(223a)는 단위 전류원(221a)을 상기 전류 차단 경로에 연결시키고, 전류 셀(200a)이 도 1에 도시된 전류-전압 변환기(150)에 상기 단위 전류를 제공하는 것을 중지할 수 있다. 일 실시예에서, 도 1에 도시된 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146)은 모두 전류 차단 노드(NIOUTB)에 연결될 수 있다. 이에 따라, 단위 전류원(221a)이 상기 단위 전류를 지속적으로 생성할 수 있으므로, 단위 전류원(221a)이 한번 턴-온되면, 단위 전류원(221a)을 턴-온시키기 위한 초기 동작이 불필요할 수 있다.
상술한 바와 같이, 메모리 회로(211a)가 스위칭 신호(SWS)의 활성화 상태를 유지하므로, 본 발명의 일 실시예에 따른 램프 생성기는 별도의 조합 논리 회로가 불필요하고, 글리치 발생을 방지할 수 있다.
도 4는 도 2의 전류 셀의 다른 예를 나타내는 회로도이다.
도 4를 참조하면, 전류 셀(200b)은 스위칭 신호 생성부(210b) 및 단위 전류 제공부(220b)를 포함한다. 스위칭 신호 생성부(210b)는 메모리 회로(211b), 행 선택 트랜지스터(214b) 및 열 선택 트랜지스터(215b)를 포함한다. 일 실시예에서, 메모리 회로(211b)는 제1 인버터(212b) 및 제2 인버터(213b)를 포함하는 래치 회로일 수 있다. 스위칭 신호 생성부(210b)는 리셋 트랜지스터(216b)를 더 포함할 수 있 다. 단위 전류 제공부(220b)는 단위 전류원(221b) 및 전류 제공 스위치(222b)를 포함한다. 단위 전류 제공부(220b)는 전류 차단 스위치(223b)를 더 포함할 수 있다.
도 3에는 제1 인버터(212a)의 입력 단자와 저 전원 전압(VSS) 사이에 직렬 연결된 행 선택 트랜지스터(214a) 및 열 선택 트랜지스터(215a)가 도시되어 있으나, 행 선택 트랜지스터(214b) 및 열 선택 트랜지스터(215b)는 제2 인버터(213b)의 입력 단자와 고 전원 전압(VDD) 사이에 직렬 연결된다. 예를 들어, 행 선택 트랜지스터(214b)는 고 전원 전압(VDD)에 연결된 제1 소스, 반전 행 선택 신호(/RSS)가 인가되는 제1 게이트 및 열 선택 트랜지스터(215b)의 제2 소스가 연결된 제1 드레인을 가지고, 열 선택 트랜지스터(215b)는 행 선택 트랜지스터(214b)의 상기 제1 드레인에 연결된 상기 제2 소스, 반전 열 선택 신호(/CSS)가 인가되는 제2 게이트 및 제2 인버터(213b)의 상기 입력 단자에 연결된 제2 드레인을 가질 수 있다. 실시예에 따라, 고 전원 전압(VDD)에 열 선택 트랜지스터(215b)가 연결되고, 행 선택 트랜지스터(214b)가 열 선택 트랜지스터(215b)와 제2 인버터(213b)의 상기 입력 단자 사이에 연결될 수 있다.
예를 들어, 반전 행 선택 신호(/RSS) 및 반전 열 선택 신호(/CSS)가 동시에 활성화되면, 즉, 반전 행 선택 신호(/RSS) 및 반전 열 선택 신호(/CSS)가 동시에 로우 로직 레벨을 가지면, 행 선택 트랜지스터(214b) 및 열 선택 트랜지스터(215b)가 동시에 턴-온된다. 행 선택 트랜지스터(214b) 및 열 선택 트랜지스터(215b)가 동시에 턴-온되면, 스위칭 신호(SWS)가 하이 로직 레벨을 가진다. 메모리 회로(211b)는, 행 선택 트랜지스터(214b) 및/또는 열 선택 트랜지스터(215b)가 턴-오 프되더라도, 스위칭 신호(SWS) 및 반전 스위치 신호(/SWS)를 하이 로직 레벨 및 로우 로직 레벨로 각각 유지할 수 있다. 이에 따라, 전류 제공 스위치(222b)는 단위 전류원(221b)을 도 1에 도시된 전류-전압 변환기(150)에 연결시키고. 전류 셀(200b)은 도 1에 도시된 전류-전압 변환기(150)에 상기 단위 전류를 제공할 수 있다.
리셋 트랜지스터(216b)는 반전 리셋 신호(/RST)에 응답하여 턴-온된다. 예를 들어, 반전 리셋 신호(/RST)가 로우 로직 레벨을 가지면, 리셋 트랜지스터(216b)가 턴-온되고, 제1 인버터(212b)의 입력 단자에 하이 로직 레벨을 가지는 전압이 인가된다. 이에 따라, 반전 스위칭 신호(/SWS)가 하이 로직 레벨을 가진다. 제1 인버터(212b)는 상기 하이 로직 레벨을 가지는 전압을 반전시켜 로우 로직 레벨을 가지는 스위칭 신호(SWS)를 생성한다. 즉, 스위칭 신호(SWS)가 비활성화되고, 반전 스위치 신호(/SWS)가 활성화된다. 스위칭 신호(SWS)가 비활성화되고, 반전 스위치 신호(/SWS)가 활성화되면, 전류 제공 스위치(222b)가 턴-오프되고, 단위 전류 차단 스위치(223b)가 턴-온된다. 이에 따라, 전류 차단 스위치(223b)는 단위 전류원(221b)을 전류 차단 경로에 연결시키고, 전류 셀(200b)은 도 1에 도시된 전류-전압 변환기(150)에 상기 단위 전류를 제공하는 것을 중지할 수 있다.
상술한 바와 같이, 메모리 회로(211b)가 스위칭 신호(SWS)의 활성화 상태를 유지하므로, 본 발명의 일 실시예에 따른 램프 생성기는 별도의 조합 논리 회로가 불필요하고, 글리치 발생을 방지할 수 있다.
도 5는 도 2의 전류 셀의 또 다른 예를 나타내는 회로도이다.
도 5를 참조하면, 전류 셀(200c)은 스위칭 신호 생성부(210c) 및 단위 전류 제공부(220c)를 포함한다. 스위칭 신호 생성부(210c)는 메모리 회로(211c), 행 선택 트랜지스터(214c) 및 열 선택 트랜지스터(215c)를 포함한다. 일 실시예에서, 메모리 회로(211c)는 제1 인버터(212c) 및 제2 인버터(213c)를 포함하는 래치 회로일 수 있다. 스위칭 신호 생성부(210c)는 리셋 트랜지스터(216c)를 더 포함할 수 있다. 단위 전류 제공부(220c)는 단위 전류원(221c) 및 전류 제공 스위치(222c)를 포함한다. 단위 전류 제공부(220c)는 전류 차단 스위치(223c)를 더 포함할 수 있다.
도 3의 스위칭 신호 생성부(210a)에 비하여, 스위칭 신호 생성부(210c)는 열 리셋 트랜지스터(217c)를 더 포함할 수 있다. 열 리셋 트랜지스터(217c)는 열 리셋 선택 신호(CRSTSS)에 응답하여 턴-온된다. 예를 들어, 열 리셋 선택 신호(CRSTSS)는 도 1의 컬럼 디코더(120)로부터 제공될 수 있다.
열 리셋 트랜지스터(217c)는 제1 인버터(212c)의 출력 단자와 행 선택 트랜지스터(214c) 사이에 연결될 수 있다. 예를 들어, 열 리셋 선택 신호(CRSTSS)가 하이 로직 레벨을 가지고, 행 선택 신호(RSS)가 하이 로직 레벨을 가지면, 열 리셋 트랜지스터(217c) 및 행 선택 트랜지스터(214c)가 턴-온된다. 이에 따라, 스위칭 신호(SWS)가 비활성화되고, 전류 셀(200c)은 도 1에 도시된 전류-전압 변환기(150)에 상기 단위 전류를 제공하는 것을 중지할 수 있다.
전류 셀(200c)은 리셋 신호(RST)에 응답하여 턴-오프되거나, 또는 행 선택 신호(RSS) 및 열 리셋 선택 신호(CRSTSS)에 응답하여 턴-오프될 수 있다. 일 실시예에서, 리셋 신호(RST)는 도 1에 도시된 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146)에 동시에 인가되고, 행 선택 신호(RSS) 및 열 리셋 선택 신호(CRSTSS)는 선택된 전류 셀에만 인가될 수 있다. 이에 따라, 도 1에 도시된 도 1에 도시된 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146)이 동시에 턴-오프되거나, 도 1에 도시된 복수의 전류 셀들(131, 132, 133, 134, 135, 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146) 중 선택된 전류 셀만이 턴-오프될 수 있다.
상술한 바와 같이, 메모리 회로(211c)가 스위칭 신호(SWS)의 활성화 상태를 유지하므로, 본 발명의 일 실시예에 따른 램프 생성기는 별도의 조합 논리 회로가 불필요하고, 글리치 발생을 방지할 수 있다.
도 6은 도 1의 램프 생성기의 동작을 설명하기 위한 타이밍도이다.
도 1 및 도 6을 참조하면, 램프 생성기(100)는 시간에 따라 증가하는 램프 전압(VRAMP)을 생성할 수 있다. 일 실시예에서, 하나의 행 선택 신호가 활성화되어 있는 동안, 복수의 열 선택 신호들(CSS1, CSS2, CSS3, CSS4)이 순차적으로 활성화될 수 있다. 즉, 제1 내지 제4 열 선택 신호들(CSS1 내지 CSS4)의 펄스 폭들의 합은 제1 내지 제4 행 선택 신호들(RSS1 내지 RSS4) 중 하나의 행 선택 신호의 펄스의 펄스 폭과 같을 수 있다. 다른 실시예에서, 하나의 열 선택 신호가 활성화되어 있는 동안, 복수의 행 선택 신호들(RSS1, RSS2, RSS3, RSS4)이 순차적으로 활성화될 수 있다.
제1 내지 제4 행 선택 신호들(RSS1 내지 RSS4)이 비활성화되고, 제1 내지 제 4 열 선택 신호들(CSS1 내지 CSS4)이 비활성화되면, 제1 내지 제16 전류 셀들(131 내지 146)은 단위 전류를 제공하지 않는다. 이에 따라, 램프 전압(VRAMP)은 최저 레벨, 즉 상기 단위 전류의 0배에 상응하는 레벨을 가질 수 있다.
제1 행 선택 신호(RSS1)가 활성화되고, 제1 열 선택 신호(CSS1)가 활성화되면, 제1 전류 셀(131)이 턴-온된다. 이에 따라, 램프 전압(VRAMP)은 단위 전류에 상응하는 레벨을 가진다. 제1 열 선택 신호(CSS1)가 비활성화되고, 제2 열 선택 신호(CSS2)가 활성화되면, 제2 전류 셀(132)이 턴-온된다. 한편, 제1 전류 셀(131)은 턴-온 상태를 유지한다. 이에 따라, 램프 전압(VRAMP)은 상기 단위 전류의 2배에 상응하는 레벨을 가진다. 이와 유사하게, 제3 열 선택 신호(CSS3) 및 제4 열 선택 신호(CSS4)가 차례로 활성화되면, 제3 전류 셀(133) 및 제4 전류 셀(134)이 차례로 턴-온된다. 이에 따라, 램프 전압(VRAMP)은 상기 단위 전류의 3배 및 4배에 상응하는 레벨을 순차적으로 가진다.
제2 행 선택 신호(RSS1)가 활성화되고, 제4 열 선택 신호(CSS4)가 활성화 상태이면, 제8 전류 셀(138)이 턴-온된다. 일 실시예에서, 제2 행 선택 신호(RSS1)가 활성화 상태일 때, 제4 열 선택 신호(CSS4), 제3 열 선택 신호(CSS3), 제2 열 선택 신호(CSS2) 및 제1 열 선택 신호(CSS1)가 순서대로 활성화될 수 있다. 다른 실시예에서, 제2 행 선택 신호(RSS1)가 활성화 상태일 때, 제1 열 선택 신호(CSS1), 제2 열 선택 신호(CSS2), 제3 열 선택 신호(CSS3) 및 제4 열 선택 신호(CSS4)가 순서대로 활성화될 수 있다. 제2 행 선택 신호(RSS1)가 활성화되면, 램프 전압(VRAMP)은 상기 단위 전류의 5배에서 8배에 상응하는 레벨을 순차적으로 가진다. 이와 유사하 게, 제3 행 선택 신호(RSS3) 및 제4 행 선택 신호(RSS4)가 차례로 활성화되면, 램프 전압(VRAMP)은 상기 단위 전류의 9배에서 16배에 상응하는 레벨을 순차적으로 가진다.
이에 따라, 전류 셀 매트릭스(130)는 시간에 따라 상기 단위 전류의 0배에서 16배에 상응하는 레벨을 가지는 램프 전압(VRAMP)을 생성할 수 있다.
도 7은 본 발명의 일 실시예에 따른 이미지 센서를 나타내는 블록도이다.
도 7을 참조하면, 이미지 센서(400)는 복수의 광 감지 소자들(410), 로우 드라이버(420), 램프 생성기(100), 카운터(440), 비교기 어레이(450), 래치 어레이(460) 및 타이밍 컨트롤러(470)를 포함한다.
복수의 광 감지 소자들(410)은 입사광을 전기 신호로 변환할 수 있다. 예를 들어, 복수의 광 감지 소자들(400) 각각은 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(pinned photo diode, PPD), 또는 이들의 조합일 수 있다. 일 실시예에서, 복수의 광 감지 소자들(410) 각각은 상기 포토 다이오드, 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터를 포함하는 4-트랜지스터 구조일 수 있다. 실시예에 따라, 복수의 광 감지 소자들(410) 각각은 1-트랜지스터 구조, 3-트랜지스터 구조 또는 5-트랜지스터 구조이거나, 복수의 픽셀들이 일부 트랜지스터를 공유하는 구조일 수 있다.
로우 드라이버(420)는 복수의 광 감지 소자들(410)의 행들에 전기적으로 연결되고, 구동 신호를 생성하여 복수의 광 감지 소자들(410)의 각 행에 제공할 수 있다. 예를 들어, 로우 드라이버(420)는 복수의 광 감지 소자들(400)을 행 단위로 선택할 수 있다.
램프 생성기(100)는 램프 전압(VRAMP)를 생성한다. 비교기 어레이(450)는 복수의 광 감지 소자들(410)의 열들에 전기적으로 연결되고, 복수의 광 감지 소자들(410)로부터 상기 전기 신호를 수신하고, 램프 생성기(100)로부터 램프 전압(VRAMP)을 수신할 수 있다. 비교기 어레이(450)는 상기 전기 신호와 램프 전압(VRAMP)을 비교할 수 있다. 일 실시예에서, 비교기 어레이(450)는 노이즈를 감소시키기 위한 상관 이중 샘플링(correlated double sampling, CDS) 동작을 수행할 수 있다. 다른 실시예에서, 이미지 센서(400)는 기준 신호와 상기 전기 신호의 차이로부터 노이즈가 제거된 신호를 추출하는 CDS 회로를 더 포함할 수 있다.
카운터(440)는 램프 전압(VRAMP)에 상응하는 카운팅 신호를 생성할 수 있다. 예를 들어, 카운터(440)는 램프 생성기(100)가 램프 전압 생성 동작을 시작할 때 카운팅 동작을 시작하고, 램프 전압(VRAMP)의 레벨이 증가할 때마다 상기 카운팅 신호의 크기를 증가시킬 수 있다. 래치 어레이(460)는 비교기 어레이(450)의 출력 신호에 응답하여 상기 카운팅 신호를 저장할 수 있다. 비교기 어레이(450)는 상기 카운팅 신호를 출력 데이터(DOUT)로서 출력할 수 있다. 실시예에 따라, 이미지 센서(400)는 출력 데이터(DOUT)를 보간하는 보간부(interpolator), 출력 데이터(DOUT)를 처리하는 데이터 처리부를 더 포함할 수 있다.
타이밍 컨트롤러(470)는 로우 드라이버(420), 램프 생성기(100), 카운터(440), 비교기 어레이(450) 및 래치 어레이(460)의 동작 타이밍을 제어할 수 있 다. 타이밍 컨트롤러(470)는 로우 드라이버(420), 램프 생성기(100), 카운터(440), 비교기 어레이(450) 및 래치 어레이(460)에 타이밍(timing) 신호 및 제어 신호를 제공할 수 있다.
램프 생성기(100)는 전류 셀이 턴-온 상태를 유지하여 글리치 발생을 방지할 수 있고, 전류 셀 내에 별도의 조합 로직 회로가 불필요하여 적은 수의 트랜지스터를 사용하여 작은 면적으로 구현될 수 있다.
도 8은 본 발명의 일 실시예에 따른 시스템을 나타내는 블록도이다.
도 8을 참조하면, 시스템(500)은 이미지 센서(400)를 포함한다. 시스템(500)은 데이터 처리기(520), 메모리(530), 입출력 장치(540) 및 버스(550)를 더 포함할 수 있다. 또한, 시스템(500)은 플로피 디스크 드라이브(560) 및 CD ROM 드라이브(570)를 더 포함할 수 있다.
컴퓨터 시스템 등과 같은 프로세서 기반 시스템(500)은 버스(550)를 통해 입출력 장치(540)와 통신할 수 있는 마이크로프로세서, 중앙 처리 장치 등과 같은 데이터 처리기(520)를 포함할 수 있다. 이미지 센서(400)는 버스(550) 또는 다른 통신 링크를 통해서 데이터 처리기(520)와 통신할 수 있다. 또한, 시스템(500)은 버스(550)를 통하여 데이터 처리기(520)와 통신할 수 있는 메모리(530), 플로피 디스크 드라이브(560) 및/또는 CD ROM 드라이브(570)를 더 포함할 수 있다. 시스템(500)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 다른 시스템과 통신할 수 있는 포트를 더 포함할 수 있다. 일 실시예에서, 이미지 센서(400)는 마이크로프로세서, 중앙 처리 장치, 디지털 신호 처리기 등과 같은 데이 터 처리기(520)와 함께 집적될 수 있고, 메모리(530)가 함께 집적될 수도 있다. 다른 실시예에서, 이미지 센서(400) 및 데이터 처리기(520)는 서로 다른 칩에 집적될 수 있다.
예를 들어, 시스템(500)은 컴퓨터 시스템, 카메라 시스템, 스캐너, 차량용 네비게이션, 비디오 폰, 감시 시스템, 자동 포커스 시스템, 추적 시스템, 동작 감지 시스템, 이미지 안정화 시스템, 또는 이 외의 이미지 센서를 이용하는 시스템일 수 있다.
이와 같이, 본 발명의 실시예들에 따른 램프 생성기 및 이미지 센서는 전류 셀이 메모리 회로를 통하여 턴-온 상태를 유지한다. 이에 따라, 글리치 발생이 방지될 수 있다. 또한, 본 발명의 실시예들에 따른 램프 생성기 및 이미지 센서는 전류 셀 내에 별도의 조합 로직 회로가 불필요하므로 적은 수의 트랜지스터를 사용하여 작은 면적으로 구현될 수 있다.
본 발명은 램프 생성기를 채용한 임의의 반도체 장치에 유용하게 이용될 수 있다. 또한, 본 발명은 램프 생성기를 채용한 이미지 센서 및 이미지 촬상 장치에 유용하게 이용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
도 1은 본 발명의 일 실시예에 따른 램프 생성기를 나타내는 블록도이다.
도 2는 도 1의 램프 생성기에 포함된 전류 셀을 나타내는 블록도이다.
도 3은 도 2의 전류 셀의 일 예를 나타내는 회로도이다.
도 4는 도 2의 전류 셀의 다른 예를 나타내는 회로도이다.
도 5는 도 2의 전류 셀의 또 다른 예를 나타내는 회로도이다.
도 6은 도 1의 램프 생성기의 동작을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 이미지 센서를 나타내는 블록도이다.
도 8은 본 발명의 일 실시예에 따른 시스템을 나타내는 블록도이다.
<도면의 주요부분에 대한 부호의 설명>
100: 램프 생성기 110: 로우 디코더
120: 컬럼 디코더 130: 전류 셀 매트릭스
150: 전류-전압 변환기 200: 전류 셀
210: 스위칭 신호 생성부 220: 단위 전류 제공부
400: 이미지 센서 500: 시스템
Claims (10)
- 복수의 행 선택 신호들을 생성하는 로우 디코더;복수의 열 선택 신호들을 생성하는 컬럼 디코더;순차적으로 턴-온되며 복수의 단위 전류들을 제공하는 복수의 전류 셀들을 포함하고, 상기 복수의 단위 전류들을 합산하여 출력 전류를 생성하는 전류 셀 매트릭스; 및상기 전류 셀 매트릭스의 상기 출력 전류를 램프 전압으로 변환하는 전류-전압 변환기를 포함하고,상기 복수의 전류 셀들 각각은 상기 행 선택 신호들 중 상응하는 행 선택 신호 및 상기 열 선택 신호들 중 상응하는 열 선택 신호가 활성화될 때 턴-온되고, 상기 상응하는 행 선택 신호 또는 상기 상응하는 열 선택 신호가 비활성화되더라도 단위 전류를 지속적으로 제공하는 것을 특징으로 하는 램프 생성기.
- 제1 항에 있어서, 상기 복수의 전류 셀들은 리셋 신호에 응답하여 동시에 턴-오프되어 상기 복수의 단위 전류들의 제공을 중지하는 것을 특징으로 하는 램프 생성기.
- 제1 항에 있어서, 상기 복수의 전류 셀들 각각은,상기 상응하는 행 선택 신호 및 상기 상응하는 열 선택 신호에 응답하여 스위칭 신호를 활성화시키고, 상기 스위칭 신호의 활성화 상태를 유지하는 스위칭 신호 생성부; 및상기 스위칭 신호에 응답하여 상기 단위 전류를 제공하는 단위 전류 제공부를 포함하는 것을 특징으로 하는 램프 생성기.
- 제3 항에 있어서, 상기 스위칭 신호 생성부는,상기 상응하는 행 선택 신호에 응답하여 턴-온되는 행 선택 트랜지스터;상기 행 선택 트랜지스터에 직렬 연결되고, 상기 상응하는 열 선택 신호에 응답하여 턴-온되는 열 선택 트랜지스터; 및상기 행 선택 트랜지스터 및 상기 열 선택 트랜지스터가 동시에 턴-온될 때 상기 스위칭 신호를 활성화시키고, 상기 스위칭 신호의 활성화 상태를 유지하는 메모리 회로를 포함하는 것을 특징으로 하는 램프 생성기.
- 제4 항에 있어서, 상기 스위칭 신호 생성부는,리셋 신호에 응답하여 턴-온되는 리셋 트랜지스터를 더 포함하고,상기 메모리 회로는 상기 리셋 트랜지스터가 턴-온될 때, 상기 스위칭 신호를 비활성화시키는 것을 특징으로 하는 램프 생성기.
- 제3 항에 있어서, 상기 단위 전류 제공부는,상기 단위 전류를 제공하는 단위 전류원; 및상기 스위칭 신호에 응답하여 상기 단위 전류원을 상기 전류-전압 변환기에 연결시키는 전류 제공 스위치를 포함하는 것을 특징으로 하는 램프 생성기.
- 제6 항에 있어서, 상기 단위 전류 제공부는,상기 스위칭 신호의 반전 신호에 응답하여 상기 단위 전류원을 전류 차단 경로에 연결시키는 전류 차단 스위치를 더 포함하는 것을 특징으로 하는 램프 생성기.
- 제1 항에 있어서,상기 복수의 행 선택 신호들은 상기 전류 셀 매트릭스의 복수의 행들에 각각 인가되고, 상기 복수의 행 선택 신호들은 서로 동일한 펄스 폭을 가진 제1 복수의 펄스들을 각각 가지며, 상기 제1 복수의 펄스들은 순차적으로 생성되고,상기 복수의 열 선택 신호들은 상기 전류 셀 매트릭스의 복수의 열들에 각각 인가되고, 상기 복수의 열 선택 신호들은 서로 동일한 펄스 폭을 가진 제2 복수의 펄스들을 각각 가지며, 상기 제2 복수의 펄스들은 순차적으로 생성되고,상기 제2 복수의 펄스들의 펄스 폭들의 합은 상기 제1 복수의 펄스들 중 하나의 펄스의 펄스 폭과 같은 것을 특징으로 하는 램프 생성기.
- 제1 항에 있어서, 상기 전류-전압 변환기는,상기 전류 셀 매트릭스의 상기 출력 전류가 인가되고, 상기 전류 셀 매트릭 스의 상기 출력 전류에 상응하는 상기 램프 전압을 생성하는 출력 부하를 포함하는 것을 특징으로 하는 램프 생성기.
- 입사광을 전기 신호로 변환하는 복수의 광 감지 소자들;상기 복수의 광 감지 소자들에 행 방향으로 연결되고, 구동 신호를 생성하는 로우 드라이버;램프 전압을 생성하는 램프 생성기;상기 램프 전압에 상응하는 카운팅 신호를 생성하는 카운터;상기 복수의 광 감지 소자들에 열 방향으로 연결되고, 상기 전기 신호와 상기 램프 전압을 비교하는 비교기 어레이;상기 비교기 어레이의 출력 신호에 응답하여 상기 카운팅 신호를 저장하는 래치 어레이; 및상기 로우 드라이버, 상기 램프 생성기, 상기 카운터, 상기 비교기 어레이 및 상기 래치 어레이에 제어 신호를 제공하는 타이밍 컨트롤러를 포함하고,상기 램프 생성기는,복수의 행 선택 신호들을 생성하는 로우 디코더;복수의 열 선택 신호들을 생성하는 컬럼 디코더;순차적으로 턴-온되며 복수의 단위 전류들을 제공하는 복수의 전류 셀들을 포함하고, 상기 복수의 단위 전류들을 합산하여 출력 전류를 생성하는 전류 셀 매트릭스; 및상기 전류 셀 매트릭스의 상기 출력 전류를 상기 램프 전압으로 변환하는 전류-전압 변환기를 포함하고,상기 복수의 전류 셀들 각각은 상기 행 선택 신호들 중 상응하는 행 선택 신호 및 상기 열 선택 신호들 중 상응하는 열 선택 신호가 활성화될 때 턴-온되고, 상기 상응하는 행 선택 신호 또는 상기 상응하는 열 선택 신호가 비활성화되더라도 단위 전류를 지속적으로 제공하는 것을 특징으로 하는 이미지 센서.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090011694A KR101557316B1 (ko) | 2009-02-13 | 2009-02-13 | 램프 생성기 및 이를 포함하는 이미지 센서 |
US12/656,479 US8279311B2 (en) | 2009-02-13 | 2010-02-01 | Ramp generators and image sensors including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090011694A KR101557316B1 (ko) | 2009-02-13 | 2009-02-13 | 램프 생성기 및 이를 포함하는 이미지 센서 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100092544A KR20100092544A (ko) | 2010-08-23 |
KR101557316B1 true KR101557316B1 (ko) | 2015-10-19 |
Family
ID=42559566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090011694A KR101557316B1 (ko) | 2009-02-13 | 2009-02-13 | 램프 생성기 및 이를 포함하는 이미지 센서 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8279311B2 (ko) |
KR (1) | KR101557316B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11252364B2 (en) | 2018-03-08 | 2022-02-15 | SK Hynix Inc. | Image sensing device generating ramp voltage with coarse ramp current and fine ramp current for single ramp period |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2456075A1 (en) * | 2010-11-18 | 2012-05-23 | STMicroelectronics (Grenoble 2) SAS | Analog to digital ramp converter |
KR20140010718A (ko) * | 2012-07-16 | 2014-01-27 | 삼성전자주식회사 | Cmos 이미지 센서를 위한 램프 신호 생성기 |
TWI558106B (zh) * | 2012-10-29 | 2016-11-11 | 聯華電子股份有限公司 | 數位類比轉換器 |
KR102077067B1 (ko) | 2013-06-25 | 2020-02-13 | 삼성전자주식회사 | 램프 신호 생성기 및 이를 포함하는 이미지 센서 |
JP6188451B2 (ja) * | 2013-06-27 | 2017-08-30 | オリンパス株式会社 | アナログデジタル変換器および固体撮像装置 |
WO2015084393A1 (en) * | 2013-12-06 | 2015-06-11 | Hewlett-Packard Development Company, L.P. | Semiconductor device having non-volatile memory with short-channeled transistors |
US9544520B2 (en) | 2014-04-28 | 2017-01-10 | Samsung Electronics Co., Ltd. | Analog signal generation circuit |
KR102170758B1 (ko) * | 2014-04-28 | 2020-10-28 | 삼성전자주식회사 | 아날로그 신호 생성 회로 |
KR102510671B1 (ko) * | 2018-09-21 | 2023-03-20 | 에스케이하이닉스 주식회사 | 램프신호 생성기 및 이를 포함하는 이미지 센서 |
KR20200097841A (ko) * | 2019-02-08 | 2020-08-20 | 삼성전자주식회사 | 이미지 센서 장치 |
KR20210141161A (ko) * | 2020-05-15 | 2021-11-23 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 및 그의 동작 방법 |
KR20220075666A (ko) * | 2020-11-30 | 2022-06-08 | 에스케이하이닉스 주식회사 | 램프 전압 생성기 및 이미지 센서 |
US11363228B1 (en) * | 2021-03-23 | 2022-06-14 | Shenzhen GOODIX Technology Co., Ltd. | Current steering architecture with high supply noise rejection |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6473359B1 (en) | 1998-08-18 | 2002-10-29 | Oki Electric Industry Co, Ltd. | Semiconductor integrated circuit |
US7012557B2 (en) | 2004-08-04 | 2006-03-14 | Micron Technology, Inc. | Ramp modulation ADC for imagers |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5844515A (en) * | 1994-11-04 | 1998-12-01 | Lg Semicon Co., Ltd | Digital to analog converter and bias circuit therefor |
US6545624B2 (en) * | 2000-02-11 | 2003-04-08 | Hyundai Electronics Industries Co., Ltd. | Image sensor with analog-to-digital converter that generates a variable slope ramp signal |
KR100831359B1 (ko) | 2003-01-23 | 2008-05-21 | 삼성전자주식회사 | 스큐 및 글리치가 적은 디지털 아날로그 변환장치 |
KR100727885B1 (ko) | 2003-05-20 | 2007-06-14 | 학교법인 인하학원 | 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기 |
CN101309084B (zh) * | 2007-05-16 | 2010-12-08 | 夏普株式会社 | 模拟-数字转换器、固态图像捕获装置以及电子信息设备 |
-
2009
- 2009-02-13 KR KR1020090011694A patent/KR101557316B1/ko active IP Right Grant
-
2010
- 2010-02-01 US US12/656,479 patent/US8279311B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6473359B1 (en) | 1998-08-18 | 2002-10-29 | Oki Electric Industry Co, Ltd. | Semiconductor integrated circuit |
US7012557B2 (en) | 2004-08-04 | 2006-03-14 | Micron Technology, Inc. | Ramp modulation ADC for imagers |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11252364B2 (en) | 2018-03-08 | 2022-02-15 | SK Hynix Inc. | Image sensing device generating ramp voltage with coarse ramp current and fine ramp current for single ramp period |
Also Published As
Publication number | Publication date |
---|---|
US8279311B2 (en) | 2012-10-02 |
KR20100092544A (ko) | 2010-08-23 |
US20100208112A1 (en) | 2010-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101557316B1 (ko) | 램프 생성기 및 이를 포함하는 이미지 센서 | |
US9398238B2 (en) | Semiconductor device, physical information acquiring apparatus, and signal reading-out method | |
US7474246B2 (en) | AD converter device, physical quantity distribution detecting unit and imaging apparatus | |
US10616518B2 (en) | Amplifier, and analog-to-digital conversion circuit and image sensor including the same | |
US7671317B2 (en) | Physical quantity detecting apparatus and method for driving the same | |
US7456885B2 (en) | Per column one-bit ADC for image sensors | |
US9270258B2 (en) | Lamp signal generation circuit and CMOS image sensor | |
US8866060B2 (en) | Temperature sensor and image sensor having the same | |
CN111629161B (zh) | 比较器及包括该比较器的图像感测装置 | |
US10785437B2 (en) | Area and power efficient multi-voltage row driver circuitry for image sensors | |
EP0967729A2 (en) | Autocalibration of an A/D converter within a CMOS type image sensor | |
US7423680B2 (en) | Apparatus and method for clamping reset voltage in image sensor | |
CN102624393B (zh) | 用于列并行单斜率adc的具有动态偏置的级联比较器 | |
KR20140010718A (ko) | Cmos 이미지 센서를 위한 램프 신호 생성기 | |
US10896701B2 (en) | High-speed data readout apparatus and CMOS image sensor using the same | |
JP4262020B2 (ja) | 光検出装置 | |
WO2020196034A1 (ja) | 撮像処理回路、撮像システム、撮像処理方法及びプログラム | |
US8462245B2 (en) | Image sensor for minimizing variation of control signal level | |
US11252364B2 (en) | Image sensing device generating ramp voltage with coarse ramp current and fine ramp current for single ramp period | |
JP6960259B2 (ja) | 撮像装置およびその駆動方法 | |
JP2005198239A (ja) | 感度に優れたイメージセンサ及びその駆動方法 | |
JP6983188B2 (ja) | 固体撮像素子 | |
KR20120088606A (ko) | 아날로그 비교기에서 오토-제로 전압을 시프팅하는 방법 | |
US20240147098A1 (en) | Image sensor and color matching method | |
US20230217125A1 (en) | Image sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190830 Year of fee payment: 5 |