KR101556644B1 - Metal oxide transistor and preparing method of the same - Google Patents

Metal oxide transistor and preparing method of the same Download PDF

Info

Publication number
KR101556644B1
KR101556644B1 KR1020140154687A KR20140154687A KR101556644B1 KR 101556644 B1 KR101556644 B1 KR 101556644B1 KR 1020140154687 A KR1020140154687 A KR 1020140154687A KR 20140154687 A KR20140154687 A KR 20140154687A KR 101556644 B1 KR101556644 B1 KR 101556644B1
Authority
KR
South Korea
Prior art keywords
metal oxide
gate electrode
electrode
group
semiconductor layer
Prior art date
Application number
KR1020140154687A
Other languages
Korean (ko)
Inventor
조정호
최용석
김영훈
박원영
강문성
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020140154687A priority Critical patent/KR101556644B1/en
Application granted granted Critical
Publication of KR101556644B1 publication Critical patent/KR101556644B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

The present invention relates to a metal oxide transistor and a manufacturing method thereof. The metal oxide transistor includes a substrate (110), a source and drain electrode (120), a gate electrode (130), a semiconductor layer (140), and an ion gel layer (150).

Description

금속 산화물 트랜지스터 및 이의 제조 방법 {METAL OXIDE TRANSISTOR AND PREPARING METHOD OF THE SAME}[0001] METAL OXIDE TRANSISTOR AND PREPARING METHOD OF THE SAME [0002]

본원은, 금속 산화물 트랜지스터 및 상기 금속 산화물 트랜지스터의 제조 방법에 관한 것이다.
The present invention relates to a metal oxide transistor and a method of manufacturing the metal oxide transistor.

박막 트랜지스터(thin film transistor, TFT)는 다양한 분야에 이용되고 있으며, 특히 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 및 전기영동 표시 장치(electrophoretic display) 등의 평판 표시 장치에서 스위칭(swiching) 및 구동 소자로서 이용되고 있다.BACKGROUND ART [0002] Thin film transistors (TFTs) have been used in various fields, and in particular, liquid crystal displays (LCDs), organic light emitting diode displays (OLED displays) electrophoretic display) and the like as a switching element and a driving element.

박막 트랜지스터는 주사 신호를 전달하는 게이트 선에 연결되어 있는 게이트(gate) 전극, 화소 전극에 인가되는 신호를 전달하는 데이터 선에 연결되어 있는 소스(source) 전극, 소스 전극과 마주하는 드레인(drain) 전극, 그리고 소스 전극 및 드레인 전극에 전기적으로 연결되어 있는 반도체를 포함한다.The thin film transistor includes a gate electrode connected to a gate line for transmitting a scan signal, a source electrode connected to a data line for transmitting a signal applied to the pixel electrode, a drain electrode facing the source electrode, An electrode, and a semiconductor electrically connected to the source electrode and the drain electrode.

박막 트랜지스터의 반도체는 상기 박막 트랜지스터의 특성을 결정하는 중요한 요소이며, 이러한 반도체 재료로서 금속 산화물이 많이 이용되고 있다. 종래 금속 산화물을 이용한 반도체는 소스 전극, 드레인 전극, 및 게이트 전극에 금속 물질을 사용함으로써 고가의 진공 공정이 요구됨과 동시에 트랜지스터를 구현하기 위해 추가적인 공정이 따른다는 단점이 있다.The semiconductor of the thin film transistor is an important factor for determining the characteristics of the thin film transistor, and metal oxide is widely used as the semiconductor material. Conventionally, a semiconductor using a metal oxide has a disadvantage that an expensive vacuum process is required by using a metal material for a source electrode, a drain electrode, and a gate electrode, and an additional process is required to implement a transistor.

상기 금속 산화물 반도체를 이용한 박막 트랜지스터와 관련하여, 대한민국 공개특허 제2011-0119880호는 알루미늄염, 금속 아세틸아세토네이트, 및 용매를 포함하는 금속 산화물 반도체 제조용 용액조성물 및 상기 용액조성물을 포함하는 금속 산화물 반도체의 제조 방법에 관하여 개시하고 있다.
With respect to a thin film transistor using the metal oxide semiconductor, Korean Patent Laid-Open Publication No. 2011-0119880 discloses a solution composition for preparing a metal oxide semiconductor including an aluminum salt, a metal acetylacetonate, and a solvent, and a metal oxide semiconductor Of the present invention.

본원은, 금속 산화물 트랜지스터 및 상기 금속 산화물 트랜지스터의 제조 방법을 제공하고자 한다. The present invention seeks to provide a metal oxide transistor and a method of manufacturing the metal oxide transistor.

그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
However, the problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

본원의 제 1 측면은, 투명 플라스틱 기재의 동일면 상에 서로 이격되어 있는 소스 전극, 드레인 전극, 및 게이트 전극; 상기 소스 전극 및 상기 드레인 전극 사이에 위치하는 채널 영역을 형성하는 반도체 층; 및, 상기 게이트 전극의 일부 및 상기 반도체 층의 전부 상에 형성된 이온겔 층을 포함하고, 상기 소스 전극, 상기 드레인 전극, 상기 게이트 전극, 및 상기 반도체 층은 동일한 금속 산화물을 포함하는 것인, 금속 산화물 트랜지스터를 제공한다.According to a first aspect of the present invention, there is provided a semiconductor device comprising: a source electrode, a drain electrode, and a gate electrode which are spaced apart from each other on the same surface of a transparent plastic substrate; A semiconductor layer forming a channel region located between the source electrode and the drain electrode; And an ion-gel layer formed on a portion of the gate electrode and on the entire surface of the semiconductor layer, wherein the source electrode, the drain electrode, the gate electrode, and the semiconductor layer comprise the same metal oxide. Oxide transistor.

본원의 제 2 측면은, 투명 플라스틱 기재의 동일면 상에 동일한 금속 산화물을 포함하는 소스 전극, 게이트 전극, 반도체 층, 및 드레인 전극을 형성하는 단계; 상기 게이트 전극의 일부 및 상기 반도체 층의 전부 상에 이온겔 층을 형성하는 단계; 및, 상기 소스 전극, 상기 드레인 전극, 및 상기 이온겔 층이 형성되지 않은 상기 게이트 전극을 플라즈마 처리 하는 단계를 포함하는, 금속 산화물 트랜지스터의 제조 방법을 제공한다.
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a source electrode, a gate electrode, a semiconductor layer, and a drain electrode including the same metal oxide on the same surface of a transparent plastic substrate; Forming an ion-gel layer on a portion of the gate electrode and on the entire surface of the semiconductor layer; And a step of plasma-treating the source electrode, the drain electrode, and the gate electrode on which the ion-gel layer is not formed.

본원의 일 구현예에 따르면, 금속 산화물 단일 물질을 이용하여 투명 플라스틱 기재의 동일면 상에 소스 전극, 드레인 전극, 반도체 층, 및 드레인 전극을 구현하고, 이온겔 게이트를 도입함으로써 트랜지스터 및 이의 제조 방법을 단순화하여 비용을 절감할 수 있다. 구체적으로, 상기 금속 산화물 물질 중 이온겔 층이 형성되지 않은 소스 전극, 드레인 전극, 및 일부 게이트 전극에 플라즈마 처리를 함으로써 상기 플라즈마 처리가 된 구조 내 산소 원자 빈자리(oxygen vacancy)의 증가를 통해 전도도(conductivity)가 대폭 증가하여 추가적인 전극 형성 공정 없이 전극으로서 사용할 수 있다. 또한, 용액 가공성(solution processible) 금속 산화물 물질과 코플라나(coplanar) 구조를 이용해 저가의 단순 공정 트랜지스터 소자를 제조할 수 있으며, 하이-K(high-K) 물질인 이온겔을 이용하여 저전압 구동이 가능한 트랜지스터를 제조할 수 있다. 이에 따라 종래 금속 산화물을 이용한 트랜지스터의 고가의 진공 공정 및 추가적인 공정이 요구되는 단점을 극복할 수 있다.
According to one embodiment of the present invention, a transistor and its manufacturing method are realized by implementing a source electrode, a drain electrode, a semiconductor layer, and a drain electrode on the same surface of a transparent plastic substrate using a single metal oxide material, Simplification can reduce costs. Specifically, the plasma treatment is performed on the source electrode, the drain electrode, and the part of the gate electrode in the metal oxide material in which the ion-gel layer is not formed. conductivity can be greatly increased and used as an electrode without an additional electrode forming process. In addition, a low-cost simple transistor device can be fabricated using a solution processible metal oxide material and a coplanar structure, and low-voltage driving using an ion gel, which is a high-K material, A possible transistor can be manufactured. Accordingly, it is possible to overcome the disadvantage that the expensive vacuum process and the additional process of the transistor using the conventional metal oxide are required.

도 1은, 본원의 일 구현예에 따른 금속 산화물 트랜지스터를 나타낸 개략도이다.
도 2는, 본원의 일 구현예에 따른 금속 산화물 트랜지스터의 단면도이다.
도 3의 (a) 및 (b)는, 본원의 일 실시예에 따른 금속 산화물 트랜지스터의 제조 단계를 나타내는 개략도 및 실제 이미지를 나타낸 것이다.
도 4의 (a) 내지 (d)는, 본원의 일 실시예에 따른 금속 산화물 트랜지스터의 전기적 성능을 나타낸 그래프이다.
도 5의 (a) 내지 (d)는, 본원의 일 실시예에 따른 금속 산화물 트랜지스터를 응용한 인버터의 개략도, 회로도, 및 전기적 특성을 나타낸 것이다.
1 is a schematic diagram illustrating a metal oxide transistor according to one embodiment of the present invention.
2 is a cross-sectional view of a metal oxide transistor according to one embodiment of the present invention;
3 (a) and 3 (b) are schematic and actual images illustrating steps of fabricating a metal oxide transistor according to an embodiment of the present invention.
4 (a) to 4 (d) are graphs showing the electrical performance of a metal oxide transistor according to an embodiment of the present invention.
5A to 5D are a schematic view, a circuit diagram, and an electrical characteristic of an inverter employing a metal oxide transistor according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. It should be understood, however, that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, the same reference numbers are used throughout the specification to refer to the same or like parts.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 “직접적으로 연결”되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 “전기적으로 연결”되어 있는 경우도 포함한다. Throughout this specification, when a part is referred to as being "connected" to another part, it is not limited to a case where it is "directly connected," but also includes the case where it is "electrically connected" do.

본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout this specification, when a member is " on " another member, it includes not only when the member is in contact with the other member, but also when there is another member between the two members.

본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 “포함” 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 “약”, “실질적으로” 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 “~(하는) 단계” 또는 “~의 단계”는 “~ 를 위한 단계”를 의미하지 않는다.Throughout this specification, when an element is referred to as " including " an element, it is understood that the element may include other elements as well, without departing from the other elements unless specifically stated otherwise. The terms " about ", " substantially ", etc. used to the extent that they are used throughout the specification are used to refer to the manufacturing and material tolerances inherent in the meanings mentioned, Accurate or absolute numbers are used to help prevent unauthorized exploitation by unauthorized intruders of the referenced disclosure. The word " step (or step) " or " step " used to the extent that it is used throughout the specification does not mean " step for.

본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 “이들의 조합(들)”의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.Throughout this specification, the term " combination (s) thereof " included in the expression of the machine form means a mixture or combination of one or more elements selected from the group consisting of the constituents described in the expression of the form of a marker, Quot; means at least one selected from the group consisting of the above-mentioned elements.

본원 명세서 전체에서, “A 및/또는 B”의 기재는 “A 또는 B, 또는 A 및 B”를 의미한다.
Throughout this specification, the description of "A and / or B" means "A or B, or A and B".

이하, 첨부된 도면을 참조하여 본원의 구현예 및 실시예를 상세히 설명한다. 그러나, 본원이 이러한 구현예 및 실시예와 도면에 제한되지 않을 수 있다.
Hereinafter, embodiments and examples of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to these embodiments and examples and drawings.

본원의 제 1 측면은, 투명 플라스틱 기재의 동일면 상에 서로 이격되어 있는 소스 전극, 드레인 전극, 및 게이트 전극; 상기 소스 전극 및 상기 드레인 전극 사이에 위치하는 채널 영역을 형성하는 반도체 층; 및, 상기 게이트 전극의 일부 및 상기 반도체 층의 전부 상에 형성된 이온겔 층을 포함하고, 상기 소스 전극, 상기 드레인 전극, 상기 게이트 전극, 및 상기 반도체 층은 동일한 금속 산화물을 포함하는 것인, 금속 산화물 트랜지스터를 제공한다.According to a first aspect of the present invention, there is provided a semiconductor device comprising: a source electrode, a drain electrode, and a gate electrode which are spaced apart from each other on the same surface of a transparent plastic substrate; A semiconductor layer forming a channel region located between the source electrode and the drain electrode; And an ion-gel layer formed on a portion of the gate electrode and on the entire surface of the semiconductor layer, wherein the source electrode, the drain electrode, the gate electrode, and the semiconductor layer comprise the same metal oxide. Oxide transistor.

도 1은, 본원의 일 구현예에 따른 금속 산화물 트랜지스터를 나타낸 개략도이다. 도 1에 나타낸 바와 같이, 본원의 일 구현예에 따른 상기 금속 산화물 트랜지스터는, 기재(110), 소스 및 드레인 전극(120), 게이트 전극(130), 반도체 층(140), 및 이온겔 층(150)을 포함한다.1 is a schematic diagram illustrating a metal oxide transistor according to one embodiment of the present invention. 1, the metal oxide transistor according to one embodiment of the present invention includes a substrate 110, source and drain electrodes 120, a gate electrode 130, a semiconductor layer 140, and an ion- 150).

본원의 일 구현예에 있어서, 상기 기재(110)는 투명 플라스틱 기재를 포함할 수 있다. 예를 들어, 상기 투명 플라스틱 기재는 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate, PET), 폴리(디메틸실록산)[Poly(dimethylsiloxane), PDMS], 폴리카보네이트 (Polycarbonate, PC), 폴리에테르설폰(Polyethersulfone, PES), 폴리이미드, 폴리아크릴레이트, 폴리에스테르, 폴리비닐, 폴리에틸렌, 폴리에틸렌나프탈레이트(Polyethylene naphthalate, PEN), 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the invention, the substrate 110 may comprise a transparent plastic substrate. For example, the transparent plastic substrate may be formed of a material selected from the group consisting of polyethylene terephthalate (PET), poly (dimethylsiloxane), PDMS, polycarbonate (PC), polyethersulfone (PES) But are not limited to, those selected from the group consisting of polyimide, polyacrylate, polyester, polyvinyl, polyethylene, polyethylene naphthalate (PEN), and combinations thereof.

상기 투명 플라스틱 기재(110)의 동일면 상에 소스 및 드레인 전극(120), 반도체 층(140), 및 게이트 전극(130)이 형성되어 있다. 상기 소스 및 드레인 전극(120), 반도체 층(140), 및 게이트 전극(130)은 금속 산화물 단일 물질로서 형성될 수 있다. 상기 소스 및 드레인 전극(120)은 서로 이격되어 형성되며, 상기 반도체 층(140)이 상기 소스 및 드레인 전극(120) 사이에서 채널 영역을 형성하여 연결되어 있고, 드레인 전극(130)이 그 주위에 이격되어 형성되어 있다. Source and drain electrodes 120, a semiconductor layer 140, and a gate electrode 130 are formed on the same surface of the transparent plastic substrate 110. The source and drain electrodes 120, the semiconductor layer 140, and the gate electrode 130 may be formed of a single metal oxide. The source and drain electrodes 120 are spaced apart from each other and the semiconductor layer 140 is connected to the source and drain electrodes 120 by forming a channel region therebetween. Respectively.

본원의 일 구현예에 있어서, 상기 금속 산화물은 산화인듐, 산화아연, IGZO(InGaZnO), IZO(InZnO), In2O3(InO), 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the invention, the metal oxide is one selected from the group consisting of indium oxide, zinc oxide, IGZO (InGaZnO), IZO (InZnO), In 2 O 3 (InO) But may not be limited thereto.

도 2는, 본원의 일 구현예에 따른 금속 산화물 트랜지스터의 단면도이다. 도 2에 나타낸 바와 같이, 기재(110)의 동일면 상에 소스 및 드레인 전극(120), 반도체 층(미도시), 및 게이트 전극(130)이 형성되어 있고, 소스 및 드레인 전극(120)을 제외한 게이트 전극(130)의 일부 및 반도체 층(미도시)의 전부 상에 이온겔 층(150)이 형성되어 있다.2 is a cross-sectional view of a metal oxide transistor according to one embodiment of the present invention; 2, source and drain electrodes 120, a semiconductor layer (not shown), and a gate electrode 130 are formed on the same surface of the substrate 110, and the source and drain electrodes 120 An ion-gel layer 150 is formed on a part of the gate electrode 130 and on the entire semiconductor layer (not shown).

상기 이온겔 층(150)은 게이트 전극(130)의 일부 및 반도체 층(140)의 전부 상에 형성됨으로써, 상기 소스 및 드레인 전극(120), 반도체 층(140), 및 게이트 전극(130)이 연결될 수 있게 한다. The ion-gel layer 150 is formed on a part of the gate electrode 130 and on the entire surface of the semiconductor layer 140, so that the source and drain electrodes 120, the semiconductor layer 140, and the gate electrode 130 .

본원의 일 구현예에 있어서, 상기 이온겔 층(150)은 이온성 액체를 겔의 형태로 형성한 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the invention, the ionic gel layer 150 may include, but is not limited to, an ionic liquid in the form of a gel.

본원의 일 구현예에 있어서, 상기 이온성 액체의 양이온은 이미다졸륨(imidazolium), 피라졸륨(pyrazolium), 트리아졸륨(triazolium), 티아졸륨(thiazolium), 옥사졸륨(oxazolium), 피리다지늄(pyridazinium), 피리미디늄(pyrimidinium), 피라지늄(pyrazinium), 암모늄(ammonium), 포스포늄(phosphonium), 구아니디늄(guanidinium), 우로늄(uronium), 티오우로늄(thiouronium), 피리디늄(pyridinium), 피롤리디늄(pyrrolidinium), 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the invention, the cation of the ionic liquid is selected from the group consisting of imidazolium, pyrazolium, triazolium, thiazolium, oxazolium, pyridazinium ( pyridazinium, pyrimidinium, pyrazinium, ammonium, phosphonium, guanidinium, uronium, thiouronium, pyridinium, but are not limited to, those selected from the group consisting of pyridinium, pyrrolidinium, and combinations thereof.

본원의 일 구현예에 있어서, 상기 이온성 액체의 음이온은 할라이드, 보레이트계 음이온, 포스페이트계 음이온, 포스피네이트계 음이온, 이미드계 음이온, 술포네이트계 음이온, 아세테이트계 음이온, 설페이트계 음이온, 시아네이트계 음이온, 티오시아네이트계 음이온, 탄소계 음이온, 착물계 음이온, ClO4 -, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the invention, the anion of the ionic liquid is selected from the group consisting of a halide, a borate anion, a phosphate anion, a phosphinate anion, an imide anion, a sulfonate anion, an acetate anion, a sulfate anion, But are not limited to, those selected from the group consisting of anion, anion, thiocyanate, carbon-based anion, complex-based anion, ClO 4 - , and combinations thereof.

본원의 일 구현예에 있어서, 상기 이온성 액체는 [BMIM][PF6], [EMIM][TFSI], [EMIM][OctSO4], 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 이온성 액체는 1,3-디메틸이미다졸륨 트리플루오로메탄술포네이트(1,3-dimethylimidazolium trifluoromethanesulfonate), 1-부틸-3-메틸이미다졸륨 헥사플루오로포스페이트(1-butyl-3-methylimidazolium hexafluorophosphate), 1-부틸-3-메틸이미다졸륨 메틸설페이트(1-butyl-3-methylimidazolium methylsulfate), 1-부틸-3-메틸이미다졸륨 옥틸설페이트(1-butyl-3-methylimidazolium octylsulfate), 1-에틸-3-메틸이미다졸륨 비스(트리플루오로메틸술포닐)이미드[1-ethyl-3-methylimidazolium bis(trifluoromethylsulfonyl)imide], 1-에틸-3-메틸이미다졸륨 옥틸설페이트(1-ethyl-3-methylimidazolium octylsulfate), 1-에틸-3-메틸이미다졸륨 테트라플루오로보레이트(1-ethyl-3-methylimidazolium tetrafluoroborate), 1-헥실-3-메틸이미다졸륨 비스(트리플루오로메틸술포닐)이미드[1-hexyl-3-methylimidazolium bis(trifluoromethylsulfonyl)imide], 3-메틸-1-옥타데실이미다졸륨 비스(트리플루오로술포닐)이미드[3-methyl-1-octadecylimidazolium bis(trifluorosulfonyl)imide], 3-메틸-1-옥틸이미다졸륨 옥틸설페이트(3-methyl-1-octylimidazolium octylsulfate), 1-프로필-3-메틸이미다졸륨 이오다이드(1-propyl-3-methylimidazolium iodide), 1-부틸-2,3-디메틸이미다졸륨 헥사플루오로포스페이트(1-butyl-2,3-dimethylimidazolium hexafluorophosphate), 1-에틸-2,3-디메틸이미다졸륨 헥사플루오로포스페이트(1-ethyl-2,3-dimethylimidazolium hexafluorophosphate), 1-헥실-2,3-디메틸이미다졸륨 클로라이드(1-hexyl-2,3-dimethylimidazolium chloride), 1,2,3-트리메틸이미다졸륨 아이오다이드(1,2,3-trimethylimidazolium iodide), N-헥실피리디늄 비스(트리플루오로메틸술포닐)이미드[N-hexylpyridinium bis(trifluoromethylsulfonyl)imide], N-부틸-4-메틸피리디늄 헥사플루오로포스페이트(N-butyl-4-methylpyridinium hexafluorophosphate), N-부틸피리디늄 클로라이드(N-butylpyridinium chloride), N-부틸피리디늄 트리플루오로메탄술포네이트(N-butylpyridinium trifluoromethanesulfonate), N-헥실피리디늄 헥사플루오로포스페이트(N-hexylpyridinium hexafluorophosphate), 1-부틸-1-메틸피롤리디늄 비스(트리플루오로메틸술포닐)이미드[1-butyl-1-methylpyrrolidinium bis(trifluoromethylsulfonyl)imide], 1-부틸-3-메틸이미다졸륨트리스(펜타플루오로에틸)트리플루오로포스페이트[1-butyl-3-methylimidazoliumtris(pentafluoroethyl)trifluorophosphate], 에틸-디메틸-프로필암모늄 비스(트리플루오로메틸술포닐)이미드[ethyl-dimethyl-propylammonium bis(trifluoromethylsulfonyl)imide], 구아니디늄 트리플루오로메탈술포네이트(guanidinium trifluorometalsulfonate), N"-에틸-N,N,N',N'-테트라메틸구아니디늄 트리(펜타플루오로에틸)트리플루오로포스페이트(N"-ethyl-N,N,N',N'-tetramethylguanidinium tri(pentafluoroethyl)trifluorophosphate), S-에틸-N,N,N',N'-테트라메틸이소우로늄 트리(펜타플루오로에틸)트리플루오로포스페이트[S-ethyl-N,N,N',N'-tetramethylisouronium tri(pentafluoroethyl)trifluorophosphate], 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
In one embodiment of the invention, the ionic liquid [BMIM] [PF 6], [EMIM] [TFSI], [EMIM] [OctSO 4], and which include those selected from the group consisting of the combinations thereof, But may not be limited thereto. For example, the ionic liquid can be selected from the group consisting of 1,3-dimethylimidazolium trifluoromethanesulfonate, 1-butyl-3-methylimidazolium hexafluorophosphate 3-methylimidazolium hexafluorophosphate, 1-butyl-3-methylimidazolium methylsulfate, 1-butyl-3-methylimidazolium octylsulfate, 1-ethyl-3-methylimidazolium bis (trifluoromethylsulfonyl) imide, 1-ethyl-3-methylimidazolium octyl Ethyl-3-methylimidazolium tetrafluoroborate, 1-ethyl-3-methylimidazolium octylsulfate, 1-ethyl-3-methylimidazolium tetrafluoroborate, 1-hexyl-3-methylimidazolium bis (trifluoromethylsulfonyl) imide], 3-methyl-1-octadecyl 3-methyl-1-octadecylimidazolium bis (trifluorosulfonyl) imide], 3-methyl-1-octylimidazolium octylsulfate, 1-propyl-3-methylimidazolium iodide, 1-butyl-2,3-dimethylimidazolium hexafluorophosphate, 1- dimethylimidazolium hexafluorophosphate), 1-ethyl-2,3-dimethylimidazolium hexafluorophosphate, 1-hexyl-2,3-dimethylimidazolium chloride -2,3-dimethylimidazolium chloride, 1,2,3-trimethylimidazolium iodide, N-hexylpyridinium bis (trifluoromethylsulfonyl) imide [N-hexylpyridinium bis (trifluoromethylsulfonyl) imide], N-butyl-4-methylpyridinium hexafluorophosphate, Butylpyridinium trifluoromethanesulfonate, N-hexylpyridinium hexafluorophosphate, 1-butyl-1-pentylpyridinium hexafluorophosphate, N-methylpyridinium hexafluorophosphate, Methylpyrrolidinium bis (trifluoromethylsulfonyl) imide], 1-butyl-3-methylimidazolium tris (pentafluoroethyl) trifluoro (1-butyl-3-methylimidazoliumtris (pentafluoroethyl) trifluorophosphate], ethyl-dimethyl-propylammonium bis (trifluoromethylsulfonyl) imide, and guanidinium trifluoro N'-ethyl-N, N, N ', N'-tetramethylguanidinium tri (pentafluoroethyl) trifluorophosphate (N " N ', N'-tetramethylguanidinium tri (pentafluoroethyl ) trifluorophosphate, S-ethyl-N, N, N ', N'-tetramethylisothionium tri (pentafluoroethyl) trifluorophosphate [S-ethyl-N, N, N'-tetramethylisouronium tri (pentafluoroethyl) trifluorophosphate], and combinations thereof, but the present invention is not limited thereto.

본원의 제 2 측면은, 투명 플라스틱 기재의 동일면 상에 동일한 금속 산화물을 포함하는 소스 전극, 게이트 전극, 반도체 층, 및 드레인 전극을 형성하는 단계; 상기 게이트 전극의 일부 및 상기 반도체 층의 전부 상에 이온겔 층을 형성하는 단계; 및, 상기 소스 전극, 상기 드레인 전극, 및 상기 이온겔 층이 형성되지 않은 상기 게이트 전극을 플라즈마 처리 하는 단계를 포함하는, 금속 산화물 트랜지스터의 제조 방법을 제공한다.According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a source electrode, a gate electrode, a semiconductor layer, and a drain electrode including the same metal oxide on the same surface of a transparent plastic substrate; Forming an ion-gel layer on a portion of the gate electrode and on the entire surface of the semiconductor layer; And a step of plasma-treating the source electrode, the drain electrode, and the gate electrode on which the ion-gel layer is not formed.

본원의 일 구현예에 있어서, 상기 소스 전극, 상기 드레인 전극, 및 상기 이온겔 층이 형성되지 않은 상기 게이트 전극은 상기 플라즈마 처리에 의해 전도도(conductivity)가 증가하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the source electrode, the drain electrode, and the gate electrode on which the ion-gel layer is not formed may have an increased conductivity by the plasma treatment, but the present invention is not limited thereto. have.

본원의 일 구현예에 있어서, 상기 동일한 금속 산화물을 포함하는 상기 소스 전극, 상기 게이트 전극, 상기 반도체 층, 및 상기 드레인 전극은 원자외선(deep-UV)을 이용한 졸겔법을 이용하여 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 금속 산화물을 포함하는 상기 소스 전극, 상기 게이트 전극, 상기 반도체 층, 및 상기 드레인 전극은, 용액 공정(solution process)을 통해 형성되며, 열에 의한 경화 방식 보다 원자외선을 이용한 방식에서 더 높은 트랜지스터 성능을 보일 수 있다. 상기 금속 산화물을 이용하는 모든 공정은 기존의 포토리소그래피(photolithography), 스핀 코팅(spin coating), 또는 드롭 캐스팅(drop casting) 등의 용액 공정을 이용하여 형성될 수 있다.In one embodiment of the present invention, the source electrode, the gate electrode, the semiconductor layer, and the drain electrode including the same metal oxide may be formed using a sol-gel method using deep-UV However, the present invention is not limited thereto. The source electrode, the gate electrode, the semiconductor layer, and the drain electrode including the metal oxide are formed through a solution process. In the method using deep ultraviolet rays, a higher transistor performance Lt; / RTI > All processes using the metal oxide may be performed using a solution process such as photolithography, spin coating, or drop casting.

본원의 일 구현예에 있어서, 상기 투명 플라스틱 기재는 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate, PET), 폴리(디메틸실록산)[Poly(dimethylsiloxane), PDMS], 폴리카보네이트 (Polycarbonate, PC), 폴리에테르설폰(Polyethersulfone, PES), 폴리이미드, 폴리아크릴레이트, 폴리에스테르, 폴리비닐, 폴리에틸렌, 폴리에틸렌나프탈레이트(Polyethylene naphthalate, PEN), 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the transparent plastic substrate may be formed of a material selected from the group consisting of polyethylene terephthalate (PET), poly (dimethylsiloxane), PDMS, polycarbonate (PC), polyethersulfone , PES), polyimide, polyacrylate, polyester, polyvinyl, polyethylene, polyethylene naphthalate (PEN), and combinations thereof. .

본원의 일 구현예에 있어서, 상기 금속 산화물은 산화인듐, 산화아연, IGZO(InGaZnO), IZO(InZnO), In2O3(InO), 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the invention, the metal oxide is one selected from the group consisting of indium oxide, zinc oxide, IGZO (InGaZnO), IZO (InZnO), In 2 O 3 (InO) But may not be limited thereto.

본원의 일 구현예에 있어서, 상기 이온겔 층은 이온성 액체가 겔의 형태로 분산되어 형성된 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the ionic gel layer may be formed by dispersing an ionic liquid in the form of a gel, but may not be limited thereto.

본원의 일 구현예에 있어서, 상기 이온성 액체의 양이온은 이미다졸륨(imidazolium), 피라졸륨(pyrazolium), 트리아졸륨(triazolium), 티아졸륨(thiazolium), 옥사졸륨(oxazolium), 피리다지늄(pyridazinium), 피리미디늄(pyrimidinium), 피라지늄(pyrazinium), 암모늄(ammonium), 포스포늄(phosphonium), 구아니디늄(guanidinium), 우로늄(uronium), 티오우로늄(thiouronium), 피리디늄(pyridinium), 피롤리디늄(pyrrolidinium), 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the invention, the cation of the ionic liquid is selected from the group consisting of imidazolium, pyrazolium, triazolium, thiazolium, oxazolium, pyridazinium ( pyridazinium, pyrimidinium, pyrazinium, ammonium, phosphonium, guanidinium, uronium, thiouronium, pyridinium, but are not limited to, those selected from the group consisting of pyridinium, pyrrolidinium, and combinations thereof.

본원의 일 구현예에 있어서, 상기 이온성 액체의 음이온은 할라이드, 보레이트계 음이온, 포스페이트계 음이온, 포스피네이트계 음이온, 이미드계 음이온, 술포네이트계 음이온, 아세테이트계 음이온, 설페이트계 음이온, 시아네이트계 음이온, 티오시아네이트계 음이온, 탄소계 음이온, 착물계 음이온, ClO4 -, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the invention, the anion of the ionic liquid is selected from the group consisting of a halide, a borate anion, a phosphate anion, a phosphinate anion, an imide anion, a sulfonate anion, an acetate anion, a sulfate anion, But are not limited to, those selected from the group consisting of anion, anion, thiocyanate, carbon-based anion, complex-based anion, ClO 4 - , and combinations thereof.

본원의 일 구현예에 있어서, 상기 이온성 액체는 [BMIM][PF6], [EMIM][TFSI], [EMIM][OctSO4], 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 이온성 액체는 1,3-디메틸이미다졸륨 트리플루오로메탄술포네이트(1,3-dimethylimidazolium trifluoromethanesulfonate), 1-부틸-3-메틸이미다졸륨 헥사플루오로포스페이트(1-butyl-3-methylimidazolium hexafluorophosphate), 1-부틸-3-메틸이미다졸륨 메틸설페이트(1-butyl-3-methylimidazolium methylsulfate), 1-부틸-3-메틸이미다졸륨 옥틸설페이트(1-butyl-3-methylimidazolium octylsulfate), 1-에틸-3-메틸이미다졸륨 비스(트리플루오로메틸술포닐)이미드[1-ethyl-3-methylimidazolium bis(trifluoromethylsulfonyl)imide], 1-에틸-3-메틸이미다졸륨 옥틸설페이트(1-ethyl-3-methylimidazolium octylsulfate), 1-에틸-3-메틸이미다졸륨 테트라플루오로보레이트(1-ethyl-3-methylimidazolium tetrafluoroborate), 1-헥실-3-메틸이미다졸륨 비스(트리플루오로메틸술포닐)이미드[1-hexyl-3-methylimidazolium bis(trifluoromethylsulfonyl)imide], 3-메틸-1-옥타데실이미다졸륨 비스(트리플루오로술포닐)이미드[3-methyl-1-octadecylimidazolium bis(trifluorosulfonyl)imide], 3-메틸-1-옥틸이미다졸륨 옥틸설페이트(3-methyl-1-octylimidazolium octylsulfate), 1-프로필-3-메틸이미다졸륨 이오다이드(1-propyl-3-methylimidazolium iodide), 1-부틸-2,3-디메틸이미다졸륨 헥사플루오로포스페이트(1-butyl-2,3-dimethylimidazolium hexafluorophosphate), 1-에틸-2,3-디메틸이미다졸륨 헥사플루오로포스페이트(1-ethyl-2,3-dimethylimidazolium hexafluorophosphate), 1-헥실-2,3-디메틸이미다졸륨 클로라이드(1-hexyl-2,3-dimethylimidazolium chloride), 1,2,3-트리메틸이미다졸륨 아이오다이드(1,2,3-trimethylimidazolium iodide), N-헥실피리디늄 비스(트리플루오로메틸술포닐)이미드[N-hexylpyridinium bis(trifluoromethylsulfonyl)imide], N-부틸-4-메틸피리디늄 헥사플루오로포스페이트(N-butyl-4-methylpyridinium hexafluorophosphate), N-부틸피리디늄 클로라이드(N-butylpyridinium chloride), N-부틸피리디늄 트리플루오로메탄술포네이트(N-butylpyridinium trifluoromethanesulfonate), N-헥실피리디늄 헥사플루오로포스페이트(N-hexylpyridinium hexafluorophosphate), 1-부틸-1-메틸피롤리디늄 비스(트리플루오로메틸술포닐)이미드[1-butyl-1-methylpyrrolidinium bis(trifluoromethylsulfonyl)imide], 1-부틸-3-메틸이미다졸륨트리스(펜타플루오로에틸)트리플루오로포스페이트[1-butyl-3-methylimidazoliumtris(pentafluoroethyl)trifluorophosphate], 에틸-디메틸-프로필암모늄 비스(트리플루오로메틸술포닐)이미드[ethyl-dimethyl-propylammonium bis(trifluoromethylsulfonyl)imide], 구아니디늄 트리플루오로메탈술포네이트(guanidinium trifluorometalsulfonate), N"-에틸-N,N,N',N'-테트라메틸구아니디늄 트리(펜타플루오로에틸)트리플루오로포스페이트(N"-ethyl-N,N,N',N'-tetramethylguanidinium tri(pentafluoroethyl)trifluorophosphate), S-에틸-N,N,N',N'-테트라메틸이소우로늄 트리(펜타플루오로에틸)트리플루오로포스페이트[S-ethyl-N,N,N',N'-tetramethylisouronium tri(pentafluoroethyl)trifluorophosphate], 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the invention, the ionic liquid [BMIM] [PF 6], [EMIM] [TFSI], [EMIM] [OctSO 4], and which include those selected from the group consisting of the combinations thereof, But may not be limited thereto. For example, the ionic liquid can be selected from the group consisting of 1,3-dimethylimidazolium trifluoromethanesulfonate, 1-butyl-3-methylimidazolium hexafluorophosphate 3-methylimidazolium hexafluorophosphate, 1-butyl-3-methylimidazolium methylsulfate, 1-butyl-3-methylimidazolium octylsulfate, 1-ethyl-3-methylimidazolium bis (trifluoromethylsulfonyl) imide, 1-ethyl-3-methylimidazolium octyl Ethyl-3-methylimidazolium tetrafluoroborate, 1-ethyl-3-methylimidazolium octylsulfate, 1-ethyl-3-methylimidazolium tetrafluoroborate, 1-hexyl-3-methylimidazolium bis (trifluoromethylsulfonyl) imide], 3-methyl-1-octadecyl 3-methyl-1-octadecylimidazolium bis (trifluorosulfonyl) imide], 3-methyl-1-octylimidazolium octylsulfate, 1-propyl-3-methylimidazolium iodide, 1-butyl-2,3-dimethylimidazolium hexafluorophosphate, 1- dimethylimidazolium hexafluorophosphate), 1-ethyl-2,3-dimethylimidazolium hexafluorophosphate, 1-hexyl-2,3-dimethylimidazolium chloride -2,3-dimethylimidazolium chloride, 1,2,3-trimethylimidazolium iodide, N-hexylpyridinium bis (trifluoromethylsulfonyl) imide [N-hexylpyridinium bis (trifluoromethylsulfonyl) imide], N-butyl-4-methylpyridinium hexafluorophosphate, Butylpyridinium trifluoromethanesulfonate, N-hexylpyridinium hexafluorophosphate, 1-butyl-1-pentylpyridinium hexafluorophosphate, N-methylpyridinium hexafluorophosphate, Methylpyrrolidinium bis (trifluoromethylsulfonyl) imide], 1-butyl-3-methylimidazolium tris (pentafluoroethyl) trifluoro (1-butyl-3-methylimidazoliumtris (pentafluoroethyl) trifluorophosphate], ethyl-dimethyl-propylammonium bis (trifluoromethylsulfonyl) imide, and guanidinium trifluoro N'-ethyl-N, N, N ', N'-tetramethylguanidinium tri (pentafluoroethyl) trifluorophosphate (N " N ', N'-tetramethylguanidinium tri (pentafluoroethyl ) trifluorophosphate, S-ethyl-N, N, N ', N'-tetramethylisothionium tri (pentafluoroethyl) trifluorophosphate [S-ethyl-N, N, N'-tetramethylisouronium tri (pentafluoroethyl) trifluorophosphate], and combinations thereof, but the present invention is not limited thereto.

본원의 일 구현예에 있어서, 상기 플라즈마 처리는 Ar 플라즈마, H2 플라즈마 등의 비활성 기체 플라즈마를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 금속 산화물 물질에 플라즈마 처리를 수행함으로써 상기 플라즈마 처리된 상기 금속 산화물 물질의 구조 내 산소 원자 빈자리(oxygen vacancy)의 증가를 통해 전도도(conductivity)가 대폭 증가하여 전극으로서 상기 이온겔 층이 형성되지 않는 상기 소스 및 드레인 전극을 형성하여 금속 증착을 통한 전극 형성 공정을 대신할 수 있다.
In one embodiment of the invention, the plasma treatment may include, but is not limited to, an inert gas plasma such as an Ar plasma, an H 2 plasma, or the like. The plasma treatment of the metal oxide material significantly increases the conductivity of the plasma oxide-treated metal oxide material due to an increase in oxygen vacancy in the structure thereof, so that the ion gel layer is not formed as an electrode The source and drain electrodes may be formed to replace the electrode formation process through metal deposition.

이하, 본원의 실시예를 상세히 설명한다. 그러나, 본원이 이에 제한되지 않을 수 있다.
Hereinafter, embodiments of the present invention will be described in detail. However, the present invention is not limited thereto.

[[ 실시예Example ] ]

도 3의 (a) 및 (b)는, 본 실시예에 따른 금속 산화물 트랜지스터의 제조 단계를 나타내는 개략도 및 실제 이미지를 나타낸 것이다. 도 3의 (a)에 나타낸 바와 같이, 투명 플라스틱 기재 상에 전구체로서 인듐 나이트레이트 하이드레이트(indium nitrate hydrate)(순도 99.999%, sigma aldrich)를 사용하여 제조된 인듐 옥사이드를 2-메톡시에탄올(2-methoxyethanol) 용액에 녹여 스핀 코팅한 뒤 원자외선(deep-UV)을 이용한 졸겔법(sol-gel)을 이용하여 경화시키는 과정을 통해 인듐 옥사이드 코팅 층을 만들고, 상기 인듐 옥사이드 코팅 층에 패터닝을 하여 소스 및 드레인 전극, 반도체 층, 및 게이트 전극을 형성한 후 그 위에 이온성 액체로서 비스(트리플루오로메탄술포닐)이미드 [bis(trifluoromethanesulfonyl)imide, MERCK]를 사용하여 이온성 액체 게이트 유전체(Ionic liquid Gate dielectric)를 형성함으로써 트랜지스터 소자를 구현하였다. 최종적으로 상기 구현된 소자에 아르곤 플라즈마 처리를 함으로써 전극을 형성하여 트랜지스터 동작을 확인하였다. 3 (a) and 3 (b) are schematic and actual images showing steps of manufacturing a metal oxide transistor according to this embodiment. As shown in Fig. 3 (a), indium oxide prepared by using indium nitrate hydrate (purity 99.999%, sigma aldrich) as a precursor on a transparent plastic substrate was dissolved in 2-methoxyethanol (2 -methoxyethanol, followed by spin-coating and then curing using a sol-gel method using deep-UV to form an indium oxide coating layer, patterning the indium oxide coating layer (Trifluoromethanesulfonyl) imide (MERCK) was used as an ionic liquid on the source and drain electrodes, the semiconductor layer, and the gate electrode to form an ionic liquid gate dielectric Ionic liquid gate dielectric). Finally, the device thus fabricated was subjected to an argon plasma treatment to form an electrode to confirm the operation of the transistor.

상기 제조된 트랜지스터는, 도 3의 (b)에 나타낸 바와 같이, 투명 플라스틱 기재 상에 형성된 것을 확인할 수 있었으며, 도 3의 (b)의 삽입된 그래프는 트랜지스터의 투과율을 측정한 그래프를 나타내었다.As shown in FIG. 3 (b), the transistor thus fabricated was confirmed to be formed on a transparent plastic substrate. The graph of FIG. 3 (b) shows a graph of the transmittance of the transistor.

도 4의 (a) 내지 (d)는, 본 실시예에 따른 산화인듐 트랜지스터의 전기적 성능을 나타내었다. 4 (a) to 4 (d) show the electrical performance of the indium oxide transistor according to this embodiment.

도 4의 (a)는, 본 실시예에 따른 산화인듐 트랜지스터에 가해진 게이트 전압에 따른 트렌지스터 소스-드레인 사이의 전류량을 나타낸 그래프이다. 도 4의 (a)에 나타낸 바와 같이, 트랜지스터의 off 상태(게이트 전압 -1 V 이하)와 on 상태(+게이트 전압이 가해져 전류량이 증가한 상태)에서의 전류량 차이가 104 이상이며, 상기 그래프로부터 계산된 전자 이동도(electron mobility)는 1.7 cm2/Vs 정도를 나타냄으로써 현재 반도체 산업 및 연구에서 요구되는 수치를 만족시키는 것을 확인하였다. 4A is a graph showing the amount of current between the source and the drain of the transistor according to the gate voltage applied to the indium oxide transistor according to the present embodiment. As shown in FIG. 4A, the difference in the amount of current between the OFF state of the transistor (the gate voltage is -1 V or less) and the ON state (+ state in which the gate voltage is applied and the amount of current is increased) is 10 4 or more, The calculated electron mobility is about 1.7 cm 2 / Vs, which confirms that it satisfies the values required in the semiconductor industry and research.

도 4의 (b)는, 각각 본 실시예에 따른 산화인듐 트랜지스터의 게이트 전압을 -1 V 부터 0.5 V 단위로 1.5 V까지 가하며 이에 따른 드레인 전압-드레인 전류 그래프를 나타내었다. 드레인 전압이 증가함에 따라 드레인 전류 또한 선형적으로 증가하는 Linear 영역과, 드레인 전압에 관계없이 드레인 전류가 일정한 Saturation 영역을 확인하였다. 이는 도 4의 (a)및 (b)를 통해 구현된 트랜지스터가 일반적인 트랜지스터와 같은 전기적 특성을 보인다는 것을 알 수 있었다.4 (b) shows a graph of the drain voltage-drain current with the gate voltage of the indium oxide transistor according to the present embodiment being applied from -1 V to 1.5 V in units of 0.5 V, respectively. As the drain voltage increases, the drain current also linearly increases and the drain current is constant regardless of the drain voltage. It can be seen that the transistors implemented through FIGS. 4 (a) and 4 (b) exhibit the same electrical characteristics as a general transistor.

도 4의 (c)는, 본 실시예에 따른 인듐 옥사이드 트랜지스터에서 게이트 전압 -0.5 V 내지 2 V 사이에서의 채널 폭으로 보정된 총 저항값(Rtotal)을 채널 길이에 따라 나타낸 그래프이다.4C is a graph showing the total resistance value R total corrected with the channel width between the gate voltage of -0.5 V and 2 V according to the channel length in the indium oxide transistor according to this embodiment.

도 4의 (d)는, 상기 도 4의 (c)에서 측정된 컨텍 저항값(Rcontact)을 게이트 전압의 변화에 따른 그래프를 나타내었다.4 (d) is a graph showing the contact resistance (R contact ) measured in (c) of FIG. 4 as the gate voltage varies.

도 5의 (a) 내지 (d)는, 본 실시예에 따른 금속 산화물 트랜지스터를 응용한 인버터의 개략도, 회로도, 및 전기적 특성을 나타내었다.FIGS. 5 (a) to 5 (d) show a schematic diagram, a circuit diagram, and an electrical characteristic of an inverter employing the metal oxide transistor according to the present embodiment.

도 5의 (a) 및 (b)는, 각각 본 실시예에 따른 인듐 옥사이드 트랜지스터를 단일 인버터에 응용한 개략도 및 회로도를 나타내었다.5 (a) and 5 (b) show a schematic diagram and a circuit diagram, respectively, in which the indium oxide transistor according to this embodiment is applied to a single inverter.

도 5의 (c) 는, 본 실시예에 따른 인듐 옥사이드 트랜지스터를 응용한 인버터의 동작에 필요한 각각의 트랜지스터의 전기적 특성을 나타내었다. 청색 그래프 및 적색 그래프는 각각 증가형(enhancement-mode) 및 공핍형(depletion mode)의 전이 특성을 나타내었다.FIG. 5 (c) shows the electrical characteristics of each transistor necessary for the operation of the inverter using the indium oxide transistor according to the present embodiment. The blue graph and the red graph show the transition characteristics of enhancement-mode and depletion mode, respectively.

도 5의 (d)는, 본 실시예에 따른 인듐 옥사이드 트랜지스터를 응용한 인버터의 입력-출력 전위 특성을 드레인 전압 범위 0.5 V부터 2 V까지 변화시키며 측정한 값 및 이에 따른 이득(gain)값을 나타내었다.5 (d) is a graph showing changes in the input-output potential characteristics of the inverter using the indium oxide transistor according to the present embodiment from the drain voltage range of 0.5 V to 2 V, Respectively.

본 실시예에 있어서, 인듐 옥사이드 코플라나 구조 소자를 이용하여 트렌지스터 특성을 평가해본 결과, -3 V 내지 3 V의 저전압 범위에서 전자 이동도(Electron mobility) 1.0 이상, on/off ratio 이상의 준수한 트랜지스터 특성을 나타내었다. 또한, 500 회 이상의 소자 동작 실험에서 성능이 안정적으로 유지되었으며, 유연한 기재에 구현 시 1,000 번 이상의 구부림 테스트에서도 일정 성능을 유지하였다. 이와 같은 소자의 안정성과 공정의 단순함을 이용하여 다양한 기재에도 응용이 가능하여 플렉서블(flexible) 디스플레이 분야에서의 다양한 활용을 기대할 수 있다.
As a result of evaluating the transistor characteristics using the indium oxide coplanar structure element in the present embodiment, it was found that the transistor characteristics observed at an electron mobility of 1.0 or more and on / off ratio in a low voltage range of -3 V to 3 V Respectively. In addition, the performance was stable in the device operation test of 500 times or more, and the performance was maintained even in the bending test of 1,000 times or more in the case of the flexible substrate. By utilizing the stability of such a device and the simplicity of the process, it can be applied to various substrates and various applications in the field of flexible display can be expected.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.It will be understood by those of ordinary skill in the art that the foregoing description of the embodiments is for illustrative purposes and that those skilled in the art can easily modify the invention without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single entity may be distributed and implemented, and components described as being distributed may also be implemented in a combined form.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
The scope of the present invention is defined by the appended claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.

110: 기재
120: 소스 또는 드레인 전극
130: 게이트 전극
140: 반도체 층
150: 이온겔 층
110: substrate
120: source or drain electrode
130: gate electrode
140: semiconductor layer
150: ion gel layer

Claims (13)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 투명 플라스틱 기재의 동일면 상에 동일한 금속 산화물을 포함하는 소스 전극, 게이트 전극, 반도체 층, 및 드레인 전극을 형성하는 단계;
상기 게이트 전극의 일부 및 상기 반도체 층의 전부 상에 이온겔 층을 형성하는 단계; 및,
상기 소스 전극, 상기 드레인 전극, 및 상기 이온겔 층이 형성되지 않은 상기 게이트 전극을 플라즈마 처리 하는 단계
를 포함하는, 금속 산화물 트랜지스터의 제조 방법.
Forming a source electrode, a gate electrode, a semiconductor layer, and a drain electrode including the same metal oxide on the same surface of the transparent plastic substrate;
Forming an ion-gel layer on a portion of the gate electrode and on the entire surface of the semiconductor layer; And
Plasma processing the source electrode, the drain electrode, and the gate electrode on which the ion-gel layer is not formed
/ RTI > A method of fabricating a metal oxide transistor,
제 6 항에 있어서,
상기 소스 전극, 상기 드레인 전극, 및 상기 이온겔 층이 형성되지 않은 상기 게이트 전극은 상기 플라즈마 처리에 의해 전도도가 증가하는 것인, 금속 산화물 트랜지스터의 제조 방법.
The method according to claim 6,
Wherein the source electrode, the drain electrode, and the gate electrode on which the ion-gel layer is not formed increase the conductivity by the plasma treatment.
제 6 항에 있어서,
상기 금속 산화물을 포함하는 상기 소스 전극, 상기 게이트 전극, 상기 반도체 층, 및 상기 드레인 전극은 원자외선을 이용한 졸겔법을 이용하여 형성되는 것인, 금속 산화물 트랜지스터의 제조 방법.
The method according to claim 6,
Wherein the source electrode, the gate electrode, the semiconductor layer, and the drain electrode including the metal oxide are formed by a sol-gel method using deep ultraviolet rays.
제 6 항에 있어서,
상기 투명 플라스틱 기재는 폴리에틸렌 테레프탈레이트, 폴리(디메틸실록산), 폴리카보네이트, 폴리에테르설폰, 폴리이미드, 폴리아크릴레이트, 폴리에스테르, 폴리비닐, 폴리에틸렌, 폴리에틸렌나프탈레이트, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 금속 산화물 트랜지스터의 제조 방법.
The method according to claim 6,
Wherein the transparent plastic substrate is selected from the group consisting of polyethylene terephthalate, poly (dimethyl siloxane), polycarbonate, polyethersulfone, polyimide, polyacrylate, polyester, polyvinyl, polyethylene, polyethylene naphthalate, Wherein the metal oxide is selected from the group consisting of tantalum and tantalum.
제 6 항에 있어서,
상기 금속 산화물은 산화인듐, 산화아연, IGZO(InGaZnO), IZO(InZnO), In2O3(InO), 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 금속 산화물 트랜지스터의 제조 방법.
The method according to claim 6,
Wherein the metal oxide comprises a material selected from the group consisting of indium oxide, zinc oxide, IGZO (InGaZnO), IZO (InZnO), In 2 O 3 (InO), and combinations thereof. .
제 6 항에 있어서,
상기 이온겔 층은 이온성 액체가 겔의 형태로 분산되어 형성된 것인, 금속 산화물 트랜지스터의 제조 방법.
The method according to claim 6,
Wherein the ionic gel layer is formed by dispersing an ionic liquid in the form of a gel.
제 11 항에 있어서,
상기 이온성 액체는 [BMIM][PF6], [EMIM][TFSI], [EMIM][OctSO4], 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 금속 산화물 트랜지스터의 제조 방법.
12. The method of claim 11,
The ionic liquid [BMIM] [PF 6], [EMIM] [TFSI], [EMIM] [OctSO 4], and for producing a metal oxide transistor comprises is selected from the group consisting of a combination of Way.
제 6 항에 있어서,
상기 플라즈마 처리는 Ar 플라즈마, H2 플라즈마 등의 비활성 기체 플라즈마를 포함하는 것인, 금속 산화물 트랜지스터의 제조 방법.
The method according to claim 6,
Wherein the plasma treatment includes an inert gas plasma such as an Ar plasma, an H 2 plasma, or the like.
KR1020140154687A 2014-11-07 2014-11-07 Metal oxide transistor and preparing method of the same KR101556644B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140154687A KR101556644B1 (en) 2014-11-07 2014-11-07 Metal oxide transistor and preparing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140154687A KR101556644B1 (en) 2014-11-07 2014-11-07 Metal oxide transistor and preparing method of the same

Publications (1)

Publication Number Publication Date
KR101556644B1 true KR101556644B1 (en) 2015-10-01

Family

ID=54338479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140154687A KR101556644B1 (en) 2014-11-07 2014-11-07 Metal oxide transistor and preparing method of the same

Country Status (1)

Country Link
KR (1) KR101556644B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999020B2 (en) * 2007-02-08 2011-08-16 Regents Of The University Of Minnesota Ion gels and electronic devices utilizing ion gels
KR101365800B1 (en) * 2013-03-25 2014-02-20 부산대학교 산학협력단 Methods of manufacturing indium zinc oxide semiconductor thin film transistor and indium zinc oxide semiconductor thin film transistor manufactured by the methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999020B2 (en) * 2007-02-08 2011-08-16 Regents Of The University Of Minnesota Ion gels and electronic devices utilizing ion gels
KR101365800B1 (en) * 2013-03-25 2014-02-20 부산대학교 산학협력단 Methods of manufacturing indium zinc oxide semiconductor thin film transistor and indium zinc oxide semiconductor thin film transistor manufactured by the methods

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
W02014117104 A1

Similar Documents

Publication Publication Date Title
JP7191190B2 (en) semiconductor equipment
US9768200B2 (en) TFT backplate structure and manufacture method thereof
US9952473B2 (en) Display panel including light shielding line, display device having the same and method of manufacturing the same
US10153304B2 (en) Thin film transistors, arrays substrates, and manufacturing methods
US9324736B2 (en) Thin film transistor substrate having metal oxide semiconductor and manufacturing the same
US9978778B2 (en) Method for manufacturing TFT substrate and structure thereof
DE102016223765A1 (en) Electronic device and display system
US20140103334A1 (en) Oxide Semiconductor Thin Film Transistor, Manufacturing Method, And Display Device Thereof
US8785243B2 (en) Method for manufacturing a thin film transistor array panel
CN104241299B (en) Oxide semiconductor TFT substrate manufacturing method and oxide semiconductor TFT substrate structure
US20160372603A1 (en) Thin Film Transistor and Fabrication Method Thereof, Array Substrate and Display Device
KR20160054702A (en) Thin film transistor substrate, method for manufacturing the same and liquid crystal display panel having the same
US9190523B2 (en) Oxide semiconductor, thin film transistor including the same, and thin film transistor array panel including the same
US11069723B2 (en) Method for manufacturing thin film transistor, thin film transistor, and display apparatus
US9947795B2 (en) Thin-film transistor
KR20090050530A (en) Transparent thin-film transistor and manufacturing method of transparent thin-film transistor
RU2710381C2 (en) Matrix substrate and display device
US9229287B2 (en) Array substrate, manufacturing method and display device thereof
CN105097553A (en) Manufacturing method of thin film transistor for flexible display
KR101556644B1 (en) Metal oxide transistor and preparing method of the same
US10141449B2 (en) Oxide thin film transistor, array substrate and display device
US20140054701A1 (en) Method of manufacturing transistor, transistor, array substrate and display device
KR20160006871A (en) Method of manufacturing thin film transistor and method of manufacturing a display substrate having the thin film transistor
US20200192168A1 (en) Thin film transistor substrate, display apparatus, and liquid crystal display
JP6219562B2 (en) Display device and electronic device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 5