KR101555864B1 - 열전도강화층을 포함하는 질화물계 발광 다이오드 및 이의 제조방법 - Google Patents

열전도강화층을 포함하는 질화물계 발광 다이오드 및 이의 제조방법 Download PDF

Info

Publication number
KR101555864B1
KR101555864B1 KR1020130121322A KR20130121322A KR101555864B1 KR 101555864 B1 KR101555864 B1 KR 101555864B1 KR 1020130121322 A KR1020130121322 A KR 1020130121322A KR 20130121322 A KR20130121322 A KR 20130121322A KR 101555864 B1 KR101555864 B1 KR 101555864B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
conductive
type semiconductor
via hole
Prior art date
Application number
KR1020130121322A
Other languages
English (en)
Other versions
KR20150042549A (ko
Inventor
박성주
정세희
임용철
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020130121322A priority Critical patent/KR101555864B1/ko
Publication of KR20150042549A publication Critical patent/KR20150042549A/ko
Application granted granted Critical
Publication of KR101555864B1 publication Critical patent/KR101555864B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/642Heat extraction or cooling elements characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 열전도강화층을 포함하는 질화물계 발광 다이오드 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는 기판 상에 형성된 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 형성된 광활성층, 상기 광활성층 상에 형성된 제2 도전형 반도체층, 상기 광활성층 및 상기 제2 도전형 반도체층을 관통하고, 상기 제1 도전형 반도체층의 적어도 일부 영역이 노출되도록 형성된 비아홀, 상기 비아홀 내주면에 증착된 열전도 강화층, 상기 제1 도전형 반도체층에 전기적으로 접속되는 제1 전극, 및 상기 제2 도전형 반도체층에 전기적으로 접속되는 제2전극을 포함한다. 이에, 열전도 강화층을 포함하는 질화물계 발광다이오드는 발광다이오드 소자 내의 접합으로 인한 열 발생을 감소시킬 수 있고, 발광다이오드 소자 내부에서 직접적으로 열을 외부로 방출할 수 있는 효과가 있다.

Description

열전도강화층을 포함하는 질화물계 발광 다이오드 및 이의 제조방법{Nitride-based light-emitting diodes including enhanced thermal conductivity layer and method for manufacturing the same}
본 발명은 발광 다이오드 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 질화물계 발광 다이오드 및 이의 제조방법에 관한 것이다.
최근 고효율 발광다이오드는 조명기구, 디스플레이뿐만 아니라 다양한 첨단 전자제품, 전자기기, 자동차 용품 등에 많이 응용되고 있다. 그러나, 일반적으로 발광다이오드는 공급된 전력이 특정 파장을 제외하면 대부분 열로 소모되며, 이러한 열은 형광체 층의 변색 및 발광다이오드의 열화로 이어질 수 있다. 또한, 고집적화에 따른 발열량의 증가로 인해 온도 상승 및 발열에 의한 효율저하 문제가 대두되고 있다. 때문에, 방열을 위한 대책을 마련하는 것이 시급한 실정이다.
이에, 종래에는 발광다이오드의 열을 외부로 방출시키기 위하여 높은 열전도율을 갖는 물질을 포함하는 히트싱크를 발광 다이오드 소자 또는 금속 인쇄회로기판(metal printed circuit board, MPCB)에 실장하는 기술이 사용되었다.
하지만 상기 종래 기술들의 경우, 발광다이오드 소자 내의 접합(junction)으로 인한 열 발생을 감소시키기에 제한적이다. 또한, 발광다이오드 소자 내부에서 직접적으로 열을 외부로 방출시키기 어려운 단점이 있다.
이에 본 발명은 상기의 문제점을 해결하기 위하여 착안된 것으로서, 기존의 발광다이오드 소자 내의 접합으로 인한 열 발생을 감소시키기 위하여 열전도 강화층을 포함하는 질화물계 발광 다이오드 및 이의 제조방법을 제공하는 데 그 목적이 있다.
또한, 본 발명은 발광다이오드 소자 내부에서 직접적으로 열을 외부로 방출하기 위한 질화물계 발광 다이오드 및 이의 제조방법을 제공하는 데 또 다른 목적이 있다.
상기 과제를 해결하기 위하여, 본 발명의 일 측면은 질화물계 발광다이오드를 제공한다.
상기 발광다이오드는 기판 상에 형성된 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 형성된 광활성층, 상기 광활성층 상에 형성된 제2 도전형 반도체층, 상기 광활성층 및 상기 제2 도전형 반도체층을 관통하고, 상기 제1 도전형 반도체층의 적어도 일부 영역이 노출되도록 형성된 비아홀, 상기 비아홀 내주면에 증착된 열전도 강화층, 상기 제1 도전형 반도체층에 전기적으로 접속되는 제1 전극, 및 상기 제2 도전형 반도체층에 전기적으로 접속되는 제2전극을 포함한다.
상기 발광다이오드는 수평형 구조 또는 수직형 구조일 수 있고, 상기 발광다이오드가 수직형 구조일 경우, 상기 제1 전극은 상기 비아홀 내부에 충진된 것을 특징으로 할 수 있으며, 상기 비아홀 내주면과 상기 열전도 강화층 사이에 절연층을 더 포함할 수 있다. 또한, 상기 열전도 강화층은 질화붕소(BN), 그라핀(graphene), 질화알루미늄(AlN), DLC(diamond like carbon), 및 탄화규소(SiC)로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있으며, 상기 제1 전극 또는 제2 전극은 도트 패턴, 라인 패턴, 또는 핑거패턴의 구조를 포함할 수 있다.
상기 과제를 해결하기 위하여, 본 발명의 다른 일 측면은 질화물계 발광다이오드의 제조방법을 제공한다.
상기 제조방법은 기판 상에 제1 도전형 반도체층을 형성하는 단계, 상기 제1 도전형 반도체층 상에 광활성층을 형성하는 단계, 상기 광활성층 상에 제2 도전형 반도체층을 형성하는 단계, 상기 광활성층 및 상기 제2 도전형 반도체층을 관통하고, 상기 제1 도전형 반도체층의 적어도 일부 영역이 노출되도록 비아홀을 형성하는 단계, 상기 비아홀 내주면에 열전도 강화층을 증착하는 단계, 상기 제1 도전형 반도체층에 전기적으로 접속되는 제1 전극을 형성하는 단계, 및 상기 제2 도전형 반도체층에 전기적으로 접속되는 제2전극을 형성하는 단계를 포함한다.
상기 열전도 강화층을 증착하는 단계 전에 상기 비아홀 내주면에 절연층을 증착하는 단계를 더 포함할 수 있다. 이 때, 상기 절연층을 증착하는 단계에서, 상기 제2 도전형 반도체층 상 또는 상기 비아홀의 저면에 증착된 절연층을 제거하기 위하여 선택적 에칭 또는 경사 에칭공정을 이용할 수 있다. 또한, 상기 열전도 강화층은 질화붕소(BN), 그라핀(Graphene), 질화알루미늄(AlN), DLC(diamond like carbon), 및 탄화규소(SiC)로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있다.
상기 과제를 해결하기 위하여, 본 발명의 또 다른 일 측면은 질화물계 발광다이오드의 제조방법을 제공한다.
상기 제조방법은 희생 기판 상에 제1 도전형 반도체층을 형성하는 단계, 상기 제1 도전형 반도체층 상에 광활성층을 형성하는 단계, 상기 광활성층 상에 제2 도전형 반도체층을 형성하는 단계, 상기 제2 도전형 반도체층 상에 리셉터 기판을 부착하는 단계, 상기 희생 기판을 분리하는 단계, 상기 제1 도전형 반도체층 및 상기 광활성층을 관통하되, 상기 제2 도전형 반도체층의 적어도 일부 영역이 노출되도록 비아홀을 형성하는 단계, 상기 비아홀 내주면에 열전도 강화층을 형성하는 단계, 상기 비아홀 내에 제1 전극을 형성하는 단계, 및 상기 제2 도전형 반도체층에 전기적으로 접속되는 제2전극을 형성하는 단계를 포함한다.
이 때, 상기 열전도 강화층을 증착하는 단계 전에 상기 비아홀 내주면에 절연층을 증착하는 단계를 더 포함할 수 있으며, 상기 절연층을 증착하는 단계에서, 상기 제1 도전형 반도체층 상 또는 상기 비아홀의 저면에 증착된 절연층을 제거하기 위하여 선택적 에칭 또는 경사 에칭공정을 이용할 수 있다. 또한, 상기 열전도 강화층은 질화붕소(BN), 그라핀(Graphene), 질화알루미늄(AlN), DLC(diamond like carbon), 및 탄화규소(SiC)로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있다.
본 발명에 따르면, 열전도 강화층을 포함하는 질화물계 발광다이오드는 발광다이오드 소자 내의 접합으로 인한 열 발생을 감소시킬 수 있는 효과가 있다.
또한, 발광다이오드 소자 내부에서 직접적으로 열을 외부로 방출할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 발광다이오드를 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 플로우차트이다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 플로우차트이다.
도 8내지 도 12는 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 명세서에서 층이 다른 층 또는 기판 "상" 에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있으나, 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 그 기준에 따라 아래쪽, 하(부), 하면 등의 의미로 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며 절대적인 방향을 의미하는 것으로 한정 해석되어서는 안된다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 생략된 것일 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광다이오드를 나타낸 단면도이다.
도 1을 참조하면, 본 발명에 따른 열전도 강화층을 포함하는 질화물계 발광다이오드는 기판(100) 상에 형성된 제1 도전형 반도체층(110), 상기 제1 도전형 반도체층 상에 형성된 광활성층(120), 상기 광활성층 상에 형성된 제2 도전형 반도체층(130), 상기 광활성층 및 상기 제2 도전형 반도체층을 관통하고, 상기 제1 도전형 반도체층의 적어도 일부 영역이 노출되도록 형성된 비아홀, 상기 비아홀 내주면에 증착된 열전도 강화층(140), 상기 제1 도전형 반도체층에 전기적으로 접속되는 제1 전극(160), 및 상기 제2 도전형 반도체층에 전기적으로 접속되는 제2전극(170)을 포함한다.
상기 발광다이오드는 수평형 구조 또는 수직형 구조일 수 있다. 이 때, 상기 발광다이오드가 수직형 발광다이오드일 경우, 효율적인 열방출이 가능하며, 전류쏠림현상을 방지할 수 있다. 또한 상기 발광다이오드가 수직형 구조일 경우, 상기 비아홀 내에 상기 제1 전극이 충진될 수 있다.
상기 기판(100)은 이후에 형성되는 상기 제1 도전형 반도체층(110)과 동일 또는 유사한 결정구조를 가짐이 바람직하다. 따라서, 상기 제1 도전형 반도체층(110)이 육방정계 구조를 가지는 경우, 상기 기판(100)도 육방정계 구조를 가질 수 있다. 따라서, 상기 기판(100)은 사파이어가 바람직하나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(110) 또는 상기 제2 도전형 반도체층(130)은 n형 질화물 반도체층 또는 p형 질화물 반도체층일 수 있다. 다만, 상기 제1 도전형 반도체층(110)이 n형 질화물 반도체층일 경우 상기 제2 도전형 반도체층(130)은 p형 질화물 반도체층이어야 하며, 상기 제1 도전형 반도체층(110)이 p형 질화물 반도체층일 경우, 상기 제2 도전형 반도체층(130)은 n형 질화물 반도체층이어야 한다. 상기 광활성층(120)은 상기 제1 도전형 반도체층(110)과 동일한 결정구조를 가지며, 성장의 선택성을 가진다. 예컨대, 상기 제1 도전형 반도체층(110)이 GaN을 포함하는 경우, 상기 광활성층(120)은 InGaN을 가질 수 있다. 이 때, 인듐 함유량이 높을수록 장파장 대역까지 제어가 가능한 발광다이오드의 구현이 가능할 수 있다.
상기 열전도 강화층(140)은 상기 비아홀 내의 단락 전류 방지 및 열을 효과적으로 전달시킬 수 있는 절연 및 열전도 강화 특성을 가진 물질을 이용하는 것이 바람직하며, 질화붕소(BN), 그라핀(graphene), 질화알루미늄(AlN), DLC(diamond like carbon), 및 탄화규소(SiC)로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있다.
상기 제1 전극(160) 또는 제2 전극(170)은 음극 또는 양극일 수 있다. 예컨대 음극은 Cr/Au 또는 Ti/Al/Au를 포함할 수 있다. 또한, 양극은 Cr/Au 또는 Ni/Au를 가질 수 있다.
또한, 상기 제1 전극 또는 제2 전극은 도트 패턴, 라인 패턴, 또는 핑거패턴의 구조일 수 있다. 상기 제1 전극 또는 제2 전극이 도트 패턴, 라인패턴, 또는 핑거패턴의 구조로 형성될 시 발광다이오드의 동작전압이 감소되고, 내부양자 효율이 향상된다. 이에 따라, 광추출 효율이 증가될 수 있다.
도 2는 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 플로우차트이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법은 기판 상에 제1 도전형 반도체층을 형성하는 단계(S110), 상기 제1 도전형 반도체층 상에 광활성층을 형성하는 단계(S120), 상기 광활성층 상에 제2 도전형 반도체층을 형성하는 단계(S130), 상기 광활성층 및 상기 제2 도전형 반도체층을 관통하고, 상기 제1 도전형 반도체층의 적어도 일부 영역이 노출되도록 비아홀을 형성하는 단계(S160), 상기 비아홀 내주면에 열전도 강화층을 증착하는 단계(S170), 상기 제1 도전형 반도체층에 전기적으로 접속되는 제1 전극을 형성하는 단계(S180), 및 상기 제2 도전형 반도체층에 전기적으로 접속되는 제2전극을 형성하는 단계(S190)를 포함할 수 있다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 2 또는 도 3을 참조하면, 먼저, 기판 상에 제1 도전형 반도체층(110), 상기 제1 도전형 반도체층(110), 광활성층(120), 제2 도전형 반도체층(130)을 순차적으로 형성한다.
먼저, 기판(100) 상에 제1 도전형 반도체층(110)을 형성한다(S110).
상기 기판(100)은 이후에 형성되는 상기 제1 도전형 반도체층(110)과 동일 또는 유사한 결정구조를 가짐이 바람직하다. 따라서, 상기 제1 도전형 반도체층(110)이 육방정계 구조를 가지는 경우, 상기 기판(100)도 육방정계 구조를 가질 수 있다. 따라서, 상기 기판(100)은 사파이어가 바람직하나 이에 한정되지 않는다.
상기 기판(100) 상부에는 상기 제1 도전형 반도체층(110)이 형성된다. 상기 제1 도전형 반도체층(110)은 n형 질화물 반도체층일 수 있다. 상기 제1 도전형 반도체층(110)이 n형의 전도성을 가지기 위해 도판트로는 4족 원소가 이용된다. 특히, Si이 도판트로 이용될 수 있다. 또한, 상기 n형 질화물 반도체층(110)은 금속유기물 화학적 기상증착법(MOCVD)을 이용하여 형성될 수 있다. 형성된 n형 질화물 반도체층(110)은 단결정으로 형성될 수 있으며, 일부 영역에서 결함을 가진 양상으로 형성될 수 있다. 형성된 n형 질화물 반도체층(110)은 전압에 의해 발생되는 전자의 전달층으로 사용된다.
또한, 상기 n형 질화물 반도체층(110)의 두께는 100nm 내지 50um의 두께를 가진다. n형 반도체층의 두께가 100nm 미만인 경우, 충분한 결정성을 확보하기 곤란하며, 50um를 상회하는 경우, 과도한 공정시간 및 전자전달 현상에서의 손실이 발생된다.
이 때, 상기 기판(100)과 상기 제1 도전형 반도체층(110) 사이에 버퍼층 또는 반사층이 형성될 수 있다. 상기 버퍼층은 상기 제1 도전형 반도체층과 같은 결정구조를 가질 수 있다. 이 때, 상기 버퍼층은 화학적 기상 증착 또는 물리적 기상 증착을 통해 형성될 수 있다. 특히, 상기 버퍼층은 금속 유기물 화학적 기상 증착법(MOCVD)을 이용함이 바람직하다. 상기 버퍼층의 두께는 20nm 내지 1um를 가짐이 바람직하다. 상기 버퍼층의 두께가 20nm 미만인 경우, 상부 막질의 형성시 결정성을 확보하기 곤란하며, 버퍼층의 두께가 1um를 상회하는 경우, 과도한 공정시간이 요구되는 문제가 발행한다.
상기 제1 도전형 반도체층(110) 상에 광활성층(120)을 형성한다(S120). 상기 광활성층(120)은 양자점 구조, 진성 반도체 구조 또는 다중 양자우물 구조를 가질 수 있다.
특히, 상기 광활성층(120)이 다중양자우물 구조를 가지는 경우, 장벽층과 우물층이 교대로 형성되는 양상을 가진다. 장벽층과 우물층은 인듐 원소의 함량비에 따라 결정된다. 다중양자우물 구조로 광활성층(120)이 형성되는 경우, 장벽층은 5nm 내지 15nm의 두께를 가지고, 우물층은 1.5nm 내지 3.5nm의 두께를 가짐이 바람직하다.
상기 광활성층(120)은 상기 제1 도전형 반도체층(110)과 동일한 결정구조를 가지며, 성장의 선택성을 가진다. 예컨대, 상기 제1 도전형 반도체층(110)이 GaN을 포함하는 경우, 상기 광활성층(120)은 InGaN을 가질 수 있다. 이 때, 인듐 함유량이 높을수록 장파장 대역까지 제어가 가능한 발광다이오드의 구현이 가능할 수 있다.
상기 광활성층(120) 상에 제2 도전형 반도체층(130)을 형성한다(S130).
상기 제2 도전형 반도체층(130)은 p형 질화물 반도체층일 수 있다. 상기 p형 질화물 반도체의 도판트로 2족 원소를 사용하며, 바람직하게는 Mg가 사용될 수 있다. p형 질화물 반도체층도 광활성층(120)과 마찬가지로 성장의 선택성을 가진다. 따라서, 광활성층(120) 상부에만 성장하는 특징을 가질 수 있다. 상기 제2 도전형 반도체층의 두께는 100nm 내지 50um로 설정됨이 바람직하다.
두께가 100nm 미만인 경우, 충분한 결정성의 확보가 힘들며, 두께가 50um를 상회하는 경우, 정공의 원활한 이동이 저하된다.
도 2 또는 도 4를 참조하면, 상기 광활성층(120) 및 상기 제2 도전형 반도체층(130)을 관통하고, 상기 제1 도전형 반도체층(110)의 적어도 일부 영역이 노출되도록 비아홀을 형성한다(S160).
이 때, 상기 비아홀은 상기 제2 도전형 반도체층(130)의 표면 일부가 노출되도록 마스크층을 패터닝하여 상기 비아홀을 형성할 수 있다. 상기 마스크층은 상기 제2 도전형 반도체층(130)의 상부에 형성되며, 상기 마스크층은 상기 제2 도전형 반도체층(130)과 식각 선택비를 가진 물질이라면, 어느 것이라도 가능할 수 있다. 이 때, 상기 마스크층은 실리콘 산화막 및 실리콘 질화막으로 이루어진 군으로부터 선택되는 적어도 하나를 사용하는 것이 바람직하다. 실리콘 산화물이 마스크층으로 사용될 수 있다. 이는 상기 실리콘 산화막 및 실리콘 질화막이 하부의 막질을 근거로 성장되는 특성을 가졌기 때문에 마스크층을 형성하기 용이하기 때문이다. 상기 마스크층은 화학적 기상증착 또는 물리적 기상증착을 통해 형성된다.
이 후, 상기 마스크층에 대한 선택적 식각을 통해 규칙적인 피치를 가진 패턴을 형성한다. 패턴의 형성에 의해 상기 제2 도전형 반도체층(130)의 일부 영역은 노출된다. 상기 개구부의 형성은 통상의 포토리소그래피 공정 및 식각을 통해 형성될 수 있다. 즉, 마스크층 상에 포토레지스트를 도포하고, 패터닝을 통해 포토레지스트 패턴을 형성한다. 이어서, 포토레지스트 패턴을 식각마스크로 하여 식각을 수행하면, 상기 제1 도전형 반도체층(110)의 적어도 일부 영역이 노출되도록 비아홀을 형성할 수 있다. 이 때, 상기 비아홀의 패턴은 규칙적인 배열을 가질 수 있고, 상기 패턴은 도트 패턴(Dot pattern), 라인 패턴(Line pattern), 또는 핑거 패턴(finger pattern)일 수 있다.
이렇게 형성된 비아홀은 상기 발광다이오드로부터 발생된 열을 효과적으로 방출할 수 있는 열 이동경로 역할을 할 수 있다.
도 2 또는 도 5를 참조하면, 상기 비아홀 내주면에 열전도 강화층(140)을 증착한다(S170).
상기 열전도 강화층(140)은 상기 비아홀 내의 단락 전류 방지 및 열을 효과적으로 전달시킬 수 있는 절연 및 열전도 강화 특성을 가진 물질을 이용하는 것이 바람직하며, 질화붕소(BN), 그라핀(graphene), 질화알루미늄(AlN), DLC(diamond like carbon), 및 탄화규소(SiC)로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있으며, 구리, 은, 금, 알루미늄, 또는 타타늄과 같이 열전도성이 큰 금속들 중 적어도 어느 하나의 물질과 혼용하여 형성될 수 있다. 다만, 상기 열전도 강화층에 포함된 물질이 전기 전도도가 높을 경우, 열전도 강화층을 형성하기에 앞서 절연층을 형성하는 것이 바람직하며, 이는 후술되어질 내용에 더 상세히 설명될 것이다.
상기 열전도 강화층(140)을 증착하기 위해서는 열증착법, 이빔 증착법, 스퍼터링, 레이저 증착법, 또는 수열 합성법을 사용할 수 있으나 이에 한정되지 않는다. 또한, 상기 열전도 강화 물질의 상태가 액상인 경우 드롭캐스팅(drop casting)이나 도포가 가능하다면 다른 방법들도 채용이 가능하다.
상기 열전도 강화층(140)을 증착함으로서, 발광다이오드에서 발생하는 열의 방사를 통한 온도 감쇄 효과로 높은 온도에 따른 상기 발광소자의 효율저하를 방지할 수 있다. 또한 상기 발광다이오드내의 광분포를 균일하게 유지하여 발광다이오드의 수명을 연장할 수 있으며, 에너지 효율을 높여 전력 효율을 증가시킬 수 있다.
이 때, 상기 열전도 강화층(140)에 포함된 열전도 강화물질이 전기 전도도가 큰 물질일 경우, 상기 열전도 강화층(140)을 증착하기 전에 비아홀 내주면에 절연층을 증착하는 단계를 더 포함할 수 있다. 상기 절연층은 SiO2, Al2O3, 또는 HfO2와 같은 얇은 산화물일 수 있다. 이렇게 형성된 절연층은 상기 열전도 강화물질이 전기 전도도가 큰 물질일 경우, 상기 열전도 강화층(140)이 상기 반도체층 또는 활성층과 전기적인 접속을 막아, 발광다이오드의 단락전류를 방지할 수 있다. 또한, 상기 절연층을 형성하기 위해서는 화학적 증기 증착법(Chemical Vapor Deposition, CVD) 또는 스퍼터링(sputtering) 등을 사용할 수 있다.
또한, 상기 절연층을 증착할 시 상기 제2 도전형 반도체층(130) 상에 증착된 절연층을 제거하기 위하여 선택적 에칭 또는 경사 에칭 공정을 이용할 수 있다. 이는 상기 절연층을 형성시 상기 비아홀의 내주면이 아닌 상기 제2 도전형 반도체층(130) 상에 절연층이 형성되었을 시, 발생하는 보이드를 방지할 수 있다. 또한, 상기 비아홀의 저면에 있는 절연층이 식각되는 것을 방지하기 위하여, 선택적 에칭 또는 경사 에칭을 이용하는 것이 바람직하다.
이 후, 상기 열전도 강화층(140)을 형성한 후, 남아있는 비아홀에 패시베이션 물질이 충진되는 것이 바람직하다. 상기 패시베이션 물질이 충진됨에 따라, 발광소자의 소자 특성의 안정화를 꾀할 수 있다. 이 때, 상기 패시베이션 물질로는 절연특성을 갖는 물질이 바람직하다.
도 2 또는 도 6을 참조하면, 이 후, 상기 제1 도전형 반도체층(110)에 전기적으로 접속되는 제1 전극(160)을 형성한다(S180). 마지막으로, 상기 제2 도전형 반도체층(130)에 전기적으로 접속되는 제2 전극(170)을 형성한다(S190).
이 때, 상기 제2 도전형 반도체층(130) 상에 전류 확산층(150)을 형성할 수 있으나, 생략이 가능하다. 상기 전류 확산층(150)은 소정의 광투과율과 전기 전도도를 가질 필요가 있다. 따라서, ITO를 상기 전류 확산층(150)으로 이용함이 바람직하다. 다만, 실시예에 따라 ITO 이외에 IZO 등 다양한 물질이 선택될 수 있다.
상기 전류 확산층(150)은 통상의 증착법을 도포된다. 따라서, 제2 도전형 반도체층(130) 상부에 걸쳐 형성된다. 또한, 상기 전류 확산층(150)은 통상의 포토리소그래피 공정을 통해 패터닝될 수 있다.
이 때, 상기 제1 도전형 반도체층 상부 표면 및 제2 도전형 반도체층(110) 상부에 각각 제1 전극(160) 및 제2 전극(170)을 형성한다. 또한, 상기 제2 도전형 반도체층(130) 상부에 상기 전류확산층(150)이 형성됐을 경우, 상기 제2 전극(170)은 상기 전류확산층(150) 상에 형성될 수 있다. 상기 제1 전극(160) 은 음극, 상기 제2 전극(170)은 양극일 수 있으며, 상기 음극 및 양극의 형성은 하드 마스크를 이용하는 통상의 전극공정에 따른다. 예컨대 음극은 Cr/Au 또는 Ti/Al/Au를 포함할 수 있다. 또한, 양극은 Cr/Au 또는 Ni/Au를 가질 수 있다.
특히, 전극 패드를 형성하는 상기 양극 및 음극은 하부 막질의 평활한 면에 형성됨이 바람직하다. 예컨대, 음극은 상기 열전도체층 또는 상기 절연층의 식각에 의해 노출된 상기 n형 질화물 반도체층의 평활한 면상에 형성되고, 양극은 전류 확산층(150)의 평활한 면에 형성됨이 바람직하다.
도 7은 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 플로우차트이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 발광다이오드의 제조방법은 먼저, 희생기판(201) 상에 제1 도전형 반도체층(210)을 형성한다(S210). 이 후, 상기 제1 도전형 반도체층(210) 상에 광활성층(220)을 형성한다(S220). 이 후, 상기 광활성층(220) 상에 제2 도전형 반도체층(230)을 형성한다(S230). 이 후, 상기 제2 도전형 반도체층(230) 상에 리셉터 기판(202)을 부착한다(S240). 이 후, 상기 희생기판(201)을 분리한다(S250). 이 후, 상기 제1 도전형 반도체층(210) 및 상기 광활성층(220)을 관통하고, 상기 제2 도전형 반도체층(230)의 적어도 일부 영역이 노출되도록 비아홀을 형성한다(S260). 이 후, 상기 비아홀 내주면에 열전도 강화층(240)을 증착한다(S270). 이 후, 상기 비아홀 내에 제1 전극(260)을 형성한다(S280). 마지막으로, 상기 제2 도전형 반도체층(230)에 전기적으로 접속되는 제2 전극(270)을 형성한다(S290).
도 8내지 도 12는 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 7 또는 도 8을 참조하면, 희생기판(201) 상에 제1 도전형 반도체층(210)(S210), 광활성층(220)(S220), 제2 도전형 반도체층(230)(S230), 및 리셉터 기판(202)(S240)을 순차적으로 적층한다.
희생기판(201) 상에 상기 제1 도전형 반도체층(210), 상기 광활성층(220), 및 상기 제2 도전형 반도체층(230)을 순차적으로 적층하는 단계는 상기 전술된 실시예의 내용과 동일하다(S110, S120, S130 참조). 이 때, 상기 희생기판(201)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 이종기판일 수 있다.
이 후, 상기 제2 도전형 반도체층(230) 상에 리셉터 기판(202)을 부착한다(S240).
상기 리셉터 기판(202)은 도전성 기판 또는 반도체 기판일 수 있다. 예컨대, GaN, ZnO, GaP, AlGaINP, SiSe, AlInGaN 또는 InGaN 등의 반도체 기판이나, Cu, CuW, Mo, Ni, Au, Al, Zn, Ag, W, Ti, Pt, Pd, Cr 또는 Fe의 단일 금속 또는 이들의 합금 기판일 수 있다. 이 때, 상기 리셉터 기판(202)은 상기 희생기판(201)이 분리된 이후에도 상기 제2 도전형 반도체층(230)과 접한 상태로 남아서 수직형 발광소자로 사용될 수 도 있고, 상기 희생기판(201)을 분리하기 위한 임시 기판으로 사용되어 상기 희생기판(201)이 분리된 후 제거될 수도 있다. 또한 상기 리셉터 기판(202)을 부착하기 위해 열과 압력을 이용하여 상기 제2 도전형 반도체층(230)과 결합시킬 수 있다.
이 때, 상기 제2 도전형 반도체층(230)과 상기 리셉터 기판(202) 사이에 금속 반사층(미도시) 또는 접착층(미도시)이 형성될 수 있다. 상기 금속 반사층은 상기 리셉터 기판(202)으로 향하는 광을 반사시키는 열할을 한다. 상기 금속 반사층은 반사율이 큰 금속물질, 예컨대 은(Ag), 알루미늄(Al), 백금(Pt), 및 로듐(Rh)으로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있으나 이에 한정되지 않는다.
또한, 상기 접착층은 상기 리셉터 기판(202)와 상기 금속 반사층의 접착력을 향상시켜 상기 리셉터 기판(202)이 상기 금속 반사층으로부터 분리되는 것을 방지할 수 있다.
도 7 또는 도 9를 참조하면, 상기 희생기판(201)을 분리한다(S250).
이 때, 상기 희생기판(201)을 분리하기 위해서 상기 제1 도전형 반도체층(210)으로부터 레이져 리프트-오프(laser lift-off), 화학적 리프트-오프(chemical lift-off), 또는 그라인딩과 폴리싱(Grinding and policing) 등의 방법을 이용하여 상기 희생기판(201)을 제거할 수 있다.
도 7 또는 도 10을 참조하면, 상기 제1 도전형 반도체층(210) 및 상기 광활성층(220)을 관통하고, 상기 제2 도전형 반도체층(230)의 적어도 일부 영역이 노출되도록 비아홀을 형성한다(S260).
상기 비아홀을 형성하는 단계는 상기 전술된 비아홀의 형성 단계과 내용이 동일하다(S160 참조). 다만, 상기 희생기판(201) 분리 과정을 통해, 상기 제1 도전형 반도체층(210) 및 상기 광활성층(220)을 관통하고, 상기 제2 도전형 반도체층(230)의 적어도 일부 영역이 노출되도록 비아홀을 형성해야 한다.
도 7 또는 도 11을 참조하면, 상기 비아홀 내주면에 열전도 강화층(240)을 증착한다(S270). 상기 열전도 강화층(240)을 증착하는 단계는 상기 전술된 열전도 강화층(240)을 형성하는 단계와 내용이 동일하다(S170 참조).
이 때, 전술된 내용과 같이 상기 열전도 강화층(240)에 포함된 열전도 강화물질이 전기 전도도가 큰 물질일 경우, 상기 열전도 강화층(240)을 증착하기 전에 비아홀 내주면에 절연층을 증착하는 단계를 더 포함할 수 있다. 다만, 상기 희생기판(201) 분리 과정에 따라, 절연층을 증착할 시 선택적 에칭 또는 경사 에칭 공정을 이용하는 것은 상기 제1 도전형 반도체층(230) 상에 증착된 절연층을 제거하기 위함이다.
도 7 또는 도 12를 참조하면, 상기 비아홀 내에 제1 전극(260)을 형성한다(S280).
상기 제1 전극(260)은 음극일 수 있다. 예컨대 상기 음극은 Cr/Au 또는 Ti/Al/Au를 포함할 수 있다. 또한, 상기 제1 전극(260)의 형성은 하드 마스크를 이용하는 통상의 전극공정에 따른다. 또한, 상기 제1 전극(260)은 상기 제1 도전형 반도체층(210) 상부까지 더 형성될 수 있다.
마지막으로, 상기 제2 도전형 반도체층(230)에 전기적으로 접속되는 제2 전극(270)을 형성한다(S290).
상기 제2 전극(270)은 양극일 수 있다. 상기 양극은 Cr/Au 또는 Ni/Au를 가질 수 있다. 또한, 상기 제2 전극(270)은 식각에 의해 노출된 상기 제2 도전형 반도체층(230)의 평활한 면상, 상기 금속 반사층 상, 또는 상기 리셉터 기판(202)이 도전성 기판일 경우 상기 리셉터 기판(202)과 접하게 형성될 수 있고, 하드 마스크를 이용하는 통상의 전극공정에 따라 형성될 수 있다.
이렇게 제조된 발광 다이오드는 수직형구조를 가진다. 이렇게 수직형 구조를 갖는 발광 다이오드는 결정결함이 적어 내부효율(intermal efficiency)이 높고 고신뢰성을 가지며 전류확산이 용이하다. 또한, 더 높은 광출력을 얻을 수 있다.
정리하면, 본 발명에 따른 발광다이오드는 다이오드 발광층 내부에 비아홀을 형성하고 상기 비아홀 내주면에 열전도 강화층을 증착한다. 이에, 소자내부에서 발열하는 열량의 방사를 통한 온도 감쇄 효과로 높은 온도에 따른 발광다이오드의 효율저하를 방지하고, 소자내의 광분포를 균일하게 유지하여 소자의 수명을 연장할 수 있다. 이에 따라 에너지 효율을 높여 전력효율을 증가시킬 수 있다. 또한, 상기 발광다이오드는 수평 또는 수직형 구조를 가질 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.
100 : 기판 110, 210 : 제1 도전형 반도체층
120, 220 : 광활성층 130, 230 : 제2 도전형 반도체층
140, 240 : 열전도 강화층 150 : 전류 확산층
160, 260 : 제1 전극 170, 270 : 제2 전극
201 : 희생기판 202 : 리셉터 기판

Claims (14)

  1. 기판 상에 형성된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 형성된 광활성층;
    상기 광활성층 상에 형성된 제2 도전형 반도체층;
    상기 광활성층 및 상기 제2 도전형 반도체층을 관통하고, 상기 제1 도전형 반도체층의 적어도 일부 영역이 노출되도록 형성된 비아홀;
    상기 비아홀 내주면에 증착된 열전도 강화층;
    상기 비아홀 내주면과 상기 열전도 강화층 사이에 배치된 절연층;
    상기 제1 도전형 반도체층에 전기적으로 접속되는 제1 전극; 및
    상기 제2 도전형 반도체층에 전기적으로 접속되는 제2전극을 포함하고,
    상기 열전도 강화층은 질화붕소(BN), 그라핀(graphene), DLC(diamond like carbon), 및 탄화규소(SiC)로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 것인, 질화물계 발광다이오드.
  2. 제1항에 있어서,
    상기 발광다이오드는 수평형 구조 또는 수직형 구조인 것을 특징으로 하는 질화물계 발광다이오드.
  3. 제2항에 있어서,
    상기 발광다이오드가 수직형 구조일 경우, 상기 제1 전극은 상기 비아홀 내부에 충진된 것을 특징으로 하는 질화물계발광다이오드.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 제1 전극 또는 제2 전극은 도트 패턴, 라인 패턴, 또는 핑거패턴의 구조를 포함하는 질화물계 발광다이오드.
  7. 기판 상에 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층 상에 광활성층을 형성하는 단계;
    상기 광활성층 상에 제2 도전형 반도체층을 형성하는 단계;
    상기 광활성층 및 상기 제2 도전형 반도체층을 관통하고, 상기 제1 도전형 반도체층의 적어도 일부 영역이 노출되도록 비아홀을 형성하는 단계;
    상기 비아홀 내주면에 절연층을 증착하는 단계;
    상기 비아홀 내 절연층 상에 열전도 강화층을 증착하는 단계;
    상기 제1 도전형 반도체층에 전기적으로 접속되는 제1 전극을 형성하는 단계; 및
    상기 제2 도전형 반도체층에 전기적으로 접속되는 제2전극을 형성하는 단계를 포함하고,
    상기 열전도 강화층은 질화붕소(BN), 그라핀(Graphene), DLC(diamond like carbon), 및 탄화규소(SiC)로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 것인, 질화물계 발광다이오드의 제조방법.
  8. 삭제
  9. 제7항에 있어서,
    상기 절연층을 증착하는 단계에서,
    상기 제2 도전형 반도체층 상에 증착된 절연층을 제거하기 위하여 선택적 에칭 또는 경사 에칭 공정을 이용하는 것을 특징으로 하는 질화물계 발광다이오드의 제조방법.
  10. 삭제
  11. 희생 기판 상에 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층 상에 광활성층을 형성하는 단계;
    상기 광활성층 상에 제2 도전형 반도체층을 형성하는 단계;
    상기 제2 도전형 반도체층 상에 리셉터 기판을 부착하는 단계;
    상기 희생 기판을 분리하는 단계;
    상기 제1 도전형 반도체층 및 상기 광활성층을 관통하되, 상기 제2 도전형 반도체층의 적어도 일부 영역이 노출되도록 비아홀을 형성하는 단계;
    상기 비아홀 내주면에 절연층을 증착하는 단계;
    상기 비아홀 내의 상기 절연층 상에 열전도 강화층을 형성하는 단계;
    상기 비아홀 내에 제1 전극을 형성하는 단계; 및
    상기 제2 도전형 반도체층에 전기적으로 접속되는 제2전극을 형성하는 단계를 포함하고, 상기 열전도 강화층은 질화붕소(BN), 그라핀(Graphene), DLC(diamond like carbon), 및 탄화규소(SiC)로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 것인, 질화물계 발광다이오드의 제조방법.
  12. 삭제
  13. 제11항에 있어서,
    상기 절연층을 증착하는 단계에서,
    상기 제1 도전형 반도체층 상에 증착된 절연층을 제거하기 위하여 선택적 에칭 또는 경사 에칭 공정을 이용하는 것을 특징으로 하는 질화물계 발광다이오드의 제조방법.
  14. 삭제
KR1020130121322A 2013-10-11 2013-10-11 열전도강화층을 포함하는 질화물계 발광 다이오드 및 이의 제조방법 KR101555864B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130121322A KR101555864B1 (ko) 2013-10-11 2013-10-11 열전도강화층을 포함하는 질화물계 발광 다이오드 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130121322A KR101555864B1 (ko) 2013-10-11 2013-10-11 열전도강화층을 포함하는 질화물계 발광 다이오드 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20150042549A KR20150042549A (ko) 2015-04-21
KR101555864B1 true KR101555864B1 (ko) 2015-09-30

Family

ID=53035583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130121322A KR101555864B1 (ko) 2013-10-11 2013-10-11 열전도강화층을 포함하는 질화물계 발광 다이오드 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101555864B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665361B1 (ko) 2005-12-27 2007-01-09 삼성전기주식회사 질화물 발광다이오드 패키지
KR100668965B1 (ko) 2005-09-27 2007-01-12 엘지전자 주식회사 발광 소자 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668965B1 (ko) 2005-09-27 2007-01-12 엘지전자 주식회사 발광 소자 및 그의 제조 방법
KR100665361B1 (ko) 2005-12-27 2007-01-09 삼성전기주식회사 질화물 발광다이오드 패키지

Also Published As

Publication number Publication date
KR20150042549A (ko) 2015-04-21

Similar Documents

Publication Publication Date Title
US10672952B2 (en) Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
TWI601321B (zh) 由多層結構形成之發光晶粒組件
US20060154393A1 (en) Systems and methods for removing operating heat from a light emitting diode
JP4994758B2 (ja) 窒化ガリウム系半導体発光素子及びその製造方法
US7432119B2 (en) Light emitting diode with conducting metal substrate
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
US20100283070A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP2009004625A (ja) 半導体発光装置
JP2010541216A (ja) オプトエレクトロニクス半導体本体
KR20100035846A (ko) 발광 소자 및 그 제조방법
KR20100108906A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
US20090001402A1 (en) Semiconductor element and method of making the same
TW201547053A (zh) 形成發光裝置的方法
KR101154511B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR101555864B1 (ko) 열전도강화층을 포함하는 질화물계 발광 다이오드 및 이의 제조방법
CN210040239U (zh) 发光二极管
KR100726966B1 (ko) 동종기판의 표면 형상을 이용한 질화갈륨계 반도체발광소자 및 그 제조방법
KR101289793B1 (ko) 발광 다이오드 및 그 제조방법
US20210367108A1 (en) Semiconductor light emitting device and light emitting device package
KR100832301B1 (ko) 동종기판에 표면요철을 구비한 반도체 발광소자 및 그제조방법
KR20150045075A (ko) 열전도 강화층을 포함하는 발광다이오드 및 이의 제조방법
KR101634370B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
TWI336142B (en) Light-emitting diode and manufacturing method thereof
KR20120065704A (ko) 발광소자 및 그 발광 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 4