KR101554815B1 - 관통전극 웨이퍼 제조방법 - Google Patents

관통전극 웨이퍼 제조방법 Download PDF

Info

Publication number
KR101554815B1
KR101554815B1 KR1020140026936A KR20140026936A KR101554815B1 KR 101554815 B1 KR101554815 B1 KR 101554815B1 KR 1020140026936 A KR1020140026936 A KR 1020140026936A KR 20140026936 A KR20140026936 A KR 20140026936A KR 101554815 B1 KR101554815 B1 KR 101554815B1
Authority
KR
South Korea
Prior art keywords
adhesive layer
process wafer
wafer
adhesive
slurry
Prior art date
Application number
KR1020140026936A
Other languages
English (en)
Other versions
KR20150104935A (ko
Inventor
서현모
강동수
최정태
손혁주
안현환
최우진
아키라 시라이시
Original Assignee
(주)에스티아이
가부시키가이샤 레이텍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에스티아이, 가부시키가이샤 레이텍스 filed Critical (주)에스티아이
Priority to KR1020140026936A priority Critical patent/KR101554815B1/ko
Publication of KR20150104935A publication Critical patent/KR20150104935A/ko
Application granted granted Critical
Publication of KR101554815B1 publication Critical patent/KR101554815B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 관통전극 웨이퍼 제조방법에 관한 것으로, a) 액상의 접착제를 지지부재 상에 도포하는 단계와, b) 상기 접착제에 프로세스 웨이퍼를 안착시키되, 소자형성면이 상기 접착제를 향하도록 안착시킨 후 상기 접착제를 경화시켜 접착층을 형성하는 단계와, c) 상기 프로세스 웨이퍼의 상면을 연마 가공하는 단계와, d) 에어와 슬러리 혼합물을 노즐로 분사하여, 상기 프로세스 웨이퍼의 가장자리 둘레 영역 하부의 접착층을 제거하는 단계를 포함한다. 본 발명은 에어와 슬러리 혼합물을 분사하여 프로세스 웨이퍼의 가장자리 및 그 하부의 접착층을 제거하여, 후속 공정에서 접착층에 의한 파티클의 발생을 방지하여, 수율 저하를 방지할 수 있는 효과가 있으며, 또한 프로세스 웨이퍼의 손상을 주지 않아 공정의 안정화 및 생산성 향상의 효과가 있다.

Description

관통전극 웨이퍼 제조방법{Manufacturing method for Through silicon via wafer}
본 발명은 관통전극 웨이퍼 제조방법에 관한 것으로, 보다 상세하게는 프로세스 웨이퍼의 손상을 방지하면서 측면으로 노출된 접착제를 제거할 수 있는 관통전극 웨이퍼 제조방법에 관한 것이다.
최근 반도체 제조 업체들은 다수의 웨이퍼를 수직으로 적층하고, 각 기판을 전기적으로 연결하기 위한 수직 콘택을 형성하는 방법에 대하여 연구하고 있다. 이때 웨이퍼의 두께를 얇게 만들기 위하여 소자 형성영역의 배면측을 연마가공하거나 수직 콘택을 형성하거나, 둘 이상의 웨이퍼를 적층할 때 위치의 변동을 방지하기 위하여 프로세스 웨이퍼를 지지부재 상에 접착제로 고정하는 방법을 사용하고 있다.
이처럼 프로세스 웨이퍼를 지지부재에 고정하는 방법으로, 공개특허 10-2010-0132545호(2010년 12월 17일 공개, 작은 직경의 고밀도 웨이퍼 관통 비아 다이 스태킹을 위한 정렬/센터링 가이드를 생성하는 방법)의 도 3b에는 실리콘 캐리어(204) 상의 접착층(206)에 의해 고착된 제1다이(200)에 대하여 기재되어 있다.
이때 접착층(206)으로 액상의 접착제를 주로 사용하고 있으며, 접착층(206)을 지지부재(실리콘 캐리어 또는 글라스 캐리어, 204) 상에 도포하고, 프로세스 웨이퍼(제1다이, 200)를 부착하여, 후속 공정시 위치의 변동을 방지하게 된다.
그러나 이처럼 액상의 접착제를 도포하고, 지지부재(204)와 프로세스 웨이퍼(200)를 부착할 때 그 액상의 접착제가 측면부로 유출되어 경화되며, 프로세스 웨이퍼(200)를 처리하는 과정에서 이물로 작용하게 된다.
이와 같은 종래의 문제점을 단순화된 도면을 통해 상세히 설명하면 다음과 같다.
도 1 내지 도 3은 종래 관통 전극 제조용 접착제 제거 공정 수순단면도이다.
도 1 내지 도 3을 각각 참조하면 종래 다중 적층형 반도체 제조용 접착제 제거 방법은, 지지부재(204)의 상부에 액상의 접착층(206)을 도포하는 단계(도 1)와, 상기 액상의 접착층(206)의 상부에 프로세스 웨이퍼(200)를 적층하는 단계(도 2)와, 상기 접착상태의 프로세스 웨이퍼(200)의 상부를 연마가공하는 단계(도 3)를 포함한다.
이하, 상기와 같이 구성되는 종래 관통 전극 제조용 접착제 제거 공정의 구성과 작용을 보다 상세히 설명한다.
먼저, 도 1에 도시한 바와 같이 지지부재(204)의 상부에 액상의 접착층(206)을 도포한다. 이때 접착층(206)의 균일한 도포를 위하여 지지부재(204)를 회전시키는 상태에서 액상의 접착제 액적을 지지부재의 상부 중앙에 낙하시켜 고르게 퍼져 액상의 코팅이 이루어지게 된다.
그 다음, 도 2에 도시한 바와 같이 상기 접착층(206)에 프로세스 웨이퍼(200)를 접착한다. 상기 프로세스 웨이퍼(200)는 상기 접착층(206)과 접하는 면이 소자 형성면이 되며, 이때 접착층(206)은 액상이므로 프로세스 웨이퍼(200)에 의해 하향으로 압력이 작용하기 때문에, 접착층(206)이 측면측으로 퍼져 프로세스 웨이퍼(200)와 지지부재(204)의 측면으로 흐르게 된다.
그 다음, 도 3에 도시한 바와 같이 프로세스 웨이퍼(200)의 상면을 일부 제거한다. 상기 프로세스 웨이퍼(200)에 형성된 소자의 예로서 관통전극(Through silicon via)가 형성된 것일 수 있으며, 공개특허 10-2010-0021856호(2010년 2월 26일 공개, 관통 전극을 갖는 반도체 장치의 형성방법 및 관련된 장치)는 관통 전극을 웨이퍼의 두께 전체를 관통하도록 형성하기는 어렵기 때문에 수직으로 관통되는 전극을 형성한 후, 웨이퍼의 배면을 평탄하게 제거하여, 전극의 아랫부분이 노출되도록 하여 실질적인 관통 전극을 형성하는 방법에 대하여 기재하고 있다.
이처럼 프로세스 웨이퍼(200)는 소자 형성면이 접착층(206)에 접합된 상태에서 화학적 기계적 폴리싱(CMP) 등의 방법으로 연마되어, 관통 전극이 프로세스 웨이퍼(200)의 상하로 노출되도록 할 수 있다.
이때 프로세스 웨이퍼(200)와 지지부재(204)의 사이 가장자리에는 접착층(206)이 노출되며 이는 후속공정을 위하여 이동할 때 카세트 등의 측면에 접착층(206)이 묻어 오염을 발생시킬 수 있으며, 진공 열처리 등의 후속공정에서 접착층(206)이 떨어져 나가 오염원으로 작용하여 수율을 저하시키는 문제점이 있었다.
이와 같은 문제점을 고려하여, 도 4에 도시한 바와 같이 프로세스 웨이퍼(200)의 가장자리 영역과 그 가장자리 영역 하부의 접착층(206)을 그라인더(300)로 연마하거나, 케미컬을 사용하여 제거하는 기술이 종래에 사용되었다.
그라인더로 연마하는 경우 모서리 부분이 거칠어지는 칩핑 현상과, 에지 부분에 크랙이 발생할 수 있으며, 크랙이 진행되어 이후 프로세스 웨이퍼(200)가 소낭될 수 있는 문제점이 있었으며, 칩핑 및 크랙 현상에 의해 파티클이 발생하여 오염원으로 작용하여, 파티클 제거를 위한 세정공정이 더 필요하여 공정단계가 증가하는 문제점이 있었다.
또한 케미컬을 사용하는 경우에는 오버에칭(over etching)이 발생할 수 있는 문제점이 있었다.
상기와 같은 문제점을 감안한 본 발명이 해결하고자 하는 과제는, 프로세스 웨이퍼를 지지부재 상에 접착할 때, 측면으로 유출되는 접착층을 제거하여 오염의 발생 원인을 줄여 수율을 높일 수 있는 관통전극 웨이퍼 제조방법을 제공함에 있다.
또한 본 발명이 해결하고자 하는 다른 과제는, 측면 접착층을 제거할 때 프로세스 웨이퍼에 크랙이 발생하는 등의 손상이 발생하는 것을 방지할 수 있는 관통전극 웨이퍼 제조방법을 제공함에 있다.
아울러 본 발명은 종래와 같이 파티클 제거를 위한 세정공정을 생략하여 공정단계를 간소화하는 효과가 있다.
상기와 같은 과제를 해결하기 위한 본 발명 관통전극 웨이퍼 제조방법은, a) 액상의 접착제를 지지부재 상에 도포하는 단계와, b) 상기 접착제에 프로세스 웨이퍼를 안착시키되, 소자형성면이 상기 접착제를 향하도록 안착시킨 후 상기 접착제를 경화시켜 접착층을 형성하는 단계와, c) 상기 프로세스 웨이퍼의 상면을 연마 가공하는 단계와, d) 에어와 슬러리 혼합물을 노즐로 분사하여, 상기 프로세스 웨이퍼의 가장자리 둘레 영역와 그 가장자리 둘레 영역 하부의 접착층을 제거하는 단계를 포함한다.
본 발명 관통전극 웨이퍼 제조방법은, 에어와 슬러리 혼합물을 분사하여 프로세스 웨이퍼의 가장자리 및 그 하부의 접착층을 제거하여, 후속 공정에서 접착층에 의한 파티클의 발생을 방지하여, 수율 저하를 방지할 수 있는 효과가 있다.
또한 본 발명 관통전극 웨이퍼 제조방법은, 마스크를 형성해야 하는 플라즈마 에칭이나 화학적 에칭에 비하여 공정단계가 단순하여, 시간 및 비용을 절감할 수 있는 효과가 있다.
그리고 프로세스 웨이퍼와 접착층의 제거에 각기 다른 슬러리를 사용함으로써, 접착층과 지지부재의 선택비를 높여 접착층을 제거하는 과정에서 지지부재가 손상되는 것을 방지하여, 지지부재를 재사용함이 가능한 효과가 있다.
또한 본 발명 관통전극 웨이퍼 제조방법은, 파티클의 발생을 방지하여 별도의 세정공정이 요구되지 않음으로써, 공정단계를 간소화할 수 있는 효과가 있다.
아울러 본 발명은 에어와 함께 슬러리를 분사하여 프로세스 웨이퍼의 가장자리 및 그 하부의 접착층을 제거할 때 상기 프로세스 웨이퍼의 제거 영역 안쪽의 프로세스 웨이퍼 상에 세정수를 분사하여 슬러리의 제거가 용이하도록 함과 아울러 슬러리가 정해진 영역 이내로 분사되어 프로세스 웨이퍼를 손상시키는 것을 방지하여 공정의 안정성을 확보할 수 있는 효과가 있다.
도 1 내지 도 3은 종래 관통전극 웨이퍼의 제조공정 수순 단면도이다.
도 4는 종래 관통전극 제조공정의 다른 실시 단면도이다.
도 5 내지 도 8은 본 발명의 바람직한 실시예에 따른 관통전극 웨이퍼 제조방법을 보인 단면 수순도이다.
도 9는 본 발명의 다른 실시예에 따른 접착제 제거 방법을 보인 단면 구성도이다.
도 10은 본 발명에 적용되는 프로세스 웨이퍼와 노즐의 위치를 보인 평면도이다.
도 11 내지 도 15는 본 발명의 다른 실시예에 따른 관통 전극 제조용 접착제 제거 방법의 수순 단면도이다.
도 16은 본 발명에 적용될 수 있는 노즐의 설치 각도의 다른 예를 보인 도면이다.
이하, 본 발명 관통전극 웨이퍼 제조방법에 대하여 첨부한 도면을 참조하여 상세히 설명한다.
도 5 내지 도 8은 본 발명의 바람직한 실시예에 따른 관통전극 웨이퍼 제조방법을 보인 단면 수순도이다.
도 5 내지 도 8을 각각 참조하면 본 발명의 바람직한 실시예에 따른 관통전극 웨이퍼 제조방법은, 지지부재(10)의 상부에 액상의 접착제(20)를 도포하는 단계(도 5)와, 상기 액상의 접착제(20) 상에 프로세스 웨이퍼(30)를 안착시키는 단계(도 6)와, 상기 액상의 접착제(20)를 경화시켜 접착층(21)을 형성하여, 프로세스 웨이퍼(30)를 지지부재(10) 상에 접착시킨 후, 프로세스 웨이퍼(30)의 상면 일부를 제거하는 단계(도 7)와, 상기 프로세스 웨이퍼(30)의 소자 형성 영역이 아닌 가장자리 둘레 영역(D)에 슬러리를 포함하는 에어를 분사하여 제거하고, 그 가장자리(D) 하부의 접착층(21)의 가장자리를 제거하는 단계(도 8)을 포함한다.
이하, 상기와 같이 구성되는 본 발명의 바람직한 실시예에 따른 관통전극 웨이퍼 제조방법의 구성과 작용을 더 상세히 설명한다.
먼저, 도 5에 도시한 바와 같이 지지부재(10)의 상부에 액상의 접착제(20)를 균일한 두께로 도포한다. 이때 액상의 접착제(20)는 스핀 코팅 방식으로 도포될 수 있다. 액상의 접착제(20)는 그 종류에 무관하게 적용될 수 있으나 이후의 공정에서 지지부재(10)와 프로세스 웨이퍼(30)를 용이하게 분리할 수 있는 정도의 접착력을 가지며, 이에 더해서 잔류물이 남지 않는 것을 선택하는 것이 바람직하다.
또한 이후의 공정에서 프로세스 웨이퍼(30)의 일부를 연마하는 과정에서 지지대 역할을 수행할 수 있도록, 접착력이 유지될 수 있는 것이어야 한다.
그 다음, 도 6에 도시한 바와 같이 상기 접착제(20)에 프로세스 웨이퍼(30)를 접착시킨다. 상기 프로세스 웨이퍼(30)는 도면에서는 생략되었으나 관통 전극이 소자형성면으로부터 소정 깊이까지 형성된 것이며, 상기 소자형성면이 상기 접착제(20)에 접착되도록 안착시키고, 접착제(20)를 경화시켜 접착층(21)을 형성함으로써 접착시킨다.
이때 프로세스 웨이퍼(30)의 하중에 의하여 액상의 접착제(20)는 가장자리측으로 흐르게 된다.
그 다음, 도 7에 도시한 바와 같이 상기 프로세스 웨이퍼(30)의 상면인 소자형성면의 반대 면을 화학적 기계적 연마법 등의 방법으로 소정 두께 연마하여 평탄하게 제거한다. 이때의 연마의 종점은 전극이 노출될 때일 수 있다.
그 다음, 도 8에 도시한 바와 같이 상기 프로세스 웨이퍼(30)의 가장자리 둘레 영역(D)에 노즐(40)을 사용하여 에어와 슬러리의 혼합물을 분사하여, 프로세스 웨이퍼(30)의 가장자리 둘레 영역(D)과 그 둘레 영역(D) 하부의 접착층(21)을 제거한다.
상기 프로세스 웨이퍼(30)의 가장자리 둘레 영역(D)의 제거에 사용되는 슬러리와 상기 접착층(21)의 제거에 사용되는 슬러리는 다른 종류의 것을 사용할 수 있다. 즉, 프로세스 웨이퍼(30)와 접착층(21)의 제거에 사용되는 슬러리는 그 경도에 차이가 있는 것을 사용함이 바람직하다.
상기 슬러리의 경도차는 프로세스 웨이퍼(30)의 경도에 따라 결정될 수 있으며, 프로세스 웨이퍼(30)의 가장자리 둘레 영역(D)을 제거할 때에는 프로세스 웨이퍼(30)의 모스 경도에 대비하여 80 내지 130%의 경도를 가지는 슬러리 입자를 사용함이 바람직하다. 이러한 슬러리 입자의 예로는 알루미나 또는 실리콘 카바이드를 사용할 수 있다.
이때 알루미나 또는 실리콘 카바이드의 입경은 0.85 내지 30㎛가 적당하며, 분사압력은 1 내지 5kg/cm2으로 하는 것이 바람직하다. 이때 알루미나 또는 실리콘 카바이드의 입경이 0.85㎛ 미만에서는 제거시간이 많이 소요되며, 30㎛를 초과하는 경우에는 프로세스 웨이퍼(30)의 가장자리가 거칠게 가공될 수 있다.
또한 상기 접착층(21)을 제거할 때에는 경도가 프로세스 웨이퍼(30)에 비해 낮은 슬러리 입자를 사용할 수 있으며, 상기 슬러리 입자의 모스 경도는 프로세스 웨이퍼(30)의 모스 경도에 비하여 20 내지 50%의 경도를 가지는 슬러리 입자를 사용함이 바람직하다. 이러한 슬러리 입자의 예로는 레진 입자를 들 수 있다.
상기 접착층(21)을 제거할 때 사용하는 슬러리는 그 입경이 50 내지 100㎛가 적당하며, 분사압력은 1 내지 5kg/cm2으로 하는 것이 바람직하다.
상기 접착층(21) 제거에 사용되는 슬러리의 입경 제한도 상기 프로세스 웨이퍼(30)의 제거에 사용되는 슬러리의 입경 제한 이유와 같다.
상기와 같이 레진 등을 슬러리로 하여 분사하여 접착층(21)을 제거함으로써, 그 제거되는 접착층(21) 하부의 지지부재(10)는 손상되지 않기 때문에 그 지지부재(10)를 반복하여 재사용할 수 있게 된다.
이와 같은 분사에 의해 상기 프로세스 웨이퍼(30)의 가장자리 둘레 영역(D)을 제거하게 되며, 그 하부에 노출되는 접착층(21)을 제거하게 된다.
이처럼 지지부재(10)의 측면에까지 흘러내린 접착제(20)가 경화된 접착층(21)의 일부를 제거함으로써, 이후의 공정에서 접착층(20)에서 파티클이 발생하여 오염원으로 작용하는 것을 방지할 수 있게 된다.
도 9는 본 발명의 다른 실시예에 따른 접착제 제거 방법을 보인 단면 구성도이다.
도 9를 참조하면 상기 도 8에 도시한 바와 같이 슬러리와 에어를 분사하여 프로세스 웨이퍼(30)의 가장자리 둘레 영역(D)과 그 하부의 접착층(21)을 제거할 때, 액체 분사 노즐(50)을 상기 노즐(40)의 안쪽에 위치시켜 탈이온수(DI WATER)를 분사하며, 상기 지지부재(10), 접착층(21) 및 프로세스 웨이퍼(30)의 적층구조 측면에서 진공흡입부(60)를 사용하여 상기 액체 분사 노즐(50)에서 분사되는 물을 흡입한다.
따라서 상기 액체 분사 노즐(50)을 통해 분사되는 액체는, 분사위치에서 바깥쪽으로 향해 흐르게 되어, 상기 슬러리가 프로세스 웨이퍼(30)의 가장자리 둘레 영역(D)의 내측 방향으로 분사되어 프로세스 웨이퍼(30)의 소자 형성 영역을 손상시키는 것을 방지할 수 있다.
또한 분사된 액체는 슬러리와 상기 슬러리에 충돌하여 제거되는 프로세스 웨이퍼(30)의 부산물 및 접착층(21)의 부산물을 효과적으로 세정하여 제거할 수 있게 된다.
상기의 예에서는 액체 분사노즐(50)을 통해 액체를 분사하는 것으로 설명하였으나, 유체(액체, 기체, 액체와 기체 혼합)를 분사하거나 또는 슬릿형태로 분사하여 슬러리가 정해진 영역 외에 분사되는 것을 방지할 수 있다.
도 10은 상기 프로세스 웨이퍼(30)와 노즐(40)의 위치를 보인 평면도이다.
도 10을 참조하면 상기 노즐(40)은 다수로 마련될 수 있으며, 접착층(21)에 의해 지지부재(10)에 접착된 프로세스 웨이퍼(30)를 회전시키면서, 상기 노즐(40)들에서 분사되는 슬러리에 의해 가장자리가 제거되도록 할 수 있으며, 반대로 상기 프로세스 웨이퍼(30)가 고정된 상태에서 노즐(40)들을 그 프로세스 웨이퍼(30)의 가장자리를 따라 회전하면서 프로세스 웨이퍼의 가장자리 둘레 영역(D)과 그 하부의 접착층(21)을 제거하도록 할 수 있다.
즉, 프로세스 웨이퍼(30)와 노즐(40)의 상대 회전 운동을 통해 제거 정도의 균일성을 확보할 수 있게 된다.
이처럼 본 발명의 바람직한 실시예에 따른 관통전극 웨이퍼 제조방법은, 프로세스 웨이퍼(30)의 가장자리 일부와 그 하부의 접착층(21)을 제거하되, 프로세스 웨이퍼(30)의 손상을 방지하면서 제거할 수 있게 된다.
따라서 접착층(21)이 후속의 공정에서 오염원으로 작용하는 것을 방지하여 수율이 저하되는 것을 방지함과 아울러 공정의 신뢰성을 향상시킬 수 있게 된다.
도 11 내지 도 15는 본 발명의 다른 실시예에 따른 관통 전극 제조용 접착제 제거 방법의 수순 단면도이다.
도 11 내지 도 15를 참조하면 본 발명의 다른 실시예에 따른 관통전극 웨이퍼 제조방법은, 지지부재(10)의 상부에 액상의 접착제(20)를 도포하는 단계(도 11)와, 프로세스 웨이퍼(30)의 소자형성면의 가장자리 둘레 영역(D)을 소정의 깊이로 제거하여 단차부(31)를 형성하는 단계(도 12)와, 상기 액상의 접착제(20) 상에 프로세스 웨이퍼(30)를 안착시키되, 상기 소자형성면이 접착제(20)를 향하도록 안착시키는 단계(도 13)와, 상기 액상의 접착제(20)를 경화시켜 접착층(21)을 형성하여, 프로세스 웨이퍼(30)를 지지부재(10) 상에 접착시키고, 프로세스 웨이퍼(30)의 상면을 소정의 깊이로 연마하여 상기 프로세스 웨이퍼(30)의 단차부(31)가 모두 제거되도록 하여, 그 하부의 상기 접착층(21)이 노출되도록 하는 단계(도 14)와, 슬러리를 포함하는 에어를 분사하여 노출된 접착층(21)을 제거하는 단계(도 15)를 포함한다.
이하, 상기와 같이 구성되는 본 발명의 다른 실시예에 따른 관통 전극 제조용 접착제 제거 방법의 구성과 작용을 보다 구체적으로 설명한다.
먼저, 도 11에 도시한 바와 같이 지지부재(10)의 상부에 액상의 접착제(20)를 균일한 두께로 도포한다. 이때 액상의 접착제(20)는 스핀 코팅 방식으로 도포될 수 있다.
그 다음, 도 12에 도시한 바와 같이 상기 도 10의 단계와는 별개의 공정으로 프로세스 웨이퍼(30)의 소자형성면의 가장자리 둘레 영역(D)을 커팅 또는 연마에 의해 소정의 깊이로 제거하여 프로세스 웨이퍼(30)의 측면의 하부측에서 돌출되는 단차부(31)를 형성한다.
그 다음, 도 13에 도시한 바와 같이 상기 프로세스 웨이퍼(30)의 소자형성면이 접착제(20)를 향하도록 그 프로세스 웨이퍼(30)를 접착제(20) 상에 안착시킨다.
그 다음, 도 14에 도시한 바와 같이 상기 접착제(20)를 경화시켜 접착층(21)을 형성하여, 상기 지지부재(10)와 프로세스 웨이퍼(30)를 상호 접착시킨 후, 상기 프로세스 웨이퍼(30)의 상면을 연마하여 제거한다. 이때 연마의 종점은 앞서 설명한 바와 같이 프로세스 웨이퍼(30)에 형성된 관통 전극의 하부 끝단이 노출될 때이며, 이 종점에서 상기 단차부(31) 역시 모두 제거된다.
상기 연마에 의해 단차부(31)까지 제거되면, 상기 프로세스 웨이퍼(30)의 가장자리 둘레 영역(D)이 모두 제거되어 그 하부의 접착층(21)이 노출된다.
그 다음, 도 15에 도시한 바와 같이 노즐(40)로 노출된 접착층(21)에 슬러리와 에어의 혼합물을 분사하여 노출된 접착층(21)을 제거하게 된다.
상기 도 15의 접착층(21)의 제거 과정에서 앞서 설명한 바와 같이 액체나 기체를 사용하여 슬러리가 분사되는 영역을 제한할 수 있으며, 지지부재(10)에 접착된 프로세스 웨이퍼(30)와 노즐(40)의 상대 회전 운동에 의해 균일하게 접착층(21)을 제거하는 방법을 적용할 수 있다.
도 16은 본 발명에 적용될 수 있는 노즐의 설치 각도의 다른 예를 보인 도면이다.
도 16을 참조하면 본 발명에 적용되는 노즐(40)은 분사방향이 직하방향에서 직상방향까지 180도 범위 내에서 복수 개로 설치될 수 있으며, 상부에서 하부까지 흘러내린 접착제를 용이하게 제거 가능하다.
전술한 바와 같이 본 발명에 대하여 바람직한 실시예를 들어 상세히 설명하였지만, 본 발명은 전술한 실시예들에 한정되는 것이 아니고, 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
10:지지부재 20:접착제
21:접착층 30:프로세스 웨이퍼
31:단차부 40:노즐
50:액체 분사 노즐 60:진공흡입부

Claims (12)

  1. a) 액상의 접착제를 지지부재 상에 도포하는 단계;
    b) 상기 접착제에 소자형성면의 가장자리 둘레가 소정의 깊이로 제거되어 측면 하부에서 돌출된 단차부를 가지는 프로세스 웨이퍼를 안착시키되, 상기 소자형성면이 상기 접착제를 향하도록 안착시킨 후 상기 접착제를 경화시켜 접착층을 형성하는 단계;
    c) 상기 프로세스 웨이퍼의 소자형성면의 반대편 면인 상면을 연마 가공하여, 상기 단차부를 모두 제거함으로써 상기 단차부 하부의 상기 접착층을 노출시키는 단계; 및
    d) 에어와 슬러리 혼합물을 노즐로 분사하여, 상기 노출된 접착층을 제거하되, 상기 노즐의 위치에 비하여 상기 프로세스 웨이퍼의 중심쪽에 위치하는 액체 분사 노즐을 구비하여 상기 액체 분사 노즐에서 분사되는 액체로 상기 슬러리에 의해 프로세스 웨이퍼가 손상되는 것을 방지하는 단계를 포함하는 관통전극 웨이퍼 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 접착층을 제거하는 슬러리는,
    상기 프로세스 웨이퍼의 모스 경도의 20 내지 50%의 모스 경도를 가지는 것을 특징으로 하는 관통전극 웨이퍼 제조방법.
  8. 제7항에 있어서,
    상기 접착층을 제거하는 슬러리는,
    레진 입자이며, 평균입경이 50 내지 100㎛이며, 분사압력은 1 내지 5kg/cm2인 것을 특징으로 하는 관통전극 웨이퍼 제조방법.
  9. 제1항에 있어서,
    상기 노즐은,
    상기 프로세스 웨이퍼의 가장자리 둘레를 따라 다수로 마련되며, 프로세스 웨이퍼와 상기 다수의 노즐이 상대 회전운동을 하면서, 슬러리와 에어 혼합물을 분사하는 것을 특징으로 하는 관통전극 웨이퍼 제조방법.
  10. 삭제
  11. 제1항에 있어서,
    상기 액체 분사 노즐에서 분사되는 액체를 측면측으로 이동시키는 진공흡입부를 더 포함하는 것을 특징으로 하는 관통전극 웨이퍼 제조방법.
  12. 제1항에 있어서,
    상기 노즐은,
    직하방향으로부터 직상방향까지 180도의 범위 내에서 복수 개 설치되는 것을 특징으로 하는 관통전극 웨이퍼 제조방법.
KR1020140026936A 2014-03-07 2014-03-07 관통전극 웨이퍼 제조방법 KR101554815B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140026936A KR101554815B1 (ko) 2014-03-07 2014-03-07 관통전극 웨이퍼 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140026936A KR101554815B1 (ko) 2014-03-07 2014-03-07 관통전극 웨이퍼 제조방법

Publications (2)

Publication Number Publication Date
KR20150104935A KR20150104935A (ko) 2015-09-16
KR101554815B1 true KR101554815B1 (ko) 2015-09-21

Family

ID=54244466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140026936A KR101554815B1 (ko) 2014-03-07 2014-03-07 관통전극 웨이퍼 제조방법

Country Status (1)

Country Link
KR (1) KR101554815B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102454447B1 (ko) * 2018-05-25 2022-10-17 세메스 주식회사 기판 처리 장치 및 방법
CN110854011A (zh) * 2019-09-30 2020-02-28 芯盟科技有限公司 堆叠键合晶圆的处理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058568A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 接合方法、プログラム、コンピュータ記憶媒体及び接合システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058568A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 接合方法、プログラム、コンピュータ記憶媒体及び接合システム

Also Published As

Publication number Publication date
KR20150104935A (ko) 2015-09-16

Similar Documents

Publication Publication Date Title
TWI746645B (zh) 半導體裝置的製造方法和半導體製造裝置
JP6218343B2 (ja) ウェハ研削装置
KR102541126B1 (ko) 정전 흡착 척, 그 제조 방법 및 반도체 장치의 제조 방법
TWI546854B (zh) The method of grinding
TWI557790B (zh) Wafer processing method
TWI783139B (zh) 晶圓的加工方法
JP5122911B2 (ja) 半導体デバイスの製造方法
KR101554815B1 (ko) 관통전극 웨이퍼 제조방법
TW202029311A (zh) 載板移除方法
KR20190118122A (ko) 웨이퍼의 가공 방법
JP7431052B2 (ja) ウェーハの加工方法
JP2008098574A (ja) ウエーハの研磨装置
CN113400101A (zh) 磨削方法
KR101292221B1 (ko) 매엽식 세정 및 건조 장치, 매엽식 세정 및 건조 방법
KR101615426B1 (ko) 슬러리 분사노즐 및 이를 이용한 기판 처리장치
JP7249373B2 (ja) 研磨パッド洗浄装置
CN108262684B (zh) 一种化学机械研磨方法
JP6165020B2 (ja) 加工方法
CN111347304B (zh) 包含树脂的复合基板的磨削方法和磨削装置
JP2019119039A (ja) ウェーハ研磨装置
KR100607199B1 (ko) 웨이퍼 이면 연마 장치
TWI828750B (zh) 基板磨削裝置以及基板磨削方法
KR101942319B1 (ko) 웨이퍼 노치 연마 장치
KR20070019342A (ko) 화학적 기계적 연마 장치
KR100699148B1 (ko) 웨이퍼 후면 연삭장치 및 이를 이용한 연삭 방법

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180814

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190904

Year of fee payment: 5